[go: up one dir, main page]

JP5458177B2 - 半導体装置の製造方法および装置 - Google Patents

半導体装置の製造方法および装置 Download PDF

Info

Publication number
JP5458177B2
JP5458177B2 JP2012526211A JP2012526211A JP5458177B2 JP 5458177 B2 JP5458177 B2 JP 5458177B2 JP 2012526211 A JP2012526211 A JP 2012526211A JP 2012526211 A JP2012526211 A JP 2012526211A JP 5458177 B2 JP5458177 B2 JP 5458177B2
Authority
JP
Japan
Prior art keywords
forming
film
metal
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012526211A
Other languages
English (en)
Other versions
JPWO2012090482A1 (ja
Inventor
尚武 北野
拓哉 清野
明 松尾
雄 佐藤
栄太郎 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2012526211A priority Critical patent/JP5458177B2/ja
Application granted granted Critical
Publication of JP5458177B2 publication Critical patent/JP5458177B2/ja
Publication of JPWO2012090482A1 publication Critical patent/JPWO2012090482A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • H10P14/43—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3452—Magnet distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3455—Movable magnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H10P14/44—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は高誘電率絶縁膜と金属ゲート電極を有する半導体装置の製造方法および装置に関するものであり、特にＭＯＳＦＥＴ(Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｔｒａｎｓｉｓｔｏｒ)の高性能化に関する技術である。
トランジスタの微細化が進む先端ＣＭＯＳ(相補型ＭＯＳ)デバイス開発ではポリシリコン(ｐｏｌｙ−Ｓｉ)電極の空乏化による駆動電流の劣化とゲート絶縁膜の薄膜化によるゲート電流の増加が問題となっている。そこで、メタルゲートの適用により電極の空乏化を回避すると同時に、ゲート絶縁膜に高誘電体材料を用いて物理膜厚を厚くすることでゲートリーク電流を低減する複合技術が検討されている。メタルゲート電極に用いる材料として、純金属や金属窒化物あるいはシリサイド材料等が検討されているが、いずれの場合においても、Ｎ型ＭＯＳＦＥＴ、Ｐ型ＭＯＳＦＥＴのしきい値電圧(Ｖｔｈ)を適切な値に設定可能でなければならない。従来の多結晶シリコン膜を介したゲート電極を用いる場合、トランジスタのしきい値電圧はチャネル領域の不純物濃度と多結晶シリコン膜中の不純物濃度で決定される。一方、メタルゲート電極を用いる場合には、トランジスタのしきい値電圧は、チャネル領域の不純物濃度とゲート電極の仕事関数で決定される。ＣＭＯＳトランジスタで±０．５Ｖ以下のＶｔｈを実現するためには、Ｎ型ＭＯＳＦＥＴでは仕事関数がＳｉのミッドギャップ(４．６ｅＶ)以下、望ましくは４．４ｅＶ以下の材料を、Ｐ型ＭＯＳＦＥＴでは仕事関数がＳｉのミッドギャップ(４．６ｅＶ)以上、望ましくは４．８ｅＶ以上の材料をゲート電極に用いる必要がある。これらのメタルゲート電極を形成する手段として、ＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法やＰＶＤ(Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法がある。
ここで、メタルゲート電極形成方法として、ＣＶＤ法を用いた例を提示する。非特許文献1では、ＣＶＤ法を用いてメタルゲート電極を形成しており、高い実効仕事関数(５．１ｅＶ)と良好な酸化膜厚換算膜厚(EOT)に対するリーク電流(Ｊｇ)特性が得られている。しかしながら、非特許文献２に示されるように、原料に含まれる不純物が原因で、トランジスタ特性の劣化が考えられる。一方で、ＰＶＤ法を用いた場合、ＣＶＤ法と比較して、不純物の混入量は少ないと考えられるが、非特許文献３に示されているように、ＣＶＤ法と比較して、リーク電流の劣化ならびに所望の実効仕事関数が得られないといった課題がある。これに対して、特許文献１では、ＤＣスパッタリング方式を用いて絶縁膜(酸化物) の表層部を窒化しながら金属窒化物/金属の積層構造の電極を形成することで、リーク電流が改善されることが報告されている。しかし、微細化が進んでいく(ゲート長３２ｎｍ以降) につれて、この方式では、不十分となってきている。
特開２０００−３５３６７４号公報
Ｓ． Ｓａｋａｓｈｉｔａ ｅｔ ａｌ．， "Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｄｉｖｉｄｅｄ ＣＶＤ ｔｅｃｈｎｉｑｕｅ ｆｏｒ ＴｉＮ ｍｅｔａｌ ｇａｔｅ ｅｌｅｃｔｒｏｄｅｓ ｏｆ ｐ−ＭＩＳＦＥＴｓ" Ｅｘｔ． Ａｂｓｔｒａｃｔｓ． ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ， ２００５， ｐｐ．８５４−８５８． Ｔ． Ｋａｗａｈａｒａ ｅｔ ａｌ．， "Ｅｆｆｅｃｔ ｏｆ Ｈｆ Ｓｏｕｒｃｅｓ， Ｏｘｉｄｉｚｉｎｇ Ａｇｅｎｔｓ， ａｎｄ ＮＨ３/Ａｒ Ｐｌａｓｍａ ｏｎ ｔｈｅ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＨｆＡｌＯｘ Ｆｉｌｍｓ Ｐｒｅｐａｒｅｄ ｂｙ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ" Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ４３ Ｎｏ．７Ａ （２００４） ４１２９−４１３４． Ｋ． Ｎａｋａｊｉｍａ ｅｔ ａｌ．， "Ｗｏｒｋ Ｆｕｎｃｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｄ Ｍｅｔａｌ Ｇａｔｅ Ｅｌｅｃｔｒｏｄｅ ｏｎ Ｕｌｔｒａｔｈｉｎ Ｇａｔｅ Ｉｎｓｕｌａｔｏｒｓ" Ｓｙｍｐ． ＶＬＳＩ Ｔｅｃｈ， １９９９
本発明の目的は、ＰＶＤ法を用いて、所望の実効仕事関数が得られ、酸化膜厚換算膜厚を増加させることなく、リーク電流の低減をすることが可能な半導体装置の製造方法および装置を提供することである。
このような目的を達成するため、本発明の第１の態様は、半導体装置の製造方法であって、シリコン酸化膜よりも比誘電率が高い絶縁膜が形成された基板を用意する工程と、前記絶縁膜上に金属窒化膜を堆積させる工程とを有し、前記金属窒化膜を堆積させる工程は、減圧可能な処理室内にて、金属ターゲットと、格子点を形成するマグネットピースが複数格子状に配置され、かつ隣接するマグネットピースが異極性を有する配置である構造物により前記金属ターゲット表面に形成されるカスプ磁場とを用いたスパッタリング堆積工程であって、前記処理室内に窒素ガスを含むガスを導入し、前記カスプ磁場により前記窒素のプラズマを形成して前記金属窒化膜を形成する工程であることを特徴とする。
本発明の第２の態様は、半導体装置の製造方法であって、半導体基板上に高誘電率絶縁膜を形成する工程と、前記高誘電率絶縁膜上に第１の金属窒化物層を形成する工程と、前記第１の金属窒化物層上にシリコン層を形成する工程と、少なくとも前記高誘電率膜と前記第１の金属窒化物層と前記シリコン層とをマスクとして前記半導体基板にソース領域およびドレイン領域を形成する工程と、前記ソース領域およびドレイン領域が形成された半導体基板上に層間絶縁膜を形成した後、その一部を除去することで前記シリコン層を露出させる工程と、前記高誘電率絶縁膜上の前記シリコン層を除去してトレンチ構造を形成する工程と、前記トレンチ構造の内部を被覆するように第２の金属窒化物層を形成する工程とを有し、前記第１の金属窒化物層を形成する工程および前記第２の金属窒化物層を形成する工程の少なくとも一方は、減圧可能な処理室内にて、金属ターゲットと、格子点を形成するマグネットピースが複数格子状に配置され、かつ隣接するマグネットピースが異極性となるように配置された構造物によりターゲット表面に形成されるカスプ磁場とを用いたスパッタリング堆積工程であって、前記処理室内に窒素ガスを含むガスを導入し、前記カスプ磁場により前記窒素のプラズマを形成して金属窒化物層を形成する工程であることを特徴とする。
本発明の第３の態様は、半導体装置の製造方法であって、半導体基板上の第１のＭＯＳトランジスタ形成領域と、第１のＭＯＳトランジスタと逆導電型の第２のＭＯＳトランジスタ形成領域上に、高誘電率絶縁膜を形成する工程と、前記高誘電率絶縁膜上に金属窒化物層およびシリコンを順に形成する工程と、少なくとも前記高誘電率絶縁膜と前記金属窒化物層と前記シリコン層とをマスクとして前記半導体基板上にソース領域およびドレインを形成する工程と、前記ソース領域およびドレイン領域が形成された半導体基板上に層間絶縁膜を形成した後、その一部を除去することで前記シリコン層を露出させる工程と、前記高誘電率絶縁膜上のシリコン層を除去してトレンチ構造を形成する工程と、前記トレンチ構造の内部を被覆するように窒化タンタル膜と窒化チタン膜とを順に形成する工程と、前記第１のＭＯＳトランジスタ形成領域上のトレンチ構造の底部を被覆する窒化チタン膜と窒化タンタル膜とを除去する工程と、前記トレンチ構造の内部を被覆するようにチタンとアルミニウムとを含有する合金層を形成する工程と、前記トレンチ構造の内部を埋め込むように前記合金層上にアルミニウム膜を形成する工程とを有し、前記金属窒化物層、前記窒化チタン膜および窒化タンタル膜の少なくとも一つを、減圧可能な処理室内に窒素を含むガスを導入し、金属ターゲットと、格子点を形成するマグネットピースが複数格子状に配置され、かつ隣接するマグネットピースが異極性を有するように配置された構造物によりターゲット表面に形成されるカスプ磁場とを用い、該カスプ磁場により形成された前記窒素のプラズマを用いたスパッタリング法で形成することを特徴とする。
本発明の第４の態様は、金属窒化物層を形成する装置であって、減圧可能な処理室と、前記処理室内に設けられ、金属ターゲットを保持可能に構成された第１の電極と、基板を保持可能な基板ホルダーを有する第２の電極と、前記処理室内に、窒素を含むガスを導入するためのガス導入口と、格子点を形成するマグネットピースが複数格子状に配置され、かつ隣接するマグネットピースが異極性を有するように配置された磁石機構であって、前記第１の電極にターゲットが設けられた場合に該ターゲット表面にカスプ磁場を形成するように構成された磁石機構と、前記第１の電極に接続されたＤＣ電源と、前記第１の電極に対して、前記ＤＣ電源からの直流電圧と重畳して高周波電力を印加する第１の高周波電源と、前記第２の電極に高周波電力を印加する第２の高周波電源とを備えることを特徴とする。
本発明によれば、所望の実効仕事関数が得られ、酸化膜厚換算膜厚を増加させることなくリーク電流特性の向上を実現することができる。
本発明の一実施形態に関わる素子構造の断面を示す図である。 本発明の一実施形態に関わる金属窒化膜の形成工程に用いられる処理装置の概略を示す図である。 本発明の一実施形態に関わる磁石機構をターゲット電極(第１の電極) 側から見た平面図である。 本発明の一実施形態に関わる素子のＥＯＴとリーク電流の関係を示す図である。 本発明の一実施形態に関わる素子の実効仕事関数値を示す図である。 本発明の一実施形態に関わる処理装置のプラズマ密度と電子温度の関係を示した図である。 本発明の第１の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第１の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第１の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第１の実施例の工程の一部を行うための装置の概略を示す図である。 本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第２、第３の実施例の工程の一部を行うための装置の概略を示す図である。 本発明の第３の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第３の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第３の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第３の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第３の実施例の半導体装置の製造方法の工程を示す図である。 本発明の第３の実施例の半導体装置の製造方法の工程を示す図である。
本発明における所望の実効仕事関数が得られ、酸化膜厚換算膜厚に対するリーク電流特性を向上することができる金属窒化膜の形態について、図１のＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ sｔｒｕｃｔｕｒｅ）キャパシタ素子を例に取り説明する。
図１に示すように、表面にシリコン酸化膜とゲート絶縁膜としての高誘電率膜であるＨｆＳｉＯ膜２とを有するｐ型シリコン基板１上に、ゲート電極としての窒化チタン膜３が形成されている。
ゲート絶縁膜に用いられる高誘電率材料は、ＳｉＯ２の比誘電率（３．９）より大きな比誘電率をもつ材料であり、金属酸化物、金属シリケート、窒素が導入された金属酸化物、窒素が導入された金属シリケート等が挙げられる。結晶化が抑えられ、素子の信頼性が向上する点から、ゲート絶縁膜としては窒素が導入された高誘電率膜が好ましい。高誘電率材料中の金属としては、膜の耐熱性および膜中の固定電荷抑制の観点から、ＨｆもしくはＺｒが好ましい。また、高誘電率材料としては、Ｈｆ又はＺｒとＳｉとを含む金属酸化物、この金属酸化物にさらに窒素を含む金属酸窒化物が好ましく、ＨｆＳｉＯ、ＨｆＳｉＯＮがより好ましい。また、ここではゲート絶縁膜としてシリコン酸化膜とその上に積層された高誘電率膜とを用いているが、これに限定されるものではなく、高誘電率絶縁膜単独あるいはシリコン酸窒化膜とその上に積層された高誘電率膜を用いることができる。
また、ゲート電極としての金属窒化膜は、Ｔｉ、Ｔａ、ＷおよびＡｌかｒなる群から選択された１種または２種以上の金属元素を含有することが好ましい。
図２に、本発明の一実施形態における窒化チタン膜の形成工程に用いられる装置の概略を示す。本発明の一実施形態に係る半導体製造装置１００は、図２に示すように、上部電極４０１と下部電極３０１とを有するチャンバ２０１を備えている。チャンバ２０１は真空処理容器として機能するものであり、排気口２０５には、チャンバ２０１内を排気する真空用排気ポンプ４１０が接続されるとともに、自動圧力制御機構（ＡＰＣ）４３１が設けられている。また、チャンバ２０１内には、上部電極４０１と下部電極３０１が設けられている。上部電極４０１には、整合器１０１を介して上部電極用高周波電源１０２とＤＣ電源１０３が接続されている。また、下部電極３０１には、整合器３０４を介して下部電極用高周波電源３０５が接続されている。
チャンバ２０１は略円柱状となっており、略円盤状の上部壁（天井壁）２０２と、略円筒形の側壁２０３と、略円盤状の底壁２０４とから構成されている。チャンバ２０１内の側壁２０３付近には、圧力を測定するための圧力計４３０（例えば、ダイヤフラムゲージ）が設けられている。圧力計４３０は、自動圧力制御機構４３１と電気的に接続されており、チャンバ２０１内の圧力を自動制御できるように構成されている。
上部電極４０１は、上部壁２０２と、磁石機構４０５と、ターゲット電極（第１の電極）４０２と、絶縁体４０４と、シールド４０３とを有している。磁石機構４０５は上部壁２０２の下方に設けられており、磁石機構４０５の下方にはターゲット電極４０２が設けられている。また、絶縁体４０４は、ターゲット電極４０２とチャンバ２０１の側壁とを絶縁するとともに、ターゲット電極４０２をチャンバ２０１内に保持するためのものである。さらに、絶縁体４０４の下方には、シールド４０３が設けられている。なお、ターゲット電極４０２は、整合器１０１を介して、上部電極用高周波電源１０２とＤＣ電源１０３に接続されている。ターゲット電極４０２の主要部品は、Ａｌ、ＳＵＳ、Ｃｕなどの非磁性金属を含む。ターゲット電極４０２の減圧側には、基板３０６上に成膜するのに必要な材料ターゲット材（不図示）を設置することができる。また、上部電極４０１やターゲット電極４０２の中には配管が形成されており、この配管に冷却水を流すことによって、上部電極４０１やターゲット電極４０２を冷却することができる。
上記ターゲットとしては、例えば、Ｔｉ、Ｔａ、ＷおよびＡｌかｒなる群から選択された１種または２種以上の金属元素を含有するターゲットを用いれば良い。
磁石機構４０５は、マグネット支持板４０７と、マグネット支持板４０７に支持された複数のマグネットピース４０６と、複数のマグネットピース４０６の最外周側に設けられた磁場調整用磁性体４０８とを有している。なお、磁石機構４０５は、不図示の回転機構により、材料ターゲットの中心軸を回転軸として回転可能となっている。複数のマグネットピース４０６は、ターゲット電極４０２の上方であって、ターゲット電極４０２の表面と平行となるようにして、相互に隣接して配置されている。隣接するマグネットピース４０６には、プラズマを閉じ込めるために、閉じたポイントカスプ磁場４１１が形成されている。磁場調整用磁性体４０８は、外周側に位置するマグネットピース４０６が、ターゲット電極４０２側において部分的に重なるようにして延設されている。このような構成とすることにより、ターゲット電極４０２とシールド４０３の隙間において、磁場強度を抑制（制御）することできる。
下部電極３０１は、ステージホルダ３０２と、冷却・加熱機構４１２と、底壁２０４と、第２の電極用絶縁体３０３とを有している。ステージホルダ３０２は、基板３０６を載置するための装置であり、その内部には冷却・加熱機構４１２が設けられている。第２の電極用絶縁体３０３は、ステージホルダ３０２とチャンバ２０１の底壁２０４とを電気的に絶縁して支持するための装置である。また、ステージホルダ３０２には、整合器３０４を介して下部電極用高周波電源３０５が接続されている。なお、図示していないが、ステージホルダ３０２には、単極型電極を有する静電吸着装置が設けられており、この単極型電極は、ＤＣ電源（不図示）と接続されている。さらに、図示していないが、ステージホルダ３０２には、基板３０６の裏面に対して、基板３０６を温度制御するためのガス（例えば、Ａｒなどの不活性ガス）を供給するため、複数のガス噴出口と、基板の温度を測定するための基板温度計測器が設けられている。
チャンバ２０１内には、アルゴン等のプロセスガスといった所定のガスをチャンバ２０１内に供給するための複数のガス導入口４０９が設けられている。
図３を参照して、磁石機構４０５の形状について詳細に説明する。図２は、磁石機構４０５をターゲット電極４０２側から見た平面図である。図３に示すように、円盤状のマグネット支持体４０７には、環状の磁場調整用磁性体４０８と、磁場調整用磁性体４０８の内周領域に配置されたマグネットピース４０６とが、支持されて設けられている。ここで、図３において、記号４０３ａはシールド４０３の内径を示しており、多数の小さな円は各々のマグネットピース４０６の外形を示している。また、各マグネットピース４０６は、同じ形状及び同じ磁束密度を有している。さらに、Ｎ及びＳの文字はターゲット電極４０２側から見たマグネットピース４０６の磁極を示している。
マグネットピース４０６は、互いに略同一の間隔（５乃至１００ｍｍの範囲）を空けて、各マグネットピース４０６が各格子点を形成するように複数正方格子状（Ｘ軸方向、Ｙ軸方向）に配置され、隣接する各マグネットピース４０６は、反対の極性を有している。一方、Ｘ軸方向及びＹ軸方向に沿って配置された任意の４つのマグネットピース４０６からなる四角形において、対角線方向に沿って隣接するマグネットピース４０６の極性はそれぞれ同一である。すなわち、隣接する任意の４つのマグネットピース４０６により、ポイントカスプ磁場４１１が形成される。なお、マグネットピース４０６の配置形状は六角格子であってもよく、少なくとも単位格子を形成していればよい。
マグネットピース４０６の高さは、通常は２ｍｍよりも大きくなっており、その断面形状は四角または円形である。マグネットピース４０６の直径や高さ、材質は、プロセスアプリケーションによって、適宜設定することができる。半導体製造装置１００の上部電極４０１に高周波電力を供給したとき、プラズマは容量結合型のメカニズムによって生成される。このプラズマは、閉じたポイントカスプ磁場４１１によって作用を受ける。すなわち、本発明の一実施形態では、ポイントカスプ磁場４１１を発生させるような構成を採用しているので、通常のマグネトロンスパッタに比べて、高密度プラズマを形成することが可能となる。
磁場調整用磁性体４０８は、外周側に位置するマグネットピース４０６が、ターゲット電極４０２側において、部分的に重なるように延設されている。これにより、ターゲット電極４０２とシールド４０３との隙間において、磁場強度を抑制（制御）することできる。磁場調整用磁性体４０８は、ターゲット電極４０２とシールド４０３の隙間の磁場強度を制御できる材料であればよく、例えば、ＳＵＳ４３０等の透磁率が高い材料が好ましい。磁石機構４０５において、マグネットピース４０６と磁場調整用磁性体４０８とが重なる面積を調整することにより、磁場調整することが可能である。すなわち、マグネットピース４０６と磁場調整用磁性体４０８とが重なる面積を調整すると、ターゲット電極４０２の最外周まで、ターゲット電極４０２をスパッタするのに必要な磁場を供給し、ターゲット電極４０２とシールド４０３との隙間において、磁場強度を調整することができる。
本発明の一実施形態では、ターゲットとしてＴｉの金属ターゲットを用い、基板温度を３０℃として、Ｔｉのターゲットパワーを１５００Ｗに設定し、該高周波電力に重畳するＤＣ電圧を３５０Ｖに設定する。不活性ガスとしてＡｒを用い、Ａｒの供給量を７０ｓｃｃｍ（Ｓｔａｎｄａｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅｒｐｅｒ Ｍｉｎｕｔｅｓ）とし、窒素を含む反応性ガスの供給量を３０ｓｃｃｍとして、ガス導入口４０９からＡｒガスと窒素を含む反応性ガスとを供給して、２０Ｐａの圧力に調整した後に、ＴｉＮ膜３を１０ｎｍ堆積する。なお、ｓｃｃｍ＝一分間当たり供給されるガス流量０℃１気圧で表したｃｍ３数＝１．６９×１０−３Ｐａ・ｍ３／ｓ（０℃において）である。ここで、高周波電源の周波数は、１０−１００ＭＨｚの間であることが好ましい。さらに望ましくは、上記圧力において、ポイントカスプ磁場を用いた高密度プラズマを形成するために、４０−６０ＭＨｚの間であることが、望ましい。
次に、リソグラフィー技術とＲＩＥ(Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ)技術を用いてＴｉＮ膜３を所望の大きさに加工し素子を形成する。
次に、ＥＯＴ、リーク電流(Ｊｇ)特性、実効仕事関数などの電気特性をＣ−Ｖ、Ｉ−Ｖ測定により評価した。また、実効仕事関数とは、一般にゲート絶縁膜とゲート電極とのＣＶ測定によるフラットバンドより求められるものであり、ゲート電極本来の仕事関数の他に、絶縁膜中の固定電荷、界面に形成される双極子、フェルミレベルピンニング等の影響を受ける。ゲート電極を構成する材料本来の「仕事関数」とは区別される。図４、５に本発明の一実施形態により形成したＴｉＮ電極を有する素子の電気特性を測定した結果を示す。ここで、電気特性はａｓ−ｄｅｐｏｓｉｔｅｄ状態で評価した。なお、「ａｓ−ｄｅｐｏｓｉｔｅｄ状態」とは、ＴｉＮ電極を成膜した状態をいう。図４に本発明の一実施形態により形成したＴｉＮ電極とＤＣマグネトロンスパッタ（以下、従来の手法と記載する）で形成したＴｉＮ電極とのＥＯＴ−Ｊｇ特性を示す。図４より、従来の手法で形成したＴｉＮ電極と比較して、本発明の一実施形態により形成したＴｉＮ電極は、リーク電流(Ｊｇ)が約３桁低減するのが確認できる。次に従来の手法で形成したＴｉＮ電極と本発明の一実施形態により形成したＴｉＮ電極の実効仕事関数の値を図５に示す。図より従来の手法で形成したＴｉＮ電極を有する素子の実効仕事関数は、４．６ｅＶを示しているのに対して、本発明の一実施形態により形成したＴｉＮ電極を有する素子の実効仕事関数は、５．０ｅＶ以上の高い値を示していることが分かる。この値は、Ｐ型ＭＯＳＦＥＴに適した実効仕事関数である。
図６に、図３に示した磁石機構４０５を用いて、発生した磁場の基板近傍での、ターゲット電極４０２への印加電力に対するプラズマ密度と電子温度の関係を示す。図６より、ターゲット電極４０２への印加電力１５００Ｗの場合、１×１０１１／ｃｍ３以上のプラズマ密度を有しつつ、電子温度が２．５ｅＶ程度であることが分かる。この高密度プラズマによって、形成された窒素イオンもしくは、窒素ラジカルが効率よくＨｉｇｈ−ｋ膜に入射することで、Ｈｉｇｈ−ｋ膜が改質される。この現象によって、酸化換算膜厚を増加させることなく、リーク電流を改善していると考えられる。すなわち、本発明の一実施形態では、ポイントカスプ磁場４１１を発生する磁石機構４０５を用いてＰＶＤを行っているので、窒素イオンもしくは窒素ラジカルを効率良くＨｉｇｈ−ｋ膜に入射させることができ、酸化換算膜厚を増加させることなく、リーク電流を低減することができる。
また、上記ポイントカスプ磁場４１１は、碁盤目状に複数連なる四角形の各角部に対応する位置に配置されており、各四角形の辺方向に隣接するマグネットピースの極性が反対の極性となっているように配置されたマグネットピースにより形成されるものであり、その磁界の大きさは配置されるマグネットピース４０６に応じて固定されたものである。しかしながら、本発明の一実施形態では、ターゲット電極４０２に高周波電力を印加しているので、固定されたポイントカスプ磁場４１１の磁界においても、高周波電界の作用により、図６に示すようにプラズマ密度を変えることができる。
また、不活性ガスであるアルゴン流量ならびに反応性ガスである窒素流量とＴｉターゲットのスパッタ率の関係を評価した結果、窒素流量/(窒素流量＋アルゴン流量)が０．０５以上である領域では、ターゲットの表面が窒化することにより生じるスパッタ率の低下率が最大となる領域であることを確認した。
以上より、本発明の一実施形態により形成したＴｉＮを有する素子の場合、ＥＯＴ−Ｊｇ特性を向上させつつ、所望の実効仕事関数が得られる。ここでは、窒素／(窒素＋アルゴン)＝０．３、ならびに２０Ｐａの条件で形成したＴｉＮ膜を用いているが、これに限定されるものでなく、圧力が２から１００Ｐａの間で、かつ窒素／(窒素+アルゴン)比が０．０５以上であれば、十分に効果を発揮できる。圧力が２Ｐａ以下の場合には、リーク電流の悪化が見られ、また、１００Ｐａ以上の場合には、リーク電流改善の効果はあるが、成膜速度の低下が顕著であり、量産性能が劣化する。
（第１の実施例）
本発明の第１の実施例を、図面を参照しながら詳細に説明する。図７Ａ〜７Ｃは、本発明の第１の実施例である半導体装置の製造方法の工程を示した図である。まず図７Ａに示すようにシリコン基板５０１の表面に、ＳＴＩ(Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)技術により形成された素子分離領域５０２が設けられている。続いて、素子分離されたシリコン基板５０１の表面に熱酸化法により膜厚１．０ｎｍのシリコン熱酸化膜を形成する。その後、図８に示すクラスターツール６００に上記シリコン基板５０１を投入した。まず、図８のロードロックチャンバ６０５から上記シリコン基板５０１をチャンバ６０１搬送し、スパッタリング法によりシリコン基板５０１上に膜厚０．５〜０．７ｎｍのＨｆを堆積した。次に、Ｈｆが形成されたシリコン基板５０１を大気に晒す事無くトランスファーチャンバ６０４を介し、チャンバ６０２に搬送し、酸素分圧０．１Ｐａの雰囲気で、９００℃、１ｍｉｎのアニール処理を施し、シリコン酸化膜中にＨｆを拡散させることで、シリコン酸化膜とＨｆＳｉＯ膜の積層構造からなるゲート絶縁膜５０３を形成する。次に、ゲート絶縁膜５０３が形成されたシリコン基板５０１をチャンバ６０３へ大気に晒すことなく搬送し、詳細を図２に示した処理装置において、Ｔｉターゲットを用いて窒素ガスとアルゴンガス流量の混合比を窒素ガス/（窒素ガス＋アルゴンガス）≧０．０５に調整し、ＰＶＤ法によりＴｉＮ膜５０４を１０ｎｍ堆積した。本発明のゲート電極の形成方法を用いて絶縁膜/ゲート電極を連続成膜することによって、絶縁膜/ゲート電極界面への不純物を抑制することが出来、さらに所望のリーク電流ならびに実効仕事関数が得られる。次に、膜厚２０ｎｍのシリコン層５０５を形成した後、図７Ｂに示すようにリソグラフィー技術およびＲＩＥ技術を用いてゲート電極に加工し、引き続いてイオン注入を行い、エクステンション拡散領域５０６をゲート電極をマスクとして自己整合的に形成した。さらに、図７Ｃに示すように、シリコン窒化膜とシリコン酸化膜を順次堆積し、その後、エッチバックすることによってゲート側壁５０７を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン拡散層５０８を形成した。作製した素子の電気特性を評価した結果、ＥＯＴやリーク電流の悪化を伴うことなく、Ｐ型ＭＯＳＦＥＴに適した実効仕事関数(４．９ｅＶ以上)が得られることを確認した。
また、ゲート絶縁膜としてＣＶＤ法により堆積したＨｆＳｉＯ膜においても同様の効果を得ることを確認した。また、ＨｆＳｉＯを堆積した後、ラジカル窒化処理により形成したＨｆＳｉＯＮ膜をゲート絶縁膜として用いた場合においても同様の効果を得ることを確認した。また、ゲート絶縁膜としてＺｒを含む、ＺｒＳｉＯ、ＺｒＳｉＯＮ、ＨｆＺｒＳｉＯ、ＨｆＺｒＳｉＯＮからなる群から選択される一つの材料を用いても、同様の効果が得られることを確認した。このように、本実施の形態におけるＭＩＰＳ型ゲート電極からなるＭＯＳＦＥＴ素子においても本発明の効果を得られることを確認した。
（第２の実施例）
以下に本発明の第２の実施例を、図面を参照しながら説明する。図９Ａ〜９Ｇは本発明の第２の実施例である半導体装置の製造方法の工程を示した図である。まず図９Ａに示すようにシリコン基板７０１の表面にＳＴＩ技術を用いて素子分離領域７０２を形成した。続いて、素子分離されたシリコン基板７０１の表面に熱酸化法により膜厚１．０ｎｍのシリコン熱酸化膜７０３を形成し、その後、ＣＶＤ法、ＡＬＤ法またはスパッタリング法によりＨｆＯ２からなる高誘電率膜７０４を２．０ｎｍ形成し、高誘電率膜を含有する高誘電率ゲート絶縁膜７０５を形成した。
次に、高誘電率ゲート絶縁膜７０５上に、第１の実施例と同様の方法で膜厚２．０ｎｍの窒化チタン膜７０６を形成し、続いて、ＣＶＤ法またはスパッタリング法により膜厚１００ｎｍのシリコン膜７０７を形成した。
次に、図９Ｂに示すように、リソグラフィー技術およびＲＩＥ技術を用いて高誘電率ゲート絶縁膜７０５、窒化チタン膜７０６およびシリコン膜７０７を加工し、引き続きイオン注入を行い、エクステンション拡散領域７０８を形成した。すなわち、少なくとも、高誘電率ゲート絶縁膜７０５、窒化チタン膜７０６およびシリコン膜７０７をマスクとしてソース領域およびドレイン領域を形成した。更に、図９Ｃに示すように、シリコン窒化膜またはシリコン酸化膜をＣＶＤ法により堆積し、その後エッチバックすることによりサイドウォール７０９を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン拡散層７１０を形成した。次に、図９Ｄに示すように、ＣＶＤ法による基板上にシリコン酸化膜またはシリコン窒化膜等からなる層間絶縁膜７１１を形成し、その後、ＣＭＰ(Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ)法により層間絶縁膜７１１の上面を研磨して平坦化させ、図に示されるようにシリコン膜７０７を露出させた。次に、図９Ｅに示すように、ウエットエッチングやドライエッチングによりシリコン膜７０７を除去して、トレンチ構造７１２を形成した。
次に、図９Ｆに示すように、本発明の一実施形態におけるスパッタリング方法を有する図１０に示したクラスターツールを用いて、トレンチ構造７１２を有した基板をチャンバ９０２に搬送し、窒化タンタルを形成した。次に窒化タンタルが形成された基板をチャンバ９０1もしくは、９０３へ大気に晒すことなく搬送し、窒化チタンを成膜し、金属窒化物からなるゲート電極７１３を形成した。さらに、ゲート電極７１３が形成された基板をチャンバ９０５へ大気に晒すことなく搬送し、Ｗ、Ａｌなどの通常の配線材料に用いられる金属材料を用いてトレンチ構造７１２を埋めて、エッチバックやＣＭＰ技術により平坦化することによりゲート電極７１４を形成した（図９Ｇ）。
作製した素子の、実効仕事関数、ＥＯＴ、リーク電流特性を測定した結果、本発明における金属窒化物層の形成方法を用いることで、ＥＯＴの増加を招くことなくリーク電流値の低減と、Ｐ型ＭＯＳＦＥＴに適した実効仕事関数（４．６ｅＶ以上）が得られることを確認した。また、高誘電率ゲート絶縁膜としてＨｆＳｉＯ膜を用いても同様の効果を得られることを確認した。
（第３の実施例）
以下に本発明の第３の実施例を、図面を参照しながら説明する。図１１Ａ〜１１Ｆは本発明の第３の実施例である半導体装置の製造方法の工程を示した図である。本実施例では、第1の領域であるＮ型ＭＯＳＦＥＴを形成する領域と第２の領域であるＰ型ＭＯＳＦＥＴを形成する領域とのそれぞれに対して、第２の実施例における「トレンチ構造を形成する工程」を行い、それぞれに適した実効仕事関数を実現する金属ゲート電極を形成する。
図１1Ａに示すように、第２の実施例と同様の方法を用いて、第1のＮ型ＭＯＳＦＥＴを形成する領域と第２のＭＯＳＦＥＴを形成する領域にトレンチ構造８０１、８０２を形成した。
次に、図１1Ｂに示すように、トレンチ構造の内部を被覆するように、本発明におけるスパッタリング方法を用いて窒化タンタル膜８０３と窒化チタン膜８０４を形成した。次に、図１1Ｃに示すように、リソグラフィー技術とエッチング技術を用いて第１のＮ型ＭＯＳＦＥＴを形成する領域におけるトレンチ構造８０１の底部を構成する窒化タンタル膜と窒化チタン膜を除去する。本実施例では、窒化チタン膜は硫酸と過酸化水素水と水の混合溶液を用いてウエットエッチングを行い、窒化タンタル膜は、Ａｒプラズマによるエッチングにより除去した。次に、図１1Ｄに示すように、トレンチ構造の内部を被覆するように、本発明の一実施形態におけるスパッタリング方法を有する図９に示したクラスターツールにて、窒化チタン膜８０４が形成された基板をチャンバ９０４に基板を搬送し、チタンとアルミニウムの合金を含む金属合金膜８０５を形成した。
次に、図１1Ｅに示すように、トレンチ構造の内部を埋め込むように、スパッタリング法を用いて成膜を行うチャンバ９０５に金属合金膜８０５が形成された基板を搬送し、アルミニウムからなる金属膜８０６を形成し、その後、ＣＭＰ技術を用いて平坦化を行い図１1Ｆに示される構造を形成した。尚、アルミニウムからなる金属膜を形成する工程において、基板温度を３００℃〜４００℃に設定することでチタンとアルミニウムからなる金属合金膜８０５に含まれるアルミニウムは、少なくともＮ型ＭＯＳＦＥＴを形成する領域における窒化チタン膜８００中を拡散し、Ｎ型ＭＯＳＦＥＴに適した実効仕事関数を達成することができる。一方、Ｐ型ＭＯＳＦＥＴを形成する領域においては、窒化タンタル膜と窒化チタン膜がアルミニウムの拡散を抑制するためＰ型ＭＯＳＦＥＴに適した実効仕事関数を維持することができる。
作製した素子の、実効仕事関数、ＥＯＴ、リーク電流特性を測定した結果、本発明における金属窒化物層の形成方法を用いることで、ＥＯＴの増加を招くことなくリーク電流値の低減と、それぞれのＭＯＳＦＥＴに適した実効仕事関数（Ｎ型ＭＯＳＦＥＴでは４．４ｅＶ以下、Ｐ型ＭＯＳＦＥＴでは４．６ｅＶ以上）が得られることを確認した。また、高誘電率ゲート絶縁膜としてＨｆＳｉＯ膜を用いても同様の効果を得られることを確認した。

Claims (8)

  1. 半導体装置の製造方法であって、
    シリコン酸化膜よりも比誘電率が高い絶縁膜が形成された基板を用意する工程と、
    前記絶縁膜上にメタルゲート電極としての金属窒化膜を堆積させる工程とを有し、
    前記金属窒化膜を堆積させる工程は、減圧可能な処理室内にて、金属ターゲットと、格子点を形成するマグネットピースが複数格子状に配置され、かつ隣接するマグネットピースが異極性を有する配置である構造物により前記金属ターゲット表面に形成されるカスプ磁場とを用いたスパッタリング堆積工程であって、前記処理室内に窒素を含むガスを導入し、前記カスプ磁場により前記窒素のプラズマを形成して前記金属窒化膜を形成する工程であることを特徴とする、半導体装置の製造方法。
  2. 前記金属窒化膜は、Ｔｉ、Ｔａ、ＷおよびＡｌからなる群から選択された１種又は２種以上の金属元素を含有することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記金属窒化膜を堆積させる工程では、圧力が２から１００Ｐａの間に設定されることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記ガスはさらにアルゴンガスを含み、
    前記金属窒化膜を堆積させる工程では、形成する際の窒素／（アルゴン＋窒素）流量比が０．０５以上であることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 金属ターゲットを載置する電極には、整合回路を介して高周波電力を印加可能な高周波電源が接続されており、
    前記電極に供給する高周波電源の周波数は、１０乃至１００ＭＨｚであることを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記電極には、直流電圧を供給するＤＣ電源が接続されており、前記高周波電力と前記直流電圧を重畳することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 半導体装置の製造方法であって、
    半導体基板上に高誘電率絶縁膜を形成する工程と、
    前記高誘電率絶縁膜上にメタルゲート電極としての第１の金属窒化物層を形成する工程と、
    前記第１の金属窒化物層上にシリコン層を形成する工程と、
    少なくとも前記高誘電率膜と前記第１の金属窒化物層と前記シリコン層とをマスクとして前記半導体基板にソース領域およびドレイン領域を形成する工程と、
    前記ソース領域およびドレイン領域が形成された半導体基板上に層間絶縁膜を形成した後、その一部を除去することで前記シリコン層を露出させる工程と、
    前記高誘電率絶縁膜上の前記シリコン層を除去してトレンチ構造を形成する工程と、
    前記トレンチ構造の内部を被覆するように第２の金属窒化物層を形成する工程とを有し、
    前記第１の金属窒化物層を形成する工程および前記第２の金属窒化物層を形成する工程の少なくとも一方は、減圧可能な処理室内にて、金属ターゲットと、格子点を形成するマグネットピースが複数格子状に配置され、かつ隣接するマグネットピースが異極性となるように配置された構造物によりターゲット表面に形成されるカスプ磁場とを用いたスパッタリング堆積工程であって、前記処理室内に窒素を含むガスを導入し、前記カスプ磁場により前記窒素のプラズマを形成して金属窒化物層を形成する工程であることを特徴とする半導体装置の製造方法。
  8. 半導体装置の製造方法であって、
    半導体基板上の第１のＭＯＳトランジスタ形成領域と、第１のＭＯＳトランジスタと逆導電型の第２のＭＯＳトランジスタ形成領域上に、高誘電率絶縁膜を形成する工程と、
    前記高誘電率絶縁膜上にメタルゲート電極としての金属窒化物層およびシリコン層を順に形成する工程と、
    少なくとも前記高誘電率絶縁膜と前記金属窒化物層と前記シリコン層とをマスクとして前記半導体基板上にソース領域およびドレインを形成する工程と、
    前記ソース領域およびドレイン領域が形成された半導体基板上に層間絶縁膜を形成した後、その一部を除去することで前記シリコン層を露出させる工程と、
    前記高誘電率絶縁膜上のシリコン層を除去してトレンチ構造を形成する工程と、
    前記トレンチ構造の内部を被覆するように窒化タンタル膜と窒化チタン膜とを順に形成する工程と、
    前記第１のＭＯＳトランジスタ形成領域上のトレンチ構造の底部を被覆する窒化チタン膜と窒化タンタル膜とを除去する工程と、
    前記トレンチ構造の内部を被覆するようにチタンとアルミニウムとを含有する合金層を形成する工程と、
    前記トレンチ構造の内部を埋め込むように前記合金層上にアルミニウム膜を形成する工程とを有し、
    前記金属窒化物層、前記窒化チタン膜、又は前記窒化タンタル膜の少なくとも一つを、減圧可能な処理室内に窒素を含むガスを導入し、金属ターゲットと、格子点を形成するマグネットピースが複数格子状に配置され、かつ隣接するマグネットピースが異極性を有するように配置された構造物によりターゲット表面に形成されるカスプ磁場とを用い、該カスプ磁場により形成された前記窒素のプラズマを用いたスパッタリング法で形成することを特徴とする半導体装置の製造方法。
JP2012526211A 2010-12-28 2011-12-27 半導体装置の製造方法および装置 Active JP5458177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012526211A JP5458177B2 (ja) 2010-12-28 2011-12-27 半導体装置の製造方法および装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010294008 2010-12-28
JP2010294008 2010-12-28
JP2012526211A JP5458177B2 (ja) 2010-12-28 2011-12-27 半導体装置の製造方法および装置
PCT/JP2011/007292 WO2012090482A1 (ja) 2010-12-28 2011-12-27 半導体装置の製造方法および装置

Publications (2)

Publication Number Publication Date
JP5458177B2 true JP5458177B2 (ja) 2014-04-02
JPWO2012090482A1 JPWO2012090482A1 (ja) 2014-06-05

Family

ID=46382617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012526211A Active JP5458177B2 (ja) 2010-12-28 2011-12-27 半導体装置の製造方法および装置

Country Status (5)

Country Link
US (1) US8481382B2 (ja)
JP (1) JP5458177B2 (ja)
KR (1) KR101409433B1 (ja)
DE (1) DE112011104624B4 (ja)
WO (1) WO2012090482A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101743498B1 (ko) 2012-12-20 2017-06-05 캐논 아네르바 가부시키가이샤 자기저항 효과 소자의 제조 방법
US9928997B2 (en) * 2014-12-14 2018-03-27 Applied Materials, Inc. Apparatus for PVD dielectric deposition
CN106601606B (zh) 2015-10-19 2019-09-20 中芯国际集成电路制造(上海)有限公司 Nmos器件、半导体装置及其制造方法
US9748145B1 (en) 2016-02-29 2017-08-29 Globalfoundries Inc. Semiconductor devices with varying threshold voltage and fabrication methods thereof
US10431464B2 (en) 2016-10-17 2019-10-01 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures
US10672653B2 (en) * 2017-12-18 2020-06-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157186A1 (ja) * 2008-06-24 2009-12-30 キヤノンアネルバ株式会社 磁場発生装置及びプラズマ処理装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2114478C (en) 1993-02-01 1999-06-22 Yasue Sato Method of manufacturing image-forming apparatus and image-forming apparatus manufactured by using the same
JP3159097B2 (ja) * 1997-01-10 2001-04-23 日新電機株式会社 成膜方法
US6001741A (en) * 1998-04-15 1999-12-14 Lucent Technologies Inc. Method for making field effect devices and capacitors with improved thin film dielectrics and resulting devices
JP4018843B2 (ja) 1999-06-11 2007-12-05 松下電器産業株式会社 半導体装置の製造方法
US6251242B1 (en) 2000-01-21 2001-06-26 Applied Materials, Inc. Magnetron and target producing an extended plasma region in a sputter reactor
JP2001152332A (ja) * 2000-09-11 2001-06-05 Hitachi Ltd スパッタデポジション装置
JP4614578B2 (ja) 2001-06-01 2011-01-19 キヤノンアネルバ株式会社 スパッタ成膜応用のためのプラズマ処理装置
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
JP4931939B2 (ja) * 2006-03-09 2012-05-16 アプライド マテリアルズ インコーポレイテッド 半導体デバイスを形成する方法
US7857946B2 (en) 2007-04-26 2010-12-28 Canon Anelva Corporation Sputtering film forming method, electronic device manufacturing method, and sputtering system
WO2008149446A1 (ja) 2007-06-07 2008-12-11 Canon Anelva Corporation 半導体製造装置および方法
US8148275B2 (en) 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
JP5221121B2 (ja) 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
US8012822B2 (en) 2007-12-27 2011-09-06 Canon Kabushiki Kaisha Process for forming dielectric films
JP5249328B2 (ja) 2008-07-11 2013-07-31 キヤノンアネルバ株式会社 薄膜の成膜方法
WO2010013476A1 (ja) 2008-07-31 2010-02-04 キヤノンアネルバ株式会社 プラズマ処理装置および電子デバイスの製造方法
JP2010090424A (ja) * 2008-10-07 2010-04-22 Canon Anelva Corp スパッタ成膜方法及びプラズマ処理装置
JP4465413B1 (ja) 2008-10-31 2010-05-19 キヤノンアネルバ株式会社 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
CN102007583B (zh) 2008-10-31 2013-02-13 佳能安内华股份有限公司 介电膜的制造方法、半导体装置的制造方法以及介电膜
WO2010115128A2 (en) 2009-04-03 2010-10-07 Applied Materials, Inc. High pressure rf-dc sputtering and methods to improve film uniformity and step-coverage of this process
JP5247619B2 (ja) 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2011151366A (ja) 2009-12-26 2011-08-04 Canon Anelva Corp 誘電体膜の製造方法
WO2011081202A1 (ja) 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
JP5937297B2 (ja) 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157186A1 (ja) * 2008-06-24 2009-12-30 キヤノンアネルバ株式会社 磁場発生装置及びプラズマ処理装置

Also Published As

Publication number Publication date
KR101409433B1 (ko) 2014-06-24
DE112011104624T5 (de) 2013-10-10
WO2012090482A1 (ja) 2012-07-05
KR20130025407A (ko) 2013-03-11
DE112011104624B4 (de) 2019-01-24
US8481382B2 (en) 2013-07-09
JPWO2012090482A1 (ja) 2014-06-05
US20130071975A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
JP4871433B2 (ja) 半導体装置およびその製造方法
US6787451B2 (en) Semiconductor device and manufacturing method thereof
JP5937297B2 (ja) 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
CN100401478C (zh) 半导体器件的制造方法
JP5458177B2 (ja) 半導体装置の製造方法および装置
US20130149852A1 (en) Method for forming a semiconductor device
JP5247619B2 (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2023516856A (ja) ドープされたａｌｄ窒化タンタルにおける不純物の除去
JP5209791B2 (ja) 半導体装置およびその製造方法
US9437702B2 (en) Electronic component manufacturing method and electrode structure
WO2014066881A1 (en) Method to improve reliability of high-k metal gate stacks
KR102729128B1 (ko) 반도체 디바이스에 구조를 형성하는 방법
KR20190051082A (ko) Pvd 루테늄을 사용하는 방법들 및 디바이스들
JP5960491B2 (ja) 半導体装置およびその製造方法
TW201342487A (zh) 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷
KR101252126B1 (ko) 금속막을 내장하는 단계를 포함하는 전자부품 제조방법
JP2025063020A (ja) 連続プラズマ及び熱処理
TWI903529B (zh) 在基板上製造記憶體單元裝置的方法
JP2009038229A (ja) 半導体装置
CN108400160A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5458177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250