[go: up one dir, main page]

JP2009038229A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009038229A
JP2009038229A JP2007201713A JP2007201713A JP2009038229A JP 2009038229 A JP2009038229 A JP 2009038229A JP 2007201713 A JP2007201713 A JP 2007201713A JP 2007201713 A JP2007201713 A JP 2007201713A JP 2009038229 A JP2009038229 A JP 2009038229A
Authority
JP
Japan
Prior art keywords
hafnium
film
atom concentration
silicate film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007201713A
Other languages
English (en)
Inventor
Koji Watabe
宏治 渡部
Motoyuki Sato
基之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
NEC Electronics Corp
Original Assignee
Toshiba Corp
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, NEC Electronics Corp filed Critical Toshiba Corp
Priority to JP2007201713A priority Critical patent/JP2009038229A/ja
Priority to US12/183,138 priority patent/US20090032883A1/en
Publication of JP2009038229A publication Critical patent/JP2009038229A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D64/0132—
    • H10D64/01344—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】低リーク電流、高移動度の半導体装置を提供すること。
【解決手段】基板上にシリコン酸化膜、第一のハフニウム含有窒化シリケート膜、第二のハフニウム含有窒化シリケート膜が順次積層されたゲート絶縁膜、および金属シリサイド電極が積層されたゲート構造を含むＭＩＳＦＥＴを有し、前記第一のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５〜１０％であり、窒素原子濃度が５〜１０％であり、前記第二のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５０〜６０％であり、窒素原子濃度が２０〜４５％であり、前記ゲート絶縁膜の膜厚が１．８〜３．０ｎｍであることを特徴とする半導体装置。
【選択図】図１

Description

本発明は半導体装置に関する。より詳細には、電界効果トランジスタ等のＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の素子を備える半導体装置に関する。
近年、トランジスタ性能を向上させるために、ゲート絶縁膜の電気的な膜厚を薄膜化する技術が数多く検討されている。電気的な膜厚を薄膜化するためには、ゲート絶縁膜の物理的膜厚を薄くすること、及び、ゲート電極の空乏化を抑制する、２つの方法が有効である。
従来、一般的なゲート絶縁膜の材料としては、シリコン酸化膜またはシリコン酸窒化膜が用いられている。近年、ゲート絶縁膜、すなわち、シリコン酸化膜またはシリコン酸窒化膜の薄膜化と共に、ゲートリーク電流の増加が大きな問題となっている。一般的なゲート電極材料としては、ポリシリコンが用いられているが、ゲート絶縁膜の薄膜化が進む現在、ポリシリコン／ゲート絶縁膜界面の電極側に形成される空乏層膜厚がゲート絶縁膜厚に較べて無視できない厚さ（１０〜２０％以上）になり、大きな問題となっている。
上記の問題を解決する為に、ゲート絶縁膜の材料として、従来のシリコン酸化膜ベースの材料に代えて、金属元素を含む酸化物を用いることが検討されている。代表的な金属元素として、Ｚｒ、Ｈｆ、Ａｌ、Ｌａ等が挙げられる。このような金属酸化物は、高誘電率材料として知られており、同じ電気的膜厚を得るのに誘電率比分だけ物理的膜厚の厚い絶縁膜を使うことができる。
一方、ゲート電極の空乏化を抑制する為に、従来のポリシリコン電極に代えて、金属電極を用いる方法が検討されている。特に、金属電極を形成する方法の一つとして、これまでに使用されてきた製造プロセスとの適合性から、ゲート電極をゲート絶縁膜界面までシリサイド化したフルシリサイド（ＦＵＳＩ：Ｆｕｌｌｙ Ｓｉｌｉｃｉｄｅｄ）ゲート電極技術について検討が行なわれている。ＦＵＳＩと前記した高誘電率ゲート絶縁膜材料とを組み合わせることで、薄膜化とゲートリーク電流を減少させることができることから、多くの研究がなされている。
特許文献１では、高誘電率絶縁膜に窒素導入層と窒化防止層を形成した多層構造からなる高誘電率絶縁膜が開示されている。特許文献１によれば、窒化を目的とする領域にのみ選択的に窒素を導入することで、ゲート絶縁膜のリーク特性や移動度などのデバイス特性を低下させることなく、不純物の突き抜けなどを抑制することが可能とされている。
特許文献２においては、金属窒化ケイ素酸化膜の金属量及び窒素量を制御し、金属量を電極側で多くして、窒素量を基板側に多く導入する技術が開示されている。特許文献２によれば、金属窒化ケイ素酸化膜中のシリコン原子濃度を高くしても、高い誘電率を有し、且つ、１０００℃以上の熱処理後でも結晶粒界が形成されないゲート絶縁膜を形成することが可能となる。
特許文献３においては、界面に形成される低誘電率界面層を除去し、且つ、金属シリケート窒化膜の金属とシリコンの比を基板側と電極側で傾斜させる技術が開示されている。特許文献３によれば、金属シリケート窒化膜中のシリコン原子濃度をシリコン基板界面側で高くし、界面層を除去することで、低いリーク電流と良好な電気特性を実現する方法が開示されている。
特許文献４においては、金属窒化ケイ素酸化膜中の窒素を均一な窒素プロファイルとする技術が開示されている。特許文献４によれば、金属窒化ケイ素酸化膜中の窒素原子濃度を３％以上、窒素量の変化を４％以内、絶縁膜とチャネル界面での窒素原子濃度を３％以下に制御することで、良好な電気特性を得る方法が開示されている。
非特許文献１、２では、ニッケルシリサイドの組成制御を用いた方法が提案されている。電極として、ニッケルダイシリサイドをＮ型トランジスタ用ゲート電極、トリニッケルシリサイドをＰ型トランジスタ用ゲート電極、ゲート絶縁膜として、ハフニウム含有窒化シリケート膜を用いて、電極とゲート絶縁膜との界面に形成されるシリコンとハフニウムの結合の数を調整することで閾値を制御する。
特開２００５−２５１７８５ 特開２００５−６４０３２ 米国特許公報６２９１８６７号 米国特許公報６８０９３７０号 ＩＥＤＭ ２００４ "Ｄｕａｌ Ｗｏｒｋｆｕｎｃｔｉｏｎ Ｎｉ−Ｓｉｌｉｃｉｄｅ／ＨｆＳｉＯＮ Ｇａｔｅ Ｓｔａｃｋｓ ｂｙ Ｐｈａｓｅ−Ｃｏｎｔｒｏｌｌｅｄ Ｆｕｌｌ−Ｓｉｌｉｃｉｄａｔｉｏｎ （ＰＣ−ＦＵＳＩ） Ｔｅｃｈｎｉｑｕｅ ｆｏｒ ４５ｎｍ−ｎｏｄｅ ＬＳＴＰ ａｎｄ ＬＯＰ Ｄｅｖｉｃｅｓ" Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ ２００５ "Ｈｉｇｈｌｙ Ｒｅｌｉａｂｌｅ ＨｆＳｉＯＮ ＣＭＯＳＦＥＴ ｗｉｔｈ Ｐｈａｓｅ Ｃｏｎｔｒｏｌｌｅｄ ＮｉＳｉ （ＮＦＥＴ） ａｎｄ Ｎｉ３Ｓｉ （ＰＦＥＴ） ＦＵＳＩ Ｇａｔｅ Ｅｌｅｃｔｒｏｄｅ"
前述のように、従来、高誘電率ゲート絶縁膜と金属電極を用いることで、リーク電流の減少と薄膜化とを実現する方法が提案されてきた。特に、高誘電率ゲート絶縁膜中の組成、あるいは、プロファイルを制御して、トランジスタ特性を向上させる方法や金属電極に組成制御フルシリサイドを用いて閾値制御を実現する方法が提案されてきた。
しかしながら、上記特許文献および非特許文献には、以下の問題が存在する。
第一の問題点は、低リーク電流と高移動度とを両立することが困難なことである。リーク電流を低くするためには、高誘電率ゲート絶縁膜に用いる金属酸化物中の金属濃度を増加させて、誘電率を高くする必要がある。しかしながら、金属元素は、リモートクーロン散乱により、チャネルを走行するキャリアの移動度を低下させることがある。
高誘電率絶縁膜とチャネル界面での窒素原子濃度を３％以下に制御する構造が特許文献４に開示されている。しかし、このような構造の場合、金属元素によるリモートクーロン散乱の影響により、高い移動度を達成することができない。次に、高誘電率絶縁膜中の金属を電極側で高くした構造が特許文献３に開示されているが、このような構造は、金属によるリモートクーロン散乱の影響を下げることはできるが、シリコン原子濃度が高い領域では誘電率が減少し、リーク電流が増加する。また、この問題を解決するために、基板界面付近で窒素原子濃度を増加させて、界面付近の誘電率を増加させる方法が特許文献２に示されているが、窒素原子は固定チャージを発生させるために、キャリアの移動度が低下する。さらに、このような窒素原子の影響を考慮し、窒素導入層と窒化防止層を形成した多層構造からなる高誘電率絶縁膜が、特許文献１に示されているが、窒化防止層は、シリコン原子濃度を高くする必要があり、その結果、ゲート絶縁膜中の誘電率は減少し、リーク電流が増加する。以上の問題は、非特許文献１、２に記載されたフルシリサイド電極を用いて薄膜化を進めた場合においても同様に発生する。特に、金属電極と高誘電率ゲート絶縁膜とを組み合わせた構造において、ゲート絶縁膜の反転容量膜厚が２．５ｎｍ以下の領域で、低リーク電流と高移動度を両立することは極めて困難であった。
本発明は、かかる事情に鑑みてなされたものであり、低リーク電流、高移動度の半導体装置を提供するものである。
上記課題を解決する本発明によれば、基板上にシリコン酸化膜、第一のハフニウム含有窒化シリケート膜、第二のハフニウム含有窒化シリケート膜が順次積層されたゲート絶縁膜、および金属シリサイド電極が積層されたゲート構造を含むＭＩＳＦＥＴを有し、前記第一のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５〜１０％であり、窒素原子濃度が５〜１０％であり、前記第二のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５０〜６０％であり、窒素原子濃度が２０〜４５％であり、前記ゲート絶縁膜の膜厚が１．８〜３．０ｎｍであることを特徴とする半導体装置が提供される。
この半導体装置においては、薄膜のハフニウム含有窒化シリケート膜をＭＩＳＦＥＴのゲート絶縁膜として使用する際に、ゲート絶縁膜を構成し基板側にある第一のハフニウム含有窒化シリケート膜中のハフニウム原子濃度および窒素原子濃度を低くし、電極側にある第二のハフニウム含有窒化シリケート膜中のハフニウム原子濃度および窒素原子濃度を高くしている。これにより、ＭＩＳＦＥＴの反転容量膜厚が２．５ｎｍ以下の領域においても、リーク電流を低減できるとともに、移動度を改善することができる。
本発明によれば、リーク電流が低減され、移動度の高い半導体装置が実現される。
以下、本発明の実施形態について、図面を用いて詳細に説明する。尚、すべての図面において、同様な構成要素には同様の符号を記し、適宜説明を省略する。
（第一の実施形態）
図１は、本発明の半導体装置の一実施形態を示す断面図である。本実施形態における半導体装置は、シリコン基板１００１、シャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１００２、シリコン酸化膜１０１１、第一のハフニウム含有窒化シリケート膜１０１２、第二のハフニウム含有窒化シリケート膜１０１３、金属シリサイドゲート電極１０２０、ゲートサイドウォール１０１７、ソース・ドレイン領域１００４、エクステンション・ハロー１００５、およびシリコン窒化膜１０２２を備える。
このような構造は、図２〜図９に示した手順により作製される。すなわち、シリコン基板１００１に、素子分離領域１００２を形成し（図２）、素子領域に、ゲート絶縁膜として、シリコン酸化膜１０１１、第一のハフニウム含有窒化シリケート膜１０１２、第二のハフニウム含有窒化シリケート膜１０１３、ゲート電極として、ゲートポリシリコン電極１０１４、最上部にはハードマスクとしてシリコン窒化膜１０１５を堆積させる。ここで、第一および第二のハフニウム含有窒化シリケート膜１０１２、１０１３は、膜中のハフニウム原子濃度と窒素原子濃度とを変化させた膜を用いる。具体的には、ハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度は６％、窒素原子濃度は５％とし、ハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度は６０％、窒素原子濃度は３０％とする。
ここで、本願発明に記載の構造を実現するための、ゲート絶縁膜に関する具体的な成膜方法、及び、その条件の一例を以下に述べる。
初めに、ふっ酸溶液によるゲート絶縁膜形成前洗浄工程を行い、次に、下地となるシリコン酸化膜１０１１を熱酸化法により１．６ｎｍ形成する。次に、ハフニウム含有窒化シリケート膜をＭＯ−ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。このとき、原料ガスには、ジエチルシラン（ＤＥＳ）とテトラジエチルアミノハフニウム（ＴＤＥＡＨ）を用い、基板温度を６００度として成膜を実施する。
本実施例においては、ハフニウム原子濃度６％のハフニウムシリケート膜を堆積させるために、ＤＥＳの流量を５０ｍｇ／ｍｉｎ、ＴＤＥＡＨの流量を３ｓｃｃｍ、酸素を２０００ｓｃｃｍ、全体の圧力を８Ｔｏｒｒとして、３０ｓｅｃの成膜を行う。次に、プラズマ窒化法により、このハフニウムシリケート膜に窒素を導入する。Ｎ２ガスを２００ｓｃｃｍ流し、パワーを６００Ｗ、圧力を２０ｍＴｏｒｒとして、２０ｓｅｃ処理する。以上の工程により、ハフニウム原子濃度が６％、窒素原子濃度が５％、膜厚１．０ｎｍの第一のハフニウム含有窒化シリケート膜１０１２を作製する。続いて、ハフニウム原子濃度６０％のハフニウムシリケート膜を堆積させるために、ＤＥＳの流量を６ｍｇ／ｍｉｎ、ＴＤＥＡＨの流量を３ｓｃｃｍ、酸素を２０００ｓｃｃｍ、全体の圧力を７．５Ｔｏｒｒとして、５０ｓｅｃの成膜を行う。次に、プラズマ窒化法により、ハフニウムシリケート膜に窒素を導入する。Ｎ２ガスを２００ｓｃｃｍ流し、パワーを６００Ｗ、圧力を２０ｍＴｏｒｒとして、１８０ｓｅｃ処理する。以上の工程により、ハフニウム原子濃度が６０％、窒素原子濃度が３０％、膜厚１．０ｎｍの第二のハフニウム含有窒化シリケート膜１０１３を作製する。最後に、窒素を２０ｓｌｍ、圧力を７４０Ｔｏｒｒとして、１０００℃、１０ｓｅｃのアニール処理を行う。このアニール処理により、シリコン酸化膜１０１１と第一のハフニウム含有窒化シリケート膜１０１２、第一のハフニウム含有窒化シリケート膜１０１２と第二のハフニウム含有窒化シリケート膜１０１３の界面では、原子が相互拡散して、滑らかに組成が分布する。
ここで、ハフニウム含有窒化シリケート膜の膜厚は、処理時間、基板温度、圧力、等を適宜調整することで、０．１ｎｍ以下の精度で成膜することが可能である。ハフニウム原子濃度に関しても、原料ガスの流量比を適宜調整することで、０％〜１００％の範囲で制御することが可能である。ハフニウム含有窒化シリケート膜中の窒素量についても、パワー、圧力、処理時間を適宜設定することで、０％〜６０％の範囲で制御することが可能である。
その後、エッチングをおこない（図３）、オフセットスペーサー１０１６を形成し、エクステンション・ハロー１００５、ゲートサイドウォール１０１７、ソース・ドレイン領域１００４を形成する（図４）。次に、ソース・ドレイン領域１００４の上にシリサイド層１００６を形成する（図５）。次いで、シリコン窒化膜１０１８を堆積させて、その上にシリコン酸化膜１０１９を堆積させて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法による平坦化をおこない、シリコン窒化膜１０１８を露出させる（図６）。次に、シリコン窒化膜１０１８、シリコン酸化膜１０１９のエッチングをおこない、ゲートポリシリコン電極１０１４の表面を露出させる（図７）。次に、ニッケルをスパッタ法により堆積させて、熱処理をおこない、ニッケルシリサイドゲート電極１０２０を形成し、シリサイド化反応に寄与しなかったニッケルのエッチングをおこなう（図８）。ここで、ニッケルシリサイドゲート電極１０２０は、Ｎ型ＭＩＳＦＥＴにおいてはニッケルダイシリサイド（ＮｉＳｉ２）、Ｐ型ＭＩＳＦＥＴにおいてはトリニッケルシリサイド（Ｎｉ３Ｓｉ）を形成する。次に、シリコン酸化膜１０１９、シリコン窒化膜１０１８をエッチングし、ストレス窒化膜１０２１を形成する（図９）。
以上述べた工程により、ニッケルシリサイドゲート電極１０２０とハフニウム含有窒化シリケート膜１０１２、１０１３を有するＭＩＳ構造を作製することが可能となる。特に、本願発明においては、ゲート絶縁膜として、ハフニウム含有窒化シリケート膜を２つの層として堆積させるが、このとき、積層するハフニウム含有窒化シリケート膜中のハフニウムと窒素の原子濃度を制御することで、本願発明に記載の高い移動度と低いリーク電流の両立を実現させることが可能となる。
ここで述べたハフニウム原子濃度は、ハフニウム含有窒化シリケート膜中の、ハフニウムとシリコンとの比率を計算した値とし、窒素原子濃度は、ハフニウム、シリコン、酸素、窒素との比率を計算した値とする。より具体的には、シリコン基板上にハフニウム含有窒化シリケート膜を堆積させて、光電子分光（ＸＰＳ）法から求める。ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法を用いて、ハフニウム含有窒化シリケート膜中の、ハフニウム４ｆ、シリコン２ｐ４＋、酸素１ｓ、窒素１ｓのスペクトルをそれぞれ測定して、その面積に対して感度係数を用いて補正した値を用いて、その比率を以下の式から計算する。
［ハフニウム原子濃度］＝［ハフニウム４ｆ］／（［ハフニウム４ｆ］＋［シリコン２ｐ４＋］）
［窒素原子濃度］＝［窒素１ｓ］／（［ハフニウム４ｆ］＋［シリコン２ｐ４＋］＋［酸素１ｓ］＋［窒素１ｓ］）
このとき、下地のシリコン基板からの影響を取り除くために、本願発明では、各元素の濃度の測定を行う場合には、ハフニウム含有窒化シリケート膜を１０ｎｍ成膜して行った。ここで、ハフニウム含有窒化シリケート膜の膜厚は、下地シリコン基板からのピークが検出されない程度の膜厚であれば良い。本願発明では、このような方法で求めた濃度から、所望するハフニウム含有窒化シリケート膜の組成比が得られるプロセス条件を決定し、処理時間を適宜設定することで、所望の組成比を有するハフニウム含有窒化シリケート膜の膜厚を実現した。
以上、本発明の実施形態において、ＭＩＳＦＥＴ型半導体装置を作製するための具体的なプロセスについて述べたが、記載したプロセスは本発明の例示であり、上記以外の様々な工程を採用することができる。
例えば、本実施例においては、ハフニウム含有窒化シリケート膜をＭＯＣＶＤ法により作成したが、例えばＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた場合においても、上記の構造を作製することが可能である。例えば、原料ガスとして、ハフニウムを含むＴＥＭＡＨ（Ｔｅｔｒａｋｉｓ Ｅｔｈｙｌｍｅｔｈｙｌａｍｉｎｏ Ｈａｆｎｉｕｍ）とシリコンを含むガス３ＤＭＡＳ（Ｔｒｉｓ Ｄｉｍｅｔｈｙｌ Ａｍｉｎｏ Ｓｉｌａｎｅ）、そして、酸化剤としてＯ３とを、それぞれ交互に供給することで、ハフニウム含有窒化シリケート膜を一層毎に成膜することが可能となる。ＡＬＤ法においては、それぞれの流量を調整する、あるいは、交互に供給するサイクル数を変化させることで、本願発明に記載のハフニウム原子濃度を制御することができる。
また、本実施形態においては、プラズマ窒化法によりハフニウム含有窒化シリケート膜中に窒素を導入したが、アンモニアによる熱窒化法を用いても、温度、圧力、処理時間、等の条件を適宜設定することで、本願発明に記載の構造を作成できる。
さらに、本実施例においては、下地絶縁膜として酸化膜を用いたが、酸窒化膜を用いても、本願発明に記載された効果を同様に得ることができる。
また、ゲート絶縁膜中の金属元素と窒素の原子濃度は、例えば、ＥＥＬＳ（Ｅｌｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）やＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等のその他の分析手法を用いても測定することができることは言うまでもない。
以上、本願発明のゲート絶縁膜の積層構造を作製する方法、特に、ハフニウム含有窒化シリケート膜中のハフニウム原子濃度、窒素原子濃度を制御する具体的な成膜方法について述べた。このように、第一の実施形態の特徴は、異なるハフニウム原子濃度、窒素原子濃度を有するハフニウム含有窒化シリケート膜を、制御良く成膜できることを示した点にある。
（第二の実施形態）
第二の実施形態では、第一の実施形態で述べた方法を用いて、実際にＭＩＳＦＥＴデバイスを作製し、電気特性を調べ、本願発明にて請求した数値の妥当性について述べる。ここでは特に、下地の酸化膜厚値の妥当性について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地のシリコン酸化膜１０１１を０．５〜２．０ｎｍ、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度を５％、窒素原子濃度を５％、膜厚を１．０ｎｍとして、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度を６０％、窒素原子濃度を３０％、膜厚を１．０ｎｍとした。このときの、下地のシリコン酸化膜１０１１の膜厚（ｎｍ）に対する、Ｎ型ＭＩＳＦＥＴデバイスのリーク電流の変化量（ΔＩｇ）、および移動度（μｅｆｆ）との関係を図１０に示す。
ここで、リーク電流の変化量（ΔＩｇ）とは、絶縁膜としてＳｉＯ２膜を用いたときの、同一反転容量膜厚値におけるＳｉＯ２膜のリーク電流値４００１からの変化量とする（図１１参照）。すなわち、リーク電流の変化量が大きいほど、ＳｉＯ２膜と比べて低いリーク電流であり、変化量が小さい程、酸化膜と同等の高いリーク電流となる。尚、反転容量膜厚は、反転容量最大値（Ｃｍａｘ）を用いて以下の式より求めた。
反転容量膜厚＝εｏｘ・ε０・Ｓ÷Ｃｍａｘ
ここで、Ｓは測定したＭＩＳキャパシタンスの面積であり、εｏｘは酸化膜の比誘電率３．９であり、ε０は真空中の誘電率８．８５４Ｅ−１２ Ｆ／ｍである。
また、移動度は、電源電圧１．１Ｖにおける実効電界での値Ａ５００１を、ユニバーサルカーブ５００２の値Ｂに対する百分率として計算した（図１２参照）。すなわち、以下の式で表される。
移動度（μｅｆｆ）＝Ａ÷Ｂ×１００ （％）
図１０から、下地の酸化膜厚が０．８ｎｍよりも薄いときに、移動度が急激に低下する。これは、第一のハフニウム含有窒化シリケート膜１０１２がシリコンチャネルに接近し、第一のハフニウム含有窒化シリケート膜１０１２中のハフニウム、及び、窒素の固定チャージが、チャネルを走行する電子をリモートクーロン散乱して、電子の移動度を顕著に低下させるためである。一方、下地の酸化膜厚が１．５ｎｍよりも厚いときに、リーク電流が増加する。これは、下地のシリコン酸化膜１０１１の膜厚が１．５ｎｍよりも厚くなると、ゲート絶縁膜全体の誘電率が下がり、その結果、リーク電流の増加が顕著になるためである。
このように、第二の実施形態の特徴は、下地となるシリコン酸化膜１０１１の膜厚を、好ましくは、０．８ｎｍ以上１．５ｎｍ以下の範囲とすることで、ＭＩＳＦＥＴとして、高移動度で、且つ、低リーク電流となる特性が得られることを示した点にある。
（第三の実施形態）
第三の実施形態では、第一の実施形態で述べた方法を用いて、実際にＭＩＳＦＥＴデバイスを作製し、電気特性を調べ、本願発明にて請求した数値の妥当性について述べる。ここでは特に、第一のハフニウム含有窒化シリケート膜１０１２の膜厚の妥当性について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地のシリコン酸化膜１０１１を０．８ｎｍ、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度を１０％、窒素原子濃度を１０％、膜厚を０．３ｎｍ〜２．０ｎｍとして、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度を５０％、窒素原子濃度を２０％、膜厚を１．０ｎｍとした。このときの、第一のハフニウム含有窒化シリケート膜１０１２の膜厚に対する、Ｎ型ＭＩＳＦＥＴデバイスのリーク電流の変化量（ΔＩｇ）、及び、移動度（μｅｆｆ）との関係を図１３に示す。
図１３から、第一のハフニウム含有窒化シリケート膜１０１２の膜厚が０．５ｎｍよりも薄いときに、移動度が低下することが分かる。これは、第二のハフニウム含有窒化シリケート膜１０１３がシリコンチャネルに接近し、第二のハフニウム含有窒化シリケート膜１０１３中のハフニウムが、チャネルを走行する電子をリモートクーロン散乱して、電子の移動度を低下させるためである。一方、第一のハフニウム含有窒化シリケート膜１０１２の膜厚が１．０ｎｍよりも厚いときに、リーク電流が増加する。これは、第一のハフニウム含有窒化シリケート膜１０１２の膜厚が１．０ｎｍよりも厚くなると、ゲート絶縁膜全体の誘電率が下がり、その結果、リーク電流の増加が顕著になるためである。
このように、第三の実施形態の特徴は、第一のハフニウム含有窒化シリケート膜１０１２の膜厚を、好ましくは、０．５ｎｍ以上１．０ｎｍ以下の範囲とすることで、ＭＩＳＦＥＴとして、高移動度で、且つ、低リーク電流となる特性が得られることを示した点にある。
（第四の実施形態）
第四の実施形態では、第一の実施形態で述べた方法を用いて、実際にＭＩＳＦＥＴデバイスを作製し、電気特性を調べ、本願発明にて請求した数値の妥当性について述べる。ここでは特に、第一のハフニウム含有窒化シリケート膜１０１２中のハフニウム原子濃度の妥当性について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地のシリコン酸化膜１０１１の膜厚を０．８ｎｍ、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度を１％〜２０％、窒素原子濃度を５％、膜厚を１．０ｎｍとして、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度を６０％、窒素原子濃度を３０％、膜厚を１．０ｎｍとした。このときの、第一のハフニウム含有窒化シリケート膜１０１２中のハフニウム原子濃度に対する、ＮＭＩＳＦＥＴデバイスのリーク電流の変化量（ΔＩｇ）、及び、移動度（μｅｆｆ）との関係を図１４に示す。図１４から、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度が５％よりも低いときに、リーク電流値が増加し、ハフニウム原子濃度が１０％よりも大きいときに、移動度が低下する。これは、ハフニウム原子濃度が５％よりも低くなると、絶縁膜の誘電率が下がることによるリーク電流の増加が顕著になるためである。また、ハフニウム原子濃度が１０％よりも大きくなると、チャネルを走行する電子に対するハフニウムのリモートクーロン散乱による影響が顕著になり、電子の移動度を低下させるためである。
このように、第四の実施形態の特徴は、第一のハフニウム含有窒化シリケート膜１０１２中のハフニウム原子濃度を、好ましくは、５％以上１０％以下の範囲とすることで、ＭＩＳＦＥＴとして、低リーク電流で、且つ、高移動度となる特性が得られることを示した点にある。
（第五の実施形態）
第五の実施形態では、第一の実施形態で述べた方法を用いて、実際にＭＩＳＦＥＴデバイスを作製し、電気特性を調べ、本願発明にて請求した数値の妥当性について述べる。ここでは特に、第一のハフニウム含有窒化シリケート膜中の窒素原子濃度の妥当性について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地のシリコン酸化膜１０１１の膜厚を０．８ｎｍ、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度を５％、窒素原子濃度を０〜２０％、膜厚を１．０ｎｍとして、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度を６０％、窒素原子濃度を３０％、膜厚を１．０ｎｍとした。このときの、第一のハフニウム含有窒化シリケート膜１０１２中の窒素原子濃度に対する、ＮＭＩＳＦＥＴデバイスの信頼性、及び、移動度との関係を図１５に示す。ここで信頼性とは、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性評価において、５０％の故障が発生する時間（Ｔ５０）と定義する。図１５から、第一のハフニウム含有窒化シリケート膜１０１２の窒素原子濃度が５％よりも低いときに、信頼性が低下し、窒素原子濃度が１０％よりも大きいときに、移動度が低下する。これは、窒素原子濃度が５％よりも低くなると、ハフニウム含有窒化シリケート膜の耐熱性が悪くなり、活性化アニール時にハフニウムが凝集して結晶化したためである。また、窒素原子濃度が１０％よりも大きくなると、窒素原子の固定チャージがキャリアである電子を散乱する影響が顕著になり、電子の移動度を低下させるためである。
このように、第五の実施形態の特徴は、第一のハフニウム含有窒化シリケート膜１０１２中の窒素原子濃度を、好ましくは、５％以上１０％以下の範囲とすることで、ＭＩＳＦＥＴとして、高移動度で、且つ、高信頼性となる特性が得られることを示した点にある。
（第六の実施形態）
第六の実施形態では、第一の実施形態で述べた方法を用いて、実際にＭＩＳＦＥＴデバイスを作製し、電気特性を調べ、本願発明にて請求した数値の妥当性について述べる。ここでは特に、第二のハフニウム含有窒化シリケート膜１０１３の膜厚の妥当性について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地のシリコン酸化膜１０１１の膜厚を０．８ｎｍ、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度を５％、窒素原子濃度を５％、膜厚を０．５ｎｍとして、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度を６０％、窒素原子濃度を３０％、膜厚を０．１〜２．０ｎｍとした。このときの、第二のハフニウム含有窒化シリケート膜１０１３の膜厚に対する、ＮＭＩＳＦＥＴデバイスのリーク電流の変化量（ΔＩｇ）、及び、移動度（μｅｆｆ）の関係を図１６に示す。図１６から、第二のハフニウム含有窒化シリケート膜１０１３の膜厚が０．５ｎｍより薄いときに、リーク電流が大幅に増加することが分かる。これは、第二のハフニウム含有窒化シリケート膜１０１３中の膜厚が０．５ｎｍよりも薄いときに、ゲート絶縁膜全体の誘電率が減少して、リーク電流が顕著に増加するためである。
このように、第六の実施形態の特徴は、第二のハフニウム含有窒化シリケート膜１０１３中の膜厚を、好ましくは、０．５ｎｍ以上とすることで、ＭＩＳＦＥＴとして、低リーク電流で、且つ、高移動度となる特性が得られることを示した点にある。
（第七の実施形態）
第七の実施形態では、第一の実施形態で述べた方法を用いて、実際にＭＩＳＦＥＴデバイスを作製し、電気特性を調べ、本願発明にて請求した数値の妥当性について述べる。ここでは特に、第二のハフニウム含有窒化シリケート膜１０１３中のハフニウム原子濃度の妥当性について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地のシリコン酸化膜１０１１の膜厚を０．８ｎｍ、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度を５％、窒素原子濃度を５％、膜厚を０．８ｎｍとして、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度を３０〜８０％、窒素原子濃度を４５％、膜厚を１．０ｎｍとした。このときの、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度に対する、Ｎ型ＭＩＳＦＥＴデバイスのリーク電流の変化量（ΔＩｇ）、及び、信頼性（Ｔ５０）の関係１０００１を図１７に示す。図１７から、第二のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５０％よりも低いときに、リーク電流が顕著に増加する。これは、第一のハフニウム含有窒化シリケート膜１０１２中のハフニウム原子濃度が５０％よりも低いときに、ゲート絶縁膜全体の誘電率が減少することで、リーク電流値が増加するためである。一方、第二のハフニウム含有窒化シリケート膜１０１３中のハフニウム原子濃度が６０％よりも高いとき、信頼性が大きく劣化する。これは、第二のハフニウム含有窒化シリケート膜１０１３中のハフニウム原子濃度が高いときに、ハフニウム含有窒化シリケート膜の耐熱性が悪くなり、活性化アニール時にハフニウムが凝集して結晶化したためである。
そこで次に、第二のハフニウム含有窒化シリケート膜１０１３中のハフニウム原子濃度を７０％として、結晶化を抑制するために、さらに、第二のハフニウム含有窒化シリケート膜１０１３中の窒素原子濃度を５０％、５５％に増加させたときの、リーク電流、及び、信頼性との関係（それぞれ、１０００２、１０００３）を図１７に示す。図１７から、窒素原子濃度を増加させると、リーク電流が急激に増加する。これは、窒素原子濃度を増加させたことにより、導電性のハフニウムと窒素結合が形成されたためである。さらに、窒素原子濃度が５０、５５％で、信頼性が大幅に劣化する。これは、ハフニウムと窒素との結合によるリーク電流の増加にともない、絶縁膜中にリークパスが形成されたためである。
このように、第七の実施形態の特徴は、第二のハフニウム含有窒化シリケート膜１０１３中のハフニウム原子濃度を、好ましくは、５０〜６０％の範囲することで、ＭＩＳＦＥＴとして、低リーク電流で、且つ、高信頼性となる特性が得られることを示した点にある。
（第八の実施形態）
第八の実施形態では、第一の実施形態で述べた方法を用いて、実際にＭＩＳＦＥＴデバイスを作製し、電気特性を調べ、本願発明にて請求した数値の妥当性について述べる。ここでは特に、第二のハフニウム含有窒化シリケート膜１０１３中の窒素原子濃度の妥当性について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地のシリコン酸化膜１０１１を０．８ｎｍ、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度を５％、窒素原子濃度を５％、膜厚を１．０ｎｍとして、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度を６０％、窒素原子濃度を１０〜６０％、膜厚を１．０ｎｍとした。このときの、第二のハフニウム含有窒化シリケート膜１０１３の窒素原子濃度に対する、ＮＭＩＳＦＥＴデバイスのリーク電流の変化量（ΔＩｇ）、及び、信頼性の関係を図１８に示す。図１８から、第二のハフニウム含有窒化シリケート膜１０１３中の窒素原子濃度が２０％よりも低いときに、信頼性が顕著に劣化する。これは、第二のハフニウム含有窒化シリケート膜１０１３中の窒素原子濃度が２０％よりも低いときに、ハフニウムが凝集して結晶化するためである。また、窒素原子濃度が４５％よりも高くなると、リーク電流が顕著に増加する。これは、窒素原子濃度を増加させたことにより、導電性のハフニウムと窒素結合が形成されたためである。さらに、窒素原子濃度が４５％よりも高い領域では、信頼性が大幅に劣化する。これは、ハフニウムと窒素との結合によるリーク電流の増加にともない、絶縁膜中にリークパスが形成されたためである。
このように、第八の実施形態の特徴は、第二のハフニウム含有窒化シリケート膜中の窒素原子濃度を、好ましくは、２０〜４５％の範囲することで、ＭＩＳＦＥＴとして、低リーク電流で、且つ、高信頼性となる特性が得られることを示した点にある。
（第九の実施形態）
第九の実施形態では、本願発明の効果を説明するために、従来の方法により作製したＭＩＳＦＥＴの電気特性との比較をおこなう。具体的には、ゲート絶縁膜として単層のハフニウム含有窒化シリケート膜を用いた場合について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地のシリコン酸化膜１０１１を１．０〜３．０ｎｍ、第一のハフニウム含有窒化シリケート膜１０１２のハフニウム原子濃度を５％、窒素原子濃度を５％、膜厚を１．０ｎｍとして、第二のハフニウム含有窒化シリケート膜１０１３のハフニウム原子濃度を６０％、窒素原子濃度を３０％、膜厚を１．０ｎｍとした。
ここで、比較の為、ハフニウム含有窒化シリケート膜の積層構造の部分を、単層構造としたゲート絶縁膜を作製した。単層のハフニウム含有窒化シリケート膜は、ハフニウム原子濃度を６０％、窒素原子濃度を３０％、膜厚を１．５ｎｍとした。
図１９に、それぞれのゲート絶縁膜構造に対する、Ｎ型ＭＩＳＦＥＴの反転容量膜厚（Ｔｉｎｖ）とリーク電流（Ｉｇ）との関係を示す。図１９から、ハフニウム含有窒化シリケート膜の積層構造１２０１と単層構造１２０２との間には、大きな違いがないことが分かる。尚、参考の為、従来の構造である、ポリシリコン電極とゲート酸化膜を用いたときの反転容量膜厚とリーク電流との関係１２０３についても記した。
次に、それぞれのゲート絶縁膜構造に対する反転容量膜厚（Ｔｉｎｖ）と移動度（μｅｆｆ）との関係を図２０に示す。図２０から、移動度は、ハフニウム含有窒化シリケート膜の積層構造１３０１を用いた方が、ハフニウム含有窒化シリケート膜の単層構造１３０２よりも高い値となる。特に、移動度は、反転容量膜厚が２．５ｎｍ以下の領域において、顕著な差が現れる。ここで、ハフニウム含有窒化シリケート膜の積層構造において、反転容量膜厚が２．５ｎｍとなる下地の酸化膜厚は１．０ｎｍである。すなわち、ゲート絶縁膜の構成として、下地の酸化膜厚１．０ｎｍ、第一のハフニウム含有窒化シリケート膜厚１．０ｎｍ、第二のハフニウム含有窒化シリケート膜厚１．０ｎｍとすることで、反転容量膜厚２．５ｎｍのゲート絶縁膜となる。
このように、第九の実施形態の特徴は、本願発明に記載のハフニウム含有窒化シリケート膜の積層構造を用いることで、反転容量膜厚が２．５ｎｍ以下の領域において、リーク電流を増加させることなく、高い移動度を実現できることを示した点にある。
（第十の実施形態）
第十の実施形態では、本願発明の効果を説明するために、従来の方法により作製したＭＩＳＦＥＴの電気特性との比較をおこなう。具体的には、ゲート電極としてポリシリコンを用いた場合について述べる。
第一の実施形態に記載したゲート絶縁膜の積層構造において、下地の酸化膜を１．０ｎｍ、第一のハフニウム含有窒化シリケート膜のハフニウム原子濃度を５％、窒素原子濃度を５％、膜厚を１．０ｎｍとして、第二のハフニウム含有窒化シリケート膜のハフニウム原子濃度を６０％、窒素原子濃度を３０％、膜厚を１．０ｎｍとした。
本実施形態では、ゲート電極部分を、第一の実施形態に記載したニッケルフルシリサイドと、比較の為、ポリシリコンを用いたＭＩＳＦＥＴをそれぞれ作製した。ここで、ニッケルフルシリサイド電極は、Ｎ型ＭＩＳＦＥＴ側にニッケルダイシリサイド、Ｐ型ＭＩＳＦＥＴ側にトリニッケルシリサイド電極を用いている。尚、本実施例における、チャネル領域への不純物注入量は、Ｎ型ＭＩＳＦＥＴ、Ｐ型ＭＩＳＦＥＴ共に１Ｅ１８ｃｍ−３とした。また、ポリシリコン電極への注入量は、Ｎ型ＭＩＳＦＥＴ、Ｐ型ＭＩＳＦＥＴ共に１Ｅ１７ｃｍ−３とした。
図２１に、それぞれのゲート電極に対する、Ｎ型ＭＩＳＦＥＴ、Ｐ型ＭＩＳＦＥＴの閾値電圧（Ｖｔｈ）の値を示す。ＣＭＩＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＩＳＦＥＴ）においては、その動作原理から、Ｎ型ＭＩＳＦＥＴとＰ型ＭＩＳＦＥＴの閾値の絶対値が同程度であることが要求される。
図２１から、ポリシリコン電極１４０４を用いた場合には、Ｎ型ＭＩＳＦＥＴとＰ型ＭＩＳＦＥＴの閾値電圧（Ｖｔｈ）の絶対値が大きく異なる。これは、ポリシリコン電極中のシリコンと、ハフニウム含有窒化シリケート膜のハフニウムが、その界面で結合して、フェルミレベルピンニングを形成するためであり、チャネルやポリシリコン電極中への注入量を変えても解決することはできない。一方、Ｎ型ＭＩＳＦＥＴ側にニッケルダイシリサイド１４０１、Ｐ型ＭＩＳＦＥＴ側にトリニッケルシリサイド１４０２を用いた場合には、Ｎ型ＭＩＳＦＥＴとＰ型ＭＩＳＦＥＴの閾値の絶対値は同程度となる。これは、Ｎ型ＭＩＳＦＥＴ側にニッケルダイシリサイド、Ｐ型ＭＩＳＦＥＴ側にトリニッケルシリサイドを用いて、それぞれの電極に含まれるシリコン量を制御して、電極とハフニウム含有窒化シリケート膜との界面に形成されるシリコンとハフニウムの結合の数を変化させたことによる。すなわち、Ｐ型ＭＩＳＦＥＴ側ではシリコン量の少ないトリニッケルシリサイドを用いて、フェルミレベルピンニングを開放することで、Ｐ型ＭＩＳＦＥＴ閾値電圧の絶対値をＮ型ＭＩＳＦＥＴと同程度にすることが可能となる。
次に、Ｐ型ＭＩＳＦＥＴの電極側に、Ｎｉ３１Ｓｉ１２の組成比を有するＦＵＳＩ電極を用いて閾値電圧の値１４０３を調べた結果を図２１に示す。図から、閾値電圧は、トリニッケルシリサイドと同じ値を示した。これは、Ｎｉ３１Ｓｉ１２は、トリニッケルシリサイド層と組成比が極めて近いために、電極とハフニウム含有窒化シリケート膜との界面に形成されるシリコンとハフニウムの結合の数に大きな差がないためである。従って、Ｐ型ＭＩＳＦＥＴ側に、Ｎｉ３１Ｓｉ１２を用いても、Ｐ型ＭＩＳＦＥＴ閾値電圧の絶対値をＮ型ＭＩＳＦＥＴと同程度にすることが可能となる。
以上のとおり、本提案の膜厚を有するゲート絶縁膜の組成制御を行い、さらにＮＭＩＳ側にニッケルダイシリサイド（ＮｉＳｉ２）、Ｐ型ＭＩＳＦＥＴ側にトリニッケルシリサイド（Ｎｉ３Ｓｉ）、あるいは、Ｐ型ＭＩＳＦＥＴ側にニッケル３１シリサイド１２（Ｎｉ３１Ｓｉ１２）を用いることによって、ポリシリコン電極を用いる場合に比べて、Ｎ型ＭＩＳＦＥＴとＰ型ＭＩＳＦＥＴの閾値の絶対値を等しくすることが実現される。
本実施形態では、ニッケルダイシリサイド、トリニッケルシリサイド、ニッケル３１シリサイド１２を用いたが、他の金属電極材料を用いても、本願発明に記載の効果を同様に得ることができる。例えば、ニッケルシリサイド（ＮｉＳｉ）、ダイニッケルシリサイド（Ｎｉ２Ｓｉ）、等を用いることでも、目的とする閾値電圧を調整し、本願発明に記載の効果を得ることができる。
このように、第十の実施形態の特徴は、本願発明に記載のハフニウム含有窒化シリケート膜の積層構造に対して、電極として、Ｎ型ＭＩＳＦＥＴに対してニッケルダイシリサイド、Ｐ型ＭＩＳＦＥＴに対してトリニッケルシリサイドを用いることで、それぞれの閾値電圧の絶対値がほぼ同程度となり、ＣＭＩＳＦＥＴに要求される特性を満たすことができることを示した点にある。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本発明における第一の実施形態に係る半導体装置の断面図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 本発明の実施形態に係る半導体装置の製造工程を示す図である。 酸化膜の厚みと、ＭＩＳＦＥＴデバイスのリーク電流の変化量および移動度との関係を示す図である。 本発明におけるリーク電流の変化量に関する説明図である。 本発明における移動度に関する説明図である。 第一のハフニウム含有窒化シリケート膜の膜厚と、ＭＩＳＦＥＴデバイスのリーク電流の変化量および移動度との関係を示す図である。 第一のハフニウム含有窒化シリケート膜中のハフニウム原子濃度と、ＭＩＳＦＥＴデバイスのリーク電流の変化量および移動度との関係を示す図である。 第一のハフニウム含有窒化シリケート膜中の窒素原子濃度と、ＭＩＳＦＥＴデバイスの信頼性および移動度との関係を示す図である。 第二のハフニウム含有窒化シリケート膜の膜厚と、ＭＩＳＦＥＴデバイスのリーク電流の変化量および移動度との関係を示す図である。 第二のハフニウム含有窒化シリケート膜中のハフニウム原子濃度と、ＭＩＳＦＥＴデバイスの信頼性およびリーク電流の変化量との関係を示す図である。 第二のハフニウム含有窒化シリケート膜中の窒素原子濃度と、ＭＩＳＦＥＴデバイスの信頼性およびリーク電流の変化量との関係を示す図である。 ゲート絶縁膜構造に対する、Ｎ型ＭＩＳＦＥＴデバイスの反転容量膜厚とリーク電流との関係を示す図である。 ゲート絶縁膜構造に対する、Ｎ型ＭＩＳＦＥＴデバイスの反転容量膜厚と表面キャリア移動度との関係を示す図である。 ゲート電極の材料に対する、閾値電圧の値を示す図である。
符号の説明
１００１ シリコン基板
１００２ 素子分離領域
１００４ ソース・ドレイン領域
１００５ エクステンション・ハロー
１００６ シリサイド層
１０１１ シリコン酸化膜
１０１２ 第一のハフニウム含有窒化シリケート膜・ゲート絶縁膜
１０１３ 第二のハフニウム含有窒化シリケート膜・ゲート絶縁膜
１０１４ ゲートポリシリコン電極
１０１５ シリコン窒化膜
１０１６ オフセットスペーサー
１０１７ ゲートサイドウォール
１０１８ シリコン窒化膜
１０１９ シリコン酸化膜
１０２０ ニッケルシリサイドゲート電極
１０２１ ストレス窒化膜
１０２２ シリコン窒化膜

Claims (6)

  1. 基板上にシリコン酸化膜、第一のハフニウム含有窒化シリケート膜、第二のハフニウム含有窒化シリケート膜が順次積層されたゲート絶縁膜、および金属シリサイド電極が積層されたゲート構造を含むＭＩＳＦＥＴを有し、前記第一のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５〜１０％であり、窒素原子濃度が５〜１０％であり、前記第二のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５０〜６０％であり、窒素原子濃度が２０〜４５％であり、前記ゲート絶縁膜の膜厚が１．８〜３．０ｎｍであることを特徴とする半導体装置。
  2. 前記シリコン酸化膜の膜厚が０．８ｎｍ〜１．５ｎｍであることを特徴とする請求項１に記載の半導体装置。
  3. 前記第一のハフニウム含有シリケート膜の膜厚が０．５ｎｍ〜１．０ｎｍであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第二のハフニウム含有窒化シリケート膜の膜厚が０．５ｎｍ以上であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記金属シリサイド電極を構成する金属シリサイドがニッケルシリサイドであることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. Ｐ型およびＮ型の前記ＭＩＳＦＥＴを含み、前記Ｐ型ＭＩＳＦＥＴの前記金属シリサイド電極を構成する金属シリサイドがトリニッケルシリサイド（Ｎｉ３Ｓｉ）またはＮｉ３１Ｓｉ１２であり、前記Ｎ型ＭＩＳＦＥＴの前記金属シリサイド電極を構成する金属シリサイドがニッケルダイシリサイド（ＮｉＳｉ２）であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
JP2007201713A 2007-08-02 2007-08-02 半導体装置 Pending JP2009038229A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007201713A JP2009038229A (ja) 2007-08-02 2007-08-02 半導体装置
US12/183,138 US20090032883A1 (en) 2007-08-02 2008-07-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007201713A JP2009038229A (ja) 2007-08-02 2007-08-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2009038229A true JP2009038229A (ja) 2009-02-19

Family

ID=40337316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007201713A Pending JP2009038229A (ja) 2007-08-02 2007-08-02 半導体装置

Country Status (2)

Country Link
US (1) US20090032883A1 (ja)
JP (1) JP2009038229A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140278A1 (ja) * 2009-06-02 2010-12-09 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241874A1 (en) * 2011-03-25 2012-09-27 Byung-Dong Kim Gate oxide film including a nitride layer deposited thereon and method of forming the gate oxide film

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
CN100565916C (zh) * 2002-07-16 2009-12-02 日本电气株式会社 半导体器件及其制造方法
US6809370B1 (en) * 2003-07-31 2004-10-26 Texas Instruments Incorporated High-k gate dielectric with uniform nitrogen profile and methods for making the same
JP2005079223A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140278A1 (ja) * 2009-06-02 2010-12-09 パナソニック株式会社 半導体装置及びその製造方法
JP2010283040A (ja) * 2009-06-02 2010-12-16 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090032883A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
US9281373B2 (en) Semiconductor device having tungsten gate electrode and method for fabricating the same
CN100452357C (zh) 半导体装置及其制造方法
US7763945B2 (en) Strained spacer design for protecting high-K gate dielectric
JP2012004577A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
JP2003069011A (ja) 半導体装置とその製造方法
JP5270086B2 (ja) ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法
WO2003079444A1 (fr) Dispositif a semi-conducteurs et procede de fabrication
JP2009059882A (ja) 半導体装置
JP2008147393A (ja) 半導体装置及びその製造方法
CN101517732B (zh) 半导体器件及其制造方法
US7956413B2 (en) Semiconductor device having a field effect transistor using a high dielectric constant gate insulating film and manufacturing method of the same
JP4489368B2 (ja) 半導体装置およびその製造方法
WO2011077536A1 (ja) 半導体装置およびその製造方法
US8404575B2 (en) Semiconductor device and method for manufacturing same
JP5157450B2 (ja) 半導体装置およびその製造方法
US20090267159A1 (en) Semiconductor device
JP5387173B2 (ja) 半導体装置及びその製造方法
US7939396B2 (en) Base oxide engineering for high-K gate stacks
JP2009038229A (ja) 半導体装置
JP2006024894A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
JPWO2006129637A1 (ja) 半導体装置
JP4461839B2 (ja) 半導体装置およびその製造方法
JP5195421B2 (ja) 半導体装置
US20060208325A1 (en) Semiconductor device with gate insulating film and manufacturing method thereof
JP5149936B2 (ja) 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法