JP5366521B2

JP5366521B2 - 炭化珪素半導体装置及びその製造方法

Info

Publication number: JP5366521B2
Application number: JP2008310460A
Authority: JP
Inventors: 友勝渡辺; 成久三浦; 之泰中尾; 昌平吉田; 寿一谷岡; 壮之古橋; 昌之今泉; 景子酒井; 史郎日野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-12-05
Filing date: 2008-12-05
Publication date: 2013-12-11
Anticipated expiration: 2028-12-05
Also published as: JP2010135573A

Description

この発明は、炭化珪素半導体装置及びその製造方法に関するものである。

炭化珪素は珪素と比べて絶縁破壊電界が約１０倍、バンドギャップが約３倍と大きく、縦型パワースイッチングデバイス用の材料として用いた場合、高耐圧、低オン損失、かつ高温動作可能なパワー素子を作成することが可能である。

例えば、非特許文献１に示される炭化珪素パワーＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）およびＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）は、オフ耐圧１０ｋＶを有し、室温におけるオン時の静特性は図１のようになる。ゲート電圧２０Ｖ時におけるＭＯＳＦＥＴとＩＧＢＴの電流密度クロスポイントは〜３５Ａ／ｃｍ²である。素子温度が上昇するに従い電流密度クロスポイントは低下するため、定格電流密度を３５Ａ／ｃｍ²とした場合、室温以上ではＩＧＢＴ、室温以下ではＭＯＳＦＥＴの方が、定常オン損失の低減にとって有利であるといえる。

Ｐｒｏｃ. ｏｆ２０ｔｈＩＳＰＳＤｐ. ２５３，２００８特開平７−３０２８９８号公報特開２００６−３４４７７９号公報

炭化珪素パワーＭＯＳＦＥＴは高温動作が可能であり、室温〜３００℃での実用動作が期待されるが、高温になるに従いＭＯＳＦＥＴドリフト層のキャリア移動度が低下するため、オン電圧は増大する。例えば、３００℃でのｎ型炭化珪素バルク中のキャリア移動度は室温と比べて１／４〜１／５となり、オン電圧は４〜５倍になる。この特性は、素子温度上昇によるスイッチング損失の増大や、サージ電流による熱破壊を招く可能性がある。

そのため、炭化珪素パワーＭＯＳＦＥＴオン時のオン電圧が著しく増大した際に、その増大を抑制できる素子構造が望ましい。そのため、特許文献１や特許文献２に示される素子構造では、同一チップ素子内にＭＯＳＦＥＴとＩＧＢＴが並列に接続されており、ゲートオン時においてＭＯＳＦＥＴのオン電圧が過剰に増大すると、ＩＧＢＴ領域のコレクタ層から少数キャリア注入が起こり、素子のオン電圧が低減される。

ところで、炭化珪素結晶内には数種類の結晶欠陥が残留している。その中でも基底面転位は、電子／ホール再結合などにより発生するエネルギーを吸収して、素子耐圧に悪影響を及ぼす積層欠陥に成長する。そのため、炭化珪素によるバイポーラ型素子は実現が難しいと考えられており、炭化珪素ＩＧＢＴも同様の課題を抱える。

又、ｎチャネル型の炭化珪素ＩＧＢＴの場合、素子下面にコレクタ用のｐ型炭化珪素層が必要となるが、ｐ型炭化珪素基板は低抵抗化の制御が比較的難しい。そのため、ｎ型炭化珪素基板下面へイオン注入などを行ってｐ型にドーピングすることにより、コレクタ層を形成することが望ましい。ところが、ｎ型炭化珪素基板内には高密度の結晶欠陥や残留不純物が含まれているため、ＩＧＢＴオン時においてｎ型炭化珪素ドリフト層内に注入されるべきホールキャリアは、途中のｎ型炭化珪素基板内で消滅してしまう。

以上の問題に鑑み、本発明では、結晶欠陥や残留不純物の影響を受けることなく広い温度範囲においてオン電圧を抑制し、低オン損失やサージ破壊回避が実現された炭化珪素半導体装置及びその製造方法を提供することを目的とする。

本発明の炭化珪素半導体装置は、炭化珪素で構成され、互いに対向する第１、第２主面を有し、結晶欠陥と残留不純物を有する基板と、基板の第１主面上に積層された、炭化珪素のドリフト層と、を備え、基板は第２主面側からドリフト層に達する除去領域を備え、除去領域の前記第１主面側の領域がＩＧＢＴとして動作するＩＧＢＴ領域、それ以外の領域がＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域であり、ＭＯＳＦＥＴ領域にＩＧＢＴ領域が電気的に並列接続された構造を有し、ＩＧＢＴ領域においてドリフト層の除去領域側の面内に形成された第２導電型のコレクタ層をさらに備える。

又、本発明の炭化珪素半導体装置の製造方法は、炭化珪素で構成され、互いに対向する第１、第２主面を有し、結晶欠陥と残留不純物を有する基板の第１主面上に、炭化珪素のドリフト層を形成する工程と、基板に第２主面側からドリフト層に達する除去領域を形成する工程と、除去領域の前記第１主面側の領域をＩＧＢＴとして動作するＩＧＢＴ領域、それ以外の領域をＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域とし、ＭＯＳＦＥＴ領域にＩＧＢＴ領域が電気的に並列接続された構造を形成する工程と、を備え、工程（ｃ）は、ＩＧＢＴ領域においてドリフト層の除去領域側の面内に第２導電型のコレクタ層を形成する工程である。

本発明の炭化珪素半導体装置は、基板に第２主面側からドリフト層に達する除去領域を備え、除去領域の第１主面側の領域をＩＧＢＴとして動作するＩＧＢＴ領域、それ以外の領域をＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域とした。基板を除去した領域にＩＧＢＴ領域を形成することにより、基板中の結晶欠陥や残留不純物を避けてＩＧＢＴ領域を形成することが出来る。

又、本発明の炭化珪素半導体装置の製造方法は、基板に、第２主面側からドリフト層に達する除去領域を形成する工程と、除去領域の第１主面側の領域をＩＧＢＴとして動作するＩＧＢＴ領域、それ以外の領域をＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域として形成する工程と、を備える。基板を除去した領域にＩＧＢＴ領域を形成することにより、基板中の結晶欠陥や残留不純物を避けてＩＧＢＴ領域を形成することが出来る。

（実施の形態１）
＜構成＞
実施の形態１の炭化珪素半導体装置の一部断面図を図２に示す。炭化珪素からなるｎ型基板１の第１主面１ａ上に炭化珪素からなるｎ型ドリフト層２が積層され、ｎ型ドリフト層２の表面には炭化珪素のｐ型ベース領域３、炭化珪素のｎ型ソース領域４、炭化珪素のｐ型コンタクト領域５が形成されている。具体的には、ｐ型ベース領域３はｎ型ドリフト層２の表面に一定の間隔を有して複数個形成され、ｐ型ベース領域３の表面層にはｐ型コンタクト領域５とこれを囲むｎ型ソース領域４が形成されている。ｐ型コンタクト領域５とｎ型ソース領域４の一部領域の上部には、ソース電極８が形成され、ｎ型ドリフト層２及びｐ型ベース領域３及びｎ型ソース領域４の一部領域の上部には、ゲート絶縁膜６が形成されている。さらに、ゲート絶縁膜６の上部にはゲート電極７が形成されている。

ｎ型基板１の一部には、第２主面１ｂ側（下面側）から局所的にｎ型ドリフト層２にまで達するビアホール１５が形成され、ビアホール１５においてｎ型炭化珪素ドリフト層２の下面内には、炭化珪素のp型コレクタ層１０が形成されている。ｎ型基板１の下面とp型コレクタ層１０の下面に接して連続的にドレイン／コレクタ共通電極９が形成されている。さらに、ビアホール１５の内側エッジ付近から、ビアホール１５に対応するｎ型ドリフト層２の領域を囲うようにバナジウムイオンがｎ型炭化珪素ドリフト層２に注入され、分離領域１１が形成されている。

分離領域１１によってｎ型ドリフト層２におけるビアホール１５上の領域とそれ以外の領域は電気的に絶縁され、ビアホール１５上の領域がＩＧＢＴとして動作するＩＧＢＴ領域１４、それ以外の領域はＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域１３である。これにより、ＭＯＳＦＥＴ領域１３の一部にＩＧＢＴ領域１４が電気的に接続された構造が形成される。なお、ＭＯＳＦＥＴ領域１３とＩＧＢＴ領域１４の面積比は、素子により構成されるアプリケーションの主な使用温度に応じてフレキシブルに決めることができる。

すなわち、実施の形態１の炭化珪素半導体装置は、炭化珪素で構成され、互いに対向する第１、第２主面１ａ，１ｂを有する第１導電型の基板としてのｎ型基板１と、ｎ型基板１の第１主面１ａ上に積層され、炭化珪素で構成された第１導電型のドリフト層としてのｎ型ドリフト層２と、を備え、ｎ型基板１は、第２主面１ｂからｎ型ドリフト層２に達する除去領域としてのビアホール１５を備え、除去領域としてのビアホール１５の第１主面１ａ側の領域がＩＧＢＴとして動作するＩＧＢＴ領域１４、それ以外の領域がＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域１３であり、ＭＯＳＦＥＴ領域１３にＩＧＢＴ領域１４が並列に接続された構造を有する。ｎ型基板１を除去してＩＧＢＴを形成することにより、ＩＧＢＴにおけるホールキャリアは、ｎ型基板１を介さずｎ型ドリフト層２に入るため、ｎ型基板１に存在する結晶欠陥や残留不純物によるホール消滅は起こらない。

又、除去領域はｎ型基板１中に点在するビアホール１５である。ｎ型基板１中に点在するビアホール１５上にＩＧＢＴを形成し、それ以外をＭＯＳＦＥＴとすることし、オン電圧に応じてＭＯＳＦＥＴとＩＧＢＴを切り換えて動作させることによって、低オン損失やサージ破壊回避を実現できる。

又、実施の形態１における炭化珪素半導体装置は、ＩＧＢＴ領域１４においてドリフト層としてのｎ型ドリフト層２の除去領域としてのビアホール５側の面内に形成された第２導電型のコレクタ層としてのｐ型コレクタ層１０と、基板としてのｎ型基板１の第２主面１ｂ及びコレクタ層としてのｐ型コレクタ層１０の除去領域としてのビアホール１５側の面内に接して連続して形成された電極層としてのドレイン／コレクタ共通電極９と、を備えている。ｎ型基板１を除去したビアホール１５上にｐ型コレクタ層１０を形成することにより、ｐ型コレクタ層１０から注入されるホールはｎ型基板１中の結晶欠陥や残留不純物に吸収されて消滅することはない。

又、実施の形態１の炭化珪素半導体装置は、ｎ型ドリフト層２において、不純物ドーピングにより形成されてＩＧＢＴ領域１４とＭＯＳＦＥＴ領域１３を絶縁する分離領域１１を備えている。これにより、ＩＧＢＴ領域１４を走行するホールキャリアがＭＯＳＦＥＥＴ領域１３に拡散するのを抑えることができる。又、ＭＯＳＦＥＴとＩＧＢＴの間の電気的絶縁は、イオン注入等の不純物ドーピングにより行われているため、両者を距離的に離す必要がなく、素子の活性領域面積を削る必要がない。

図２に示した構造は、実施の形態１の炭化珪素半導体装置の一部であり、実際は図２に示した構造が複数連続している。実施の形態１の炭化珪素半導体装置を下面から見た図が図７である。なお、図７において、ドレイン／コレクタ共通電極９は示していない。ｎ型ドリフト層２には多数の基底面転位１２が存在し、ｐ型コレクタ層１０は基底面転位１２を選択的に避けて点在し、ｐ型コレクタ層１０とその上部のｎ型ドリフト層の周囲を分離領域１１が囲っている。

すなわち、ビアホール１５は、ｎ型ドリフト領域２の基板面転位が存在しない領域に対応して選択的に形成される。これにより、ビアホール１５上に形成するＩＧＢＴ領域１４を、基板面転位を避けて形成することになる。そのため、ＩＧＢＴ領域１４においてｐ型コレクタ層１０から注入されたホールは、ｎ型ドリフト層２のうち基底面転位１２が存在しない領域を走行するため、基底面転位１２がホールを吸収して積層欠陥成長することはない。

＜製造工程＞
次に、実施の形態１の炭化珪素半導体装置の製造工程を図３〜図８に基づき概説する。

まず、ｎ型基板１の第１主面１ａ上に、熱ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によりｎ型炭化珪素ドリフト層２を形成する（図３）。条件は、温度１５００〜１６００℃、気圧２５０ｍｂａｒ、キャリアガス流量：Ｈ₂＝５０ｌ／ｍｉｎ、生成ガス流量：ＳｉＨ₄／Ｃ₃Ｈ₈／Ｎ₂＝９／４．５／１．５ｃｃｍであり、ｎ型ドーピング濃度１×１０¹⁴〜５×１０¹⁶ｃｍ^-3の炭化珪素で、膜厚は５〜２００μｍとする。

次に、ｎ型ドリフト層２の上にパターンマスクを形成し、深さ１．０〜２０．０μｍの領域に濃度１×１０¹⁵〜２×１０¹⁸ｃｍ^-3のＡｌイオンを選択的に注入して、ｐ型ベース領域３を形成する。隣り合うｐ型ベース領域３の間隔は２〜１０μｍである。パターンマスク除去後、ｎ型ドリフト層２の上に新たにパターンマスクを形成し、深さ０．３〜１０．０μｍの領域に濃度１×１０¹⁹〜１×１０²⁰ｃｍ^-3のＮイオンを選択的に注入して、ｎ型ソース領域４を形成する。パターンマスク除去後、ｎ型ドリフト層２の上に新たにパターンマスクを形成して、深さ０．３〜１２．０μｍの領域に濃度１×¹⁰〜５×１０²⁰ｃｍ^-3のＡｌイオンを選択的に注入して、ｐ型コンタクト領域５を形成する（図４）。

次に、ビアホールを形成するにあたり、光学顕微鏡やＸ線トポグラフ、フォトルミネッセンスマッピング等によってｎ型ドリフト層２を詳しく観察し、基底面転位１２が分布する位置座標を確認する。

そして、ｎ型基板１をＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）により第２主面１ｂ側から選択的に除去し、ｎ型基板１にビアホール１５を形成する。このとき、ビアホール１５が形成される領域は、ｎ型ドリフト層２に点在する基底面転位１２が確認された領域を含まないようにする。ビアホール１５の数はいくつであっても良い。又、ビアホール１５領域のｎ型ドリフト層２下面に濃度１×１０¹⁵〜１×１０¹⁸ｃｍ^-3のＡｌイオンを注入して、p型コレクタ層１０を形成する（図５）。ビアホール１５上の領域はＩＧＢＴとして動作するＩＧＢＴ領域１４であり、それ以外の領域はＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域１３となる。

すなわち、実施の形態１の炭化珪素半導体装置の製造方法は、炭化珪素で構成され、互いに対向する第１、第２主面１ａ、１ｂを有する第１導電型の基板としてのｎ型基板１の第１主面１ａ上に、炭化珪素で構成された第１導電型のドリフト層としてのｎ型ドリフト層２を形成する工程と、ｎ型基板１に、第２の主面１ｂからｎ型ドリフト層２に達する除去領域を形成する工程と、除去領域の第１主面１ａ側の領域をＩＧＢＴとして動作するＩＧＢＴ領域、それ以外の領域をＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域とし、ＭＯＳＦＥＴ領域にＩＧＢＴ領域が電気的に接続された構造を形成する工程と、を備えている。このようにｎ型基板１を除去してＩＧＢＴを形成することにより、ＩＧＢＴにおけるホールキャリアは、ｎ型基板１を介さずｎ型ドリフト層２に入るため、ｎ型基板１に存在する結晶欠陥や残留不純物によるホール消滅は起こらない。

又、基板としてのｎ型基板１に、除去領域としてｎ型基板１中に点在するビアホール１５を形成する。ｎ型基板１中に点在するビアホール１５上にＩＧＢＴ領域１４を形成し、それ以外をＭＯＳＦＥＴ領域１３とすることによって、低オン損失やサージ破壊回避を実現できる。

又、ドリフト層としてのｎ型ドリフト層２の基底面転位１２が存在しない領域に対応して選択的にビアホール１５を形成する。そのため、ＩＧＢＴ領域においてｐ型コレクタ層１０から注入されたホールは、ｎ型ドリフト層２のうち基底面転位１２が存在しない領域を走行するため、基底面転位１２がホールを吸収して積層欠陥成長することはない。次に、図５に示した過程で形成されたビアホール１５の内側エッジ付近にバナジウムイオンを注入し、ビアホール１０上部のｎ型ドリフト層２を囲うように分離領域１１を形成する（図６）。この状態で素子基板を下面側から見た模式図が図７であり、ビアホール１５の領域は基底面転位１２を含まないように形成されている。

すなわち、ドリフト層としてのｎ型ドリフト層２において、不純物ドーピングによりＩＧＢＴ領域１４とＭＯＳＦＥＴ領域１３を絶縁する分離領域１１を形成する。分離領域１１を設けることによって、ＩＧＢＴ領域１４を走行するホールキャリアがＭＯＳＦＥＴ領域１３に拡散するのを抑える事が出来る。又、炭化珪素は珪素と比較して大きなバンドギャップを有するため、バナジウム等の不純物ドーピングによりギャップ内準位を発生させることで、高温環境でも高抵抗を保持できる炭化珪素半絶縁領域を形成することができる。

次に、アニ−ル装置によって素子基板を１４００〜２０００℃でアニール処理し、前工程でイオン注入した領域を電気的に活性化させる。

次に、ゲート絶縁膜６を熱酸化技術あるいは絶縁膜積層技術により形成し、ゲート電極形成技術、リソグラフィ技術およびエッチング技術により、ゲート電極７を選択的に形成する（図８）。

次に、リソグラフィ技術、エッチング技術および電極形成技術により、ソース電極８をｎ型ソース領域４とｐ型コンタクト領域５に接触させて形成する（図９）。

最後に、電極形成技術により、素子基板下面のｎ型基板１とp型コレクタ層１０に、ドレイン／コレクタ共通電極９を接触させて形成することで、図１０に示すような素子構造の主要部が完成する。

すなわち、実施の形態１の炭化珪素半導体装置の製造方法は、ＩＧＢＴ領域においてドリフト層としてのｎ型ドリフト層２の除去領域としてのビアホール５側の面内に第２導電型のコレクタ層としてのｐ型コレクタ層１０を形成する工程と、その後に、基板としてのｎ型基板１の第２主面１ｂ側及びｐ型コレクタ層１０の除去領域としてのビアホール５側の面に接して連続して電極層としてのドレイン／コレクタ共通電極９を形成する工程を備えている。ドレイン／コレクタ共通電極９は、ＭＯＳＦＥＴ領域１３ではドレイン電極となり、ＩＧＢＴ領域１４ではコレクタ電極となる。ＩＧＢＴにおいてオン電圧が上昇した時にｐ型コレクタ層１０からホールが注入され、低オン損失やサージ破壊回避が実現できる。

＜動作＞
次に、上述の工程で製造された炭化珪素半導体装置の動作を説明する。

ゲート電極７に正の電圧を印加すると、ｐ型ベース領域３のうち、ゲート絶縁膜６と接する界面近傍付近に電子反転層が形成され、ＭＯＳＦＥＴがオンする。前述したように、ｐ型コレクタ層が形成されたビアホール上の領域がＩＧＢＴ領域１４であり、それ以外の領域がＭＯＳＦＥＴ領域１３である。

ただし、オン電圧（ソース電極８とドレイン／コレクタ共通電極９の間の電位差）が、ＩＧＢＴにおいてｐ型コレクタ層１０とｎ型ドリフト層２で形成されるｐｎ接合の順方向ビルトインポテンシャルよりも低い場合には、ＩＧＢＴはオンしない。素子の温度上昇やサージ電流発生によりオン電圧が増大してビルトインポテンシャルを超えると、ＩＧＢＴにおいてｐ型コレクタ層１０からｎ型ドリフト層２へホールの注入が始まり、伝道度変調によりｎ型ドリフト層２の抵抗値が低減される。

炭化珪素ＭＯＳＦＥＴでは高温動作が期待されるが、高温になるに従いドリフト層の抵抗が著しく増大する。上記のデバイス構造では、素子温度上昇やサージ電流発生によりオン電圧がある値以上になると、ＩＧＢＴにおいてホール注入が始まり、ドリフト層の抵抗値が低減される。このように、オン電圧が過剰に増大する前に、主たるオン伝導機構が自動的にＭＯＳＦＥＴモードからＩＧＢＴモードに切り替わるため、広い温度範囲での低オン損失やサージ破壊回避が実現される。上記の動作において、ＭＯＳＦＥＴ領域１３とＩＧＢＴ領域１４の境界は不純物ドーピングで形成した分離領域１１によって電気的に絶縁されるため、ＭＯＳＦＥＴのオン時において、ＩＧＢＴの縦方向電圧降下（ＭＯＳＦＥＴのオン電圧と同等）の殆どは、ＩＧＢＴ裏面のｐｎ接合（順方向）において起こる。そのため、素子オン電圧がｐｎ順方向のビルトインポテンシャルを超えると、直ちにＩＧＢＴがオンされる。分離領域１１は、ＩＧＢＴ領域１４を走行するホールキャリアがＭＯＳＦＥＴ領域１３に拡散するのを抑える働きも兼ねており、電子／ホール再結合エネルギーによる基底面転位から積層欠陥への成長は起こらない。係る電気的絶縁は、イオン注入等の不純物ドーピングにより行われるため、両者を距離的に離す必要がなく、素子の活性領域面積を削る必要がない。

一方、ゲート電極７に電圧を印加しない時は、ドレイン／コレクタ共通電極９に印加された電圧はｐ型ベース層３とｎ型ドリフト層２の間に広がる空乏層にかかり、ＭＯＳＦＥＴはＯＦＦとなる。

＜効果＞
実施の形態１の炭化珪素半導体装置は、炭化珪素で構成され、互いに対向する第１、第２主面１ａ，１ｂを有する第１導電型の基板としてのｎ型基板１と、ｎ型基板１の第１主面１ａ上に積層され、炭化珪素で構成された第１導電型のドリフト層としてのｎ型ドリフト層２と、を備え、ｎ型基板１は、第２主面１ｂからｎ型ドリフト層２に達する除去領域としてのビアホール１５を備え、除去領域としてのビアホール１５の第１主面１ａ側の領域がＩＧＢＴとして動作するＩＧＢＴ領域１４、それ以外の領域がＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域１３であり、ＭＯＳＦＥＴ領域１３にＩＧＢＴ領域１４が並列に接続された構造を有する。ｎ型基板１を除去してＩＧＢＴを形成することにより、ＩＧＢＴにおけるホールキャリアは、ｎ型基板１を介さずｎ型ドリフト層２に入るため、ｎ型基板１に存在する結晶欠陥や残留不純物によるホール消滅は起こらない。

さらに、実施の形態１における炭化珪素半導体装置は、ＩＧＢＴ領域１４においてドリフト層としてのｎ型ドリフト層２の除去領域としてのビアホール５側の面内に形成された第２導電型のコレクタ層としてのｐ型コレクタ層１０と、基板としてのｎ型基板１の第２主面１ｂ及びコレクタ層としてのｐ型コレクタ層１０の除去領域としてのビアホール１５側の面内に接して連続して形成された電極層としてのドレイン／コレクタ共通電極９と、を備えている。ｎ型基板１を除去したビアホール１５上にｐ型コレクタ層１０を形成することにより、ｐ型コレクタ層１０から注入されるホールはｎ型基板１中の結晶欠陥や残留不純物に吸収されて消滅することはない。

又、ビアホール１５は、ｎ型ドリフト領域２の基板面転位が存在しない領域に対応して選択的に形成される。これにより、ビアホール１５上に形成するＩＧＢＴ領域１４を、基板面転位を避けて形成することになる。そのため、ＩＧＢＴ領域１４においてｐ型コレクタ層１０から注入されたホールは、ｎ型ドリフト層２のうち基底面転位１２が存在しない領域を走行するため、基底面転位１２がホールを吸収して積層欠陥成長することはない。

又、実施の形態１の炭化珪素半導体装置の製造方法は、炭化珪素で構成され、互いに対向する第１、第２主面１ａ、１ｂを有する第１導電型の基板としてのｎ型基板１の第１主面１ａ上に、炭化珪素で構成された第１導電型のドリフト層としてのｎ型ドリフト層２を形成する工程と、ｎ型基板１に、第２の主面１ｂからｎ型ドリフト層２に達する除去領域を形成する工程と、除去領域の第１主面１ａ側の領域をＩＧＢＴとして動作するＩＧＢＴ領域、それ以外の領域をＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域とし、ＭＯＳＦＥＴ領域にＩＧＢＴ領域が電気的に接続された構造を形成する工程と、を備えている。このようにｎ型基板１を除去してＩＧＢＴを形成することにより、ＩＧＢＴにおけるホールキャリアは、ｎ型基板１を介さずｎ型ドリフト層２に入るため、ｎ型基板１に存在する結晶欠陥や残留不純物によるホール消滅は起こらない。

さらに、実施の形態１の炭化珪素半導体装置の製造方法は、ＩＧＢＴ領域においてドリフト層としてのｎ型ドリフト層２の除去領域としてのビアホール５側の面内に第２導電型のコレクタ層としてのｐ型コレクタ層１０を形成する工程と、その後に、基板としてのｎ型基板１の第２主面１ｂ側及びｐ型コレクタ層１０の除去領域としてのビアホール５側の面に接して連続して電極層としてのドレイン／コレクタ共通電極９を形成する工程を備えている。ドレイン／コレクタ共通電極９は、ＭＯＳＦＥＴ領域１３ではドレイン電極となり、ＩＧＢＴ領域１４ではコレクタ電極となる。ＩＧＢＴにおいてオン電圧が上昇した時にｐ型コレクタ層１０からホールが注入され、低オン損失やサージ破壊回避が実現できる。

さらに、ドリフト層としてのｎ型ドリフト層２において、不純物ドーピングによりＩＧＢＴ領域１４とＭＯＳＦＥＴ領域１３を絶縁する分離領域１１を形成する。分離領域１１を設けることによって、ＩＧＢＴ領域１４を走行するホールキャリアがＭＯＳＦＥＴ領域１３に拡散するのを抑える事が出来る。又、炭化珪素は珪素と比較して大きなバンドギャップを有するため、バナジウム等の不純物ドーピングによりギャップ内準位を発生させることで、高温環境でも高抵抗を保持できる炭化珪素半絶縁領域を形成することができる。

（実施の形態２）
実施の形態１の炭化珪素半導体装置では、ｎ型基板１にビアホール１５を形成し、ビアホール１５上の領域をＩＧＢＴ領域１４とした。しかし、必ずしもｎ型基板１にビアホール１５を形成する必要はない。すなわち、ｎ型基板１中の結晶欠陥等の位置座標を、光学顕微鏡やＸ線トポグラフ、フォトルミネッセンスマッピング等により観察し、ｎ型基板１と、ｎ型ドリフト層２の結晶欠陥の両方を避けてＩＧＢＴを形成すれば、ｎ型基板１にビアホール１５を設けなくとも良い。ｎ型基板１にビアホールを設けず、ｎ型基板１中の結晶欠陥を避けてＩＧＢＴを形成すること以外は、実施の形態１の炭化珪素半導体装置と同様であるため、記載を省略する。

すなわち、実施の形態１における炭化珪素半導体装置は、炭化珪素で構成された第１導電型の基体部としてのｎ型基板１及びｎ型基板１上に積層されたｎ型ドリフト層２とを備え、基体部としてのｎ型基板１及びｎ型基板１上に積層されたｎ型ドリフト層２は、平面視において区分される、ＩＧＢＴとして動作するＩＧＢＴ領域１４とＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域１３を備え、ＭＯＳＦＥＴ領域１３にＩＧＢＴ領域１４が電気的に接続された構造を有し、ＩＧＢＴ領域１４は、基体部としてのｎ型基板１及びｎ型基板１上に積層されたｎ型ドリフト層２に存在する結晶欠陥を避けて点在する。ｎ型基板１とｎ型ドリフト層２に存在する結晶欠陥を避けてＩＧＢＴ領域１４を形成することにより、ＩＧＢＴ領域１４を走行するホールキャリアが結晶欠陥に吸収されて消滅することがない。

さらに、実施の形態１の炭化珪素半導体装置は、不純物ドーピングにより基体部としてのｎ型基板１及びｎ型基板１上に積層されたｎ型ドリフト層２に形成された、ＩＧＢＴ領域１４とＭＯＳＦＥＴ領域１３とを絶縁する分離領域１１を備える。これによって、ＩＧＢＴ領域１４を走行するホールキャリアがＭＯＳＦＥＴ領域１３に拡散することを抑えることが出来る。また、ＭＯＳＦＥＴとＩＧＢＴの間の電気的絶縁は、イオン注入等の不純物ドーピングにより行われているため、両者を距離的に離す必要がなく、素子の活性領域面積を削る必要がない。

＜効果＞
実施の形態１における炭化珪素半導体装置は、炭化珪素で構成された第１導電型の基体部としてのｎ型基板１及びｎ型基板１上に積層されたｎ型ドリフト層２とを備え、基体部としてのｎ型基板１及びｎ型基板１上に積層されたｎ型ドリフト層２は、平面視において区分される、ＩＧＢＴとして動作するＩＧＢＴ領域１４とＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域１３を備え、ＭＯＳＦＥＴ領域１３にＩＧＢＴ領域１４が電気的に接続された構造を有し、ＩＧＢＴ領域１４は、基体部としてのｎ型基板１及びｎ型基板１上に積層されたｎ型ドリフト層２に存在する結晶欠陥を避けて点在する。ｎ型基板１とｎ型ドリフト層２に存在する結晶欠陥を避けてＩＧＢＴ領域１４を形成することにより、ＩＧＢＴ領域１４を走行するホールキャリアが結晶欠陥に吸収されて消滅することがない。

ＭＯＳＦＥＴとＩＧＢＴの電流―電圧特性を示した図である。実施の形態１に係る炭化珪素半導体装置の構造を示した図である。実施の形態１に係る炭化珪素半導体装置の製造工程を示した図である。実施の形態１に係る炭化珪素半導体装置の製造工程を示した図である。実施の形態１に係る炭化珪素半導体装置の製造工程を示した図である。実施の形態１に係る炭化珪素半導体装置の製造工程を示した図である。ＩＧＢＴが基底面転位を避けて形成される様子を示した図である。実施の形態１に係る炭化珪素半導体装置の製造工程を示した図である。実施の形態１に係る炭化珪素半導体装置の製造工程を示した図である。実施の形態１に係る炭化珪素半導体装置の製造工程を示した図である。

符号の説明

１ｎ型基板、２ｎ型ドリフト層、１０ｐ型コレクタ層、１１分離領域、１２基底面転位、１３ＭＯＳＦＥＴ領域、１４ＩＧＢＴ領域、１５ビアホール。

Claims

炭化珪素で構成され、互いに対向する第１、第２主面を有し、結晶欠陥と残留不純物を有する第１導電型の基板と、
前記基板の前記第１主面上に積層され、炭化珪素で構成された第１導電型のドリフト層と、を備え、
前記基板は、前記第２主面から前記ドリフト層に達する除去領域を備え、
前記除去領域の前記第１主面側の領域がＩＧＢＴとして動作するＩＧＢＴ領域、それ以外の領域がＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域であり、前記ＭＯＳＦＥＴ領域に前記ＩＧＢＴ領域が電気的に並列接続された構造を有し、
前記ＩＧＢＴ領域において前記ドリフト層の前記除去領域側の面内に形成された第２導電型のコレクタ層をさらに備える、
炭化珪素半導体装置。
前記除去領域は前記基板中に点在するビアホールである、請求項１に記載の炭化珪素半導体装置。
前記基板の前記第２主面及び前記コレクタ層の前記除去領域側の面に接して連続して形成された電極層をさらに備えた、請求項１又は２に記載の炭化珪素半導体装置。
前記ビアホールは、前記ドリフト領域の基底面転位が存在しない領域に対応して選択的に形成される、請求項１〜３のいずれかに記載の炭化珪素半導体装置。
前記ドリフト層において、不純物ドーピングにより形成されて前記ＩＧＢＴ領域と前記ＭＯＳＦＥＴ領域を絶縁する分離領域をさらに備えた、請求項１〜４のいずれかに記載の炭化珪素半導体装置。
（ａ）炭化珪素で構成され、互いに対向する第１、第２主面を有し、結晶欠陥と残留不純物を有する第１導電型の基板の前記第１主面上に、炭化珪素で構成された第１導電型のドリフト層を形成する工程と、
（ｂ）前記基板に、前記第２の主面から前記ドリフト層に達する除去領域を形成する工程と、
（ｃ）前記除去領域の前記第１主面側の領域をＩＧＢＴとして動作するＩＧＢＴ領域、それ以外の領域をＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域とし、前記ＭＯＳＦＥＴ領域に前記ＩＧＢＴ領域が電気的に並列接続された構造を形成する工程と、
を備え、
前記工程（ｃ）は、前記ＩＧＢＴ領域において前記ドリフト層の前記除去領域側の面内に第２導電型のコレクタ層を形成する工程である、
炭化珪素半導体装置の製造方法。
前記工程（ｂ）は、前記除去領域として前記基板中に点在するビアホールを形成する工程である、請求項６に記載の炭化珪素半導体装置の製造方法。
（ｄ）前記工程（ｃ）の後に、前記基板の前記第２主面側及び前記コレクタ層の前記除去領域側の面に接して連続して電極層を形成する工程をさらに備えた、請求項６又は７に記載の炭化珪素半導体装置の製造方法。
前記工程（ｂ）は、前記ドリフト層の基底面転位が存在しない領域に対応して選択的に前記ビアホールを形成する工程である、請求項７に記載の炭化珪素半導体装置の製造方法。
前記工程（ｃ）は、前記ドリフト層において、不純物ドーピングにより前記ＩＧＢＴ領域と前記ＭＯＳＦＥＴ領域を絶縁する分離領域を形成する工程を含む、請求項６〜９のいずれかに記載の炭化珪素半導体装置の製造方法。
炭化珪素で構成された第１導電型の基体部を備え、
前記基体部は、平面視において区分される、ＩＧＢＴとして動作するＩＧＢＴ領域とＭＯＳＦＥＴとして動作するＭＯＳＦＥＴ領域を備え、前記ＭＯＳＦＥＴ領域に前記ＩＧＢＴ領域が電気的に接続された構造を有し、
前記ＩＧＢＴ領域は、前記基体部に存在する基底面転位を避けて点在する、炭化珪素半導体装置。
不純物ドーピングにより前記基体部に形成された、前記ＩＧＢＴ領域と前記ＭＯＳＦＥＴ領域とを絶縁する分離領域をさらに備えた、請求項１１に記載の炭化珪素半導体装置。