[go: up one dir, main page]

JP5352131B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5352131B2
JP5352131B2 JP2008149682A JP2008149682A JP5352131B2 JP 5352131 B2 JP5352131 B2 JP 5352131B2 JP 2008149682 A JP2008149682 A JP 2008149682A JP 2008149682 A JP2008149682 A JP 2008149682A JP 5352131 B2 JP5352131 B2 JP 5352131B2
Authority
JP
Japan
Prior art keywords
light receiving
receiving portion
region
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008149682A
Other languages
English (en)
Other versions
JP2009295880A (ja
Inventor
誠 照井
茂 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2008149682A priority Critical patent/JP5352131B2/ja
Publication of JP2009295880A publication Critical patent/JP2009295880A/ja
Application granted granted Critical
Publication of JP5352131B2 publication Critical patent/JP5352131B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W72/012

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体装置の製造方法に関するものであり、特に、半導体基板の受光部形成面に保護部材を有する半導体装置の製造方法に関する。
CCDセンサ等の固体撮像素子(半導体装置)は、ウエハレベルチップサイズパッケージ(WCSP)を用いている。この固体撮像素子は、受光部が設けられたイメージセンサチップと、受光部を覆って保護するカバーガラスと、イメージセンサチップとカバーガラスとの間に配置されるスペーサーとから構成されている(例えば、特許文献1参照)。
また、このような固体撮像素子の一般的な製造工程は、ウエハ上のイメージセンサチップにカバーガラスを貼り合わせた後、基板に貫通配線を設け、裏面配線を介して外部端子を形成するものである(例えば、特許文献1参照)。
特開2007−184680公報
しかしながら、このような構成の半導体装置では、カバーガラスをイメージセンサチップに貼り合わせた後に貫通配線を形成しているため、最終製品での貫通配線部の電気的な導通チェックが難しいという問題があった。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、保護部材を形成した後でも半導体基板に形成された貫通配線の導通を確認することができる半導体装置の製造方法を提供することにある。
本発明者は鋭意検討した結果、下記の半導体装置の製造方法を用いることにより、上記問題を解決できることを見出し、上記目的を達成するに至った。
即ち、本発明の半導体装置の製造方法は、受光部が形成された複数の受光部形成領域と、該受光部形成領域を区画する格子状の区画領域と、を有する半導体ウエハの該受光部形成領域に、該受光部と電気的に接続された受光部接続電極、及び該受光部と電気的に接続されてなく、少なくとも2つが互いに電気的に接続されたテスト用電極を同時に形成する第1工程と、光透過性の保護部材を、前記受光部が封止されるように接続部を介して設ける第2工程と、前記受光部接続電極及び前記テスト用電極が露出するように、前記半導体ウエハに前記受光部形成領域を有する面と前記受光部形成領域とは反対側の面を貫通する貫通孔を設け、該貫通孔に前記受光部接続電極と電気的に接続する受光部接続貫通配線及び前記テスト用電極と電気的に接続するテスト用貫通配線を同時に形成する第3工程と、前記区画領域に沿うように、前記半導体ウエハ及び前記光透過性の保護部材を裁断する第4工程と、をこの順に有することを特徴とする。
また、本発明の半導体装置の製造方法は、受光部が形成された複数の受光部形成領域と、該受光部形成領域を区画する格子状の区画領域と、を有する半導体ウエハの該受光部形成領域に、該受光部と電気的に接続された受光部接続電極を形成すると同時に、前記区画領域に、前記受光部と電気的に接続されてなく、少なくとも2つが互いに電気的に接続されたテスト用電極を形成する第1工程と、前記受光部が封止されるように、接続部を介して光透過性の保護部材設ける第2工程と、前記受光部接続電極及び前記テスト用電極が露出するように、前記半導体ウエハに前記区画領域を有する面と前記区画領域の反対側の面とを貫通する貫通孔を設け、該貫通孔に前記受光部接続電極と電気的に接続する受光部接続貫通配線及び前記テスト用電極と電気的に接続されたテスト用貫通配線を同時に形成する第3工程と、前記テスト用貫通配線電気的導通しているか否かを検査する検査工程と、前記区画領域に沿うように、前記半導体ウエハ及び前記光透過性の保護部材を裁断する第4工程と、をこの順に有することを特徴とする。
本発明によれば、保護部材を形成した後でも半導体基板に形成された貫通配線の導通を検査することができる半導体装置の製造方法を提供することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成部位の形状、大きさ及び配置関係が概略的に示されているにすぎず、これによりこの発明が特に限定されるものではない。
<半導体装置>
〔第1の実施形態〕
図1(A)は本発明の第1の実施形態における半導体装置100の上面透視図であり、図1(B)は図1(A)中のX−X’断面図であり、図1(C)は、図1(A)中のY−Y’断面図である。
本発明の半導体装置100は、図1(B)のように、半導体基板120の受光部105が形成されている受光部形成面に、受光部105と電気的に接続されている電極106を有する。
また、前記受光部形成面には、図1(C)のように、受光部105とは電気的に接続されていない電極108が形成されており、この電極108はアルミニウム等からなる配線130にて少なくとも2つが電気的に接続されている。
このように、半導体基板120には、図1(A)のように、前記受光部形成面に電極106、108が形成されており、受光部(図1では不図示)の外周縁部近傍に位置している。
外部端子104は、図1(B)のように、電極106、及び貫通配線111を介して受光部105と電気的に接続されている。すなわち、受光部105で検出された入射光は電気信号に変換され、電極106、貫通配線111を介して外部端子104から外部に送信されることになる。この貫通配線111は、半導体基板120の受光部形成面(以下、適宜、「表面」と称する)と、当該受光部形成面とは反対側の面(以下、適宜、「裏面」と称する)と、を貫通している。
この貫通配線111には、裏面側で外部端子104と接続するために配線が引き出されており、保護膜112で被覆されている。また、保護膜112は、外部端子104の表面を露出するように形成されている。
他方、貫通配線113は、貫通配線111と同様に、半導体基板120の表面と裏面とを貫通している配線であり、半導体基板120の裏面に位置する外部端子(不図示)と接続されている。
また、前述の電極106、108は、図1(B)、及び図1(C)のようにエポキシ樹脂等からなる接着剤で覆われており、接続部102を構成している。
この接続部102には、半導体基板120の受光部形成面側から見たときに、半導体基板120の外周縁部に位置する。すなわち、接続部102は受光部105を囲うように形成されていることになる。そして、本発明の半導体装置100は、半導体基板120上に接続部102を介して光透過性の保護部材101が設けられている。なお、センサの種類(例えばUVセンサなど)によっては、受光部全面に形成したままでも良い。
この保護部材101は、受光部形成領域を外部から保護するという機能を有するが、これに加え、外部から受ける光を受光部に伝える機能をも必要とする。例えば、受光部に要求される光が可視光である場合には、保護部材101は、可視光を透過させる機能を有することが必要である。保護部材101には、可視光のみを選択的に透過させるために、その表面に紫外光や赤外光をカットするコーティングが施されていてもよい。すなわち、保護部材101は、受光部が要求する特定の波長の光を透過させるフィルター機能を有していてもよい。以上のように、保護部材101の材料は、ガラスに限定されるものではなく、上述の機能を備えていれば、例えばプラスティック等の材料でもよい。
このように、本発明の半導体装置100は、図1(A)、及び図1(C)のように、受光部(図1(A)、図1(C)では不図示)と電気的に接続されていなく、尚且つ少なくとも2つが配線130を介して互いに電気的に接続された電極(以下、適宜、「テスト用電極」と称する)108を備えることが特徴である。
このテスト用電極108は、図1(C)のように、半導体基板120の受光部形成面から受光部形成面とは反対側の面を貫通する貫通配線113を介して、外部端子(図1(C)では不図示)を電気的に接続するものである。この貫通配線113は、図1(B)に示す受光部105に接続された電極106と外部端子104とを電気的に接続する貫通配線111と同時に形成されるものである。従って、図1(C)に示す貫通配線113の導通を検査することにより、図1(B)に示す貫通配線111の導通を検査したものとみなすことができる。
これらの貫通配線111、113は、半導体基板120の裏面に設けられている外部端子(不図示)と接続されており、保護部材101を設けた後であっても半導体基板120の裏面に露出している。すなわち、半導体ウエハから個片化した後の最終製品の状態で、貫通配線の導通を検査することができる。
テスト用電極108の数は、1つの半導体装置に少なくとも2つを備えていればよく、図1(A)のように、2つの角部に合計で4つ形成されていてもよい。
〔第2の実施形態〕
本発明の第2の実施形態における半導体装置200は、図2のように、配線230、及び電極208が、電極208側から見たときに、4つの角部近傍領域250に位置する構造を有していることが好ましい。すなわち、テスト用電極208を8つ備える構造となる。
このように、配線230や配線208が4つの角部近傍領域250に位置すると、仮に貫通配線(不図示)の導通不良が発生していたとしても、半導体装置250の導通不良が発生している位置を容易に見極めることができる。
なお、本発明の半導体装置は、カメラモジュール、指紋センサ、照度センサ、紫外線センサに用いることができるが、特にカメラモジュールとして用いることが有用である。
<半導体装置の製造方法>
本発明の第1の実施形態における半導体装置の製造方法は、保護部材を設けた後においても貫通配線の導通を検査することが可能な半導体装置を、従来と同様の工程数にて製造することが可能である点が特徴である。
テスト用電極は、受光部と電気的に接続されていないが、受光部と電気的に接続している電極と同じ方法で同時に形成することができる。また、テスト用電極と電気的に接続されている貫通配線も、受光部と電気的に接続されている電極に接続されている貫通配線を形成する工程にて同時に形成することができる。すなわち、貫通配線の導通を検査するための機能を、受光部に接続されている電極、及び貫通配線のそれぞれを形成する工程にて同時に形成することができる。従って、工程数が増加することなく、保護部材を形成した後においても貫通配線の導通検査を行うことが可能な半導体装置を製造することができる。
以下に、図1に示す半導体装置100の製造方法を、図3〜図5の工程断面図及び上面概略図に沿って説明する。なお、図3、4の工程断面図は、図1のX−X’の断面における工程断面図を表す。
〔第1の実施形態〕
[第1工程]
まず、図3(A)のように、半導体ウエハ120を準備する。この半導体ウエハ120は、センサ素子等からなる受光部105及び受光部105を制御し受光部105から出力される電気信号を処理する回路素子(不図示)が形成された受光部形成領域(以下、適宜、「表面」と称する)と、この表面の反対側の面(以下、適宜、「裏面」と称する)とを有する。また、図5のように、半導体ウエハ120の表面には、受光部形成領域140と、受光部形成領域140とを区画する格子状の区画領域150と、を有する。図3(A)に示すように、受光部形成領域140は、センサ素子(例えばイメージセンサ素子)からなる受光部105と、電極106が形成された領域である。また、受光部形成領域140には、受光部105と電気的に接続されている電極106の他に、受光部105と電気的に接続されていないテスト用電極(不図示)も電極105と同様に形成されている。このテスト用電極は、少なくとも2つが配線により電気的に接続されている必要があるため、それぞれの電極を配線により接続する。この配線を形成するには、スパッタおよびホトリソグラフィ技術により、容易に形成することができる。このように配線を形成したテスト用電極は、図1(C)のような断面構造を有することになる。
[第2工程]
次に、図3(B)のように、受光部105の位置する領域を避けて接続部102を形成する。そして、半導体ウエハ102上に接続部102を介して、保護部材101を接着する。接続部102はエポキシ樹脂等の接着樹脂からなり、半導体ウエハ120の全面に形成した後、フォトリソ等によりパターニングして受光部形成領域140を形成してもよく、印刷等によりパターニングしてもよい。なお、センサの種類(例えばUVセンサなど)によっては、受光部全面に形成したままでも良い。
また、接続部102は前記接着樹脂以外にも、接着フィルムにて形成してもよい。
一方、半導体ウエハ120に接着樹脂又はフィルムを形成する方法の他に、保護部材101の半導体ウエハ120と対向する面に、前述と同様にして樹脂や接着フィルムからなる接続部102を形成した後に、半導体ウエハ120に接着する方法も挙げられる。
これらの保護部材形成方法の中で、保護部材を貼り合わせる際の位置合わせ精度等の観点から、半導体ウエハ120に樹脂やフィルムを形成した後に、保護部材101を載置、接着する方法が好ましい。
このようにして保護部材101を形成することにより、受光部105、及び電極106は封止されることになる。
[第3工程]
そして、図3(C)のように、半導体ウエハ120の裏面を所定の厚さに削り、半導体ウエハ120を薄型化する。その後、図3(D)のように、半導体ウエハ120の表面側に形成された電極106の、半導体ウエハ120側の面が露出するように、ドライエッチング、ウエットエッチング、又はレーザーなどの加工方法により半導体ウエハ120を加工し、貫通孔160を形成する。その後、貫通孔160の側壁及び半導体ウエハ120の裏面上に図示しない保護膜を形成する。続いて、図3(E)のように、電極106の裏面から貫通孔160の側壁及び半導体ウエハ120の裏面上に延在する貫通配線111をスパッタ、又はメッキなどで形成する。電極106は、半導体ウエハ120の表面側に形成された図示しない配線によって、回路素子(不図示)もしくは受光部105に電気的に接続されているので、この時点で、貫通配線111は、回路素子(不図示)もしくは受光部105に電気的に接続される。
そして、図4(F)のように、半導体ウエハ120の貫通配線111形成面側にソルダーレジスト等の保護膜112を形成する。その後、貫通配線111の所定領域上に位置する保護膜112に図示しない開口部を形成する。次に、図4(G)のように、保護膜112に形成された図示しない開口部に配線111と電気的に接続するように外部端子104を設ける。
[第4工程]
最後に、図4(H)のように、図3(A)で示した区画領域150に沿うように、保護部材101、接続部102、及び半導体ウエハ120を裁断して、半導体装置100を製造することができる。
〔第2の実施形態〕
第2の実施形態における半導体装置の製造方法は、図2のように、第1工程において、テスト用電極208を4つの角部近傍領域に設けること以外は、第1の実施形態における半導体装置の製造方法と同様にして製造することができる。
本発明では、テスト用電極208の数が倍になったとしても、テスト用電極208を受光部に接続されている電極206と同時に形成することができるため、工程数が増加せずにテスト用電極を多数形成することが可能となる。
<半導体装置の検査方法>
〔第1の実施形態〕
本発明の第1の実施形態における半導体装置の検査方法は、前述の第1、及び第2の実施形態における半導体装置を検査する方法に関するものである。すなわち、半導体ウエハを裁断して得られた、保護部材が形成された後の最終製品としての半導体装置において、当該半導体装置が有する貫通配線の導通を検査することができる。
具体的には、半導体基板の受光部が形成されている面に、受光部と電気的に接続されていないテスト用電極を少なくとも2つ設け、それらを互いに電気的に接続させる。そして、これらのテスト用電極と電気的に接続した、前記半導体基板の受光部が形成された面と、それとは反対側の面と、を貫通する貫通配線を設ける。この貫通配線は、受光部形成面とは反対側の面に位置する外部電極と接続されているため、保護部材が形成された後であっても、例えばテスター等で導通の良否を検査することができる。
また、前述の第2の実施形態における半導体装置を用いて貫通配線の導通を検査すると、仮に貫通配線に導通不良が発生した場合、個々の半導体装置のどの方向の貫通配線に不良が発生しているか否かを検査することができる。このとき、個片化前の半導体ウエハにおいて、不良が発生した半導体装置の周辺に位置していた半導体装置にも同様の不良が発生しているものと推測することができるため、検査の迅速化を図ることもできる。
〔第2の実施形態〕
本発明の第2の実施形態における半導体装置の検査方法は、保護部材を形成した後、裁断前の半導体ウエハの状態にて貫通配線の導通を検査することができる検査方法である。
具体的には、図6(A)のように、受光部(不図示)が形成された複数の受光部形成領域340と、受光部形成領域340を区画する格子状の区画領域350を備えた半導体装置を準備する。そして、区画領域350のいずれかの箇所に、受光部(不図示)とは電気的に接続されていない少なくとも2つのテスト用電極308を形成し、それらを配線330にて接続する。これらのテスト用電極308は、受光部(不図示)と電気的に接続されている電極(不図示)の形成と同時に形成することができる。そして、半導体ウエハ320に、区画領域350に位置する接続部302を介して、半導体ウエハ320の全面を覆うように、光透過性の保護部材301を設ける。
その後、電極308と電気的に接続された貫通配線313を、電極308が形成された面とそれとは反対側の面とを貫通するように形成する。そして、電極308が形成された面とは反対側の面における貫通配線313の端部が露出するように保護膜312を形成する。
このようにして形成された貫通配線313の露出した前記端部は、外部端子304として機能させることにより、テスター等により貫通配線313の導通を検査することができる。すなわち、保護部材301を設けた後における半導体ウエハの状態にて貫通配線の導通を検査することができる。
貫通配線313は、受光部(不図示)に接続された貫通配線(不図示)と同時に形成するため、貫通配線313の導通を検査することにより、前記受光部(不図示)に接続された貫通配線の導通を検査したものとみなすことができる。また、後述するように、導通検査を終了した後に半導体ウエハ320を裁断するため、導通検査で不良が発生した半導体装置については、瞬時に選別、廃棄することもできる。
そして、検査終了後、区画領域340に沿うようにダイシングソーにて裁断する。このようにして得られた半導体装置は、テスト用電極308、及び配線330が受光部形成領域340に存在しない、従来と同様の構成である。すなわち、半導体ウエハを裁断する工程で、テスト用電極308、及び配線330はともにダイシングと同時に除去されるため、最終製品中にこれらが残存することはない。
第2の実施形態における好ましい態様は、図6(B)のように、受光部形成領域340を区画する区画領域350が交差する交差点近傍領域に、テスト用電極308、及びテスト用電極308と接続する配線330を設けることが特徴である。
この領域は、4つの受光部形成領域340に囲まれているため、このテスト用電極と接続されている貫通配線の導通検査を行うことにより、4つの受光部形成領域340に形成された貫通配線を同時に検査したものとすることができる点で好ましい。
第2の実施形態におけるより好ましい態様は、図6(A)のように、半導体ウエハ320の中心を通過する2つの直行する線360、370と、半導体ウエハ320の外周縁部との接点近傍領域380、及び半導体ウエハの中心近傍領域390に少なくとも2つのテスト用電極308を設けることが特徴である。
図6(A)では、テスト用電極308の形成位置である接点近傍領域380、及び中心近傍領域390が、図6(B)のように、4つの受光部形成領域380に囲まれた、区画領域350の交差点近傍領域であることを示している。このような位置にあると、5箇所の前記交差点近傍領域を構成する20箇所の受光部形成領域340における貫通配線313を検査したものとみなすことができる。更には、半導体ウエハ320のどの位置に貫通配線の導通不良が発生しているかを認識することができるため、半導体ウエハ320の不良が発生する傾向を見極めることができる。
また、特に好ましい態様としては、区画領域350のすべての交差点近傍領域にテスト用電極308を形成することが挙げられる。
この態様では、貫通配線の不良が発生した場合に、半導体ウエハ320中の不良が発生する傾向を精度よく見極めることができるため、その後に製造する半導体ウエハの不良を即時に解消することができる。すなわち、半導体装置の歩留まりを向上させることができる。
なお、この態様では、テスト用電極308を区画領域350の前記交差点近傍領域の数の2倍形成する必要があるため、製造時間の増加が懸念される。しかしながら、前述のように、テスト用電極308は、受光部に接続されている電極と同時に形成するため、電極308を接続する配線330を設けること以外、従来と同じ工程数にて製造することができるため、製造時間が大幅に増加することはない。
(A)は、本発明における半導体装置の上面透視図であり、(B)は(A)中のX−X’断面図であり、(C)は(A)中のY−Y’断面図であり。 本発明の第2の実施形態における半導体装置の上面透視図である。 本発明の第1の実施形態における半導体装置の、(A)受光部及び電極を形成する工程から、(E)貫通配線を形成する工程までの工程断面図である。 本発明の第1の実施形態における半導体装置の、(F)保護膜を形成する工程から、(H)半導体ウエハを裁断する工程までの工程断面図である。 本発明の第1の実施形態における半導体装置の、図3(A)の上面概略図である。 (A)は、本発明の第2の実施形態における半導体装置の検査方法における、半導体ウエハの上面透視図であり、(B)は、区画領域の交差点近傍領域の部分拡大透視図であり、(C)は(B)中のX−X’断面図である。
符号の説明
100、200 半導体装置
101、301 保護部材
102、302 接続部
104、304 外部端子
106、206 電極
108、208、308 電極(テスト用電極)
112、312 保護膜
111、113、313 貫通配線
120、320 半導体基板(半導体ウエハ)
130、230、330 配線
140、340 受光部形成領域(表面)
150、350 区画領域
160 貫通孔
250 角部近傍領域
360、370 半導体ウエハの中心を通過する2つの直行する線
380 半導体ウエハの中心を通過する2つの直行する線と半導体ウエハの外周縁部との接点近傍領域
390 半導体ウエハの中心近傍領域

Claims (7)

  1. 受光部が形成された複数の受光部形成領域と、該受光部形成領域を区画する格子状の区画領域と、を有する半導体ウエハの該受光部形成領域に、該受光部と電気的に接続された受光部接続電極、及び該受光部と電気的に接続されてなく、少なくとも2つが互いに電気的に接続されたテスト用電極を同時に形成する第1工程と、
    光透過性の保護部材を、前記受光部が封止されるように接続部を介して設ける第2工程と、
    前記受光部接続電極及び前記テスト用電極が露出するように、前記半導体ウエハに前記受光部形成領域を有する面と前記受光部形成領域とは反対側の面を貫通する貫通孔を設け、該貫通孔に前記受光部接続電極と電気的に接続する受光部接続貫通配線及び前記テスト用電極と電気的に接続するテスト用貫通配線を同時に形成する第3工程と、
    前記区画領域に沿うように、前記半導体ウエハ及び前記光透過性の保護部材を裁断する第4工程と、
    この順に有することを特徴とする半導体装置の製造方法。
  2. 前記第1工程は、前記テスト用電極を、前記受光部接続電極よりも前記受光部形成領域の角部領域に形成することを特徴とする請求項に記載の半導体装置の製造方法。
  3. 前記第3工程の後であって且つ前記第4工程の前、又は前記第4工程の後に、前記テスト用貫通配線が電気的に導通しているか否かを検査する検査工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 受光部が形成された複数の受光部形成領域と、該受光部形成領域を区画する格子状の区画領域と、を有する半導体ウエハの該受光部形成領域に、該受光部と電気的に接続された受光部接続電極を形成すると同時に、前記区画領域に、前記受光部と電気的に接続されてなく、少なくとも2つが互いに電気的に接続されたテスト用電極を形成する第1工程と、
    前記受光部が封止されるように、接続部を介して光透過性の保護部材設ける第2工程と、
    前記受光部接続電極及び前記テスト用電極が露出するように、前記半導体ウエハに前記区画領域を有する面と前記区画領域の反対側の面とを貫通する貫通孔を設け、該貫通孔に前記受光部接続電極と電気的に接続する受光部接続貫通配線及び前記テスト用電極と電気的に接続されたテスト用貫通配線を同時に形成する第3工程と、
    前記テスト用貫通配線電気的導通しているか否かを検査する検査工程と、
    前記区画領域に沿うように、前記半導体ウエハ及び前記光透過性の保護部材を裁断する第4工程と、
    をこの順に有することを特徴とする半導体装置の製造方法。
  5. 前記第1工程は、前記テスト用電極を、前記区画領域であって且つ4つの受光部形成領域に囲まれた領域に設けることを特徴とする請求項に記載の半導体装置の製造方法。
  6. 前記第1工程は、前記テスト用電極を、前記半導体ウエハの中心を通過する2の直行する区画領域であって且つ4つの受光部形成領域に囲まれた領域のうち、前記半導体ウエハの外周縁部に最も近い領域、及び半導体ウエハの中心領域に設けることを特徴とする請求項に記載の半導体装置の製造方法。
  7. 前記第1工程は、前記テスト用電極を、前記区画領域であって且つ4つの受光部形成領域に囲まれたすべての領域に設けることを特徴とする請求項に記載の半導体装置の製造方法。
JP2008149682A 2008-06-06 2008-06-06 半導体装置の製造方法 Expired - Fee Related JP5352131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149682A JP5352131B2 (ja) 2008-06-06 2008-06-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008149682A JP5352131B2 (ja) 2008-06-06 2008-06-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009295880A JP2009295880A (ja) 2009-12-17
JP5352131B2 true JP5352131B2 (ja) 2013-11-27

Family

ID=41543783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149682A Expired - Fee Related JP5352131B2 (ja) 2008-06-06 2008-06-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5352131B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055160A (ja) * 2011-09-01 2013-03-21 Canon Inc 光透過性部材、光学装置およびそれらの製造方法
WO2019075713A1 (zh) * 2017-10-20 2019-04-25 华为技术有限公司 指纹封装芯片及封装方法、指纹模组及移动终端

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026100A (ja) * 2000-07-04 2002-01-25 Hitachi Ltd 半導体基板および電気回路製造プロセスの検査方法並びに電気回路装置の製造方法
JP2007184680A (ja) * 2006-01-04 2007-07-19 Fujifilm Corp 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
JP2009295880A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
US8759930B2 (en) Low profile image sensor package
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
TWI549247B (zh) 晶片封裝體
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US20110147782A1 (en) Optical device and method of manufacturing the same
US9611143B2 (en) Method for forming chip package
JP4324081B2 (ja) 光学デバイス
TW201322435A (zh) 用於cmos影像感測器之插入件封裝體及製造其之方法
CN108807446B (zh) 一种光学指纹芯片的封装结构以及封装方法
CN102903726B (zh) 图像传感器的晶圆级封装方法
WO2009130839A1 (ja) 光学デバイスとこれを備えた電子機器
JP5010244B2 (ja) 半導体装置
US8659019B2 (en) Semiconductor device
CN103296043B (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
JP4450168B2 (ja) 半導体装置の製造方法および半導体装置用カバー
JP5352131B2 (ja) 半導体装置の製造方法
TWI520322B (zh) 低輪廓感測器模組及其製造方法
US10381399B2 (en) Semiconductor device
US10490583B2 (en) Packaging structure and packaging method
US11063159B2 (en) Methods for routing electrical interconnections and resultant structures
JP6620176B2 (ja) 半導体装置
JP2015126187A (ja) 半導体パッケージ
HK1196181B (en) Low profile image sensor package and method
HK1196181A (en) Low profile image sensor package and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5352131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees