[go: up one dir, main page]

JP5350655B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5350655B2
JP5350655B2 JP2008073142A JP2008073142A JP5350655B2 JP 5350655 B2 JP5350655 B2 JP 5350655B2 JP 2008073142 A JP2008073142 A JP 2008073142A JP 2008073142 A JP2008073142 A JP 2008073142A JP 5350655 B2 JP5350655 B2 JP 5350655B2
Authority
JP
Japan
Prior art keywords
semiconductor film
transistor
insulating film
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008073142A
Other languages
English (en)
Other versions
JP2008294408A5 (ja
JP2008294408A (ja
Inventor
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008073142A priority Critical patent/JP5350655B2/ja
Publication of JP2008294408A publication Critical patent/JP2008294408A/ja
Publication of JP2008294408A5 publication Critical patent/JP2008294408A5/ja
Application granted granted Critical
Publication of JP5350655B2 publication Critical patent/JP5350655B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P90/1914—
    • H10W10/021—
    • H10W10/20—

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた半導体装置及びその作製方法に関する。特に貼り合わせＳＯＩ技術に関するものであって、絶縁膜を間に挟んで単結晶若しくは多結晶の半導体膜を基板に貼り合わせることで得られるＳＯＩ基板を用いた、半導体装置及びその作製方法に関する。
半導体集積回路に対する高集積化、高速化、高機能化、低消費電力化への要求が厳しさを増しており、その実現に向け、バルクのトランジスタに替わる有力な手段としてＳＯＩ基板を用いたトランジスタが注目されている。ＳＯＩ基板を用いたトランジスタはバルクのトランジスタと比較すると、半導体膜が絶縁膜上に形成されているので、寄生容量を低減し、基板に流れる漏れ電流の発生を抑えることができ、高速化、低消費電力化がより期待できる。そして活性層として用いる半導体膜を薄くできるので、短チャネル効果を抑制し、よって素子の微細化、延いては半導体集積回路の高集積化を実現することができる。またＳＯＩ基板を用いたトランジスタは完全にラッチアップフリーであるため、ラッチアップによる発熱で素子が破壊される恐れがない。さらにバルクのトランジスタのようにウェルによる素子分離を行う必要がないため、素子間の距離を短くすることができ、高集積化を実現できるといったメリットをも有している。
ＳＯＩ基板の作製方法の一つに、スマートカットに代表されるＵＮＩＢＯＮＤ、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法などの、絶縁膜を介して半導体膜を基板に貼り合わせる貼り合わせ法がある。上記貼り合わせ法を用いることで、単結晶の半導体膜を用いた高機能な集積回路をあらゆる基板上に形成することができる。
ところで、ＳＯＩ基板を用いたトランジスタは、半導体膜の不純物領域と基板との間に接合容量が形成される。半導体集積回路のさらなる低消費電力化を実現するにあたり、この接合容量の低減は非常に重要な課題である。接合容量を低減し、なおかつ集積回路の安定した動作を確保するためには、不純物領域と基板の間に存在する絶縁膜に、絶縁性を維持しつつ誘電率の低い材料を用いることが望まれる。
下記の特許文献１には、半導体膜と基板との間に中空のスペースが設けられた、ＳＯＮ（Ｓｉｌｉｃｏｎ ｏｎ Ｎｏｔｈｉｎｇ）構造のトランジスタについて記載されている。また特許文献２には、半導体膜と基板との間に空洞を有するＳＯＩ基板の構成について記載されている。比誘電率が１である空気を用いて基板と半導体膜との間を絶縁することで、接合容量を低減することができる。
特開２００１−１４４２７６号公報 特開２００４−１４６４６１号公報
しかし特許文献１に記載されているＳＯＮ構造のトランジスタは、作製工程において取り扱いに注意を要する水素ガスを多用する上に、半導体膜の膜厚や空洞の位置の制御が難しく、複雑なプロセスで形成しなくてはならない。そして半導体膜中において、結晶成長が進んでぶつかるところの結晶性が他と比べて劣ってしまうため、素子の特性がばらつき、高い歩留まりを得るのが難しいという問題がある。一方、特許文献２に記載されているＳＯＩ基板では、形成されるＳＯＮ構造のトランジスタに接合容量を低減させる余地がさらに残されている。
本発明は上述した問題に鑑み、より単純なプロセスで、従来よりも接合容量を低減し、低消費電力化を実現することが出来る半導体装置及びその作製方法の提案を課題とする。
本発明では、ベース基板（支持基板）に開口部を有する絶縁膜を形成し、該絶縁膜を間に挟んでボンド基板（半導体基板）の一部をベース基板に転置することで、ベース基板との間において空洞を有する半導体膜をベース基板上に形成する。そして該半導体膜を用い、トランジスタなどの半導体素子を有する半導体装置を形成する。具体的に、本発明の半導体装置が有するトランジスタは、活性層として用いる半導体膜とベース基板との間に、絶縁膜の開口部によって形成される空洞を有する。上記空洞は単数であっても良いし、複数であっても良い。また上記空洞は、半導体膜のチャネル形成領域と重なるように形成されていても良いし、ソースまたはドレインのいずれか一方と重なるように形成されていても良いし、或いは、ソース、ドレイン及びチャネル形成領域と重なるように形成されていても良い。
また本発明の半導体装置の作製方法は、後に空洞として用いられる開口部を有する絶縁膜を、ベース基板上に形成する。次に、該開口部がボンド基板側に向くようにボンド基板とベース基板を貼り合わせることで、ボンド基板とベース基板の間に空洞を形成する。そして、その一部がベース基板に残存するようにボンド基板を劈開し、該空洞をベース基板との間に有するように、半導体膜をベース基板上に形成する。次に、該空洞をベース基板との間に維持したまま該半導体膜を所望の形状に加工し、トランジスタなどの半導体素子を形成する。
本発明の半導体装置が有するトランジスタは、半導体膜と空洞が接している。よって、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどの材料で空洞を満たしておくことで、トランジスタの寄生容量または接合容量を低減することが出来る。よって、半導体装置の低消費電力化を実現することが出来る。
本発明の作製方法では、エッチングなどの既に確立された手法を用いて開口部を形成することが出来るので、所望の深さ及び形状を有する空洞を、より安全かつ簡単な作製方法で制御良く形成することが出来るので、半導体装置の作製にかかるコストを抑えることができ、歩留まりも高くすることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明の半導体装置において、半導体素子が有する半導体膜の構成について、図１（Ａ）を用いて説明する。
図１（Ａ）に示す半導体膜１００は、絶縁膜１０１を間に挟むようにベース基板１０２上に形成されている。絶縁膜１０１と半導体膜１００とが接合することで、半導体膜１００をベース基板１０２に貼り合わせることが出来る。また絶縁膜１０１は開口部を少なくとも１つ有しており、該開口部によって、半導体膜１００とベース基板１０２の間に空洞１０３が形成されている。空洞１０３の一部または全ては半導体膜１００の一部と重なっており、よって、絶縁膜１０１は開口部以外の領域において、少なくともその一部が半導体膜１００と接している。空洞１０３の数は、図１（Ａ）に示す構成に限定されない。半導体膜１００とベース基板１０２の間に空洞１０３が単数設けられていても良いし、複数設けられていても良い。
絶縁膜１０１は単数の絶縁膜で形成されていても良いし、複数の絶縁膜が積層されるように形成されていても良い。
絶縁膜１０１は、開口部を除くベース基板１０２の全面に形成されていても良いし、少なくとも半導体膜１００とその一部が接する程度に、部分的に形成されていても良い。また図１（Ａ）では、絶縁膜１０１が有する開口部においてベース基板１０２が露出しているが、本発明はこの構成に限定されない。絶縁膜１０１が、開口部においてもベース基板１０２上に形成されていても良い。
次に、図１（Ａ）に示す半導体膜１００を用いた半導体素子の一つである、トランジスタの構成について説明する。図１（Ｂ）は、半導体膜１００を用いて形成されたトランジスタの断面図の一例である。図１（Ｂ）に示すトランジスタは、半導体膜１００に、ソースまたはドレインとして機能する一対の不純物領域１０４、１０５と、チャネル形成領域１０６とを有する。そして図１（Ｂ）に示すトランジスタは、ゲート絶縁膜１０７を間に挟んでチャネル形成領域１０６と重なるように、ゲートとして機能する電極１０８を有する。
図１（Ｂ）に示すトランジスタでは、空洞１０３が、チャネル形成領域１０６、電極１０８と重なる位置に設けられている。なお本発明において、空洞の位置は、図１（Ｂ）に示した構成に限定されない。空洞は、一対の不純物領域１０４、１０５のいずれか一方と重なるように形成されていても良いし、一対の不純物領域１０４、１０５及びチャネル形成領域１０６と重なるように形成されていても良い。少なくともチャネル形成領域１０６と重なるように空洞を形成する場合、不純物領域１０４、１０５とのみ重なるように空洞を形成する場合に比べて、よりセルフヒーティングを抑えることが出来る。
次に、２つの空洞と重なるように形成される半導体膜１１０を用いたトランジスタの構成について説明する。図１（Ｃ）は、２つの空洞と重なる半導体膜１１０を用いて形成されたトランジスタの断面図の一例である。図１（Ｃ）に示すトランジスタは、半導体膜１１０に、ソースまたはドレインとして機能する一対の不純物領域１１１、１１２と、チャネル形成領域１１３とを有する。そして図１（Ｃ）に示すトランジスタは、ゲート絶縁膜１１４を間に挟んでチャネル形成領域１１３と重なるように、ゲートとして機能する電極１１５を有する。
図１（Ｃ）に示すトランジスタでは、半導体膜１１０とベース基板１１６との間に、絶縁膜１１７が有する開口部によって形成される空洞１１８、１１９を有する。そして空洞１１８、１１９が、一対の不純物領域１１１、１１２と、それぞれ重なる位置に設けられている。空洞１１８、１１９が少なくとも不純物領域１１１、１１２と重なっている場合、チャネル形成領域１１３とのみ重なっている空洞を形成する場合と比べて、トランジスタの接合容量をより低減させることが出来る。
本発明の半導体装置が有するトランジスタは、半導体膜１００、１１０とベース基板１０２、１１６の間に空洞１０３、１１８、１１９を有しており、さらに半導体膜１００、１１０と空洞１０３、１１８、１１９とがそれぞれ接している。よって、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどで空洞１０３、１１８、１１９を満たしておくことで、トランジスタの寄生容量または接合容量を低減することが出来る。上記気体は、温度変化に伴う体積膨張を抑えるために、水分の含有率を低減させておくのが望ましい。なお、実際のところ半導体膜１００、１１０の、空洞１０３、１１８、１１９とそれぞれ接する部分には、自然酸化膜が形成される場合がある。しかし特許文献２に記載されている絶縁膜は数μｍから数百μｍの膜厚を有していることが前提となっており、自然酸化膜は、上記の絶縁膜に比べてその膜厚は数ｎｍ程度と飛躍的に薄い。よって本発明は、半導体膜１００、１１０の空洞１０３、１１８、１１９に接する部分に上記膜厚を有する絶縁膜を形成した場合に比べて、トランジスタの寄生容量または接合容量を低減することが出来ると言える。
なお本実施の形態では、空洞１０３、１１８、１１９を気体で満たす場合について示したが、本発明はこの構成に限定されない。例えば空洞１０３、１１８、１１９を、酸化珪素などの無機絶縁膜よりも比誘電率の低い材料、例えば内部に多数の気孔を有する多孔質絶縁膜（ポーラス材料）などで満たすようにしても良い。
なお本発明の範疇に含まれる半導体装置には、マイクロプロセッサ、画像処理回路などの集積回路や、半導体表示装置等、ありとあらゆる半導体装置が含まれる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の表示装置がその範疇に含まれる。
（実施の形態２）
本実施の形態では、本発明の半導体装置が有するトランジスタの、より具体的な構成について説明する。
図２に、本発明の半導体装置が有するトランジスタの、断面図及び上面図の一例を示す。図２（Ａ）はトランジスタの上面図であり、図２（Ａ）のＡ−Ａ’における断面図を図２（Ｂ）に、図２（Ａ）のＢ−Ｂ’における断面図を図２（Ｃ）に示す。
図２に示すトランジスタは、活性層として機能する半導体膜１２０と、半導体膜１２０と重なる部分がゲートとして機能する電極１２１と、半導体膜１２０と電極１２１の間に設けられたゲート絶縁膜１２２とを有する。また半導体膜１２０は、ソースまたはドレインとして機能する不純物領域１２３、１２４、チャネル形成領域１２５、不純物領域１２３、１２４とチャネル形成領域１２５の間に設けられたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１２６、１２７を有している。
半導体膜１２０とベース基板１２９の間には、絶縁膜１３１が形成されている。そして、絶縁膜１３１が有する開口部によって、半導体膜１２０とベース基板１２９の間に空洞１３０が１つ形成されている。図２では、空洞１３０が、半導体膜１２０と重なる領域の内部に完全に納まっている。また空洞１３０は、半導体膜１２０のうち、チャネル形成領域１２５と重なっている。少なくともチャネル形成領域１２５と重なるように空洞を形成する場合、不純物領域１２３、１２４とのみ重なるように空洞を形成する場合に比べて、よりセルフヒーティングを抑えることが出来る。
なお図２では、空洞１３０が半導体膜１２０と重なる領域の内部に完全に納まっているが、本発明はこの構成に限定されない。空洞１３０が半導体膜１２０と重なる領域の外部にまで広がっていても良い。この場合、空洞１３０が半導体膜１２０と重なる領域の外部において開口していることになる。空洞１３０が開口していることで、空洞１３０の内部と外部の気圧の差がなくなる。よって、加熱処理における温度変化が急激であっても半導体膜１２０の形状が変化するのを防ぐことが出来る。
なお図２に示すトランジスタは、半導体膜１２０がＬＤＤ領域１２６、１２７を有しているが、本発明はこの構成に限定されない。ＬＤＤ領域１２６、１２７は必ずしも設けなくとも良いし、或いはいずれか一方のみが設けられていても良い。また図２に示すトランジスタは、半導体膜１２０のうち、電極１２１と重なっている領域とは異なる領域にＬＤＤ領域１２６、１２７が設けられているが、本発明はこの構成に限定されない。ＬＤＤ領域１２６、１２７は、電極１２１と重なっている領域に設けられていても良い。或いは、電極１２１と重なっている領域と、それ以外の領域とに跨るように設けられていても良い。
また図２に示すトランジスタは、ＬＤＤ領域１２６、１２７を形成する際にマスクとして用いるサイドウォール１２８が電極１２１の側部に設けられているが、本発明はこの構成に限定されない。
図３に、本発明の半導体装置が有するトランジスタの、断面図及び上面図の一例を示す。図３（Ａ）はトランジスタの上面図であり、図３（Ａ）のＡ−Ａ’における断面図を図３（Ｂ）に、図３（Ａ）のＢ−Ｂ’における断面図を図３（Ｃ）に示す。
図３に示すトランジスタは、活性層として機能する半導体膜１４０と、半導体膜１４０と重なる部分がゲートとして機能する電極１４１と、半導体膜１４０と電極１４１の間に設けられたゲート絶縁膜１４２とを有する。また半導体膜１４０は、ソースまたはドレインとして機能する不純物領域１４３、１４４、チャネル形成領域１４５、不純物領域１４３、１４４とチャネル形成領域１４５の間に設けられたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１４６、１４７を有している。
半導体膜１４０とベース基板１４９の間には、絶縁膜１５２が形成されている。そして、絶縁膜１５２が有する開口部によって、半導体膜１４０とベース基板１４９の間に２つの空洞１５０と空洞１５１が形成されている。空洞１５０は不純物領域１４３と、空洞１５１は不純物領域１４４と重なっている。空洞１５０、１５１が少なくとも不純物領域１４３、１４４と重なっている場合、チャネル形成領域１４５とのみ重なっている空洞を形成する場合と比べて、トランジスタの接合容量をより低減させることが出来る。なお、空洞１５０と空洞１５１は、半導体膜１４０と重なる領域の内部に完全に納まっていても良いし、図３のように、空洞１５０、空洞１５１が半導体膜１４０と重なる領域の外部にまで広がっていても良い。後者の場合、空洞１５０、空洞１５１が半導体膜１４０と重なる領域の外部において開口していることになる。空洞１５０、１５１が開口している場合、空洞１５０、１５１の内部と外部の気圧の差がなくなる。よって、加熱処理における温度変化が急激であっても、半導体膜１４０の形状が変化するのを防ぐことが出来る。
なお図３に示すトランジスタは、半導体膜１４０がＬＤＤ領域１４６、１４７を有しているが、本発明はこの構成に限定されない。ＬＤＤ領域１４６、１４７は必ずしも設けなくとも良いし、或いはいずれか一方のみが設けられていても良い。また図３に示すトランジスタは、半導体膜１４０のうち、電極１４１と重なっている領域とは異なる領域にＬＤＤ領域１４６、１４７が設けられているが、本発明はこの構成に限定されない。ＬＤＤ領域１４６、１４７は、電極１４１と重なっている領域に設けられていても良い。或いは、電極１４１と重なっている領域と、それ以外の領域とに跨るように設けられていても良い。
また図３に示すトランジスタは、ＬＤＤ領域１４６、１４７を形成する際にマスクとして用いるサイドウォール１４８が電極１４１の側部に設けられているが、本発明はこの構成に限定されない。
図４に、本発明の半導体装置が有するトランジスタの、断面図及び上面図の一例を示す。図４（Ａ）はトランジスタの上面図であり、図４（Ａ）のＡ−Ａ’における断面図を図４（Ｂ）に、図４（Ａ）のＢ−Ｂ’における断面図を図４（Ｃ）に示す。
図４に示すトランジスタは、活性層として機能する半導体膜１６０と、半導体膜１６０と重なる部分がゲートとして機能する電極１６１と、半導体膜１６０と電極１６１の間に設けられたゲート絶縁膜１６２とを有する。また半導体膜１６０は、ソースまたはドレインとして機能する不純物領域１６３、１６４、チャネル形成領域１６５、不純物領域１６３、１６４とチャネル形成領域１６５の間に設けられたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１６６、１６７を有している。
半導体膜１６０とベース基板１６９の間には、絶縁膜１７１が形成されている。そして、絶縁膜１７１が有する開口部によって、半導体膜１６０とベース基板１６９の間に１つの空洞１７２が形成されている。そして空洞１７２は不純物領域１６３、１６４及びチャネル形成領域１６５と重なっている。空洞１７２が不純物領域１６３、１６４及びチャネル形成領域１６５と重なっている場合、セルフヒーティングを抑えるのみならず、トランジスタの接合容量をより低減させることが出来る。なお空洞１７２は、図４のように、半導体膜１６０と重なる領域の内部に完全に納まっていても良いし、空洞１７２が半導体膜１６０と重なる領域の外部にまで広がっていても良い。後者の場合、空洞１７２が半導体膜１６０と重なる領域の外部において開口していることになる。空洞１７２が開口している場合、空洞１７２の内部と外部の気圧の差がなくなる。よって、加熱処理における温度変化が急激であっても、半導体膜１６０の形状が変化するのを防ぐことが出来る。
なお図４に示すトランジスタは、半導体膜１６０がＬＤＤ領域１６６、１６７を有しているが、本発明はこの構成に限定されない。ＬＤＤ領域１６６、１６７は必ずしも設けなくとも良いし、或いはいずれか一方のみが設けられていても良い。また図４に示すトランジスタは、半導体膜１６０のうち、電極１６１と重なっている領域とは異なる領域にＬＤＤ領域１６６、１６７が設けられているが、本発明はこの構成に限定されない。ＬＤＤ領域１６６、１６７は、電極１６１と重なっている領域に設けられていても良い。或いは、電極１６１と重なっている領域と、それ以外の領域とに跨るように設けられていても良い。
また図４に示すトランジスタは、ＬＤＤ領域１６６、１６７を形成する際にマスクとして用いるサイドウォール１６８が電極１６１の側部に設けられているが、本発明はこの構成に限定されない。
図５に、本発明の半導体装置が有するトランジスタの、断面図及び上面図の一例を示す。図５（Ａ）はトランジスタの上面図であり、図５（Ａ）のＡ−Ａ’における断面図を図５（Ｂ）に、図５（Ａ）のＢ−Ｂ’における断面図を図５（Ｃ）、図５（Ａ）のＣ−Ｃ’における断面図を図５（Ｄ）に示す。
図５に示すトランジスタは、活性層として機能する半導体膜１８０と、半導体膜１８０と重なる部分がゲートとして機能する電極１８１と、半導体膜１８０と電極１８１の間に設けられたゲート絶縁膜１８２とを有する。また半導体膜１８０は、ソースまたはドレインとして機能する不純物領域１８３、１８４、チャネル形成領域１８５、不純物領域１８３、１８４とチャネル形成領域１８５の間に設けられたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１８６、１８７を有している。
半導体膜１８０とベース基板１８９の間には、絶縁膜１９１が形成されている。そして、絶縁膜１９１が有する開口部によって、半導体膜１８０とベース基板１８９の間に、複数の空洞１９２〜１９５が設けられている。空洞１９２〜１９５は、不純物領域１８３、１８４及びチャネル形成領域１８５と重なっている。空洞１９２〜１９５が不純物領域１８３、１８４及びチャネル形成領域１８５と重なることで、セルフヒーティングを抑えるのみならず、トランジスタの接合容量をより低減させることが出来る。
なお、空洞１９２〜１９５は、半導体膜１８０と重なる領域の内部に完全に納まっていても良いし、図５のように、半導体膜１８０と重なる領域の外部にまで広がっていても良い。後者の場合、空洞１９２〜１９５が半導体膜１８０と重なる領域の外部において開口していることになる。空洞１９２〜１９５が開口している場合、空洞１９２〜１９５の内部と外部の気圧の差がなくなる。よって、加熱処理における温度変化が急激であっても、半導体膜１８０の形状が変化するのを防ぐことが出来る。
なお図５に示すトランジスタは、半導体膜１８０がＬＤＤ領域１８６、１８７を有しているが、本発明はこの構成に限定されない。ＬＤＤ領域１８６、１８７は必ずしも設けなくとも良いし、或いはいずれか一方のみが設けられていても良い。また図５に示すトランジスタは、半導体膜１８０のうち、電極１８１と重なっている領域とは異なる領域にＬＤＤ領域１８６、１８７が設けられているが、本発明はこの構成に限定されない。ＬＤＤ領域１８６、１８７は、電極１８１と重なっている領域に設けられていても良い。或いは、電極１８１と重なっている領域と、それ以外の領域とに跨るように設けられていても良い。
また図５に示すトランジスタは、ＬＤＤ領域１８６、１８７を形成する際にマスクとして用いるサイドウォール１８８が電極１８１の側部に設けられているが、本発明はこの構成に限定されない。
なお、半導体膜の下部に設けられる空洞が図４に示すように単数である場合、半導体膜の下部により広い面積で空洞をレイアウトすることが可能になるので、空洞が複数の場合よりも接合容量及び寄生容量をより低減させることができ、セルフヒーティングもより抑えることができる。また、半導体膜の下部に設けられる空洞が図５に示すように複数である場合、単数の場合よりも物理的強度のより強いトランジスタを形成することが出来る。
また図２に示すトランジスタの場合、チャネル形成領域と重なるように空洞が１つだけ設けられているが、本発明はこの構成に限定されない。チャネル形成領域と重なるように空洞が複数設けられていても良い。空洞が単数である場合、チャネル形成領域の下部により広い面積で空洞をレイアウトすることが可能になるので、空洞が複数の場合よりもセルフヒーティングをより抑えることができる。また、チャネル形成領域の下部に設けられる空洞が複数である場合、単数の場合よりも物理的強度のより強いトランジスタを形成することが出来る。
また図３に示すトランジスタの場合、各不純物領域と重なるような空洞が１つずつ設けられているが、本発明はこの構成に限定されない。一つの不純物領域と重なる空洞が複数設けられていても良い。一つの不純物領域と重なる空洞が単数である場合、不純物領域の下部により広い面積で空洞をレイアウトすることが可能になるので、空洞が複数の場合よりもセルフヒーティングをより抑えることができる。また、１つの不純物領域の下部に設けられる空洞が複数である場合、単数の場合よりも物理的強度のより強いトランジスタを形成することが出来る。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体基板（ボンド基板）から、開口部を有する絶縁膜が形成された支持基板（ベース基板）に半導体膜を転置する、本発明の半導体装置の作製方法について説明する。
まず図６（Ａ）に示すように、ボンド基板２００に、矢印で示すように水素又は希ガス、或いは水素イオン又は希ガスイオンを照射し、ボンド基板２００の表面から一定の深さの領域に、微小ボイドを有する欠陥層２０１を形成する。欠陥層２０１が形成される位置は、上記注入の加速電圧によって決まる。そして欠陥層２０１の位置により、ボンド基板２００からベース基板に転置する半導体膜２０５の厚さが決まるので、注入の加速電圧は半導体膜の厚さを考慮して行う。当該半導体膜２０５の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。例えば水素をボンド基板２００に注入する場合、ドーズ量は１×１０１６乃至１×１０１７／ｃｍ２とするのが望ましい。
次に図６（Ｂ）に示すように、ベース基板２０２上に形成された絶縁膜２０３を所望の形状に加工（パターニング）することで、絶縁膜２０３を部分的に除去して開口部２０４を形成する。ベース基板２０２は開口部２０４において露出していても良いし、開口部２０４において絶縁膜２０３に覆われていても良い。具体的には、レジストで形成されたマスクを用い、絶縁膜２０３をエッチングすることで、パターニングを行うことが出来る。開口部２０４は、後にトランジスタの半導体膜とベース基板２０２の間に形成される空洞に相当する。よって開口部２０４の形成は、トランジスタの半導体膜のレイアウトを考慮して行われる。
絶縁膜２０３は、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。例えば酸化珪素を絶縁膜２０３として用いる場合、絶縁膜２０３はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜２０３の表面を酸素プラズマ処理で緻密化しても良い。
また絶縁膜２０３として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
絶縁膜２０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、ベース基板２０２に近い側から、窒素よりも酸素の含有量が高い窒化酸化珪素、酸素よりも窒素の含有量が高い窒化酸化珪素、有機シランガスを用いて化学気相成長法により作製される酸化珪素の順に積層された絶縁膜２０３を用いる。
また、窒化珪素を絶縁膜２０３として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜２０３として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
なお、ボンド基板２００と、ベース基板２０２とを貼り合わせる前に、ボンド基板２００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
マスクを除去した後、図６（Ｃ）に示すように、ボンド基板２００と、ベース基板２０２とを、絶縁膜２０３を間に挟むように貼り合わせる。ボンド基板２００とベース基板２０２の貼り合わせは、開口部２０４がボンド基板２００側を向くように行う。絶縁膜２０３とボンド基板２００とが、開口部２０４以外の領域において接合することで、ボンド基板２００とベース基板２０２とを貼り合わせることができる。
接合の形成はファン・デル・ワールス力を用いて行われており、室温で強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板２０２は様々なものを用いることが可能である。例えばベース基板２０２としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板の他、石英基板、サファイア基板などの基板を用いることが出来る。さらにベース基板２０２として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。
なお、半導体基板をベース基板２０２として用いる場合、ベース基板２０２を熱酸化させることで、絶縁膜２０３を形成することができる。
ボンド基板２００として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板２００として用いることができる。またボンド基板２００として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。
なおベース基板２０２とボンド基板２００とを貼り合わせた後に、加熱処理又は加圧処理を行っても良い。加熱処理又は加圧処理を行うことで接合強度を向上させることができる。
ボンド基板２００とベース基板２０２の間で接合を行った後、熱処理を行うことにより、欠陥層２０１において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、図６（Ｄ）に示すように、欠陥層２０１においてボンド基板２００が劈開し、ボンド基板２００の一部であった半導体膜２０５が乖離する。熱処理の温度はボンド基板２００の耐熱温度以下で行うことが好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えば良い。この剥離により、半導体膜２０５が、ベース基板２０２に転置される。その後、絶縁膜２０３と半導体膜２０５の接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。
半導体膜２０５の結晶面方位はボンド基板２００の面方位によって制御することができる。形成する半導体素子に適した結晶面方位を有するボンド基板２００を、適宜選択して用いればよい。またトランジスタの移動度は半導体膜２０５の結晶面方位によって異なる。より移動度の高いトランジスタを得たい場合、チャネルの向きと結晶面方位とを考慮し、ボンド基板２００の貼り合わせの方向を定めるようにする。
半導体膜２０５とベース基板２０２の間には、開口部２０４によって形成される一対の空洞２０７が設けられている。
次に、図７（Ａ）に示すように、転置された半導体膜２０５の表面を平坦化する。平坦化は必ずしも必須ではないが、平坦化を行うことで、後に形成されるトランジスタにおいて半導体膜２０５とゲート絶縁膜の界面の特性を向上させることが出来る。具体的に平坦化は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）または液体ジェット研磨などにより、行うことができる。半導体膜２０５の厚さは、上記平坦化により薄膜化される。平坦化後の半導体膜２０５は、５ｎｍ乃至２５ｎｍの厚さであることが望ましい。
なお本実施の形態では、欠陥層２０１の形成により半導体膜２０５をボンド基板２００から剥離するスマートカット法を用いる場合について示すが、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法などの、他の貼り合わせ法を用いて半導体膜２０５をベース基板２０２に貼り合わせるようにしても良い。
次に、図７（Ｂ）に示すように、半導体膜２０５をパターニングすることで、島状の半導体膜２０６を形成する。半導体膜２０５をパターニング後においても、島状の半導体膜２０６とベース基板２０２の間には、開口部２０４によって形成される一対の空洞２０７が維持されている。
上記工程を経て形成された半導体膜２０６を用い、本発明はトランジスタ等の各種半導体素子を形成することが出来る。図７（Ｃ）には、半導体膜２０６を用いて形成されたトランジスタ２１０を例示している。
本発明の作製方法では、開口部２０４をエッチングで形成しているので、所望の深さ及び形状を有する空洞２０７を、簡単な手順で制御良く形成することが出来る。
また作製されたトランジスタ２１０は、半導体膜２０６とベース基板２０２の間に空洞２０７を有しており、さらに半導体膜２０６と空洞２０７とが接している。よって、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどで空洞２０７を満たしておくことで、トランジスタ２１０の寄生容量または接合容量を低減することが出来る。上記気体は、温度変化に伴う体積膨張を抑えるために、水分の含有率を低減させておくのが望ましい。なお実際のところ半導体膜２０６の、空洞２０７と接する部分には、自然酸化膜が形成される場合がある。しかし特許文献２に記載されている絶縁膜は数μｍから数百μｍの膜厚を有していることが前提となっており、自然酸化膜は、上記の絶縁膜に比べてその膜厚は数ｎｍ程度と飛躍的に薄い。よって本発明は、半導体膜２０６の空洞に接する部分に上記膜厚を有する絶縁膜を形成した場合に比べて、トランジスタ２１０の寄生容量または接合容量を低減することが出来ると言える。
なお本実施の形態では、空洞２０７を気体で満たす場合について示したが、本発明はこの構成に限定されない。例えば空洞２０７を、酸化珪素などの無機絶縁膜よりも比誘電率の低い材料、例えば内部に多数の気孔を有する多孔質絶縁膜（ポーラス材料）などで満たすようにしても良い。
また本実施の形態では、島状の半導体膜２０６とベース基板２０２の間に空洞２０７が２つ設けられている構成を示しているが、本発明はこの構成に限定されない。設けられる空洞２０７は単数であっても良いし、３以上の複数であっても良い。また本実施の形態では、ソースまたはドレインとして機能する不純物領域２１１と重なるように空洞２０７が形成されているが、本発明はこの構成に限定されない。半導体膜２０６のチャネル形成領域２１２と重なるように空洞２０７が形成されていても良いし、一対の不純物領域２１１及びチャネル形成領域２１２と重なるように空洞２０７が形成されていても良い。
なお空洞２０７が少なくとも不純物領域２１１と重なっている場合、チャネル形成領域２１２とのみ重なっている空洞２０７を形成する場合と比べて、トランジスタ２１０の接合容量をより低減させることが出来る。また、少なくともチャネル形成領域２１２と重なっている空洞２０７を形成する場合、不純物領域２１１とのみ重なっている空洞２０７を形成する場合に比べて、よりセルフヒーティングを抑えることが出来る。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、開口部を有する絶縁膜が形成された半導体基板（ボンド基板）と、支持基板（ベース基板）とを貼り合わせることで、半導体膜をベース基板に転置する、本発明の半導体装置の作製方法について説明する。
まず図８（Ａ）に示すように、表面に絶縁膜３０１が形成されたボンド基板３００を用意する。絶縁膜３０１は、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜３０１の膜厚は後に形成される欠陥層３０２の深さに関与するため、その膜厚は均一であることが望ましい。例えば酸化珪素を絶縁膜３０１として用いる場合、絶縁膜３０１はボンド基板３００を熱酸化することで形成するのが望ましく、例えば、水蒸気雰囲気下で９００〜１１００℃の熱処理により形成すると良い。或いは酸素プラズマ処理によりボンド基板３００を酸化することで、絶縁膜３０１を形成しても良い。また酸化珪素を絶縁膜３０１として用いる場合、絶縁膜３０１はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することもできる。この場合、絶縁膜３０１の表面を酸素プラズマ処理で緻密化しても良い。
また絶縁膜３０１として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
絶縁膜３０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、ボンド基板３００に近い側から、窒素よりも酸素の含有量が高い窒化酸化珪素、酸素よりも窒素の含有量が高い窒化酸化珪素、有機シランガスを用いて化学気相成長法により作製される酸化珪素の順に積層された絶縁膜３０１を用いる。
また、窒化珪素を絶縁膜３０１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜３０１として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
なお、ボンド基板３００から半導体膜３０５を取り出す工程において、ボンド基板３００に高い濃度の水素又は希ガス、或いは水素イオン又は希ガスイオンを注入するので、ボンド基板３００の表面が粗くなってしまい、ベース基板との接合で十分な結合強度が得られない場合がある。絶縁膜３０１を設けることで、水素又は希ガス、或いは水素と希ガスのイオンを注入する際にボンド基板３００の表面が保護され、ベース基板とボンド基板３００の接合を良好に行うことが出来る。
次に、ボンド基板３００に、矢印で示すように水素又は希ガス、或いは水素イオン又は希ガスイオンを注入し、ボンド基板３００の表面から一定の深さの領域に、微小ボイドを有する欠陥層３０２を形成する。欠陥層３０２が形成される位置は、上記注入の加速電圧によって決まる。そして欠陥層３０２の位置により、ボンド基板３００からベース基板に転置する半導体膜３０５の厚さが決まるので、注入の加速電圧は半導体膜の厚さを考慮して行う。当該半導体膜３０５の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。例えば水素をボンド基板３００に注入する場合、ドーズ量は１×１０１６乃至１×１０１７／ｃｍ２とするのが望ましい。
なお本実施の形態では、絶縁膜３０１をボンド基板３００上に形成してからボンド基板３００に欠陥層３０２を形成しているが、本発明はこの構成に限定されない。絶縁膜３０１を形成する前にボンド基板３００に欠陥層３０２を形成しても良い。或いは、複数の絶縁膜を絶縁膜３０１として用いる場合、該複数の絶縁膜のうちの幾つかをボンド基板３００上に形成した後に、ボンド基板３００に欠陥層３０２を形成し、次に、該複数の絶縁膜のうちの残りの絶縁膜を形成するようにしても良い。この場合、例えば窒化酸化珪素膜と酸化珪素膜を積層したものを、絶縁膜３０１として用いると良い。そして、窒化酸化珪素膜をボンド基板３００上に形成してからボンド基板３００に欠陥層３０２を形成し、次に有機シランガスを用いて化学気相成長法により作製される酸化珪素膜を形成すると良い。
次に図８（Ｂ）に示すように、ボンド基板３００上に形成された絶縁膜３０１を所望の形状に加工（パターニング）することで、絶縁膜３０１を部分的に除去して開口部３０３を形成する。ボンド基板３００は開口部３０３において露出していても良いし、開口部３０３において絶縁膜３０１に覆われていても良い。具体的には、レジストで形成されたマスクを用い、絶縁膜３０１をエッチングすることで、パターニングを行うことが出来る。開口部３０３は、後にトランジスタの半導体膜とベース基板３０４の間に形成される空洞に相当する。よって開口部３０３の形成は、トランジスタの半導体膜のレイアウトを考慮して行われる。
なお、ボンド基板３００と、ベース基板３０４とを貼り合わせる前に、ボンド基板３００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
マスクを除去した後、図８（Ｃ）に示すように、ボンド基板３００と、ベース基板３０４とを、絶縁膜３０１を間に挟むように貼り合わせる。ボンド基板３００とベース基板３０４の貼り合わせは、開口部３０３がベース基板３０４側を向くように行う。絶縁膜３０１とベース基板３０４とが、開口部３０３以外の領域において接合することで、ボンド基板３００とベース基板３０４とを貼り合わせることができる。
接合の形成はファン・デル・ワールス力を用いて行われており、室温で強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板３０４は様々なものを用いることが可能である。例えばベース基板３０４としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板の他、石英基板、サファイア基板などの基板を用いることが出来る。さらにベース基板３０４として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。
ボンド基板３００として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板３００として用いることができる。またボンド基板３００として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。
なおベース基板３０４とボンド基板３００とを貼り合わせた後に、加熱処理又は加圧処理を行っても良い。加熱処理又は加圧処理を行うことで接合強度を向上させることができる。
ボンド基板３００とベース基板３０４の間で接合を行った後、熱処理を行うことにより、欠陥層３０２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、図８（Ｄ）に示すように、欠陥層３０２においてボンド基板３００が劈開し、ボンド基板３００の一部であった半導体膜３０５と、絶縁膜３０１とが乖離する。熱処理の温度はボンド基板３００の耐熱温度以下で行うことが好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えば良い。この剥離により、半導体膜３０５と、絶縁膜３０１とが、ベース基板３０４に転置される。その後、絶縁膜３０１とベース基板３０４の接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。
半導体膜３０５の結晶面方位はボンド基板３００の面方位によって制御することができる。形成する半導体素子に適した結晶面方位を有するボンド基板３００を、適宜選択して用いればよい。またトランジスタの移動度は半導体膜３０５の結晶面方位によって異なる。より移動度の高いトランジスタを得たい場合、チャネルの向きと結晶面方位とを考慮し、ボンド基板３００の貼り合わせの方向を定めるようにする。
半導体膜３０５とベース基板３０４の間には、開口部３０３によって形成される空洞３０６が設けられている。
図８（Ｄ）の工程まで終了したら、後は実施の形態３と同様に、転置された半導体膜３０５の表面を平坦化し、パターニングすることで、島状の半導体膜を形成する。半導体膜３０５のパターニング後においても、島状の半導体膜とベース基板３０４の間には、開口部３０３によって形成される空洞３０６が維持される。
上記工程を経て形成された島状の半導体膜を用い、本発明はトランジスタ等の各種半導体素子を形成することが出来る。
本発明の作製方法では、開口部３０３をエッチングで形成しているので、所望の深さ及び形状を有する空洞３０６を、簡単な手順で制御良く形成することが出来る。
なお本実施の形態では、欠陥層３０２の形成により半導体膜３０５をボンド基板３００から剥離するスマートカット法を用いる場合について示すが、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法などの、他の貼り合わせ法を用いて半導体膜３０５をベース基板３０４に貼り合わせるようにしても良い。
また島状の半導体膜を用いて作製されるトランジスタは、島状の半導体膜とベース基板３０４の間に空洞３０６を有しており、さらに半導体膜３０５と空洞３０６とが接している。よって、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどで空洞３０６を満たしておくことで、トランジスタの寄生容量または接合容量を低減することが出来る。上記気体は、温度変化に伴う体積膨張を抑えるために、水分の含有率を低減させておくのが望ましい。
なお、実際のところ島状の半導体膜の、空洞３０６と接する部分には、自然酸化膜が形成される場合がある。しかし特許文献２に記載されている絶縁膜は数μｍから数百μｍの膜厚を有していることが前提となっており、自然酸化膜は、上記の絶縁膜に比べてその膜厚は数ｎｍ程度と飛躍的に薄い。よって本発明は、島状の半導体膜の空洞に接する部分に上記膜厚を有する絶縁膜を形成した場合に比べて、トランジスタの寄生容量または接合容量を低減する、或いはセルフヒーティングを抑えることが出来ると言える。
なお本実施の形態では、空洞３０６を気体で満たす場合について示したが、本発明はこの構成に限定されない。例えば空洞３０６を、酸化珪素などの無機絶縁膜よりも比誘電率の低い材料、例えば内部に多数の気孔を有する多孔質絶縁膜（ポーラス材料）などで満たすようにしても良い。
また本実施の形態では、半導体膜３０５と接するように絶縁膜３０１を先に形成してから、絶縁膜３０１とベース基板３０４とを接合させている。よって、半導体膜３０５と絶縁膜３０１の界面における界面準位密度を、半導体膜３０５と絶縁膜３０１とを接合させた場合に比べて、均一にすることができる。従って、半導体膜３０５をパターニングすることで形成される島状の半導体膜を用いたトランジスタは、閾値電圧などの特性のばらつきをより抑えることができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、開口部を有する絶縁膜が形成された半導体基板（ボンド基板）と、開口部を有する絶縁膜が形成された支持基板（ベース基板）とを貼り合わせることで、半導体膜をベース基板に転置する、本発明の半導体装置の作製方法について説明する。
まず図９（Ａ）に示すように、表面に絶縁膜３１１が形成されたボンド基板３１０を用意する。絶縁膜３１１は、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜３１１の膜厚は後に形成される欠陥層３１２の深さに関与するため、その膜厚は均一であることが望ましい。例えば酸化珪素を絶縁膜３１１として用いる場合、絶縁膜３１１はボンド基板３１０を熱酸化することで形成するのが望ましく、例えば、水蒸気雰囲気下で９００〜１１００℃の熱処理により形成すると良い。或いは酸素プラズマ処理によりボンド基板３１０を酸化することで、絶縁膜３１１を形成しても良い。また酸化珪素を絶縁膜３１１として用いる場合、絶縁膜３１１はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することもできる。この場合、絶縁膜３１１の表面を酸素プラズマ処理で緻密化しても良い。
また絶縁膜３１１として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
絶縁膜３１１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、ボンド基板３１０に近い側から、窒素よりも酸素の含有量が高い窒化酸化珪素、酸素よりも窒素の含有量が高い窒化酸化珪素、有機シランガスを用いて化学気相成長法により作製される酸化珪素の順に積層された絶縁膜３１１を用いる。
また、窒化珪素を絶縁膜３１１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜３１１として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
なお、ボンド基板３１０から半導体膜３１７を取り出す工程において、ボンド基板３１０に高い濃度の水素又は希ガス、或いは水素イオン又は希ガスイオンを注入するので、ボンド基板３１０の表面が粗くなってしまい、ベース基板との接合で十分な結合強度が得られない場合がある。絶縁膜３１１を設けることで、水素又は希ガス、或いは水素と希ガスのイオンを注入する際にボンド基板３１０の表面が保護され、ベース基板とボンド基板３１０の接合を良好に行うことが出来る。
次に、ボンド基板３１０に、矢印で示すように水素又は希ガス、或いは水素イオン又は希ガスイオンを注入し、ボンド基板３１０の表面から一定の深さの領域に、微小ボイドを有する欠陥層３１２を形成する。欠陥層３１２が形成される位置は、上記注入の加速電圧によって決まる。そして欠陥層３１２の位置により、ボンド基板３１０からベース基板に転置する半導体膜３１７の厚さが決まるので、注入の加速電圧は半導体膜の厚さを考慮して行う。当該半導体膜３１７の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。例えば水素をボンド基板３１０に注入する場合、ドーズ量は１×１０１６乃至１×１０１７／ｃｍ２とするのが望ましい。
なお本実施の形態では、絶縁膜３１１をボンド基板３１０上に形成してからボンド基板３１０に欠陥層３１２を形成しているが、本発明はこの構成に限定されない。絶縁膜３１１を形成する前にボンド基板３１０に欠陥層３１２を形成しても良い。或いは、複数の絶縁膜を絶縁膜３１１として用いる場合、該複数の絶縁膜のうちの幾つかをボンド基板３１０上に形成した後に、ボンド基板３１０に欠陥層３１２を形成し、次に、該複数の絶縁膜のうちの残りの絶縁膜を形成するようにしても良い。この場合、例えば窒化酸化珪素膜と酸化珪素膜を積層したものを、絶縁膜３１１として用いると良い。そして、窒化酸化珪素膜をボンド基板３１０上に形成してからボンド基板３１０に欠陥層３１２を形成し、次に有機シランガスを用いて化学気相成長法により作製される酸化珪素膜を形成すると良い。
次に図９（Ｂ）に示すように、ボンド基板３１０上に形成された絶縁膜３１１を所望の形状に加工（パターニング）することで、絶縁膜３１１を部分的に除去して開口部３１３を形成する。ボンド基板３１０は開口部３１３において露出していても良いし、開口部３１３において絶縁膜３１１に覆われていても良い。具体的には、レジストで形成されたマスクを用い、絶縁膜３１１をエッチングすることで、パターニングを行うことが出来る。開口部３１３は、後にトランジスタの半導体膜とベース基板３１４の間に形成される空洞に相当する。よって開口部３１３の形成は、トランジスタの半導体膜のレイアウトを考慮して行われる。
なお、ボンド基板３１０と、ベース基板３１４とを貼り合わせる前に、ボンド基板３１０に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
マスクを除去した後、図９（Ｃ）に示すように、ボンド基板３１０と、ベース基板３１４とを貼り合わせる。本実施の形態では、開口部３１５を有する絶縁膜３１６が形成されたベース基板３１４を用意する。絶縁膜３１６は、絶縁膜３１１として用いることができる上述の材料で、形成することができる。また開口部３１５はエッチングなどにより形成することができる。ボンド基板３１０とベース基板３１４の貼り合わせは、絶縁膜３１１及び絶縁膜３１６を間に挟むように、なおかつ開口部３１３と開口部３１５とが少なくとも一部重なるように貼り合わせる。絶縁膜３１１と絶縁膜３１６とが、開口部３１３及び開口部３１５以外の領域において接合することで、ボンド基板３１０とベース基板３１４とを貼り合わせることができる。
接合の形成はファン・デル・ワールス力を用いて行われており、室温で強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板３１４は様々なものを用いることが可能である。例えばベース基板３１４としては、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板の他、石英基板、サファイア基板などの基板を用いることが出来る。さらにベース基板３１４として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。
なお、半導体基板をベース基板３１４として用いる場合、ベース基板３１４を熱酸化させることで、絶縁膜３１６を形成することができる。
ボンド基板３１０として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板３１０として用いることができる。またボンド基板３１０として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。
なおベース基板３１４とボンド基板３１０とを貼り合わせた後に、加熱処理又は加圧処理を行っても良い。加熱処理又は加圧処理を行うことで接合強度を向上させることができる。
ボンド基板３１０とベース基板３１４の間で接合を行った後、熱処理を行うことにより、欠陥層３１２において隣接する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、図９（Ｄ）に示すように、欠陥層３１２においてボンド基板３１０が劈開し、ボンド基板３１０の一部であった半導体膜３１７と、絶縁膜３１１とが乖離する。熱処理の温度はボンド基板３１０の耐熱温度以下で行うことが好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えば良い。この剥離により、半導体膜３１７と、絶縁膜３１１とが、ベース基板３１４に転置される。その後、絶縁膜３１１と絶縁膜３１６の接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。
半導体膜３１７の結晶面方位はボンド基板３１０の面方位によって制御することができる。形成する半導体素子に適した結晶面方位を有するボンド基板３１０を、適宜選択して用いればよい。またトランジスタの移動度は半導体膜３１７の結晶面方位によって異なる。より移動度の高いトランジスタを得たい場合、チャネルの向きと結晶面方位とを考慮し、ボンド基板３１０の貼り合わせの方向を定めるようにする。
半導体膜３１７とベース基板３１４の間には、開口部３１３及び開口部３１５によって形成される空洞３１８が設けられている。
図９（Ｄ）の工程まで終了したら、後は実施の形態３と同様に、転置された半導体膜３１７の表面を平坦化し、パターニングすることで、島状の半導体膜を形成する。半導体膜３１７のパターニング後においても、島状の半導体膜とベース基板３１４の間には、開口部３１３、３１５によって形成される空洞３１８が維持される。
上記工程を経て形成された島状の半導体膜を用い、本発明はトランジスタ等の各種半導体素子を形成することが出来る。
本発明の作製方法では、開口部３１３または開口部３１５をエッチングで形成しているので、所望の深さ及び形状を有する空洞３１８を、簡単な手順で制御良く形成することが出来る。
なお本実施の形態では、欠陥層３１２の形成により半導体膜３１７をボンド基板３１０から剥離するスマートカット法を用いる場合について示すが、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法などの、他の貼り合わせ法を用いて半導体膜３１７をベース基板３１４に貼り合わせるようにしても良い。
また島状の半導体膜を用いて作製されるトランジスタは、島状の半導体膜とベース基板３１４の間に空洞３１８を有しており、さらに半導体膜３１７と空洞３１８とが接している。よって、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどで空洞３１８を満たしておくことで、トランジスタの寄生容量または接合容量を低減することが出来る。上記気体は、温度変化に伴う体積膨張を抑えるために、水分の含有率を低減させておくのが望ましい。
なお、実際のところ島状の半導体膜の、空洞３１８と接する部分には、自然酸化膜が形成される場合がある。しかし特許文献２に記載されている絶縁膜は数μｍから数百μｍの膜厚を有していることが前提となっており、自然酸化膜は、上記の絶縁膜に比べてその膜厚は数ｎｍ程度と飛躍的に薄い。よって本発明は、島状の半導体膜の空洞に接する部分に上記膜厚を有する絶縁膜を形成した場合に比べて、トランジスタの寄生容量または接合容量を低減する、或いはセルフヒーティングを抑えることが出来ると言える。
なお本実施の形態では、空洞３１８を気体で満たす場合について示したが、本発明はこの構成に限定されない。例えば空洞３１８を、酸化珪素などの無機絶縁膜よりも比誘電率の低い材料、例えば内部に多数の気孔を有する多孔質絶縁膜（ポーラス材料）などで満たすようにしても良い。
また本実施の形態では、半導体膜３１７と接するように絶縁膜３１１を先に形成してから、絶縁膜３１１と、ベース基板３１４上に形成された絶縁膜３１６とを接合させている。よって、半導体膜３１７と絶縁膜３１１の界面における界面準位密度を、半導体膜３１７と絶縁膜３１１とを接合させた場合に比べて、均一にすることができる。従って、半導体膜３１７をパターニングすることで形成される島状の半導体膜を用いたトランジスタは、閾値電圧などの特性のばらつきをより抑えることができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、実施の形態３に示す作製方法を用いて形成された半導体膜で、トランジスタを作製する方法の一例について説明する。なお、実施の形態４または実施の形態５に示す作製方法を用いて形成された半導体膜でも、本実施の形態に示す作製方法でトランジスタを作製することは可能である。
まず図１０（Ａ）に示すように、開口部を有する絶縁膜４０２を、ベース基板４０１との間に有する島状の半導体膜４０３、島状の半導体膜４０４を形成する。実施の形態３に示す作製方法を用いる場合、絶縁膜４０２と島状の半導体膜４０３及び島状の半導体膜４０４とが接合することで、ベース基板４０１に島状の半導体膜４０３及び島状の半導体膜４０４が貼り合わされている。そして絶縁膜４０２が有する開口部により、ベース基板４０１と島状の半導体膜４０３の間に空洞４０５が、ベース基板４０１と島状の半導体膜４０４の間に空洞４０６がそれぞれ形成されている。
島状の半導体膜４０３、４０４には、閾値電圧を制御するために不純物が添加されていても良い。例えば、ｐ型不純物としてボロンを添加する場合、５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加すれば良い。閾値電圧を制御するための不純物の添加は、ベース基板４０１に半導体膜を転置する前に行っても良いし、転置後に行っても良い。
また島状の半導体膜４０３、４０４を形成した後、ゲート絶縁膜４０７を形成する前に水素化処理を行っても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
次に図１０（Ｂ）に示すように、島状の半導体膜４０３、４０４を覆うように、ゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７は、高密度プラズマ処理を行うことにより島状の半導体膜４０３、４０４の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜４０７として用いる。
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜４０７と島状の半導体膜４０３、４０４の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
或いは、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜を、単層で、または積層させることで、ゲート絶縁膜４０７を形成しても良い。
次に図１０（Ｃ）に示すように、ゲート絶縁膜４０７上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、島状の半導体膜４０３、４０４の上方に電極４０８を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタル（Ｔａ）を、２層目にタングステン（Ｗ）を用いることが出来る。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とＮｉＳｉ（ニッケルシリサイド）、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
また、本実施の形態では電極４０８を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。電極４０８は積層された複数の導電膜で形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
なお電極４０８を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極４０８を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極４０８を形成しても良い。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また電極４０８は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などの塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などのフッ素系ガス又は酸素を適宜用いることができる。
ゲート絶縁膜４０７に高誘電率物質（ｈｉｇｈ−ｋ材料）を用いる場合には、電極４０８を多結晶シリコン、シリサイド、金属若しくは金属窒化物で形成する。特に高誘電率物質を用いる場合、金属若しくは金属窒化物で電極４０８を形成することが最も望ましい。例えば、ゲート絶縁膜４０７と接する導電膜を金属窒化物材料で形成し、その上の導電膜を金属材料で形成する。この組み合わせを用いることによって、ゲート絶縁膜４０７が薄膜化した場合でも電極４０８に空乏層が広がってしまうことを防止でき、微細化した場合にもトランジスタの駆動能力を損なうことを防止できる。
次に図１０（Ｄ）に示すように、電極４０８をマスクとして一導電型を付与する不純物元素を半導体膜４０３、４０４に添加する。本実施の形態では、半導体膜４０４にｐ型を付与する不純物元素（例えばボロン）を、半導体膜４０３にｎ型を付与する不純物元素（例えばリンまたはヒ素）を添加する。なお、ｐ型を付与する不純物元素を半導体膜４０４に添加する際、ｎ型の不純物が添加される半導体膜４０３はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｎ型を付与する不純物元素を半導体膜４０３に添加する際、ｐ型の不純物が添加される半導体膜４０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。或いは、先に半導体膜４０３及び半導体膜４０４にｐ型もしくはｎ型を付与する不純物元素を添加した後、一方の半導体膜のみに選択的により高い濃度でｐ型もしくはｎ型を付与する不純物元素のいずれか一方を添加するようにしても良い。上記不純物の添加により、半導体膜４０３に不純物領域４１０、半導体膜４０４に不純物領域４１１が形成される。
次に、図１１（Ａ）に示すように、電極４０８の側面にサイドウォール４１２を形成する。サイドウォール４１２は、例えば、ゲート絶縁膜４０７及び電極４０８を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで、形成することが出来る。上記異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極４０８の側面にサイドウォール４１２が形成される。なお上記異方性エッチングにより、ゲート絶縁膜４０７も部分的にエッチングしても良い。サイドウォール４１２を形成するための絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成することができる。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。またエッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いることができる。なお、サイドウォール４１２を形成する工程は、これらに限定されるものではない。
次に図１１（Ｂ）に示すように、電極４０８及びサイドウォール４１２をマスクとして、半導体膜４０３、４０４に一導電型を付与する不純物元素を添加する。なお、半導体膜４０３、４０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｐ型を付与する不純物元素を半導体膜４０４に添加する際、ｎ型の不純物が添加される半導体膜４０３はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｎ型を付与する不純物元素を半導体膜４０３に添加する際、ｐ型の不純物が添加される半導体膜４０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。
上記不純物元素の添加により、半導体膜４０３に、一対の高濃度不純物領域４１３と、一対の低濃度不純物領域４１４と、チャネル形成領域４２３とが形成される。高濃度不純物領域４１３はソース又はドレインとして機能し、低濃度不純物領域４１４はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。また上記不純物元素の添加により、半導体膜４０４に、一対の高濃度不純物領域４１５と、一対の低濃度不純物領域４２２と、チャネル形成領域４２４とが形成される。
なお、半導体膜４０４上に形成されたサイドウォール４１２と、半導体膜４０３上に形成されたサイドウォール４１２は、チャネルが移動する方向における幅が同じになるように形成しても良いが、該幅が異なるように形成しても良い。ｐ型トランジスタとなる半導体膜４０４上のサイドウォール４１２の幅は、ｎ型トランジスタとなる半導体膜４０３上のサイドウォール４１２の幅よりも長くすると良い。なぜならば、ｐ型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐ型トランジスタにおいて、サイドウォール４１２の幅をより長くすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。
次に、ソース及びドレインをさらに低抵抗化するために、半導体膜４０３、４０４をシリサイド化することで、シリサイド層を形成しても良い。シリサイド化は、半導体膜に金属を接触させ、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、半導体膜中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド若しくはニッケルシリサイドを用いれば良い。半導体膜４０３、４０４の厚さが薄い場合には、この領域の半導体膜４０３、４０４の底部までシリサイド反応を進めてフルシリサイド化しても良い。シリサイド化に用いる金属の材料として、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈａ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。また、レーザ照射やランプなどの光照射によってシリサイドを形成しても良い。
上述した一連の工程により、ｎチャネル型トランジスタ４１６と、ｐチャネル型トランジスタ４１７とが形成される。
次に図１１（Ｃ）に示すように、トランジスタ４１６、４１７を保護するための絶縁膜４１８を形成する。絶縁膜４１８は必ずしも設ける必要はないが、絶縁膜４１８を形成することで、アルカリ金属やアルカリ土類金属などの不純物がトランジスタ４１６、４１７へ侵入するのを防ぐことが出来る。具体的に絶縁膜４１８として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜４１８として用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
次に、トランジスタ４１６、４１７を覆うように、絶縁膜４１８上に絶縁膜４１９を形成する。絶縁膜４１９は、ポリイミド、アクリル、ポリイミドアミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンシリケートガラス）、ＢＰＳＧ（リンボロンシリケートガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜４１９を形成しても良い。絶縁膜４１９は、その表面をＣＭＰ法または液体ジェット研磨などにより平坦化させても良い。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
絶縁膜４１９の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に図１２に示すように、島状の半導体膜４０３、４０４がそれぞれ一部露出するように絶縁膜４１８及び絶縁膜４１９にコンタクトホールを形成する。そして、該コンタクトホールを介して島状の半導体膜４０３、４０４に接する導電膜４２０、４２１を形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
導電膜４２０、４２１は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜４２０、４２１として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜４２０、４２１は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜４２０、４２１を形成する材料として最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜は、導電膜４２０、４２１をパターニングで形成するとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５重量％程度のＣｕを混入させても良い。
導電膜４２０、４２１は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島状の半導体膜４０３、４０４上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜４２０、４２１と島状の半導体膜４０３、４０４が良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜４２０、４２１を下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンの５層構造とすることが出来る。
なお、導電膜４２０はｎチャネル型トランジスタ４１６の高濃度不純物領域４１３に接続されている。導電膜４２１はｐチャネル型トランジスタ４１７の高濃度不純物領域４１５に接続されている。
図１２には、ｎチャネル型トランジスタ４１６及びｐチャネル型トランジスタ４１７の上面図が示されている。本実施の形態では、複数の各空洞４０５が、一対の不純物領域４１３及びチャネル形成領域４２３と重なっている。また複数の各空洞４０６が、一対の不純物領域４１５及びチャネル形成領域４２４と重なっている。しかし本発明はこの構成に限定されない。空洞４０５及び空洞４０６の数及びそのレイアウトは、本実施の形態で示した構成に限定されない。
また本実施の形態では、ｎチャネル型トランジスタ４１６とｐチャネル型トランジスタ４１７が、それぞれゲートとして機能する電極４０８を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明の半導体装置が有するトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
また本発明の半導体装置が有するトランジスタは、ゲートプレナー構造を有していても良い。
本発明の作製方法を用いた半導体装置では、ベース基板に島状の半導体膜を形成するため、素子分離を行う必要がないので、工程を簡略化できる。また本発明の作製方法では、絶縁膜４０２をエッチングすることで空洞４０５、空洞４０６を形成しているので、所望の深さ及び形状を有する空洞４０５、空洞４０６を、簡単な手順で制御良く形成することが出来る。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
本実施例では、本発明のＳＯＮ構造を有するトランジスタを用いた各種回路の具体的な構成について、インバータを例に挙げて説明する。インバータの回路図を図１３（Ａ）に、また図１３（Ａ）に示すインバータの上面図を図１３（Ｂ）に、一例として示す。
図１３（Ａ）に示すインバータは、ｐチャネル型のトランジスタ２００１と、ｎチャネル型のトランジスタ２００２とを有する。トランジスタ２００１とトランジスタ２００２とは直列に接続されている。具体的には、トランジスタ２００１のドレインと、トランジスタ２００２のドレインが接続されている。そして、トランジスタ２００１のドレイン及びトランジスタ２００２のドレインの電位は、出力端子ＯＵＴに与えられる。
またトランジスタ２００１のゲートとトランジスタ２００２のゲートは接続されている。そして、入力端子ＩＮに入力された信号の電位は、トランジスタ２００１のゲート及びトランジスタ２００２のゲートに与えられる。トランジスタ２００１のソースにはハイレベルの電圧ＶＤＤが与えられ、トランジスタ２００２のソースにはローレベルの電圧ＶＳＳが与えられる。
図１３（Ｂ）に示すインバータでは、トランジスタ２００１のドレインと、トランジスタ２００２のドレインは、配線２００３を介して電気的に接続されている。そして配線２００３は配線２００４に接続されている。よって、トランジスタ２００１のドレイン及びトランジスタ２００２のドレインの電位は、配線２００３及び配線２００４を介して、出力端子ＯＵＴの電位として後段の回路に与えられる。
また図１３（Ｂ）に示すインバータでは、配線２００５の一部がトランジスタ２００１のゲート及びトランジスタ２００２のゲートとして機能している。そして配線２００５に与えられた電位が、入力端子ＩＮの電位としてトランジスタ２００１のゲート及びトランジスタ２００２のゲートに与えられる。そしてトランジスタ２００１のソースには、配線２００６を介して電圧ＶＤＤが与えられ、トランジスタ２００２のソースには、配線２００７を介して電圧ＶＳＳが与えられている。
トランジスタ２００２が有する半導体膜２００８は、基板との間に空洞２００９が設けられている。またトランジスタ２００１が有する半導体膜２０１０は、基板との間に空洞２０１１が設けられている。半導体膜２００８と空洞２００９との位置関係、半導体膜２０１０と空洞２０１１との位置関係を明確にするため、図１３（Ｂ）に示すインバータのうち、半導体膜２００８、空洞２００９、半導体膜２０１０、空洞２０１１のみを図１３（Ｃ）に示す。
図１３（Ｃ）に示すように、空洞２００９は、半導体膜２００８と基板との間に複数形成されている。そして複数の空洞２００９は、トランジスタ２００１のソース、チャネル形成領域、ドレインと重なる領域にそれぞれ形成されている。また空洞２０１１も、半導体膜２０１０と基板との間に複数形成されている。そして複数の空洞２０１１は、トランジスタ２００２のソース、チャネル形成領域、ドレインと重なる領域にそれぞれ形成されている。
なお図１３（Ｂ）及び図１３（Ｃ）では、半導体膜２００８、半導体膜２０１０とそれぞれ重なるような空洞２００９、空洞２０１１が複数設けられている例を示しているが、本発明はこの構成に限定されない。半導体膜の下部に設けられる空洞は単数であっても良い。空洞の形成される面積が同じであるならば、空洞が複数の方が単数の場合よりもより物理的強度の強いトランジスタを形成することが出来る。また空洞が単数の場合、半導体膜の下部により広い面積で空洞をレイアウトすることが可能になるので、空洞が複数の場合よりもより接合容量を低減させることが出来る。
また図１３（Ｂ）及び図１３（Ｃ）では、空洞２００９、空洞２０１１がトランジスタ２００１、トランジスタ２００２のソース、チャネル形成領域、ドレインと重なる領域に形成されている例を示しているが、本発明はこの構成に限定されない。ソースとドレインのうち、いずれか一方とのみ空洞が重なるように形成されていても良い。この場合、空洞はチャネル形成領域と重なっていても良いし、重なっていなくとも良い。空洞が少なくともソースまたはドレインと重なっている場合、チャネル形成領域とのみ重なっている空洞を形成する場合と比べて、より接合容量を低減させることが出来る。また、少なくともチャネル形成領域と重なっている空洞を形成する場合、ソースまたはドレインとのみ重なっている空洞を形成する場合に比べて、よりセルフヒーティングを抑えることが出来る。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
本実施例では、本発明のＳＯＮ構造を有するトランジスタを用いた各種回路の具体的な構成について、ＮＡＮＤを例に挙げて説明する。ＮＡＮＤの回路図を図１４（Ａ）に、また図１４（Ａ）に示すＮＡＮＤの上面図を図１４（Ｂ）に、一例として示す。
図１４（Ａ）に示すＮＡＮＤは、ｐチャネル型のトランジスタ３００１と、ｐチャネル型のトランジスタ３００２と、ｎチャネル型のトランジスタ３００３と、ｎチャネル型のトランジスタ３００４とを有する。トランジスタ３００１と、トランジスタ３００３と、トランジスタ３００４とは、順に直列に接続されている。またトランジスタ３００１と、トランジスタ３００２とは並列に接続されている。
具体的にトランジスタ３００１のソースとドレインは、一方にはハイレベルの電圧ＶＤＤが与えられ、他方は出力端子ＯＵＴに接続されている。トランジスタ３００２のソースとドレインは、一方にはハイレベルの電圧ＶＤＤが与えられ、他方は出力端子ＯＵＴに接続されている。トランジスタ３００４のソースとドレインは、一方にはローレベルの電圧ＶＳＳが与えられている。トランジスタ３００３のソースとドレインは、一方は出力端子ＯＵＴに接続されている。そして、トランジスタ３００３のソースとドレインの他方と、トランジスタ３００４のソースとドレインの他方とが接続されている。トランジスタ３００１のゲートと、トランジスタ３００３のゲートには、入力端子ＩＮ１の電位が与えられる。またトランジスタ３００２のゲートと、トランジスタ３００４のゲートには、入力端子ＩＮ２の電位が与えられる。
図１４（Ｂ）に示すＮＡＮＤでは、直列に接続されているトランジスタ３００１とトランジスタ３００２とが、半導体膜３００５を共有している。また直列に接続されているトランジスタ３００３とトランジスタ３００４とが、半導体膜３００６を共有している。また配線３００７の一部はトランジスタ３００１のゲート及びトランジスタ３００３のゲートとして機能している。そして配線３００７に与えられた電位が、入力端子ＩＮ１の電位としてトランジスタ３００１のゲート及びトランジスタ３００３のゲートに与えられる。配線３００８の一部はトランジスタ３００２のゲート及びトランジスタ３００４のゲートとして機能している。そして配線３００８に与えられた電位が、入力端子ＩＮ２の電位としてトランジスタ３００２のゲート及びトランジスタ３００４のゲートに与えられる。
ハイレベルの電圧ＶＤＤは、配線３００９を介してトランジスタ３００１のソースとドレインの一方、及びトランジスタ３００２のソースとドレインの一方に与えられる。またローレベルの電圧ＶＳＳは、配線３０１０を介してトランジスタ３００４のソースとドレインの一方に与えられる。トランジスタ３００１のソースとドレインの他方、トランジスタ３００２のソースとドレインの他方、及びトランジスタ３００３のソースとドレインの一方は、その電位が配線３０１１及び配線３０１２を介して出力端子ＯＵＴの電位として後段の回路に与えられる。
半導体膜３００５は、基板との間に空洞３０１３が設けられている。また半導体膜３００６は、基板との間に空洞３０１４が設けられている。半導体膜３００５と空洞３０１３との位置関係、半導体膜３００６と空洞３０１４との位置関係を明確にするため、図１４（Ｂ）に示すＮＡＮＤのうち、半導体膜３００５、空洞３０１３、半導体膜３００６、空洞３０１４のみを図１４（Ｃ）に示す。
図１４（Ｃ）に示すように、空洞３０１３は、半導体膜３００５と基板との間に複数形成されている。そして複数の空洞３０１３は、トランジスタ３００１のソース、チャネル形成領域、ドレイン及びトランジスタ３００２のソース、チャネル形成領域、ドレインと重なる領域に、それぞれ形成されている。また空洞３０１４も、半導体膜３００６と基板との間に複数形成されている。そして複数の空洞３０１４は、トランジスタ３００３のソース、チャネル形成領域、ドレイン及びトランジスタ３００４のソース、チャネル形成領域、ドレインと重なる領域に、それぞれ形成されている。
なお図１４（Ｂ）及び図１４（Ｃ）では、半導体膜３００５、半導体膜３００６とそれぞれ重なるような空洞３０１３、空洞３０１４が複数設けられている例を示しているが、本発明はこの構成に限定されない。半導体膜の下部に設けられる空洞は単数であっても良い。空洞の形成される面積が同じであるならば、空洞が複数の方が単数の場合よりもより物理的強度の強いトランジスタを形成することが出来る。また空洞が単数の場合、半導体膜の下部により広い面積で空洞をレイアウトすることが可能になるので、空洞が複数の場合よりもより接合容量を低減させることが出来る。
また図１４（Ｂ）及び図１４（Ｃ）では、空洞３０１３、空洞３０１４がトランジスタ３００１、トランジスタ３００２、トランジスタ３００３、トランジスタ３００４のソース、チャネル形成領域、ドレインと重なる領域に形成されている例を示しているが、本発明はこの構成に限定されない。ソースとドレインのうち、いずれか一方とのみ空洞が重なるように形成されていても良い。この場合、空洞はチャネル形成領域と重なっていても良いし、重なっていなくとも良い。空洞が少なくともソースまたはドレインと重なっている場合、チャネル形成領域とのみ重なっている空洞を形成する場合と比べて、より接合容量を低減させることが出来る。また、少なくともチャネル形成領域と重なっている空洞を形成する場合、ソースまたはドレインとのみ重なっている空洞に比べて、よりセルフヒーティングを抑えることが出来る。
さらに図１４（Ｂ）及び図１４（Ｃ）では、トランジスタ３００１とトランジスタ３００２とが、半導体膜３００５及び空洞３０１３を共有している例について示しているが、本発明はこの構成に限定されない。複数のトランジスタで半導体膜及び空洞を共有する場合、基板における複数のトランジスタの専有面積をより小さく抑えつつも、接合容量のより小さいトランジスタを形成することが可能になる。
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
本実施例では、本発明の半導体装置の一つであるＲＦタグの構成について説明する。図１５は本発明のＲＦタグの一形態を示すブロック図である。図１５においてＲＦタグ９００は、アンテナ９０１と、集積回路９０２とを有している。集積回路９０２は、電源回路９０３、復調回路９０４、変調回路９０５、レギュレータ９０６、制御回路９０７、メモリ９０９を有している。本発明の整流回路は、電源回路９０３、復調回路９０４において用いることができる。
質問器から電波が送られてくると、アンテナ９０１において該電波が交流電圧に変換される。電源回路９０３では、アンテナ９０１からの交流電圧を整流し、電源用の電圧を生成する。電源回路９０３において生成された電源用の電圧は、制御回路９０７とレギュレータ９０６に与えられる。レギュレータ９０６は、電源回路９０３からの電源用の電圧を安定化させるか、またはその高さを調整した後、集積回路９０２内の復調回路９０４、変調回路９０５、制御回路９０７またはメモリ９０９などの各種回路に供給する。
復調回路９０４は、アンテナ９０１が受信した交流信号を復調して、後段の制御回路９０７に出力する。制御回路９０７は復調回路９０４から入力された信号に従って演算処理を行い、別途信号を生成する。上記演算処理を行う際に、メモリ９０９は一次キャッシュメモリまたは二次キャッシュメモリとして用いることが出来る。また制御回路９０７は、復調回路９０４から入力された信号を解析し、質問器から送られてきた命令の内容に従って、メモリ９０９内の情報の出力、またはメモリ９０９内における命令の内容の保存を行う。制御回路９０７から出力される信号は符号化され、変調回路９０５に送られる。変調回路９０５は該信号に従ってアンテナ９０１が受信している電波を変調する。アンテナ９０１において変調された電波は質問器で受け取られる。そしてＲＦタグ９００から出力された情報を知ることができる。
このようにＲＦタグ９００と質問器との通信は、キャリア（搬送波）として用いる電波を変調することで行われる。キャリアは、１２５ｋＨｚ、１３．５６ＭＨｚ、９５０ＭＨｚなど規格により様々である。また変調の方式も規格により振幅変調、周波数変調、位相変調など様々な方式があるが、規格に即した変調方式であればどの変調方式を用いても良い。
信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することが出来る。
メモリ９０９は不揮発性メモリであっても揮発性メモリであってもどちらでも良い。メモリ９０９として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることが出来る。
本実施例では、アンテナ９０１を有するＲＦタグ９００の構成について説明しているが、本発明のＲＦタグは必ずしもアンテナを有していなくとも良い。また図１５に示したＲＦタグに、発振回路または二次電池を設けても良い。
また図１５では、アンテナを１つだけ有するＲＦタグの構成について説明したが、本発明はこの構成に限定されない。電力を受信するためのアンテナと、信号を受信するためのアンテナとの、２つのアンテナを有していても良い。アンテナが１つだと、例えば９５０ＭＨｚの電波で電力の供給と信号の伝送を両方行う場合、遠方まで大電力が伝送され、他の無線機器の受信妨害を起こす可能性がある。そのため、電力の供給は電波の周波数を下げて近距離にて行う方が望ましいが、この場合通信距離は必然的に短くなってしまう。しかしアンテナが２つあると、電力を供給する電波の周波数と、信号を送るための電波の周波数とを使い分けることができる。例えば電力を送る際は電波の周波数を１３．５６ＭＨｚとして電磁誘導方式を用い、信号を送る際は電波の周波数を９５０ＭＨｚとして電波方式を用いることができる。このように機能合わせてアンテナを使い分けることによって、電力の供給は近距離のみの通信とし、信号の伝送は遠距離も可能なものとすることができる。
本発明の半導体装置の一つであるＲＦタグは、絶縁表面を有する基板もしくは絶縁基板上に接合された単結晶半導体層（ＳＯＩ層）によって集積回路９０２が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。また接合容量を抑えたトランジスタを用いることで、ＲＦタグの高速駆動が可能になる。さらに半導体膜に接する空洞を有することで、トランジスタの駆動時に発生する熱を効率的に放散することができ、セルフヒーティングによる誤動作、素子の破壊などを防ぐことができる。
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
本実施例では、本発明の半導体装置の一つであるＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）の構成について説明する。
図１６に、本実施例のＣＰＵの構成をブロック図で示す。図１６に示すＣＰＵは、基板８００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）８０１、演算回路用制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）８０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）８０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）８０４、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）８０５、レジスタ（Ｒｅｇｉｓｔｅｒ）８０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）８０７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）８０８、メモリ８０９、メモリ用インターフェース８２０を主に有している。メモリ８０９及びメモリ用インターフェース８２０は、別チップに設けても良い。勿論、図１６に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース８０８を介してＣＰＵに入力された命令は、命令解析部８０３においてデコードされた後、演算回路用制御部８０２、割り込み制御部８０４、レジスタ制御部８０７、タイミング制御部８０５に入力される。演算回路用制御部８０２、割り込み制御部８０４、レジスタ制御部８０７、タイミング制御部８０５は、デコードされた命令にもとづき、各種制御を行なう。具体的に演算回路用制御部８０２は、演算回路８０１の動作を制御するための信号を生成する。また、割り込み制御部８０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部８０７は、レジスタ８０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ８０６の読み出しや書き込みを行なう。
またタイミング制御部８０５は、演算回路８０１、演算回路用制御部８０２、命令解析部８０３、割り込み制御部８０４、レジスタ制御部８０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部８０５は、基準クロック信号をもとに、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
本発明の半導体装置の一つであるＣＰＵは、絶縁表面を有する基板もしくは絶縁基板上に接合された単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。また接合容量を抑えたトランジスタを用いることで、ＣＰＵの高速駆動が可能になる。さらに半導体膜に接する空洞を有することで、トランジスタの駆動時に発生する熱を効率的に放散することができ、セルフヒーティングによる誤動作、素子の破壊などを防ぐことができる。
また、半導体基板はガラス基板よりも熱処理によるシュリンクが小さく、基板の表面におけるうねりが小さい。よって、半導体基板をベース基板として用いる場合、マスクの合わせ精度を高くすることができるため、１００ｎｍ以下の極微細パターンを形成することが可能となる。また、半導体基板をベース基板として用いる場合、解像度の高いマスクを用いることができるため、トランジスタのチャネル長Ｌを短くすることができる。よって、高性能、低消費電力、高集積度を実現できるため、ＣＰＵを含む各種の大規模集積回路（ＬＳＩ）を作製することが可能である。
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
本実施例では、１枚のベース基板を用いて複数の半導体装置を形成する場合の手順について説明する。
図１７（Ａ）に、開口部１８０１を有する絶縁膜１８０２が形成された、ベース基板１８０３の外観を示す。図１７（Ａ）では、ベース基板１８０３の表面を部分的に拡大した図も併せて示している。
次に図１７（Ｂ）に示すように、ボンド基板１８０４をベース基板１８０３に、接合により貼り合わせる。ボンド基板１８０４は、開口部１８０１を有する絶縁膜１８０２を間に挟むように、ベース基板１８０３に貼り合わせる。
そして、図１８（Ａ）に示すようにボンド基板１８０４を劈開させることで、図１８（Ｂ）に示すようにボンド基板１８０４の一部である半導体膜１８０５を、ベース基板１８０３に転置する。半導体膜１８０５とベース基板１８０３の間には、絶縁膜１８０２が有する開口部１８０１によって形成される空洞が設けられている。
そして図１９に示すように、ベース基板１８０３上に形成された半導体膜１８０５を用いて、半導体装置１８０６を複数形成し、ダイシングなどでベース基板１８０３ごと半導体装置１８０６どうしを切り離す。上記構成により、複数の半導体装置１８０６を形成することが出来る。
なお、本実施例ではベース基板１８０３とボンド基板１８０４とを一対一で貼り合わせる場合について説明したが、本発明はこの構成に限定されない。１つのベース基板１８０３にボンド基板１８０４を複数貼り合わせるようにしても良い。ただしこの場合、各ボンド基板１８０４の面方位が揃うようにすることで、ベース基板１８０３上に形成される複数の半導体膜の結晶面方位を揃えるこができ、よって半導体装置１８０６の特性を揃えることができる。
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
本発明の半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図２０に示す。
図２０（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の表示装置を用いることで、消費電力を抑えることができ、高性能で信頼性の高い携帯電話が得られる。
図２０（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２に本発明の表示装置を用いることで、消費電力を抑えることができ、高性能で信頼性の高いビデオカメラが得られる。
図２０（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２に本発明の表示装置を用いることで、消費電力を抑えることができ、高性能で信頼性の高い映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
本発明の半導体装置が有するトランジスタの構成を示す断面図。 本発明の半導体装置が有するトランジスタの構成を示す上面図及び断面図。 本発明の半導体装置が有するトランジスタの構成を示す上面図及び断面図。 本発明の半導体装置が有するトランジスタの構成を示す上面図及び断面図。 本発明の半導体装置が有するトランジスタの構成を示す上面図及び断面図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置が有するインバータの構成を示す図。 本発明の半導体装置が有するＮＡＮＤの構成を示す図。 本発明の半導体装置の一つであるＲＦタグの構成を示す図。 本発明の半導体装置の一つであるＣＰＵの構成を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置の作製方法を示す図。 本発明の半導体装置を用いた電子機器の図。
符号の説明
１００ 半導体膜
１０１ 絶縁膜
１０２ ベース基板
１０３ 空洞
１０４ 不純物領域
１０６ チャネル形成領域
１０７ ゲート絶縁膜
１０８ 電極
１１０ 半導体膜
１１１ 不純物領域
１１３ チャネル形成領域
１１４ ゲート絶縁膜
１１５ 電極
１１６ ベース基板
１１７ 絶縁膜
１１８ 空洞
１２０ 半導体膜
１２１ 電極
１２２ ゲート絶縁膜
１２３ 不純物領域
１２５ チャネル形成領域
１２６ ＬＤＤ領域
１２８ サイドウォール
１２９ ベース基板
１３０ 空洞
１３１ 絶縁膜
１４０ 半導体膜
１４１ 電極
１４２ ゲート絶縁膜
１４３ 不純物領域
１４４ 不純物領域
１４５ チャネル形成領域
１４６ ＬＤＤ領域
１４８ サイドウォール
１４９ ベース基板
１５０ 空洞
１５１ 空洞
１５２ 絶縁膜
１６０ 半導体膜
１６１ 電極
１６２ ゲート絶縁膜
１６３ 不純物領域
１６５ チャネル形成領域
１６６ ＬＤＤ領域
１６８ サイドウォール
１６９ ベース基板
１７１ 絶縁膜
１７２ 空洞
１８０ 半導体膜
１８１ 電極
１８２ ゲート絶縁膜
１８３ 不純物領域
１８５ チャネル形成領域
１８６ ＬＤＤ領域
１８８ サイドウォール
１８９ ベース基板
１９１ 絶縁膜
１９２ 空洞
２００ ボンド基板
２０１ 欠陥層
２０２ ベース基板
２０３ 絶縁膜
２０４ 開口部
２０５ 半導体膜
２０６ 半導体膜
２０７ 空洞
２１０ トランジスタ
２１１ 不純物領域
２１２ チャネル形成領域
３００ ボンド基板
３０１ 絶縁膜
３０２ 欠陥層
３０３ 開口部
３０４ ベース基板
３０５ 半導体膜
３０６ 空洞
３１０ ボンド基板
３１１ 絶縁膜
３１２ 欠陥層
３１３ 開口部
３１４ ベース基板
３１５ 開口部
３１６ 絶縁膜
３１７ 半導体膜
３１８ 空洞
４０１ ベース基板
４０２ 絶縁膜
４０３ 半導体膜
４０４ 半導体膜
４０５ 空洞
４０６ 空洞
４０７ ゲート絶縁膜
４０８ 電極
４１０ 不純物領域
４１１ 不純物領域
４１２ サイドウォール
４１３ 不純物領域
４１４ 不純物領域
４１５ 不純物領域
４１６ トランジスタ
４１７ トランジスタ
４１８ 絶縁膜
４１９ 絶縁膜
４２０ 導電膜
４２１ 導電膜
４２２ 低濃度不純物領域
４２３ チャネル形成領域
４２４ チャネル形成領域
８００ 基板
８０１ 演算回路
８０２ 演算回路用制御部
８０３ 命令解析部
８０４ 制御部
８０５ タイミング制御部
８０６ レジスタ
８０７ レジスタ制御部
８０８ バスインターフェース
８０９ メモリ
８２０ メモリ用インターフェース
９００ ＲＦタグ
９０１ アンテナ
９０２ 集積回路
９０３ 電源回路
９０４ 復調回路
９０５ 変調回路
９０６ レギュレータ
９０７ 制御回路
９０９ メモリ
１８０１ 開口部
１８０２ 絶縁膜
１８０３ ベース基板
１８０４ ボンド基板
１８０５ 半導体膜
１８０６ 半導体装置
２００１ トランジスタ
２００２ トランジスタ
２００３ 配線
２００４ 配線
２００５ 配線
２００６ 配線
２００７ 配線
２００８ 半導体膜
２００９ 空洞
２０１０ 半導体膜
２０１１ 空洞
２１０１ 本体
２１０２ 表示部
２１０３ 音声入力部
２１０４ 音声出力部
２１０５ 操作キー
２４０１ 筐体
２４０２ 表示部
２４０３ スピーカー部
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２６１０ 接眼部
３００１ トランジスタ
３００２ トランジスタ
３００３ トランジスタ
３００４ トランジスタ
３００５ 半導体膜
３００６ 半導体膜
３００７ 配線
３００８ 配線
３００９ 配線
３０１０ 配線
３０１１ 配線
３０１２ 配線
３０１３ 空洞
３０１４ 空洞

Claims (1)

  1. ベース基板と、前記ベース基板上の複数の開口部が形成された絶縁膜と、前記複数の開口部以外の領域において前記絶縁膜に接する半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
    前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域と、前記チャネル形成領域を挟む一対の不純物領域と、を有し、
    前記チャネル形成領域は、前記複数の開口部と重なっており、
    前記複数の開口部は、第１の開口部と、第２の開口部と、を有し、
    前記第１の開口部は、前記一対の不純物領域の一方から他方に向かって設けられ、且つ、前記一対の不純物領域の一方及び他方の外部まで広がっており、
    前記第２の開口部は、前記一対の不純物領域の一方から他方に向かって設けられ、且つ、前記一対の不純物領域の一方及び他方の外部まで広がっていることを特徴とする半導体装置。
JP2008073142A 2007-04-27 2008-03-21 半導体装置 Expired - Fee Related JP5350655B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008073142A JP5350655B2 (ja) 2007-04-27 2008-03-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007118086 2007-04-27
JP2007118086 2007-04-27
JP2008073142A JP5350655B2 (ja) 2007-04-27 2008-03-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2008294408A JP2008294408A (ja) 2008-12-04
JP2008294408A5 JP2008294408A5 (ja) 2011-03-31
JP5350655B2 true JP5350655B2 (ja) 2013-11-27

Family

ID=39885915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008073142A Expired - Fee Related JP5350655B2 (ja) 2007-04-27 2008-03-21 半導体装置

Country Status (3)

Country Link
US (1) US8664078B2 (ja)
JP (1) JP5350655B2 (ja)
KR (1) KR101478525B1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
CN105655340B (zh) * 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
JP5513157B2 (ja) * 2010-02-18 2014-06-04 猛英 白土 半導体装置及びその製造方法
JP5722571B2 (ja) * 2010-08-10 2015-05-20 猛英 白土 半導体装置及びその製造方法
FR2970812B1 (fr) * 2011-01-24 2013-11-15 Commissariat Energie Atomique Dispositif a effet de champ avec une faible capacité de jonction
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9397222B2 (en) * 2011-05-13 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102646595A (zh) 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
EP2613346B1 (en) * 2011-11-11 2022-06-08 BOE Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof and display device
US9184094B1 (en) * 2012-01-26 2015-11-10 Skorpios Technologies, Inc. Method and system for forming a membrane over a cavity
JP5933289B2 (ja) * 2012-02-23 2016-06-08 三菱電機株式会社 Ｓｏｉウエハおよびその製造方法
CN104752424B (zh) * 2013-12-27 2019-05-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9224858B1 (en) 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET
US9935126B2 (en) * 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
US9536999B2 (en) 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
CN105226004A (zh) * 2015-10-19 2016-01-06 上海华力微电子有限公司 具有应力集中结构的soi晶圆的制造方法
CN105552019A (zh) * 2015-12-29 2016-05-04 中国科学院上海微系统与信息技术研究所 一种绝缘体岛上硅衬底材料及其制备方法
CN105633001A (zh) * 2015-12-29 2016-06-01 中国科学院上海微系统与信息技术研究所 一种绝缘体岛上硅衬底材料及其制备方法
CN105633084A (zh) * 2015-12-29 2016-06-01 中国科学院上海微系统与信息技术研究所 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN105390495A (zh) * 2015-12-29 2016-03-09 中国科学院上海微系统与信息技术研究所 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN105428358A (zh) * 2015-12-29 2016-03-23 中国科学院上海微系统与信息技术研究所 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法
CN105895575B (zh) * 2016-05-09 2018-09-25 中国科学院上海微系统与信息技术研究所 一种图形化绝缘体上硅衬底材料及其制备方法
CN109962106B (zh) * 2017-12-14 2022-10-14 上海新微技术研发中心有限公司 Mosfet器件及其制造方法
CN110729343B (zh) * 2018-07-17 2023-04-07 联华电子股份有限公司 半导体元件及其制作方法
CN111435637A (zh) * 2019-01-11 2020-07-21 中国科学院上海微系统与信息技术研究所 图形化结构的soi衬底的制备方法
CN109935628B (zh) * 2019-03-27 2021-01-19 中国科学院上海微系统与信息技术研究所 基于图形化soi衬底的抗辐照晶体管及其制作方法
CN114267665A (zh) * 2021-11-29 2022-04-01 中国电子科技集团公司第五十八研究所 一种基于空气隙的抗辐照加固结构及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2715502B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JP3410957B2 (ja) * 1998-03-19 2003-05-26 株式会社東芝 半導体装置及びその製造方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
JP2002343977A (ja) * 2002-03-26 2002-11-29 Nec Corp 電界効果型トランジスタ
US6958255B2 (en) * 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
JP4556158B2 (ja) 2002-10-22 2010-10-06 株式会社Sumco 貼り合わせｓｏｉ基板の製造方法および半導体装置
JP3790238B2 (ja) * 2002-12-27 2006-06-28 株式会社東芝 半導体装置
KR100553683B1 (ko) * 2003-05-02 2006-02-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
US7674667B2 (en) * 2006-11-21 2010-03-09 International Business Machines Corporation CMOS structure including topographic active region
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP2008294408A (ja) 2008-12-04
US20080265323A1 (en) 2008-10-30
US8664078B2 (en) 2014-03-04
KR20080096378A (ko) 2008-10-30
KR101478525B1 (ko) 2015-01-02

Similar Documents

Publication Publication Date Title
JP5350655B2 (ja) 半導体装置
JP5348916B2 (ja) 半導体装置
US10777682B2 (en) Semiconductor device and manufacturing method thereof
JP5352122B2 (ja) 半導体装置の作製方法
US7968884B2 (en) Semiconductor device and manufacturing method thereof
JP5275608B2 (ja) 半導体基板の作製方法
US7692194B2 (en) Semiconductor device
JP5250228B2 (ja) 半導体装置の作製方法
TW201639170A (zh) 半導體裝置
CN102280409B (zh) 用于制造半导体设备的方法
JP2009038358A (ja) 半導体装置の作製方法
JP2008269751A (ja) 半導体記憶装置及び当該半導体記憶装置を具備する電子機器
JP5190225B2 (ja) 半導体装置及びその作製方法
CN100514542C (zh) 半导体器件及其制造方法
JP5255801B2 (ja) 半導体装置の作製方法
JP2008300709A (ja) 半導体装置及びその作製方法
HK1125740A (en) Semiconductor device and method for manufacturing the same
JP2008166749A (ja) 薄膜トランジスタ及びその作製方法、並びに該薄膜トランジスタを有する半導体装置
JP2009004595A (ja) 半導体装置及び当該半導体装置を具備する電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees