[go: up one dir, main page]

JP5298244B2 - 蒸着装置 - Google Patents

蒸着装置 Download PDF

Info

Publication number
JP5298244B2
JP5298244B2 JP2012539685A JP2012539685A JP5298244B2 JP 5298244 B2 JP5298244 B2 JP 5298244B2 JP 2012539685 A JP2012539685 A JP 2012539685A JP 2012539685 A JP2012539685 A JP 2012539685A JP 5298244 B2 JP5298244 B2 JP 5298244B2
Authority
JP
Japan
Prior art keywords
vapor deposition
substrate
mask
deposition
shadow mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012539685A
Other languages
English (en)
Other versions
JPWO2012053402A1 (ja
Inventor
通 園田
伸一 川戸
智 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012539685A priority Critical patent/JP5298244B2/ja
Application granted granted Critical
Publication of JP5298244B2 publication Critical patent/JP5298244B2/ja
Publication of JPWO2012053402A1 publication Critical patent/JPWO2012053402A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12Organic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、蒸着マスクを用いた蒸着装置、蒸着方法、並びに、この蒸着装置および蒸着方法を用いた有機エレクトロルミネッセンス表示装置の製造方法に関するものである。
近年、様々な商品や分野でフラットパネルディスプレイが活用されており、フラットパネルディスプレイのさらなる大型化、高画質化、低消費電力化が求められている。
そのような状況下、有機材料のエレクトロルミネッセンス(電界発光)(Electro luminescence;以下、「EL」と記す)を利用した有機EL素子を備えた有機EL表示装置は、全固体型で、低電圧駆動、高速応答性、自発光性等の点で優れたフラットパネルディスプレイとして、高い注目を浴びている。
有機EL表示装置は、例えば、TFT(薄膜トランジスタ)が設けられたガラス基板等からなる基板上に、TFTに接続された有機EL素子が設けられた構成を有している。
有機EL素子は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第1電極、有機EL層、および第2電極が、この順に積層された構造を有している。そのうち、第1電極はTFTと接続されている。また、第1電極と第2電極との間には、上記有機EL層として、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層、電子注入層等を積層させた有機層が設けられている。
フルカラーの有機EL表示装置は、一般的に、赤(R)、緑(G)、青(B)の各色の有機EL素子をサブ画素として基板上に配列形成してなり、TFTを用いて、これら有機EL素子を選択的に所望の輝度で発光させることにより画像表示を行っている。
このような有機EL表示装置の製造においては、少なくとも各色に発光する有機発光材料からなる発光層が、発光素子である有機EL素子毎にパターン形成される(例えば特許文献3〜5参照)。
発光層のパターン形成を行う方法としては、例えば、シャドウマスクと称される蒸着用のマスクを用いた真空蒸着法、インクジェット法、レーザ転写法が知られている。
例えば、低分子型有機ELディスプレイ(OLED)では、従来、シャドウマスクを用いた蒸着法により、有機層の塗り分け形成を行っている。
シャドウマスクを用いた真空蒸着法では、基板の蒸着領域全体に蒸着できるサイズのシャドウマスクが使用される。シャドウマスクに蒸着領域のパターンに従って開口部を設け、さらにそのマスクが撓まないように、張力をかけてマスクフレームに固定(例えば溶接)する。隔壁を介してシャドウマスクの開口部を基板に接触させ、蒸着源から、シャドウマスクの開口部を通して基板の所望の位置に蒸着粒子を蒸着(付着)させることで、発光層などのパターン形成が行われる。
図27は、シャドウマスクを用いた従来の蒸着装置の概略構成の一例を示す断面図である。シャドウマスクを用いた真空蒸着法では、図27の(a)に示すように、基板301と蒸着源302とを対向配置させ、目的とする蒸着領域以外の領域に蒸着粒子が付着しないように、シャドウマスク303に、蒸着領域の一部のパターンに対応した開口部304を設け、該開口部304を介して蒸着粒子を基板301に蒸着させることによりパターン形成を行う。
基板301は、図示しない真空チャンバ内に配置され、基板301の下方には、蒸着源302が固定される。シャドウマスク303は、基板301に密着固定されるか、もしくは、真空チャンバの内壁に基板301および蒸着源302が固定された状態で、基板301に対して相対移動される。
図28は、シャドウマスクを用いた従来の蒸着装置の概略構成の他の一例を示す断面図である。図28に示すように、基板401よりも小さなサイズのメタルマスク402を用いて、基板401の一部ずつに対して順次に蒸着を行ない、基板401の全面に蒸着物質406のパターンを成膜する。また、蒸着源403の外周を筒状の隔壁408で囲み、蒸着源403からの蒸着物質406を隔壁408内に閉じ込めるようにしている。
日本国公開特許公報「特開2004−103341号公報(公開日:2004年4月2日)」 日本国公開特許公報「特開2000−96211号公報(公開日:2000年4月4日)」 日本国公開特許公報「特開2000−188179号公報(公開日:2000年7月4日)」(対応米国特許第6294892号(公告日:2001年9月25日)) 日本国公開特許公報「特開平8−227276号公報(公開日:1996年9月3日)」(対応米国特許第5742129号(公告日:1998年4月21日)) 日本国公開特許公報「特開平9−167684号公報(公開日:1997年6月24日)」(対応米国特許第5688551号(公告日:1997年11月18日))
しかしながら、基板サイズが大きくなると、これに伴ってシャドウマスク303も大型化される。
この結果、図27の(b)に示すように、シャドウマスク303の自重撓みや延びにより、基板301とシャドウマスク303との間に隙間が生じる。この結果、位置精度の高いパターン形成を行うことができず、蒸着位置ズレや混色が発生し、高精細化が困難となる。
また、基板サイズの大型化に伴い、シャドウマスク303およびこれを保持するマスクフレームが巨大化、超重量化する。この結果、このようなシャドウマスク303を取扱う装置が巨大化、複雑化し、装置の設計が困難になるだけでなく、製造工程あるいはマスク交換等の工程において、取り扱いの安全性の問題も発生する。
このため、大型のシャドウマスクを利用した大型基板のパターン化は極めて困難である。
また、図28に示す構成では、基板よりも小さなサイズのマスクを用いたが、マスクよりも大きな成膜領域をもつ基板の場合、パターンを接ぐ必要がある。そのため、継ぎ目で膜厚の不均一が起こり、表示品位が低下する。あるいは小型マスクを超える有機EL表示装置を作製できない。また、蒸着領域ごとに、移動→位置合わせ→密着を行う必要があるため、処理のタクトタイムが増大する。さらに、各基板部分での位置合わせの間、蒸着物質はシャッタ等で遮蔽しておく必要があり、材料利用効率が低下する。
有機EL表示装置の製造プロセスにおいて、現行量産プロセスである密着型全面シャドウマスクを用いた蒸着方法を適用できる基板サイズは1m角程度であり、それ以上の基板サイズを有する大型基板への対応は困難である。したがって、大型基板に対応した有機層塗り分け技術は現在未だ確立されておらず、60インチクラス以上の大型の有機EL表示装置は量産できていない。
また、インクジェット法によるパターン形成でも、微細化に伴って隣のサブ画素への混色等が生じ、着液位置制御等、パターニング精度には限界がある。
また、インクジェット法では一般的に、高分子からなる有機発光材料が使用される。しかしながら、高分子発光材料は、材料開発が難しい点があり、現状では、低分子発光材料に比べて発光特性、寿命が劣っているという問題点がある。
さらに、インクジェット法を用いた場合、上層となる材料の溶媒に対して下地層が溶解しないように工夫しなければならない。このため、任意の下地層を用いることはできない。
また大型基板へのパターン形成に対しては、吐出液滴数の増加や吐出範囲の拡大により、多くのタクトタイムが必要となる。さらには、インクジェット法においては、吐液の溶媒がどのように乾燥するかによって膜厚や膜の平坦性が大きく変わる。このため、表示装置に表示ムラが発生し易い。
一方、レーザ光等の光源を用いたレーザ転写法では、光熱変換層および有機ドナー層が形成されたドナー基板と、第1電極およびサブ画素等が形成された被成膜基板とを使用し、ドナー基板の有機ドナー層と被成膜基板の電極等とを向かい合わせて配置する。ドナー基板の光熱変換層にレーザ光を照射することにより、光熱変換層に吸収された光エネルギーは熱に変換される。このとき、レーザ光を所望の領域で走査させることにより、所定領域の有機ドナー層が気化し、パターン化した有機層が被成膜基板上に形成される。このため、レーザ転写法では、第1電極上の所定領域のみに発光層を選択的に転写することができる。
しかしながら、このようなレーザ転写法では、サブ画素のライン数だけレーザを走査する必要がある。このため、多くのタクトタイムが必要となる。
また、レーザ転写法においては、レーザ光源の安定性、機械的な走査によるブレや焦点距離の変動等の原因によるビームプロファイルの不均一性の問題から、形成された膜の膜厚が不均一になり、これが、得られた表示装置の表示ムラに繋がる。このため、レーザ転写法は、基板の大型化並びに量産プロセスを図る上で問題点が多い。
以上のように、現状のいずれのパターン形成方法を用いても、大型基板、特に第8世代(概ね2,160mm×2,460mm)以上の基板に対して有機層のパターン形成を行うことは困難である。また、何れも量産化には課題がある。
このように、これまで、大型の基板に有機層のパターン形成が可能な製造技術および製造装置は知られておらず、基板サイズの制約により、大型の有機EL表示装置を実現することはできなかった。
また、一般的に、基板サイズが大きくなるほど1枚の基板から形成できるパネル数が多くなり、パネル1枚当たりの費用が安くなる。このため、大型の基板を用いれば用いるほど、有機EL表示装置を低コストにて作製することができる。しかしながら、従来は、上記したように基板サイズの制約から、低コストの有機EL表示装置を実現することはできなかった。
本発明は、上記問題点に鑑みなされたものであり、その目的は、大型の基板への蒸着パターンの形成が可能な蒸着方法および蒸着装置、並びに、これを用いた有機EL表示装置の製造方法を提供することにある。
上記目的を達成するために、本発明にかかる被成膜基板に所定のパターンの成膜を行う蒸着装置は、上記被成膜基板上の成膜される領域間には、所定の高さの隔壁が立設され、被成膜基板に対向され、開口部を有し、かつ、被成膜基板の蒸着領域よりも面積が小さい蒸着マスクと、蒸着粒子を射出する射出口を有し、該射出口が上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと蒸着源との相対的な位置を固定したマスクユニットと、上記被成膜基板と蒸着マスクとを上記隔壁を介して接触させる接触手段と、上記蒸着マスクと被成膜基板とを上記隔壁を介して接触させた状態で、上記マスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させる移動手段とを備えていることを特徴とする。
また、上記目的を達成するために、本発明にかかる被成膜基板に所定のパターンの成膜を行う蒸着方法は、上記被成膜基板上の成膜される領域間に、所定の高さの隔壁を立設する隔壁形成工程と、開口部を有し、かつ、被成膜基板の蒸着領域よりも面積が小さい蒸着マスクと、蒸着粒子を射出する射出口を有し、該射出口が上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと蒸着源との相対的な位置を固定したマスクユニットを準備し、上記蒸着マスクと被成膜基板とを上記隔壁を介して接触させる接触工程と、上記蒸着マスクと被成膜基板とを上記隔壁を介して接触させた状態で、上記マスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させて、上記蒸着粒子を上記蒸着マスクの開口部を介して被成膜基板の蒸着領域に順次蒸着させる蒸着工程とを備えていることを特徴とする。
上記蒸着装置および蒸着方法によれば、従来とは異なり、蒸着マスクと被成膜基板とが固定されておらず、蒸着マスクと蒸着源との相対的な位置を固定しているため、上記したように被成膜基板の蒸着領域よりも面積が小さい蒸着マスクを用いて、上記マスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させて蒸着を行うことができる。
また、被成膜基板上の成膜される領域間に所定の高さの隔壁を立設し、蒸着マスクと被成膜基板とが、接触手段により、隔壁を介して接触するように構成されている。
このため、蒸着マスクの大型化に伴う自重撓みや延びの問題が発生せず、大型の基板に対しても有機層のパターン形成が可能となるのみならず、位置精度の高いパターン形成並びに高精細化を行うことができる。また、被成膜基板が蒸着マスクに直接接触せず、蒸着マスクにより被成膜基板が損傷されることがない。さらに、隔壁が、被成膜基板上の成膜される領域間に所定の高さで設けられているので、蒸着時、成膜される領域同士での蒸着粒子の飛散を防止して、隣接画素に蒸着ボケが及んで混色や特性低下を招くことを確実に防ぐことができる。
また、上記マスクユニットと被成膜基板との間に一定の隔壁を有した状態でマスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させて蒸着を行うことで、幅および膜厚が均一な成膜パターン(蒸着膜)を形成することができる。
また、上記蒸着装置および蒸着方法によれば、上記したように被成膜基板の蒸着領域よりも面積が小さい蒸着マスクを使用することから、蒸着マスクの大型化に伴って蒸着マスクを保持するフレームが巨大化・超重量化することで生じる問題の発生も抑制、回避することができる。
また、上記所定のパターンは、有機エレクトロルミネッセンス素子における有機層とすることができる。上記蒸着方法は、有機エレクトロルミネッセンス素子の製造に好適に用いることができる。
上記目的を達成するために、本発明の有機エレクトロルミネッセンス表示装置の製造方法は、TFT基板上に第1電極を作製するTFT基板・第1電極作製工程と、上記TFT基板上に少なくとも発光層を含む有機層を蒸着する有機層蒸着工程と、第1電極とは逆の極性を有する第2電極を蒸着する第2電極蒸着工程と、上記有機層および第2電極を含む有機EL素子を封止部材で封止する封止工程とを有する有機EL表示装置の製造方法であって、上記有機層蒸着工程は、上述した蒸着方法の上記隔壁形成工程、上記接触工程および上記蒸着工程を有することを特徴とする。
上記構成によれば、大型の基板に対しても有機層のパターン形成が可能となるのみならず、位置精度の高いパターン形成並びに高精細化を行う有機エレクトロルミネッセンス表示装置を製造することができる。
本発明によれば、従来とは異なり、蒸着マスクと被成膜基板とが固定されておらず、蒸着マスクと蒸着源との相対的な位置を固定しているため、上記したように被成膜基板の蒸着領域よりも面積が小さい蒸着マスクを用いて、上記マスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させて蒸着を行うことができる。このため、蒸着マスクの大型化に伴う自重撓みや延びの問題が発生せず、大型の基板に対しても有機層のパターン形成が可能となるのみならず、位置精度の高いパターン形成並びに高精細化を行うことができる。
また、被成膜基板上の成膜される領域間に所定の高さの隔壁を立設し、蒸着マスクと被成膜基板とが、接触手段により、隔壁を介して接触するように構成されている。このため、被成膜基板が蒸着マスクに直接接触せず、蒸着マスクにより被成膜基板が損傷されることがない。さらに、隔壁が、被成膜基板上の成膜される領域間に所定の高さで設けられているので、蒸着時、成膜される領域同士での蒸着粒子の飛散を防止して、隣接画素に蒸着ボケが及んで混色や特性低下を招くことを確実に防ぐことができる。
また、上記マスクユニットと被成膜基板との間に一定の隔壁を有した状態でマスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させて蒸着を行うことで、幅および膜厚が均一な成膜パターン(蒸着膜)を形成することができる。
また、上記したように被成膜基板の蒸着領域よりも面積が小さい蒸着マスクを使用することから、蒸着マスクの大型化に伴って蒸着マスクを保持するフレームが巨大化・超重量化することで生じる問題の発生も抑制、回避することができる。
本発明の一つの実施形態にかかる蒸着装置における要部の概略構成を模式的に示す断面図である。 (a)は図1に示すE部の一つの構成例を示す断面図であり、(b)は図1に示すE部の他の一つの構成例を示す断面図である。 RGBフルカラー表示の有機EL表示装置の概略構成を示す断面図である。 図3に示す有機EL表示装置を構成する画素の構成を示す平面図である。 図4に示す有機EL表示装置における被成膜基板のA−A線矢視断面図である。 本発明の一つの実施形態にかかる有機EL表示装置の製造工程を工程順に示すフローチャートである。 本発明の一つの実施形態にかかる蒸着装置における真空チャンバ内の主要構成要素の鳥瞰図である。 本発明の一つの実施形態にかかる蒸着装置における真空チャンバ内の被成膜基板とマスクユニットとを被成膜基板の裏面側から見た平面図である。 本発明の一つの実施形態にかかる蒸着装置の構成の一部を示すブロック図である。 (a)〜(c)は、本発明の一つの実施形態にかかる被成膜基板および蒸着マスクのアライメントマーカの形状の一例を示す図である。 (a)、(b)は、本発明の一つの実施形態にかかる蒸着装置における基板に有機EL層をパターニングする時の構成を示す断面図である。 本発明の一つの実施形態にかかる蒸着装置を用いてTFT基板に所定のパターンを成膜する方法の一例を示すフローチャートである。 アライメント調整方法を示すフローチャートである。 蒸着OFF時の蒸着制御のフローを示すフローチャートである。 蒸着ON時の蒸着制御のフローを示すフローチャートである。 本発明の一つの実施形態にかかる蒸着装置による蒸着効果と従来の蒸着装置による蒸着効果を比べるための構成図である。 (a)〜(d)は、本発明の一つの実施形態にかかる蒸着装置における隔壁の配置例を模式的に示す平面図である。 (a)〜(b)は、本発明の一つの実施形態にかかる蒸着装置における隔壁の断続部と発光領域との関係を示す平面図である。 本発明の他の一つの実施形態にかかる蒸着装置におけるアライメントマーカの他の配置例を示す模式図である。 (a)、(b)は、本発明の実施の他の一形態にかかる蒸着装置における基板に有機EL層をパターニングする時の構成を示す断面図である。 本発明の他の一つの実施形態にかかる蒸着装置における真空チャンバ内の構成の要部の概略構成を模式的に示す断面図である。 本発明の他の一つの実施形態にかかる蒸着装置における隔壁の構成例を示す断面図である。 (a)、(b)は、本発明の他の一つの実施形態にかかる蒸着装置における隔壁により蒸着マスクの位置ズレを補正することを説明するための断面図である。 (a)は本発明のまた他の一つの実施形態にかかる蒸着装置の被成膜基板および蒸着マスクの様子を示す模式図であり、(b)は(a)のC−C線矢視断面図である。 本発明のさらに他の一つの実施形態にかかる蒸着装置の被成膜基板および蒸着マスクの様子を示す模式図である。 (a)、(b)は、図25に示す被成膜基板と蒸着マスクとの動作関係を示す模式図である。 (a)はシャドウマスクを用いた従来の蒸着装置の概略構成を示す断面図であり、(b)は(a)に示す装置の問題点を示す模式図である。 従来の蒸着方法を示す断面図である。
以下、本発明の実施形態について、詳細に説明する。
〔実施形態1〕
本発明の実施の一形態について図1〜図18に基づいて説明すれば以下の通りである。
本実施形態では、本実施形態にかかる蒸着装置を用いた蒸着方法の一例として、TFT基板(被成膜基板)側から光を取り出すボトムエミッション型でRGBフルカラー表示の有機EL表示装置の製造方法を例に挙げて説明する。
まず、上記有機EL表示装置の全体構成について以下に説明する。
図3は、RGBフルカラー表示の有機EL表示装置の概略構成を示す断面図であり、図4は、図3に示す有機EL表示装置を構成する画素の構成を示す平面図である。また、図5は、図4に示す有機EL表示装置におけるTFT基板のA−A線矢視断面図である。
図3に示すように、本実施形態で製造される有機EL表示装置1は、マトリクス状のTFT12(図5参照)が設けられたTFT基板10上に、TFT12に接続された有機EL素子20、接着層30、封止基板40が、この順に設けられた構成を有している。
ここで、有機EL素子20は、該有機EL素子20が積層されたTFT基板10を、接着層30を用いて封止基板40と貼り合わせることで、これら一対の基板(TFT基板10、封止基板40)間に封入されている。このような構成により、有機EL素子20への酸素や水分の外部からの浸入が防止されている。
TFT基板10は、図5に示すように、支持基板として、例えばガラス基板等の透明な絶縁基板11を備えている。絶縁基板11上には、図4に示すように、水平方向に敷設された複数のゲート線と、垂直方向に敷設され、ゲート線と交差する複数の信号線とからなる複数の配線14が設けられている。
有機EL表示装置1は、フルカラーのアクティブマトリクス型の有機EL表示装置であり、絶縁基板11上には、これら配線14で囲まれた領域に、それぞれ、赤(R)、緑(G)、青(B)の各色の有機EL素子20からなる各色のサブ画素2R・2G・2Bが、マトリクス状に配列されている。
すなわち、これら配線14で囲まれた領域が1つのサブ画素(ドット)であり、サブ画素毎にR、G、Bの発光領域が画成されている。
画素2(すなわち、1画素)は、赤色(R)の光を透過する赤色のサブ画素2R、緑色(G)の光を透過する緑色のサブ画素2G、青色(B)の光を透過する青色のサブ画素2Bの、3つのサブ画素2R・2G・2B(総称するときは、「サブ画素2」と称する)によって構成されている。
各サブ画素2R・2G・2Bには、各サブ画素2R・2G・2Bにおける発光を担う各色の発光領域として、ストライプ状の各色の発光層23R・23G・23B(総称するときは、「発光層23」と称する)によって覆われた開口領域15R・15G・15Bがそれぞれ設けられている。これら発光層23R・23G・23Bは、各色毎に、蒸着によりパターン形成されている。
また、ストライプ状の発光層23はサブ画素2の列の間に形成された隔壁26(図4を参照)の中に納まっている。なお、隔壁26の配置形状などの詳細については後述する。
以下、図5に基づいて、本実施形態にかかるTFT基板10について説明する。
図5に示すように、TFT基板10は、ガラス基板等の透明な絶縁基板11上に、TFT12(スイッチング素子)、層間膜13(層間絶縁膜、平坦化膜)、配線14、エッジカバー15、隔壁26がこの順に形成された構成を有している。
上記絶縁基板11上には、各サブ画素2R・2G・2Bに対応して、それぞれTFT12が設けられている。なお、TFTの構成は従来よく知られている。したがって、TFT12の各層の図示並びに説明は省略する。
層間膜13は、各TFT12を覆うように、上記絶縁基板11上に、上記絶縁基板11の全領域に渡って積層されている。層間膜13上には、配線14が設けられているとともに、有機EL素子20における第1電極21が形成されている。
また、層間膜13には、有機EL素子20における第1電極21をTFT12に電気的に接続するためのコンタクトホール13aが設けられている。これにより、TFT12は、上記コンタクトホール13aを介して、有機EL素子20に電気的に接続されている。
エッジカバー15は、第1電極21のパターン端部で有機EL層が薄くなったり、電界集中が起こることで発生される第1電極21と第2電極25との短絡を防止するための、第1電極21のパターン端部を被覆して形成された絶縁層である。
また、エッジカバー15には、サブ画素2R・2G・2B毎に開口領域15R・15G・15Bが設けられている。このエッジカバー15の開口領域15R・15G・15Bが、各サブ画素2R・2G・2Bの発光領域となる。
言い換えれば、各サブ画素2R・2G・2Bは、絶縁性を有するエッジカバー15によって仕切られている。エッジカバー15は、素子分離膜としても機能する。
次いで、有機EL素子20について説明する。
有機EL素子20は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第1電極21、有機EL層、第2電極25が、この順に積層されている。
第1電極21は、上記有機EL層に正孔を注入(供給)する機能を有する層である。第1電極21は、上記したようにコンタクトホール13aを介してTFT12と接続されている。
第1電極21と第2電極25との間には、図5に示すように、有機EL層として、第1電極21側から、正孔注入層兼正孔輸送層22、発光層23、電子輸送層兼電子注入層24が、この順に形成された構成を有している。
正孔注入層兼正孔輸送層22は、発光層23への正孔注入効率および正孔輸送効率を高める機能を有する層である。正孔注入層兼正孔輸送層22は、第1電極21および一部のエッジカバー15を覆うように、上記TFT基板10における表示領域に一様に形成されている。
発光層23は、第1電極21側から注入されたホール(正孔)と第2電極25側から注入された電子とを再結合させて光を出射する機能を有する層である。上記のように、各サブ画素2R・2G・2Bに対応して、発光層23R、23G、23Bが形成されている。
電子輸送層兼電子注入層24は、第2電極25から発光層23への電子輸送効率及び電子注入効率を高める機能を有する。電子輸送層兼電子注入層24は、発光層23を覆うように、その上に、上記TFT基板10における表示領域全面に渡って一様に形成されている。
第2電極25は、上記のような有機層で構成される有機EL層に電子を注入する機能を有する層である。第2電極25は、電子輸送層兼電子注入層24を覆うように、その上に、上記TFT基板10における表示領域全面に渡って一様に形成されている。
また、本実施形態の積層順は第1電極21を陽極、第2電極25を陰極としたものであり、反対に、第1電極21を陰極、第2電極25を陽極とする場合には、有機EL層の積層順は反転する。
なお、発光層23以外の層は必須の層ではなく、要求される有機EL素子の特性にしたがい、適宜形成すればよい。また必要に応じ、キャリアブロッキング層を追加することもできる。例えば、発光層23と電子輸送層兼電子注入層24の間に正孔ブロッキング層を追加することで、正孔が電子輸送層兼電子注入層24に抜けるのを阻止し、発光効率を向上することができる。
なお、本実施形態では、正孔注入層と正孔輸送層とを、電子輸送層と電子注入層とを、一体化形成しているが、それぞれ独立した層として形成されていてもよい。
次に、上記有機EL表示装置1の製造方法について以下に説明する。
図6は、上記有機EL表示装置1の製造工程を工程順に示すフローチャートである。
図6に示すように、本実施形態にかかる有機EL表示装置1の製造方法は、例えば、TFT基板・第1電極作製工程(S1)、隔壁形成工程(S2)、正孔注入層兼正孔輸送層蒸着構成(S3)、発光層蒸着工程(S4)、電子輸送層兼電子注入層蒸着工程(S5)、第2電極蒸着工程(S6)、封止工程(S7)を備えている。
以下に、図6に示すフローチャートに従って、図3および図5を参照して上記した各工程について説明する。
但し、本実施形態に記載されている各構成要素の寸法、材質、形状等はあくまで一実施形態に過ぎず、これによって本発明の範囲が限定解釈されるべきではない。
また、上記したように、本実施形態に記載の積層順は、第1電極21を陽極、第2電極25を陰極としたものであり、反対に第1電極21を陰極とし、第2電極25を陽極とする場合には、有機EL層の積層順は反転する。同様に、第1電極21および第2電極25を構成する材料も反転する。
まず、図5に示すように、公知の技術でTFT12並びに配線14等が形成されたガラス等の絶縁基板11上に感光性樹脂を塗布し、フォトリソグラフィ技術によりパターニングを行うことで、絶縁基板11上に層間膜13を形成する。
上記絶縁基板11としては、例えば厚さが0.7〜1.1mmであり、y軸方向の長さ(縦長さ)が400〜500mmであり、x軸方向の長さ(横長さ)が300〜400mmのガラス基板あるいはプラスチック基板が用いられる。なお、本実施形態では、ガラス基板を用いた。
層間膜13としては、例えば、アクリル樹脂やポリイミド樹脂等を用いることができる。アクリル樹脂としては、例えば、JSR株式会社製のオプトマーシリーズが挙げられる。また、ポリイミド樹脂としては、例えば、東レ株式会社製のフォトニースシリーズが挙げられる。但し、ポリイミド樹脂は一般に透明ではなく、有色である。このため、図3に示すように上記有機EL表示装置1としてボトムエミッション型の有機EL表示装置を製造する場合には、上記層間膜13としては、アクリル樹脂等の透明性樹脂が、より好適に用いられる。
上記層間膜13の膜厚としては、TFT12による段差を補償することができればよく、特に限定されるものではない。本実施形態では、例えば、約2μmとした。
次に、層間膜13に、第1電極21をTFT12に電気的に接続するためのコンタクトホール13aを形成する。
次に、導電膜(電極膜)として、例えばITO(Indium Tin Oxide:インジウム錫酸化物)膜を、スパッタ法等により、100nmの厚さで成膜する。
次いで、上記ITO膜上にフォトレジストを塗布し、フォトリソグラフィ技術を用いてパターニングを行った後、塩化第二鉄をエッチング液として、上記ITO膜をエッチングする。その後、レジスト剥離液を用いてフォトレジストを剥離し、さらに基板洗浄を行う。これにより、層間膜13上に、第1電極21をマトリクス状に形成する。
なお、上記第1電極21に用いられる導電膜材料としては、例えば、ITO、IZO(Indium Zinc Oxide:インジウム亜鉛酸化物)、ガリウム添加酸化亜鉛(GZO)等の透明導電材料、金(Au)、ニッケル(Ni)、白金(Pt)等の金属材料、を用いることができる。
また、上記導電膜の積層方法としては、スパッタ法以外に、真空蒸着法、CVD(chemical vapor deposition、化学蒸着)法、プラズマCVD法、印刷法等を用いることができる。
上記第1電極21の厚さとしては特に限定されるものではないが、上記したように、例えば、100nmの厚さとすることができる。
次に、層間膜13と同様にして、エッジカバー15を、例えば約1μmの膜厚でパターニング形成する。エッジカバー15の材料としては、層間膜13と同様の絶縁材料を使用することができる。
以上の工程により、TFT基板10および第1電極21が作製される(S1)。
次いで、S1で形成されたエッジカバー15上に所定の高さの隔壁26を形成する(S2)。隔壁26としては、厚膜用の感光性永久膜レジストを用いることができる。例えば、日本化薬株式会社のSU−8シリーズや日立化成工業株式会社のKI−1000シリーズなどである。これらのような材料を用いて、フォトリソグラフィ技術によりパターニングし、焼成を行うことで、隔壁26を形成する。
次に、上記のような工程を経たTFT基板10に対し、脱水のための減圧ベークおよび第1電極21の表面洗浄として酸素プラズマ処理を施す。
次いで、従来の蒸着装置を用いて、上記TFT基板10上に、正孔注入層兼正孔輸送層22を、上記TFT基板10における表示領域に蒸着する(S3)。
本実施形態にかかる蒸着方法並びに蒸着装置は、正孔注入層兼正孔輸送層22の塗り分け形成(パターン形成)に特に好適に使用することができる。
本実施形態にかかる蒸着装置並びに蒸着方法を用いた正孔注入層兼正孔輸送層22の塗り分け形成については、後で詳述する。
なお、本実施形態において、正孔注入層兼正孔輸送層22は、隣接した色の異なるサブ画素間に途切れて蒸着される。つまり、隔壁26の側壁には正孔注入層兼正孔輸送層22が形成されていない。
正孔注入層兼正孔輸送層22の材料としては、例えば、ベンジン、スチリルアミン、トリフェニルアミン、ポルフィリン、トリアゾール、イミダゾール、オキサジアゾール、ポリアリールアルカン、フェニレンジアミン、アリールアミン、オキザゾール、アントラセン、フルオレノン、ヒドラゾン、スチルベン、トリフェニレン、アザトリフェニレン、およびこれらの誘導体、ポリシラン系化合物、ビニルカルバゾール系化合物、チオフェン系化合物、アニリン系化合物等の、複素環式共役系のモノマー、オリゴマー、またはポリマー、等が挙げられる。
本実施形態では、正孔注入層兼正孔輸送層22の材料として、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(α−NPD)を使用した。また、正孔注入層兼正孔輸送層22の膜厚は30nmとした。
正孔注入層兼正孔輸送層22とは、上記したように一体化されていてもよく、独立した層として形成されていてもよい。各々の膜厚としては、例えば10〜100nmである。
次に、上記正孔注入層兼正孔輸送層22上に、エッジカバー15の開口領域15R・15G・15Bを覆うように、サブ画素2R・2G・2Bに対応して発光層23R・23G・23Bをそれぞれ塗り分け形成(パターン形成)する(S4)。
上記したように、発光層23R・23G・23Bには、低分子蛍光色素、金属錯体等の発光効率が高い材料が用いられる。
発光層23R・23G・23Bの材料としては、例えば、アントラセン、ナフタレン、インデン、フェナントレン、ピレン、ナフタセン、トリフェニレン、アントラセン、ペリレン、ピセン、フルオランテン、アセフェナントリレン、ペンタフェン、ペンタセン、コロネン、ブタジエン、クマリン、アクリジン、スチルベン、およびこれらの誘導体、トリス(8−キノリノラト)アルミニウム錯体、ビス(ベンゾキノリノラト)ベリリウム錯体、トリ(ジベンゾイルメチル)フェナントロリンユーロピウム錯体、ジトルイルビニルビフェニル、等が挙げられる。
発光層23R・23G・23Bの膜厚としては、例えば、10〜100nmである。
本実施形態にかかる蒸着方法並びに蒸着装置は、このような発光層23R・23G・23Bの塗り分け形成(パターン形成)に特に好適に使用することができる。
本実施形態にかかる蒸着装置並びに蒸着方法を用いた発光層23R・23G・23Bの塗り分け形成については、後で詳述する。
次に、電子輸送層兼電子注入層24を、上記正孔注入層兼正孔輸送層22および発光層23R・23G・23Bを覆うように、上記TFT基板10における表示領域全面に蒸着する(S5)。
具体的には、表示領域全面が開口したシャドウマスク81を、TFT基板10に対しアライメント調整を行った後に、S2にて形成された隔壁を介してTFT基板10に接触させ、TFT基板10とシャドウマスク81とを共に回転させながら、蒸着源より飛散した蒸着粒子を、シャドウマスク81の開口部82を通じて表示領域に均一に蒸着する。
電子輸送層兼電子注入層24の材料としては、例えば、キノリン、ペリレン、フェナントロリン、ビススチリル、ピラジン、トリアゾール、オキサゾール、オキサジアゾール、フルオレノン、またはこれらの誘導体や金属錯体、LiF、等が挙げられる。
本実施形態では、電子輸送層兼電子注入層24の材料として、Alq(トリス(8−ヒドロキシキノリン)アルミニウム)を使用した。また、電子輸送層兼電子注入層24の膜厚は30nmとした。
上記したように電子輸送層および電子注入層とは、一体化されていても独立した層として形成されていてもよい。各々の膜厚としては、例えば、10〜100nmである。また、電子輸送層兼電子注入層の合計の膜厚は、例えば20〜200nmである。
次に、上記した電子輸送層兼電子注入層蒸着工程(S5)と同様の方法により、第2電極25を、上記電子輸送層兼電子注入層24を覆うように、上記TFT基板10における表示領域全面に蒸着する(S6)。
第2電極25の材料(電極材料)としては、仕事関数の小さい金属等が好適に用いられる。このような電極材料としては、例えば、マグネシウム合金(MgAg等)、アルミニウム合金(AlLi、AlCa、AlMg等)、金属カルシウム等が挙げられる。第2電極25の厚さは、例えば50〜100nmである。
本実施形態では、第2電極25としてアルミニウムを50nmの膜厚で形成した。これにより、TFT基板10上に、上記した有機EL層、第1電極21、および第2電極25からなる有機EL素子20を形成した。
次いで、図3に示すように、有機EL素子20が形成された上記TFT基板10と、封止基板40とを、接着層30にて貼り合わせ、有機EL素子20の封入を行った。
上記封止基板40としては、例えば厚さが0.4〜1.1mmのガラス基板あるいはプラスチック基板等の絶縁基板が用いられる。なお、本実施形態では、ガラス基板を用いた。
なお、封止基板40の縦長さおよび横長さは、目的とする有機EL表示装置1のサイズにより適宜調整してもよく、TFT基板10における絶縁基板11と略同一のサイズの絶縁基板を使用し、有機EL素子20を封止した後で、目的とする有機EL表示装置1のサイズに従って分断してもよい。
なお、有機EL素子20の封止方法としては、上記した方法に限定されない。他の封止方式としては、例えば、掘り込みガラスを封止基板40として使用し、封止樹脂やフリットガラス等により枠状に封止を行う方法や、TFT基板10と封止基板40との間に樹脂を充填する方法等が挙げられる。上記有機EL表示装置1の製造方法は、上記封止方法に依存せず、あらゆる封止方法を適用することが可能である。
また、上記第2電極25上には、該第2電極25を覆うように、酸素や水分が外部から有機EL素子20内に浸入することを阻止する、図示しない保護膜が設けられていてもよい。
上記保護膜は、絶縁性や導電性の材料で形成される。このような材料としては、例えば、窒化シリコンや酸化シリコンが挙げられる。また、上記保護膜の厚さは、例えば100〜1000nmである。
上記の工程により、有機EL表示装置1が完成される。
このような有機EL表示装置1において、配線14からの信号入力によりTFT12をON(オン)させると、第1電極21から有機EL層へホールが注入される。一方で、第2電極25から有機EL層に電子が注入され、正孔と電子とが発光層23R・23G・23B内で再結合する。再結合した正孔および電子は、エネルギーを失活する際に、光として出射される。
上記有機EL表示装置1においては、各サブ画素2R・2G・2Bの発光輝度を制御することで、所定の画像が表示される。
次に、本実施形態にかかる蒸着装置の構成について説明する。
図1は、本実施形態にかかる蒸着装置の真空チャンバ内の概略構成例を示す断面図であり、図2の(a)は、図1のE部の拡大図である。図7は、本実施形態にかかる蒸着装置における真空チャンバ内の主要構成要素の鳥瞰図である。図8は、本実施形態にかかる蒸着装置における真空チャンバ内の被成膜基板とマスクユニットとを被成膜基板の裏面側(つまり蒸着面とは反対側)から見た平面図である。なお、図示の便宜上、図8において、被成膜基板は二点鎖線にて示しており、隔壁は図面にしめされていない。図1は、図8に示すB−B線矢視断面から見たときの蒸着装置の断面に相当する。図9は、本実施形態にかかる蒸着装置の構成の一部を示すブロック図である。
図1に示すように、本実施形態にかかる蒸着装置50は、真空チャンバ60(成膜チャンバ)、基板移動機構70(基板移動手段、移動手段)、マスクユニット80、イメージセンサ90、および制御回路100(図9参照)を備えている。
図1に示すように、本実施形態にかかる蒸着装置50は、真空チャンバ60(成膜チャンバ)、基板移動機構70(基板移動手段、移動手段)、マスクユニット80、イメージセンサ90、および制御回路100(図9参照)を備えている。
真空チャンバ60内には、図1に示すように、基板移動機構70およびマスクユニット80が設けられている。
なお、真空チャンバ60には、蒸着時に該真空チャンバ60内を真空状態に保つために、該真空チャンバ60に設けられた図示しない排気口を介して真空チャンバ60内を真空排気する図示しない真空ポンプが設けられている。
基板移動機構70は、例えば、被成膜基板200(例えばTFT基板10)を保持する基板保持部材71(基板保持手段)と、モータ72(図9参照)とを備えている。
基板移動機構70は、基板保持部材71により被成膜基板200を保持するとともに、後述するモータ駆動制御部103(図9参照)によってモータ72を駆動させることで、被成膜基板200を保持して水平方向に移動させる。なお、基板移動機構70は、x軸方向およびy軸方向の何れにも移動可能に設けられていてもよく、何れか一方向に移動可能に設けられていてもよい。
なお、基板保持部材71には、図1に示すように、静電チャック(接触手段)が使用される。本実施形態では、基板保持部材71である静電チャックにより、シャドウマスク81(蒸着マスク)を被成膜基板200側に吸着する。また、被成膜基板200は、基板保持部材71である静電チャックにより、自重撓みを防止している。
また、マスクユニット80は、図1に示すように、シャドウマスク81と、蒸着源85と、マスク保持部材87(保持手段)と、マスクテンション機構88と、シャッタ89(図9参照)とを備えている。
シャドウマスク81としては、例えば金属製のマスクが用いられる。
シャドウマスク81は、被成膜基板200の蒸着領域210よりも面積が小さく、その少なくとも1辺が、被成膜基板200の蒸着領域210の幅よりも短く形成されている。ここで、被成膜基板200の蒸着領域210とは、所定のパターンの蒸着膜211が成膜される領域全体を指す。
本実施形態では、シャドウマスク81として、以下の大きさを有する矩形状(帯状)のシャドウマスクを使用する。シャドウマスク81は、図8に示すように、その長手方向(長軸方向)の長さである長辺81aの幅d1が、蒸着領域210における、シャドウマスク81の長辺81aに対向する辺(図8に示す例では蒸着領域210の長辺210a)の幅d3よりも長くなるように形成されている。また、シャドウマスク81は、その短手方向(短軸方向)の長さである短辺81bの幅d2が、蒸着領域210における、シャドウマスク81の短辺81bに対向する辺(図8に示す例では蒸着領域210の短辺210b)の幅d4よりも短くなるように形成されている。
シャドウマスク81には、図7および図8に示すように、例えば帯状(ストライプ状)の開口部82(貫通口)が、一次元方向に複数配列して設けられている。上記開口部82は、被成膜基板200への蒸着膜211(図1参照)のパターン形成として、例えばTFT基板10における発光層23R・23G・23Bの塗り分け形成を行う場合、これら発光層23R・23G・23Bの同色列のサイズとピッチに合わせて形成されている。
また、シャドウマスク81には、図1、8に示すように、例えば、被成膜基板200の走査方向(基板走査方向)に沿って、アライメントマーカ部83が設けられており、該アライメントマーカ部83に、被成膜基板200とシャドウマスク81との位置合わせ(アライメント)を行うためのアライメントマーカ84(図1参照)が設けられている。
本実施形態では、アライメントマーカ部83は、図1に示すように、シャドウマスク81の短辺81b(短軸)に沿って設けられている。
また、シャドウマスク81として、その長辺81aの幅d1が、蒸着領域210における対向する辺の幅d3よりも長く、短辺81bの幅d2が、蒸着領域210における対向する辺の幅d4よりも短いシャドウマスクを使用することで、その長手方向両側部(つまり、両短辺81b・81b)にアライメントマーカ部83を形成することができる。したがって、アライメントを容易かつより精密に行うことができる。
一方、被成膜基板200には、図8に示すように、蒸着領域210の外側に、被成膜基板200の走査方向(基板走査方向)に沿って、アライメントマーカ部220が設けられており、該アライメントマーカ部220に、被成膜基板200とシャドウマスク81との位置合わせを行うためのアライメントマーカ221(図1参照)が設けられている。
本実施形態では、アライメントマーカ部220は、図8に示すように、被成膜基板200の蒸着領域210の短辺210b(短軸)に沿って設けられている。
本実施形態では、ストライプ状の開口部82は、基板走査方向であるシャドウマスク81の短辺方向に延設されているとともに、基板走査方向に直交するシャドウマスク81の長辺方向に複数並んで設けられている。
また、図1に示すように、被成膜基板200上には、成膜される領域の間に、所定の高さの隔壁26が複数並んで設けられている。したがって、蒸着時、被成膜基板200とシャドウマスク81とは、隔壁26を介して接触する。
本実施形態では、被成膜基板200とシャドウマスク81とを接触してとき、シャドウマスク81の開口部82同士の間に隔壁26が位置し、隔壁26は、開口部82の形状に合わせて、被成膜基板200の長辺方向(移動手段により相対移動される方向)にストライプ状に形成されている。
図1に示すように、隔壁26の高さは、被成膜基板200とシャドウマスク81との間の隙間g1に相当している。隔壁26により、被成膜基板200とシャドウマスク81とが直接接触するおそれがなくなる。
被成膜基板200とシャドウマスク81との間の隙間g1すなわち隔壁26の高さは、10μm以上1mm以下の範囲内であることが好ましく、より好ましくは50μm程度である。
隙間g1が1mmを越えると、シャドウマスク81の開口部82を通過した蒸着粒子が広がって、蒸着領域の両側に立設した隔壁26に付着するので、蒸着粒子の無駄を招来する。一方、隙間g1が10μmを越えないと、シャドウマスク81や被成膜基板200の変形により、シャドウマスク81が開口領域15R・15G・15Bに接触し、開口領域15R・15G・15Bに形成されている第1電極21や蒸着膜を損傷してしまう虞がある。なお、画素ピッチが大きくなると(すなわち、隔壁間の距離が広くなると)、シャドウマスク81や被成膜基板200の変形はより大きくなるため、さらに隙間g1を広くする必要がある。
また、隙間g1が50μm程度であれば、蒸着膜211のパターン幅の広がりを十分に小さくすることができ、かつシャドウマスク81が開口領域15R・15G・15Bに接触するのを防止できる。
蒸着源85は、例えば、内部に蒸着材料を収容する容器であり、図1に示すように、シャドウマスク81との間に一定の隙間g2(空隙)を有して(つまり、一定距離離間して)対向配置されている。
なお、蒸着源85は、容器内部に蒸着材料を直接収容する容器であってもよく、ロードロック式の配管を有する容器であってもよい。
蒸着源85は、例えば、上方に向けて蒸着粒子を射出する機構を有している。
蒸着源85は、シャドウマスク81との対向面に、上記蒸着材料を蒸着粒子として射出(飛散)させる複数の射出口86を有している。
本実施形態では、上記したように蒸着源85が被成膜基板200の下方に配されており、被成膜基板200が、上記蒸着領域210が下方を向いている状態で基板保持部材71により保持される。このため、本実施形態では、蒸着源85は、シャドウマスク81の開口部82を介して蒸着粒子を下方から上方に向かって被成膜基板200に蒸着(アップデポジション、以下、「デポアップ」と記す)させる。
射出口86は、図1および図7に示すように、シャドウマスク81の開口領域において開口するように、それぞれ、シャドウマスク81の開口部82に対向して設けられている。本実施形態では、上記射出口86は、シャドウマスク81の開口部82に対向して、シャドウマスク81の開口部82の並設方向に沿って一次元配列されている。
このため、図7および図8に示すように、被成膜基板200の裏面側から見たときに(つまり平面視で)、蒸着源85におけるシャドウマスク81との対向面(すなわち、射出口86の形成面)は、例えば、矩形状(帯状)のシャドウマスク81の形状に合わせて、矩形状(帯状)に形成されている。
マスクユニット80において、シャドウマスク81と蒸着源85とは、相対的に位置が固定されている。すなわち、シャドウマスク81と上記蒸着源85の射出口86の形成面との間の隙間g2は、常に一定に保たれているとともに、シャドウマスク81の開口部82の位置と上記蒸着源85の射出口86の位置とは、常に同じ位置関係を有している。但し、シャドウマスク81と蒸着源85との位置関係は本発明において必須の条件ではなく、位置関係を変化させることも可能である。
なお、蒸着源85の射出口86は、マスクユニット80を被成膜基板200の裏面から見たときに(つまり、平面視で)、シャドウマスク81の開口部82の中央に位置するように配置されている。
シャドウマスク81と蒸着源85とは、例えば、図1に示すように、マスクテンション機構88を介してシャドウマスク81および蒸着源85を保持・固定するマスク保持部材87(例えば同一のホルダ)に備えられ、これにより一体化されることで、その相対的な位置が保持・固定されている。
またシャドウマスク81は、マスクテンション機構88により、テンション(張力)が加えられ、自重による撓みや延びが発生しないように適宜調整されている。
また、シャッタ89は、蒸着粒子のシャドウマスク81への到達を制御するために、必要に応じて用いられる。シャッタ89は、後述する蒸着ON/OFF制御部104(図9参照)からの蒸着OFF信号もしくは蒸着ON信号に基づいてシャッタ駆動制御部105(図9参照)によって閉鎖もしくは開放される。
シャッタ89(図9参照)は、例えば、シャドウマスク81と蒸着源85との間に進退可能(挿入可能)に設けられている。シャッタ89は、シャドウマスク81と蒸着源85との間に挿入されることでシャドウマスク81の開口部82を閉鎖する。このように、シャドウマスク81と蒸着源85との間にシャッタ89を適宜差し挟むことで、余計な部分(非蒸着領域)への蒸着を防止することができる。
なお、蒸着装置50において、蒸着源85から飛散した蒸着粒子はシャドウマスク81内に飛散するように調整されており、シャドウマスク81外に飛散する蒸着粒子は、防着板(遮蔽板)等で適宜除去される構成としてもよい。
また、真空チャンバ60の外側には、撮像手段(画像読取手段)として例えばCCDを備えたイメージセンサ90(図9参照)が設けられているとともに、制御手段として、上記イメージセンサ90に接続された制御回路100が設けられている。
イメージセンサ90は、被成膜基板200とシャドウマスク81との位置合わせを行うための位置検出手段として機能する。
また、制御回路100は、画像検出部101、演算部102、モータ駆動制御部103、蒸着ON/OFF制御部104、およびシャッタ駆動制御部105を備えている。
上記したように、被成膜基板200には、図8に示すように、蒸着領域210の外側に、例えば基板走査方向に沿ってアライメントマーカ部220が設けられており、該アライメントマーカ部220に、アライメントマーカ221が設けられている。
画像検出部101は、イメージセンサ90で取り込まれた画像から、被成膜基板200に設けられたアライメントマーカ221並びにシャドウマスク81のアライメントマーカ84の画像検出を行うとともに、被成膜基板200に設けられたアライメントマーカ221における、蒸着領域210の始端を示す始端マーカ、および、蒸着領域210の終端を示す終端マーカから、被成膜基板200の蒸着領域210の始端および終端を検出する。
なお、始端マーカと終端マーカとは、同じものであってもよい。この場合、基板走査方向にて、蒸着領域210の始端か終端かを判断する。
また、演算部102は、画像検出部101で検出された画像より、被成膜基板200とシャドウマスク81との相対的な移動量(例えばシャドウマスク81に対する被成膜基板200の移動量)を決定する。例えば、上記演算部102は、アライメントマーカ221とアライメントマーカ84とのズレ量(x軸方向およびy軸方向におけるズレ成分、並びに、xy平面における回転成分)を計算し、被成膜基板200の基板位置の補正値を演算して決定する。つまり、上記補正値は、基板走査方向に対して垂直な方向および被成膜基板200の回転方向に関して演算することで決定される。
なお、ここで、被成膜基板の回転方向とは、被成膜基板200の被成膜面の中心におけるz軸を回転軸とした、xy平面内での回転の方向を示す。
上記補正値は、補正信号としてモータ駆動制御部103に出力され、モータ駆動制御部103は、演算部102からの補正信号に基づいて、基板保持部材71に接続されたモータ72を駆動することで、被成膜基板200の基板位置を補正する。
なお、アライメントマーカ84・221を用いた基板位置補正については、アライメントマーカ84・221の形状例と併せて後述する。
モータ駆動制御部103は、モータ72を駆動することで、被成膜基板200を、上記したように水平方向に移動させる。
蒸着ON/OFF制御部104は、画像検出部101で蒸着領域210の終端が検出されると、蒸着OFF(オフ)信号を発生させ、画像検出部101で蒸着領域210の始端が検出されると、蒸着ON(オン)信号を発生させる。
シャッタ駆動制御部105は、上記蒸着ON/OFF制御部104から蒸着OFF信号が入力されると、シャッタ89を閉鎖する一方、上記蒸着ON/OFF制御部104から蒸着ON信号が入力されると、シャッタ89を開放する。
次に、アライメントマーカ84・221を用いた基板位置補正並びにアライメントマーカ84・221の形状例について説明する。
図10の(a)〜(c)に、アライメントマーカ84・221の形状の一例を示す。なお、図10の(b)・(c)は、それぞれ、図示の都合上、並列して配置されたアライメントマーカ84・221のうち2つだけを抜粋して示している。
演算部102は、画像検出部101で検出したアライメントマーカ84・221の画像から、x軸方向におけるアライメントマーカ84・221の端部(外縁部)間の距離rおよびy軸方向におけるアライメントマーカ84・221の端部(外縁部)間の距離qを測定(算出)することで、アライメントのズレ量を計算して基板位置の補正値を演算する。
例えば、基板走査方向がx軸方向である場合、図10の(a)〜(c)中、rが基板走査方向における上記端部間の距離であり、qが、基板走査方向に垂直な方向の上記端部間の距離である。演算部102は、距離rと距離qとを、例えば被成膜基板200における蒸着領域210の両側で測定(算出)することで、基板走査時におけるアライメントのズレ量を計算する。
なお、本実施形態では、後述するように、被成膜基板200を走査しながらシャドウマスク81と被成膜基板200とのアライメントを行う場合を例に挙げて説明するが、これに限らず、基板走査前に十分なアライメントを行い、基板走査中はアライメントを行わないことも可能である。
例えば、後述する実施形態に示すように、被成膜基板200を被成膜基板200の蒸着領域210の一辺(例えば、図10の(a)〜(c)中、y軸方向)に沿って移動させた後、上記辺に直交する辺(例えば、図10の(a)〜(c)中、x軸方向)に沿って移動させることが考えられる。この場合、図10の(a)〜(c)中、rが、基板走査方向に垂直な方向の上記端部間の距離であり、qは、被成膜基板200の移動方向(シフト方向)の上記端部間の距離を示す。
この場合、演算部102は、四隅のアライメントマーカにおける、距離rと距離qとを測定することで、基板走査開始時におけるアライメントのズレ量と被成膜基板200の移動(シフト)時のアライメントのズレ量とを計算する。
なお、図10の(a)〜(c)に示すように、アライメントマーカ84・221の形状は、帯状であってもよく、正方形等の四角形状であってもよく、枠状、十字状等であってもよい。アライメントマーカ84・221の形状は、特に限定されるものではない。
次に、本実施形態にかかる上記蒸着装置50を有機EL表示装置1の製造装置として用いて、有機EL層をパターン形成する方法の一例について詳述する。
なお、本実施形態では、蒸着源85とシャドウマスク81との間の隙間g2(すなわち、蒸着源85の射出口86形成面とシャドウマスク81との間の距離)を100mmとし、被成膜基板200である上記TFT基板10とシャドウマスク81との間の隙間g1(すなわち隔壁26の高さ)を40μmとした。
上記TFT基板10の基板サイズは、走査方向が320mm、走査方向に垂直な方向が400mmとし、蒸着領域210(表示領域)の幅は、走査方向の幅(幅d4)が260mm、走査方向に垂直な方向の幅(幅d3)が310mmとした。
また、上記TFT基板10における各サブ画素2R・2G・2Bの開口領域15R・15G・15Bの幅は、360μm(走査方向)×90μm(走査方向に垂直な方向)とした。また、上記開口領域15R・15G・15B間のピッチは480μm(走査方向)×160μm(走査方向に垂直な方向)とした。なお、上記開口領域15R・15G・15B間のピッチ(画素開口部間ピッチ)は、隣り合うサブ画素2R・2G・2Bにおけるそれぞれの開口領域15R・15G・15B間のピッチを示しており、同色サブ画素間のピッチではない。
また、シャドウマスク81には、長辺81a(長軸方向)の幅d1(走査方向に垂直な方向の幅)が600mm、短辺81b(短軸方向)の幅d2(走査方向の幅)が200mmのシャドウマスクを用いた。
また、シャドウマスク81の開口部82の開口幅は、150mm(長軸方向の幅d5;図8参照)×110μm(短軸方向の幅d6;図8参照)とし、隣り合う開口部82・82間の間隔d8(図8参照)は正孔注入層兼正孔輸送層に対しては50μm、発光層に対しては370μmとし、隣り合う開口部82・82の中心間のピッチp(図8参照)は正孔注入層兼正孔輸送層に対しては160μm、発光層に対しては480μmとした。
なお、本実施の形態において、上記シャドウマスク81の短辺81bの幅d2(短辺長)としては、200mm以上であることが好ましい。この理由は以下の通りである。
つまり、蒸着レートは10nm/s以下が好ましく、これ以上になると、蒸着された膜(蒸着膜211)の均一性が低下し、有機EL特性が低下する。
また、蒸着膜211の膜厚は一般に100nm以下である。100nm以上となると、必要な印加電圧が高くなり、結果として、製造された有機EL表示装置の消費電力が増加する。したがって、蒸着レートと蒸着膜211の膜厚とから、必要な蒸着時間は10秒以上と見積もられる。
一方、処理能力(タクトタイム)の制限によって、例えば幅2mのガラス基板に対して蒸着を150秒で完了するためには、少なくとも、走査速度を13.3mm/s以上にする必要がある。処理時間150秒は、およそ一日当たり570枚を処理できるタクトタイムである。
上記走査速度で、上記したように10秒以上の蒸着時間を得るためには、シャドウマスク81の開口部82は、走査方向に少なくとも133mm以上、開口している必要がある。
開口部82の端からシャドウマスク81の端までの距離(マージン幅d7;図8参照)を30mm程度が妥当と想定した場合、シャドウマスク81の走査方向の幅は、133+30+30≒200mmが必要となる。
したがって、シャドウマスク81の短辺長(幅d2)は、200mm以上であることが好ましいと言える。但し、蒸着レートや蒸着膜211の膜厚、タクトタイムの許容量が変化すればこの限りではない。
また、本実施形態において、上記TFT基板10の走査速度は30mm/sとした。
以下の説明では、上記したように、被成膜基板200として、上記隔壁形成工程(S2)が終了した段階でのTFT基板10を使用し、有機EL層のパターン形成として、上記正孔注入層兼正孔輸送層蒸着工程(S3)において、上記正孔注入層兼正孔輸送層22を蒸着する場合を例に挙げて説明する。
まず、図1に示すように、シャドウマスク81を、真空チャンバ60内の蒸着源85の上に設置し、マスクテンション機構88で張力をかけて水平に保持する。次に、基板走査方向とシャドウマスク81に形成されたストライプ状の開口部82の長軸方向とが一致するように、シャドウマスク81のアライメントマーカ84を用いて調整を行った。
真空チャンバ60にTFT基板10を投入し、TFT基板10の同色画素列の方向が基板走査方向に一致するように、TFT基板10のアライメントマーカ221を用いて調整を行った(図12のS11)。その後、基板端部でシャドウマスク81とTFT基板10とを重ね合わせ、両者の粗アライメントを行い(図12のS12)、その部分で互いを隔壁26を介して接触させた(接触工程、図12のS13)。
次に、TFT基板10を走査し、TFT基板10とシャドウマスク81とを隔壁26を介して接触させながら、TFT基板10がシャドウマスク81の上を通過するように基板走査を行った。この時、図11(a)に示すように、TFT基板10の各画素列(サブ画素列2R・2G・2B)とシャドウマスク81の開口部82との位置が一致するように、各々のアライメントマーカ221、84を用いて、走査と同時に精密なアライメントを行った(図12のS14)。
図13は、アライメント調整方法を示すフローチャートである。アライメントの調整は、図13に示すフローに従って行われる。
まず、被成膜基板200である上記TFT基板10の基板位置を、イメージセンサ90にて取り込む(図13のS21)。
次に、イメージセンサ90で取り込まれた画像から、画像検出部101にて、上記TFT基板10のアライメントマーカ221およびシャドウマスク81のアライメントマーカ221の画像検出を行う(図13のS22)。
その後、上記画像検出部101にて検出されたアライメントマーカ221・84の画像から、演算部102にて、アライメントマーカ221とアライメントマーカ84とのズレ量を計算し、基板位置の補正値を演算して決定する(図13のS23)。
次いで、モータ駆動制御部103が、上記補正値に基づいてモータ72を駆動することで、基板位置を補正する(S図13の24)。
次いで、補正後の基板位置を再びイメージセンサ90で検出してS21〜S25の工程(ステップ)を繰り返す。
このように、本実施の形態によれば、繰り返し基板位置をイメージセンサ90で検出して基板位置を補正することで、基板走査しながら基板位置を補正することが可能であり、TFT基板10とシャドウマスク81とを精密アライメントしながら成膜することができる。
次に、TFT基板10の走査方向を反転させ、上記と同様の方法にて、同じ位置に当該正孔注入層兼正孔輸送層材料を蒸着した。これにより、各サブ画素の開口領域15R・15G・15B上に膜厚30nmの正孔注入層兼正孔輸送層22を得た(図12のS16)。
なお、S14〜S16において、TFT基板10における非蒸着領域がシャドウマスク81の開口部82上に位置するとき(例えば、S14に示すステップ終了後、S16で走査方向が反転されるまでの間)は、蒸着源85とシャドウマスク81との間にシャッタ89を挿入し、非蒸着領域に蒸着粒子が付着するのを防いだ(図12のS15)。
ここで、上記S15における、シャッタ89を用いた蒸着制御について、図14および図15を参照して以下に説明する。
図14は、蒸着OFF時の蒸着制御のフローを示すフローチャートである。また、図15は、蒸着ON時の蒸着制御のフローを示すフローチャートである。
まず、蒸着OFF時のフローについて説明する。
図14に示すように、被成膜基板200である上記TFT基板10の基板位置は、図13で説明したように、蒸着処理の間、イメージセンサ90によって絶えず取り込まれている(図14のS31)。
図13で説明したように、画像検出部101は、上記イメージセンサ90で取り込まれた画像から、TFT基板10のアライメントマーカ221およびシャドウマスク81のアライメントマーカ221の画像検出を行っている。画像検出部101は、TFT基板10のアライメントマーカ221として、蒸着領域の終端を示す終端マーカを検出することで、図14に示すように、蒸着領域210の終端を検出する(図14のS32)。
上記したように画像検出部101で蒸着領域210の終端が検出されると、蒸着ON/OFF制御部104は、蒸着OFF信号を発生させる(図14のS33)。
シャッタ駆動制御部105は、蒸着ON/OFF制御部104から蒸着OFF信号が入力されると、シャッタ89を閉鎖する(図14のS34)。シャッタ89が閉鎖されると、蒸着粒子がマスクに到達しなくなり、蒸着OFFとなる(図14のS35)。
次に、蒸着ON時のフローについて説明する。
図15に示すように、被成膜基板200である上記TFT基板10の基板位置が、蒸着処理の間、イメージセンサ90によって絶えず取り込まれていることは、前記した通りである(図15のS41)。
画像検出部101は、TFT基板10のアライメントマーカ221として、蒸着領域の始端を示す始端マーカを検出することで、蒸着領域210の始端を検出する(図15のS42)。
画像検出部101で蒸着領域210の終端が検出されると、蒸着ON/OFF制御部104は、蒸着ON信号を発生させる(図15のS43)。
シャッタ駆動制御部105は、蒸着ON/OFF制御部104から蒸着ON信号が入力されると、シャッタ89を開放する(図15のS44)。シャッタ89が開放されると、蒸着粒子がマスクに到達するようになり、蒸着ONとなる(図15のS45)。
また、上記S16における往復走査は、以下のようにして行われる。まず、S21〜S24に示すステップで精密アライメントを行いながら基板を走査し、画像検出部101で蒸着領域210の終端が検出されると、モータ駆動制御部103によってモータ72を駆動してTFT基板10を反転させる。この間、S31〜S35に示すステップにより蒸着OFFし、S21〜S24に示すステップでTFT基板10の位置補正を行い、S41〜S45に示すステップによって蒸着領域210の始端で蒸着ONする。そして、S21〜S24に示すステップで再度、精密アライメントを行いながら基板を走査する。
このようにして、S16で示したように、所望の膜厚の発光層23Rが形成される。
本実施の形態では、S16に示すステップ後、上記正孔注入層兼正孔輸送層22が形成されたTFT基板10を上記真空チャンバ60から取り出した(S17)。
他の例として、上記正孔注入層兼正孔輸送層蒸着工程(S3)が終了した段階でのTFT基板10に、有機EL層のパターン形成として、発光層蒸着工程(S4)において発光層23R(図11(b)を参照)の塗り分け形成を行う場合を説明する。
正孔注入層兼正孔輸送層材料を蒸着する場合と同様にして、TFT基板10を投入し(図12のS11)、粗アライメントを行い(図12のS12)、TFT基板10とシャドウマスク81とを、隔壁26を介して接触させた(図12のS13)。図11(b)のように、TFT基板10の赤色の画素列(サブ画素列2R)とシャドウマスク81の開口部82との位置が一致するように、各々のアライメントマーカ221、84を用いて走査と同時に精密なアライメントを行いながら、正孔注入層兼正孔輸送層22と同様の基板走査によって、発光層23Rを蒸着し、蒸着源85から飛散した蒸着粒子がTFT基板10の所望の位置に付着した(図12のS14)。基板の往復走査により所定の膜厚の発光層を得た(図12のS16)。
上記した正孔注入層兼正孔輸送層22の形成と同じく、発光層23のパターンニング形成では、S14〜S16において、TFT基板10における非蒸着領域がシャドウマスク81の開口部82上に位置するとき(例えば、S14に示すステップ終了後、S16で走査方向が反転されるまでの間)は、蒸着源85とシャドウマスク81との間にシャッタ89を挿入し、非蒸着領域に蒸着粒子が付着するのを防いだ(図12のS15)。
S16に示すステップ後、上記発光層23Rが形成されたTFT基板10を上記真空チャンバ60から取り出した。(S図12の17)
発光層23Rの有機材料は赤色の、3−フェニル−4(1’−ナフチル)−5−フェニル−1,2,4−トリアゾール(TAZ)(ホスト材料)と、ビス(2−(2’−ベンゾ[4,5−α]チエニル)ピリジナト−N,C3’)イリジウム(アセチルアセトネート)(btp2Ir(acac))(赤色発光ドーパント)とをそれぞれの蒸着速度を5.0nm/s、0.53nm/sとし、共蒸着することで作製した。正孔注入層兼正孔輸送層22と同様に基板の走査方向を反転させて蒸着を行い、膜厚50nmの赤色の発光層23Rを得た。
そして、緑色の発光層23G形成用のマスクユニット80並びに真空チャンバ60を用いて、上記発光層23Rの成膜処理と同様にして緑色の発光層23Gを成膜した。
また、このようにして発光層23Gを形成した後、青色の発光層23B形成用のマスクユニット80並びに真空チャンバ60を用いて、上記発光層23R・23Gの成膜処理と同様にして青色の発光層23Bを成膜した。
上記にも説明したように、発光層240Bに相当する青色の発光層材料としては、TAZ(ホスト材料)と2−(4’−t−ブチルフェニル)−5−(4’’−ビフェニルイル)−1,3,4−オキサジアゾール(t−Bu PBD)(青色発光ドーパント)をそれぞれの蒸着速度を5.0nm/s、0.67nm/sとし、共蒸着することで作製した。また、膜厚は50nmとした。
また、発光層23Gに相当する緑色の発光層材料としてはTAZ(ホスト材料)と Ir(ppy)3(緑色発光ドーパント)を用い、それぞれ蒸着速度を5.0nm/s、0.67nm/sとし、共蒸着することで作製した。また、膜厚は50nmとした。
以上のような工程によって、発光層23が赤(R)、緑(G)、青(B)にパターン形成されたTFT基板10を得た。
本実施の形態によれば、上記した蒸着装置50を有機EL表示装置1の製造装置として使用し、上記した蒸着方法を用いて有機EL表示装置1を製造することで、従来と比較して、より大型の有機EL表示装置1を実現することができる。
従来のマスク蒸着法では、シャドウマスクと被成膜基板とをアライメントして貼り合わせたり、磁力によりシャドウマスクと被成膜基板とを接触させたりしてシャドウマスクと被成膜基板とを一体化した状態で蒸着を行っていた。また、シャドウマスクは、被成膜基板とほぼ同じ大きさに形成されていた。
このため、シャドウマスクの自重撓みや延びにより、被成膜基板とシャドウマスクとの間に隙間が生じ、蒸着位置ズレや混色が発生し、高精細化が困難となるという問題があった。
また、従来、蒸着源は真空チャンバに固定されていたことから、小型のシャドウマスクを使用し、シャドウマスクを移動させながら、被成膜基板の一部の領域に対して順次蒸着を行う場合、シャドウマスクのない領域で被成膜基板に蒸着粒子が付着しないように、付着防止のための遮蔽板が必要であり、それをシャドウマスクに合わせて、順次移動させる必要がある。この場合、構造が複雑化する。
また、可動の遮蔽板を用いず、シャドウマスクの移動に合わせて、移動した領域毎に対応する蒸着源をONし、それ以外をOFFに切り替える場合、均一な蒸発分布を有する高度に制御された基板サイズの面蒸着源が必要となるばかりでなく、OFFの蒸着源は未稼働になるため、処理効率の低い装置となる。
これに対し、本実施の形態では、上記したように、従来とは異なり、シャドウマスク81と蒸着源85とを一体化(相対位置を固定化)し、被成膜基板200であるTFT基板10とシャドウマスク81との間に隔壁26を設け、TFT基板10を、隔壁26を介してシャドウマスク81と接触した状態でその上を通過させて走査することで、シャドウマスク81の開口部82を通過した蒸着粒子をTFT基板10に蒸着させている。
すなわち、本実施の形態によれば、上記マスクユニット80を用いて、上記TFT基板10とマスクユニット80との間に一定の高さ(例えばg1)を有した隔壁26を設けた状態で、例えば、TFT基板10をマスクユニット80に対して相対移動させる。また、隔壁26間にシャドウマスク81の開口部82が存在するため、蒸着源85の射出口86から射出させた蒸着粒子を、上記シャドウマスク81の開口部82を介して上記TFT基板10の蒸着面における蒸着領域210に順次蒸着させることで、TFT基板10の蒸着領域210に、所定のパターンを成膜している。
また、本実施形態によれば、隣接画素とは隔壁26によって隔絶されているため、蒸着粒子が隣接画素に侵入することなく、混色による表示品位の低下を抑制することができる。また、シャドウマスク81は隔壁26にのみ接触しているため、シャドウマスク81が発光領域に接触するのを防止しTFT基板10上の有機EL素子が損傷するのを防止することができる。また、隔壁26の高さを充分に確保することにより、基板走査時にシャドウマスク81が振動しても、当該マスクが発光領域に接触するのを防止することができる。好ましくは隔壁間の幅に対し、1/10以上の高さをもつ隔壁26とすればよい。本実施形態においては、隔壁26間の幅は130μmであるので、13μm以上あればよい。
また、本実施形態によれば、従来とは異なり、TFT基板10(被成膜基板)よりも面積的に小さいシャドウマスク81(蒸着マスク)を用い、TFT基板10と同等サイズのマスクを用いる必要がないため、従来のマスクを用いた蒸着方法で問題となっていた、マスクの大型化に伴う自重撓みや延び、マスクフレームの超重量化などが発生しない。したがって、大型のTFT基板10に対しても、有機EL層のパターン形成が可能となる。
例えば、従来のマスク蒸着法で、シャドウマスクの大型化に伴う自重撓みなどによりシャドウマスクと被成膜基板との間に空隙が発生したとき、図16(a)に示すように、マスクの開口部に斜めに入射した蒸着粒子は、空隙を斜めに通過して基板に付着する。このため、入射角度および空隙の幅にしたがって蒸着ボケが発生する。入射角度の正接および空隙と、蒸着ボケとの関係は正比例関係となる。
一方本実施形態によれば、図2に示すように、シャドウマスク81上の1つの開口部82に対して、被成膜基板200上にはそれに対応する位置の両側に隔壁26が設けられている。このため、図16の(b)に示すように、斜めに入射した蒸着粒子は、隔壁26によって阻まれ、蒸着ボケは必然的に画素内に収まる。したがって、蒸着ボケ量が蒸着粒子の入射角度や隔壁26の高さに依存せず、また隣接画素に蒸着ボケが及んで混色や特性低下を招くことを確実に防ぐことができる。
また、隔壁26間にシャドウマスク81の開口部82が存在するため、正孔注入層兼正孔輸送層22や発光層23が隔壁26の上面に付着することがない。そのため、基板走査時に隔壁26上をシャドウマスク81が滑走しても、既に蒸着された膜の剥がれやそれによる有機EL素子の特性の損傷が発生する虞がない。
また、本実施形態によれば、蒸着源85からシャドウマスク81に向かってほぼ垂直に飛散(飛翔)した蒸着粒子は、シャドウマスク81の開口部82を通って、ほぼ垂直に飛翔してTFT基板10に付着し、蒸着膜211となる。このとき、TFT基板10とシャドウマスク81との間に一定の高さの隔壁26を設けたので、TFT基板10を走査している間も一定に保持されるため、幅および膜厚が均一な蒸着膜211を形成することができる。
したがって、本実施形態によれば、基板面内で均一にパターン形成された有機層を得ることができ、表示品位の高い有機EL表示装置1を実現することができる。
しかも、上記したようにTFT基板10を走査しながら蒸着を行うことで、材料利用効率を高くしたまま、均一性の高い蒸着膜211を上記TFT基板10に形成することができる。
上記したように、TFT基板10よりも面積的に小さいシャドウマスク81を使用していることから、シャドウマスクの大型化に伴ってシャドウマスクを保持するフレームが巨大化・超重量化し、それを取扱う装置も巨大化・複雑化し、製造工程における取り扱いの危険性が生じるといった問題が発生することを抑制することができる。したがって、装置の設計が容易になり(装置の縮小化)、またマスク交換等の安全性が向上する。
また、本実施形態では、図17の(a)に示すように断続部のない隔壁26を、サブ画素列を挟むように設けた構成を用いている。但し、本発明はこの構成に限らない。例えば、同図の(b)、(c)、(d)など、隔壁26を断続的に形成した構成が挙げられる。
このように断続的に形成すると、隔壁26のテーパー角が大きい場合に第2電極25が隔壁26の壁面で電気的接続が切れたとしても、断続部(断続的に形成された隔壁間の部分)を通じて第2電極25の電気的接続を確保することができる。
例えば、隔壁26の壁面が逆テーパー形状(テーパー角が90°を越える)となっていた場合、蒸着時に第2電極25は隔壁壁面に付着しないため、第2電極25が画素列方向にストライプ状に分断された構造となる。そうすると、ストライプ方向にしか電流の通路がなくなるため、第2電極25の抵抗が上がってしまい、第2電極25による電圧降下、並びに表示領域内での各画素への印加電圧の不均一が発生する。しかしながら、隔壁26に断続部があれば、電流の通路は網目状になるため、第2電極25の抵抗増加を抑制することができる。
但し、TFT基板10を走査しながら蒸着膜のパターン形成する際、例えば、図18の(a)に示すように、断続部を通じて蒸着粒子が隣接画素に侵入し、混色を招く虞がある。それを抑制するためには、図18の(b)に示すように、画素の平面図において、断続部を通過し得る直線が他の画素の発光領域上を通過しないようにすればよい。このような構成により、断続部を通過して隣接画素に侵入した蒸着粒子があったとしても、その蒸着粒子は他の画素の発光領域に付着することはない。したがって、混色は発生しない。
また、本実施形態によれば、上記したようにシャドウマスク81と蒸着源85との相対的な位置を固定していることから、基板走査に際し、例えばTFT基板10を移動させるだけでよく、従来のようにシャドウマスクを被成膜基板に接触させた状態で移動させたり、このようにシャドウマスクを接触させた被成膜基板に対して蒸着源を移動させたりする必要性がない。
したがって、シャドウマスクと被成膜基板とがずれないように強固に固定しつつ、なおかつ両方を移動させるための複雑な機構や、均一な膜厚を得るために蒸着源の精密な蒸着量制御、移動制御を行う不要がない。
さらに、本実施形態によれば、上記したようにシャドウマスク81と蒸着源85との相対的な位置を固定しているため、蒸着粒子が余計な部分(非蒸着領域)に付着することを防止するための遮蔽板は必要ではなく、たとえ遮蔽板を用いるとしても、遮蔽板を固定しておくだけでよく、構造を簡素なものとすることができる。
また、本実施形態では、マスクサイズの蒸着源85を使用しており、基板サイズの面蒸発源は不要であり、蒸発分布の均一性も、基板走査方向に対して垂直な方向のみで制御できていればよい。
加えて、従来のように基板サイズの蒸着源をON/OFFで切り替える必要がないため、処理効率が高くなる。
なお、本実施形態では、上記マスクユニット80が、真空チャンバ60内に固定配置された構成としたが、本実施形態はこれに限定されるものではない。
上記蒸着装置50は、上記基板移動機構70に代えて、被成膜基板200を固定する基板保持部材71(例えば静電チャック)を備えるとともに、上記マスクユニット80を、上記シャドウマスク81と蒸着源85との相対的な位置を保ったまま被成膜基板200に対して相対移動させるマスクユニット移動機構(マスクユニット移動手段)を備えていてもよい。あるいは、基板移動機構70およびマスクユニット移動機構の両方を備えていてもよい。
すなわち、上記被成膜基板200およびマスクユニット80は、その少なくとも一方が相対移動可能に設けられていればよく、何れを移動させる場合であっても、本発明の効果を得ることができる。
なお、上記基板移動機構70およびマスクユニット移動機構としては、例えば、ローラ式の移動機構であってもよく、油圧式の移動機構であってもよい。
上記したように被成膜基板200に対してマスクユニット80を相対移動させる場合、上記マスクユニット80は、例えばマスク保持部材87(例えば同一のホルダ)ごと、シャドウマスク81および蒸着源85を被成膜基板200に対して相対移動させる。これにより、上記シャドウマスク81と蒸着源85との相対的な位置を保ったまま被成膜基板200に対して上記マスクユニット80を相対移動させることができる。
このように、被成膜基板200に対してマスクユニット80を相対移動させる場合には、上記シャドウマスク81と蒸着源85とは、例えば、同一のホルダ(保持部材、保持手段)にて保持されることで、一体化されていることが好ましい。
但し、上記したようにマスクユニット80に対して被成膜基板200を相対移動させる場合には、上記シャドウマスク81と蒸着源85とは、相対的に位置が固定されていれば、必ずしも一体化されている必要はない。
例えば、上記マスクユニット80は、蒸着源85が真空チャンバ60の内壁における例えば底壁に固定されるとともに、マスク保持部材87が、上記真空チャンバ60の内壁の何れかに固定されることで、上記シャドウマスク81と蒸着源85との相対的な位置が固定されていても構わない。
また、上記シャドウマスク81の開口部82は、上記蒸着源85における射出口86の配置に合わせて、各射出口86が、平面視で何れかの開口部82内に位置するとともに、開口部82と射出口86とが1対1に対応して設けられている場合を例に挙げて説明したしかしながら、本実施形態は、これに限定されるものではない。開口部82と射出口86とは、必ずしも対向配置されている必要はなく、また、必ずしも1対1に対応していなくてもよい。
具体的には、開口部82のピッチpと射出口86のピッチとは一致しなくてもよい。また、開口部82の幅d5あるいは幅d6と射出口86の開口幅(開口径)とは一致していなくてもよい。例えば、図1に示す例において、射出口86の開口径は、開口部82の幅d6よりも大きくても小さくても構わない。また、一つの開口部82に対して複数の射出口86が設けられていてもよく、複数の開口部82に対して一つの射出口86が設けられていてもよい。また、複数の射出口86のうち一部(少なくとも一つ)の射出口86、あるいは、射出口86の一部の領域が、非開口部(つまり、シャドウマスク81における開口部82以外の領域(例えば開口部82・82間の領域))に対向して設けられていても構わない。
但し、シャドウマスク81の非開口部に蒸着粒子が付着する量を低減し、材料利用効率をできるだけ向上する観点からは、各射出口86の少なくとも一部(つまり、少なくとも一部の領域)が、一つまたは複数の開口部82に重畳するように、各射出口86が、それぞれ、開口部82に対向して設けられていることが好ましい。さらには、各射出口86が、平面視で何れかの開口部82内に位置するように射出口86と開口部82とが対向して設けられていることがより好ましい。
また、本実施形態では、シャドウマスク81の開口部82および蒸着源85の射出口86が、一次元に配列されている場合を例に挙げて説明した。しかしながら、本実施形態はこれに限定されるものではない。シャドウマスク81の開口部82と蒸着源85の射出口86とは、それぞれ、互いに対向して配置されていればよく、二次元に配列されていても構わない。
また、本実施形態では、シャドウマスク81の開口部82および蒸着源85の射出口86が、それぞれ複数設けられている場合を例に挙げて説明した。しかしながら、本実施形態はこれに限定されるものではない。シャドウマスク81は、開口部82を少なくとも1つ備えていればよく、蒸着源85は、射出口86を少なくとも1つ備えていればよい。
つまり、シャドウマスク81並びに蒸着源85は、開口部82並びに射出口86が、それぞれ1つだけ設けられている構成を有していてもよい。この場合でも、マスクユニット80および被成膜基板200のうち少なくとも一方を相対移動させて、蒸着粒子をシャドウマスク81の開口部82を介して被成膜基板200の蒸着領域210に順次蒸着させることで、被成膜基板200に所定のパターンの成膜を行うことができる。
また、本実施形態では、シャドウマスク81が、スリット状の開口部82を有している場合を例に挙げて説明した。しかしながら、上記開口部82の形状は、所望の蒸着パターンが得られるように適宜設定すればよく、特に限定されるものではない。
また、本実施形態では、基板移動機構70が、基板保持部材71として静電チャックを備えている場合を例に挙げて説明した。このように、被成膜基板200が静電チャックにより保持されていることで、被成膜基板200の自重による撓みの発生を効果的に防止することができる。
しかしながら、本実施形態はこれに限定されるものではなく、被成膜基板200の大きさによっては、例えば、上記基板保持部材71としては、基板にテンションを掛けて機械的に挟んで保持するローラ等の保持部材を用いても構わない。
また、本実施形態では、シャッタ89として、シャドウマスク81と蒸着源85との間に進退可能なシャッタが設けられている場合を例に挙げて説明した。しかしながら、本実施形態は、これに限定されるものではなく、例えば、蒸着源85として、ON/OFF切り替えが可能な蒸着源85を使用し、被成膜基板200における、蒸着不要な部分がシャドウマスク81の開口領域(つまり、開口部82に対向する領域)に位置する場合には、蒸着をOFFし、蒸着分子が飛翔しないようにしてもよい。
例えば、シャッタ89として、蒸着源85の射出口86を閉鎖することで蒸着粒子の射出(放出)を止めるシャッタ89が、蒸着源85に設けられている構成としてもよい。
あるいは、上記射出口86にシャッタ89を設ける代わりに、蒸着ON信号あるいは蒸着OFF信号に基づいて、蒸着源85の電源をON/OFFすることで、蒸着粒子の発生そのものを停止させる構成としても構わない。
何れにしても、本実施形態によれば、上記したように基板面積よりも小さなシャドウマスク81を使用するとともに、シャドウマスク81と蒸着源85とが一体化されていることから、従来のように複数の蒸着源(あるいは射出口)のうち一部の蒸着源(あるいは射出口)をON/OFF制御する必要はなく、非蒸着領域では、蒸着源85そのもの、つまり、全ての射出口86をONまたはOFFすればよい。したがって、複雑な機構を必要とせず、簡単にON/OFF制御することができる。
また、本実施形態では、上記したように、TFT基板10側から光を取り出すボトムエミッション型の有機EL表示装置1の製造方法を例に挙げて説明した。しかしながら、本実施形態はこれに限定されるものではない。本発明は、封止基板40側から光を取り出すトップエミッション型の有機EL表示装置1にも好適に適用することができる。
また、本実施形態では、TFT基板10および封止基板40の支持基板としてガラス基板を用いる場合を例に挙げて説明したが、本実施形態はこれに限定されるものではない。
これらTFT基板10並びに封止基板40における各支持基板としては、有機EL表示装置1がボトムエミッション型の有機EL表示装置である場合、ガラス基板以外に、例えば、プラスチック基板等の透明基板を用いることもできる。一方、上記有機EL表示装置1がトップエミッション型の有機EL表示装置である場合には、上記支持基板としては、上記したような透明基板以外に、例えば、セラミックス基板等の不透明な基板を用いることもできる。
また、本実施形態では、陽極(本実施形態では、第1電極21)が、マトリクス状に形成されている場合を例に挙げて説明した。しかしながら、上記陽極としては、有機EL層に正孔を供給する電極としての機能を有していれば、その形状、材質、並びに大きさは、特に限定されるものではなく、例えばストライプ状に形成されていても構わない。但し、有機EL素子の性質上、陽極および陰極のうち少なくとも一方は透明であることが好ましい。一般的には、透明な陽極が用いられる。
また、本実施形態において、上記走査速度、蒸着速度、上記TFT基板10の往復走査回数は、上記した値に限定されるものではない。これらを調整することにより、所望のタクトタイムで所望の膜厚を得ることができる。
また、被成膜基板200であるTFT基板10とシャドウマスク81との間の隙間g1や、上記蒸着源85とシャドウマスク81との間の隙間g2も、上記した値に限定されるものではない。
また、蒸着源85とシャドウマスク81との間の隙間g2は、蒸着粒子の空間的な広がりの分布や蒸着源85から放射される熱の影響を鑑みて適宜調整すればよい。
〔実施形態2〕
本実施の形態について主に図2の(b)、図19〜図23に基づいて説明すれば、以下の通りである。
なお、本実施の形態では、主に、上記した実施形態1との相違点について説明するものとし、実施形態1で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
上記実施形態1では、TFT基板10を走査しながらシャドウマスク81とのアライメントを行った場合を説明しているが、本発明はこれに限らず、走査前に十分なアライメントを行い、基板走査中はアライメントを行わない場合も可能である。このような場合、図19に示すように、被成膜基板200の蒸着領域210の側面に沿ってアライメントマーカ221が配置されている必要はなく、被成膜基板200の四隅等に配置されていればよい。
さらに、実施形態1と異なる点は、図2の(b)に示すように、TFT基板10の蒸着領域の形成面から突出して形成された、凸形状の隔壁26の端面と係合されるように、それと接触するシャドウマスク81の端面に凹み部81c(凹形状)が形成されていることである。図2の(b)は、図1のE部の他の構成例を示す模式図である。つまり、シャドウマスク81において、隔壁26と接触する部分の板厚は他の部分より小さくなっている。もちろん、隔壁26および凹み部81cの形状は図2に示す形状に限らない。例えば、隔壁26の端面を凹形状形成し、それと接触するシャドウマスク81の端面を凸形状に形成してもよい。
本実施形態では、凹み部81cの深さは10μmであり、また幅は40μmである。隔壁26の幅は接触部でおよそ26μmであったので、シャドウマスク81の凹み部81cと隔壁26との間には合計約14μmの空隙が空いている。また、シャドウマスク81に凹み部81cを形成することは、フォトリソグラフィ技術とエッチング時間の調整によって、容易に可能である。
したがって、隔壁26を介して被成膜基板200とシャドウマスク81とを接触したとき、隔壁26と凹み部81cとが噛み合うことにより、別に位置合わせを行う必要がなく、装置の複雑化、タクトタイムの増大を招かない。
以下、図20を参照し、TFT基板10に正孔注入層兼正孔輸送層22および発光層23の有機EL層をパターニング形成する際の方法を例として、実施形態1と異なる工程の部分のみ説明する。
実施形態1と同様にシャドウマスク81の位置調整を行った後、真空チャンバ60にTFT基板10を投入し、基板の同色画素列の方向が基板走査方向に一致するように、シャドウマスク81のアライメントマーカ84とTFT基板10のアライメントマーカ221を用いて調整を行った。その後、TFT基板10の端部で当該基板10とシャドウマスク81とを重ね合わせ、その部分で互いを隔壁26を介して接触させた。この時、図20の(a)のように、隔壁26がシャドウマスク81の凹み部81cに噛み合うようにした。すなわち、隔壁26はシャドウマスク81の凹み部81cでシャドウマスク81と接触している。
次に、TFT基板10を30mm/sで走査し、TFT基板10とシャドウマスク81とを接触させながら、TFT基板10がシャドウマスク81上を通過するように基板走査を行った。この時、蒸着時に、基板とシャドウマスクとの位置合わせは特段行わなかった。TFT基板10がシャドウマスク81の上を通過する時に、シャドウマスク81の開口部82を通じて、蒸着源85から飛散した蒸着粒子がTFT基板10の所望の位置に付着した。TFT基板10がシャドウマスク81を完全に通過した後には、膜厚15nmの当該正孔注入層兼正孔輸送層材料がTFT基板10に付着した。
次に、TFT基板10の走査方向を反転させ、同様の方法にて、同じ位置に当該正孔注入層兼正孔輸送層材料を蒸着した。これにより、膜厚30nmの正孔注入層兼正孔輸送層を得た。
同様の方法を用いて、発光層23もパターニング形成を行った。なお、赤の発光層23Rの蒸着の際は、図20の(b)のようなシャドウマスク81を用いた。すなわち、シャドウマスクには、隔壁26の部分にはいずれも凹み部が形成されているが、開口は赤の画素列のみ形成されている。
なお、その他の手順は実施形態1と同様である。
以上の構成により正孔注入層兼正孔輸送層22および発光層23がパターニング形成された有機EL表示装置1を完成させた。
本実施形態の構成によれば、シャドウマスク81の凹み部81cが隔壁26と噛み合っているため、蒸着時にTFT基板10とシャドウマスク81との位置合わせを特段行わなくても、互いの位置がずれて混色が発生することなく、所望の位置のみに蒸着を行うことができた。
なお、本実施形態では、蒸着時にTFT基板10とシャドウマスク81との位置合わせを行わなかったが、これに限らず、実施形態1と同じように、走査しながら位置合わせを行うこともできる。その場合、シャドウマスク81の凹み部81cと隔壁26との噛み合いの効果に加えて、アライメント機構によるTFT基板10とシャドウマスク81との位置合わせも同時に行うので、より精密な位置合わせを行うことができる。また、大まかな位置合わせはシャドウマスク81の凹み部81cと隔壁26との噛み合いにて行われるため、アライメント機構によるTFT基板10とシャドウマスク81との位置合わせは微調だけでよく、アライメント機構を簡略化ないし低コスト化できる効果もある。
また、本実施形態の構成によれば、蒸着時に位置合わせを行う必要がないため、シャドウマスク81とTFT基板10上に隔壁26とが接触してさえいれば、接触面がどのような形状となっていてもよい。例えば湾曲してもよい。シャドウマスク81をTFT基板10の面に押し付けることで、マスク面も基板面に容易に追随することができる。したがって、板厚の異なるガラス基板や様々なフレキシブル基板(例えば薄いプラスチック基板など)に対しても、本発明の効果を得ることができる。
なお、本実施形態では、図21に示すように、シャドウマスク81にテンション機構を付与せず、その代わりにマスク押し当て機構88’を用いている。もちろん、これに限らず、その他のマスク保持方法も用いても、またはテンション機構を付与することもできる。テンション機構を付与した場合、TFT基板10上の隔壁26とシャドウマスク81とがTFT基板10に端面に渡って接触するように、シャドウマスク81へ加える張力を適宜調整すればよい。また、上述したようなアライメント機構により蒸着時にシャドウマスク81の位置を調整する場合には、テンション機構によりマスクに張力が加えられていたほうが、操作上より好ましい。
本実施形態では、シャドウマスク81の凹み部81cの端部は矩形(垂直)としたが、これに限らず、凹み部81cと隔壁26が噛み合う構造である限り、様々な形状を用いることができる。また隔壁26についても、同様に様々な形状を用いることができる。
例えば、図22は、シャドウマスク81の凹み部81cと隔壁26の形状例を示す図である。これらの構造は、二重露光などのフォトリソグラフィ技術や湿式および乾式エッチングの処理条件で容易に作製することができる。同図(b)の形状(すなわち、凹み部81cの壁面と隔壁26の壁面が共に逆テーパー形状。ここで、凹み部81cの壁面が逆テーパーであるとは、凹み部81cを基準として、突出している部分の壁面が成す角度が90°を越える状態を言う)であれば、シャドウマスク81の凹み部81cが隔壁26に引っかかる状態となり、シャドウマスク81と隔壁26との接触力を強化することができる。なお、最初にシャドウマスク81を隔壁26に接触させる時には、シャドウマスク81をTFT基板10に単に押し付けるだけでは、このような引っかかる状態が形成できないため、最初に接触させる際には、シャドウマスク81の凹み部81cの幅を広くするか、あるいは隔壁26の幅を小さくして引っかかる状態が発生しないようにすればよい。その後、走査することによって、上記のようなシャドウマスク81の凹み部81cと隔壁26とが引っかかる状態を生じさせることができる。また、同図(c)のような形状であれば、シャドウマスク81とTFT基板10との位置ズレをより抑制することができる。
また、図23にシャドウマスク81の凹み部81cの壁面が順テーパー形状になっており、隔壁26の壁面が順テーパー形状になっている場合を示す。この場合、仮にTFT基板10とシャドウマスク81との位置が同図(a)のようにずれたとしても、隔壁26を介してTFT基板10とシャドウマスク81とを接触させる押し圧(図23の(b)の矢印を参照)によって、両方の壁面同士が滑りあい、結果として、位置ズレが補正される方向に力が働く。そのため、壁面の順テーパー構造は、位置ズレの防止に効果がある。
また、本実施形態の構造では、シャドウマスク81の凹み部81cの深さ分だけ、基板とマスクとの距離をより近付けることができる。そのため、隔壁26の壁面に付着する材料の量を減らすことができ、材料利用効率および蒸着速度の向上を図ることができる。
〔実施形態3〕
本実施の形態について図24に基づいて説明すれば、以下の通りである。
図24の(a)は、本実施形態にかかる蒸着装置の真空チャンバ内の、TFT基板10基板とシャドウマスク81の他の概略構成例を示す平面図であり、図24の(b)は、図24の(a)のC−C線矢視断面図である。
本実施形態において、実施形態1および2と異なる部分は、図24に示すように、TFT基板10の裏面にマグネット73(接触手段)が存在していることである。図24の(b)のように、基板保持部材71である静電チャック上にマグネット73が配置されている。シャドウマスク81は磁性を有するもの(例えばインバー材やSUSの特定種類など)を用い、マグネット73により吸引力が働くようになっている。
なお、実施形態1と同様の蒸着手順によって、有機EL表示装置を作製した。
本実施形態によれば、TFT基板10の裏面にマグネット73が存在するため、TFT基板10を走査した際、平面で見たときにシャドウマスク81とマグネット73とが近付きあうかまたは重なり合うようになると、磁力によって、シャドウマスク81がTFT基板10側に吸引される。したがって、隔壁26とシャドウマスク81との密着力がさらに増す。その密着力により、走査時の振動やたわみによって基板とマスク間に空隙が生じるのを防ぐことができ、結果として蒸着粒子が所望の画素領域以外に侵入して混色するのを防ぐことができる。ここで空隙とは隔壁26の最上部とシャドウマスク81との隙間を言う。
本実施形態では、マスクテンション機構88を用いたが、実施形態2と同様に、その代わりにマスク押し当て機構88’を用いたり、その他のマスク保持方法も用いることもできる。
〔実施形態4〕
本実施の形態について、図25、26に基づいて説明すれば、以下の通りである。
図25は、本実施形態にかかる蒸着装置の真空チャンバ内の、TFT基板10基板とシャドウマスク81のまた他の概略構成例を示す平面図である。実施形態3と異なる部分は、TFT基板10の裏面には、シャドウマスク81上のみにマグネット73が存在しており、そのマグネット73は、基板走査方向に複数分割されている点である。この分割されたマグネット73は、電磁石となっており、各々独立して磁力ON/OFFすることが可能である。装置断面図は、図24の(b)と同じであり、基板保持部材71である静電チャック上にマグネット73が配置されている。
しかしながら、実施形態3と異なり、マグネット73はTFT基板10と共に走査されない(但し、シャドウマスク81側を走査するときは、シャドウマスク81と共に走査される)。したがって、基板走査時には、基板保持部材71である静電チャックは、マグネット73上を滑走する。シャドウマスク81は磁性を有するもの(例えばインバー材やSUSの特定種類など)を用い、マグネット73により吸引力が働くようになっている。
蒸着手順は、実施形態1と同様であるが、その際、磁力の付与の仕方は図26のように行う。すなわち、同図の(a)に示すように、マグネット73の一列がTFT基板10と重なっている場合には、その一列のみが磁力ONされ、その他はOFFされる。
次にTFT基板10を走査し、同図(b)のようにマグネット73の二列が基板と重なっている場合は、その二列のみをONする。そのように、シャドウマスク81とマグネット73の間にTFT基板10が存在している時のみ磁力をONする。なお、TFT基板10がシャドウマスク81上を通過し終えた場合にも、同様に、シャドウマスク81とマグネット73間にTFT基板10が存在しない領域のマグネット73に対しては、マグネット73の磁力をOFFする。
以上のような手順によって、有機EL表示装置を作製した。
本実施形態によれば、マグネット73の磁力をONする時には、常にシャドウマスク81とマグネット73の間にTFT基板10が存在し、その磁力によって、シャドウマスク81がTFT基板10側に接触させられる。したがって、実施形態3と同様の効果を得ることができる。
さらに、本実施形態によれば、マグネット73はシャドウマスク81上ないしその周辺部分に設置されるだけであるので、その他の基板に付随する機構との機能的な干渉や物理的(配置的)干渉を防ぐことができる。また、シャドウマスク81上の小さなマグネット73でよいため、マグネット73の特性バラツキの影響を小さくすることができる。
なお、本実施形態においては、マグネット73上にTFT基板10が存在すると、そのマグネット73の磁力をONしたが、ONするタイミングはこれに限らない。例えば、マグネット73上にTFT基板10が存在してもONせず、マグネット73上に蒸着領域ないしその付近が差し掛かった時に磁力をONすることもできる。同様に、シャドウマスク81とマグネット73の間にまだTFT基板10が残っている状態においても、磁力によりシャドウマスク81とTFT基板10上の隔壁との接触力を付与する必要がない場合には、マグネット73の磁力をOFFすることができる。
なお、本実施形態の中では特に記載していないが、静電チャックがマグネットの表面を滑走する機構となっているため、それらの摩擦を低減するような構造が付与されていてもよい。例えば、マグネットあるいは静電チャックの表面に半球状の凸型構造(図示せず、接触面積低減構造)が多数形成されていてもよい。この構造により、マグネットと静電チャックとの接触面積が減り、互いの摩擦を低減することができる。また例えば、摩擦を低減するような表面処理がそれらの接触面になされていてもよい。さらには、摩擦をなくすため、マグネット73と静電チャックの間に空隙が形成されていてもよい。また容易にわかるように、静電チャック以外の基板保持方法やその他の部材がマグネットと接触する関係にあっても、上記の摩擦の問題は同様に適用し得る。
なお、上述した各実施形態に記載の蒸着方法では、デポアップにより蒸着を行っている場合を説明したが、蒸着源85がTFT基板10(被成膜基板200)の上方に配されており、上記したようにシャドウマスク81の開口部82を介して蒸着粒子を上方から下方に向かって被成膜基板200に蒸着(ダウンデポジション、以下、「デポダウン」と記す)させてもよい。
あるいは、蒸着源85は、横方向に向けて蒸着粒子を射出する機構を有しており、被成膜基板200の蒸着面(被成膜面)側が蒸着源85側を向いて垂直方向に立てられている状態で、シャドウマスク81を介して蒸着粒子を横方向に被成膜基板200に蒸着(サイドデポジション)させてもよい。
また、上記した各実施形態では、有機EL表示装置1がTFT基板10を備え、該TFT基板10上に有機層を形成する場合を例に挙げて説明したが、本発明はこれに限定されるものではない。上記有機EL表示装置1は、TFT基板10に代えて、有機層を形成する基板にTFTが形成されていないパッシブ型の基板であってもよく、被成膜基板200として、上記パッシブ型の基板を用いてもよい。
また、上記した各実施の形態では、上記したようにTFT基板10上に有機層を形成する場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、有機層に代えて、電極パターンを形成する場合にも好適に用いることができる。本発明にかかる蒸着装置50並びに蒸着方法は、上記したように有機EL表示装置1の製造方法以外にも、パターン化された膜を蒸着により成膜する、あらゆる製造方法並びに製造装置に対して好適に適用することができる。
<要点概要>
以上のように、上述した各実施の形態にかかる蒸着装置は、被成膜基板に所定のパターンの成膜を行う蒸着装置であって、上記被成膜基板上の成膜される領域間には、所定の高さの隔壁が立設され、被成膜基板に対向され、開口部を有し、かつ、被成膜基板の蒸着領域よりも面積が小さい蒸着マスクと、蒸着粒子を射出する射出口を有し、該射出口が上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと蒸着源との相対的な位置を固定したマスクユニットと、上記被成膜基板と蒸着マスクとを上記隔壁を介して接触させる接触手段と、上記蒸着マスクと被成膜基板とを上記隔壁を介して接触させた状態で、上記マスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させる移動手段とを備えている。
また、以上のように、上述した各実施の形態にかかる蒸着方法は、被成膜基板に所定のパターンの成膜を行う蒸着方法であって、上記被成膜基板上の成膜される領域間に、所定の高さの隔壁を立設する隔壁形成工程と、開口部を有し、かつ、被成膜基板の蒸着領域よりも面積が小さい蒸着マスクと、蒸着粒子を射出する射出口を有し、該射出口が上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと蒸着源との相対的な位置を固定したマスクユニットを準備し、上記蒸着マスクと被成膜基板とを上記隔壁を介して接触させる接触工程と、上記蒸着マスクと被成膜基板とを上記隔壁を介して接触させた状態で、上記マスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させて、上記蒸着粒子を上記蒸着マスクの開口部を介して被成膜基板の蒸着領域に順次蒸着させる蒸着工程とを備えている。
上記蒸着装置および蒸着方法によれば、従来とは異なり、蒸着マスクと被成膜基板とが固定されておらず、蒸着マスクと蒸着源との相対的な位置を固定しているため、上記したように被成膜基板の蒸着領域よりも面積が小さい蒸着マスクを用いて、上記マスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させて蒸着を行うことができる。
また、被成膜基板上の成膜される領域間に所定の高さの隔壁を立設し、蒸着マスクと被成膜基板とを、隔壁を介して接触させている。
このため、蒸着マスクの大型化に伴う自重撓みや延びの問題が発生せず、大型の基板に対しても有機層のパターン形成が可能となるのみならず、位置精度の高いパターン形成並びに高精細化を行うことができる。また、被成膜基板が蒸着マスクに直接接触せず、蒸着マスクにより被成膜基板が損傷されることがない。さらに、隔壁が、被成膜基板上の成膜される領域間に所定の高さで設けられているので、蒸着時、成膜される領域同士での蒸着粒子の飛散を防止して、隣接画素に蒸着ボケが及んで混色や特性低下を招くことを確実に防ぐことができる。
また、上記マスクユニットと被成膜基板との間に一定の隔壁を有した状態でマスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させて蒸着を行うことで、幅および膜厚が均一な成膜パターン(蒸着膜)を形成することができる。
また、上記蒸着装置および蒸着方法によれば、上記したように被成膜基板の蒸着領域よりも面積が小さい蒸着マスクを使用することから、蒸着マスクの大型化に伴って蒸着マスクを保持するフレームが巨大化・超重量化することで生じる問題の発生も抑制、回避することができる。
したがって、上述した各実施の形態によれば、大型の基板への蒸着パターンの形成が可能な蒸着方法および蒸着装置、並びに、有機EL表示装置の製造方法を提供することができる。
上記蒸着装置において、上記蒸着マスクは、上記隔壁に係合する係合部を有していることが好ましい。
例えば、上記隔壁の断面が凸形状であり、上記係合部の断面が凹形状であってもよいし、上記隔壁の断面が凹形状であり、上記係合部の断面が凸形状であってもよい。また、上記隔壁の壁面が順テーパー形状であり、上記係合部の壁面が上記被成膜基板に向かって逆テーパー形状であってもよいし、上記隔壁の壁面が逆テーパー形状であり、上記係合部の壁面が上記被成膜基板に向かって順テーパー形状であってもよい。
上記構成によれば、上記蒸着マスクは、上記係合部で上記隔壁と接触するので、上記蒸着マスクと上記被成膜基板との位置合わせが容易になる。例えば、凸形状の構成と対応する凹形状の構成の噛み合い、または、順テーパー形状の構成と対応する順テーパー形状の構成との係合によって、位置ズレなどを補正することができる。このため、上記マスクユニットおよび上記被成膜基板のうち少なくとも一方を相対移動させて蒸着を行うとき、別途位置合わせを行うための手段を設ける必要がなく、装置の複雑化、タクトタイムの増大を招かない。
上記蒸着装置において、上記隔壁は、上記移動手段が相対移動させる方向に沿ってストライプ状に形成されることが好ましい。
上記構成によれば、上記マスクユニットおよび上記被成膜基板のうち少なくとも一方を相対移動させて蒸着を行うとき、隔壁により、両者の相対移動方向に沿った位置合わせ効果を奏する。
上記蒸着装置において、上記隔壁は、断続的に複数形成されることが好ましい。さらに、上記隔壁が断続する部分を通過し得る直線が、上記被成膜基板の画素発光領域上を通過しないように構成することがより好ましい。
上記構成によれば、上記隔壁上記形成される第2電極が、隔壁の壁面で電気的接続が切れたとしても、隔壁の断続部分を通じて電気的接続できる。つまり、上記隔壁を断続的に複数形成することで、電流の通路は網目状になり、第2電極の抵抗増加を抑制することができる。
さらに、上記隔壁が断続する部分を通過し得る直線が、上記被成膜基板の画素発光領域上を通過しないことにより、断続部分を通過して隣接画素に侵入した蒸着粒子があったとしても、その蒸着粒子は他の画素の発光領域に付着することはない。したがって、混色を防止することができる。
上記蒸着装置において、上記接触手段は、上記被成膜基板の上記蒸着マスクとの対向する面の裏面に設けられるマグネットであることが好ましい。さらに、上記マグネットは、上記蒸着マスクと対向する位置に設けられることが好ましい。
上記構成によれば、接触手段となるマグネットの磁力によって、上記蒸着マスクが上記被成膜基板に立設された上記隔壁と接触する。また、上記マグネットを、上記蒸着マスクと対向する位置に設けることで、蒸着マスクを被成膜基板側に吸引する。したがって、被成膜基板と蒸着マスクとの接触力が増す。その接触力により、相対移動時の振動やたわみによって被成膜基板と蒸着マスク間に空隙が生じるのを防ぐことができ、結果として蒸着粒子が所望の画素領域以外に侵入して混色するのを防ぐことができる。
また、上記マグネットは、その磁力が制御可能であることが好ましい。
さらに、上記マグネットは、上記移動手段が相対移動させる方向に沿って複数配置され、当該方向に垂直かつ上記被成膜基板に平行な方向に延びるストライプ形状であることが好ましい。
さらに、上記マグネットの磁力は、当該マグネットと上記蒸着マスクとの間に上記被成膜基板が存在する時に発生するように制御されることが好ましい。
上記構成によれば、ストライプ形状の小さなマグネットを複数配置することで、マグネットの特性バラツキの影響を小さくすることができる。
また、上記マグネットと上記蒸着マスクとの間に上記被成膜基板が存在する時にそのマグネットの磁力をONし、上記マグネットと上記蒸着マスクとの間に上記被成膜基板が存在しない時にそのマグネットの磁力をOFFにすることができる。つまり、磁力により蒸着マスクと被成膜基板との密着力を付与する必要の場合のみ、マグネットの磁力が発生するので、マグネットの特性バラツキの影響をさらに小さくすることができる。
上記蒸着装置において、上記マグネットの上記被成膜基板との接触面に、上記被成膜基板との接触面積を低減させる接触面積低減構造が形成されていることが好ましい。
上記構成によれば、上記マグネットと上記被成膜基板との接触面積を低減することで、互いの摩擦を低減することができる。
上記蒸着装置において、上記接触手段は、上記被成膜基板の上記蒸着マスクと対向する面の裏面に接触して上記被成膜基板を保持する静電チャックであることが好ましい。
上記構成によれば、上記被成膜基板が大型であっても、上記静電チャックにて吸着されることで自重による撓みが防止できる。
ここで、上記接触面積低減構造は、半球状の凸型構造であることが好ましい。これにより、上記マグネットと上記被成膜基板との接触、または、上記静電チャックと上記被成膜基板との接触が点接触になるので、接触面接が少なくなり、互いの摩擦を低減することができる。
上記蒸着装置において、上記蒸着マスクは、上記蒸着マスクの短軸方向の辺が、被成膜基板の蒸着領域における、上記蒸着マスクの短軸方向に対向する辺の幅よりも短く、上記蒸着マスクの長軸方向の辺が、被成膜基板の蒸着領域における、上記蒸着マスクの長軸方向の辺に対向する辺の幅よりも長い、矩形状の蒸着マスクであることが好ましい。
上記構成によれば、例えば、上記蒸着マスクの長手方向両側部にアライメントマーカ部を形成することができる。したがって、アライメントを容易かつより精密に行うことができる。
上記蒸着装置において、上記被成膜基板および上記蒸着マスク上には、それぞれアライメントマーカが形成され、それぞれの対応するアライメントマーカを用いて、上記被成膜基板と上記蒸着マスクとの位置合わせを行う位置検出手段を備えることが好ましい。
上記構成によれば、上記被成膜基板と上記蒸着マスクとのアライメントを容易かつ精密に行うことができる。
上記蒸着装置において、上記マスクユニットは、上記射出口が、それぞれ、上記蒸着マスクの開口部に対向して設けられたマスクユニットであることが好ましい。
上記構成によれば、蒸着マスクの非開口部に蒸着粒子が付着する量を低減することができるので、材料利用効率を向上させることができる。
上記蒸着方法において、被成膜基板の蒸着領域においてマスクユニットおよび被成膜基板のうち少なくとも一方を連続的に相対移動させながら上記蒸着粒子を被成膜基板の蒸着領域に順次蒸着させることが好ましい。
このようにマスクユニットおよび被成膜基板のうち少なくとも一方を連続的に相対移動させながら蒸着を行うことで、基板が相対移動する方向に蒸着粒子の飛翔分布があっても、当該方向の分布が平均化される。このため、基板面内で均一にパターン形成された蒸着膜を得ることができる。
上記蒸着方法の上記蒸着工程では、マスクユニットおよび被成膜基板のうち少なくとも一方を、往復移動させることが好ましい。
従来、蒸着レートを可変させるには、例えば蒸着源にルツボを用いる場合、温度により制御を行う必要があった。このため、温度の安定化に時間がかかったり、温度のふらつきに伴って蒸着レートにバラツキが生じたりし易いという問題点があった。
しかしながら、上記の構成によれば、温度制御ではなく、往復移動の回数で膜厚を制御することができるため、そのような不具合は発生しない。
また、特に、前記したように被成膜基板の蒸着領域においてマスクユニットおよび被成膜基板のうち少なくとも一方を連続的に相対移動させながら上記蒸着粒子を被成膜基板の蒸着領域に順次蒸着させる場合に、上記したような往復移動を行う場合、被成膜基板の停止は、基板が相対移動する方向を反転させる一瞬のみで、移動中も蒸着を行うため、タクトタイムが長くならない。
上記蒸着方法の上記蒸着工程では、上記被成膜基板における上記蒸着粒子の蒸着が不要な領域では、上記蒸着源からの蒸着粒子の射出を停止させることが好ましい。
このように上記被成膜基板における上記蒸着粒子の蒸着が不要な領域では、上記蒸着源からの蒸着粒子の射出を停止させることで、余計な部分(非蒸着領域)への蒸着を防止することができる。
また、上記所定のパターンは、有機エレクトロルミネッセンス素子における有機層とすることができる。上記蒸着方法は、有機エレクトロルミネッセンス素子の製造に好適に用いることができる。
そこで、以上のように、上述した各実施の形態にかかる有機エレクトロルミネッセンス表示装置の製造方法は、TFT基板上に第1電極を作製するTFT基板・第1電極作製工程と、上記TFT基板上に少なくとも発光層を含む有機層を蒸着する有機層蒸着工程と、第1電極とは逆の極性を有する第2電極を蒸着する第2電極蒸着工程と、上記有機層および第2電極を含む有機EL素子を封止部材で封止する封止工程とを有する有機EL表示装置の製造方法であって、上記有機層蒸着工程は、上述した蒸着方法の上記隔壁形成工程、上記接触工程および上記蒸着工程を有している。
上記構成によれば、大型の基板に対しても有機層のパターン形成が可能となるのみならず、位置精度の高いパターン形成並びに高精細化を行う有機エレクトロルミネッセンス表示装置を製造することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の蒸着装置並びに蒸着方法は、例えば、有機EL表示装置における有機層の塗り分け形成等の成膜プロセスに用いられる、有機EL表示装置の製造装置並びに製造方法等に好適に用いることができる。
1 有機EL表示装置
2 画素
2R・2G・2B サブ画素
10 TFT基板(被成膜基板)
20 有機EL素子
21 第1電極
22 正孔注入層兼正孔輸送層(有機層)
23R・23G・23B 発光層(有機層)
24 電子輸送層兼電子注入層(有機層)
25 第2電極
26 隔壁
50 蒸着装置
60 真空チャンバ
70 基板移動機構(移動手段)
71 基板保持部材(接触手段)
72 モータ
73 マグネット(接触手段)
80 マスクユニット
80R・80G・80B マスクユニット
81 シャドウマスク(蒸着マスク)
81a 長辺
81b 短辺
82 開口部
83 アライメントマーカ部
84 アライメントマーカ
85 蒸着源
86 射出口
87 マスク保持部材(接触手段)
88 マスクテンション機構(接触手段)
88’ マスク押し当て機構(接触手段)
89 シャッタ
90 イメージセンサ
100 制御回路
101 画像検出部
102 演算部
103 モータ駆動制御部
104 蒸着ON/OFF制御部
105 シャッタ駆動制御部
200 被成膜基板
210 蒸着領域
210a 長辺
210b 短辺
211 蒸着膜
220 アライメントマーカ部
221 アライメントマーカ

Claims (21)

  1. 被成膜基板に所定のパターンの成膜を行う蒸着装置であって、
    上記被成膜基板上の成膜される領域間には、所定の高さの隔壁が立設され、
    被成膜基板に対向され、開口部を有し、かつ、被成膜基板の蒸着領域よりも面積が小さい蒸着マスクと、蒸着粒子を射出する射出口を有し、該射出口が上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと蒸着源との相対的な位置を固定したマスクユニットと、
    上記被成膜基板と蒸着マスクとを上記隔壁を介して接触させる接触手段と、
    上記蒸着マスクと被成膜基板とを上記隔壁を介して接触させた状態で、上記マスクユニットおよび被成膜基板のうち少なくとも一方を相対移動させる移動手段とを備え、
    上記蒸着マスクは、上記隔壁に係合する係合部を有していることを特徴とする蒸着装置。
  2. 上記隔壁の断面は、凸形状であり、
    上記係合部の断面は、凹形状であることを特徴とする請求項1に記載の蒸着装置。
  3. 上記隔壁の断面は、凹形状であり、
    上記係合部の断面は、凸形状であることを特徴とする請求項1に記載の蒸着装置。
  4. 上記隔壁の壁面は、逆テーパー形状であり、
    上記係合部の壁面は、上記被成膜基板に向かって逆テーパー形状であることを特徴とする請求項2に記載の蒸着装置。
  5. 上記隔壁の壁面は、順テーパー形状であり、
    上記係合部の壁面は、上記被成膜基板に向かって順テーパー形状であることを特徴とする請求項に記載の蒸着装置。
  6. 上記隔壁は、上記移動手段が相対移動させる方向に沿ってストライプ状に形成されていることを特徴とする請求項1〜5の何れか1項に記載の蒸着装置。
  7. 上記隔壁は、断続的に複数形成されていることを特徴とする請求項6に記載の蒸着装置。
  8. 上記隔壁が断続する部分を通過し得る直線が、上記被成膜基板の画素発光領域上を通過しないように、上記隔壁が形成されていることを特徴とする請求項7に記載の蒸着装置。
  9. 上記接触手段は、上記被成膜基板の上記蒸着マスクと対向する面の裏面に設けられるマグネットであることを特徴とする請求項1〜8の何れか1項に記載の蒸着装置。
  10. 上記マグネットは、上記蒸着マスクと対向する位置に設けられることを特徴とする請求項9に記載の蒸着装置。
  11. 上記マグネットは、その磁力が制御可能であることを特徴とする請求項9または10に記載の蒸着装置。
  12. 上記マグネットは、上記移動手段が相対移動させる方向に沿って複数配置され、当該方向に垂直かつ上記被成膜基板に平行な方向に延びるストライプ形状であることを特徴とする請求項11に記載の蒸着装置。
  13. 上記マグネットの磁力は、当該マグネットと上記蒸着マスクとの間に上記被成膜基板が存在する時に発生するように制御されることを特徴とする請求項12に記載の蒸着装置。
  14. 上記マグネットの上記被成膜基板との接触面に、上記被成膜基板との接触面積を低減させる接触面積低減構造が形成されていることを特徴とする請求項9〜13の何れか1項に記載の蒸着装置。
  15. 上記接触手段は、上記被成膜基板の上記蒸着マスクとの対向する面の裏面に接触して上記被成膜基板を保持する静電チャックであることを特徴とする請求項1〜8の何れか1項に記載の蒸着装置。
  16. 上記静電チャックの上記被成膜基板との接触面に、上記被成膜基板との接触面積を低減させる接触面積低減構造が形成されていることを特徴とする請求項15に記載の蒸着装置。
  17. 上記接触面積低減構造は、半球状の凸型構造であることを特徴とする請求項14または16に記載の蒸着装置。
  18. 上記蒸着マスクは、上記蒸着マスクの短軸方向の辺が、被成膜基板の蒸着領域における、上記蒸着マスクの短軸方向に対向する辺の幅よりも短く、上記蒸着マスクの長軸方向の辺が、被成膜基板の蒸着領域における、上記蒸着マスクの長軸方向の辺に対向する辺の幅よりも長い、矩形状の蒸着マスクであることを特徴とする請求項1〜17の何れか1項に記載の蒸着装置。
  19. 上記被成膜基板および上記蒸着マスク上には、それぞれアライメントマーカが形成され、
    それぞれの対応するアライメントマーカを用いて、上記被成膜基板と上記蒸着マスクとの位置合わせを行う位置検出手段を備えることを特徴とする請求項1〜18の何れか1項に記載の蒸着装置。
  20. 上記マスクユニットは、上記射出口が、それぞれ、上記蒸着マスクの開口部に対向して設けられたマスクユニットである請求項1〜19の何れか1項に記載の蒸着装置。
  21. 上記所定のパターンが、有機エレクトロルミネッセンス素子における有機層であることを特徴とする請求項1〜20の何れか1項に記載の蒸着装置。
JP2012539685A 2010-10-19 2011-10-12 蒸着装置 Active JP5298244B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012539685A JP5298244B2 (ja) 2010-10-19 2011-10-12 蒸着装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010234625 2010-10-19
JP2010234625 2010-10-19
PCT/JP2011/073426 WO2012053402A1 (ja) 2010-10-19 2011-10-12 蒸着装置、蒸着方法、並びに、有機エレクトロルミネッセンス表示装置の製造方法
JP2012539685A JP5298244B2 (ja) 2010-10-19 2011-10-12 蒸着装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013126930A Division JP5623598B2 (ja) 2010-10-19 2013-06-17 蒸着装置、蒸着方法、並びに、有機エレクトロルミネッセンス表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP5298244B2 true JP5298244B2 (ja) 2013-09-25
JPWO2012053402A1 JPWO2012053402A1 (ja) 2014-02-24

Family

ID=45975119

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012539685A Active JP5298244B2 (ja) 2010-10-19 2011-10-12 蒸着装置
JP2013126930A Active JP5623598B2 (ja) 2010-10-19 2013-06-17 蒸着装置、蒸着方法、並びに、有機エレクトロルミネッセンス表示装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013126930A Active JP5623598B2 (ja) 2010-10-19 2013-06-17 蒸着装置、蒸着方法、並びに、有機エレクトロルミネッセンス表示装置の製造方法

Country Status (4)

Country Link
US (2) US20130199445A1 (ja)
JP (2) JP5298244B2 (ja)
CN (1) CN103168114B (ja)
WO (1) WO2012053402A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012099019A1 (ja) * 2011-01-19 2012-07-26 シャープ株式会社 被成膜基板、有機el表示装置および蒸着方法
US10679883B2 (en) * 2012-04-19 2020-06-09 Intevac, Inc. Wafer plate and mask arrangement for substrate fabrication
JP6019372B2 (ja) * 2012-06-20 2016-11-02 株式会社Joled 発光素子及び発光パネル
JP6302186B2 (ja) * 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
KR102006878B1 (ko) * 2012-12-27 2019-08-05 삼성디스플레이 주식회사 기판 검사식각 복합장치 및 이를 구비하는 기판 처리장치
CN103160798A (zh) * 2013-02-26 2013-06-19 上海和辉光电有限公司 侦测蒸发源的装置及方法
CN103292709B (zh) * 2013-05-24 2015-09-09 深圳市华星光电技术有限公司 测长机日常检测与自动补正方法
KR102081282B1 (ko) * 2013-05-27 2020-02-26 삼성디스플레이 주식회사 증착용 기판이동부, 이를 포함하는 증착장치, 이를 이용한 유기발광 디스플레이 장치 제조방법 및 유기발광 디스플레이 장치
KR102069189B1 (ko) * 2013-06-17 2020-01-23 삼성디스플레이 주식회사 유기층 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
JPWO2015041053A1 (ja) * 2013-09-19 2017-03-02 株式会社Joled 有機発光素子の製造方法および表示装置の製造方法
WO2015174464A1 (ja) * 2014-05-14 2015-11-19 シャープ株式会社 有機エレクトロルミネッセンス表示装置
KR102123335B1 (ko) * 2015-01-12 2020-06-17 어플라이드 머티어리얼스, 인코포레이티드 프로세싱 챔버에서 층 증착 동안에 기판 캐리어 및 마스크 캐리어를 지지하기 위한 홀딩 어레인지먼트, 기판 상에 층을 증착하기 위한 장치, 및 기판을 지지하는 기판 캐리어와 마스크 캐리어를 정렬시키기 위한 방법
KR102352280B1 (ko) * 2015-04-28 2022-01-18 삼성디스플레이 주식회사 마스크 프레임 조립체 제조 장치 및 이를 이용한 마스크 프레임 조립체 제조 방법
KR102411542B1 (ko) * 2015-05-19 2022-06-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 픽셀 패터닝 및 픽셀 위치 검사 방법과 그 패터닝에 사용되는 마스크
JP6596106B2 (ja) * 2016-01-26 2019-10-23 鴻海精密工業股▲ふん▼有限公司 蒸着マスクの製造方法及びその蒸着マスクを使った有機発光ダイオードの製造方法
WO2017154234A1 (ja) * 2016-03-10 2017-09-14 鴻海精密工業股▲ふん▼有限公司 蒸着マスク、蒸着装置、蒸着方法及び有機el表示装置の製造方法
CN105714249A (zh) * 2016-04-19 2016-06-29 上海和辉光电有限公司 掩膜板、蒸镀装置及蒸镀方法
KR101988115B1 (ko) * 2016-07-18 2019-06-12 황창훈 마이크로 오엘이디 제조용 원형 면소스, 및 이를 구비한 원형 면소스 증착장치
WO2018135255A1 (ja) * 2017-01-17 2018-07-26 大日本印刷株式会社 蒸着マスク及び蒸着マスクの製造方法
JP6785171B2 (ja) * 2017-03-08 2020-11-18 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにプラズマ原子層成長装置
WO2018179528A1 (ja) * 2017-03-27 2018-10-04 パイオニア株式会社 発光装置
WO2018179133A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ
CN106939408B (zh) * 2017-05-08 2019-09-13 武汉华星光电技术有限公司 一种蒸镀装置
US10422029B2 (en) * 2017-08-21 2019-09-24 Sakai Display Products Corporation Vapor deposition apparatus, vapor deposition method and method of manufacturing organic el display apparatus
CN107475675A (zh) * 2017-09-11 2017-12-15 武汉华星光电半导体显示技术有限公司 蒸镀机
US11066742B2 (en) * 2017-09-28 2021-07-20 Sharp Kabushiki Kaisha Vapor deposition mask
CN111149055A (zh) * 2017-09-29 2020-05-12 夏普株式会社 光掩膜、显示装置以及显示装置的制造方法
KR101893309B1 (ko) * 2017-10-31 2018-08-29 캐논 톡키 가부시키가이샤 얼라인먼트 장치, 얼라인먼트 방법, 성막장치, 성막방법, 및 전자 디스바이스 제조방법
WO2019084840A1 (en) * 2017-11-01 2019-05-09 Boe Technology Group Co., Ltd. Evaporation plate for depositing deposition material on substrate, evaporation apparatus, and method of depositing deposition material on substrate
CN108220904B (zh) * 2018-01-03 2021-03-02 京东方科技集团股份有限公司 接触板及蒸镀设备
KR102591646B1 (ko) * 2018-06-29 2023-10-20 삼성디스플레이 주식회사 증착 장치 및 증착 장치의 마그넷 플레이트 얼라인 방법
KR102459872B1 (ko) * 2018-07-31 2022-10-26 캐논 톡키 가부시키가이샤 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조방법
US10566168B1 (en) * 2018-08-10 2020-02-18 John Bennett Low voltage electron transparent pellicle
KR102085446B1 (ko) * 2018-09-21 2020-03-05 캐논 톡키 가부시키가이샤 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법
KR102430361B1 (ko) * 2018-09-21 2022-08-05 캐논 톡키 가부시키가이샤 흡착장치, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
JP7194006B2 (ja) * 2018-12-18 2022-12-21 キヤノントッキ株式会社 基板載置方法、成膜方法、成膜装置、および有機elパネルの製造システム
US11056277B2 (en) * 2018-12-28 2021-07-06 Applied Materials, Inc. Magnetized substrate carrier apparatus with shadow mask for deposition
US11189516B2 (en) 2019-05-24 2021-11-30 Applied Materials, Inc. Method for mask and substrate alignment
WO2020242611A1 (en) 2019-05-24 2020-12-03 Applied Materials, Inc. System and method for aligning a mask with a substrate
US11196360B2 (en) 2019-07-26 2021-12-07 Applied Materials, Inc. System and method for electrostatically chucking a substrate to a carrier
US10916464B1 (en) 2019-07-26 2021-02-09 Applied Materials, Inc. Method of pre aligning carrier, wafer and carrier-wafer combination for throughput efficiency
US11756816B2 (en) 2019-07-26 2023-09-12 Applied Materials, Inc. Carrier FOUP and a method of placing a carrier
JP2021026844A (ja) * 2019-08-01 2021-02-22 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102520050B1 (ko) * 2019-09-07 2023-04-07 캐논 톡키 가부시키가이샤 흡착 장치, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
JP7449215B2 (ja) * 2019-10-11 2024-03-13 キヤノントッキ株式会社 アライメント装置、アライメント方法、成膜装置及び成膜方法
JP7749925B2 (ja) * 2020-03-13 2025-10-07 大日本印刷株式会社 有機デバイスの製造装置の蒸着室の評価方法
CN111621743A (zh) * 2020-06-10 2020-09-04 京东方科技集团股份有限公司 掩膜板
JP7518680B2 (ja) * 2020-07-10 2024-07-18 キヤノン株式会社 有機デバイス、表示装置、光電変換装置、電子機器、照明装置、移動体用の灯具および移動体
JP2025035853A (ja) * 2023-09-04 2025-03-14 キヤノントッキ株式会社 アライメント装置、アライメント方法、成膜装置及び製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227276A (ja) * 1995-02-21 1996-09-03 Pioneer Electron Corp 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JP2000188179A (ja) * 1998-12-22 2000-07-04 Nec Corp 有機薄膜elデバイスの製造方法
JP2004103341A (ja) * 2002-09-09 2004-04-02 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子の製造方法
JP2006028583A (ja) * 2004-07-15 2006-02-02 Semiconductor Energy Lab Co Ltd 製造装置
JP2007141821A (ja) * 2005-10-17 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009277510A (ja) * 2008-05-15 2009-11-26 Canon Inc 有機発光素子の製造方法及び成膜装置
JP2010116591A (ja) * 2008-11-12 2010-05-27 Toshiba Mobile Display Co Ltd 蒸着装置及び有機el表示装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701055A (en) * 1994-03-13 1997-12-23 Pioneer Electronic Corporation Organic electoluminescent display panel and method for manufacturing the same
US5688551A (en) 1995-11-13 1997-11-18 Eastman Kodak Company Method of forming an organic electroluminescent display panel
US6592933B2 (en) * 1997-10-15 2003-07-15 Toray Industries, Inc. Process for manufacturing organic electroluminescent device
JP2000096211A (ja) * 1998-09-24 2000-04-04 Stanley Electric Co Ltd 真空成膜用マスクおよびそれを用いた薄膜素子製造方法
TW490714B (en) * 1999-12-27 2002-06-11 Semiconductor Energy Lab Film formation apparatus and method for forming a film
JP4078813B2 (ja) * 2001-06-12 2008-04-23 ソニー株式会社 成膜装置および成膜方法
JP4534011B2 (ja) * 2004-06-25 2010-09-01 京セラ株式会社 マスクアライメント法を用いたディスプレイの製造方法
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
DE102007027435A1 (de) * 2007-06-14 2008-12-18 X-Fab Semiconductor Foundries Ag Verfahren und Vorrichtung zur strukturierten Schichtabscheidung auf prozessierten Mikrosystemtechnikwafern
KR20090041316A (ko) * 2007-10-23 2009-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 발광 장치의 제작 방법
KR20100026655A (ko) * 2008-09-01 2010-03-10 삼성모바일디스플레이주식회사 박막 증착용 마스크 및 이를 이용한 유기전계발광 소자의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227276A (ja) * 1995-02-21 1996-09-03 Pioneer Electron Corp 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JP2000188179A (ja) * 1998-12-22 2000-07-04 Nec Corp 有機薄膜elデバイスの製造方法
JP2004103341A (ja) * 2002-09-09 2004-04-02 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス素子の製造方法
JP2006028583A (ja) * 2004-07-15 2006-02-02 Semiconductor Energy Lab Co Ltd 製造装置
JP2007141821A (ja) * 2005-10-17 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009277510A (ja) * 2008-05-15 2009-11-26 Canon Inc 有機発光素子の製造方法及び成膜装置
JP2010116591A (ja) * 2008-11-12 2010-05-27 Toshiba Mobile Display Co Ltd 蒸着装置及び有機el表示装置の製造方法

Also Published As

Publication number Publication date
US9741932B2 (en) 2017-08-22
JP2013239441A (ja) 2013-11-28
CN103168114B (zh) 2015-09-23
JPWO2012053402A1 (ja) 2014-02-24
US20160260902A1 (en) 2016-09-08
JP5623598B2 (ja) 2014-11-12
WO2012053402A1 (ja) 2012-04-26
CN103168114A (zh) 2013-06-19
US20130199445A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
JP5298244B2 (ja) 蒸着装置
JP5269256B2 (ja) 蒸着方法及び蒸着装置
JP5259886B2 (ja) 蒸着方法及び蒸着装置
JP5350547B2 (ja) 被成膜基板および有機el表示装置
JP5384755B2 (ja) 被成膜基板、有機el表示装置
CN103124803B (zh) 蒸镀方法、蒸镀装置和有机el显示装置
JP5329718B2 (ja) 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法
CN103314464B (zh) 被成膜基板、有机el显示装置和蒸镀方法
JP5313406B2 (ja) 被成膜基板、有機el表示装置
US9614155B2 (en) Vapor deposition apparatus, vapor deposition method, and method for producing organic electroluminescent element

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Ref document number: 5298244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150