[go: up one dir, main page]

JP5248170B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5248170B2
JP5248170B2 JP2008096918A JP2008096918A JP5248170B2 JP 5248170 B2 JP5248170 B2 JP 5248170B2 JP 2008096918 A JP2008096918 A JP 2008096918A JP 2008096918 A JP2008096918 A JP 2008096918A JP 5248170 B2 JP5248170 B2 JP 5248170B2
Authority
JP
Japan
Prior art keywords
layer wiring
electric fuse
upper layer
fuse
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008096918A
Other languages
English (en)
Other versions
JP2009252870A (ja
Inventor
浩嗣 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008096918A priority Critical patent/JP5248170B2/ja
Priority to US12/382,678 priority patent/US8228158B2/en
Priority to DE102009016056A priority patent/DE102009016056A1/de
Priority to CN200910132972.5A priority patent/CN101552259B/zh
Publication of JP2009252870A publication Critical patent/JP2009252870A/ja
Application granted granted Critical
Publication of JP5248170B2 publication Critical patent/JP5248170B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W20/493
    • H10W20/47
    • H10W20/48

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、電気ヒューズが設けられた半導体装置に関する。
従来、半導体装置にヒューズを搭載し、ヒューズを切断して抵抗値を調整したり、不良素子を切り離して正常素子に置き換える等の処理を行うことが知られている。
このような処理を行い、信頼性の高い半導体装置を提供するためには、ヒューズを確実に切断する必要がある。そこで、特許文献1に開示されたようなヒューズが提案されている。
この特許文献1には、図5に示すように、電流流入端子902と、電流流出端子901と、一対のビア溶断部903,904と、電極パッド905とを有するヒューズが開示されている。
このヒューズでは、電流流入端子902および電流流出端子901間に電流を流すと、一対のビア溶断部903,904のいずれかが溶断するとされている。
このように、一対のビア溶断部903,904を設け、電流を流した際に溶断されるであろう領域を2つ形成することで、確実にヒューズを切断でき、半導体装置の信頼性が向上できると考えられている。
なお、図5中、符号906は半導体基板、907、908は層間絶縁膜である。
特開2005−57186号公報 特開2006−253237号公報
しかしながら、特許文献1に記載の技術では以下のような課題がある。
電流流入端子902および電流流出端子901間に電流を流すと、一対のビア溶断部903,904には、ビアの上下方向に関してそれぞれ異なる方向から電子が流入する。このように電子の流入方向が異なる場合には、一方のビア溶断部903が切断された場合と、他方のビア溶断部904が切断された場合とで、ビア溶断部903,904の切断状態が異なることとなるので、切断後の抵抗値にばらつきが生じることがある。
たとえば、エレクトロマイグレーションにより、ビア溶断部903,904が切断される場合、図6(A)に示すように、一方のビア溶断部904側が切断される場合には、電極パッド905のビア溶断部904近傍にボイドBが形成されることとなる。これは、電子の移動(図中矢印で示されている)に伴い、電極パッド905を構成する導体がビア溶断部904側に移動しようとするが、電極パッド905がバリアメタル(図示略)により被覆されているため、電極パッド905自身は切断されず、ビア溶断部904を構成する導体が押され、ボイドBが形成することとなるのである。
他方のビア溶断部903側が切断される場合には、図6(B)に示すように、電極パッド905近傍のビア溶断部903部分にボイドBが形成される。
このように、一方のビア溶断部904側が切断された場合と、他方のビア溶断部903側が切断された場合とで、ビア溶断部903,904の切断状態が異なることとなり、さらには、切断のされやすさも異なるため、切断後の抵抗値にばらつきが生じることがある。
なお、電子の流れ方向によって、切断後の抵抗値にばらつきが生じるのは、エレクトロマイグレーションによりビアを溶断する場合に限らず、いわゆる「クラックアシスト方式」によりビアを切断する場合も同様であると考えられる。
本発明によれば、基板と、前記基板上に設けられた第一の電気ヒューズと、第二の電気ヒューズとを備え、前記第一の電気ヒューズは、異なる配線層に形成された第一の上層配線および第一の下層配線と、前記第一の上層配線および第一の下層配線を接続するビアとを有し、前記第二の電気ヒューズは、異なる配線層に形成された第二の上層配線および第二の下層配線と、前記第二の上層配線および第二の下層配線を接続するビアとを有し、前記第一の電気ヒューズの前記第一の上層配線と、前記第二の電気ヒューズの前記第二の下層配線とを接続する接続部を有し、前記第一の電気ヒューズおよび第二の電気ヒューズは、前記接続部を介して直列接続される半導体装置が提供される。
ここで、第一の電気ヒューズおよび第二の電気ヒューズを接続する接続部は、ヒューズとして機能しないものであり、ヒューズ切断の際に、切断されない部分である。
この発明によれば、接続部により、第一の電気ヒューズおよび第二の電気ヒューズを直列に接続しているため、第一の電気ヒューズおよび第二の電気ヒューズを流れる電子の方向を同一方向とすることができる。
前述したように、第一の電気ヒューズおよび第二の電気ヒューズを流れる電子の方向が異なる方向である場合には、電子の流れの影響により、第一の電気ヒューズの切断状態と、第二の電気ヒューズの切断状態とが異なり、切断後の抵抗値にばらつきが生じることがある。
これに対し、本発明では、第一の電気ヒューズおよび第二の電気ヒューズを流れる電子の方向を同一方向としているため、第一の電気ヒューズの切断状態と、第二の電気ヒューズの切断状態とを同様の状態とするとともに、第一の電気ヒューズの切断されやすさ、第二の電気ヒューズの切断されやすさを略同一の状態とすることができる。
これにより、第一の電気ヒューズが切断された状態における抵抗値、第二の電気ヒューズが切断された状態における抵抗値のばらつきの発生を抑制することができる。これにより、信頼性の高い半導体装置を提供することができる。
なお、本発明では、第一の電気ヒューズおよび第二の電気ヒューズのいずれか一方のみが、切断されてもよく、また、第一の電気ヒューズおよび第二の電気ヒューズの両方が切断されてもよい。このように、電気ヒューズを2つ設けることで、少なくともいずれか一方を切断することができ、半導体装置の信頼性を向上させることができる。
本発明によれば、信頼性の高い半導体装置が提供される。
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第一実施形態)
図1に本実施形態の半導体装置1の断面図を示す。
本実施形態の半導体装置1は、基板(たとえば、半導体基板)(図示略)と、半導体基板上に設けられた第一の電気ヒューズ12と、第二の電気ヒューズ13とを備える。
第一の電気ヒューズ12は、異なる配線層に形成された第一の上層配線121および第一の下層配線122と、第一の上層配線121および第一の下層配線122を接続するビア123とを有する。
第二の電気ヒューズ13は、異なる配線層に形成された第二の上層配線131および第二の下層配線132と、第二の上層配線131および第二の下層配線132を接続するビア133とを有する。
さらに、本実施形態の半導体装置1は、第一の電気ヒューズ12の第一の上層配線121と、第二の電気ヒューズ13の第二の下層配線132とを接続する接続部14を有する。
この接続部14は、第一の電気ヒューズ12および第二の電気ヒューズ13を直列に接続する。
以下に、本実施形態の半導体装置1について詳細に説明する。
半導体装置1は、上述した第一の電気ヒューズ12,第二の電気ヒューズ13、接続部14に加えて、半導体基板上に以下の順で形成された第一のエッチング阻止膜15、第一の層間絶縁膜16、第一の保護膜17、第二のエッチング阻止膜18、第二の層間絶縁膜19、第三のエッチング阻止膜21、第三の層間絶縁膜22、第二の保護膜23、第四のエッチング阻止膜24を有する。
第一の層間絶縁膜16および第三の層間絶縁膜22は、SiOC等の低誘電率膜により構成することができる。低誘電率膜としては、SiOCの他に、HSQ(ハイドロジェンシルセスキオキサン)、MSQ(メチルシルセスキオキサン)、またはMHSQ(メチル化ハイドロジェンシルセスキオキサン)等のポリハイドロジェンシロキサン、ポリアリールエーテル(PAE)、ジビニルシロキサンービスーベンゾシクロブテン(BCB)、またはSilk(登録商標)等の芳香族含有有機材料、SOG、FOX(flowable oxide)、サイトップ、またはBCB(Bensocyclobutene)等を用いることもできる。また、低誘電率膜としては、これらのポーラス膜を用いることもできる。第一の層間絶縁膜16および第三の層間絶縁膜22は、同じ材料により構成しても、異なる材料により構成してもいずれでもよい。
また、第二の層間絶縁膜19は、第一の層間絶縁膜16および第三の層間絶縁膜22について上述したものと同様の材料により構成することができる。ただし、第二の層間絶縁膜19は、第一の層間絶縁膜16および第三の層間絶縁膜22との関係において、第一の層間絶縁膜16および第三の層間絶縁膜22よりもかたい材料により構成することが好ましい。たとえば、第二の層間絶縁膜19は、第一の層間絶縁膜16および第三の層間絶縁膜22よりもヤング率の高い材料により構成することができる。詳しくは後述するが、このような構成とすることにより、配線部分に流出部20(図2参照)を形成しやすくすることができる。
なお、このような構成に限られず、第二の層間絶縁膜19は、第一の層間絶縁膜16や第三の層間絶縁膜22と同じ材料により構成してもよい。
第二のエッチング阻止膜18および第四のエッチング阻止膜24は、ビアホールや配線溝を形成する際のエッチング阻止膜として機能するとともに、下層配線122,132や上層配線121,131を構成する銅の拡散を防止する機能を有する。また、本実施形態において、電気ヒューズ12,13の被覆膜としても機能する。
第二のエッチング阻止膜18および第四のエッチング阻止膜24は、第一の層間絶縁膜16や第三の層間絶縁膜22よりもかたい材料により構成することができる。第二のエッチング阻止膜18および第四のエッチング阻止膜24は、第一の層間絶縁膜16や第三の層間絶縁膜22よりもヤング率の高い材料により構成することができる。第二のエッチング阻止膜18および第四のエッチング阻止膜24は、たとえば、SiCN、SiN、SiC、SiOFまたはSiON等により構成することができる。
第一の保護膜17および第二の保護膜23は、下層配線122,132および上層配線121,131をそれぞれCMPにより研磨する際に、第一の層間絶縁膜16および第三の層間絶縁膜22を保護する機能を有する。第一の保護膜17および第二の保護膜23は、たとえば、SiO膜により構成することができる。
第一のエッチング阻止膜15および第三のエッチング阻止膜21は、第二のエッチング阻止膜18および第四のエッチング阻止膜24と同様の材料により構成することができる。また、ここでは図示していないが、第一のエッチング阻止膜15および第三のエッチング阻止膜21は、第二のエッチング阻止膜18および第四のエッチング阻止膜24と同様の材料により構成された第一の絶縁膜と、その上に形成され第一の保護膜17および第二の保護膜23と同様の材料に構成された第二の絶縁膜との積層膜とすることもできる。
第一の電気ヒューズ12の第一の下層配線122は、以上のような第一のエッチング阻止膜15、第一の層間絶縁膜16、第一の保護膜17内にまたがって形成されている。
また、第一の上層配線121は、第三のエッチング阻止膜21、第三の層間絶縁膜22、第二の保護膜23内にまたがって形成されている。
ビア123は、第二のエッチング阻止膜18、第二の層間絶縁膜19、第三のエッチング阻止膜21を貫通するように設けられており、第一の下層配線122の端部と、第一の上層配線121の端部とを接続している。
第二の電気ヒューズ13の第二の下層配線132は、第一の電気ヒューズ12の第一の下層配線122と同じ配線層に配置されており、具体的には、第一のエッチング阻止膜15、第一の層間絶縁膜16、第一の保護膜17内にまたがって形成されている。
第二の電気ヒューズ13の第二の上層配線131も、第一の電気ヒューズ12の第一の上層配線121と同じ配線層に配置されており、第三のエッチング阻止膜21、第三の層間絶縁膜22、第二の保護膜23内にまたがって形成されている。
ビア133は、ビア123と同じく、第二のエッチング阻止膜18、第二の層間絶縁膜19、第三のエッチング阻止膜21を貫通するように設けられており、第二の下層配線132の端部と、第二の上層配線131の端部とを接続している。
また、ビア133の径は、ビア123の径と等しい。
接続部14は、第一の電気ヒューズ12の第一の上層配線121と、第二の電気ヒューズ13の第二の下層配線132とを接続するものであり、ビア123,133と同様に、第二のエッチング阻止膜18、第二の層間絶縁膜19、第三のエッチング阻止膜21を貫通するように設けられている。本実施形態では、接続部14は、ビアである。
この接続部14は、第一の電気ヒューズ12の第一の上層配線121の端部と、前記第二の電気ヒューズ13の前記第二の下層配線132の端部とを接続する。
本実施形態では接続部14は複数、たとえば2つ設けられている。各接続部14の大きさ形状は、ビア123,133と同じである。すなわち、各接続部14の電流の流れに直交する方向の断面積は、ビア123,133の電流の流れに直交する方向の断面積と同じである。
なお、第一のエッチング阻止膜15や第三のエッチング阻止膜21はプロセスの工夫により、省略することができる。また、第一の層間絶縁膜16や、第二の層間絶縁膜19や、第三の層間絶縁膜22は、それぞれ、前述した低誘電率膜に限らず、たとえば、SiO2膜や、Fがドープされた低誘電率のSiO2膜により構成することができる。
以上のような第一の電気ヒューズ12、第二の電気ヒューズ13、接続部14は、例えば、銅を主成分として含む銅含有金属膜により構成することができる。銅含有金属膜は、銀を含むことができる。さらに、銅含有金属膜は、Al、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti、または、Snから選択される一又は二以上の異種元素を含む構成とすることもできる。銅含有金属膜は、たとえばめっき法により形成することができる。また、銅含有金属膜の表面は、たとえばシリサイド膜が形成された構成とすることもできる。
また、第一の上層配線121、第一の下層配線122、第二の上層配線131、第二の下層配線132、ビア123,133,接続部14の側面および底面には、それぞれ、これらに接してこれらを覆うように設けられたバリアメタル膜Mが形成されている。バリアメタル膜は、高融点金属を含む構成、たとえば、Ta、TaN、Ti、TiN、W、WN等により構成することができる。
以上のような構造の第一の電気ヒューズ12、第二の電気ヒューズ13、接続部14は通常の多層配線構造と同工程、すなわち、シングルダマシン法で形成することができる。これにより、特別な工程を追加することなく、第一の電気ヒューズ12、第二の電気ヒューズ13、接続部14を形成することができる。
具体的には、まず、半導体基板上に第一のエッチング阻止膜15、第一の層間絶縁膜16、第一の保護膜17を形成する。
次に、第一の下層配線122、第二の下層配線132用の溝を形成する。次に、前記溝内および第一の保護膜17上バリアメタル膜Mを形成し、さらに、第一の下層配線122,第二の下層配線132を構成する導体膜を形成する。
その後、バリアメタル膜および導体膜をCMPにより除去することで、第一の下層配線122,第二の下層配線132が形成されることとなる。
次に、第二のエッチング阻止膜18、第二の層間絶縁膜19、第三のエッチング阻止膜21を形成し、ビア123,133および接続部14用のホールを形成する。
次に、前記ホール内および第三のエッチング阻止膜21上バリアメタル膜を形成し、さらに、ビア123,133および接続部14を構成する導体膜を形成する。
その後、バリアメタル膜Mおよび導体膜をCMPにより除去することで、ビア123,133および接続部14が形成される。
さらに、第三の層間絶縁膜22、第二の保護膜23を形成し、第一の上層配線121および第二の上層配線131用の溝を形成する。
次に、前記溝内および第二の保護膜23上バリアメタル膜Mを形成し、さらに、第一の上層配線121および第二の上層配線131を構成する導体膜を形成する。
その後、バリアメタル膜Mおよび導体膜をCMPにより除去することで、第一の上層配線121,第二の上層配線131が形成されることとなる。
次に、第一の電気ヒューズ12、第二の電気ヒューズ13の切断方法について説明する。
第一の電気ヒューズ12の第一の下層配線122に接続された端子(図示略)と、第二の電気ヒューズ13に接続された第二の上層配線131に接続された端子(図示略)との間に電圧を印加する。
これにより、たとえば第一の下層配線122からビア123、第一の上層配線121、接続部14、第二の下層配線132、ビア133、第二の上層配線131の順に電流が流れる。なお、電子は、電流と逆方向に流れる。
このとき、第一の電気ヒューズ12および第二の電気ヒューズ13は接続部14により直列接続されているため、それぞれ下層配線から上層配線に向かって電流が流れ、電流の流れの方向が同じとなる。
ここで、端子間に所定の電流値を超える電流を流すと、第一の電気ヒューズ12の第一の下層配線122、ビア123,第二の上層配線121、および第二の電気ヒューズ13の第二の下層配線132、ビア133、第二の上層配線131が加熱され、第一の電気ヒューズ12および第二の電気ヒューズ13が膨張する。
そして、第一の電気ヒューズ12および第二の電気ヒューズ13を構成するバリアメタル膜Mや、周囲の絶縁膜にクラックが発生する。
具体的には、本実施形態では、図2に示すように、第一の電気ヒューズ12および第二の電気ヒューズ13のうち、少なくともいずれか一方の電気ヒューズの、体積が大きい部分、たとえば、上層配線を構成する導電体が膨張することにより、柔らかい膜である第三の層間絶縁膜22の方向に膨張する。導電体の膨張に伴い、バリアメタル膜M等にクラックが生じ、上層配線121(131)を構成する導電体がクラックから第三の層間絶縁膜22中に流出する。つまり、上層配線121(131)を構成する導電体が、配線溝外部に流出する。これにより流出部20が形成され、電気ヒューズ12(13)を構成する導体の密度が低下する。
さらに、導電体が流出部20の方向に急激に移動するため、導電体の移動が追いつかなかった箇所で導電体が切断される。本実施の形態において、ビア123(133)で導電体が切断され、空隙部10が形成される。このようなメカニズムにより、流出部20からある程度離れた箇所に大きな空隙部10が形成される。
このとき、接続部14にも所定の電流が流れるが、本実施形態では、接続部14は複数設けられているため、各接続部14に流れる電流の量は、第一の電気ヒューズ12、第二の電気ヒューズ13に比べ、少なくなる。そのため、接続部14は加熱されにくく、接続部14が切断されてしまうことはない。
なお、上層配線121(131)が加熱されて膨張すると、第四のエッチング阻止膜24が上層配線121(131)や第二の保護膜23から剥離して、これらの間に隙間が生じることもある。この場合、隙間部分に上層配線121(131)を構成する導電体が流れ込み、流出部が形成される。この場合でも、導電体が流出部の方向に移動することにより、ビア123(133)に切断箇所が形成される。
次に、本実施形態の作用効果について説明する。
本実施形態では、接続部14により、第一の電気ヒューズ12および第二の電気ヒューズ13を直列に接続しているため、第一の電気ヒューズ12および第二の電気ヒューズ13を流れる電子の方向を同一方向とすることができる。
第一の電気ヒューズおよび第二の電気ヒューズを流れる電子の方向が異なる方向である場合には、電子の流れの影響により、第一の電気ヒューズの切断状態と、第二の電気ヒューズの切断状態とが異なり、切断後の抵抗値にばらつきが生じることがある。
これに対し、本実施形態では、第一の電気ヒューズ12および第二の電気ヒューズ13を流れる電子の方向を同一方向としているため、第一の電気ヒューズ12の切断状態と、第二の電気ヒューズ13の切断状態とを同様の状態とするとともに、第一の電気ヒューズ12の切断されやすさ、第二の電気ヒューズ13の切断されやすさを略同一の状態とすることができる。
これにより、第一の電気ヒューズ12が切断された状態における抵抗値、第二の電気ヒューズ13が切断された状態における抵抗値のばらつきの発生を抑制することができる。これにより、信頼性の高い半導体装置1を提供することができる。
なお、背景技術の項では、エレクトロマイグレーションにより、電気ヒューズが切断される例を示したが、本実施形態のように、クラックアシスト方式により、電気ヒューズが切断される場合においても、電子の流れ方向によって、切断後の抵抗値にばらつきが生じると考えられる。従って、本実施形態のように、第一の電気ヒューズ12および第二の電気ヒューズ13を流れる電子の方向を同一方向とすることは、クラックアシストにより、電気ヒューズが切断される場合においても有用である。
また、本実施形態では、接続部14を複数設けている。これにより、各接続部14に流れる電流の量を低減させることができる。各接続部14の径は、第一の電気ヒューズ12のビア123および第二の電気ヒューズ13のビア133の径と等しいが、接続部14を複数設けることで、接続部14に流れる電流量は、ビア123,133よりも少なくなる。これにより、接続部14が加熱されにくくなり、接続部14が切断されてしまったり、接続部14と、第一の上層配線121、第二の下層配線132との間に空隙部が形成されてしまったりすることを防止できる。
従来の電気ヒューズでは、一対の電気ヒューズの電子の流れ方向が異なるため、各電気ヒューズの切断のされやすさに大きな差が生じることがある。この場合には、いずれか一方の電気ヒューズのみが切断されやすくなるため、切断されやすい一方のみを確実に切断しなければならず、電気ヒューズを複数用意しても、切断対象となる電気ヒューズは一方のみとなる。
これに対し、本実施形態では、一対の電気ヒューズ12,13の電子の流れを同一方向としているため、電気ヒューズ12,13の切断されやすさに大きな差がでない。従って、一対の電気ヒューズ12,13のうち、少なくともいずれか一方を切断すればよい。
このように本実施形態では、同程度の切断されやすさを有する電気ヒューズ12,13の候補を複数用意することができるので、電気ヒューズ12,13をより確実に切断することが可能となり、半導体装置1の信頼性を高めることができる。
また、第一の電気ヒューズ12および第二の電気ヒューズ13の両方が切断された場合には、半導体装置1の加熱処理等に伴い、いずれか一方で再接続が起こったとしても、他方が再接続されない場合があるので、半導体装置1の信頼性をより高めることができる。
さらに、本実施形態では、ビア123と第一の下層配線122、ビア133と第二の下層配線132との間にバリアメタル膜Mが設けられているため、バリアメタル膜Mが下層配線122,132から剥離しやすく、バリアメタル膜Mと下層配線122,132との間に空隙部10が形成されやすくなる。
また、本実施形態では、空隙部10と、流出部20とが異なる領域に形成されるため、電気ヒューズ12,13の再接続を確実に防ぐことができる。
さらに、本実施形態では、第一の電気ヒューズ12のビア123は、第一の下層配線122の端部と、第一の上層配線121の端部とを接続している。
同様に、第二の電気ヒューズ13のビア133は、第二の下層配線132の端部と、第二の上層配線131の端部とを接続している。
このようにビア123、133が上層配線121,131の端部に接続されることで、上層配線121,131の端部側へビア123,133を構成する導体がながれやすくなり、流出部20が柔らかい膜である第三の層間絶縁膜22に形成されやすくなる。
また、本実施形態では、接続部14をビアで構成しており、基板面側からみて、第一の電気ヒューズ12の上層配線121の端部と、第二の電気ヒューズ13の下層配線132の端部とが重なりあうように配置されている。このようにすることで、基板面上において、電気ヒューズ12,13が占める面積を小さくすることができる。
(第二実施形態)
図3を参照して、本実施形態の半導体装置2について説明する。
前記実施形態では、第一の電気ヒューズ12および第二の電気ヒューズ13は、同じ配線層に形成されていた。
これに対し、本実施形態では、第一の電気ヒューズ12および第二の電気ヒューズ13は、異なる配線層に形成されている。
さらに、前記実施形態では、接続部14は、ビアであったが、本実施形態では、第一の電気ヒューズ12の第一の上層配線121と、第二の電気ヒューズ13の第二の下層配線132とを接続する配線34であり、第一の上層配線121および第二の下層配線132と同一の配線層に形成されている。
他の点については、前記実施形態と同じである。
以下に、本実施形態の半導体装置2について詳細に説明する。
本実施形態では、半導体装置2は、第四のエッチング阻止膜24上に形成された第四の層間絶縁膜25、第五のエッチング阻止膜26、第五の層間絶縁膜27、第三の保護膜28、第六のエッチング阻止膜29を有する。
第四の層間絶縁膜25は、第二の層間絶縁膜19と同様の材料で構成することができる。
また、第五のエッチング阻止膜26は、第三のエッチング阻止膜21と同様の材料、第五の層間絶縁膜27は、第三の層間絶縁膜22と同様の材料、第三の保護膜28は、第二の保護膜23と同様の材料、第六のエッチング阻止膜29は、第四のエッチング阻止膜24と同様の材料で構成することができる。
接続部34は、第一の上層配線121と、第二の下層配線132とを接続するものであり、第一の上層配線121および第二の下層配線132と同様の材料で構成されている。また、第一の上層配線121および第二の下層配線132と同じ厚みおよび幅寸法である。
すなわち、本実施形態では、第一の上層配線121と、第二の下層配線132と、接続部34とは共通の配線で構成されている。
なお、接続部14の幅寸法を第一の上層配線121および第二の下層配線132の幅寸法よりも太くしてもよい。
このような本実施形態によれば、第一実施形態と同様の効果を奏することができる。
なお、図3においては、発明を理解しやすいように、第一の上層配線121と、接続部34と、第二の下層配線132とを区画して記載している。
本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、第一実施形態では、接続部14を複数設けたが、これに限らず、接続部の径を、ビア123,133よりも太くし、ビア123,133の電流の流れ方向に直交する断面積よりも、接続部における電流の流れ方向に直交する断面積が大きいものとしてもよい。
このようにすることで、接続部が切断されてしまうことを確実に防止できる。
さらには、接続部を構成する材料をビア123,133を構成する材料に比べ抵抗値の低いものとしてもよい。このようにすれば、接続部に電流を流した際に、接続部が加熱されにくくなり、接続部の切断を防止することができる。
また、図4に示すような、接続部44を形成してもよい。図4は、電気ヒューズを基板面側からみた平面図である。具体的には、第一の電気ヒューズ12の上層配線121の端部および第二の電気ヒューズ13の下層配線132の端部に、上層配線121および下層配線132よりも面積の広いパット部124,134を形成する。
そして、このパット部間を複数のビア14で接続してもよい。このようにすることで、接続部の放熱性を高めることができ、ビア14の切断を確実に防止することができる。
さらに、前記各実施形態では、第一の電気ヒューズ12、第二の電気ヒューズ13、接続部14,34は、シングルダマシン法により形成されていたが、これに限らず、デュアルダマシン法により形成されたものであってもよい。
前記各実施形態では、電気ヒューズ12,13を2つ直接に接続していたが、これに限らず、3つ以上の電気ヒューズを直列に接続してもよい。
また、前記各実施形態では、第一の電気ヒューズ12および第二の電気ヒューズ13は、クラックアシスト方式により切断されるものであるとしたが、これに限らず、エレクトロンマイグレーション方式により切断されるものであるとしてもよい。
クラックアシスト方式により切断されるヒューズであるか、エレクトロンマイグレーション方式より切断されるヒューズであるかは、電気ヒューズの材料の選択、電気ヒューズへの電流・電圧の印加方法、さらには、層間絶縁膜等の材料により決定することができる。
以下、参考形態の例を付記する。
1.基板と、
前記基板上に設けられた第一の電気ヒューズと、第二の電気ヒューズとを備え、
前記第一の電気ヒューズは、
異なる配線層に形成された第一の上層配線および第一の下層配線と、
前記第一の上層配線および前記第一の下層配線を接続するビアとを有し、
前記第二の電気ヒューズは、
異なる配線層に形成された第二の上層配線および第二の下層配線と、
前記第二の上層配線および前記第二の下層配線を接続するビアとを有し、
前記第一の電気ヒューズの前記第一の上層配線と、前記第二の電気ヒューズの前記第二の下層配線とを接続する接続部を備え、
前記第一の電気ヒューズおよび第二の電気ヒューズは、前記接続部を介して直列接続される半導体装置。
2.1.に記載の半導体装置において、
前記接続部は、前記第一の電気ヒューズの前記第一の上層配線と、前記第二の電気ヒューズの前記第二の下層配線とを接続するビアである半導体装置。
3.1.または2.に記載の半導体装置において、
前記第一の電気ヒューズの前記第一の下層配線と、前記第二の電気ヒューズの前記第二の下層配線とは、同一の配線層に設けられ、
前記第一の電気ヒューズの前記第一の上層配線と、前記第二の電気ヒューズの前記第二の上層配線とは同一の配線層に設けられている半導体装置。
4.2.乃至3.のいずれかに記載の半導体装置において、
前記接続部であるビアは、複数設けられている半導体装置。
5.2.乃至4.のいずれかに記載の半導体装置において、
前記第一の電気ヒューズのビアと、前記第二の電気ヒューズのビアの径は等しい半導体装置。
6.5.に記載の半導体装置において、
前記接続部であるビアの径は、前記第一の電気ヒューズのビアの径および、第二の電気ヒューズのビアの径よりも大きい半導体装置。
7.1.に記載の半導体装置において、
前記第一の電気ヒューズの前記第一の上層配線と、前記第二の電気ヒューズの前記第二の下層配線と、前記接続部とが同一の配線層に設けられている半導体装置。
8.1.乃至7.のいずれかに記載の半導体装置において、
前記第一の電気ヒューズは切断状態において、前記第一の上層配線または第一の下層配線のいずれか一方に、外方に流出してなる流出部が形成されるとともに、前記第一の上層配線または第一の下層配線のいずれか他方とビアとの間、あるいは、前記ビアに空隙部が形成され、
前記第二の電気ヒューズは切断状態において、前記第二の上層配線または第二の下層配線のいずれか一方に、外方に流出してなる流出部が形成されるとともに、前記第二の上層配線または第二の下層配線のいずれか他方とビアとの間、あるいは、前記ビアに空隙部が形成される半導体装置。
9.8.に記載の半導体装置において、
前記第一の電気ヒューズのビアは、前記第一の上層配線の端部と、前記第一の下層配線の端部とを接続し、
前記第二の電気ヒューズのビアは、前記第二の上層配線の端部と、前記第二の下層配線の端部とを接続する半導体装置。
本発明の第一実施形態にかかる半導体装置を示す断面図である。 電気ヒューズが切断される様子を示す断面図である。 本発明の第二実施形態にかかる半導体装置を示す断面図である。 本発明の変形例にかかる半導体装置の一部を示す平面図である。 従来の半導体装置を示す断面図である。 従来の半導体装置における電気ヒューズの切断状態を示す図である。
符号の説明
1 半導体装置
2 半導体装置
10 空隙部
12 第一の電気ヒューズ
13 第二の電気ヒューズ
14 接続部
15 第一のエッチング阻止膜
16 第一の層間絶縁膜
17 第一の保護膜
18 第二のエッチング阻止膜
19 第二の層間絶縁膜
20 流出部
21 第三のエッチング阻止膜
22 第三の層間絶縁膜
23 第二の保護膜
24 第四のエッチング阻止膜
25 第四の層間絶縁膜
26 第五のエッチング阻止膜
27 第五の層間絶縁膜
28 第三の保護膜
29 第六のエッチング阻止膜
34 接続部
44 接続部
121 第一の上層配線
122 第一の下層配線
123 ビア
124,134 パット部
131 第二の上層配線
132 第二の下層配線
133 ビア
901 電流流出端子
902 電流流入端子
903 ビア溶断部
904 ビア溶断部
905 電極パッド
906 半導体基板
907、908 層間絶縁膜
B ボイド
M バリアメタル膜

Claims (7)

  1. 基板と、
    前記基板上に設けられた第一の電気ヒューズと、第二の電気ヒューズとを備え、
    前記第一の電気ヒューズは、
    異なる配線層に形成された第一の上層配線および第一の下層配線と、
    前記第一の上層配線および前記第一の下層配線を接続するビアとを有し、
    前記第二の電気ヒューズは、
    異なる配線層に形成された第二の上層配線および第二の下層配線と、
    前記第二の上層配線および前記第二の下層配線を接続するビアとを有し、
    前記第一の電気ヒューズの前記第一の上層配線と、前記第二の電気ヒューズの前記第二の下層配線とを接続する接続部を備え、
    前記第一の電気ヒューズおよび第二の電気ヒューズは、前記接続部を介して直列接続されており、
    前記接続部は、前記第一の電気ヒューズの前記第一の上層配線と、前記第二の電気ヒューズの前記第二の下層配線とを接続するビアである半導体装置。
  2. 請求項に記載の半導体装置において、
    前記第一の電気ヒューズの前記第一の下層配線と、前記第二の電気ヒューズの前記第二の下層配線とは、同一の配線層に設けられ、
    前記第一の電気ヒューズの前記第一の上層配線と、前記第二の電気ヒューズの前記第二の上層配線とは同一の配線層に設けられている半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記接続部であるビアは、複数設けられている半導体装置。
  4. 請求項1乃至3のいずれかに記載の半導体装置において、
    前記第一の電気ヒューズのビアと、前記第二の電気ヒューズのビアの径は等しい半導体装置。
  5. 請求項に記載の半導体装置において、
    前記接続部であるビアの径は、前記第一の電気ヒューズのビアの径および、第二の電気ヒューズのビアの径よりも大きい半導体装置。
  6. 請求項1乃至5のいずれかに記載の半導体装置において、
    前記第一の電気ヒューズは切断状態において、前記第一の上層配線または第一の下層配線のいずれか一方に、外方に流出してなる流出部が形成されるとともに、前記第一の上層配線または第一の下層配線のいずれか他方とビアとの間、あるいは、前記ビアに空隙部が形成され、
    前記第二の電気ヒューズは切断状態において、前記第二の上層配線または第二の下層配線のいずれか一方に、外方に流出してなる流出部が形成されるとともに、前記第二の上層配線または第二の下層配線のいずれか他方とビアとの間、あるいは、前記ビアに空隙部が形成される半導体装置。
  7. 請求項に記載の半導体装置において、
    前記第一の電気ヒューズのビアは、前記第一の上層配線の端部と、前記第一の下層配線の端部とを接続し、
    前記第二の電気ヒューズのビアは、前記第二の上層配線の端部と、前記第二の下層配線の端部とを接続する半導体装置。
JP2008096918A 2008-04-03 2008-04-03 半導体装置 Expired - Fee Related JP5248170B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008096918A JP5248170B2 (ja) 2008-04-03 2008-04-03 半導体装置
US12/382,678 US8228158B2 (en) 2008-04-03 2009-03-20 Semiconductor device
DE102009016056A DE102009016056A1 (de) 2008-04-03 2009-04-02 Halbleitervorrichtung
CN200910132972.5A CN101552259B (zh) 2008-04-03 2009-04-03 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008096918A JP5248170B2 (ja) 2008-04-03 2008-04-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2009252870A JP2009252870A (ja) 2009-10-29
JP5248170B2 true JP5248170B2 (ja) 2013-07-31

Family

ID=41132723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008096918A Expired - Fee Related JP5248170B2 (ja) 2008-04-03 2008-04-03 半導体装置

Country Status (4)

Country Link
US (1) US8228158B2 (ja)
JP (1) JP5248170B2 (ja)
CN (1) CN101552259B (ja)
DE (1) DE102009016056A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154102A1 (en) * 2010-12-16 2012-06-21 Shi-Bai Chen Electrical fuse structure
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US10134631B2 (en) * 2011-08-17 2018-11-20 International Business Machines Corporation Size-filtered multimetal structures
US20130043556A1 (en) 2011-08-17 2013-02-21 International Business Machines Corporation Size-filtered multimetal structures
CN102830338A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 大规模集成互连电迁移失效测试方法
US9129964B2 (en) * 2013-04-26 2015-09-08 International Business Machines Corporation Programmable electrical fuse
US20150228436A1 (en) * 2014-02-10 2015-08-13 Infineon Technologies Ag Fuses and fuse programming methods
JP2016009840A (ja) * 2014-06-26 2016-01-18 富士通セミコンダクター株式会社 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法
US9576899B2 (en) 2015-06-23 2017-02-21 Globalfoundries Inc. Electrical fuse with high off resistance
TWI597754B (zh) * 2016-05-20 2017-09-01 聚鼎科技股份有限公司 保護元件及其電路保護裝置
TWI640229B (zh) * 2017-04-14 2018-11-01 和碩聯合科技股份有限公司 電源信號傳遞結構及其設計方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427979A (en) * 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
KR960006068A (ko) * 1994-07-29 1996-02-23 가네꼬 히사시 반도체 장치 및 이의 제조 방법
US5618750A (en) * 1995-04-13 1997-04-08 Texas Instruments Incorporated Method of making fuse with non-corrosive termination of corrosive fuse material
US5760674A (en) * 1995-11-28 1998-06-02 International Business Machines Corporation Fusible links with improved interconnect structure
KR100219507B1 (ko) * 1996-12-17 1999-09-01 윤종용 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법
EP0853341A2 (en) * 1997-01-14 1998-07-15 Nec Corporation Semiconductor device and method of manufacturing the same
US6175145B1 (en) * 1997-07-26 2001-01-16 Samsung Electronics Co., Ltd. Method of making a fuse in a semiconductor device and a semiconductor device having a fuse
JPH1197525A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
US6133628A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Metal layer interconnects with improved performance characteristics
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6100118A (en) * 1998-06-11 2000-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of metal fuse design for redundancy technology having a guard ring
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
US6078088A (en) * 1999-01-05 2000-06-20 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid lined interconnection system
US6177297B1 (en) * 1999-01-11 2001-01-23 United Microelectronics Corp. Method of forming metallic fuse demanding lower laser power for circuit repair
JP2000269342A (ja) * 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
EP1063702A1 (en) * 1999-05-21 2000-12-27 International Business Machines Corporation Double density fuse structure in a window
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
US6288436B1 (en) * 1999-07-27 2001-09-11 International Business Machines Corporation Mixed fuse technologies
US6180503B1 (en) * 1999-07-29 2001-01-30 Vanguard International Semiconductor Corporation Passivation layer etching process for memory arrays with fusible links
KR100335498B1 (ko) * 1999-12-22 2002-05-08 윤종용 반도체 소자의 퓨즈부 구조 및 그 형성방법
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
KR100425452B1 (ko) * 2001-07-04 2004-03-30 삼성전자주식회사 반도체 소자의 리페어 퓨즈 개구 방법
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
KR100455378B1 (ko) * 2002-02-09 2004-11-06 삼성전자주식회사 반도체 소자의 퓨즈 오픈방법
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
KR100476900B1 (ko) * 2002-05-22 2005-03-18 삼성전자주식회사 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치
US6667534B1 (en) * 2002-07-19 2003-12-23 United Microelectronics Corp. Copper fuse structure and method for manufacturing the same
US6753210B2 (en) * 2002-09-17 2004-06-22 Taiwan Semiconductor Manufacturing Company Metal fuse for semiconductor devices
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US6835642B2 (en) * 2002-12-18 2004-12-28 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal fuse on semiconductor devices
CN100407400C (zh) * 2003-05-29 2008-07-30 日本电气株式会社 布线结构
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2005093579A (ja) * 2003-09-16 2005-04-07 Toshiba Corp 半導体装置
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
US20050247995A1 (en) * 2004-05-06 2005-11-10 Pitts Robert L Metal contact fuse element
JP2006253237A (ja) 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20070007621A1 (en) * 2005-03-30 2007-01-11 Yamaha Corporation Fuse breakdown method adapted to semiconductor device
JP4699102B2 (ja) * 2005-06-22 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US20070252238A1 (en) * 2006-04-27 2007-11-01 Charles Lin Tungstein plug as fuse for IC device
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) * 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP5006604B2 (ja) * 2006-09-08 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
KR100819551B1 (ko) * 2006-10-20 2008-04-07 삼성전자주식회사 방습 장벽을 갖는 반도체소자 및 그 제조방법
US7821038B2 (en) * 2008-03-21 2010-10-26 Mediatek Inc. Power and ground routing of integrated circuit devices with improved IR drop and chip performance

Also Published As

Publication number Publication date
DE102009016056A1 (de) 2009-12-24
CN101552259B (zh) 2012-05-09
US8228158B2 (en) 2012-07-24
US20090251275A1 (en) 2009-10-08
JP2009252870A (ja) 2009-10-29
CN101552259A (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
JP5248170B2 (ja) 半導体装置
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
CN100472774C (zh) 切断电熔丝的半导体器件和方法
JP5307437B2 (ja) 半導体装置
CN100561730C (zh) 用于切断电熔丝的半导体设备和方法
US8643139B2 (en) Semiconductor device
JP4871031B2 (ja) 半導体装置およびヒューズの判定方法
CN100481436C (zh) 半导体器件、切断电熔丝的方法以及确定电熔丝状态的方法
JP5331408B2 (ja) 半導体装置
JP2009302372A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees