[go: up one dir, main page]

JP5113346B2 - 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 - Google Patents

電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 Download PDF

Info

Publication number
JP5113346B2
JP5113346B2 JP2006141862A JP2006141862A JP5113346B2 JP 5113346 B2 JP5113346 B2 JP 5113346B2 JP 2006141862 A JP2006141862 A JP 2006141862A JP 2006141862 A JP2006141862 A JP 2006141862A JP 5113346 B2 JP5113346 B2 JP 5113346B2
Authority
JP
Japan
Prior art keywords
layer
electronic device
metal
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006141862A
Other languages
English (en)
Other versions
JP2007311713A (ja
Inventor
宣明 宮本
聡 珍田
宏希 平沢
建次 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Renesas Electronics Corp
Original Assignee
Hitachi Cable Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Renesas Electronics Corp filed Critical Hitachi Cable Ltd
Priority to JP2006141862A priority Critical patent/JP5113346B2/ja
Priority to US11/645,948 priority patent/US7880091B2/en
Priority to KR1020070003374A priority patent/KR100838440B1/ko
Publication of JP2007311713A publication Critical patent/JP2007311713A/ja
Priority to US12/553,815 priority patent/US8230588B2/en
Application granted granted Critical
Publication of JP5113346B2 publication Critical patent/JP5113346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W70/042
    • AHUMAN NECESSITIES
    • A43FOOTWEAR
    • A43BCHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B5/00Footwear for sporting purposes
    • A43B5/02Football boots or shoes, i.e. for soccer, football or rugby
    • A43B5/025Football boots or shoes, i.e. for soccer, football or rugby characterised by an element which improves the contact between the ball and the footwear
    • AHUMAN NECESSITIES
    • A43FOOTWEAR
    • A43BCHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00Soles; Sole-and-heel integral units
    • A43B13/14Soles; Sole-and-heel integral units characterised by the constructive form
    • A43B13/18Resilient soles
    • A43B13/181Resiliency achieved by the structure of the sole
    • A43B13/186Differential cushioning region, e.g. cushioning located under the ball of the foot
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29DPRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D35/00Producing footwear
    • B29D35/12Producing parts thereof, e.g. soles, heels, uppers, by a moulding technique
    • B29D35/14Multilayered parts
    • B29D35/142Soles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H10W70/457
    • H10W74/019
    • H10W74/114
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469Circuit made after mounting or encapsulation of the components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • H10P72/7424
    • H10W72/075
    • H10W72/536
    • H10W72/5363
    • H10W72/5449
    • H10W72/5522
    • H10W72/59
    • H10W72/932
    • H10W72/952
    • H10W74/00
    • H10W90/754
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法に関し、特に、薄膜化、小型化に有利なコアレスタイプの構造を採りながらも製造工程においてクラック等が入りにくく、かつ外部実装に有利な構造を有する電子装置およびその製造方法、ならびにその電子装置に使用される電子装置用基板およびその製造方法に関するものである。
図10は、従来の電子装置を示し、同図中、(a)は正面断面、(b)は電子部品搭載面を示す。この電子装置100は、スルーホール103を有する配線基板102と、配線基板102上に設けられたダイパッド104と、スルーホール103に接続される金属電極105aおよび内部接続端子105bを両端に有すると共に配線基板102上に設けられた複数の配線パターン105と、ダイパッド104上に導電性ペースト等により接着搭載された電子部品106と、スルーホール103のそれぞれの下端に接続させて配線基板102の下面に設けられた複数の外部電極用パッド107と、外部電極用パッド107のそれぞれに設けられたボール状の外部接続端子108と、電子部品106の端子106aと内部接続端子105bとを接続する金線等によるボンディングワイヤ109と、電子部品106およびボンディングワイヤ109を覆うようにして配線基板102の上面に設けられた封止樹脂110とを備える。
配線基板102は、ガラスエポキシ樹脂、ポリイミドテープ等が用いられている。
スルーホール103は、金属電極105aと外部電極用パッド107との電気的導通をとるための導電体である。ダイパッド104、配線パターン105、および外部電極用パッド107は、フォトケミカルエッチング法により形成された銅箔等である。
このスルーホール103、ダイパッド104、配線パターン105、および外部電極用パッド107のそれぞれは、内面または表面に電気めっき、あるいは無電解めっき方式による銅めっき、ニッケル下地めっき、金めっき等が施されている。
図10の電子装置100は、まず、配線基板102のダイパッド104上に、電子部品106を搭載し、さらに電子部品106の端子106aと内部接続端子105bとをボンディングワイヤ109で接続してから、エポキシ樹脂等による封止樹脂110を用いて封止することにより製造する。通常は、最後に、はんだボール等の球形の外部接続端子108を外部電極用パッド107に取り付ける。
また、最近、モジュール基板を用いないコアレス構造の電子装置(以下、コアレスパッケージという。)が提案されており、例えば、ベースフィルム上に電子部品をダイボンディングし、金属ベースとの間をワイヤボンディングした後、金属ベースの不要部をエッチング除去し、端子部と搭載部を露出させるものが知られている(例えば、特許文献1参照)。
図11は、コアレスパッケージの構造を示す。このコアレスパッケージ120は、上記特許文献1に示されているものであり、図10において、電気絶縁性のコア基板としての配線基板102を除去した構成であり、ダイパッド104および配線パターン105の裏面が、パッケージ底面に露出する構造を有する。
また、複数の電子部品素子を備えたコアレスパッケージの例として、複数の電子部品と回路パターンとがワイヤボンディングによって接続され、これらを一体的に樹脂封止し、電子部品パッケージの底面に、保護コーティングを施し、この保護コーティングの開口部から露出する回路パターン上に腐食防止のための金めっきを施したものが知られている(例えば、特許文献2参照)。
図12は、図11のコアレスパッケージ120の製造方法を示す。まず、図12の(a)のように、コア基板としての電気絶縁性の転写フィルム121上に、ダイパッド104と、金属電極105a及び内部接続端子105bを有する配線パターン105とを形成する。
その後、図12の(b)に示すように、ダイパッド104上に電子部品106を搭載してから、図12の(c)に示すように、ボンディングワイヤ109で電子部品106の端子と内部接続端子105bを接続する。
次に、図12の(d)に示すように、封止樹脂110によって電子部品106を封止した後、転写フィルム121を除去すると、図12の(e)に示すように、コアレスパッケージ120が得られる。この方式は配線導体を封止樹脂110に転写するため、一般に転写方式と呼ばれている。
コアレスパッケージの転写方式による製造方法として、転写フィルムの代わりに厚い基材を用いる方法が知られている(例えば、特許文献3参照。)。この方法は、金属箔を基材に貼着し、金属箔上に電子部品を実装およびワイヤボンディングをし、更に樹脂封止をした後、基材から封止樹脂を分離するものである。
更に、コアレスパッケージの転写方式類似の公知例として、下面に位置する金属ベースを溶解する半導体装置の製造方法が知られている(例えば、特許文献4)。この方法は、コア基板である金属ベースにレジストパターンを形成し、レジストパターンのダイボンディング部およびボンディング部に対応した箇所に開口部を形成し、開口部内をニッケルめっきで充填した後、その表面に金めっきを施し、レジストパターンを除去し、ダイボンディング部に電子部品を搭載し、ボンディング部としての金めっき膜上にワイヤボンディングを行い、これらを樹脂封止し、金属ベースをエッチングにより除去して電子装置を製造する方法である。
ダイパッド、内部接続端子、配線パターン、外部接続電極等の導体には、通常、電解銅箔、圧延銅箔等の銅箔が用いられ、この銅箔をフォトケミカルエッチング法によって形成することにより、ダイパッド、内部接続端子、配線パターン、外部接続電極等を形成している。
図13は、図12の転写フィルムの更に詳しい構成を示す。この転写フィルムは、図13に示すように、転写フィルム121上に塗工された接着剤122と、この接着剤122上に形成された前記ダイパッド104および配線パターン105と、ダイパッド104および配線パターン105の表面に施された機能めっき123とを備える。
機能めっき123は、電子部品106の端子と金属電極105aとの接続を良好に行うために設けられている。この機能めっき123は、下地めっきとしての無電解ニッケルめっきや、電気ニッケルめっき、そしてその上に設けられた無電解金めっきや電気金めっき等により構成されている。
通常、電気ニッケルめっきは、電子部品搭載やワイヤボンディングにおける加熱条件に応じて、例えば、厚さ0.5〜2.0μmの範囲でなされる。また、下地ニッケルめっきは、銅の金めっき膜への熱拡散防止膜(バリア膜)の役目を果たしている。金めっきは、超音波ワイヤボンディングの接続信頼性が高いために表面層に施される。ワイヤボンディング性を高めるには、厚いほど良いとされるが、最適厚さは生産性およびコストを考え、0.1〜2.0μmの範囲で選定される。
特開平3−94459号公報(第3頁、第4頁、第1図) 特開平3−99456号公報(第2頁、第3頁、第1図) 特開平9−252014号公報([0007]〜[0010]、図2) 特開2002−9196号公報([0016]〜[0025]、図2、図3)
しかし、従来の電子装置によると、図13の構成においては、機能めっき123における金めっきは、封止樹脂110との密着性が極めて悪いという問題がある。即ち、機能めっき123の表面に金めっきを施すと、金は電気陰性度の高い酸化膜を作らないので、封止樹脂との密着性が劣り、電子装置の信頼性が低下する。
また、図10に示したBGA構造の場合、はんだボールのような球形の突出した外部接続端子108があることにより、電子装置の外部実装が容易になる利点がある。しかし、隣り合う電極間の距離は最低でもその球径以上の大きさが必要になる上、その球径分の厚みが電子装置の厚みに加わり、電子装置の寸法が増大するという問題がある。
また、図12に示したように、コアレスパッケージ120の製造においては、転写フィルム121を最終段階で剥離するが、転写フィルム121に施されている接着剤122の成分が金属電極105aの裏面に付着したまま剥離されたり、或いは完全に剥離されずに転写フィルム121が裂けたりする不具合も発生している。
この不具合を回避するために、特許文献4では、コア基板である金属ベースと電極を接着性の悪い金属同士で接続する方法が記されている。しかし、この方法の場合は、転写フィルム121と配線パターン105の接着力が、封止樹脂110と配線パターン105のそれよりも強い場合は、転写フィルム(コア基板)121を引き剥がした際に、配線パターン105が転写フィルム121に接着したまま、封止樹脂110から抜け落ちてしまうこともある。
この不具合を回避するために、上記特許文献4には配線パターンの金属を厚くし、その封止樹脂側に僅かに突出する張出部を周縁に加工する方法も記されているが、この方法では、配線パターンの厚みが増すために、めっき作業の時間が長くなり、或いは庇形状を保持したままレジスト膜を除去しなければならなくなり、これらの工程のために隣接する電極間の距離を縮小できず、電子装置の寸法が増大するという不具合が生じた。
また、機械的応力をかけて金属ベースを引き剥がす場合は、その応力で電子装置が反ったり、クラックが入ったりすることがあるため、特に薄型の電子装置の形成には障害がある。
また、図11に示すとおり、ダイパッド104が配置されているため、電子部品106の下に配線パターン105を配置することが出来ない。このため、従来のコアレスパッケージの設計では、コアレスパッケージ120の実装面積が大きくなるという実装上の不都合を生じていた。
従って、本発明の目的は、薄膜化、小型化に有利なコアレスタイプの構造を採りながらも上記問題点を解決でき、かつ外部実装に有利な構造を有する電子装置およびその製造方法を提供すると共に、その電子装置に使用される電子装置用基板およびその製造方法を提供することにある。
本発明は、上記目的を達成するため、第1の特徴として、薄板状の基材と、前記基材上に設けられ、かつ厚み方向に複数の開口を有する電気絶縁層と、前記開口内に充填される金属めっき層とを備え、前記基材は、少なくとも、金属層と、前記金属層に接して形成した剥離層と、前記剥離層に接して形成した金属膜とを有し、前記基材は、前記電気絶縁層の側から順に、金属層、剥離層、金属膜、テープ部材の層構成を有し、前記剥離層を介した前記金属層と前記金属膜との接着力が、前記金属層と前記電気絶縁層との接着力よりも小さいことを特徴とする電子装置用基板を提供する。
本発明は、上記目的を達成するため、第3の特徴として、1つ以上の外部接続用の電極を備えた電子部品と、前記電子部品が搭載されると共に、厚み方向に複数の開口が形成された電気絶縁層と、前記電気絶縁層の前記開口内のみに充填され、前記電子部品の前記電極と接続される金属めっき層と、前記金属めっき層の前記電子部品との接続面と前記電子部品とを被覆する絶縁性被覆材料と、前記電気絶縁層の絶縁性被覆材料の反対側で前記金属めっき層に接して設けられる導電性構造物とを備え、前記導電性構造物の表面に表面処理層が形成されていることを特徴とする電子装置を提供する。
本発明は、上記目的を達成するため、第4の特徴として、テープ部材上に、順に、金属膜、剥離層、金属層が形成された薄板状の基材と、前記基材上に設けられ、かつ厚み方向に複数の開口を有する電気絶縁層と、前記開口内に充填される金属めっき層とを備える電子装置用基板を用意する第1の工程と、前記電子装置用基板に、電子部品を搭載し、前記電子部品の所定の電極と前記金属めっき層とを電気的に接続後、少なくとも前記電子部品と前記金属めっき層の電気的接続部を絶縁性被覆材料で被覆する第2の工程と、前記剥離層を利用して前記電子装置用基板から前記テープ部材及び前記金属膜を除去すると共に、前記金属層を前記電子装置用基板に残留させる第3の工程と、前記金属層において、前記金属めっき層に対応する位置にフォトファブリケーションによる選択的ケミカルエッチング法を用いて導電性構造物を形成する第4の工程とを含むことを特徴とする電子装置の製造方法を提供する。
本発明において、電子部品とは、IC以外にコンデンサ、トランジスタ、ダイオード、電気的フィルター等の各チップ部品を含むものである。
本発明によれば、薄膜化、小型化に有利なコアレスタイプの構造を採りながらも製造工程においてクラック等が入りにくく、かつ外部実装に有利な実装面積の小さな構造を有する電子装置およびその製造方法、ならびにその電子装置に使用される電子装置用基板およびその製造方法を提供することができる。
[第1の実施の形態]
(電子装置用基板の構成)
図1は、本発明の第1の実施の形態に係る電子装置用基板を示す。
電子装置用基板10は、銅箔による基材としての金属層3に、剥離可能層を成膜し、さらにこの剥離可能層に薄い金属膜2を成膜した複合金属層(複合銅箔)12と、この複合金属層12に、接着剤9(図2参照)を介して貼り合わせたテープ部材1と、金属層3上に所定のパターンで形成された第1の電気絶縁層としてのPSR膜4と、PSR膜4の所定位置に形成された開口5内に設けられた第1のめっき膜6と、第1のめっき膜6上に設けられた第2のめっき膜7とを備える。
金属層3は、入手のし易さ、コスト、電気伝導性の高さ、最終工程における除去性等の点から、銅箔が最も良いが、ステンレス箔、アルミニウムまたはその合金箔、ニッケルまたはその合金箔、スズまたはその合金箔であってもよい。
PSR膜4には、有機レジスト膜、例えば、不溶解性のソルダーレジストまたはフォトソルダーレジストを用いることができる。
第1のめっき膜6は、ハンダ付けによる実装に対しては、金、銀、パラジウム、ニッケル、スズ、はんだめっき等が適している。また、異方導電フィルム(ACF)、異方導電ペースト(ACP)、非導電フィルム(NCF)、非導電ペースト(NCP)等で圧接して実装する場合には、第1のめっき膜6は、金、銀、パラジウム、ニッケル等が適している。
第2のめっき膜7は、電子部品の電極と電気的な接続をとるために設けられる。この材料としては、金、銀、パラジウム等を用いることができる。なお、金バンプや半田バンプを形成済みの電子部品をフリップチップ接続する場合は、金、スズ、パラジウム、およびはんだめっき等が必要である。
第1のめっき膜6及び第2のめっき膜7は、金属めっき層13を構成し、この金属めっき層13が電子装置における配線パターンとなる。
(電子装置用基板の製造方法)
次に、第1の実施の形態に係る電子装置用基板の製造方法について説明する。図2は、図1の電子装置用基板の製造方法を示す。
まず、図2の(a)に示すように、例えば厚さ18μmの圧延銅箔による金属層3に、剥離可能層を成膜し、更に、この剥離可能層上に極薄の銅箔による金属膜2を成膜した複合金属層(複合銅箔)12を用意する。この複合金属層12として、OLIN社の「(Copper Bond Extra Thin Foil)XTF」などを用いることができる。
このような複合銅箔はキャリア付き銅箔と呼ばれている。キャリア付きコア基板とは、薄い金属箔(多くの場合は銅箔)を提供するために、18μm以上の厚い金属箔(多くの場合は銅箔)であるキャリア層に、後工程で剥離できる程度に弱い接着性を有する剥離層を形成した後、電解法で薄い金属箔を形成した基材である。
更に、キャリア付き金属箔としては、前記OLIN社の「Copper Bond Extra Thin Foil」のほか、三井金属鉱業株式会社の商品名「Micro Thin」等がある。後者は剥離層に有機系剥離層を使用した基材であり、その他の構成は前者と同様である。どちらも20N/m程度の弱い力で、表層の金属層(極薄銅箔)とベースの厚いキャリア層が剥離できるが、特に、前者の基材は無機系剥離層を有しているため、400℃を超える加熱後も、容易に剥離できる特徴を持っている。有機系剥離層を持つキャリア付き極薄銅箔は、無機系剥離層の材料に比較して耐熱温度が230℃程度と低いことが難点である。
また、図2の(b)に示すように、ポリイミドテープ8に接着剤9を塗工したテープ部材1を用意する。ここでは、ポリイミドテープ8に厚さ25μmの宇部興産製の「ユーピレックスS」を用い、接着剤9には、巴川製紙所製の「Xシリーズ」を用いた。
次に、テープ部材1と複合金属層12を、接着剤9と金属膜2を対向させた状態で、図2の(c)のように、ロールラミネート法で貼り合わせて基材11を作成する。これにより、基材11は、表層から、圧延銅箔(金属層3:18μm)/剥離層(約100Å)/極薄銅箔(金属膜2:3μm)/接着剤9(12μm)/支持基板(ポリイミドテープ8:25μm)、からなる5層の構成になる。
次に、図2の(d)に示すように、基材11の金属層3上に第1の電気絶縁層であるPSR膜4をスクリーン印刷法により、厚さ15μmになるように塗工する。次に、図2の(e)に示すように、フォトマスク17を介してPSR膜4に紫外線18を照射し、更に現像工程を経ることにより、図2の(f)のように、PSR膜4上に所望の形状に開口5を設ける。
次に、第1のめっき膜6を形成するため、図2の(f)の状態の基板を電気ニッケルめっき液に浸漬し、極薄銅箔を陰極として、図2の(g)に示すように、開口5にニッケルめっきによる第1のめっき膜6を例えば0.5μmの厚みに施す。
次に、図2の(h)に示すように、電気金めっき液に浸漬し、第1のめっき膜6上に金めっきによる第2のめっき膜7を厚さ0.5μmの厚みに施し、金属めっき層13とする。更に、十分に水洗し、乾燥工程を経ることにより、電子装置用基板10が完成する。
(第1の実施の形態の効果)
第1の実施の形態によれば、下記の効果を奏する。
(イ)複合金属層12の金属膜2に支持基板であるテープ部材1を貼着しておくと、厚い金属層3と、ポリイミドテープ8との厚さのバランスが保たれ、ポリイミドテープの引き剥がし除去が極めてスムーズに行われる。
(ロ)PSR膜4、および金属めっき層13は30μm以下と薄いため、微細加工が容易になり、厚さ、投影面積ともに、搭載される電子部品のサイズよりもやや大きい程度で、小型で薄型の電子装置を提供することができる。
(ハ)銅箔をエッチングして微細パターンを形成する必要がないので、フォトエッチングのためのレジスト塗工、露光、現像、およびエッチング工程を不要にすることができる。
(ニ)開口5を設けるためのPSR膜4は、めっき後に溶解除去させないので、剥離液による汚染の心配がない他、基板製造工程の大幅な時間短縮とそれに伴う低コスト化が可能となる。
(ホ)製造方法においては、PSR膜4として、不溶解性のソルダーレジストまたはフォトソルダーレジストを用いたことにより、剥離液による汚染の心配がないほか、めっき用レジスト膜の溶解除去工程が不要となり、基板製造時間の短縮化とそれに伴う低コスト化が可能となる。
[第2の実施の形態]
(電子装置の構成)
図3は、本発明の第2の実施の形態に係る電子装置を示す。
この電子装置20は、第1の実施の形態に示した前記電子装置用基板10のうち基材11部分を除去した電子装置用基板10’と、電子装置用基板10’上の所定の位置に搭載した電子部品21と、電子部品21上の図示しない外部接続用の端子と電子装置用基板10’の前記第2のめっき膜7とを接続しているボンディングワイヤ22と、電子部品21、ボンディングワイヤ22、および第2のめっき膜7を覆うようにして電子装置用基板10’上に被覆された絶縁性被覆材料としての封止樹脂23と、PSR膜4の裏面側で第1のめっき膜6に接して設けられる突起状端子24と、その突起状端子24の表面に形成される表面処理層25とを備える。
(電子装置の製造方法)
次に、第2の実施の形態に係る図3の電子装置の製造方法について説明する。図4及び図5は、図3の電子装置の製造方法を示す。
まず、図1で説明した図4(a)に示す電子装置用基板10のPSR膜4上の所定位置に、図4(b)に示すように、電子部品(本実施の形態では、ICチップ)21をダイボンディングペーストを用いて接着する。次に、電子部品21のアルミ電極端子と電子装置用基板10の第2のめっき膜7とを金線によるボンディングワイヤ22でワイヤボンディングし、図4の(c)に示すように電気的に接続する。
次に、電子部品21、ボンディングワイヤ22、および第2のめっき膜7を覆うようにして封止樹脂23を樹脂封止し、図4の(d)に示すように、電子部品21およびボンディング部を外部環境から保護する。次に、テープ部材1と金属層2を合わせて、図4(e)に示すように、金属層3から引き剥がし、金属層3を露出させ、ICパッケージ26とする(図4(f))。
図4の(d)の状態における層構成は、表層から、封止樹脂23又は電子部品21とダイボンディングペースト又はボンディングワイヤ22(金線)/PSR膜4又は第1、第2のめっき膜6,7/圧延銅箔(金属層3)/剥離層(図示せず)/極薄銅箔(金属膜2)/接着剤9(図2(b))/支持基板(ポリイミドテープ8(図2(b))、の7層になっている。この中で、剥離層を介した圧延銅箔(金属層3)/極薄銅箔(金属膜2)の界面の密着力は20N/mと、他の界面の密着力の1000N/m以上と比較して極めて弱い。従って、テープ部材1と金属膜2が剥離層を介して金属層3から正確に引き剥がされ、図4(f)に示すように金属層3(圧延銅箔)の下面が露出する。
次に、図5(g)に示すように、ICパッケージ26の下面の金属層3の表面にネガタイプのフォトレジスト27を塗布し、図5(h)に示すように、電子装置下面側において金属めっき層13と同一の位置にフォトマスク28を介して紫外線29を照射させたのち、図5(i)に示すように、現像液を噴射し、紫外線が照射されていない部位のフォトレジスト27を除去する。
その後、図5(j)に示すように、エッチング液にてフォトレジストが除去された部分の銅箔をケミカルエッチングし、突起状端子24を形成する。なお、PSR膜4には不溶解性のソルダーレジストまたはフォトソルダーレジストを用いているため、ケミカルエッチングにおいては保護膜として働き、電子装置内部への薬液による浸食の心配がない。
ケミカルエッチング後には、レジスト剥離液を噴射して残りのレジストを除去し、最後に図5(k)に示すように、この突起状端子24の表面に表面処理層25として無電解スズめっきを施す。上記の工程を経ることにより、電子装置にコア基板が存在しない構造、いわゆるコアレスパッケージであり、かつ電子装置下面側に突出した形状である外部実装用の電極を有する電子装置20が完成する。
このようにして完成した電子装置20に対し、外部接続用の実装基板に半田で実装させ、電子装置20と実装基板の接続強度(シア強度)を測定した。その結果、電気絶縁層であるPSR膜4が封止樹脂23と強固に密着していることによる補強効果、および、外部接続用の実装端子24の半田との接着面積の増大により、擬似的に作成した従来のコアレスパッケージ構造(電極寸法0.15mm×0.15mm、厚みなし)に対し、本実施の形態の構造(電極寸法0.25mm×0.18mm×0.018mm)では、2倍以上の強度が確認できた。
(第2の実施の形態の効果)
第2の実施の形態によれば、下記の効果を奏する。
(イ)基材11において、剥離層を介した金属層3と金属膜2との接着力が、金属層3とPSR膜4との接着力よりも小さいので、剥離層を利用して電子装置用基板10から正確にテープ部材1及び金属膜2を除去でき、その応力でクラック等が入ったりすることがなく、容易にかつ完全に金属層3を電子装置用基板10’に残留させることができる。このため、フィルム状基板であった場合等に発生していた接着剤等の電子装置側の金属電極への残渣やフィルム裂けを無くすことができる。
(ロ)薄型化に有利なコアレスタイプであって、かつ電子装置の裏面側において外部実装に有利なように、突起状端子24を有する電子装置20を実現することができる。
(ハ)突出形状に加工された外部実装用の突起状端子24は膜厚一定の金属層3からフォトファブリケーションによるケミカルエッチング法により作製されるものであるため、厚さ、幅などの形状が均一で、かつ位置精度が極めて良い。
(ニ)突出形状に加工された外部実装用の突起状端子24は18μm厚程度の薄い金属基板から作製されるため、BGAの場合のはんだボ−ルと比較して微細加工に適しており、大きさ、厚さという電子装置サイズの小形化を制限させるものではない。また、突起状に製作されるため、突起状端子の側面と下面で外部実装に使用する半田との接続が可能である。従来のコアレスパッケージ(図11)では、外部実装に使用する金属電極105aの下部でしか外部実装に使用する半田と接続しない。よって、従来のコアレスパッケージと比べて、外部実装に使用する半田との接触面積を大きくでき、BGAとほぼ同等の接続強度を確保できる。
(ホ)金属めっき層13の側面に配置したPSR膜4は、金属めっき層13と電子部品21の周囲を被覆している封止樹脂23の接着強度を上げ、かつPSR膜4を電子装置製造工程中の機械的耐久性を向上させる補強材として機能するため、薄型でありながら機械的強度の高い電子装置が製造できる。
(ヘ)複合金属層12に、更に耐熱性を有するテープ部材1を貼り合わせているので、基板加工および電子装置組立時の熱的、機械的応力に対する耐性を高めることができる。
(ト)複合金属層12とテープ部材1との厚さのバランスが保たれているから、ポリイミドテープ8の引き剥がし除去を極めてスムーズに行うことができる。
(チ)支持基板が存在することにより金属層3が20μm以下に薄い場合でも、電子装置用基板が製造できるため、電子装置裏面の20μm以下の突起状端子が形成できる。
なお、第2の実施の形態においては、金属層3として18μm厚さの圧延銅箔を用いたが、電解銅箔でもよく、また、他の種類の金属箔でもよい。また、より薄い金属箔の厚さを用いると、化学的溶解または機械的研磨での除去作業の負荷を軽減できる。
[第3の実施の形態]
(電子装置の構成)
図6は、本発明の第3の実施の形態に係る電子装置を示す。
この電子装置30は、第1の実施の形態に示した前記電子装置用基板10のうち基材11部分を除去した電子装置用基板10’と、電子装置用基板10’上の所定の位置に搭載した電子部品21と、電子部品21上の図示しない外部接続用の端子と電子装置用基板10’の前記第2のめっき膜7とを接続しているボンディングワイヤ22と、電子部品21、ボンディングワイヤ22、および第2のめっき膜7を覆うようにして電子装置用基板10’上に被覆された絶縁性被覆材料としての封止樹脂23と、PSR膜4の裏面側で第1のめっき膜6に接して設けられる導体配線層(導体回路)31と、その導体配線層(導体回路)31の表面に形成される表面処理層32と、その表面処理層32の一部を被覆する第2の電気絶縁層33とを備える。
本実施の形態では、特に、電子部品21下のPSR膜4のその下に導体配線層31を配置して、電子装置30の実装面積の縮小を行っている。
(電子装置の製造方法)
次に、第3の実施の形態に係る図6の電子装置の製造方法について説明する。図7及び図8は、図6の電子装置の製造方法を示す。
まず、図1で説明した図7(a)に示す電子装置用基板10のPSR膜4上の所定位置に、図7(b)に示すように、電子部品(本実施の形態では、ICチップ)21をダイボンディングペーストを用いて接着する。次に、電子部品21のアルミ電極端子と電子装置用基板10の第2のめっき膜7とを金線によるボンディングワイヤ22でワイヤボンディングし、図7の(c)に示すように電気的に接続する。
次に、電子部品21、ボンディングワイヤ22、および第2のめっき膜7を覆うようにして封止樹脂23を樹脂封止し、図7の(d)に示すように、電子部品21およびボンディング部を外部環境から保護する。次に、テープ部材1と金属層2を合わせて、図7(e)に示すように、金属層3から引き剥がし、金属層3を露出させ、ICパッケージ26とする(図7(f))。
図7の(d)の状態における層構成は、表層から、封止樹脂23又は電子部品21とダイボンディングペースト又はボンディングワイヤ22(金線)/PSR膜4又は第1、第2のめっき膜6,7/圧延銅箔(金属層3)/剥離層(図示せず)/極薄銅箔(金属膜2)/接着剤9(図2(b))/支持基板(ポリイミドテープ8(図2(b))、の7層になっている。この中で、剥離層を介した圧延銅箔(金属層3)/極薄銅箔(金属膜2)の界面の密着力は20N/mと、他の界面の密着力の1000N/m以上と比較して極めて弱い。従って、テープ部材1と金属膜2が剥離層を介して金属層3から正確に引き剥がされ、図7(f)に示すように金属層3(圧延銅箔)の下面が露出する。
次に、図8(g)に示すように、ICパッケージ26の下面の金属層3の表面にネガタイプのフォトレジスト27を塗布し、図8(h)に示すように、所望の配線パターンに相当する形状が描画されたフォトマスク34を介して紫外線29を照射させたのち、図8(i)に示すように、現像液を噴射し、紫外線が照射されていない部位のフォトレジストを除去する。
その後、図8(j)に示すように、エッチング液にてフォトレジストが除去された部分の銅箔をケミカルエッチングし、導体配線層(導体回路)31を形成する。なお、PSR膜4には不溶解性のソルダーレジストまたはフォトソルダーレジストを用いているため、ケミカルエッチングにおいては保護膜として働き、電子装置内部への薬液による浸食の心配がない。
ケミカルエッチング後には、レジスト剥離液を噴射して残りのレジストを除去し、最後に図8(k)に示すように、この導体配線層(導体回路)31の表面に表面処理層32として無電解スズめっきを施す。また、導体配線層(導体回路)31を設けた場合は、外部実装に不要な部分の配線について、第2の電気絶縁層33としてフォトソルダーレジスト等で被覆することが好ましい。
上記の工程を経ることにより、電子装置にコア基板が存在しない構造、いわゆるコアレスパッケージであり、かつ電子装置下面側に突出した形状である導体配線層(導体回路)31を有する電子装置30が完成する。
このようにして完成した電子装置30に対し、外部接続用の実装基板に半田で実装させ、電子装置30と実装基板の接続強度(シア強度)を測定した。その結果、電気絶縁層であるPSR膜4が封止樹脂23と強固に密着していることによる補強効果、および、外部接続用の導体配線層31の半田との接着面積の増大により、擬似的に作成した従来のコアレスパッケージ構造(電極寸法0.15mm×0.15mm、厚みなし)に対し、本実施の形態の構造(電極寸法0.25mm×0.18mm×0.018mm)では、2倍以上の強度が確認できた。これより、本実施の形態においても、第2の実施の形態と同様の効果があることが判明した。
本実施形態の電子装置30では、電子部品21の下に電気絶縁層であるPSR膜4が存在することで、導体配線層31を電子部品21の下に配置可能となり、実装面積を縮小できる。このことは、電子装置30の外部接続端子が多い場合(多端子電子装置)において、顕著な効果を奏する。
一般に、電子装置の外部接続端子は、この電子装置を実装基板と接続させる半田との接続強度を上げるため、その寸法を電子装置用基板の製造可能な微細配線幅よりも大きく形成される。また、その外部接続端子と隣の外部接続端子との距離(離間距離:D)も、この端子間の半田の電気的短絡(半田ブリッジ)防止のため、電子装置用基板の製造可能な微細配線間隔よりも大きく設けられる。このため、一般的に多端子電子装置の実装面積は、その外部接続端子の設計に依存する。
図9は、離間距離Dを同一とした場合の従来のコアレスパッケージの構造と本実施形態の電子装置の構造とを対比したものである。
図9(a)、(b)に示すように、従来のコアレスパッケージ120では、ダイパッド104があり、電子部品21の下に外部端子である金属電極105aを配置することができない。このため、電子部品106の周囲に全ての金属端子105aを配置せざるを得ない。これに対して、図9(c)、(d)に示す本実施形態の多端子電子装置30では、電子部品21の下にも導体配線層31が形成可能なため、大幅な実装面積の縮小が可能となる。
本実施形態の多端子電子装置30(外部端子22個)では、従来のコアレスパッケージ120(外部端子22個)に対して実装面積を約70%まで縮小可能であった。
(第3の実施の形態の効果)
第3の実施の形態によれば、下記の効果を奏する。
(イ)基材11において、剥離層を介した金属層3と金属膜2との接着力が、金属層3とPSR膜4との接着力よりも小さいので、剥離層を利用して電子装置用基板10から正確にテープ部材1及び金属膜2を除去でき、その応力でクラック等が入ったりすることがなく、容易にかつ完全に金属層3を電子装置用基板10’に残留させることができる。このため、フィルム状基板であった場合等に発生していた接着剤等の電子装置側の金属電極への残渣やフィルム裂けを無くすことができる。
(ロ)薄型化に有利なコアレスタイプであって、かつ電子装置の裏面側において外部実装に有利なように、導体配線層31を有する電子装置30を実現することができる。
(ハ)突出形状に加工された外部実装用の導体配線層31は膜厚一定の金属層3からフォトファブリケーションによるケミカルエッチング法により作製されるものであるため、厚さ、幅などの形状が均一で、かつ位置精度が極めて良い。
(ニ)突出形状に加工された外部実装用の導体配線層31は18μm厚程度の薄い金属基板から作製されるため、BGAの場合のはんだボールと比較して微細加工に適しており、大きさ、厚さという電子装置サイズの小形化を制限させるものではない。また、導体配線層31は突出形状に製作されるため、この導体配線層31の外部実装用端子部分では側面と下面で外部実装に使用する半田との接続が可能である。従来のコアレスパッケージでは、外部実装に使用する金属電極105aの下部でしか外部実装に使用する半田と接続しない。よって、従来のコアレスパッケージ(図11)と比べて、外部実装に使用する半田との接続面積を大きくでき、BGAとほぼ同等の接続強度を確保できる。
(ホ)金属めっき層13の側面に配置したPSR膜4は、金属めっき層13と電子部品21の周囲を被覆している封止樹脂23の接着強度を上げ、かつPSR膜4を電子装置製造工程中の機械的耐久性を向上させる補強材として機能するため、薄型でありながら機械的強度の高い電子装置が製造できる。
(ヘ)複合金属層12に、更に耐熱性を有するテープ部材1を貼り合わせているので、基板加工および電子装置組立時の熱的、機械的応力に対する耐性を高めることができる。
(ト)複合金属層12とテープ部材1との厚さのバランスが保たれているから、ポリイミドテープ8の引き剥がし除去を極めてスムーズに行うことができる。
(チ)支持基板が存在することにより金属層3が20μm以下に薄い場合でも、電子装置用基板が製造できるため、電子装置裏面の20μm以下の導体配線層(導体回路)が形成できる。
(リ)電子部品21の下に電気絶縁層であるPSR膜4が存在することで、導体配線層31を電子部品21の下に配置可能となり、実装面積を縮小できる。
なお、第3の実施の形態においては、金属層3として18μm厚さの圧延銅箔を用いたが、電解銅箔でもよく、また、他の種類の金属箔でもよい。また、より薄い金属箔の厚さを用いると、化学的溶解または機械的研磨での除去作業の負荷を軽減できる。
[他の実施の形態]
なお、本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
例えば、電子装置用基板の製造時には支持基板としてポリイミドフィルムを貼り付けた構造としたが、製造時のハンドリングが可能であればポリイミドフィルムを省略することも可能である。
また、導体端子と電子部品との電気的な接続は、ワイヤボンディングに代えて、バンプによるいわゆるフリップチップ接続であってもよい。
前記各実施の形態においては、金属めっき層として、ワイヤボンディング構造を前提として、金/ニッケルの2層のめっき構成を示したが、部品と基板との電気的接続方法、および組立てられた部品のプリント配線板への実装方法によって、適正な種類と厚さを自由に組み合わせることができる。
前記各実施の形態においては、電子装置下面における突出型電極表面や導体配線層の機能めっきはスズとしたが、はんだ付け、NCP、ACFなどを用いた実装のため金めっきとしても良い。
また、前記実施の形態においては、一個の電子装置に搭載する電子部品21は一個である例を示したが、複数個の部品を搭載するいわゆるマルチチップパッケージであっても何ら差し支えない。更に、単位エリアに複数個の電子部品をアレイ上に載置し、一括で樹脂封止した後、ダイシング等で単位部品に相当するように小片に切り分ける電子装置についても本発明を適用できる。
本発明の第1の実施の形態に係る電子装置用基板を示す断面図である。 図1の電子装置用基板の製造方法を示す工程図である。 本発明の第2の実施の形態に係る電子装置を示す断面図である。 図3の電子装置の製造方法を示す工程図である。 図3の電子装置の製造方法を示す工程図である。 本発明の第3の実施の形態に係る電子装置を示す断面図である。 図6の電子装置の製造方法を示す工程図である。 図6の電子装置の製造方法を示す工程図である。 離間距離Dを同一とした場合の従来のコアレスパッケージの構造と第3の実施形態の電子装置の構造とを対比したものであり、(a)は従来のコアレスパッケージの平面透視図、(b)は(a)のA−A’部位での断面構造図、(c)は第3の実施形態の電子装置の平面透視図、(d)は(c)のA−A’部位での断面構造図である。 従来の電子装置を示し、(a)は正面断面、(b)は電子部品搭載面を示す平面図である。 従来の電子装置であるコアレスパッケージの構造を示す断面図である。 図11のコアレスパッケージの製造方法を示す工程図である。 図12の転写フィルムの更に詳しい構成を示す断面図である。
符号の説明
1 テープ部材
2 金属膜
3 金属層
4 PSR膜(電気絶縁層)
5 開口
6 第1のめっき膜
7 第2のめっき膜
8 ポリイミドテープ
9 接着剤
10 電子装置用基板
11 基材
12 複合金属層
13 金属めっき層
15A,15B ロール
17 フォトマスク
18 紫外線
20 電子装置
21 電子部品
21a 端子
22 ボンディングワイヤ
23 封止樹脂(絶縁性被覆材料)
24 突起状端子(導電性構造物)
25 表面処理層
26 ICパッケージ
27 フォトレジスト
28 フォトマスク
29 紫外線
30 電子装置
31 導体配線層(導電性構造物)
32 表面処理層
33 第2の電気絶縁層
34 フォトマスク

Claims (9)

  1. 薄板状の基材と、
    前記基材上に設けられ、かつ厚み方向に複数の開口を有する電気絶縁層と、
    前記開口内に充填される金属めっき層とを備え、
    前記基材は、少なくとも、金属層と、前記金属層に接して形成した剥離層と、前記剥離層に接して形成した金属膜とを有し、
    前記基材は、前記電気絶縁層の側から順に、金属層、剥離層、金属膜、テープ部材の層構成を有し、前記剥離層を介した前記金属層と前記金属膜との接着力が、前記金属層と前記電気絶縁層との接着力よりも小さいことを特徴とする電子装置用基板。
  2. 1つ以上の外部接続用の電極を備えた電子部品と、
    前記電子部品が搭載されると共に、厚み方向に複数の開口が形成された電気絶縁層と、
    前記電気絶縁層の前記開口内のみに充填され、前記電子部品の前記電極と接続される金属めっき層と、
    前記金属めっき層の前記電子部品との接続面と前記電子部品とを被覆する絶縁性被覆材料と、
    前記電気絶縁層の絶縁性被覆材料の反対側で前記金属めっき層に接して設けられる導電性構造物とを備え
    前記導電性構造物の表面に表面処理層が形成されていることを特徴とする電子装置。
  3. 前記導電性構造物が外部実装用の突起状端子であることを特徴とする請求項記載の電子装置。
  4. 前記導電性構造物が導体回路を構成する断面矩形状の導体配線層であることを特徴とする請求項記載の電子装置。
  5. テープ部材上に、順に、金属膜、剥離層、金属層が形成された薄板状の基材と、前記基材上に設けられ、かつ厚み方向に複数の開口を有する電気絶縁層と、前記開口内に充填される金属めっき層とを備える電子装置用基板を用意する第1の工程と、
    前記電子装置用基板に、電子部品を搭載し、前記電子部品の所定の電極と前記金属めっき層とを電気的に接続後、少なくとも前記電子部品と前記金属めっき層の電気的接続部を絶縁性被覆材料で被覆する第2の工程と、
    前記剥離層を利用して前記電子装置用基板から前記テープ部材及び前記金属膜を除去すると共に、前記金属層を前記電子装置用基板に残留させる第3の工程と、
    前記金属層において、前記金属めっき層に対応する位置にフォトファブリケーションによる選択的ケミカルエッチング法を用いて導電性構造物を形成する第4の工程とを含むことを特徴とする電子装置の製造方法。
  6. 前記導電性構造物が外部実装用の突起状端子であることを特徴とする請求項記載の電子装置の製造方法。
  7. 前記突起状端子の表面に、更に、めっき法により表面処理層を設ける工程を含むことを特徴とする請求項記載の電子装置の製造方法。
  8. 前記導電性構造物が導体回路を構成する断面矩形状の導体配線層であることを特徴とする請求項記載の電子装置の製造方法。
  9. 前記導体配線層の表面に、めっき法により表面処理層を設け、更に該表面処理層の一部に第2の電気絶縁層を被覆することを特徴とする請求項記載の電子装置の製造方法。
JP2006141862A 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 Expired - Fee Related JP5113346B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006141862A JP5113346B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US11/645,948 US7880091B2 (en) 2006-05-22 2006-12-27 Electronic device substrate, electronic device and methods for making same
KR1020070003374A KR100838440B1 (ko) 2006-05-22 2007-01-11 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
US12/553,815 US8230588B2 (en) 2006-05-22 2009-09-03 Method of making an electronic device and electronic device substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006141862A JP5113346B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007311713A JP2007311713A (ja) 2007-11-29
JP5113346B2 true JP5113346B2 (ja) 2013-01-09

Family

ID=38712286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141862A Expired - Fee Related JP5113346B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Country Status (3)

Country Link
US (2) US7880091B2 (ja)
JP (1) JP5113346B2 (ja)
KR (1) KR100838440B1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
KR100917124B1 (ko) * 2007-12-18 2009-09-11 대덕전자 주식회사 초박판형 패키지 기판 제조 방법
JP5153316B2 (ja) * 2007-12-21 2013-02-27 新光電気工業株式会社 半導体パッケージ用放熱板およびそのめっき方法
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
KR100930965B1 (ko) * 2008-01-17 2009-12-10 (주)아큐텍반도체기술 반도체 패키지용 기판의 제조방법 및 이를 이용하여 제조된금속 도금층
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
TWI474413B (zh) * 2009-01-15 2015-02-21 南茂科技股份有限公司 晶片封裝結構的製程
US7993981B2 (en) * 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture
KR101048489B1 (ko) 2009-06-24 2011-07-11 성균관대학교산학협력단 관통형전극 및 그의 형성방법
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
WO2011034137A1 (ja) * 2009-09-16 2011-03-24 株式会社村田製作所 電子部品内蔵モジュール
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
TWI388018B (zh) * 2009-10-22 2013-03-01 欣興電子股份有限公司 封裝結構之製法
TWI416636B (zh) * 2009-10-22 2013-11-21 欣興電子股份有限公司 封裝結構之製法
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
JP5528259B2 (ja) * 2010-05-17 2014-06-25 日東電工株式会社 配線回路基板の製造方法
CN102270584A (zh) * 2010-06-02 2011-12-07 联致科技股份有限公司 电路板结构、封装结构与制作电路板的方法
CN102339760B (zh) * 2010-07-14 2013-05-29 欣兴电子股份有限公司 封装结构的制作方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR101795054B1 (ko) * 2011-09-02 2017-12-01 엘지이노텍 주식회사 칩 패키지 부재 및 그 제조 방법
WO2013032280A2 (en) * 2011-09-02 2013-03-07 Lg Innotek Co., Ltd. Substrate for chip packages and method of manufacturing substrate for chip packages
US10043707B2 (en) * 2012-10-16 2018-08-07 Qorvo Us, Inc. Additive conductor redistribution layer (ACRL)
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Shマテリアル株式会社 半導体素子搭載用基板の製造方法
JP2015050309A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
KR101666719B1 (ko) * 2014-09-17 2016-10-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
US20160218021A1 (en) * 2015-01-27 2016-07-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
US12044965B2 (en) * 2020-02-12 2024-07-23 Hutchinson Technology Incorporated Method for forming components without adding tabs during etching
CN115206788B (zh) * 2022-07-12 2025-09-09 深圳市尚鼎芯科技股份有限公司 一种增加晶圆强度的晶圆制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781020B2 (ja) 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP2840316B2 (ja) 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP4282777B2 (ja) * 1996-10-16 2009-06-24 株式会社トッパンNecサーキットソリューションズ 半導体装置用基板及び半導体装置の製造方法
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
JP3626075B2 (ja) 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP2004179295A (ja) * 2002-11-26 2004-06-24 Hitachi Metals Ltd パッケージの製造方法
JP4245370B2 (ja) * 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
JP2005236035A (ja) * 2004-02-19 2005-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Also Published As

Publication number Publication date
KR20070112699A (ko) 2007-11-27
US20090323299A1 (en) 2009-12-31
US20070269590A1 (en) 2007-11-22
US8230588B2 (en) 2012-07-31
US7880091B2 (en) 2011-02-01
KR100838440B1 (ko) 2008-06-16
JP2007311713A (ja) 2007-11-29

Similar Documents

Publication Publication Date Title
JP5113346B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP5001542B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US8003444B2 (en) Semiconductor device and manufacturing method thereof
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
US20040106288A1 (en) Method for manufacturing circuit devices
JP5134899B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
CN100481403C (zh) 电子装置用基板及其制造方法以及电子装置制造方法
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP5295211B2 (ja) 半導体モジュールの製造方法
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JPH06177315A (ja) 多層リードフレーム
WO2003002786A1 (en) Electroplating method and printed wiring board manufacturing method
TW200826206A (en) Semiconductor fabrication method and structure thereof
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2009246175A (ja) 素子搭載用基板、半導体モジュール、ならびに携帯機器
JP2005116886A (ja) 半導体装置の製造方法
JP2025094273A (ja) 半導体装置用基板、半導体装置
JP2024061820A (ja) 半導体装置用基板及び半導体装置
JPH0685127A (ja) 金属箔積層フィルム
JP3798765B2 (ja) 半導体装置の製造方法
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2006191152A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees