[go: up one dir, main page]

JP2015050309A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2015050309A
JP2015050309A JP2013180767A JP2013180767A JP2015050309A JP 2015050309 A JP2015050309 A JP 2015050309A JP 2013180767 A JP2013180767 A JP 2013180767A JP 2013180767 A JP2013180767 A JP 2013180767A JP 2015050309 A JP2015050309 A JP 2015050309A
Authority
JP
Japan
Prior art keywords
metal foil
insulating layer
cavity
wiring
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013180767A
Other languages
English (en)
Inventor
大祐 鳴海
Daisuke Narumi
大祐 鳴海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2013180767A priority Critical patent/JP2015050309A/ja
Priority to TW103128752A priority patent/TW201524297A/zh
Priority to US14/468,707 priority patent/US9655248B2/en
Priority to CN201410429133.0A priority patent/CN104427775A/zh
Priority to KR20140112147A priority patent/KR20150026901A/ko
Publication of JP2015050309A publication Critical patent/JP2015050309A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1322Encapsulation comprising more than one layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H10W90/724
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】絶縁信頼性の高い配線基板を提供することを課題とする。
【解決手段】中央部にキャビティ形成領域Xおよび外周部にキャビティ形成領域Xを取り囲む配線形成領域Yを有する絶縁層1aと、第1金属箔M1および第2金属箔M2が分離可能に密着されて成る分離可能金属箔Mとを準備する工程と、分離可能金属箔Mを絶縁層1aの少なくとも下面側に第1金属箔M1を被着面として被着させる工程と、絶縁層1aの上面側からキャビティ形成領域Xに、絶縁層1aの下面側の第2金属箔M2に達するとともに第2金属箔M2を貫通しない深さだけ絶縁層1aおよび分離可能金属箔Mを掘削してキャビティ2を形成する工程と、キャビティ2内に固定用樹脂Jを注入する工程と、固定用樹脂Jが注入されたキャビティ2内に電子部品Dを挿入するとともに固定用樹脂Jを硬化させて固定させる工程と、第2金属箔M2を第1金属箔M1との密着面から剥離する工程とを含む。
【選択図】図3

Description

本発明は、絶縁層に設けられたキャビティ内に電子部品が収容されて成る電子部品内蔵型の配線基板の製造方法に関するものである。
まず、図4を基に、従来の製造方法により製造される配線基板Bの一例を説明する。配線基板Bは、絶縁基板21と、配線導体24と、絶縁基板21上および配線導体24上に形成されたソルダーレジスト層26と、絶縁基板21中に収容された電子部品Dとを具備する。
絶縁基板21は、第1絶縁層21aと、その上下面に積層された第2絶縁層21bとを備えている。第1絶縁層21aには、電子部品Dを収容するキャビティ22が形成されている。そして、キャビティ22内に、電子部品Dが上下の第2絶縁層21bの一部により固着された状態で収容されている。
また、第1絶縁層21aには、スルーホール23が形成されている。そして、第1絶縁層21aの上下面およびスルーホール23内に配線導体24が被着されており、第1絶縁層21a上下の配線導体24同士がスルーホール23を介して電気的に接続される。
第2絶縁層21bには、複数のビアホール25が形成されている。第2絶縁層21bの表面およびビアホール25内にも配線導体24が被着されている。第2絶縁層21b表面の配線導体24の一部は、第1絶縁層21a上下面の配線導体24にビアホール25を介して電気的に接続されている。また、第2絶縁層21b表面の配線導体24の別の一部は、電子部品Dの電極Tにビアホール25を介して電気的に接続されている。
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
さらに上面側の絶縁層21bの上面に形成された配線導体24の一部は、ソルダーレジスト層26に形成された開口部26aに露出して、半導体素子接続パッド27を形成している。そして、この半導体素子接続パッド27に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Bの上面に半導体素子Sが搭載される。
また、下面側の絶縁層21bの下面に形成された配線導体24の一部は、ソルダーレジスト層24に形成された開口部26bに露出して、外部の電気回路基板と接続するための外部接続パッド28を形成している。そして、外部接続パッド28と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体24および電子部品Dを介して信号を伝送することにより半導体素子Sが稼働する。
次に、図5〜図6を基に、従来の配線基板Bの製造方法を説明する。なお、図5〜図6においては、製造工程毎の要部を概略断面図で示す。
まず、図5(a)に示すように、上下面を貫通するスルーホール23が形成された第1絶縁層21aの上下面およびスルーホール22内に、配線導体24を被着させる。
配線導体24は、例えば周知のセミアディティブ法やサブトラクティブ法により形成される。
次に、図5(b)に示すように、第1絶縁層21aにキャビティ22を形成する。キャビティ22は、例えばブラスト加工やレーザー加工により形成される。
次に、図5(c)に示すように、第1絶縁層21aを粘着シートN上に載置する。
次に、図5(d)に示すように、キャビティ22内に電子部品Dを挿入して、キャビティ22内に露出する粘着シートN上に電子部品Dを載置する。
次に、図5(e)に示すように、第1絶縁層21aの上側に第2絶縁層21bを積層する。第1絶縁層21aの上側に第2絶縁層21bを積層するには、例えば真空状態で行うことで第2絶縁層21bを第1絶縁層21aに強く密着させることができる。
次に、図5(f)に示すように、粘着シートNを剥離する。
次に、図6(g)に示すように、第1絶縁層21aの下側に第2絶縁層21bを積層する。これにより、絶縁基板21が形成される。
次に、図6(h)に示すように、第2絶縁層21b表面から電子部品Dおよび第1絶縁層21a上の配線導体24を露出するビアホール25を形成した後、第2絶縁層21b表面およびビアホール25内に配線導体24を被着させる。
最後に、図6(i)に示すように、第2絶縁層21b表面に形成された配線導体24を露出させる第1開口部26aおよび第2開口部26bを有するソルダーレジスト層26を被着することで配線基板Bが形成される。
しかしながら、このような方法で配線基板Bを形成する場合に、上述した第1絶縁層21aの上側に第2絶縁層21bを真空状態で強く密着させる工程の影響で、粘着シートNと第1絶縁層21aとの間も強く密着してしまう。このため、粘着シートNを第1絶縁層21aから剥離する工程において、粘着シートNの粘着剤が第1絶縁層21a表面に残ってしまうことがある。このように、第1絶縁層21a表面に粘着剤が残ってしまうと、第1絶縁層21aと第2絶縁層21bとの密着が阻害されて両者の間で剥がれる場合があり配線導体24同士の間の絶縁性が不十分になる結果、配線基板Bの絶縁信頼性が低くなってしまうという問題がある。
特開2007−5768号公報
本発明は、第1絶縁層と第2絶縁層との間で剥がれが生じることを防止して、配線導体同士の間の絶縁性を良好なものとすることで、絶縁信頼性の高い配線基板を提供することを課題とする。
本発明の配線基板の製造方法は、中央部にキャビティ形成領域および外周部にキャビティ形成領域を取り囲む枠状の配線形成領域を有する絶縁層と、第1金属箔および第2金属箔が互いに分離可能に密着されて成る分離可能金属箔とを準備する工程と、分離可能金属箔を、絶縁層の少なくとも下面側に第1金属箔を被着面として被着させる工程と、絶縁層の上面側からキャビティ形成領域に、絶縁層の下面側の第2金属箔に達するとともに第2金属箔を貫通しない深さだけ絶縁層および分離可能金属箔を掘削してキャビティを形成する工程と、キャビティ内に固定用樹脂を注入する工程と、固定用樹脂が注入されたキャビティ内に電子部品を挿入するとともに固定用樹脂を硬化させて固定させる工程と、第2金属箔を、第1金属箔との密着面から剥離する工程と、を含むことを特徴とするものである。
本発明の配線基板の製造方法によれば、絶縁層の下面側の第2金属箔に達するとともに第2金属箔を貫通しない深さだけ絶縁層および分離可能金属箔を掘削してキャビティを形成する。そして、固定用樹脂が注入されたキャビティ内に電子部品を挿入するとともに固定用樹脂を硬化させることで電子部品を固定させる。そして、固定用樹脂が硬化された後に第2金属箔を第1金属箔との密着面から剥離する。このように、固定用樹脂が未硬化の間は絶縁層表面が第1金属箔により被覆されているため、絶縁層の表面に固定用樹脂が被着することがない。これにより絶縁層の表面に別の絶縁層を安定的に密着することが可能となり、各絶縁層に形成された配線導体同士の間の絶縁性が良好な絶縁信頼性の高い配線基板を提供することができる。
図1は、本発明の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 図2(a)〜(f)は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図3(g)〜(k)は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図4は、従来の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 図5(a)〜(f)は、従来の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図6(g)〜(i)は、従来の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。
まず、図1を基に、本発明の製造方法により製造される配線基板Aの一例を説明する。
配線基板Aは、絶縁基板1と、配線導体4と、絶縁基板1上および配線導体4上に形成されたソルダーレジスト層6と、絶縁基板1に収容された電子部品Dとを具備する。
絶縁基板1は、第1絶縁層1aと、その上下面に積層された第2絶縁層1bとを備えている。また、絶縁基板1は、中央部にキャビティ形成領域Xおよび外周部にキャビティ形成領域Xを取り囲む枠状の配線形成領域Yを有している。キャビティ形成領域Xには、電子部品Dを収容するキャビティ2が形成されている。そして、キャビティ2内に、電子部品Dが固定用樹脂Jにより固着された状態で収容されている。
また、第1絶縁層1aには、複数のスルーホール3が形成されている。そして、第1絶縁層1aの上下面およびスルーホール3内に配線導体4が被着されており、第1絶縁層1a上下の配線導体4同士がスルーホール3を介して電気的に接続される。
第2絶縁層1bには、複数のビアホール5が形成されている。第2絶縁層1bの表面およびビアホール5内にも配線導体4が被着されている。第2絶縁層1b表面の配線導体4の一部は、第1絶縁層1a上下面の配線導体4にビアホール5を介して電気的に接続されている。また、第2絶縁層1b表面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール5を介して電気的に接続されている。
さらに上面側の第2絶縁層1bの上面に形成された配線導体4の一部は、ソルダーレジスト層6に形成された第1開口部6aに露出して、半導体素子接続パッド7を形成している。そして、この半導体素子接続パッド7に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Aの上面に半導体素子Sが搭載される。
また、下面側の絶縁層1bの下面に形成された配線導体4の一部は、ソルダーレジスト層6に形成された第2開口部6bに露出して、外部の電気回路基板と接続するための外部接続パッド8を形成している。そして、外部接続パッド8と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体4および電子部品Dを介して信号を伝送することにより半導体素子Sが稼働する。
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
次に、図2〜図3を基に、本発明の配線基板の製造方法を説明する。なお、図2〜図3においては、製造工程毎の要部を概略断面図で示し、図1を基に説明した配線基板Aと同一の箇所には同一の符号を付し、その詳細な説明は省略する。
まず、図2(a)に示すように、第1絶縁層1aと、第1金属箔M1および第2金属箔M2が互いに分離可能に密着されて成る分離可能金属箔Mとを準備する。第1絶縁層1aは、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。また、分離可能金属箔Mは、経済性や加工性の観点から銅箔が好適に用いられる。第1金属箔M1の厚みはおよそ1〜3μm程度であり、第2金属箔M2の厚みはおよそ18〜35μm程度である。
次に、図2(b)に示すように、第1絶縁層1aの上下面に分離可能金属箔Mを第1金属箔M1が第1絶縁層1a側になるように配置したうえで、加熱加圧することで被着する。
次に、図2(c)に示すように、上側の分離可能金属箔Mの表面に、キャビティ形成領域Xに対応する分離可能金属箔Mを露出させる開口部を有するブラストレジストRを形成する。
次に、図2(d)に示すように、第1絶縁層1aの上面に被着された分離可能金属箔Mにおける、ブラストレジストRの開口部に露出する部分をエッチング除去する。
次に、図2(e)に示すように、ブラストレジストRの開口部に露出する第1絶縁層1aを、上方からブラスト加工により掘削して電子部品Dを収容するキャビティ2を形成する。このとき、第1絶縁層1a下側の第2金属箔M2に到達するとともに、第2金属箔M2を貫通しない深さに第1絶縁層1aおよび分離可能金属箔Mを掘削する。なお、上述のように第1金属箔M1の厚みよりも、第2金属箔M2の厚みを厚くしておくことでこのような加工が容易になる。また、下側の第2金属箔M2に形成される窪みの深さは、およそ10μm程度であることが好ましい。10μmを超えると固定用樹脂Jと第2金属箔M2との接触面積が大きくなるため、第2金属箔M2を第1金属箔M1から剥離する後述の工程において剥離しにくくなる場合がある。
次に、図2(f)に示すように、第1絶縁層1aからブラストレジストRを剥離除去する。
次に、図3(g)に示すように、キャビティ2内に固定用樹脂Jを注入した上でキャビティ2内に電子部品Dを挿入する。そして、固定用樹脂Jを硬化させることで電子部品Dをキャビティ2内に固定する。このとき、第2金属箔M2は、未硬化の固定用樹脂Jが被着しないように第1絶縁層1aを被覆する役割を有している。
次に、図3(h)に示すように、第2金属箔M2を第1金属箔M1との密着界面から剥離除去する。
次に、図3(i)に示すように、第1絶縁層1aにスルーホール3を形成するとともに、第1絶縁層1a表面およびスルーホール3内に配線導体4を形成する。スルーホール3の直径は、50〜300μm程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。また、配線導体4を形成するには、周知のセミアディティブ法により形成すればよい。このとき、スルーホール3内に無電解めっきを施しておき、この無電解めっきと、第1絶縁層1a表面の第1金属箔M1を下地金属として電解めっきを被着することで配線導体4を形成してもよい。
次に、図3(j)に示すように、周知のビルドアップ法により第1絶縁層1aおよび配線導体4の上面に、第2絶縁層1bを積層してビアホール5を形成後、第2絶縁層1bおよびビアホール5内に配線導体4を形成する。ビアホール5の直径は、20〜100μm程度であり、例えばレーザー加工により形成される。第2絶縁層1bは、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。
最後に、図3(k)に示すように、上側の第2絶縁層1bの表面に第1開口部6a、下側の第2絶縁層1bの表面に第2開口部6bを有するソルダーレジスト層6を形成することで、配線基板Aが形成される。
ソルダーレジスト層6は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを第2絶縁層1bおよび配線導体4の上に塗布または貼着して熱硬化させることにより形成される。
ところで、本発明の配線基板の製造方法によると、第1絶縁層1aの下面側の第2金属箔M2に達するとともに第2金属箔M2を貫通しない深さだけ第1絶縁層1aおよび分離可能金属箔Mを掘削してキャビティ2を形成する。そして、固定用樹脂Jが注入されたキャビティ2内に電子部品Dを挿入するとともに、固定用樹脂Jを硬化させることで電子部品Dを固定させる。そして、固定用樹脂Jが硬化された後に第2金属箔M2を第1金属箔M1との密着面から剥離する。このように、固定用樹脂Jが未硬化の間は第1絶縁層1a表面が第1金属箔M1により被覆されているため、第1絶縁層1aの表面に固定用樹脂Jが被着することがない。これにより第1絶縁層1aの表面に第2絶縁層1bを安定的に密着することが可能となり、第1および第2絶縁層に形成された配線導体4同士の間の絶縁性が良好な絶縁信頼性の高い配線基板を提供することができる。
なお、本発明は上述の実施形態の一例に特定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述した一例では、キャビティ2をブラスト加工により形成する例を示したが、レーザー加工やルーター加工、あるいはドリル加工により形成しても良い。
1a 第1絶縁層
2 キャビティ
A 配線基板
D 電子部品
J 固定用樹脂
M 分離可能金属箔
M1 第1金属箔
M2 第2金属箔
X キャビティ形成領域
Y 配線形成領域

Claims (3)

  1. 中央部にキャビティ形成領域および外周部に前記キャビティ形成領域を取り囲む枠状の配線形成領域を有する絶縁層と、第1金属箔および第2金属箔が互いに分離可能に密着されて成る分離可能金属箔とを準備する工程と、
    前記分離可能金属箔を、前記絶縁層の少なくとも下面側に前記第1金属箔を被着面として被着させる工程と、
    前記絶縁層の上面側から前記キャビティ形成領域に、前記絶縁層の下面側の前記第2金属箔に達するとともに該第2金属箔を貫通しない深さだけ前記絶縁層および前記分離可能金属箔を掘削してキャビティを形成する工程と、
    前記キャビティ内に固定用樹脂を注入する工程と、
    前記固定用樹脂が注入された前記キャビティ内に電子部品を挿入するとともに前記固定用樹脂を硬化させて固定させる工程と、
    前記第2金属箔を、前記第1金属箔との密着面から剥離する工程と、を含むことを特徴とする配線基板の製造方法。
  2. 前記配線形成領域に、前記第1金属箔の少なくとも一部を用いて配線導体を形成することを特徴とする請求項1記載の配線基板の製造方法。
  3. 前記第1金属箔の厚みが、前記第2金属箔の厚みよりも薄いことを特徴とする請求項1および2記載の配線基板の製造方法。
JP2013180767A 2013-08-31 2013-08-31 配線基板の製造方法 Pending JP2015050309A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013180767A JP2015050309A (ja) 2013-08-31 2013-08-31 配線基板の製造方法
TW103128752A TW201524297A (zh) 2013-08-31 2014-08-21 配線基板的製造方法
US14/468,707 US9655248B2 (en) 2013-08-31 2014-08-26 Method of manufacturing a wiring board
CN201410429133.0A CN104427775A (zh) 2013-08-31 2014-08-27 布线基板的制造方法
KR20140112147A KR20150026901A (ko) 2013-08-31 2014-08-27 배선 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013180767A JP2015050309A (ja) 2013-08-31 2013-08-31 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2015050309A true JP2015050309A (ja) 2015-03-16

Family

ID=52581164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013180767A Pending JP2015050309A (ja) 2013-08-31 2013-08-31 配線基板の製造方法

Country Status (5)

Country Link
US (1) US9655248B2 (ja)
JP (1) JP2015050309A (ja)
KR (1) KR20150026901A (ja)
CN (1) CN104427775A (ja)
TW (1) TW201524297A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108021A (ja) * 2015-12-10 2017-06-15 日立金属株式会社 多層セラミック基板の製造方法および多層セラミック基板
JP2021093492A (ja) * 2019-12-12 2021-06-17 株式会社伸光製作所 プリント配線板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423313B2 (ja) * 2015-05-26 2018-11-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置
KR20200055432A (ko) 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
CN115152334B (zh) * 2021-01-28 2025-03-04 京东方科技集团股份有限公司 布线基板、阵列基板和发光模组
KR102908329B1 (ko) * 2021-03-31 2026-01-05 삼성전기주식회사 인쇄회로기판
KR20220135762A (ko) * 2021-03-31 2022-10-07 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032887A (ja) * 2004-07-14 2006-02-02 Samsung Electro Mech Co Ltd 受動素子チップ内蔵型の印刷回路基板の製造方法
JP2008503076A (ja) * 2004-06-15 2008-01-31 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704936B1 (ko) 2005-06-22 2007-04-09 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제작방법
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503076A (ja) * 2004-06-15 2008-01-31 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
JP2006032887A (ja) * 2004-07-14 2006-02-02 Samsung Electro Mech Co Ltd 受動素子チップ内蔵型の印刷回路基板の製造方法
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108021A (ja) * 2015-12-10 2017-06-15 日立金属株式会社 多層セラミック基板の製造方法および多層セラミック基板
JP2021093492A (ja) * 2019-12-12 2021-06-17 株式会社伸光製作所 プリント配線板の製造方法
JP7405591B2 (ja) 2019-12-12 2023-12-26 株式会社伸光製作所 プリント配線板の製造方法

Also Published As

Publication number Publication date
TW201524297A (zh) 2015-06-16
CN104427775A (zh) 2015-03-18
US20150059170A1 (en) 2015-03-05
US9655248B2 (en) 2017-05-16
KR20150026901A (ko) 2015-03-11

Similar Documents

Publication Publication Date Title
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
JP2015050309A (ja) 配線基板の製造方法
US9502340B2 (en) Method for manufacturing wiring board
CN105376926B (zh) 印刷电路板及其制造方法
US20140209361A1 (en) Wiring board and method for manufacturing the same
JP2016127148A (ja) 配線基板の製造方法
JP6266908B2 (ja) 電子部品内蔵基板の製造方法
JP2012160559A (ja) 配線基板の製造方法
JP2017063152A (ja) 配線基板およびその製造方法
JP2015070105A (ja) 配線基板の製造方法
JP5409480B2 (ja) 配線基板の製造方法
JP6219787B2 (ja) 配線基板の製造方法
TWI399149B (zh) 線路板及其製造方法
TWI387410B (zh) A circuit board having an electronic component embedded therein and a method of manufacturing the same
JP2015144152A (ja) 配線基板の製造方法
JP2017069445A (ja) プリント配線板およびその製造方法
JP2012099586A (ja) 配線基板およびその製造方法
JP5409519B2 (ja) 配線基板およびその製造方法
JP6075789B2 (ja) 配線基板の製造方法
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
JP2014107526A (ja) 配線基板の製造方法
JP6096641B2 (ja) 配線基板の製造方法
WO2012164720A1 (ja) 部品内蔵基板及びその製造方法
JP2016051828A (ja) 配線基板およびその製造方法
JP2015144153A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170523