[go: up one dir, main page]

JP5082821B2 - Through board - Google Patents

Through board Download PDF

Info

Publication number
JP5082821B2
JP5082821B2 JP2007327096A JP2007327096A JP5082821B2 JP 5082821 B2 JP5082821 B2 JP 5082821B2 JP 2007327096 A JP2007327096 A JP 2007327096A JP 2007327096 A JP2007327096 A JP 2007327096A JP 5082821 B2 JP5082821 B2 JP 5082821B2
Authority
JP
Japan
Prior art keywords
substrate
prepreg
surface layer
glass cloth
constituting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007327096A
Other languages
Japanese (ja)
Other versions
JP2009152281A (en
Inventor
重信 稲葉
昭喜 浅井
本田  匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007327096A priority Critical patent/JP5082821B2/en
Publication of JP2009152281A publication Critical patent/JP2009152281A/en
Application granted granted Critical
Publication of JP5082821B2 publication Critical patent/JP5082821B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリプレグよりなる基板の表裏両面に設けられた配線を、当該基板を厚さ方向に貫通するスルーホールにより導通させてなる貫通基板に関する。   The present invention relates to a through-hole substrate in which wirings provided on both front and back surfaces of a substrate made of prepreg are made conductive by a through-hole penetrating the substrate in the thickness direction.

従来より、この種の貫通基板としては、ガラス繊維の織物であるガラスクロスに樹脂を含浸してなる複数層のプリプレグよりなる基板と、基板の表裏両面に設けられ電子部品がはんだ接続される表層配線と、基板内部に設けられた内層配線と、プリプレグの積層方向に貫通して設けられ表層配線および内層配線を電気的に接続するスルーホールとを備えるプリント基板が提案されている(たとえば、特許文献1参照)。   Conventionally, as this type of penetration substrate, a substrate made of a plurality of layers of prepreg formed by impregnating a glass cloth, which is a woven fabric of glass fiber, and a surface layer on which electronic components are provided by soldering on both sides of the substrate There has been proposed a printed circuit board including a wiring, an inner layer wiring provided inside the substrate, and a through hole provided through the prepreg in the stacking direction to electrically connect the surface layer wiring and the inner layer wiring (for example, a patent) Reference 1).

このようなプリント基板の外面上に電子部品を搭載し、はんだ付けにより接続した場合、実使用環境下における熱ストレスによって、はんだ接続部が劣化するが、このことは製品の信頼性上、重要な問題である。   When an electronic component is mounted on the outer surface of such a printed circuit board and connected by soldering, the solder connection part deteriorates due to thermal stress in the actual use environment, which is important for product reliability. It is a problem.

たとえば、上記特許文献1では、ななこ織りと呼ばれる特殊クロスを使い、クロスの打ち込み密度を上げるようにしている。それにより、プリプレグ中の樹脂量を減らし、基板の熱膨張率を小さくして、基板上のベアチップなどの電子部品の熱膨張率に近づけることで、接続信頼性の向上を図るようにしている。
特開平7−66513号公報
For example, in the above-mentioned Patent Document 1, a special cloth called a nanako weave is used to increase the driving density of the cloth. As a result, the amount of resin in the prepreg is reduced, the coefficient of thermal expansion of the substrate is reduced, and the coefficient of thermal expansion of the electronic component such as a bare chip on the substrate is made closer to improve the connection reliability.
JP-A-7-66513

上記したように、従来では、基板の熱膨張率を、当該基板に実装される電子部品に合わせるという考えで、基板への対策が実施されてきているが、近年では、プリプレグよりなる貫通基板においては、はんだ接続寿命のさらなる長寿命化が望まれている。   As described above, conventionally, measures have been taken for the substrate in the idea that the coefficient of thermal expansion of the substrate is matched to the electronic component mounted on the substrate, but in recent years, in the through substrate made of prepreg, Therefore, it is desired to further extend the life of the solder connection.

そこで、本発明者が鋭意検討したところ、はんだ接続寿命には、基板の熱膨張率だけではなく、基板に使われているガラスクロスの凹凸も影響を及ぼしていることを、実験的に見出した。特に、はんだ接合部が微細化され、ガラスクロスの凹凸ピッチ(たとえば0.5mm以下)と同等以下のサイズの接合部である場合、その影響が顕著である。   Thus, the present inventors diligently studied and found experimentally that not only the thermal expansion coefficient of the substrate but also the unevenness of the glass cloth used for the substrate has an effect on the solder connection life. . In particular, when the solder joint portion is miniaturized and the joint portion has a size equal to or smaller than the uneven pitch (for example, 0.5 mm or less) of the glass cloth, the influence is remarkable.

本発明は、上記問題に鑑みてなされたものであり、プリプレグよりなる基板の表裏両面に設けられた配線を、当該基板を厚さ方向に貫通するスルーホールにより導通させてなる貫通基板において、ガラスクロスによる凹凸の影響を低減し、はんだ接続信頼性に優れた貫通基板を提供することを目的とする。   The present invention has been made in view of the above problems, and in a through-hole substrate in which wirings provided on both front and back surfaces of a substrate made of prepreg are made conductive by a through-hole penetrating the substrate in the thickness direction, An object of the present invention is to provide a penetrating substrate that reduces the influence of unevenness due to cloth and has excellent solder connection reliability.

上記目的を達成するため、請求項1に記載の発明では、貫通基板において、表層部(20)も、ガラスクロス(11)に樹脂(12)を含浸してなるプリプレグよりなるものとし、表層部(20)の外面を、基板部(10)を構成するプリプレグ(13)の表面よりも凹凸が小さいものとし、当該凹凸のピッチとしての当該表層部におけるヤーンの交差部とこれに隣り合う交差部との距離を0.5mm以下とし、当該貫通基板の表面に電子部品がはんだ接合され、当該接合部における凹凸のピッチ方向のサイズが0.5mm以下であることを特徴としている。 In order to achieve the above object, in the invention described in claim 1, in the through-hole substrate, the surface layer portion (20) is also made of a prepreg formed by impregnating the glass cloth (11) with the resin (12). The outer surface of (20) has an unevenness smaller than the surface of the prepreg (13) constituting the substrate portion (10), and the intersection of yarns in the surface layer portion as the pitch of the unevenness and the intersection adjacent to this And an electronic component is solder-bonded to the surface of the through-hole substrate, and the size of the unevenness in the joint in the pitch direction is 0.5 mm or less .

それによれば、表層部(20)の外面が、基板部(10)を構成するプリプレグ(13)の表面よりも凹凸が小さいから、ガラスクロス(11)による凹凸の影響を低減し、はんだ接続信頼性に優れたものにできる。   According to this, since the outer surface of the surface layer part (20) has smaller irregularities than the surface of the prepreg (13) constituting the substrate part (10), the influence of the irregularities caused by the glass cloth (11) is reduced, and the solder connection reliability is reduced. It can be made excellent.

ここで、請求項2に記載の発明のように、表層部(20)も、ガラスクロス(11)に樹脂(12)を含浸してなるプリプレグよりなり、この表層部(20)を構成するプリプレグのガラスクロス(11)を構成するヤーン(11a)は、基板部(10)を構成するプリプレグ(13)のガラスクロス(11)を構成するヤーン(11a)に比べて、断面における積層体の積層方向の寸法が当該積層方向と直交する方向よりも短くなっている扁平なヤーンであるものにできる。   Here, as in the invention described in claim 2, the surface layer portion (20) is also made of a prepreg formed by impregnating the glass cloth (11) with the resin (12), and the prepreg constituting the surface layer portion (20). The yarn (11a) constituting the glass cloth (11) of the laminate is a laminate of laminates in cross section as compared with the yarn (11a) constituting the glass cloth (11) of the prepreg (13) constituting the substrate portion (10). It can be a flat yarn whose direction dimension is shorter than the direction perpendicular to the stacking direction.

また、請求項3に記載の発明のように、表層部(20)も、ガラスクロス(11)に樹脂(12)を含浸してなるプリプレグよりなり、この表層部(20)を構成するプリプレグの外面と当該プリプレグの内部のガラスクロス(11)との距離(t1)は、基板部(10)を構成するプリプレグ(13)における外面と当該プリプレグ(13)の内部のガラスクロス(11)との距離(t2)よりも大きいものにできる。   Further, as in the invention described in claim 3, the surface layer portion (20) is also made of a prepreg formed by impregnating the glass cloth (11) with the resin (12), and the prepreg constituting the surface layer portion (20) is formed. The distance (t1) between the outer surface and the glass cloth (11) inside the prepreg is the distance between the outer surface of the prepreg (13) constituting the substrate portion (10) and the glass cloth (11) inside the prepreg (13). It can be larger than the distance (t2).

また、請求項に記載の発明のように、表層部(20)も、ガラスクロス(11)に樹脂(12)を含浸してなるプリプレグよりなり、この表層部(20)を構成するプリプレグのガラスクロス(11)を構成するヤーンは、基板部(10)を構成するプリプレグ(13)のガラスクロス(11)を構成するヤーンに比べて、径寸法が小さいものであるものにできる。 Further, as in the invention described in claim 4 , the surface layer portion (20) is also composed of a prepreg formed by impregnating the glass cloth (11) with the resin (12), and the prepreg constituting the surface layer portion (20) is formed. The yarn constituting the glass cloth (11) can be made smaller in diameter than the yarn constituting the glass cloth (11) of the prepreg (13) constituting the substrate portion (10).

これら請求項2〜請求項のような表層部(20)とすることにより、表層部(20)の外面を、基板部(10)を構成するプリプレグ(13)の表面よりも凹凸が小さいものにできる。 By using the surface layer portion (20) as in the second to fourth aspects, the outer surface of the surface layer portion (20) has smaller irregularities than the surface of the prepreg (13) constituting the substrate portion (10). Can be.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

(第1実施形態)
図1は、本発明の第1実施形態に係る貫通基板100の概略断面図である。この貫通基板100は、大きくは基板部10の表裏両面に表層部20を積層してなるととともに、この積層体の内部に設けられた内層配線30および表面に設けられた表層配線40が、当該積層体の積層方向に貫通するスルーホール50により電気的に接続されて構成されたものである。
(First embodiment)
FIG. 1 is a schematic cross-sectional view of a through substrate 100 according to the first embodiment of the present invention. The through-hole substrate 100 is roughly formed by laminating the surface layer portion 20 on both the front and back surfaces of the substrate portion 10, and the inner layer wiring 30 provided inside the laminated body and the surface layer wiring 40 provided on the surface include the laminated layer It is configured to be electrically connected by a through hole 50 penetrating in the body stacking direction.

基板部10は、ガラス繊維の織物であるガラスクロス11にエポキシ樹脂などの樹脂12を含浸してなるプリプレグ13よりなる。このプリプレグ13は、必要な枚数積層して熱硬化することにより、優れた性能を持つ成形品が製造可能であるが、基板部10を構成するプリプレグ13は、1層でもよいし複数層が積層されたものでもよい。図1に示される例では、基板部10は2層のプリプレグ13が積層されてなる。   The substrate portion 10 is made of a prepreg 13 formed by impregnating a glass cloth 11, which is a glass fiber fabric, with a resin 12 such as an epoxy resin. The prepreg 13 can be manufactured by stacking the required number of sheets and thermosetting to produce a molded product having excellent performance. However, the prepreg 13 constituting the substrate unit 10 may be a single layer or a plurality of layers. It may be done. In the example shown in FIG. 1, the substrate unit 10 is formed by laminating two layers of prepregs 13.

表層部20は、基板部10の表面(図1中の基板部10の上面)および基板部10の裏面(図1中の基板部10の下面)に、それぞれ積層して設けられた層状のものである。ここでは、表層部20も、ガラスクロス11に樹脂12を含浸してなるプリプレグとして構成されている。   The surface layer portion 20 is a layered layer provided on the surface of the substrate portion 10 (upper surface of the substrate portion 10 in FIG. 1) and the back surface of the substrate portion 10 (lower surface of the substrate portion 10 in FIG. 1). It is. Here, the surface layer portion 20 is also configured as a prepreg formed by impregnating the glass cloth 11 with the resin 12.

内層配線30は、基板部10に設けられているが、本実施形態では、基板部10を構成する2層のプリプレグ13の表面に設けられている。また、表層配線40は、貫通基板100の表裏両面を構成する表層部20の外面に設けられている。   Although the inner layer wiring 30 is provided on the substrate unit 10, in this embodiment, the inner layer wiring 30 is provided on the surface of the two-layer prepreg 13 constituting the substrate unit 10. Further, the surface layer wiring 40 is provided on the outer surface of the surface layer portion 20 constituting both the front and back surfaces of the through-hole substrate 100.

この表層配線40には、ICチップやコンデンサ、抵抗などの図示しない電子部品がはんだ接続されるようになっている。これら内層配線30および表層配線40は、たとえばCu箔などをエッチングすることで所望の配線パターンを形成している。   Electronic components (not shown) such as IC chips, capacitors and resistors are soldered to the surface layer wiring 40. These inner layer wiring 30 and surface layer wiring 40 form a desired wiring pattern by etching, for example, Cu foil.

また、スルーホール50は、基板部10および表層部20よりなる積層体をその積層方向に貫通して設けられている。このようにスルーホール50は、貫通基板100の表面から裏面まで連続して貫通したものとすることで、表層配線40および内層配線30を電気的に接続している。このスルーホール50は、たとえばCuメッキなどにより形成されている。   Further, the through hole 50 is provided so as to penetrate the laminated body including the substrate portion 10 and the surface layer portion 20 in the laminating direction. Thus, the through-hole 50 penetrates continuously from the front surface to the back surface of the through-hole substrate 100, thereby electrically connecting the surface layer wiring 40 and the inner layer wiring 30. The through hole 50 is formed by, for example, Cu plating.

このような貫通基板100は、たとえば次のような一般的な方法により製造される。基板部10および表層部20を構成する各プリプレグ13の表面に各配線30、40となるCu箔を設ける。そして、内層配線30については、エッチングなどにより配線のパターンを形成する。   Such a through-hole substrate 100 is manufactured by, for example, the following general method. Cu foils to be the wirings 30 and 40 are provided on the surfaces of the prepregs 13 constituting the substrate unit 10 and the surface layer unit 20. For the inner layer wiring 30, a wiring pattern is formed by etching or the like.

そして、各プリプレグ13を積層し、その後、表層部20の外面に位置するCu箔をエッチングなどによりパターニングして表層配線40を形成する。次に、当該積層体に対してスルーホール50を構成する穴をドリルなどで空け、その穴にCuメッキを施すことによりスルーホール50を形成する。こうして、貫通基板100ができあがる。   Then, the prepregs 13 are stacked, and then the Cu foil located on the outer surface of the surface layer portion 20 is patterned by etching or the like to form the surface layer wiring 40. Next, a hole constituting the through hole 50 is drilled with respect to the laminate, and the through hole 50 is formed by applying Cu plating to the hole. In this way, the through substrate 100 is completed.

ここで、図2は、本貫通基板100における表層部20を構成するプリプレグのガラスクロス11の概略平面図であり、図3は、表層部20を構成するプリプレグのガラスクロス11のヤーン11aの概略断面図であり、図4は、基板部10を構成するプリプレグ13のガラスクロス11の概略平面図である。また、図3においては、基板部10を構成するプリプレグ13のガラスクロス11のヤーン11aの断面形状を、合わせて破線で示してある。   Here, FIG. 2 is a schematic plan view of the prepreg glass cloth 11 constituting the surface layer portion 20 in the through-hole substrate 100, and FIG. 3 is an outline of the yarn 11a of the prepreg glass cloth 11 constituting the surface layer portion 20. FIG. 4 is a schematic plan view of the glass cloth 11 of the prepreg 13 constituting the substrate unit 10. In FIG. 3, the cross-sectional shape of the yarn 11 a of the glass cloth 11 of the prepreg 13 constituting the substrate unit 10 is also shown by a broken line.

ここで、ヤーンとはモノフィラメントが一定本数束ねられたものであり、ガラスクロス11は、図2や図4に示されるように、横糸としてのヤーン11aと縦糸としてのヤーン11aとが網目状に織られて構成されている。   Here, the yarn is a bundle of a certain number of monofilaments. As shown in FIGS. 2 and 4, the glass cloth 11 has a weave yarn 11a as a weft yarn and a yarn 11a as a warp yarn woven in a mesh shape. Is configured.

ここで、ガラスクロス11には、図1に示されるように凹凸が存在するが、この凹凸は、縦横のヤーン11aが交差することにより生じる。一般には、図4に示されるように、ガラスクロス11の凹凸のピッチPとは、ヤーン11aの交差部とこれに隣り合う交差部との距離に相当するが、このピッチPは、たとえば0.5mm以下である。   Here, the glass cloth 11 has irregularities as shown in FIG. 1, but the irregularities are caused by the intersection of the vertical and horizontal yarns 11a. In general, as shown in FIG. 4, the pitch P of the unevenness of the glass cloth 11 corresponds to the distance between the intersecting portion of the yarn 11a and the intersecting portion adjacent to the intersecting portion. 5 mm or less.

これら図2〜図4に示されるように、本実施形態では、表層部20を構成するプリプレグのガラスクロス11を構成するヤーン11aは、基板部10を構成するプリプレグ13のガラスクロス11を構成するヤーン11aに比べて、断面における積層体の積層方向の寸法が当該積層方向と直交する方向よりも短くなっている扁平なヤーンである。   As shown in FIGS. 2 to 4, in this embodiment, the yarn 11 a constituting the glass cloth 11 of the prepreg constituting the surface layer portion 20 constitutes the glass cloth 11 of the prepreg 13 constituting the substrate portion 10. Compared with the yarn 11a, it is a flat yarn in which the dimension of the laminated body in the cross section is shorter than the direction perpendicular to the lamination direction.

具体的には、図3に示されるように、表層部20を構成するプリプレグのガラスクロス11を構成するヤーン11aは、基板部10を構成するプリプレグ13のガラスクロス11を構成するヤーン11aに比べて、上記積層方向と直交する方向(つまり、ガラスクロス11の平面方向)に平たくなっている。そして、このように扁平なヤーン11aにより編み込まれた表層部20のガラスクロス11は、基板部10のガラスクロス11よりも、凹凸が小さく抑えられたものとなっている。   Specifically, as shown in FIG. 3, the yarn 11 a constituting the glass cloth 11 of the prepreg constituting the surface layer portion 20 is compared with the yarn 11 a constituting the glass cloth 11 of the prepreg 13 constituting the substrate portion 10. Thus, it is flat in the direction perpendicular to the laminating direction (that is, the plane direction of the glass cloth 11). And the glass cloth 11 of the surface layer part 20 knitted by the flat yarn 11a in this way has an unevenness suppressed smaller than the glass cloth 11 of the substrate part 10.

そのため、本実施形態の貫通基板100においては、表層部20の外面は、基板部10を構成するプリプレグ13の表面よりも凹凸が小さいものとなっている。つまり、従来の貫通基板では、基板部のガラスクロスの凹凸がそのまま表層部20の外面すなわち表層配線に継承されていたが、本実施形態では、表層配線40の凹凸の度合は、基板部20のガラスクロス11の凹凸よりも小さくなっている。   For this reason, in the through-hole wiring board 100 of the present embodiment, the outer surface of the surface layer portion 20 has smaller irregularities than the surface of the prepreg 13 constituting the substrate portion 10. That is, in the conventional penetrating substrate, the unevenness of the glass cloth of the substrate portion is inherited as it is on the outer surface of the surface layer portion 20, that is, the surface layer wiring, but in this embodiment, the degree of unevenness of the surface layer wiring 40 is It is smaller than the unevenness of the glass cloth 11.

このように、本実施形態によれば、表層部20の外面が、基板部10を構成するプリプレグ13の表面よりも凹凸が小さいから、ガラスクロス11による凹凸の影響を低減し、表層配線40に電子部品をはんだ接続したときに、そのはんだ接続信頼性が従来よりも優れたものになる。   As described above, according to the present embodiment, the outer surface of the surface layer portion 20 has smaller unevenness than the surface of the prepreg 13 constituting the substrate portion 10, so that the influence of the unevenness due to the glass cloth 11 is reduced and the surface layer wiring 40 is formed. When an electronic component is soldered, the solder connection reliability is superior to that of the prior art.

次に、本実施形態の貫通基板100について、比較例と比べながら、具体的な効果を示す。この比較例は、1種類のプリプレグよりなる従来の貫通基板に相当するもので、具体的には、上記図4のような基板部10を構成するガラスクロス11よりなるプリプレグ13によって、全体が構成されているものである。   Next, a specific effect is shown about the penetration board 100 of this embodiment, comparing with a comparative example. This comparative example corresponds to a conventional through-hole substrate made of one kind of prepreg, and specifically, the whole is constituted by a prepreg 13 made of a glass cloth 11 constituting the substrate portion 10 as shown in FIG. It is what has been.

図5は、本実施形態の貫通基板100と比較例の貫通基板とについて、基板の平均的な熱膨張係数αを実測した結果を示す図である。ここで、熱膨張係数αとは、貫通基板はガラス成分と樹脂成分の混合体であるが、それらを平均化した基板全体の熱膨張係数のことである。   FIG. 5 is a diagram showing the results of actual measurement of the average thermal expansion coefficient α of the substrates for the through-hole substrate 100 of the present embodiment and the through-hole substrate of the comparative example. Here, although the thermal expansion coefficient α is a mixture of a glass component and a resin component, the through substrate is a thermal expansion coefficient of the entire substrate obtained by averaging them.

この熱膨張係数の測定は、−30℃と110℃とを各30分くり返す熱サイクル試験によって行った。その結果、本実施形態の貫通基板100は、比較例よりも若干、熱膨張係数が小さいものであったが、大きな差は無かった。   The thermal expansion coefficient was measured by a thermal cycle test in which -30 ° C and 110 ° C were repeated for 30 minutes each. As a result, the through-hole wiring board 100 of the present embodiment had a slightly smaller thermal expansion coefficient than the comparative example, but there was no significant difference.

図6は、本実施形態と比較例との各貫通基板について電子部品をはんだ接続し、これらについて冷熱サイクルによるクラック率を調査した結果を示す図である。ここで、はんだ付け電子部品として、128ピンのQFN(クワッド−フラット−ノンリード−パッケージ)を用いた。   FIG. 6 is a diagram showing a result of investigating a crack rate by a thermal cycle with respect to each through-hole substrate of this embodiment and the comparative example by soldering electronic components. Here, 128-pin QFN (quad-flat-non-lead-package) was used as the soldering electronic component.

そして、このQFNを、本実施形態の貫通基板100における表層配線40と比較例の貫通基板における表層配線とに、それぞれPbフリーはんだで実装し、それについて、上記同様の熱サイクル試験(−30℃と110℃との各30分のサイクル)を行った。クラック率は、はんだが破断した率であり、不良品規格をはんだ接続部が100%破断した時としている。   The QFN is mounted on the surface layer wiring 40 in the through-hole wiring board 100 of the present embodiment and the surface layer wiring in the through-hole wiring board of the comparative example with Pb-free solder, and the same thermal cycle test (−30 ° C.) as above. And a cycle of 30 minutes each at 110 ° C.). The crack rate is the rate at which the solder is broken, and the defective product standard is defined as when the solder connection portion is broken 100%.

図6に示されるように、比較例の貫通基板では、2000サイクルにて100%はんだ接続部が破断しているのに対し、本実施形態の貫通基板100では、その倍の4000サイクルでも破断に至っていない。   As shown in FIG. 6, in the through-hole substrate of the comparative example, the solder connection part is broken at 2000 cycles, whereas in the through-hole substrate 100 of the present embodiment, it is broken even at twice that cycle. Not reached.

そこで、本実施形態の貫通基板100および比較例の貫通基板のそれぞれに使われているプリプレグのガラスクロスを2次元モデル化し、ガラスクロスの位置によって発生する歪みが、どのように変化するのか、シュミレーションを行い、確認した。その結果を図7に示す。   Accordingly, a two-dimensional model of the prepreg glass cloth used in each of the through-hole substrate 100 of the present embodiment and the through-hole substrate of the comparative example is modeled, and how the distortion generated depending on the position of the glass cloth changes is simulated. And confirmed. The result is shown in FIG.

このシュミレーションのモデルとしては、図7に示されるように、プリプレグ13上の表層配線40にはんだ300を介してQFNの端子200が接続されたものとした。この場合、はんだ接続部の端部が歪みが集中する部位である歪集中部となる。そして、この歪集中部が、プリプレグ13のガラスクロス11の凸の上に位置する場合と、同ガラスクロス11の凹の上に位置する場合とについて、歪みとしての相当塑性ひずみ振幅を求めた。   As a simulation model, a QFN terminal 200 is connected to a surface wiring 40 on a prepreg 13 via a solder 300 as shown in FIG. In this case, the end portion of the solder connection portion is a strain concentration portion that is a portion where the strain is concentrated. And the equivalent plastic strain amplitude as a distortion | strain was calculated | required about the case where this strain concentration part is located on the convex of the glass cloth 11 of the prepreg 13, and the case where it is located on the concave of the glass cloth 11. FIG.

この図7に示される結果から、比較例の貫通基板では、本実施形態に比べて、ガラスクロスの位置で発生する歪みが大きく異なることがわかった。特に、比較例では、ガラスクロスの凸の上の歪みが大きく、この歪みの大きい箇所で、はんだ接続部の破壊が発生しやすくなるということが示された。   From the results shown in FIG. 7, it was found that the distortion generated at the position of the glass cloth is greatly different in the through-hole substrate of the comparative example as compared with the present embodiment. In particular, in the comparative example, it was shown that the distortion on the convexity of the glass cloth is large, and the solder connection portion is likely to be broken at a portion where the distortion is large.

実際の製品としては、1箇所でもはんだ接続部の100%破断が発生した時点で、不良となるため、総じて低い歪みとなる本実施形態の貫通基板100の方が、歪みの大きくなる箇所を持つ従来の貫通基板よりも、はんだ接続の長寿命化には有利となる。   As an actual product, even when the solder connection portion is 100% broken even at one location, it becomes defective. Therefore, the through-hole substrate 100 of the present embodiment, which generally has a lower strain, has a portion where the strain becomes larger. It is more advantageous for extending the life of the solder connection than the conventional penetration substrate.

このように、本発明者がプリプレグよりなる貫通基板について検討した結果、プリプレグ中のガラスクロスの凹凸が、基板表面に位置する表層配線に電子部品をはんだ接続する場合に影響するという、従来には存在しなかった問題を見出し、本実施形態は、この問題の対策としてなされたものである。   As described above, as a result of the study of the through substrate made of the prepreg by the present inventor, the unevenness of the glass cloth in the prepreg affects the case where the electronic component is solder-connected to the surface wiring located on the substrate surface. A problem that did not exist was found, and this embodiment has been made as a countermeasure for this problem.

特に、はんだ接合部が微細化され、上記したガラスクロスの凹凸のピッチPと同等以下のサイズ、たとえば0.5mm以下のサイズとなった場合、その影響が顕著となる。そして、本実施形態では、貫通基板100の表層部20におけるガラスクロス11の凹凸を小さくすることで、問題解決を図っている。   In particular, when the solder joint portion is miniaturized and becomes a size equal to or smaller than the pitch P of the above-described unevenness of the glass cloth, for example, a size equal to or smaller than 0.5 mm, the influence becomes remarkable. In this embodiment, the problem is solved by reducing the unevenness of the glass cloth 11 in the surface layer portion 20 of the through-hole substrate 100.

(第2実施形態)
図8は、本発明の第2実施形態に係る貫通基板101の概略断面図である。本実施形態の貫通基板101は、上記第1実施形態に示される貫通基板100において、表層部20の構成を変形したものである。以下、第1実施形態との相違点を中心に述べる。
(Second Embodiment)
FIG. 8 is a schematic cross-sectional view of the through-hole wiring board 101 according to the second embodiment of the present invention. The through-hole substrate 101 of the present embodiment is obtained by modifying the structure of the surface layer portion 20 in the through-hole substrate 100 shown in the first embodiment. Hereinafter, the difference from the first embodiment will be mainly described.

上記第1実施形態では、表層部20において基板部10よりも扁平なヤーン11aを用いることにより、表層部20の外面を、基板部10を構成するプリプレグ13の表面よりも凹凸が小さいものとした。   In the first embodiment, by using the yarn 11 a that is flatter than the substrate portion 10 in the surface layer portion 20, the outer surface of the surface layer portion 20 is less uneven than the surface of the prepreg 13 that constitutes the substrate portion 10. .

それに対して、本実施形態においても、表層部20はガラスクロス11に樹脂12を含浸してなるプリプレグよりなるが、ここで、この表層部20を構成するプリプレグの外面と当該プリプレグの内部のガラスクロス11との距離t1は、基板部10を構成するプリプレグ13における外面と当該プリプレグ13の内部のガラスクロス11との距離t2よりも大きいものとなっている。   On the other hand, in the present embodiment, the surface layer portion 20 is made of a prepreg formed by impregnating the glass cloth 11 with the resin 12, and here, the outer surface of the prepreg constituting the surface layer portion 20 and the glass inside the prepreg. The distance t <b> 1 with the cloth 11 is larger than the distance t <b> 2 between the outer surface of the prepreg 13 constituting the substrate unit 10 and the glass cloth 11 inside the prepreg 13.

なお、これら距離t1、t2は、ガラスクロス11における当該外面に向かって凸となっている部分、すなわちガラスクロス11の凸部分と当該外面との距離である。このような表層部20としてのプリプレグのヤーンは、上記した距離t1およびt2の関係が満足されていれば、基板部10と同じ形状のヤーンであってもよいし、上記した扁平なヤーンであってもよい。たとえば、本実施形態の表層部20は、基板部10のプリプレグ13に比べて、樹脂12の量を多くしてやれば容易に形成される。   In addition, these distances t1 and t2 are distances between the convex portion of the glass cloth 11 and the outer surface, ie, the convex portion of the glass cloth 11. The prepreg yarn as the surface layer portion 20 may be a yarn having the same shape as the substrate portion 10 as long as the relationship between the distances t1 and t2 described above is satisfied, or may be a flat yarn as described above. May be. For example, the surface layer portion 20 of the present embodiment is easily formed if the amount of the resin 12 is increased as compared with the prepreg 13 of the substrate portion 10.

本実施形態では、上記距離t1、t2の関係とすることにより、表層部20において、ガラスクロス11を封止する樹脂12の厚みを大きくし、外面に現れるガラスクロス11の凹凸を低減するようにしている。それにより、本実施形態においても、表層部20の外面が、基板部10を構成するプリプレグ13の表面よりも凹凸が小さいものとされ、ガラスクロス11による凹凸の影響を低減して、表層配線40に電子部品をはんだ接続したときに、そのはんだ接続信頼性が従来よりも優れたものになる。   In the present embodiment, the relationship between the distances t1 and t2 is used to increase the thickness of the resin 12 that seals the glass cloth 11 in the surface layer portion 20 and reduce the unevenness of the glass cloth 11 that appears on the outer surface. ing. Accordingly, also in the present embodiment, the outer surface of the surface layer portion 20 has an unevenness smaller than the surface of the prepreg 13 constituting the substrate portion 10, and the influence of the unevenness due to the glass cloth 11 is reduced, so that the surface wiring 40 When electronic parts are soldered to each other, the solder connection reliability is superior to that of the prior art.

(第3実施形態)
図9は、本発明の第3実施形態に係る貫通基板102の概略断面図である。本実施形態の貫通基板102も、上記第1実施形態に示される貫通基板100において、表層部20の構成を変形したものである。以下、第1実施形態との相違点を中心に述べる。
(Third embodiment)
FIG. 9 is a schematic cross-sectional view of the through-hole wiring board 102 according to the third embodiment of the present invention. The through-hole substrate 102 of the present embodiment is also a modification of the configuration of the surface layer portion 20 in the through-hole substrate 100 shown in the first embodiment. Hereinafter, the difference from the first embodiment will be mainly described.

上記第1実施形態では、表層部20は、基板部10と同様に、ガラスクロス11に樹脂12を含浸してなるプリプレグよりなるものであったが、本実施形態の表層部20は、ガラスクロスを含まずにポリイミド14よりなる樹脂層である。この樹脂層は、一般的なフレキシブルプリント基板のベースのようなものである。   In the said 1st Embodiment, although the surface layer part 20 consisted of the prepreg formed by impregnating the resin 12 in the glass cloth 11 like the board | substrate part 10, the surface layer part 20 of this embodiment is a glass cloth. It is a resin layer made of polyimide 14 without containing. This resin layer is like a base of a general flexible printed circuit board.

本実施形態では、ポリイミド14よりなる樹脂層として表層部20を構成し、ガラスクロスを含まないものとしているため、表層部20の外面が、基板部10を構成するプリプレグ13の表面よりも凹凸が小さいものとされる。   In the present embodiment, since the surface layer portion 20 is configured as a resin layer made of polyimide 14 and does not include glass cloth, the outer surface of the surface layer portion 20 is more uneven than the surface of the prepreg 13 constituting the substrate portion 10. It is supposed to be small.

そして、本実施形態によっても、ガラスクロス11による凹凸の影響を低減して、表層配線40に電子部品をはんだ接続したときに、そのはんだ接続信頼性が従来よりも優れたものになる。また、表層部20が耐熱性に優れたポリイミドよりなるため、貫通基板102の表面の耐熱性も向上する。   Also according to the present embodiment, the influence of unevenness due to the glass cloth 11 is reduced, and when an electronic component is solder-connected to the surface layer wiring 40, the solder connection reliability is superior to that of the related art. Further, since the surface layer portion 20 is made of polyimide having excellent heat resistance, the heat resistance of the surface of the through substrate 102 is also improved.

(第4実施形態)
図10は、本発明の第4実施形態に係る貫通基板103の概略断面図である。本実施形態の貫通基板103も、上記第1実施形態に示される貫通基板100において、表層部20の構成を変形したものであり、第1実施形態との相違点を中心に述べる。
(Fourth embodiment)
FIG. 10 is a schematic cross-sectional view of the through-hole wiring board 103 according to the fourth embodiment of the present invention. The through-hole wiring board 103 of the present embodiment is also a modification of the structure of the surface layer portion 20 in the through-hole wiring board 100 shown in the first embodiment, and the difference from the first embodiment will be mainly described.

本実施形態においても、表層部20はガラスクロス11に樹脂12を含浸してなるプリプレグよりなるが、ここでは、表層部20を構成するプリプレグのガラスクロス11を構成するヤーンは、基板部10を構成するプリプレグ13のガラスクロス11を構成するヤーンに比べて、径寸法が小さいものである。具体的には、表層部20および基板部10の両ヤーンは、その断面がたとえば円形などの同一形状であり、その径は表層部20の方が小さい。   Also in this embodiment, the surface layer portion 20 is made of a prepreg obtained by impregnating the glass cloth 11 with the resin 12. However, here, the yarn constituting the glass cloth 11 of the prepreg constituting the surface layer portion 20 includes the substrate portion 10 as the yarn. Compared with the yarn which comprises the glass cloth 11 of the prepreg 13 to comprise, a diameter dimension is small. Specifically, both the surface layer portion 20 and the yarn of the substrate portion 10 have the same cross section, for example, a circular shape, and the surface layer portion 20 has a smaller diameter.

本実施形態では、表層部20を径の小さなヤーンにより構成することにより、表層部20の外面が、基板部10を構成するプリプレグ13の表面よりも凹凸が小さいものとされる。そして、本実施形態によっても、ガラスクロス11による凹凸の影響を低減して、表層配線40に電子部品をはんだ接続したときに、そのはんだ接続信頼性が従来よりも優れたものになる。   In the present embodiment, the outer surface of the surface layer portion 20 is configured to have smaller irregularities than the surface of the prepreg 13 constituting the substrate portion 10 by configuring the surface layer portion 20 with yarn having a small diameter. Also according to the present embodiment, the influence of unevenness due to the glass cloth 11 is reduced, and when an electronic component is solder-connected to the surface layer wiring 40, the solder connection reliability is superior to that of the related art.

(他の実施形態)
なお、上記各実施形態では、表層部20は、基板部10の表裏の各面に1層ずつ設けられていたが、1層に限らず当該各面に2層以上積層されたものであってもよい。また、基板部10は、複数層のプリプレグ13により構成されたものに限らず、1層のプリプレグにより構成されたものでもよい。
(Other embodiments)
In each of the above-described embodiments, one surface layer 20 is provided on each of the front and back surfaces of the substrate unit 10, but not only one layer but two or more layers are stacked on each surface. Also good. Moreover, the board | substrate part 10 may be comprised not only with what was comprised by the prepreg 13 of multiple layers but by the prepreg of 1 layer.

本発明の第1実施形態に係る貫通基板の概略断面図である。It is a schematic sectional drawing of the penetration substrate concerning a 1st embodiment of the present invention. 図1に示される貫通基板における表層部を構成するプリプレグのガラスクロスの概略平面図である。It is a schematic plan view of the glass cloth of the prepreg which comprises the surface layer part in the penetration board | substrate shown by FIG. 図2に示されるガラスクロスのヤーンの概略断面図である。It is a schematic sectional drawing of the yarn of the glass cloth shown by FIG. 図1に示される貫通基板における基板部を構成するプリプレグのガラスクロスの概略平面図である。It is a schematic plan view of the glass cloth of the prepreg which comprises the board | substrate part in the penetration board | substrate shown by FIG. 第1実施形態の貫通基板と比較例の貫通基板とについて基板の平均的な熱膨張係数の実測結果を示す図である。It is a figure which shows the measurement result of the average thermal expansion coefficient of a board | substrate about the penetration board of 1st Embodiment, and the penetration board of a comparative example. 本実施形態と比較例との各貫通基板について電子部品をはんだ接続し、冷熱サイクルによるクラック率を調査した結果を示す図である。It is a figure which shows the result of having investigated the crack rate by a thermal cycle, connecting an electronic component with solder about each penetration board of this embodiment and a comparative example. ガラスクロスの位置によって発生する歪みをシュミレーションにて求めた結果を示す図である。It is a figure which shows the result of having calculated | required the distortion generate | occur | produced by the position of a glass cloth by simulation. 本発明の第2実施形態に係る貫通基板の概略断面図である。It is a schematic sectional drawing of the penetration substrate concerning a 2nd embodiment of the present invention. 本発明の第3実施形態に係る貫通基板の概略断面図である。It is a schematic sectional drawing of the penetration substrate concerning a 3rd embodiment of the present invention. 本発明の第4実施形態に係る貫通基板の概略断面図である。It is a schematic sectional drawing of the penetration substrate concerning a 4th embodiment of the present invention.

符号の説明Explanation of symbols

10 基板部
11 ガラスクロス
11a ヤーン
12 樹脂
13 プリプレグ
20 表層部
30 内層配線
40 表層配線
50 スルーホール
t1 表層部を構成するプリプレグの外面とその内部のガラスクロスとの距離
t2 基板部を構成するプリプレグの外面とその内部のガラスクロスとの距離
DESCRIPTION OF SYMBOLS 10 Substrate part 11 Glass cloth 11a Yarn 12 Resin 13 Prepreg 20 Surface layer part 30 Inner layer wiring 40 Surface layer wiring 50 Through hole t1 Distance between the outer surface of the prepreg constituting the surface layer part and the glass cloth inside thereof t2 The prepreg constituting the substrate part Distance between outer surface and glass cloth inside

Claims (4)

ラスクロス(11)に樹脂(12)を含浸してなる1層もしくは複数層のプリプレグ(13)よりなる基板部(10)と、
前記基板部(10)の表裏両面に積層して設けられた層状の表層部(20)と、
前記表層部(20)の外面に設けられ、電子部品がはんだ接続される表層配線(40)と、
前記基板部(10)に設けられた内層配線(30)と、
前記基板部(10)および前記表層部(20)よりなる積層体の積層方向に貫通して設けられ、前記表層配線(40)および前記内層配線(30)を電気的に接続するスルーホール(50)とを備える貫通基板において、
前記表層部(20)も、ガラスクロス(11)に樹脂(12)を含浸してなるプリプレグよりなり、
前記表層部(20)の外面は、前記基板部(10)を構成する前記プリプレグ(13)の表面よりも凹凸が小さいものであり、当該凹凸のピッチとしての当該表層部におけるヤーンの交差部とこれに隣り合う交差部との距離が0.5mm以下であり、
当該貫通基板の表面に電子部品がはんだ接合され、当該接合部における前記凹凸のピッチ方向のサイズが0.5mm以下であることを特徴とする貫通基板。
Substrate portion made of prepreg (13) of one layer or multiple layers formed by impregnating the resin (12) to the gas Rasukurosu (11) and (10),
A layered surface layer part (20) provided on both front and back surfaces of the substrate part (10);
A surface wiring (40) provided on the outer surface of the surface layer portion (20), to which an electronic component is solder-connected,
An inner layer wiring (30) provided in the substrate part (10);
A through-hole (50) provided to penetrate in the stacking direction of the laminate composed of the substrate portion (10) and the surface layer portion (20) and electrically connecting the surface layer wiring (40) and the inner layer wiring (30). )
The surface layer part (20) is also made of a prepreg formed by impregnating a glass cloth (11) with a resin (12),
The outer surface of the surface layer portion (20) has an unevenness smaller than the surface of the prepreg (13) constituting the substrate portion (10), and the intersection of yarns in the surface layer portion as a pitch of the unevenness the distance between the intersection adjacent thereto Ri der less 0.5 mm,
Electronic components on the surface of the through substrate is soldered, through the substrate size in the pitch direction of the irregularities in the joint, characterized in der Rukoto below 0.5 mm.
前記表層部(20)を構成する前記プリプレグの前記ガラスクロス(11)を構成するヤーン(11a)は、前記基板部(10)を構成する前記プリプレグ(13)の前記ガラスクロス(11)を構成するヤーン(11a)に比べて、断面における前記積層体の積層方向の寸法が当該積層方向と直交する方向よりも短くなっている扁平なヤーンであることを特徴とする請求項1に記載の貫通基板。 The yarn (11a) constituting the glass cloth (11) of the prepreg constituting the surface layer portion (20) constitutes the glass cloth (11) of the prepreg (13) constituting the substrate portion (10). 2. The penetration according to claim 1, wherein, compared with the yarn (11 a) to be cut, the cross-sectional dimension is a flat yarn whose dimension in the stacking direction of the stacked body is shorter than the direction perpendicular to the stacking direction. substrate. 前記表層部(20)を構成する前記プリプレグの外面と当該プリプレグの内部の前記ガラスクロス(11)との距離(t1)は、前記基板部(10)を構成する前記プリプレグ(13)における外面と当該プリプレグ(13)の内部の前記ガラスクロス(11)との距離(t2)よりも大きいことを特徴とする請求項1に記載の貫通基板。 The distance between the inside of the glass cloth of the outer surface and the prepreg of the prepregs that constitute the surface layer portion (20) (11) (t1) is an outer surface of the prepreg (13) constituting the substrate portion (10) The through-hole wiring board according to claim 1, wherein the through-hole wiring board is larger than a distance (t2) from the glass cloth (11) inside the prepreg (13). 前記表層部(20)を構成する前記プリプレグの前記ガラスクロス(11)を構成するヤーンは、前記基板部(10)を構成する前記プリプレグ(13)の前記ガラスクロス(11)を構成するヤーンに比べて、径寸法が小さいものであることを特徴とする請求項1に記載の貫通基板。 The yarn constituting the glass cloth (11) of the prepreg constituting the surface layer portion (20) is the yarn constituting the glass cloth (11) of the prepreg (13) constituting the substrate portion (10). The through-hole substrate according to claim 1, wherein the through-hole substrate has a smaller diameter dimension.
JP2007327096A 2007-12-19 2007-12-19 Through board Expired - Fee Related JP5082821B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007327096A JP5082821B2 (en) 2007-12-19 2007-12-19 Through board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007327096A JP5082821B2 (en) 2007-12-19 2007-12-19 Through board

Publications (2)

Publication Number Publication Date
JP2009152281A JP2009152281A (en) 2009-07-09
JP5082821B2 true JP5082821B2 (en) 2012-11-28

Family

ID=40921109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007327096A Expired - Fee Related JP5082821B2 (en) 2007-12-19 2007-12-19 Through board

Country Status (1)

Country Link
JP (1) JP5082821B2 (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251711B2 (en) * 1993-06-02 2002-01-28 株式会社東芝 Printed wiring board and method of manufacturing printed wiring board
JPH10287834A (en) * 1997-04-15 1998-10-27 Hitachi Chem Co Ltd Method for producing insulating varnish and multilayer printed wiring board using the varnish
JPH1161596A (en) * 1997-08-08 1999-03-05 Asahi Schwebel Co Ltd Glass cloth and laminate therefrom
JP2000151180A (en) * 1998-11-06 2000-05-30 Denso Corp Printed wiring board
JP2002100879A (en) * 2000-09-25 2002-04-05 Kyocera Corp Multilayer wiring board
JP2003017864A (en) * 2001-07-02 2003-01-17 Matsushita Electric Ind Co Ltd Multilayer board
JP2004124324A (en) * 2002-10-04 2004-04-22 Unitika Glass Fiber Co Ltd Glass cloth for printed circuit board
JP2006074014A (en) * 2004-08-06 2006-03-16 Toyota Industries Corp Multilayer printed board, and method for controlling impedance of microstrip line
JP2006196480A (en) * 2005-01-11 2006-07-27 Canon Inc Multilayer printed wiring board and electric circuit device
JP2007149870A (en) * 2005-11-25 2007-06-14 Denso Corp Circuit board and circuit board manufacturing method.

Also Published As

Publication number Publication date
JP2009152281A (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP5097827B2 (en) Flex-rigid wiring board and electronic device
CN102845141B (en) Circuit board and manufacturing method therefor
US20080196931A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
CN101902875B (en) Multi-layer wire substrate
JP5085266B2 (en) Wiring board and manufacturing method thereof
US6703564B2 (en) Printing wiring board
CN101742810A (en) Multilayer Wiring Substrate
JP6226168B2 (en) Multilayer wiring board
US10531569B2 (en) Printed circuit board and method of fabricating the same
JP2007149870A (en) Circuit board and circuit board manufacturing method.
US9232638B2 (en) Printed wiring board and method for manufacturing the same
JP4954246B2 (en) Copper-clad laminate and manufacturing method thereof
JP5082821B2 (en) Through board
JP2009088173A (en) Wiring board
JP5584986B2 (en) Interposer
JP2019079899A (en) Printed wiring board
US10375828B2 (en) Printed wiring board
JP2017045846A (en) Circuit board and method of manufacturing circuit board
JP6576892B2 (en) Circuit equipment
JP4961180B2 (en) Printed wiring board
JP5100429B2 (en) Manufacturing method of multilayer printed wiring board
JP5876658B2 (en) Manufacturing method of rigid flexible substrate
JP2009212224A (en) Wiring substrate and manufacturing method thereof
WO2025022959A1 (en) Electronic circuit board and pad-on-via arrangement method
CN110944449A (en) Bendable multi-layer hard circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R151 Written notification of patent or utility model registration

Ref document number: 5082821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees