JP5072147B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5072147B2 JP5072147B2 JP2001154748A JP2001154748A JP5072147B2 JP 5072147 B2 JP5072147 B2 JP 5072147B2 JP 2001154748 A JP2001154748 A JP 2001154748A JP 2001154748 A JP2001154748 A JP 2001154748A JP 5072147 B2 JP5072147 B2 JP 5072147B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- semiconductor film
- forming
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
近年、絶縁性基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）等の半導体素子を用いた半導体装置を作製する技術が急速に発達している。その理由は、液晶表示装置（代表的には、アクティブマトリクス型液晶表示装置）の需要が高まってきたことによる。
【０００３】
また、半導体装置の製造工程において公知の方法（熱アニール法、レーザアニール法、ラピッドサーマルアニール法（ＲＴＡ法）等）により行われる熱処理は必須の工程となっている。特にドーピング処理後や、配線形成後には欠かすことが出来ない。
【０００４】
なぜなら、ドーピング処理において、半導体膜へ打ち込まれるイオンのエネルギーは、半導体膜を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記半導体膜へ打ち込まれるイオンは前記半導体膜を形成する元素を格子点から弾き飛ばして結晶に欠陥を生じさせる。したがって、ドーピング処理後は前記欠陥の回復を行ない、また同時に打ち込んだ不純物元素を活性化させるために熱処理を行なう。また、不純物元素を活性化させることは、不純物元素が添加された領域を低抵抗領域にして低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）領域、ソース領域およびドレイン領域として機能させるために重要なプロセスである。
【０００５】
また、配線の形成後に行なわれる熱処理は、半導体膜と配線との接触部におけるショットキバリアを低減してオーミックコンタクトを形成し、コンタクト抵抗を低減するために特に重要な工程となっている。前記半導体膜と前記配線とがオーミックコンタクトとなることで、デバイス動作時に配線と半導体膜との接触部での電圧降下や電力損失が無視できるため、高性能の半導体装置を作製することが出来る。また、この工程における熱処理はほとんどの場合、熱アニール法により行われる。
【０００６】
【本発明が解決しようとする課題】
しかしながら、半導体装置の高性能化が進むにつれ、ゲート電極がメタル化するなど、比較的耐熱温度の低い層の形成が増えてきている。特に、前述のドーピング処理後および配線形成後の熱処理はゲート電極や配線形成後に行われるため、低温でしかも短時間で処理することが望まれる。
【０００７】
また、工程数を少しでも減少させることは、製造コストの低下および製造歩留まりを向上させるためには非常に重要になっている。
【０００８】
本発明はこのような問題点を解決するための技術であり、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される半導体装置において、該半導体装置の動作特性および信頼性を向上させると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【０００９】
【課題を解決するための手段】
本発明は、ドーピング処理後の半導体膜の結晶性の回復、不純物元素の活性化および配線形成後のコンタクト抵抗の低減を行なうために、配線形成後に基板の裏面側（本明細書中では、半導体膜が形成されている面と反対側の面と定義する。）からレーザ光を照射することを特徴とする。ここで、基板の裏面側からレーザ光を照射するのは、基板の表面側（本明細書中では、半導体膜が形成されている面と定義する。）からでは配線がレーザ光を遮り、配線と半導体膜との接触部が加熱されないからである。また、層間絶縁膜の材料によっては、耐熱性の低いものもあり、レーザ光が前記層間絶縁膜に直接照射されることを防ぐためである。
【００１０】
本発明において、配線と半導体膜との接触部が加熱されることが必須となる。そのため、前記半導体膜を加熱することが可能で、かつ、半導体膜を透過して配線と半導体膜との接触部にレーザ光が達する波長のレーザ光を用いる。これにより、従来行われていたドーピング処理後の熱処理と、配線形成後の熱処理という２つの工程を、配線形成後に基板の裏面側からレーザ光を照射するという１つの工程で行なうことが可能となり、従来より工程数を削減することができる。
【００１１】
もちろん、レーザ光が前記接触部に達しなくても、該レーザ光が半導体膜を加熱した熱により、該半導体膜の結晶性の回復および不純物元素の活性化を行なうことは可能であるし、同時に、該半導体膜と配線との接触部も加熱されるので、コンタクト抵抗を低減することも可能である。
【００１２】
さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。
【００１３】
本発明の作製方法は、基板の表面上に形成されている半導体膜上に第１の絶縁膜を形成し、前記半導体膜上に第１の絶縁膜を介して第１の導電層を形成し、前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成し、前記半導体膜および前記第１の絶縁膜および前記第１の導電層を覆って第２の絶縁膜を形成し、前記第１の絶縁膜および前記第２の絶縁膜、または前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させ、前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成し、前記基板の裏面側から前記半導体膜にレーザ光を照射することを特徴とする。
【００１４】
また、本発明の他の作製方法は、基板の表面上に半導体膜を形成し、熱処理により前記半導体膜を結晶化させ、結晶化した前記半導体膜上に第１の絶縁膜を形成し、前記半導体膜上に第１の絶縁膜を介して第１の導電層を形成し、前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成し、前記半導体膜および前記第１の絶縁膜および前記第１の導電層を覆って第２の絶縁膜を形成し、前記第１の絶縁膜および前記第２の絶縁膜、または前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させ、前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成し、前記基板の裏面側から前記半導体膜にレーザ光を照射することを特徴とする。
【００１５】
また、本発明の他の作製方法は、基板の表面上に半導体膜を形成し、前記半導体膜に金属元素を導入し、熱処理により前記半導体膜を結晶化させ、結晶化した前記半導体膜上に第１の絶縁膜を形成し、前記半導体膜上に第１の絶縁膜を介して第１の導電層を形成し、前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成し、前記半導体膜および前記第１の絶縁膜および前記第１の導電層を覆って第２の絶縁膜を形成し、前記第１の絶縁膜および前記第２の絶縁膜、または前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させ、前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成し、前記基板の裏面側から前記半導体膜にレーザ光を照射することを特徴とする。
【００１６】
上記各作製工程において、前記不純物元素は、ｎ型を付与する不純物元素、またはｐ型を付与する不純物元素である。また、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素としてもよい。
【００１７】
また、上記各作製工程において、前記レーザ光の一部は、前記基板および前記半導体膜を透過することが望ましい。図２および図３に波長に対する透過率を示す。図２（Ａ）は１７３７ガラス基板（厚さ０．７ｍｍ）の波長に対する透過率であり、図２（Ｂ）は合成石英ガラス基板（厚さ１．１ｍｍ）の波長に対する透過率であり、図３（Ａ）は１７３７ガラス基板上に形成された非晶質珪素膜（膜厚５５ｎｍ）の表面側からレーザ光を照射したときの波長に対する透過率であり、図３（Ｂ）は１７３７ガラス基板上に形成された結晶質珪素膜（膜厚５５ｎｍ）の表面側からレーザ光を照射したときの波長に対する透過率である。図２および図３より、前記レーザ光の波長は３５０ｎｍ（好ましくは４００ｎｍ）以上であることが望ましい。
【００１８】
さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。
【００１９】
本発明で用いるレーザ光として、例えば、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ等を公知の方法により第２高調波に変調して用いることが出来る。また、ルビーレーザ、Ｔｉ：サファイアレーザ等も用いることができる。特に、パルスエネルギーで優位なＹＡＧレーザが好ましい。
【００２０】
また、ＹＡＧレーザで良く用いられるＱスイッチ法（Ｑ変調スイッチ方式）を用いても良い。これはレーザ共振器のＱ値を十分低くしておいた状態から、急激にＱ値を高めてやることにより非常にエネルギー値が高く急峻なパルスレーザーを出力する方法である。これは公知の技術である。
【００２１】
また、レーザ光は光学系により線状に成形して照射することが望ましい。線状ビームを用いると、前後左右の走査が必要なスポット状のレーザ光を用いた場合とは異なり、線状ビームの長軸方向に直角な方向だけの走査(あるいはレーザ光の照射位置を照射面に対し相対的な移動)で照射面全体にレーザ照射を行なうことが出来るため、量産性が高いためである。なお、レーザ光を線状に成形するとは、被処理体にレーザ光が照射された際の照射面における形状が線状になるようにレーザ光を成形しておくことを意味する。即ち、レーザ光の断面形状を線状に成形することを意味する。また、ここでいう「線状」は、厳密な意味で「線」を意味しているのではなく、アスペクト比の大きい長方形（もしくは長楕円形）を意味する。例えば、アスペクト比が１０以上（好ましくは１００〜１００００）のもの指す。
【００２２】
また、上記各作製工程において、前記半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などの化合物半導体膜を適用しても良い。
【００２３】
また、上記作製工程において、前記金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数の元素である。
【００２４】
以上のような本発明を適用することにより、工程数を削減し、また、半導体装置の性能を大幅に向上させうる。例えば、ＴＦＴを例に挙げると、不純物元素の活性化が十分に行なわれることで、不純物元素が添加された領域を低抵抗領域にしてＬＤＤ領域、ソース領域およびドレイン領域として機能させることを可能とする。コンタクト抵抗を低減することで、ＴＦＴの動作速度を向上させる。特に移動度の向上を可能とする。
【００２５】
【発明の実施の形態】
本発明の実施形態について図１を用いて説明する。
【００２６】
まず、基板１１上に下地絶縁膜１２を形成する。基板１１としては、レーザ光に対し透光性を有するガラス基板や合成石英ガラス基板を用いる。また、下地絶縁膜１２としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を形成する。ここでは下地絶縁膜１２として単層構造を用いた例を示したが、前記絶縁膜の２層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。
【００２７】
次いで、下地絶縁膜１２上に半導体膜を形成する。半導体膜は非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。そして、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行なって結晶質半導体膜を形成したのち、パターニングを行なって、半導体層１３、１４を形成する。ここで、半導体層１３はｎチャネル型ＴＦＴを、半導体層１４はｐチャネル型ＴＦＴを作製するものとする。
【００２８】
半導体層１３、１４を覆うゲート絶縁膜１５を形成する。ゲート絶縁膜１５はプラズマＣＶＤ法、スパッタ法等を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。
【００２９】
次いで、図１（Ａ）に示すように、ゲート絶縁膜１５上に膜厚１００〜５００ｎｍの導電膜１６を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。
【００３０】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なって、導電層１７、１８を形成する。
【００３１】
次いで、導電層１７、１８をマスクとして用い、ゲート絶縁膜１５を選択的に除去して絶縁層１９、２０を形成する。（図１（Ｂ））もちろん、ゲート絶縁膜１５を選択的に除去しなくてもよい。
【００３２】
そして、第１および第２のドーピング処理を行ない、半導体層に不純物元素を添加する。（図１（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋｅＶとして行う。この場合、導電層１７、１８が不純物元素に対するマスクとなり、自己整合的に不純物領域２１、２２が形成される。まず、ｎ型を付与する不純物元素を添加して、続いて、ｐ型を付与する不純物元素を添加して不純物領域２６、２７を形成する。ただし、図１（Ｂ）および図１（Ｃ）に示すように、ｎ型を付与する不純物元素を添加するときには、ｐチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２３で覆い、ｐ型を付与する不純物元素を添加するときには、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２５で覆う。
【００３３】
次いで、層間絶縁膜２８を形成する。この層間絶縁膜２８としては、無機絶縁膜材料または有機絶縁物材料により形成する。また、表面が平坦化する膜を用いて形成してもよい。もちろん、層間絶縁膜２８は単層ではなく積層構造としてよい。
【００３４】
そして、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、半導体層を水素化する工程を行なうことが望ましい。この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために半導体層が含む全原子数の０．０１〜０．１％程度の水素を付与すれば良い。もちろん、層間絶縁膜を形成する前に行なってもよい。
【００３５】
そして、各不純物領域とそれぞれ電気的に接続する配線２９を形成する。配線としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。ここでは配線２９として単層構造を用いた例を示したが、２層以上積層させた構造を用いても良い。
【００３６】
図１（Ｆ）は基板の裏面側からレーザ光を照射して、半導体層の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を行なう工程を説明する図である。基板の裏面側からレーザ光を照射するには、例えば、基板を載せるステージを透光性を有するガラスや合成石英を材料とするものにすればよい。また、レーザ光の波長は、基板および半導体膜を適度に透過する波長であることが望ましく、図２および図３から３５０ｎｍ（好ましくは４００ｎｍ）以上であることが望ましい。例えば、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ等の第２高調波や、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることが出来る。特に、パルスエネルギーで優位なＹＡＧレーザが好ましい。また、レーザ光の照射は真空中、大気中、窒素雰囲気中などで行なうことが出来る。さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。
【００３７】
前述のいずれかのレーザ発振器を用い、また、いずれかの雰囲気中で、レーザ光を照射するが、用いる基板や、下地絶縁膜および半導体膜の種類や膜厚、電極や配線の材料等によって最適な照射条件は異なるので、実施者が適宜決定すればよい。
【００３８】
本発明のレーザ光の照射方法により、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減が十分に行なわれる。そして、このようにして作製されたＴＦＴの電気的特性は向上し、該ＴＦＴを用いて作製された半導体装置の特性をも向上させることが出来る。
【００３９】
以上の構成でなる本発明について、以下に示す実施例にてさらに詳細な説明を行なうこととする。
【００４０】
【実施例】
［実施例１］
本発明の実施例について図１を用いて説明する。
【００４１】
まず、基板１１上に下地絶縁膜１２を形成する。基板１１としては、レーザ光に対し透光性を有するガラス基板や合成石英ガラス基板を用いる。また、下地絶縁膜１２としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を形成する。ここでは下地絶縁膜１２として単層構造を用いた例を示したが、前記絶縁膜の２層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。本実施例では、合成石英ガラス基板上にＣＶＤ法により膜厚１５０ｎｍの酸化珪素膜を形成する。
【００４２】
次いで、下地絶縁膜１２上に半導体膜を形成する。半導体膜は非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。そして、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行なって結晶質半導体膜を形成したのち、パターニングを行なって、半導体層１３、１４を形成する。ここで、半導体層１３はｎチャネル型ＴＦＴを、半導体層１４はｐチャネル型ＴＦＴを作製するものとする。本実施例では、ＣＶＤ法により膜厚５５ｎｍの非晶質珪素膜を形成した後、ＸｅＣｌエキシマレーザを用いて前記非晶質珪素膜を結晶化させ、パターニングにより半導体層１３、１４を形成する。
【００４３】
半導体層１３、１４を覆うゲート絶縁膜１５を形成する。ゲート絶縁膜１５はプラズマＣＶＤ法、スパッタ法等を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、ＣＶＤ法により膜厚１００ｎｍの酸化珪素膜を形成する。
【００４４】
次いで、図１（Ａ）に示すように、ゲート絶縁膜１５上に膜厚１００〜５００ｎｍの導電膜１６を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。本実施例では、スパッタ法により、膜厚４００ｎｍのＴａを形成する。
【００４５】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なって、導電層１７、１８を形成する。
【００４６】
次いで、導電層１７、１８をマスクとして用い、ゲート絶縁膜１５を選択的に除去して絶縁層１９、２０を形成する。（図１（Ｂ））もちろん、ゲート絶縁膜１５を選択的に除去しなくてもよい。
【００４７】
そして、第１および第２のドーピング処理を行ない、半導体層に不純物元素を添加する。（図１（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋｅＶとして行なう。この場合、導電層１７、１８が不純物元素に対するマスクとなり、自己整合的に不純物領域２１、２２が形成される。まず、ｎ型を付与する不純物元素を添加して、続いて、ｐ型を付与する不純物元素を添加して不純物領域２６、２７を形成する。ただし、図１（Ｂ）および図１（Ｃ）に示すように、ｎ型を付与する不純物元素を添加するときには、ｐチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２３で覆い、ｐ型を付与する不純物元素を添加するときには、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２５で覆う。本実施例では、ｎ型を付与する不純物元素としてリンを用い、イオン注入法にて、加速電圧を１０ｋｅＶとし、平均濃度２×１０20／ｃｍ3となるように導入する。また、ｐ型を付与する不純物元素として、ボロンを用い、加速電圧を１０ｋｅＶとし、平均濃度２×１０20／ｃｍ3となるように導入する。
【００４８】
次いで、層間絶縁膜２８を形成する。この層間絶縁膜２８としては、無機絶縁膜材料または有機絶縁物材料により形成する。また、表面が平坦化する膜を用いて形成してもよい。もちろん、層間絶縁膜２８は単層ではなく積層構造としてよい。本実施例では、膜厚１．６μｍの酸化珪素膜を形成する。
【００４９】
そして、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、半導体層を水素化する工程を行なうことが望ましい。この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために半導体層が含む全原子数の０．０１〜０．１％程度の水素を付与すれば良い。もちろん、層間絶縁膜を形成する前に行なってもよい。
【００５０】
そして、各不純物領域とそれぞれ電気的に接続する配線２９を形成する。配線としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。ここでは配線２９として単層構造を用いた例を示したが、２層以上積層させた構造を用いても良い。本実施例では、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００５１】
図１（Ｆ）は基板の裏面側からレーザ光を照射して、半導体層の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を行なう工程を説明する図である。基板の裏面側からレーザ光を照射するには、例えば、基板を載せるステージを透光性を有するガラスや合成石英を材料とするものにすればよい。また、レーザ光の波長は、基板および半導体膜を適度に透過する波長であることが望ましく、図２および図３から３５０ｎｍ（好ましくは４００ｎｍ）以上であることが望ましい。例えば、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ等の第２高調波や、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることが出来る。特に、パルスエネルギーで優位なＹＡＧレーザが好ましい。また、レーザ光の照射は真空中、大気中、窒素雰囲気中などで行なうことが出来る。さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。本実施例では、ＹＡＧレーザを用い、非線形光学素子により第２高調波（波長５３２ｎｍ）に変調して大気中にて照射する。
【００５２】
本発明により、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減が十分に行なわれる。そして、このようにして作製されたＴＦＴの電気的特性は向上し、該ＴＦＴを用いて作製された半導体装置の特性をも向上させることが出来る。
【００５３】
［実施例２］
本実施例では、実施例１とは異なる構造のＴＦＴを作製する方法について説明する。ただし、ここではｎチャネル型ＴＦＴを作製する方法についてのみ説明する。
【００５４】
実施例１にしたがって、図４（Ａ）の状態を形成する。また、本実施例では導電層をＷで形成する。
【００５５】
続いてエッチングを行なって端部にテーパーを有するゲート電極３１を形成する。フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なう。本実施例ではエッチング処理として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行なった。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。このエッチング処理によりＷ膜をエッチングして導電層の端部をテーパー形状とする。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。上記エッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。３２はゲート絶縁膜であり、導電層３１で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００５６】
そして、ドーピング処理を行なって、不純物元素の導入を行なう。ドーピング処理は、イオンドープ法やイオン注入法などにより、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。ｎ型を付与する不純物元素およびｐ型を付与する不純物元素を導入してもよい。加えて、水素を添加してもよい。ドーピング処理により、不純物元素が高濃度に導入された領域３３、ゲート電極の端部のテーパーにより低濃度に導入された領域３４および不純物元素が導入されない領域（チャネル形成領域）３５が形成される。本実施例では、ｎ型を付与する不純物元素としてリンを用いる。リンの注入条件は、水素で希釈された５％のＰＨ3を用い、加速電圧１０ｋｅＶ、ドーズ量１．５×１０15/cm2とする。注入に要する時間は約８分であり、結晶質半導体膜には平均濃度で２×１０20/cm3のリンを注入することができる。
【００５７】
続いて、実施例１にしたがって、層間絶縁膜３６および配線３７を形成した後、基板の裏面側からレーザ光を照射して、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を十分に行なう。このようにして作製されたＴＦＴの電気的特性は向上し、該ＴＦＴを用いて作製された半導体装置の特性をも向上させることが出来る。
【００５８】
［実施例３］
本実施例では、実施例１または実施例２とは異なる構造を有するＴＦＴの作製工程について説明する。
【００５９】
まず、基板４０として透光性を有するガラス基板や合成石英ガラス基板を用いる。また、下地絶縁膜として、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を単層または積層構造に形成してもよい。なお、下地絶縁膜を形成しなくてもよい。本実施例では、基板４０として合成石英ガラス基板を用いる。
【００６０】
導電膜を形成し、エッチングを行なって所望の形状の導電膜を形成する。導電膜の材料に特に限定はないが、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろん、導電膜は単層ではなく、積層としてもよい。本実施例では、膜厚４００ｎｍのＷ膜からなる導電膜３０６を形成する。Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。そして、パターニングを行なって、導電層４１を形成する。
【００６１】
そして、絶縁膜４２は公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜を用いれば良い。もちろん絶縁膜は単層でなく、積層としてもよい。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化珪素膜を形成する。
【００６２】
続いて、非晶質構造を有する半導体膜４３を公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成するとよい。本実施例では、プラズマＣＶＤ法により、膜厚５０ｎｍの非晶質珪素膜を形成する。そして公知の結晶化法（レーザ結晶化法、ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等）を行なって前記半導体膜を結晶化させる。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積５ｍｌ）を前記非晶質珪素膜表面にスピンコート法（溶液塗布法）にて塗布し、５５０℃の窒素雰囲気中に４時間曝す。結晶化を助長するための金属元素はニッケルのほかにも、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂがあり、これらから選ばれた一種または複数の金属元素を用いることができる。また、金属元素の添加方法は、スピンコート法以外にも、プラズマ処理法や蒸着法、イオン注入法、スパッタ法により金属元素を添加する方法もある。なお、結晶化のための加熱時間や温度は半導体膜や添加する金属元素によるので、実施者が適宜決定すれば良い。
【００６３】
続いて、マスク４４を形成して、ドーピング処理を行ない、半導体膜に選択的に不純物元素を導入する。ドーピング処理は、イオンドープ法やイオン注入法などにより、希ガス元素から選ばれた一種または複数種の元素と、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。加えて、水素を添加してもよい。本実施例では、ｎ型を付与する不純物元素としてリンを用いた。リンの注入条件は、水素で希釈された５％のＰＨ3を用い、加速電圧８０ｋｅＶ、ドーズ量１．５×１０15/cm2とする。
【００６４】
本実施例のように、半導体膜を結晶化させるために金属元素を用いた場合は、熱処理を行なって、前記金属元素のゲッタリングを行なうことが望ましい。前記熱処理により、チャネル形成領域から不純物元素が添加された領域へ金属元素が移動し、チャネル形成領域を高抵抗領域とすることができる。
【００６５】
そして、マスクを除去し、また、活性領域となる半導体層を形成した後、実施例１にしたがって、層間絶縁膜４８および配線４９を形成する。続いて、基板の裏面側からレーザ光を照射して、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を行なう。裏面側からレーザ光が照射されることで、ゲート電極４１が加熱され、その熱によってさらに半導体層を加熱するため、効率がよい。このようにして作製されたＴＦＴの電気的特性は向上し、該ＴＦＴを用いて作製された半導体装置の特性をも向上させることが出来る。
【００６６】
また、本実施例において、不純物領域としてソース領域およびドレイン領域として機能する不純物領域４７のみ形成しているが、本発明はボトムゲート構造においてもＬＤＤ構造やＧＯＬＤ（Gate-drain Overlapped LDD）構造を有する場合にも適用できる。
【００６７】
［実施例４］
本実施例ではアクティブマトリクス基板の作製方法について図６〜９を用いて説明する。本明細書ではＣＭＯＳ回路、及び駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【００６８】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００６９】
次いで、基板４００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【００７０】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで半導体膜を成膜し、公知の結晶化法（レーザ結晶化法、ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等）により結晶化させる。そして、得られた結晶質半導体膜を所望の形状にパターニングして半導体層４０２〜４０６を形成する。前記半導体膜としては、非晶質半導体膜や微結晶半導体膜、結晶質半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜する。そして、レーザ結晶化法により結晶質珪素膜を形成し、フォトリソグラフィ法を用いたパターニング処理によって半導体層４０２〜４０６を形成する。
【００７１】
また、レーザ結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜７００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行なってもよい。
【００７２】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行なってもよい。
【００７３】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７４】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７５】
次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００７６】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７７】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行なう。第１のエッチング処理では第１及び第２のエッチング条件で行なう。（図６（Ｂ））本実施例では第１のエッチング条件として、ＩＣＰエッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７８】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７９】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００８０】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行なう。（図６（Ｃ））ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
【００８１】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を４０〜８０ｋｅＶとして行なう。本実施例ではドーズ量を１．５×１０13／cm2とし、加速電圧を６０ｋｅＶとして行なう。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層４２８〜４３３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域４２３〜４２７が形成される。不純物領域４２３〜４２７には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００８２】
レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａ〜４３４ｃを形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行なう。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15/cm2とし、加速電圧を６０〜１２０ｋｅＶとして行なう。ドーピング処理は第２の導電層４２８ｂ〜４３２ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行なって図７（Ａ）の状態を得る。イオンドープ法の条件はドーズ量を１×１０15〜１×１０17/cm2とし、加速電圧を５０〜１００ｋｅＶとして行なう。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域４３６、４４２、４４８には１×１０18〜５×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加され、高濃度不純物領域４３５、４３８、４４１、４４４、４４７には１×１０19〜２×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。
【００８３】
もちろん、適当な加速電圧を選ぶことで、第２のドーピング処理および第３のドーピング処理で形成される低濃度不純物領域および高濃度不純物領域を、１回のドーピング処理で行なうことも可能である。
【００８４】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４５０ａ〜４５０ｃを形成して第４のドーピング処理を行なう。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５１、４５３〜４５６、４５８、４６０、４６１を形成する。第２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４５１、４５３〜４５５、４５７、４５９、４６０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図７（Ｂ））この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４５０ａ〜４５０ｃで一部覆われている。第１乃至３のドーピング処理によって、不純物領域４３８、４３９にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０19〜２×１０20atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００８５】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【００８６】
次いで、レジストからなるマスク４５０ａ〜４５０ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８７】
そして、熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行なうと水素化を行なうことができる。この工程は第１の層間絶縁膜４６１に含まれる水素により半導体層のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の熱処理を行っても良い。
【００８８】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用いる。また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。
【００８９】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６４〜４６８を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。（図８（Ａ））
【００９０】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４４３ａと４４３ｂの積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００９１】
続いて、本発明が開示する基板の裏面側からレーザ光の照射を行なって、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を十分に行なう。さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。
【００９２】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうしてアクティブマトリクス基板が完成する。
【００９３】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４３７、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４３６（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５２と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５１を有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４０、ソース領域またはドレイン領域として機能する高濃度不純物領域４５４と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５３を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４４３、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４４２（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５６と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５５を有している。
【００９４】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４４６、ゲート電極の外側に形成される低濃度不純物領域４４５（ＬＤＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５８と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５７を有している。また、保持容量５０５の一方の電極として機能する半導体層には、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４１６を誘電体として、電極（４３２ａと４３２ｂの積層）と、半導体層とで形成している。
【００９５】
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００９６】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図９に示す。なお、図６〜図９に対応する部分には同じ符号を用いている。図８（Ｂ）中の鎖線Ａ−Ａ’は図９中の鎖線Ａ―Ａ’で切断した断面図に対応している。
また、図８（Ｂ）中の鎖線Ｂ−Ｂ’は図９中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００９７】
なお、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である。
【００９８】
［実施例５］
本実施例では、実施例４で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１０を用いる。
【００９９】
まず、実施例４に従い、図８（Ｂ）の状態のアクティブマトリクス基板を得た後、図８（Ｂ）のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行なう。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１００】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７２とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１０１】
本実施例では、実施例４に示す基板を用いている。従って、実施例４の画素部の上面図を示す図９では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１０２】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１０３】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
【０１０４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１０に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１０５】
また、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることが可能であり、以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１０６】
［実施例６］
本実施例では、実施例４で作製したアクティブマトリクス基板から、実施例５とは異なるアクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図１１を用いる。
【０１０７】
まず、実施例４に従い、図８（Ｂ）の状態のアクティブマトリクス基板を得た後、図８（Ｂ）のアクティブマトリクス基板上に配向膜１０６７を形成しラビング処理を行う。なお、本実施例では配向膜１０６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１０８】
次いで、対向基板１０６８を用意する。この対向基板には、着色層１０７４、遮光層１０７５が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層１０７７を設けた。このカラーフィルタと遮光層１０７７とを覆う平坦化膜１０７６を設けた。次いで、平坦化膜１０７６上に透明導電膜からなる対向電極１０６９を画素部に形成し、対向基板の全面に配向膜１０７０を形成し、ラビング処理を施した。
【０１０９】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材１０７１で貼り合わせる。シール材１０７１にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料１０７３を注入し、封止剤（図示せず）によって完全に封止する。液晶材料１０７３には公知の液晶材料を用いれば良い。このようにして図１１に示すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１１０】
また、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることが可能であり、以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１１１】
［実施例７］
本発明を適用して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶表示装置等）に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施出来る。
【０１１２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２、図１３及び図１４に示す。
【０１１３】
図１２（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を適用して表示部３００３を作製することができる。
【０１１４】
図１２（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を適用して表示部３１０２を作製することができる。
【０１１５】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明を適用して表示部３２０５を作製することができる。
【０１１６】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明を適用して表示部３３０２を作製することができる。
【０１１７】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明を適用して表示部３４０２を作製することができる。
【０１１８】
図１２（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を適用して表示部３５０２を作製することができる。
【０１１９】
図１３（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１２０】
図１３（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１２１】
なお、図１３（Ｃ）は、図１３（Ａ）及び図１３（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１３（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２２】
また、図１３（Ｄ）は、図１３（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター２８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子２８１５、集光レンズ３８１６で構成される。なお、図１３（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２３】
ただし、図１３に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１２４】
図１４（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表示部３９０４に適用することができる。
【０１２５】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３に適用することができる。
【０１２６】
図１４（Ｃ）は表示装置であり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明の表示装置は特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の表示装置には有利である。
【０１２７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることができる。
（ａ）ドーピング処理後の半導体膜の結晶性の回復、不純物元素の活性化および配線形成後のコンタクト抵抗の低減を十分に行なうことができる。
（ｂ）従来行われていたドーピング処理後の熱処理と、配線形成後の熱処理の２つの工程を、配線形成後に基板の裏面側からレーザ光を照射するという１つの工程で行なうことで、従来より工程数を削減することを可能とする。これにより、製造コストの低下および製造歩留まりの向上を可能とする。
（ｃ）以上の利点を満たした上で、電気的特性の優れたＴＦＴを作製できる方法である。
【図面の簡単な説明】
【図１】 本発明のＴＦＴの作製方法の一例を説明する図。
【図２】 （Ａ）１７３７ガラス基板の波長に対する透過率を示す図。
（Ｂ）合成石英ガラス基板の波長に対する透過率を示す図。
【図３】 （Ａ）非晶質珪素膜の波長に対する透過率を示す図。
（Ｂ）結晶質珪素膜の波長に対する透過率を示す図。
【図４】 本発明のＴＦＴの作製方法の一例を説明する図。
【図５】 本発明のＴＦＴの作製方法の一例を説明する図。
【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図９】 画素部の画素を示す上面図。
【図１０】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１１】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１２】 半導体装置の例を示す図。
【図１３】 半導体装置の例を示す図。
【図１４】 半導体装置の例を示す図。
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
近年、絶縁性基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）等の半導体素子を用いた半導体装置を作製する技術が急速に発達している。その理由は、液晶表示装置（代表的には、アクティブマトリクス型液晶表示装置）の需要が高まってきたことによる。
【０００３】
また、半導体装置の製造工程において公知の方法（熱アニール法、レーザアニール法、ラピッドサーマルアニール法（ＲＴＡ法）等）により行われる熱処理は必須の工程となっている。特にドーピング処理後や、配線形成後には欠かすことが出来ない。
【０００４】
なぜなら、ドーピング処理において、半導体膜へ打ち込まれるイオンのエネルギーは、半導体膜を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記半導体膜へ打ち込まれるイオンは前記半導体膜を形成する元素を格子点から弾き飛ばして結晶に欠陥を生じさせる。したがって、ドーピング処理後は前記欠陥の回復を行ない、また同時に打ち込んだ不純物元素を活性化させるために熱処理を行なう。また、不純物元素を活性化させることは、不純物元素が添加された領域を低抵抗領域にして低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）領域、ソース領域およびドレイン領域として機能させるために重要なプロセスである。
【０００５】
また、配線の形成後に行なわれる熱処理は、半導体膜と配線との接触部におけるショットキバリアを低減してオーミックコンタクトを形成し、コンタクト抵抗を低減するために特に重要な工程となっている。前記半導体膜と前記配線とがオーミックコンタクトとなることで、デバイス動作時に配線と半導体膜との接触部での電圧降下や電力損失が無視できるため、高性能の半導体装置を作製することが出来る。また、この工程における熱処理はほとんどの場合、熱アニール法により行われる。
【０００６】
【本発明が解決しようとする課題】
しかしながら、半導体装置の高性能化が進むにつれ、ゲート電極がメタル化するなど、比較的耐熱温度の低い層の形成が増えてきている。特に、前述のドーピング処理後および配線形成後の熱処理はゲート電極や配線形成後に行われるため、低温でしかも短時間で処理することが望まれる。
【０００７】
また、工程数を少しでも減少させることは、製造コストの低下および製造歩留まりを向上させるためには非常に重要になっている。
【０００８】
本発明はこのような問題点を解決するための技術であり、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される半導体装置において、該半導体装置の動作特性および信頼性を向上させると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。
【０００９】
【課題を解決するための手段】
本発明は、ドーピング処理後の半導体膜の結晶性の回復、不純物元素の活性化および配線形成後のコンタクト抵抗の低減を行なうために、配線形成後に基板の裏面側（本明細書中では、半導体膜が形成されている面と反対側の面と定義する。）からレーザ光を照射することを特徴とする。ここで、基板の裏面側からレーザ光を照射するのは、基板の表面側（本明細書中では、半導体膜が形成されている面と定義する。）からでは配線がレーザ光を遮り、配線と半導体膜との接触部が加熱されないからである。また、層間絶縁膜の材料によっては、耐熱性の低いものもあり、レーザ光が前記層間絶縁膜に直接照射されることを防ぐためである。
【００１０】
本発明において、配線と半導体膜との接触部が加熱されることが必須となる。そのため、前記半導体膜を加熱することが可能で、かつ、半導体膜を透過して配線と半導体膜との接触部にレーザ光が達する波長のレーザ光を用いる。これにより、従来行われていたドーピング処理後の熱処理と、配線形成後の熱処理という２つの工程を、配線形成後に基板の裏面側からレーザ光を照射するという１つの工程で行なうことが可能となり、従来より工程数を削減することができる。
【００１１】
もちろん、レーザ光が前記接触部に達しなくても、該レーザ光が半導体膜を加熱した熱により、該半導体膜の結晶性の回復および不純物元素の活性化を行なうことは可能であるし、同時に、該半導体膜と配線との接触部も加熱されるので、コンタクト抵抗を低減することも可能である。
【００１２】
さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。
【００１３】
本発明の作製方法は、基板の表面上に形成されている半導体膜上に第１の絶縁膜を形成し、前記半導体膜上に第１の絶縁膜を介して第１の導電層を形成し、前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成し、前記半導体膜および前記第１の絶縁膜および前記第１の導電層を覆って第２の絶縁膜を形成し、前記第１の絶縁膜および前記第２の絶縁膜、または前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させ、前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成し、前記基板の裏面側から前記半導体膜にレーザ光を照射することを特徴とする。
【００１４】
また、本発明の他の作製方法は、基板の表面上に半導体膜を形成し、熱処理により前記半導体膜を結晶化させ、結晶化した前記半導体膜上に第１の絶縁膜を形成し、前記半導体膜上に第１の絶縁膜を介して第１の導電層を形成し、前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成し、前記半導体膜および前記第１の絶縁膜および前記第１の導電層を覆って第２の絶縁膜を形成し、前記第１の絶縁膜および前記第２の絶縁膜、または前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させ、前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成し、前記基板の裏面側から前記半導体膜にレーザ光を照射することを特徴とする。
【００１５】
また、本発明の他の作製方法は、基板の表面上に半導体膜を形成し、前記半導体膜に金属元素を導入し、熱処理により前記半導体膜を結晶化させ、結晶化した前記半導体膜上に第１の絶縁膜を形成し、前記半導体膜上に第１の絶縁膜を介して第１の導電層を形成し、前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成し、前記半導体膜および前記第１の絶縁膜および前記第１の導電層を覆って第２の絶縁膜を形成し、前記第１の絶縁膜および前記第２の絶縁膜、または前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させ、前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成し、前記基板の裏面側から前記半導体膜にレーザ光を照射することを特徴とする。
【００１６】
上記各作製工程において、前記不純物元素は、ｎ型を付与する不純物元素、またはｐ型を付与する不純物元素である。また、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素としてもよい。
【００１７】
また、上記各作製工程において、前記レーザ光の一部は、前記基板および前記半導体膜を透過することが望ましい。図２および図３に波長に対する透過率を示す。図２（Ａ）は１７３７ガラス基板（厚さ０．７ｍｍ）の波長に対する透過率であり、図２（Ｂ）は合成石英ガラス基板（厚さ１．１ｍｍ）の波長に対する透過率であり、図３（Ａ）は１７３７ガラス基板上に形成された非晶質珪素膜（膜厚５５ｎｍ）の表面側からレーザ光を照射したときの波長に対する透過率であり、図３（Ｂ）は１７３７ガラス基板上に形成された結晶質珪素膜（膜厚５５ｎｍ）の表面側からレーザ光を照射したときの波長に対する透過率である。図２および図３より、前記レーザ光の波長は３５０ｎｍ（好ましくは４００ｎｍ）以上であることが望ましい。
【００１８】
さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。
【００１９】
本発明で用いるレーザ光として、例えば、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ等を公知の方法により第２高調波に変調して用いることが出来る。また、ルビーレーザ、Ｔｉ：サファイアレーザ等も用いることができる。特に、パルスエネルギーで優位なＹＡＧレーザが好ましい。
【００２０】
また、ＹＡＧレーザで良く用いられるＱスイッチ法（Ｑ変調スイッチ方式）を用いても良い。これはレーザ共振器のＱ値を十分低くしておいた状態から、急激にＱ値を高めてやることにより非常にエネルギー値が高く急峻なパルスレーザーを出力する方法である。これは公知の技術である。
【００２１】
また、レーザ光は光学系により線状に成形して照射することが望ましい。線状ビームを用いると、前後左右の走査が必要なスポット状のレーザ光を用いた場合とは異なり、線状ビームの長軸方向に直角な方向だけの走査(あるいはレーザ光の照射位置を照射面に対し相対的な移動)で照射面全体にレーザ照射を行なうことが出来るため、量産性が高いためである。なお、レーザ光を線状に成形するとは、被処理体にレーザ光が照射された際の照射面における形状が線状になるようにレーザ光を成形しておくことを意味する。即ち、レーザ光の断面形状を線状に成形することを意味する。また、ここでいう「線状」は、厳密な意味で「線」を意味しているのではなく、アスペクト比の大きい長方形（もしくは長楕円形）を意味する。例えば、アスペクト比が１０以上（好ましくは１００〜１００００）のもの指す。
【００２２】
また、上記各作製工程において、前記半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などの化合物半導体膜を適用しても良い。
【００２３】
また、上記作製工程において、前記金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数の元素である。
【００２４】
以上のような本発明を適用することにより、工程数を削減し、また、半導体装置の性能を大幅に向上させうる。例えば、ＴＦＴを例に挙げると、不純物元素の活性化が十分に行なわれることで、不純物元素が添加された領域を低抵抗領域にしてＬＤＤ領域、ソース領域およびドレイン領域として機能させることを可能とする。コンタクト抵抗を低減することで、ＴＦＴの動作速度を向上させる。特に移動度の向上を可能とする。
【００２５】
【発明の実施の形態】
本発明の実施形態について図１を用いて説明する。
【００２６】
まず、基板１１上に下地絶縁膜１２を形成する。基板１１としては、レーザ光に対し透光性を有するガラス基板や合成石英ガラス基板を用いる。また、下地絶縁膜１２としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を形成する。ここでは下地絶縁膜１２として単層構造を用いた例を示したが、前記絶縁膜の２層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。
【００２７】
次いで、下地絶縁膜１２上に半導体膜を形成する。半導体膜は非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。そして、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行なって結晶質半導体膜を形成したのち、パターニングを行なって、半導体層１３、１４を形成する。ここで、半導体層１３はｎチャネル型ＴＦＴを、半導体層１４はｐチャネル型ＴＦＴを作製するものとする。
【００２８】
半導体層１３、１４を覆うゲート絶縁膜１５を形成する。ゲート絶縁膜１５はプラズマＣＶＤ法、スパッタ法等を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。
【００２９】
次いで、図１（Ａ）に示すように、ゲート絶縁膜１５上に膜厚１００〜５００ｎｍの導電膜１６を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。
【００３０】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なって、導電層１７、１８を形成する。
【００３１】
次いで、導電層１７、１８をマスクとして用い、ゲート絶縁膜１５を選択的に除去して絶縁層１９、２０を形成する。（図１（Ｂ））もちろん、ゲート絶縁膜１５を選択的に除去しなくてもよい。
【００３２】
そして、第１および第２のドーピング処理を行ない、半導体層に不純物元素を添加する。（図１（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋｅＶとして行う。この場合、導電層１７、１８が不純物元素に対するマスクとなり、自己整合的に不純物領域２１、２２が形成される。まず、ｎ型を付与する不純物元素を添加して、続いて、ｐ型を付与する不純物元素を添加して不純物領域２６、２７を形成する。ただし、図１（Ｂ）および図１（Ｃ）に示すように、ｎ型を付与する不純物元素を添加するときには、ｐチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２３で覆い、ｐ型を付与する不純物元素を添加するときには、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２５で覆う。
【００３３】
次いで、層間絶縁膜２８を形成する。この層間絶縁膜２８としては、無機絶縁膜材料または有機絶縁物材料により形成する。また、表面が平坦化する膜を用いて形成してもよい。もちろん、層間絶縁膜２８は単層ではなく積層構造としてよい。
【００３４】
そして、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、半導体層を水素化する工程を行なうことが望ましい。この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために半導体層が含む全原子数の０．０１〜０．１％程度の水素を付与すれば良い。もちろん、層間絶縁膜を形成する前に行なってもよい。
【００３５】
そして、各不純物領域とそれぞれ電気的に接続する配線２９を形成する。配線としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。ここでは配線２９として単層構造を用いた例を示したが、２層以上積層させた構造を用いても良い。
【００３６】
図１（Ｆ）は基板の裏面側からレーザ光を照射して、半導体層の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を行なう工程を説明する図である。基板の裏面側からレーザ光を照射するには、例えば、基板を載せるステージを透光性を有するガラスや合成石英を材料とするものにすればよい。また、レーザ光の波長は、基板および半導体膜を適度に透過する波長であることが望ましく、図２および図３から３５０ｎｍ（好ましくは４００ｎｍ）以上であることが望ましい。例えば、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ等の第２高調波や、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることが出来る。特に、パルスエネルギーで優位なＹＡＧレーザが好ましい。また、レーザ光の照射は真空中、大気中、窒素雰囲気中などで行なうことが出来る。さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。
【００３７】
前述のいずれかのレーザ発振器を用い、また、いずれかの雰囲気中で、レーザ光を照射するが、用いる基板や、下地絶縁膜および半導体膜の種類や膜厚、電極や配線の材料等によって最適な照射条件は異なるので、実施者が適宜決定すればよい。
【００３８】
本発明のレーザ光の照射方法により、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減が十分に行なわれる。そして、このようにして作製されたＴＦＴの電気的特性は向上し、該ＴＦＴを用いて作製された半導体装置の特性をも向上させることが出来る。
【００３９】
以上の構成でなる本発明について、以下に示す実施例にてさらに詳細な説明を行なうこととする。
【００４０】
【実施例】
［実施例１］
本発明の実施例について図１を用いて説明する。
【００４１】
まず、基板１１上に下地絶縁膜１２を形成する。基板１１としては、レーザ光に対し透光性を有するガラス基板や合成石英ガラス基板を用いる。また、下地絶縁膜１２としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を形成する。ここでは下地絶縁膜１２として単層構造を用いた例を示したが、前記絶縁膜の２層以上積層させた構造を用いても良い。なお、下地絶縁膜を形成しなくてもよい。本実施例では、合成石英ガラス基板上にＣＶＤ法により膜厚１５０ｎｍの酸化珪素膜を形成する。
【００４２】
次いで、下地絶縁膜１２上に半導体膜を形成する。半導体膜は非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。そして、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行なって結晶質半導体膜を形成したのち、パターニングを行なって、半導体層１３、１４を形成する。ここで、半導体層１３はｎチャネル型ＴＦＴを、半導体層１４はｐチャネル型ＴＦＴを作製するものとする。本実施例では、ＣＶＤ法により膜厚５５ｎｍの非晶質珪素膜を形成した後、ＸｅＣｌエキシマレーザを用いて前記非晶質珪素膜を結晶化させ、パターニングにより半導体層１３、１４を形成する。
【００４３】
半導体層１３、１４を覆うゲート絶縁膜１５を形成する。ゲート絶縁膜１５はプラズマＣＶＤ法、スパッタ法等を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、ＣＶＤ法により膜厚１００ｎｍの酸化珪素膜を形成する。
【００４４】
次いで、図１（Ａ）に示すように、ゲート絶縁膜１５上に膜厚１００〜５００ｎｍの導電膜１６を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。本実施例では、スパッタ法により、膜厚４００ｎｍのＴａを形成する。
【００４５】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なって、導電層１７、１８を形成する。
【００４６】
次いで、導電層１７、１８をマスクとして用い、ゲート絶縁膜１５を選択的に除去して絶縁層１９、２０を形成する。（図１（Ｂ））もちろん、ゲート絶縁膜１５を選択的に除去しなくてもよい。
【００４７】
そして、第１および第２のドーピング処理を行ない、半導体層に不純物元素を添加する。（図１（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋｅＶとして行なう。この場合、導電層１７、１８が不純物元素に対するマスクとなり、自己整合的に不純物領域２１、２２が形成される。まず、ｎ型を付与する不純物元素を添加して、続いて、ｐ型を付与する不純物元素を添加して不純物領域２６、２７を形成する。ただし、図１（Ｂ）および図１（Ｃ）に示すように、ｎ型を付与する不純物元素を添加するときには、ｐチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２３で覆い、ｐ型を付与する不純物元素を添加するときには、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２５で覆う。本実施例では、ｎ型を付与する不純物元素としてリンを用い、イオン注入法にて、加速電圧を１０ｋｅＶとし、平均濃度２×１０20／ｃｍ3となるように導入する。また、ｐ型を付与する不純物元素として、ボロンを用い、加速電圧を１０ｋｅＶとし、平均濃度２×１０20／ｃｍ3となるように導入する。
【００４８】
次いで、層間絶縁膜２８を形成する。この層間絶縁膜２８としては、無機絶縁膜材料または有機絶縁物材料により形成する。また、表面が平坦化する膜を用いて形成してもよい。もちろん、層間絶縁膜２８は単層ではなく積層構造としてよい。本実施例では、膜厚１．６μｍの酸化珪素膜を形成する。
【００４９】
そして、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、半導体層を水素化する工程を行なうことが望ましい。この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために半導体層が含む全原子数の０．０１〜０．１％程度の水素を付与すれば良い。もちろん、層間絶縁膜を形成する前に行なってもよい。
【００５０】
そして、各不純物領域とそれぞれ電気的に接続する配線２９を形成する。配線としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ａｌから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。ここでは配線２９として単層構造を用いた例を示したが、２層以上積層させた構造を用いても良い。本実施例では、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００５１】
図１（Ｆ）は基板の裏面側からレーザ光を照射して、半導体層の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を行なう工程を説明する図である。基板の裏面側からレーザ光を照射するには、例えば、基板を載せるステージを透光性を有するガラスや合成石英を材料とするものにすればよい。また、レーザ光の波長は、基板および半導体膜を適度に透過する波長であることが望ましく、図２および図３から３５０ｎｍ（好ましくは４００ｎｍ）以上であることが望ましい。例えば、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ等の第２高調波や、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることが出来る。特に、パルスエネルギーで優位なＹＡＧレーザが好ましい。また、レーザ光の照射は真空中、大気中、窒素雰囲気中などで行なうことが出来る。さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。本実施例では、ＹＡＧレーザを用い、非線形光学素子により第２高調波（波長５３２ｎｍ）に変調して大気中にて照射する。
【００５２】
本発明により、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減が十分に行なわれる。そして、このようにして作製されたＴＦＴの電気的特性は向上し、該ＴＦＴを用いて作製された半導体装置の特性をも向上させることが出来る。
【００５３】
［実施例２］
本実施例では、実施例１とは異なる構造のＴＦＴを作製する方法について説明する。ただし、ここではｎチャネル型ＴＦＴを作製する方法についてのみ説明する。
【００５４】
実施例１にしたがって、図４（Ａ）の状態を形成する。また、本実施例では導電層をＷで形成する。
【００５５】
続いてエッチングを行なって端部にテーパーを有するゲート電極３１を形成する。フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極及び配線を形成するためのエッチング処理を行なう。本実施例ではエッチング処理として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行なった。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。このエッチング処理によりＷ膜をエッチングして導電層の端部をテーパー形状とする。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。上記エッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。３２はゲート絶縁膜であり、導電層３１で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００５６】
そして、ドーピング処理を行なって、不純物元素の導入を行なう。ドーピング処理は、イオンドープ法やイオン注入法などにより、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。ｎ型を付与する不純物元素およびｐ型を付与する不純物元素を導入してもよい。加えて、水素を添加してもよい。ドーピング処理により、不純物元素が高濃度に導入された領域３３、ゲート電極の端部のテーパーにより低濃度に導入された領域３４および不純物元素が導入されない領域（チャネル形成領域）３５が形成される。本実施例では、ｎ型を付与する不純物元素としてリンを用いる。リンの注入条件は、水素で希釈された５％のＰＨ3を用い、加速電圧１０ｋｅＶ、ドーズ量１．５×１０15/cm2とする。注入に要する時間は約８分であり、結晶質半導体膜には平均濃度で２×１０20/cm3のリンを注入することができる。
【００５７】
続いて、実施例１にしたがって、層間絶縁膜３６および配線３７を形成した後、基板の裏面側からレーザ光を照射して、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を十分に行なう。このようにして作製されたＴＦＴの電気的特性は向上し、該ＴＦＴを用いて作製された半導体装置の特性をも向上させることが出来る。
【００５８】
［実施例３］
本実施例では、実施例１または実施例２とは異なる構造を有するＴＦＴの作製工程について説明する。
【００５９】
まず、基板４０として透光性を有するガラス基板や合成石英ガラス基板を用いる。また、下地絶縁膜として、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を単層または積層構造に形成してもよい。なお、下地絶縁膜を形成しなくてもよい。本実施例では、基板４０として合成石英ガラス基板を用いる。
【００６０】
導電膜を形成し、エッチングを行なって所望の形状の導電膜を形成する。導電膜の材料に特に限定はないが、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろん、導電膜は単層ではなく、積層としてもよい。本実施例では、膜厚４００ｎｍのＷ膜からなる導電膜３０６を形成する。Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。そして、パターニングを行なって、導電層４１を形成する。
【００６１】
そして、絶縁膜４２は公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、酸化珪素膜や窒化酸化珪素膜（ＳｉＯｘＮｙ）などの珪素を含む絶縁膜を用いれば良い。もちろん絶縁膜は単層でなく、積層としてもよい。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化珪素膜を形成する。
【００６２】
続いて、非晶質構造を有する半導体膜４３を公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成するとよい。本実施例では、プラズマＣＶＤ法により、膜厚５０ｎｍの非晶質珪素膜を形成する。そして公知の結晶化法（レーザ結晶化法、ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等）を行なって前記半導体膜を結晶化させる。本実施例では、酢酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積５ｍｌ）を前記非晶質珪素膜表面にスピンコート法（溶液塗布法）にて塗布し、５５０℃の窒素雰囲気中に４時間曝す。結晶化を助長するための金属元素はニッケルのほかにも、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂがあり、これらから選ばれた一種または複数の金属元素を用いることができる。また、金属元素の添加方法は、スピンコート法以外にも、プラズマ処理法や蒸着法、イオン注入法、スパッタ法により金属元素を添加する方法もある。なお、結晶化のための加熱時間や温度は半導体膜や添加する金属元素によるので、実施者が適宜決定すれば良い。
【００６３】
続いて、マスク４４を形成して、ドーピング処理を行ない、半導体膜に選択的に不純物元素を導入する。ドーピング処理は、イオンドープ法やイオン注入法などにより、希ガス元素から選ばれた一種または複数種の元素と、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を導入する。加えて、水素を添加してもよい。本実施例では、ｎ型を付与する不純物元素としてリンを用いた。リンの注入条件は、水素で希釈された５％のＰＨ3を用い、加速電圧８０ｋｅＶ、ドーズ量１．５×１０15/cm2とする。
【００６４】
本実施例のように、半導体膜を結晶化させるために金属元素を用いた場合は、熱処理を行なって、前記金属元素のゲッタリングを行なうことが望ましい。前記熱処理により、チャネル形成領域から不純物元素が添加された領域へ金属元素が移動し、チャネル形成領域を高抵抗領域とすることができる。
【００６５】
そして、マスクを除去し、また、活性領域となる半導体層を形成した後、実施例１にしたがって、層間絶縁膜４８および配線４９を形成する。続いて、基板の裏面側からレーザ光を照射して、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を行なう。裏面側からレーザ光が照射されることで、ゲート電極４１が加熱され、その熱によってさらに半導体層を加熱するため、効率がよい。このようにして作製されたＴＦＴの電気的特性は向上し、該ＴＦＴを用いて作製された半導体装置の特性をも向上させることが出来る。
【００６６】
また、本実施例において、不純物領域としてソース領域およびドレイン領域として機能する不純物領域４７のみ形成しているが、本発明はボトムゲート構造においてもＬＤＤ構造やＧＯＬＤ（Gate-drain Overlapped LDD）構造を有する場合にも適用できる。
【００６７】
［実施例４］
本実施例ではアクティブマトリクス基板の作製方法について図６〜９を用いて説明する。本明細書ではＣＭＯＳ回路、及び駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【００６８】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００６９】
次いで、基板４００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【００７０】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで半導体膜を成膜し、公知の結晶化法（レーザ結晶化法、ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等）により結晶化させる。そして、得られた結晶質半導体膜を所望の形状にパターニングして半導体層４０２〜４０６を形成する。前記半導体膜としては、非晶質半導体膜や微結晶半導体膜、結晶質半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜する。そして、レーザ結晶化法により結晶質珪素膜を形成し、フォトリソグラフィ法を用いたパターニング処理によって半導体層４０２〜４０６を形成する。
【００７１】
また、レーザ結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜７００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行なってもよい。
【００７２】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行なってもよい。
【００７３】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７４】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７５】
次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００７６】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７７】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行なう。第１のエッチング処理では第１及び第２のエッチング条件で行なう。（図６（Ｂ））本実施例では第１のエッチング条件として、ＩＣＰエッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７８】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７９】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００８０】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行なう。（図６（Ｃ））ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
【００８１】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を４０〜８０ｋｅＶとして行なう。本実施例ではドーズ量を１．５×１０13／cm2とし、加速電圧を６０ｋｅＶとして行なう。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層４２８〜４３３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域４２３〜４２７が形成される。不純物領域４２３〜４２７には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００８２】
レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａ〜４３４ｃを形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行なう。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15/cm2とし、加速電圧を６０〜１２０ｋｅＶとして行なう。ドーピング処理は第２の導電層４２８ｂ〜４３２ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行なって図７（Ａ）の状態を得る。イオンドープ法の条件はドーズ量を１×１０15〜１×１０17/cm2とし、加速電圧を５０〜１００ｋｅＶとして行なう。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域４３６、４４２、４４８には１×１０18〜５×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加され、高濃度不純物領域４３５、４３８、４４１、４４４、４４７には１×１０19〜２×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加される。
【００８３】
もちろん、適当な加速電圧を選ぶことで、第２のドーピング処理および第３のドーピング処理で形成される低濃度不純物領域および高濃度不純物領域を、１回のドーピング処理で行なうことも可能である。
【００８４】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４５０ａ〜４５０ｃを形成して第４のドーピング処理を行なう。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５１、４５３〜４５６、４５８、４６０、４６１を形成する。第２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４５１、４５３〜４５５、４５７、４５９、４６０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図７（Ｂ））この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４５０ａ〜４５０ｃで一部覆われている。第１乃至３のドーピング処理によって、不純物領域４３８、４３９にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０19〜２×１０20atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００８５】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【００８６】
次いで、レジストからなるマスク４５０ａ〜４５０ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８７】
そして、熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行なうと水素化を行なうことができる。この工程は第１の層間絶縁膜４６１に含まれる水素により半導体層のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の熱処理を行っても良い。
【００８８】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用いる。また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。
【００８９】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６４〜４６８を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。（図８（Ａ））
【００９０】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４４３ａと４４３ｂの積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【００９１】
続いて、本発明が開示する基板の裏面側からレーザ光の照射を行なって、半導体膜の結晶性の回復、不純物元素の活性化およびコンタクト抵抗の低減を十分に行なう。さらに、レーザ光を照射する際、基板を５００度程度まで加熱しても良い。こうすることで、レーザ光の照射をより少ないエネルギー密度で行なうことが可能となる。これにより、照射面におけるレーザ光の面積を拡大し、工程のスループットを向上させることが可能となる。
【００９２】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうしてアクティブマトリクス基板が完成する。
【００９３】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４３７、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４３６（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５２と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５１を有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４０、ソース領域またはドレイン領域として機能する高濃度不純物領域４５４と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５３を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４４３、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４４２（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５６と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５５を有している。
【００９４】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４４６、ゲート電極の外側に形成される低濃度不純物領域４４５（ＬＤＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５８と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５７を有している。また、保持容量５０５の一方の電極として機能する半導体層には、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４１６を誘電体として、電極（４３２ａと４３２ｂの積層）と、半導体層とで形成している。
【００９５】
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００９６】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図９に示す。なお、図６〜図９に対応する部分には同じ符号を用いている。図８（Ｂ）中の鎖線Ａ−Ａ’は図９中の鎖線Ａ―Ａ’で切断した断面図に対応している。
また、図８（Ｂ）中の鎖線Ｂ−Ｂ’は図９中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００９７】
なお、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である。
【００９８】
［実施例５］
本実施例では、実施例４で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１０を用いる。
【００９９】
まず、実施例４に従い、図８（Ｂ）の状態のアクティブマトリクス基板を得た後、図８（Ｂ）のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行なう。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１００】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７２とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１０１】
本実施例では、実施例４に示す基板を用いている。従って、実施例４の画素部の上面図を示す図９では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１０２】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１０３】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
【０１０４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１０に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１０５】
また、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることが可能であり、以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１０６】
［実施例６］
本実施例では、実施例４で作製したアクティブマトリクス基板から、実施例５とは異なるアクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図１１を用いる。
【０１０７】
まず、実施例４に従い、図８（Ｂ）の状態のアクティブマトリクス基板を得た後、図８（Ｂ）のアクティブマトリクス基板上に配向膜１０６７を形成しラビング処理を行う。なお、本実施例では配向膜１０６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１０８】
次いで、対向基板１０６８を用意する。この対向基板には、着色層１０７４、遮光層１０７５が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層１０７７を設けた。このカラーフィルタと遮光層１０７７とを覆う平坦化膜１０７６を設けた。次いで、平坦化膜１０７６上に透明導電膜からなる対向電極１０６９を画素部に形成し、対向基板の全面に配向膜１０７０を形成し、ラビング処理を施した。
【０１０９】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材１０７１で貼り合わせる。シール材１０７１にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料１０７３を注入し、封止剤（図示せず）によって完全に封止する。液晶材料１０７３には公知の液晶材料を用いれば良い。このようにして図１１に示すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１１０】
また、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることが可能であり、以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１１１】
［実施例７］
本発明を適用して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶表示装置等）に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施出来る。
【０１１２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２、図１３及び図１４に示す。
【０１１３】
図１２（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を適用して表示部３００３を作製することができる。
【０１１４】
図１２（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を適用して表示部３１０２を作製することができる。
【０１１５】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明を適用して表示部３２０５を作製することができる。
【０１１６】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明を適用して表示部３３０２を作製することができる。
【０１１７】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明を適用して表示部３４０２を作製することができる。
【０１１８】
図１２（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を適用して表示部３５０２を作製することができる。
【０１１９】
図１３（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１２０】
図１３（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。
【０１２１】
なお、図１３（Ｃ）は、図１３（Ａ）及び図１３（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１３（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２２】
また、図１３（Ｄ）は、図１３（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター２８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子２８１５、集光レンズ３８１６で構成される。なお、図１３（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２３】
ただし、図１３に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１２４】
図１４（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表示部３９０４に適用することができる。
【０１２５】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３に適用することができる。
【０１２６】
図１４（Ｃ）は表示装置であり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明の表示装置は特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の表示装置には有利である。
【０１２７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることができる。
（ａ）ドーピング処理後の半導体膜の結晶性の回復、不純物元素の活性化および配線形成後のコンタクト抵抗の低減を十分に行なうことができる。
（ｂ）従来行われていたドーピング処理後の熱処理と、配線形成後の熱処理の２つの工程を、配線形成後に基板の裏面側からレーザ光を照射するという１つの工程で行なうことで、従来より工程数を削減することを可能とする。これにより、製造コストの低下および製造歩留まりの向上を可能とする。
（ｃ）以上の利点を満たした上で、電気的特性の優れたＴＦＴを作製できる方法である。
【図面の簡単な説明】
【図１】 本発明のＴＦＴの作製方法の一例を説明する図。
【図２】 （Ａ）１７３７ガラス基板の波長に対する透過率を示す図。
（Ｂ）合成石英ガラス基板の波長に対する透過率を示す図。
【図３】 （Ａ）非晶質珪素膜の波長に対する透過率を示す図。
（Ｂ）結晶質珪素膜の波長に対する透過率を示す図。
【図４】 本発明のＴＦＴの作製方法の一例を説明する図。
【図５】 本発明のＴＦＴの作製方法の一例を説明する図。
【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図９】 画素部の画素を示す上面図。
【図１０】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１１】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１２】 半導体装置の例を示す図。
【図１３】 半導体装置の例を示す図。
【図１４】 半導体装置の例を示す図。
Claims (22)
- 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
前記半導体膜に金属元素を導入する工程と、
熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
熱処理により前記半導体膜の水素化を行なう工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
第１の熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
第２の熱処理により前記半導体膜の水素化を行なう工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
前記半導体膜に金属元素を導入する工程と、
第１の熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
第２の熱処理により前記半導体膜の水素化を行なう工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、前記第１の導電層の一部と重なる第１の不純物領域と、第２の不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、前記第１の導電層の一部と重なる第１の不純物領域と、第２の不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
前記半導体膜に金属元素を導入する工程と、
熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、前記第１の導電層の一部と重なる第１の不純物領域と、第２の不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、前記第１の導電層の一部と重なる第１の不純物領域と、第２の不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
熱処理により前記半導体膜の水素化を行なう工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
第１の熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、前記第１の導電層の一部と重なる第１の不純物領域と、第２の不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
第２の熱処理により前記半導体膜の水素化を行なう工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 基板上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を主成分とする合金材料、前記元素を主成分とする化合物材料、又はＡｇＰｄＣｕ合金、のいずれかを用いて第１の導電層を形成する工程と、
前記第１の導電層上に第１の絶縁膜を形成する工程と、
前記第１の導電層上に前記第１の絶縁膜を介して半導体膜を形成する工程と、
前記半導体膜に金属元素を導入する工程と、
第１の熱処理により前記半導体膜を結晶化させる工程と、
結晶化した前記半導体膜に選択的に不純物元素を導入して、前記第１の導電層と重なるチャネル形成領域と、前記第１の導電層の一部と重なる第１の不純物領域と、第２の不純物領域からなるソース領域およびドレイン領域とを形成する工程と、
前記不純物元素が選択的に導入された前記半導体膜上に第２の絶縁膜を形成する工程と、
第２の熱処理により前記半導体膜の水素化を行なう工程と、
前記第２の絶縁膜に部分的にエッチングを行なって、前記ソース領域および前記ドレイン領域の一部を露呈させる工程と、
前記ソース領域または前記ドレイン領域の一部と接触する第２の導電層を形成する工程と、
前記基板の裏面側から、前記半導体膜と、前記半導体膜と前記第２の導電層との接触部に、第２高調波に変調したＹＡＧレーザを照射する工程と、
を有することを特徴とする半導体装置の作製方法。 - 請求項１乃至１２のいずれか一項において、
前記第２高調波に変調したＹＡＧレーザの照射面またはその近傍における形状は線状であることを特徴とする半導体装置の作製方法。 - 請求項１乃至１２のいずれか一項において、
前記半導体膜は、珪素を主成分とする膜であることを特徴とする半導体装置の作製方法。 - 請求項１乃至１２および請求項２９のいずれか一項において、
前記半導体膜の膜厚は、２５〜１００ｎｍであることを特徴とする半導体装置の作製方法。 - 請求項１乃至１２のいずれか一項において、
前記ソース領域および前記ドレイン領域の不純物元素は、ｎ型を付与する不純物元素、またはｐ型を付与する不純物元素、またはｎ型を付与する不純物元素およびｐ型を付与する不純物元素であることを特徴とする半導体装置の作製方法。 - 請求項１乃至１２および請求項１６のいずれか一項において、
前記ソース領域および前記ドレイン領域の不純物元素の濃度はそれぞれ２×１０２０／ｃｍ３以下であることを特徴とする半導体装置の作製方法。 - 請求項１乃至１２のいずれか一項において、
前記基板の裏面側から前記第２高調波に変調したＹＡＧレーザを照射する工程において、前記基板の温度を０〜５００度とすることを特徴とする半導体装置の作製方法。 - 請求項３または請求項６または請求項９または請求項１２において、
前記金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。 - 請求項１乃至１２のいずれか一項において、
前記基板の裏面側から前記第２高調波に変調したＹＡＧレーザを照射する工程において、前記基板の加熱を行うことを特徴とする半導体装置の作製方法。 - 請求項１乃至１２のいずれか一項において、
前記第２の絶縁膜上に前記ドレイン領域の一部と接触する画素電極を形成する工程を有し、
前記第１の導電層を形成する工程において、前記第１の導電層とともにソース配線を形成し、
前記第２の導電層を形成する工程において、前記第２の導電層を前記ソース領域の一部及び前記ソース配線と接触するように形成し、
前記画素電極の端部を、前記ソース配線と重なるように配置することを特徴とする半導体装置の作製方法。 - 請求項１乃至１２のいずれか一項において、
前記基板と貼り合わせる対向基板上に第１の着色層と第２の着色層を重ねて形成することにより、遮光部を設けることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001154748A JP5072147B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001154748A JP5072147B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353237A JP2002353237A (ja) | 2002-12-06 |
| JP5072147B2 true JP5072147B2 (ja) | 2012-11-14 |
Family
ID=18999043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001154748A Expired - Fee Related JP5072147B2 (ja) | 2001-05-24 | 2001-05-24 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5072147B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12305270B2 (en) * | 2019-11-07 | 2025-05-20 | Oerlikon Surface Solutions Ag, Pfäffikon | Method for producing a coating |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5105918B2 (ja) * | 2007-03-16 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63314862A (ja) * | 1987-06-17 | 1988-12-22 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH06208136A (ja) * | 1993-01-12 | 1994-07-26 | Toshiba Corp | 液晶表示装置 |
| JP3197431B2 (ja) * | 1994-05-26 | 2001-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法、半導体装置、電気光学装置の作製方法、電気光学装置および液晶表示装置 |
| JPH08279619A (ja) * | 1995-04-04 | 1996-10-22 | Sony Corp | 表示用薄膜半導体装置の製造方法 |
| JP3622934B2 (ja) * | 1996-07-31 | 2005-02-23 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタ型液晶表示装置 |
| JP4376979B2 (ja) * | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4159712B2 (ja) * | 1998-11-17 | 2008-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末 |
| JP3796070B2 (ja) * | 1999-07-21 | 2006-07-12 | シャープ株式会社 | 液晶表示装置 |
-
2001
- 2001-05-24 JP JP2001154748A patent/JP5072147B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12305270B2 (en) * | 2019-11-07 | 2025-05-20 | Oerlikon Surface Solutions Ag, Pfäffikon | Method for producing a coating |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353237A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9343570B2 (en) | Semiconductor device and fabrication method thereof | |
| US6777713B2 (en) | Irregular semiconductor film, having ridges of convex portion | |
| US6713323B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5298094B2 (ja) | 半導体装置及びその作製方法 | |
| JP4493779B2 (ja) | 半導体装置およびその作製方法 | |
| US20070037309A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7821008B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| JP4683761B2 (ja) | 半導体装置の作製方法 | |
| JP2003229578A (ja) | 半導体装置、表示装置およびその作製方法 | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP4801262B2 (ja) | 半導体装置の作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP5072147B2 (ja) | 半導体装置の作製方法 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4573953B2 (ja) | 半導体装置の作製方法 | |
| JP2003100772A (ja) | 半導体装置およびその作製方法 | |
| JP4641598B2 (ja) | 半導体装置の作製方法 | |
| JP4968996B2 (ja) | 半導体装置の作製方法 | |
| JP4993802B2 (ja) | 半導体装置 | |
| JP2005322935A (ja) | 半導体装置およびその作製方法 | |
| JP4766758B2 (ja) | 半導体装置の作製方法 | |
| JP5078201B2 (ja) | 半導体装置の作製方法 | |
| JP5256336B2 (ja) | 液晶表示装置 | |
| JP5955920B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |