JP5068320B2 - 表示装置 - Google Patents

Description

本発明は、フォトダイオード等の光検出素子を画素内に有する光センサ付きの表示装置に関する。

従来、例えばフォトダイオード等の光検出素子を画素領域外に備えたことにより、周囲光の明るさを検出することが可能な、光センサ付きの表示装置が提案されている。このような光センサ付き表示装置は、例えば、周囲光の明るさに応じてバックライトの光量を調整することができ、携帯型情報表示端末等に採用されている。また、光検出素子を画素領域内に備えたことにより、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、画像取り込み機能付きの表示装置が提案されている。このような画像取り込み機能付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。

上述したような従来の表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、光検出素子としてのフォトダイオードをアクティブマトリクス基板の画素領域内または画素領域外に作り込む（特開２００６−３８５７号公報参照）。

上記従来の光センサを備えた表示装置は、携帯電話や、パーソナルコンピュータ、またはＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等のモバイル機器への搭載も当然に予定されている。このように、モバイル機器に搭載される場合は特に、光センサによる明るさの検出が高精度に行えるようにするために、光センサのダイナミックレンジが広いことが望まれる。

光センサのダイナミックレンジの向上のためには、光検出素子そのもののダイナミックレンジ向上も必要である。しかし、一般的に、光検出素子性能の向上は、製造プロセスの変更等が必要であるので容易ではない。

光検出素子としてフォトダイオードを備えた光センサにおいては、フォトダイオードからの出力電流をコンデンサに充電する方式が一般的である。その場合、コンデンサの電位変化が光センサの出力になる。光センサのダイナミックレンジ（すなわち、コンデンサの電位変化量）を増大させるためには、コンデンサの充電時間を可変にするか、コンデンサ容量を可変にするのがよい。しかし、光センサの適用機器によって、充電期間に制限がある場合もある。特に、高速応答が要求されるポインティングデバイス（例えばタッチパネル）に適用される場合等は、充電期間を可変にするための時間的余裕が残されていない。

本発明は、光センサ付きの表示装置であって、特に、前記光センサのダイナミックレンジが拡大された表示装置を提供することを目的とする。

本発明は、光センサのコンデンサのバイアス電位を変化させることにより、コンデンサの容量を変化させることを特徴とする。これにより、光センサの製造プロセスを大きく変更することなく、ダイナミックレンジが拡大された光センサを提供できる。また、コンデンサの充電期間を変更しないので、高速応答性を損なうこともないという利点もある。

本発明によれば、光センサ付きの表示装置であって、特に、ダイナミックレンジが拡大された表示装置を提供できる。

図１は、本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。 図２は、本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図３は、高容量モードにおいて、配線ＲＳＴ，ＲＷＳに印加される信号に応じて接続点ＩＮＴの電位Ｖ_ＩＮＴが変化する様子を示すタイミング図である。 図４は、リセット信号と読み出し信号の波形をそれぞれ示すタイミングチャートである。 図５は、本実施形態にかかる光センサが備えるコンデンサの構成を示す断面模式図である。 図６（ａ）は、光センサのコンデンサのバイアス電位Ｖ_ＣＡＰがＰＮ接合のスレッショルド電位Ｖ_Ｔよりも低い状態におけるエネルギーバンドを示す。また、図６（ｂ）は、コンデンサのバイアス電位Ｖ_ＣＡＰがＰＮ接合のスレッショルド電位Ｖ_Ｔよりも高い状態におけるエネルギーバンドを示す。 図７（ａ）および図７（ｂ）は、図６（ａ）の状態および図６（ｂ）の状態のそれぞれの等価回路図である。 図８は、光センサのコンデンサのバイアス電位Ｖ_ＣＡＰとコンデンサの容量Ｃ_ＩＮＴとの関係を示すグラフである。 図９は、スイッチング素子を１つ備えた光センサの構成を示す等価回路図である。 図１０は、低容量モードにおいて、配線ＲＳＴ，ＲＷＳに印加される信号に応じて接続点ＩＮＴの電位Ｖ_ＩＮＴが変化する様子を示すタイミング図である。 図１１は、第１の実施形態における光センサの低容量モード時におけるセット信号と読み出し信号の波形の一例をそれぞれ示すタイミングチャートである。 図１２は、第１の実施形態における光センサの低容量モード時におけるセット信号と読み出し信号の波形の他の例をそれぞれ示すタイミングチャートである。 図１３は、第１の実施形態における光センサの低容量モード時におけるセット信号と読み出し信号の波形のさらに他の例をそれぞれ示すタイミングチャートである。 図１４は、本実施形態にかかる光センサが備えるコンデンサの構成の他の例を示す断面模式図である。 図１５は、本発明の一実施形態にかかる表示装置におけるセンサ駆動タイミングを示すタイミングチャートである。 図１６は、センサ画素読み出し回路の内部構成を示す回路図である。 図１７は、読み出し信号と、センサ出力と、センサ画素読み出し回路の出力との関係を示す波形図である。 図１８は、センサカラムアンプの構成例を示す回路図である。 図１９は、本発明の実施形態にかかる表示装置の一変形例として、光センサの配線ＶＤＤおよびＯＵＴがソース配線ＣＯＬとは別個に設けられた構成を示す等価回路図である。 図２０は、本発明の第２の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。

本発明の一実施形態にかかる表示装置は、アクティブマトリクス基板を備えた表示装置であって、前記アクティブマトリクス基板に設けられた光センサと、前記光センサに接続されたセンサ駆動配線と、前記光センサへ、前記センサ駆動配線を介して、センサ駆動信号を供給するセンサ駆動回路と、前記センサ駆動信号に従って前記光センサから読み出されたセンサ出力を増幅し、光センサ信号として出力するアンプ回路と、前記アンプ回路から出力された光センサ信号を処理する信号処理回路とを備え、前記光センサが、フォトダイオードと、前記フォトダイオードに接続されたコンデンサと、少なくとも１つのスイッチング素子とを含み、前記センサ駆動配線が、前記光センサへリセット信号を供給するリセット信号配線と、前記コンデンサへ読み出し信号を供給する読み出し信号配線とを少なくとも含み、前記センサ駆動回路が、前記リセット信号をオンにしてから所定時間経過後に前記読み出し信号をオンにすることにより、前記所定時間内の光センサの受光量に応じた光センサ信号が前記信号処理回路へ出力され、前記センサ駆動回路が前記コンデンサのバイアス電圧を変化させることにより、当該コンデンサの容量が可変であることを特徴とする。

この構成によれば、センサ駆動回路が前記コンデンサのバイアス電圧を変化させることにより、当該コンデンサの容量が可変であることにより、光センサの製造プロセスを大きく変更することなく、ダイナミックレンジが拡大された光センサを提供できる。また、コンデンサの充電期間を変更しないので、光センサの高速応答性を損なうこともない。

上記の構成にかかる表示装置において、前記センサ駆動回路が、前記コンデンサのバイアス電圧を変化させることにより、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において当該コンデンサの容量を低下させることが好ましい。

また、上記の構成にかかる表示装置において、前記コンデンサが、金属層と、半導体接合を有するシリコン層とを含み、前記センサ駆動回路が、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において、前記コンデンサのバイアス電圧を前記半導体接合の閾値電圧よりも小さくすることが好ましい。あるいは、前記コンデンサが、金属層と、当該金属層との間にショットキー接合を構成するシリコン層とを含み、前記センサ駆動回路が、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において、前記コンデンサのバイアス電圧を前記ショットキー接合の閾値電圧よりも小さくする構成であっても良い。

上記の構成にかかる表示装置において、前記光センサが前記アクティブマトリクス基板における画素領域内に設けられ、前記光センサは、前記スイッチング素子を１つ備え、前記光センサのフォトダイオードのカソードが、前記コンデンサの一方の電極と前記スイッチング素子とに接続され、当該フォトダイオードのアノードが、前記リセット信号配線に接続され、前記読み出し信号配線が、前記コンデンサの他方の電極に接続された構成であっても良い。

上記の構成にかかる表示装置において、前記読み出し信号のローレベルの電位が、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において、前記リセット信号のローレベルの電位よりも低いことが好ましい。

上記の構成にかかる表示装置において、前記リセット信号のハイレベルの電位が、前記期間以外におけるリセット信号のローレベルの電位よりもΔＶ_ＲＳＴ・Ｃ_ＰＤ／Ｃ_Ｔだけ高いことが好ましい。これにより、画素内寄生容量による電圧降下を補償することができるからである。さらに、前記リセット信号がオンになるときに、前記読み出し信号の電位が、当該読み出し信号のローレベルよりも高い電位であることが好ましい。

また、上記の構成にかかる表示装置において、前記コンデンサの背面に遮光層を備えたことが好ましい。コンデンサにおける光リークの問題を解消できるからである。

上記の構成にかかる表示装置において、前記光センサが前記アクティブマトリクス基板における画素領域内に設けられ、前記光センサが、第１〜第３のスイッチング素子を備え、前記光センサのフォトダイオードのカソードが、前記コンデンサの一方の電極と、第１のスイッチング素子のドレインと、第２のスイッチング素子のゲートとに接続され、当該フォトダイオードのアノードは、第１の参照電位に保持され、前記第１のスイッチング素子のソースと前記第２のスイッチング素子のソースとが、第２の参照電位に保持され、前記第２のスイッチング素子のドレインが前記第３のスイッチング素子のソースに接続され、前記第３のスイッチング素子のゲートに前記読み出し信号配線が接続され、前記コンデンサの他方の電極が、光センサのダイナミックレンジを切り替えるモード信号の供給線に接続された構成としても良い。この構成においてさらに、前記モード信号の供給線が、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において、前記第２の参照電位に接続され、前記期間以外においては、前記モード信号の供給線が、前記第１の参照電位に接続されることが好ましい。

以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、画像取り込み機能を有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。

また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。

［第１の実施形態］
最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。

図１は、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。

なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。

画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図２は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図２の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、１つの光センサが設けられている。画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、上述のとおり、絵素数は、Ｍ×３Ｎである。

このため、図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＣＯＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＣＯＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１〜Ｍ）のように表記する。一方、ソース線ＣＯＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＣＯＬを個々に区別して説明する必要がある場合は、ＣＯＬｒｊ，ＣＯＬｇｊ，ＣＯＬｂｊ（ｊ＝１〜Ｎ）のように表記する。

ゲート線ＧＬとソース線ＣＯＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図２では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＣＯＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量ＬＳが形成されている。

図２において、１本のゲート線ＧＬｉと１本のソース線ＣＯＬｒｊとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＣＯＬｒｊを介してディスプレイソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬｉとソース線ＣＯＬｇｊとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＣＯＬｇｊを介してディスプレイソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＣＯＬｂｊとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＣＯＬｂｊを介してディスプレイソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。

なお、図２の例では、光センサは、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つの光センサが配置されていても良いし、複数画素に対して１つの光センサが配置された構成であっても良い。

光センサは、図２に示すように、光検出素子としてのフォトダイオードＤ１、コンデンサＣ１、トランジスタＭ２から構成される。コンデンサＣ１は、画素用スイッチング素子であるＴＦＴＭ１を形成する際に、その半導体プロセスによって同時に形成される。コンデンサＣ１の構造については、後に詳述する。図２の例では、ソース線ＣＯＬｂ，ＣＯＬｒが、センサカラムドライバ４から定電圧Ｖ_ＳＳ，Ｖ_ＤＤを光センサへ供給するための配線ＶＳＳ，ＶＤＤを兼ねている。また、ソース線ＣＯＬｇが、センサ出力用の配線ＯＵＴを兼ねている。

フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ１の電極の一方と、トランジスタＭ２のゲートが接続されている。トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。図２において、フォトダイオードＤ１のカソードと、コンデンサＣ１の電極の一方と、トランジスタＭ２のゲートとの接続点をＩＮＴと表記した。コンデンサＣ１の電極の他方は、読み出し信号を供給するための配線ＲＷＳに接続されている。配線ＲＳＴ，ＲＷＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＷＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＷＳｉ（ｉ＝１〜Ｍ）のように表記する。

センサロウドライバ５は、所定の時間間隔ｔ_ｒｏｗで、図２に示した配線ＲＳＴｉとＲＷＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。

なお、図２に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレインには、出力配線ＳＯＵＴが接続され、トランジスタＭ３のドレインの電位Ｖ_ＳＯＵＴが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。

なお、図２に示した回路構成はあくまでも一例に過ぎず、本発明にかかる光センサの回路構成は図２の具体例にのみ限定されるものではない。

ここで、図３および図４を参照し、図２のように１つのトランジスタＭ２を備えた光センサからの、センサ出力の基本的な読み出し動作について説明する。図３は、配線ＲＳＴ，ＲＷＳに印加される信号に応じて接続点ＩＮＴの電位Ｖ_ＩＮＴが変化する様子を示すタイミング図である。図４は、配線ＲＳＴ，ＲＷＳに印加される信号の波形をそれぞれ示すタイミングチャートである。図４に示すリセット信号ＲＳＴにおいて、例えば、ハイレベルＲＳＴ（Ｈ）は０Ｖ、ローレベルＲＳＴ（Ｌ）は−４Ｖである。また、読み出し信号ＲＷＳにおいて、例えば、ハイレベルＲＷＳ（Ｈ）は８Ｖ、ローレベルＲＷＳ（Ｌ）はＶ_Ｔである。Ｖ_Ｔは、コンデンサＣ１のＰＮ接合のスレッショルド電位である（後に詳述）。

図４において、読み出し信号ＲＷＳがハイレベル（ＲＷＳ（Ｈ））になっている期間が、図３の読み出し期間Ｔ_ＲＷＳに相当する。また、図４におけるリセット信号ＲＳＴがハイレベル（ＲＳＴ（Ｈ））からローレベル（ＲＳＴ（Ｌ））に切り替わる時点が、図３のリセット時Ｔ_ＲＳＴに相当する。さらに、リセット信号ＲＳＴがローレベル（ＲＳＴ（Ｌ））になってから、次に読み出し信号ＲＷＳがハイレベル（ＲＷＳ（Ｈ））になるまでの間が積分期間Ｔ_ＩＮＴである。

まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号が、ローレベル（−４Ｖ）から立ち上がってハイレベル（０Ｖ）になると、フォトダイオードＤ１は順方向バイアスとなり、接続点ＩＮＴの電位Ｖ_ＩＮＴは、下記の式（１）で表される。

Ｖ_ＩＮＴ ＝ ＲＳＴ（Ｈ）−Ｖ_Ｆ−ΔＶ_ＲＳＴ・Ｃ_ＰＤ／Ｃ_Ｔ ・・・（１）
式（１）において、Ｖ_ＦはフォトダイオードＤ１の順方向電圧、ΔＶ_ＲＳＴは、リセット信号のパルスの高さであり、Ｃ_ＰＤはフォトダイオードＤ１の容量である。Ｃ_Ｔは、接続点ＩＮＴの総容量であり、コンデンサＣ１の容量Ｃ_ＩＮＴと、フォトダイオードＤ１の容量Ｃ_ＰＤと、トランジスタＭ２の容量Ｃ_ＴＦＴとの総和である。このときのＶ_ＩＮＴはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。なお、このとき、読み出し信号はハイレベル（ＲＷＳ（Ｈ））となっている。

次に、読み出し信号がローレベル（ＲＷＳ（Ｌ））へ降下する。続いて、リセット信号がローレベル（ＲＳＴ（Ｌ））へ降下する。この状態が、リセット信号がオンになった状態であり、光センサがリセットされる。

なお、リセット信号がオンになったときから、積分期間（Ｔ_ＩＮＴ）が開始している。積分期間においては、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ１に流れ込み、コンデンサＣ１を放電させる。これにより、積分期間の終了時における接続点ＩＮＴの電位Ｖ_ＩＮＴは、下記の式（２）で表される。

Ｖ_ＩＮＴ＝ＲＳＴ（Ｈ）−Ｖ_Ｆ−ΔＶ_ＲＳＴ・Ｃ_ＰＤ／Ｃ_Ｔ−Ｉ_{ＰＨＯＴＯ}・ｔ_ＩＮＴ／Ｃ_Ｔ …（２）
式（２）において、Ｉ_{ＰＨＯＴＯ}は、フォトダイオードＤ１の光電流、ｔ_ＩＮＴは、積分期間の長さである。積分期間においても、Ｖ_ＩＮＴがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。

次に、読み出し信号がハイレベル（ＲＷＳ（Ｈ））に立ち上がることによって、読み出し信号がオン状態となり、読み出し期間が始まり、コンデンサＣ１に対して電荷注入が起こる。このときの接続点ＩＮＴの電位Ｖ_ＩＮＴは、下記の式（３）で表される。

Ｖ_ＩＮＴ＝ＲＳＴ（Ｈ）−Ｖ_Ｆ−ΔＶ_ＲＳＴ・Ｃ_ＰＤ／Ｃ_Ｔ−Ｉ_{ＰＨＯＴＯ}・ｔ_ＩＮＴ／Ｃ_Ｔ
＋ΔＶ_ＲＷＳ・Ｃ_ＩＮＴ／Ｃ_Ｔ …（３）
ΔＶ_ＲＷＳは、読み出し信号の立ち上がりパルスの高さ（ＲＷＳ（Ｈ）−ＲＷＳ（Ｌ））でありこれにより、接続点ＩＮＴの電位Ｖ_ＩＮＴがトランジスタＭ２の閾値電圧よりも高くなるので、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間におけるフォトダイオードＤ１の光電流の積分値に相当する。

次に、リセット信号がハイレベル（ＲＳＴ（Ｈ））に立ち上がり、以降、上記と同じ動作が繰り返される。以上のとおり、本実施形態にかかる表示装置は、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを１サイクルとする動作を周期的に行う。

以上の１サイクルの動作により、図３に示すように、読み出し期間Ｔ_ＲＷＳにおけるＶ_ＩＮＴの電位は、光が少ない状態（図３の実線）の電位と、光が飽和した状態（図３の一点鎖線）の電位と間のいずれかの値をとる。すなわち、図３に示すΔＶが、光センサのダイナミックレンジの大きさに相当する。

なお、図３および図４で示した以上の読み出し動作は、コンデンサＣ１の容量が常に大きい状態であり、ダイナミックレンジはあまり大きくない動作モードである。本実施形態にかかる光センサは、以下に説明するように、少なくとも積分期間においてコンデンサＣ１のバイアス電位を変化させることにより、コンデンサＣ１の容量を可変とすることにより、ダイナミックレンジが拡大された動作モードを有する。以降、これらの動作モードを区別するために、前者を高容量モードと称し、後者を低容量モードと称することとする。

ここで、図５を参照し、コンデンサＣ１の構造について説明する。図５に示すように、コンデンサＣ１は、ＧＥメタル１１と、シリコン層１２と、ＳＥメタル１３とによって構成されている。ＧＥメタル１１は、アクティブマトリクス基板１００の画素領域におけるＴＦＴのゲート電極と同じ層として、ゲート電極と同じ材料を用い、同じプロセスによって形成される。また、ＳＥメタル１３は、ＴＦＴのソース電極と同じ層として、ソース電極と同じ材料を用い、同じプロセスによって形成される。図５の例では、シリコン層１２には、ｎ＋層とｐ−層とによって半導体接合が形成されている。ＧＥメタル１１は、シリコン層１２のｐ−層の上層に設けられている。これにより、ＧＥメタル１１とシリコン層１２のｐ−層とが、コンデンサＣ１の一対の電極として機能する。ＧＥメタル１１は、読み出し信号Ｖ_ＲＷＳを印加する読み出し信号配線ＲＷＳに接続されている。ＳＥメタル１３の電位が、接続点ＩＮＴの電位Ｖ_ＩＮＴに相当する。

上記の構成にかかるコンデンサＣ１においては、コンデンサＣ１のバイアス電位（Ｖ_ＣＡＰ）が、シリコン層１２のＰＮ接合によるスレッショルド電位（Ｖ_Ｔ）よりも高いか低いかによって、コンデンサ容量が変化する。図６（ａ）に、Ｖ_ＣＡＰがＶ_Ｔよりも低い状態におけるエネルギーバンドを示す。また、図６（ｂ）に、Ｖ_ＣＡＰがＶ_Ｔよりも高い状態におけるエネルギーバンドを示す。図７（ａ）および図７（ｂ）は、図６（ａ）の状態および図６（ｂ）の状態のそれぞれの等価回路図である。図７（ｂ）の状態においては、コンデンサＣ１の容量であるＣ_ＩＮＴは、ＧＥメタル１１とシリコン層１２との間の容量Ｃ_ｇａｔｅに等しい。一方、図７（ａ）の状態においては、ＰＮ接合の容量Ｃ_ｊは、ＧＥメタル１１とシリコン層１２との間の容量Ｃ_ｇａｔｅよりもはるかに小さい。従って、ＰＮ接合の抵抗Ｒ_ｊが無限大に近づくと、コンデンサＣ１の容量であるＣ_ＩＮＴはＣ_ｊに近づく。しかし、抵抗Ｒ_ｊが減少すると、Ｃ_ＩＮＴはＣ_ｊよりも大きくなる。以上より、コンデンサＣ１のバイアス電圧Ｖ_ＣＡＰと、コンデンサＣ１の容量Ｃ_ＩＮＴとの関係は、図８に示すグラフのとおりとなる。つまり、図８に示した（ａ）および（ｂ）の領域が、それぞれ、図７（ａ）の状態と、図７（ｂ）の状態とに対応する。図８から分かるように、コンデンサＣ１のバイアス電圧Ｖ_ＣＡＰを変化させることにより、コンデンサＣ１の容量Ｃ_ＩＮＴをＣ_ｊとＣ_ｇａｔｅとの間で可変とすることができる。

なお、コンデンサＣ１のシリコン層１２の半導体接合の組み合わせを変更しても同様の効果を得ることができる。例えば、ＳＥメタル１３が接続されている側をｐ＋層とし、ＧＥメタル１１と対向する側をｎ−層としても良い。同様に、ＳＥメタル１３が接続されている側をｎ＋層とし、ＧＥメタル１１と対向する側をｉ層としても良い。あるいは、ＳＥメタル１３が接続されている側をｐ＋層とし、ＧＥメタル１１と対向する側をｉ層としても良い。

また、シリコン層１２に半導体接合が存在しなくても、シリコン層１２とＳＥメタル１３との間にショットキー接合が成り立つ構成としても、上記と同様に、コンデンサＣ１のバイアス電圧Ｖ_ＣＡＰを変化させることにより、コンデンサＣ１の容量Ｃ_ＩＮＴをＣ_ｊとＣ_ｇａｔｅとの間で可変とすることができる。この場合、シリコン層１２をｉ層単層で構成すれば良い。

ここで、図９および図１０を参照しながら、本実施形態にかかる光センサの低容量モードにおける動作について説明する。図９に示すように、コンデンサＣ１の容量をＣ_ＩＮＴ、コンデンサＣ１のバイアス電圧をＶ_ＣＡＰ、薄膜トランジスタＭ２の寄生容量をＣ_ＴＦＴ、フォトダイオードの寄生容量をＣ_ＰＤとする。

図９に示す構成において、充電期間（図１０に示すＴ_ＩＮＴ）中に、コンデンサＣ１のＧＥメタル１１に印加する読み出し信号（ＲＷＳ）の電位Ｖ_ＲＷＳを変化させることにより、図８に示したコンデンサ特性を実現できる。すなわち、前述のとおり、コンデンサＣ１のバイアス電圧Ｖ_ＣＡＰの値がＶ_Ｔよりも高くなれば、光センサとして感度が小さくなる。一方、Ｖ_ＣＡＰの値がＶ_Ｔよりも低くなれば、光センサとして感度が向上し、ダイナミックレンジが広がることになる。なお、Ｖ_ＣＡＰ＝Ｖ_ＲＷＳ−Ｖ_ＩＮＴである。

図１０に示す充電期間Ｔ_ＩＮＴ中には、コンデンサＣ１の容量Ｃ_ＩＮＴが小さくなるように、読み出し信号（ＲＷＳ）を制御する。また、図１０に示す読み出し期間Ｔ_ＲＷＳにおいては、読み出し信号がハイレベルにバイアスされ、コンデンサＣ１の容量Ｃ_ＩＮＴは大きくなる。これにより、読み出し期間Ｔ_ＲＷＳにおいて、コンデンサＣ１の蓄積電流の読み出しが正しく行われる。また、リセット時Ｔ_ＲＳＴにおいては、コンデンサＣ１の容量Ｃ_ＩＮＴは大きくなければならない。その理由は後述する。

コンデンサＣ１の容量を以上のように変化させるためには、読み出し信号（ＲＷＳ）を、図９に示すようなパターンで印加すれば良い。なお、図１１において、読み出し信号ＲＷＳがハイレベル（ＲＷＳ（Ｈ））になっている期間が、図１０の読み出し期間Ｔ_ＲＷＳに相当する。また、図１１におけるリセット信号ＲＳＴがハイレベル（ＲＳＴ（Ｈ））からローレベル（ＲＳＴ（Ｌ））に切り替わる時点が、図１０のリセット時Ｔ_ＲＳＴに相当する。さらに、リセット信号ＲＳＴがローレベル（ＲＳＴ（Ｌ））になってから、次に読み出し信号ＲＷＳがハイレベル（ＲＷＳ（Ｈ））になるまでの間が積分期間Ｔ_ＩＮＴである。

図１１の例では、少なくとも積分期間Ｔ_ＩＮＴにおいて、コンデンサＣ１の容量Ｃ_ＩＮＴを小さくして光センサのダイナミックレンジを向上させるために、読み出し信号ＲＷＳのローレベル電位ＲＷＳ（Ｌ）を、リセット信号ＲＳＴのローレベル電位ＲＳＴ（Ｌ）と等しくしている。なお、ダイナミックレンジを向上させる効果を得るためには、少なくとも積分期間Ｔ_ＩＮＴにおいて、コンデンサＣ１のバイアス電圧Ｖ_ＣＡＰが、当該コンデンサＣ１のスレッショルド電位Ｖ_Ｔよりも小さい値を維持していることが好ましい。つまり、
Ｖ_ＣＡＰ＝ＲＷＳ（Ｌ）−Ｖ_ＩＮＴ＜Ｖ_Ｔ
であることが好ましい。これから、
ＲＷＳ（Ｌ）＜Ｖ_ＩＮＴ＋Ｖ_Ｔ≒ＲＳＴ（Ｌ）＋Ｖ_Ｔ
が成り立てば良いことが分かる。

ただし、図１１の駆動方法によると、リセット信号ＲＳＴがオンになるとき、すなわち、リセット信号ＲＳＴがハイレベル（ＲＳＴ（Ｈ））からローレベル（ＲＳＴ（Ｌ））に切り替わる時点において、コンデンサＣ１の容量Ｃ_ＩＮＴが小さい値を持っているので、寄生容量による電圧降下の影響が増加し、結果として、コンデンサＣ１の電位変化がすぐに飽和してしまう。この結果、出力変化のダイナミックレンジが小さくなってしまい、逆効果になることがある。そのため、図１１の駆動方法の改良版として、図１２および図１３に示すような駆動方法が考えられる。

図１２に示す駆動方法では、寄生容量から計算できる電圧降下分（Ｖ_{ＦＥＥＤＴＨＲＯＵＧＨ}）を補償すべく、その分だけＲＳＴのハイレベル電位を高くする。例えば、図１１の駆動方法においてはＲＳＴ（Ｈ）は０Ｖであるが、図１２に示す駆動方法では、このＲＳＴ（Ｈ）よりも電位をＶ_{ＦＥＥＤＴＨＲＯＵＧＨ}だけ高くする。すなわち、図１２においては、ＲＳＴ（Ｈ）の電位はＶ_{ＦＥＥＤＴＨＲＯＵＧＨ}に等しい。なお、
Ｖ_{ＦＥＥＤＴＨＲＯＵＧＨ}＝ΔＶ_ＲＳＴ・Ｃ_ＰＤ／Ｃ_Ｔ
である。また、ΔＶ_ＲＳＴ＝｜ＲＳＴ（Ｈ）−ＲＳＴ（Ｌ）｜、Ｃ_Ｔ＝Ｃ_ＩＮＴ＋Ｃ_ＰＤ＋Ｃ_ＴＦＴである。

また、図１３に示す駆動方法では、リセット信号ＲＳＴがハイレベル（ＲＳＴ（Ｈ））からローレベル（ＲＳＴ（Ｌ））に切り替わる時点において、読み出し信号ＲＷＳがＶ_Ｔと同じであるかＶ_Ｔよりも高いレベルにする。これにより、リセット信号ＲＳＴの電位降下時はＣ_ＩＮＴの値が大きいので、出力における電圧降下（フィードスルー）の影響を低減できる。ただし、読み出し信号ＲＷＳの電位をあまり高くしすぎると、読み出し信号ＲＷＳ自身のフィードスルーの影響が大きくなり始めるので、理想的には、リセット信号ＲＳＴの電位降下時の読み出し信号ＲＷＳの電位は、Ｖ_Ｔと同じレベルであることが好ましい。

なお、図３に示した構成のコンデンサＣ１のシリコン層１２は、フォトダイオードＤ１によく似た構造であるため、受光量に応じて電流（光リーク）が発生する。その結果として、ＰＮ接合の抵抗値が減り、Ｖ_Ｔより小さい領域のＣ_ＩＮＴが増加してしまい、十分なＣ_ＩＮＴの変化が得られないだけでなく、出力に対する誤差として影響する。そのため、図１４に示すように、コンデンサＣ１のシリコン層１２の下部に、バックライト光の入射を防止するための遮光層１４を設けることが好ましい。

本実施形態では、前述したように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを光センサ用の配線ＶＤＤ，ＯＵＴ，ＶＳＳとして共用しているので、図１５に示すように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを介して表示用の画像データ信号を入力するタイミングと、センサ出力を読み出すタイミングとを区別する必要がある。図１５の例では、水平走査期間において表示用画像データ信号の入力が終わった後に、水平ブランキング期間等を利用してセンサ出力の読み出しが行われる。

センサカラムドライバ４は、図１に示すように、センサ画素読み出し回路４１と、センサカラムアンプ４２と、センサカラム走査回路４３とを含む。センサ画素読み出し回路４１には、画素領域１からセンサ出力Ｖ_ＳＯＵＴを出力する配線ＳＯＵＴ（図２参照）が接続されている。図１において、配線ＳＯＵＴｊ（ｊ＝１〜Ｎ）により出力されるセンサ出力を、Ｖ_{ＳＯＵＴｊ}と表記している。センサ画素読み出し回路４１は、センサ出力Ｖ_{ＳＯＵＴｊ}のピークホールド電圧Ｖ_Ｓｊを、センサカラムアンプ４２へ出力する。センサカラムアンプ４２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧Ｖ_Ｓｊ（ｊ＝１〜Ｎ）を増幅し、Ｖ_ＣＯＵＴとしてバッファアンプ６へ出力する。センサカラム走査回路４３は、センサカラムアンプ４２のカラムアンプをバッファアンプ６への出力へ順次接続するために、カラムセレクト信号ＣＳ_ｊ（ｊ＝１〜Ｎ）を、センサカラムアンプ４２へ出力する。

ここで、図１６および図１７を参照し、画素領域１からセンサ出力Ｖ_ＳＯＵＴが読み出された後のセンサカラムドライバ４およびバッファアンプ６の動作について説明する。図１６は、センサ画素読み出し回路４１の内部構成を示す回路図である。図１７は、読み出し信号Ｖ_ＲＷＳと、センサ出力Ｖ_ＳＯＵＴと、センサ画素読み出し回路の出力Ｖ_Ｓとの関係を示す波形図である。前述のように、読み出し信号がハイレベルＶ_{ＲＷＳ．Ｈ}になったとき、トランジスタＭ２が導通することにより、トランジスタＭ２，Ｍ３によりソースフォロアアンプが形成され、センサ出力Ｖ_ＳＯＵＴがセンサ画素読み出し回路４１のサンプルキャパシタＣ_ＳＡＭに蓄積される。これにより、読み出し信号がローレベルＶ_{ＲＷＳ．Ｌ}になった後も、その行の選択期間（ｔ_ｒｏｗ）中、センサ画素読み出し回路４１からセンサカラムアンプ４２への出力電圧Ｖ_Ｓは、図１７に示すように、センサ出力Ｖ_ＳＯＵＴのピーク値と等しいレベルに保持される。

次に、センサカラムアンプ４２の動作について、図１８を参照しながら説明する。図１８に示すように、センサ画素読み出し回路４１から、各列の出力電圧Ｖ_Ｓｊ（ｊ＝１〜Ｎ）が、センサカラムアンプ４２のＮ個のカラムアンプへ入力される。図１８に示すように、各カラムアンプは、トランジスタＭ６，Ｍ７から構成されている。センサカラム走査回路４３によって生成されるカラムセレクト信号ＣＳ_ｊが、１つの行の選択期間（ｔ_ｒｏｗ）中に、Ｎ列のカラムのそれぞれに対して順次ＯＮとなることにより、センサカラムアンプ４２中のＮ個のカラムアンプのうちいずれか１つのみのトランジスタＭ６がＯＮとなり、そのトランジスタＭ６を介して、各列の出力電圧Ｖ_Ｓｊ（ｊ＝１〜Ｎ）のいずれかのみが、センサカラムアンプ４２からの出力Ｖ_ＣＯＵＴとして出力される。バッファアンプ６は、センサカラムアンプ４２から出力されたＶ_ＣＯＵＴをさらに増幅し、パネル出力（光センサ信号）Ｖ_ｏｕｔとして信号処理回路８へ出力する。

なお、センサカラム走査回路４３は、上述のように光センサの列を１列ずつ走査するようにしても良いが、これに限定されず、光センサの列をインタレース走査する構成としても良い。また、センサカラム走査回路４３が、例えば４相等の多相駆動走査回路として形成されていても良い。

以上の構成により、本実施形態にかかる表示装置は、画素領域１において画素毎に形成されたフォトダイオードＤ１の受光量に応じたパネル出力Ｖ_ＯＵＴを得る。パネル出力Ｖ_ＯＵＴは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることとなる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像取り込みやタッチ領域の検出等の各種信号処理を行う。なお、本実施形態では、信号処理回路８のメモリに、画素領域１の画素数（光センサ数）と同数のパネル出力データを蓄積するものとしたが、メモリ容量等の制約により、必ずしも画素数と同数のパネル出力データを蓄積することを要しない。

上記のとおり、本実施形態にかかる光センサは、コンデンサＣ１のバイアス電位を変化させることにより、コンデンサＣ１の容量を可変にすることができる。これにより、光センサのダイナミックレンジの大きさを動的に変化させることが可能となる。

以上、本発明についての一実施形態を説明したが、本発明は上述の具体例にのみ限定されず、発明の範囲内で種々の変更が可能である。

例えば、上記の実施形態では、光センサに接続された配線ＶＤＤおよびＯＵＴが、ソース配線ＣＯＬと共用されている構成を例示した。この構成によれば、画素開口率が高いという利点がある。しかしながら、図１９に示すように、光センサ用の配線ＶＤＤおよびＯＵＴをソース配線ＣＯＬとは別個に設けた構成によっても、上記の実施形態と同様の効果を得ることができる。

［第２の実施形態］
本発明の他の実施形態について、図面を参照しながら以下に説明する。なお、第１の実施形態において説明した構成と同様の機能を有する構成については、第１の実施形態と同じ参照符号を用いて、その詳細な説明を省略する。

第１の実施形態は、光センサ内に１つのスイッチング素子を備えた構成であったが、第２の実施形態は、図２０に示すように、光センサ内に３つのスイッチング素子を備えている点において、第１の実施形態と異なっている。

図２０に示すように、本実施形態にかかる光センサは、光検出素子としてのフォトダイオードＤ１、コンデンサＣ１、トランジスタＭ４〜Ｍ６から構成される。フォトダイオードＤ１のアノードには、配線ＶＳＳに接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ１の電極の一方（シリコン層１２）と、トランジスタＭ４のドレインと、トランジスタＭ５のゲートが接続されている。トランジスタＭ４のソースは配線ＶＤＤに接続され、ゲートはリセット信号を供給する配線ＲＳＴに接続されている。コンデンサＣ１の電極の他方（ＧＥメタル１１）は、低容量モードと高容量モードとを切り替えるためのモード信号を供給する配線ＭＯＤＥに接続されている。トランジスタＭ６のゲートは、読み出し信号を供給する配線ＲＷＳに接続されている。トランジスタＭ６のソースはトランジスタＭ２のドレインへ、トランジスタＭ６のドレインは光センサ出力用の配線ＳＯＵＴに接続されている。配線ＲＳＴ，ＲＷＳは、センサロウドライバ５に接続されている。

この構成において、配線ＭＯＤＥは、低容量モードに切り替える場合は、積分期間において配線ＶＤＤに接続され、高容量モードに切り替える場合は、積分期間において配線ＶＳＳに接続される。配線ＭＯＤＥが配線ＶＤＤに接続された場合は、コンデンサＣ１のバイアス電位Ｖ_ＣＡＰは、スレッショルド電位Ｖ_Ｔよりも大きくなり、コンデンサＣ１の容量が小さくなって、ダイナミックレンジが広くなる。一方、配線ＭＯＤＥが配線ＶＳＳに接続された場合は、コンデンサＣ１のバイアス電位Ｖ_ＣＡＰは、スレッショルド電位Ｖ_Ｔよりも小さくなり、コンデンサＣ１の容量が大きくなって、ダイナミックレンジが狭くなる。

以上のように、第２の実施形態によっても、コンデンサＣ１のバイアス電位を変化させることにより、コンデンサＣ１の容量を可変にすることができ、光センサのダイナミックレンジを動的に変化させることができる。

本発明は、光センサを有する表示装置として、産業上利用可能である。

Claims (11)

1. アクティブマトリクス基板を備えた表示装置であって、
   前記アクティブマトリクス基板に設けられた光センサと、
   前記光センサに接続されたセンサ駆動配線と、
   前記光センサへ、前記センサ駆動配線を介して、センサ駆動信号を供給するセンサ駆動回路と、
   前記センサ駆動信号に従って前記光センサから読み出されたセンサ出力を増幅し、光センサ信号として出力するアンプ回路と、
   前記アンプ回路から出力された光センサ信号を処理する信号処理回路とを備え、
   前記光センサが、フォトダイオードと、前記フォトダイオードに接続されたコンデンサと、少なくとも１つのスイッチング素子とを含み、
   前記センサ駆動配線が、前記光センサへリセット信号を供給するリセット信号配線と、前記コンデンサへ読み出し信号を供給する読み出し信号配線とを少なくとも含み、
   前記センサ駆動回路が、前記リセット信号をオンにしてから所定時間経過後に前記読み出し信号をオンにすることにより、前記所定時間内の光センサの受光量に応じた光センサ信号が前記信号処理回路へ出力され、
   前記センサ駆動回路が前記コンデンサのバイアス電圧を変化させることにより、当該コンデンサの容量が可変であることを特徴とする表示装置。
2. 前記センサ駆動回路が、前記コンデンサのバイアス電圧を変化させることにより、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において当該コンデンサの容量を低下させる、請求項１に記載の表示装置。
3. 前記コンデンサが、金属層と、半導体接合を有するシリコン層とを含み、
   前記センサ駆動回路が、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において、前記コンデンサのバイアス電圧を前記半導体接合の閾値電圧よりも小さくする、請求項２に記載の表示装置。
4. 前記コンデンサが、金属層と、当該金属層との間にショットキー接合を構成するシリコン層とを含み、
   前記センサ駆動回路が、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において、前記コンデンサのバイアス電圧を前記ショットキー接合の閾値電圧よりも小さくする、請求項２に記載の表示装置。
5. 前記光センサが前記アクティブマトリクス基板における画素領域内に設けられ、
   前記光センサは、前記スイッチング素子を１つ備え、
   前記光センサのフォトダイオードのカソードが、前記コンデンサの一方の電極と前記スイッチング素子とに接続され、当該フォトダイオードのアノードが、前記リセット信号配線に接続され、
   前記読み出し信号配線が、前記コンデンサの他方の電極に接続された、請求項１〜４のいずれか一項に記載の表示装置。
6. 前記読み出し信号のローレベルの電位が、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において、前記リセット信号のローレベルの電位よりも低い、請求項５に記載の表示装置。
7. 前記リセット信号のハイレベルの電位が、前記期間以外におけるリセット信号のローレベルの電位よりもΔＶ_ＲＳＴ・Ｃ_ＰＤ／Ｃ_Ｔだけ高い、請求項６に記載の表示装置。
8. 前記リセット信号がオンになるときに、前記読み出し信号の電位が、当該読み出し信号のローレベルよりも高い電位である、請求項６に記載の表示装置。
9. 前記コンデンサの背面に遮光層を備えた、請求項１〜８のいずれか一項に記載の表示装置。
10. 前記光センサが前記アクティブマトリクス基板における画素領域内に設けられ、
    前記光センサが、第１〜第３のスイッチング素子を備え、
    前記光センサのフォトダイオードのカソードが、前記コンデンサの一方の電極と、第１のスイッチング素子のドレインと、第２のスイッチング素子のゲートとに接続され、当該フォトダイオードのアノードは、第１の参照電位に保持され、
    前記第１のスイッチング素子のソースと前記第２のスイッチング素子のソースとが、第２の参照電位に保持され、
    前記第２のスイッチング素子のドレインが前記第３のスイッチング素子のソースに接続され、
    前記第３のスイッチング素子のゲートに前記読み出し信号配線が接続され、
    前記コンデンサの他方の電極が、光センサのダイナミックレンジを切り替えるモード信号の供給線に接続された、請求項１〜４のいずれか一項に記載の表示装置。
11. 前記モード信号の供給線が、前記リセット信号が供給されてから前記所定時間が経過するまでの少なくとも一部の期間において、前記第２の参照電位に接続され、
    前記期間以外においては、前記モード信号の供給線が、前記第１の参照電位に接続される、請求項１０に記載の表示装置。

Images