JP4930501B2 - 表示装置および電子機器 - Google Patents

Description

本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（以下、「画素回路」と記述する場合もある）が行列状に２次元配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。

この有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の光源を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、一般的に、有機ＥＬ素子のＩ（電流）−Ｖ（電圧）特性は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）として特にＮチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。その結果、有機ＥＬ素子の発光輝度が変化する。これは、有機ＥＬ素子が駆動トランジスタのソース電極側に接続されることに起因する。

このことについてより具体的に説明する。駆動トランジスタのソース電圧は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電圧が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、特にポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ（以下、単に「駆動トランジスタの移動度μ」と記述する）等が挙げられる。

駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ（一様性）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせる技術が提案されている（例えば、特許文献１参照）。

補正機能としては、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。

このように、画素回路の各々に、各種の補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。その結果、有機ＥＬ表示装置の表示品質を向上できる。

特開２００７−３１０３１１号公報

ところで、画素内のトランジスタにある一定の電圧が印加されている状態で、画素内のトランジスタのチャネルにエネルギーの強い光が入射すると、トランジスタの閾値電圧が負側にシフトする。具体的には、相対的に波長が短く、エネルギーが強い青色光がトランジスタに入射すると、図２６に示すように、トランジスタの特性シフトは光が入射しないときと比べて非常に大きなものとなる。

ここで、一例として、Ｒ（赤）Ｇ（緑）Ｂ（青）の３つの副画素を単位として、これら副画素がＢの副画素を真ん中にして配置されている場合の各副画素について考える。Ｂの副画素は青色光の影響を受けるのは自発光時のみである。

しかしながら、ＲＧの副画素はＢの副画素に隣接しているため、自発光でなくても隣接のＢの副画素の発光の影響を受けることとなる。自発光の影響のみならず隣接の副画素の発光の影響を受けるとなると、補正処理等において電流変化を補正するのが非常に難しくなる。

ここでは、ＲＧＢのカラーコーディングにおけるＢの副画素の場合を例に挙げたが、他のカラーコーディングにおいて、最も波長が短く、エネルギーが強い発光を得る副画素についても同様のことが言える。

そこで、本発明は、副画素を形成するトランジスタのチャネルにエネルギーの強い光が入射することによって発生するトランジスタの特性シフトを抑えることが可能な表示装置および当該表示装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置された表示装置において、
前記複数の副画素のうち、少なくとも最も波長が短い発光を得る第１副画素に隣接する第２副画素は、
当該第２副画素を形成するトランジスタのチャネル長またはチャネル幅よりも長い幅をもって少なくとも前記第１副画素との間に配置された遮光体を有する
構成となっている。

相対的に波長が短い発光はエネルギーが強い。第１副画素から波長が短く、エネルギーの強い光が、電圧が印加されている隣接する第２副画素内のトランジスタのチャネルに入射すると、当該トランジスタの特性シフトが生ずる。ここで、第２副画素が第１副画素との間に配置された遮光体を有することで、当該遮光体は第１副画素で発光した光が第２副画素に入射するのを阻止するように作用する。これにより、トランジスタのチャネルにエネルギーの強い光が入射することによって発生するトランジスタの特性シフトを抑えることができる。

本発明によれば、トランジスタのチャネルにエネルギーの強い光が入射することによって発生するトランジスタの特性シフトを抑えることができるために、電気光学素子に流れる電流の低下や、スジや輝度ムラといった画質不良の発生を抑制することができる。

以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．実施形態（画素の遮光レイアウト）
１−１．実施例１
１−２．実施例２
２．変形例
３．適用例（電子機器）

＜１．実施形態＞
［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を発光駆動する。

画素２０の駆動部としては、例えば、書込み走査回路４０および電源供給走査回路５０からなる走査駆動系と、信号出力回路６０からなる信号供給系とが設けられている。本適用例に係る有機ＥＬ表示装置１０の場合には、画素アレイ部３０が形成された表示パネル７０上に信号出力回路６０が設けられているのに対して、走査駆動系である書込み走査回路４０および電源供給走査回路５０はそれぞれ、表示パネル（基板）７０の外部に設けられている。

ここで、有機ＥＬ表示装置１０が白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、例えば、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではない。すなわち、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０および電源供給走査回路５０についても、表示パネル７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する（線順次走査）。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃｐ／Ｖｉｎｉの切替えにより、画素２０の発光／非発光の制御が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。ここで、信号出力回路６０から選択的に出力される基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

信号出力回路６０としては、例えば、周知の時分割駆動方式の回路構成を用いることができる。時分割駆動方式は、セレクタ方式とも呼ばれ、信号供給源であるドライバ（図示せず）の１つの出力端に対して複数の信号線を単位（組）として割り当る。そして、この複数の信号線を時分割にて順次選択する一方、その選択した信号線に対してドライバの各出力端ごとに時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。

一例として、カラー表示対応の場合を例に挙げると、隣り合うＲ，Ｇ，Ｂの３つの画素列を単位とし、ドライバからは１水平期間内にＲ，Ｇ，Ｂの各映像信号が時系列で信号出力回路６０に入力するようにする。信号出力回路６０は、Ｒ，Ｇ，Ｂの３つの画素列に対応して設けられたセレクタ（選択スイッチ）によって構成され、当該セレクタが時分割にて順次オン動作を行うことで、Ｒ，Ｇ，Ｂの各映像信号を対応する信号線に対して時分割で書き込む。

ここでは、Ｒ，Ｇ，Ｂの３つの画素列（信号線）を単位としたが、これに限られるものではない。そして、この時分割駆動方式（セレクタ方式）を採用することで、時分割数をｘ（ｘは２以上の整数）とすると、ドライバの出力数および当該ドライバと信号出力回路６０、ひいては表示パネル７０との間の配線数を、信号線の本数の１／ｘに削減できる利点がある。

信号出力回路６０から選択的に出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。

（画素回路）
図２は、本適用例に係る有機ＥＬ表示装置１０に用いられる画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ（サンプリングトランジスタ）２３および保持容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位（以下、「電源電位」と記述する場合もある）ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持されている信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときは、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。そして、駆動トランジスタ２２は、スイッチング動作によって有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

このようにして、駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間との割合を制御する（いわゆる、デューティ制御）。このデューティ制御により、１フレーム期間に亘って画素２０が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｉｎｉは、信号電圧の基準となる基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に形成されている。具体的には、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。アノード電極２０５は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成されている。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５と、半導体層２２２のチャネル形成領域２２５の両側のドレイン／ソース領域２２３，２２４とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成される。そして、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることによって表示パネル７０が形成される。

［有機ＥＬ表示装置の回路動作］
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０の回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。

なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、周知の通り、有機ＥＬ素子２１は等価容量（寄生容量）Ｃｅｌを持っている。したがって、ここでは、等価容量Ｃｅｌについても図示している。

図４のタイミング波形図には、走査線３１（３１−１〜３１−ｍ）の電位（書込み走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位（電源電位）ＤＳの変化、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの変化を示している。

〔前フレームの発光期間〕
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

〔閾値補正準備期間〕
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電圧Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となる。したがって、有機ＥＬ素子２１は消光する。

次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電圧Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電圧Ｖｇを基準電位Ｖｏｆｓに、ソース電圧Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前段階の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉは、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの各初期化電位となる。

〔閾値補正期間〕
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電圧Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電圧Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電圧Ｖｓが上昇を開始する。

ここでは、駆動トランジスタ２２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電圧Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにする必要がある。そのために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓは非常に小さい。

〔信号書込み＆移動度補正期間〕
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングし、当該信号電圧Ｖｓｉｇを画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電圧Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧とキャンセルされる。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の等価容量Ｃｅｌに流れ込む。このドレイン−ソース間電流Ｉｄｓにより、有機ＥＬ素子２１の等価容量Ｃｅｌの充電が開始される。

この等価容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電圧Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率が１（理想値）であると仮定する。この信号電圧Ｖｓｉｇに対する保持電圧Ｖｇｓの比率を書込みゲインと呼ぶ場合もある。すると、駆動トランジスタ２２のソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように作用する。換言すれば、ソース電圧Ｖｓの上昇分ΔＶは、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この移動度μに対する依存性を打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

〔発光期間〕
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電圧Ｖｓの変動に連動して（追従して）ゲート電圧Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電圧Ｖｇがソース電圧Ｖｓの変動に連動して変動する動作を、本明細書では保持容量２４によるブートストラップ動作と呼ぶこととする。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該ドレイン−ソース間電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電圧Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電圧Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電圧Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電圧Ｖｇの上昇量はソース電圧Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。

この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。

（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値補正（即ち、閾値キャンセル）の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準として当該電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタ２２のソース電圧Ｖｓを変化させる処理である。

駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。定電流源として動作することで、有機ＥＬ素子２１に対して駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
続いて、駆動トランジスタ２２の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた補正量ΔＶで駆動トランジスタ２２のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。

図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに対して同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、移動度μの補正を何ら行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正処理および移動度補正処理を共に行わない場合、（Ｂ）は移動度補正処理を行わず、閾値補正処理のみを行った場合、（Ｃ）は閾値補正処理および移動度補正処理を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正処理および移動度補正処理を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正処理のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正処理および移動度補正処理を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電圧Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

（書込みトランジスタの閾値電圧のシフトによる不具合について）
ここで、有機ＥＬ素子２１の発光時、特に白表示時の書込みトランジスタ２３の動作点について考える。先述した回路動作から明らかなように、映像信号の信号電圧Ｖｓｉｇの書込みが終わり、書込みトランジスタ２３が非導通状態になった後は、ブートストラップ動作によって駆動トランジスタ２２のゲート電圧Ｖｇがソース電圧Ｖｓの上昇に連動して上昇する。このため、駆動トランジスタ２２のゲート電圧Ｖｇは信号電圧Ｖｓｉｇよりも高い電圧になる。

一方、閾値補正処理を実行するに当たって、駆動トランジスタ２２のゲート電圧Ｖｇを初期化するための基準電位Ｖｏｆｓを、信号線３３を通して与える構成を採ると、信号線３３の電位は１Ｈの周期で基準電圧Ｖｏｆｓと信号電圧Ｖｓｉｇとを繰り返す。

図１０に、白表示時の書込みトランジスタ２３の各電極の電位関係を示す。白表示時には、書込みトランジスタ２３のゲート電極（Ｇ）に当該書込みトランジスタ２３を非導通状態にするオフ電圧Ｖｓｓｗｓが、ソース電極（Ｓ）に基準電位Ｖｏｆｓが、ドレイン電極（Ｄ）に白階調に対応した白電圧Ｖｗがそれぞれ印加される。これらの電圧の大小関係はＶｓｓｗｓ＜Ｖｏｆｓ＜Ｖｗである。

図１１に、書込みトランジスタ２３の断面構造の一例を示す。図１１に示すように、基板（図３のガラス基板２０１に相当）上にモリブデン（Ｍｏ）等によってゲート電極２３１が形成され、当該ゲート電極２３１の上にゲート絶縁膜２３２を介して例えばアモルファスシリコン（ａ−Ｓｉ）の半導体層２３３が積層されている。

半導体層（ａ−Ｓｉ）２３３において、ゲート電極２３１と対向する部位がチャネル形成領域となっている。そして、チャネル形成領域上に絶縁膜２３４が形成されている。また、チャネル形成領域を挟むソース領域およびドレイン領域には、アルミニウム（Ａｌ）等からなるソース電極２３５およびドレイン電極２３６がそれぞれ電気的に接続されている。

上記構成の書込みトランジスタ２３において、白表示時には、ゲート電極にオフ電圧Ｖｓｓｗｓが、ドレイン電極に白電圧Ｖｗがそれぞれ印加されることで、ゲート−ドレイン間には大きな電界がかかることになる。ここで、書込みトランジスタ２３のドレイン電圧は駆動トランジスタのゲート電圧と同じである。

そして、書込みトランジスタ２３のゲート−ドレイン間に電界が発生し続けると、チャネルを形成する半導体層２３３内の電子がその上の絶縁膜２３４にトラップされてしまい、電界を打ち消す方向に逆電界を発生させようとする。このトラップされた電子は、書込みトランジスタ２３が導通する際にも存在するために、この逆側の電界によって書込みトランジスタ２３の閾値電圧Ｖｔｈｗｓが負側へシフト（変動）してしまう。また、この閾値電圧Ｖｔｈｗｓが負側へシフトする現象は、時間の経過とともに顕著に現れてくる。

ところで、表示パネルの大型化・高精細化が進んでくると、書込みトランジスタ２３のゲート電極に印加する書込み走査信号（パルス）ＷＳを伝送する走査線３１の配線抵抗や寄生容量が大きくなる。そして、走査線３１の配線抵抗や寄生容量が大きくなると、表示パネル７０の入力端から距離が遠くなるにつれて、書込み走査信号ＷＳの波形がなまってしまう。

一方、移動度補正処理は、書込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書込み処理と並行して実行される。そして、図４のタイミング波形図から明らかなように、移動度補正時間（信号書込み時間）は書込み走査信号ＷＳの波形によって決まる。したがって、書込み走査信号ＷＳの波形がなまった状態で書込みトランジスタ２３の閾値電圧Ｖｔｈｗｓが負側へシフトしてしまうと、白表示時や黒表示時における移動度補正時間が、シフトした閾値電圧分だけ長くなってしまう。

図１２に、書込み走査信号ＷＳの立ち上がりおよび立ち下がりがなまった状態の遷移波形を示す。図１２において、ＶｓｉｇＷは白階調に対応した白信号電圧、ＶｓｉｇＢは黒階調に対応した黒信号電圧、ΔＶｔｈｗｓは書込みトランジスタ２３の閾値電圧Ｖｔｈｗｓのシフト量をそれぞれ表わしている。

図１２の波形図から明らかなように、特に白表示時や黒表示時において、書込みトランジスタ２３の閾値電圧ＶｔｈｗｓがΔＶｔｈｗｓだけ負側にシフトすることで、移動度補正時間が閾値電圧Ｖｔｈｗｓのシフト分ΔＶｔｈｗｓだけ長くなる。この移動度補正時間の変動は、特に書込み走査信号ＷＳの波形の立ち下がりにおいて顕著に現れる。その理由は次の通りである。

図１２の波形図に示すように、書込み走査信号ＷＳの遷移波形において、立ち上がり／立ち下がりの遷移開始部分よりも遷移終了部分の方が波形のなまりの度合いが大きい。この書込み走査信号ＷＳに対して、白信号電圧ＶｓｉｇＷの振幅が半分以下である。したがって、図１２の波形図から明らかなように、書込みトランジスタ２３の閾値電圧Ｖｔｈｗｓの負側へのシフトに起因する移動度補正時間の変動は、特に書込み走査信号ＷＳの波形の立ち下がりにおいて顕著に現れることになる。

また、先述した回路動作の説明から明らかなように、移動度補正処理は、駆動トランジスタ２２のソース電圧Ｖｓを上昇させながら行われる。このため、移動度補正時間が長くなると、駆動トランジスタ２２のソース電圧Ｖｓの上昇が大きくなる。すると、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが低下し、その低下分だけ有機ＥＬ素子２１に流れる電流が減少するために、発光輝度が時間の経過とともに減少したり、スジや輝度ムラといった画質不良が発生したりする。

さらに、前にも述べたように、書込みトランジスタ２３のチャネルにエネルギーの強い光が入射することによっても書込みトランジスタ２３の閾値電圧が負側にシフトする（図２６参照）。ここで、ＲＧＢ画素（副画素）がＢ画素を真ん中にして配置されている場合において、Ｂ画素は青色光の影響を受けるのは自発光時のみである。

これに対して、ＲＧ画素はＢ画素に隣接しているために、自発光でなくても隣接のＢ画素の発光の影響を受けることとなる。このとき、書込みトランジスタ２３のみならず、駆動トランジスタ２２についても青色光の影響を受けてその特性がシフトする。自発光の影響のみならず隣接画素の発光の影響を受けるとなると、移動度補正処理等の補正処理において電流変化を補正するのが非常に難しくなる。

隣接画素からの青色光の影響を受けないようにする方法として、図１３に示すように、有機ＥＬ素子２１のアノード電極と同じ層の金属配線層３０１で書込みトランジスタ２３を覆うことで、青色光を遮光する方法が考えられる。しかし、この方法ではある程度遮光の効果は見込めるものの、平坦性を保つために平坦化膜３０２（図３の絶縁平坦化膜２０３に相当）の膜厚を厚くする必要があるため、書込みトランジスタ２３上に金属配線層３０１が配置されても完全に遮光することはできない。

［本実施形態の特徴部分］
そこで、本実施形態では、カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置された有機ＥＬ表示装置において、次のような画素の遮光レイアウト構造を採るようにする。すなわち、複数の副画素のうち、少なくとも最も波長が短い発光を得る第１副画素に隣接する第２副画素に対して、当該第２副画素を形成するトランジスタのチャネル長またはチャネル幅よりも大きい幅を有する遮光体を第１副画素との間に設けた遮光レイアウト構造とする。

ここでは、カラー画像を形成する単位となる１つの画素を構成する複数の副画素が例えばＲＧＢの画素（副画素）の組み合わせからなる場合について説明するが、この組み合わせに限られるものではない。ＲＧＢの画素の組み合わせの場合には、Ｂ画素が発光する青色光が最も波長が短い。したがって、本例では、Ｂ画素が第１副画素となり、ＲＧの各画素が第２副画素となる。

また、第２副画素を形成するトランジスタとしては、例えば書込みトランジスタ２３を挙げる。ただし、先述したように、Ｂ画素の青色光の影響を受けて特性シフトが生じるのは書込みトランジスタ２３だけでなく、駆動トランジスタ２２についても青色光の影響を受けてその特性がシフトする。したがって、第２副画素を形成するトランジスタとしては書込みトランジスタ２３に限られるものではない。

上述したように、第２副画素に対して第１副画素との間に遮光体を設け、当該遮光体の幅を、第２副画素を形成するトランジスタのチャネル長またはチャネル幅よりも大きくすることで、第１副画素で発光した光が第２副画素に入射するのを確実に阻止（遮光）できる。したがって、第２副画素を形成するトランジスタのチャネルにエネルギーの強い光が入射することによって生ずる特性シフト、特に閾値電圧Ｖｔｈの負側へのシフトを抑えることができる。

書込みトランジスタ２３において、その閾値電圧のシフトが抑えられることで、書込み走査信号ＷＳの波形で決まる移動度補正時間（信号書込み時間）の変動を小さくすることが可能になる。移動度補正時間の変動が小さくなることで、当該変動に起因する駆動トランジスタ２２のソース電圧Ｖｓの上昇を抑えることができる。これにより、有機ＥＬ素子２１に流れる電流の減少が抑えられるために、発光輝度の時間に対する減少や、スジや輝度ムラといった画質不良の発生を抑制することができる。

これらの作用効果は、本実施形態に係る画素の遮光レイアウト構造によって得られる。以下に、遮光レイアウト構造の具体的な実施例について説明する。

（実施例１）
図１４は、実施例１に係る遮光レイアウト構造を示す平面図である。ここでは、一例として、ＲＧＢの画素（副画素）２０Ｒ，２０Ｇ，２０Ｂが、Ｂ画素２０Ｂを真ん中にしてその両側にＲＧの各画素２０Ｒ，２０Ｇが配置された色配列となっている。図１５に、図１４のＡ−Ａ´線に沿った断面構造を示す。

図１４に示すように、Ｂ画素２０Ｂが真ん中に配置されていることで、両側に隣接するＲＧの各画素２０Ｒ，２０Ｇ内のトランジスタは、Ｂ画素２０Ｂが発光する青色光の照射による影響を受ける。このＢ画素２０Ｂからの青色光の入射を阻止するために、図１３の遮光レイアウト構造の場合と同様に、Ｇ画素２０Ｇの書込みトランジスタ２３上（図３の有機ＥＬ素子２１側）のアノード電極と同じ層に平坦化膜３０２を介して金属配線層３０１Ｇを設ける。この金属配線層３０１Ｇは、アノード電極の配線と同じアルミニウム等の高反射性を有する金属材料によって形成される。

Ｇ画素２０Ｇにはさらに、図１４および図１５に示すように、金属配線層３０１Ｇの領域内において、Ｂ画素２０Ｂとの間に画素の長手方向に対して平行に遮光体３０３Ｇを設ける。この遮光体３０３Ｇは、特に図１４から明らかなように、書込みトランジスタ２３のチャネル幅よりも大きい幅を有しており、平坦化膜３０１Ｇに形成された穴内に埋設される。遮光体３０３Ｇの材質としては、例えば金属配線層３０１Ｇと同じ材質、即ちアルミニウム等の高反射性を有する金属材料が用いられる。

ここでは、Ｇ画素２０Ｇの遮光レイアウト構造について説明したが、Ｒ画素２０Ｒについても基本的に、Ｇ画素２０Ｇの遮光レイアウト構造と同じである。そして、Ｇ画素２０Ｇの遮光レイアウト構造とＲ画素２０Ｒの遮光レイアウト構造とは、Ｂ画素２０Ｂの中心線に関して線対称となっている。

このように、Ｂ画素２０Ｂの両側に隣接するＲＧの各画素２０Ｒ，２０Ｇについて、Ｂ画素２０Ｂとの間に遮光体３０３Ｇ，３０３Ｒを設けることで、Ｂ画素２０Ｂで発光された青色光が画素２０Ｒ，２０Ｇに入射するのを確実に阻止（遮光）することができる。これにより、書込みトランジスタ２３のチャネルへの青色光の照射の影響による特性シフトを小さく抑えることができるため、有機ＥＬ素子２１に流れる電流の低下や、スジや輝度ムラといった画質不良の発生を抑制することができる。

〔実施例１の変形例１〕
図１６は、実施例１の変形例１に係る遮光レイアウト構造を示す平面図であり、図中、図１４と同等部分には同一符号を付して示している。本変形例１に係る遮光レイアウト構造は、Ｂ画素２０Ｂが両側に隣接するＲＧの各画素２０Ｒ，２０Ｇとの間に、書込みトランジスタ２３のチャネル幅よりも大きい幅の遮光体３０３Ｂ−１，３３０３Ｂ−２を有する構成となっている。

この変形例１に係る遮光レイアウト構造によれば、Ｂ画素２０Ｂが発光した青色光が、隣接画素の遮光体３０３Ｇ，３０３Ｒで反射されてＢ画素２０Ｂに入射するのを防ぐことができる。したがって、画素２０Ｒ，２０ＧのみならずＢ画素２０Ｂにおいても、青色光の照射の影響による特性シフトを小さく抑えることができる。

〔実施例１の変形例２〕
図１７は、実施例１の変形例２に係る遮光レイアウト構造を示す平面図であり、図中、図１６と同等部分には同一符号を付して示している。本変形例２に係る遮光レイアウト構造は、ＧＢＲの画素２０Ｇ，２０Ｂ，２０Ｒの各々について、書込みトランジスタ２３の左右上下の４方向において遮光体３０３−１〜３０３−４で遮光する構成となっている。

具体的には、Ｇ画素２０Ｇにおいて、書込みトランジスタ２３の左右が遮光体３０３Ｇ−１，３０３Ｇ−２によって遮光されている。遮光体３０３Ｇ−１，３０３Ｇ−２は、書込みトランジスタ２３のチャネル幅よりも大きい幅を有している。また、書込みトランジスタ２３の上下が遮光体３０３Ｇ−３，３０３Ｇ−４によって遮光されている。遮光体３０３Ｇ−３，３０３Ｇ−４は、書込みトランジスタ２３のチャネル長よりも大きい幅を有している。

ＢＲの各画素２０Ｂ，２０Ｒの各遮光レイアウト構造についても、基本的に、Ｇ画素２０Ｇの遮光レイアウト構造と同様の構成となっている。

この変形例２に係る遮光レイアウト構造によれば、ＧＢＲの各画素２０Ｇ，２０Ｂ，２０Ｒにおいて、書込みトランジスタ２３をＢ画素２０Ｂが発光する青色光から光学的にほぼ完全に覆うことができる。したがって、画素２０Ｇ，２０Ｂ，２０Ｒの各々において、青色光の照射の影響による特性シフトをより確実に抑えることができる。

〔実施例１の変形例３〕
図１８は、実施例１の変形例３に係る遮光レイアウト構造を示す断面図であり、図中、図１５と同等部分には同一符号を付して示している。本変形例３に係る遮光レイアウト構造は、遮光体３０３Ｇの下端部を基板上のゲート絶縁膜２３２（図３の絶縁膜２０２に相当）に埋設した構成となっている。

ここでは、Ｂ画素２０Ｂとの間の遮光体３０３Ｇについて示しているが、変形例１の遮光体３０３Ｂ−１，３０３Ｂ−２や、変形例２の遮光体３０３Ｇ−１〜３０３Ｇ−４についても同様に、下端部をゲート絶縁膜３０４に埋設するようにするようにしてもよい。また、ＢＲの各画素２０Ｂ，２０Ｒについても同様である。

この変形例３に係る遮光レイアウト構造によれば、遮光体３０３Ｇの下端部をゲート絶縁膜３０４に埋め込むことで、遮光体３０３Ｇの下端部とゲート絶縁膜３０４との間からの漏れ光についても確実に遮光できる。したがって、画素２０Ｇ，２０Ｂ，２０Ｒの各々において、青色光の照射の影響による特性シフトをより確実に抑えることができる。

〔実施例１の変形例４〕
図１９は、実施例１の変形例４に係る遮光レイアウト構造を示す断面図であり、図中、図１５と同等部分には同一符号を付して示している。本変形例４に係る遮光レイアウト構造は、遮光体３０３Ｇの下端部を駆動トランジスタ２２のソース電極の配線３０５と電気的に接続した構成となっている。

この変形例４に係る遮光レイアウト構造によれば、遮光体３０３Ｇが駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との電気的接続を担うことで、当該電気的接続のためのコンタクト部として遮光体３０３Ｇを兼用できる。これにより、遮光体３０３Ｇを設けることによる画素構造の複雑化を招くことなく、青色光に対する遮光レイアウト構造を実現できる。

（実施例２）
図２０は、実施例２に係る遮光レイアウト構造を示す断面図であり、図中、図１５と同等部分には同一符号を付して示している。

実施例１に係る遮光レイアウト構造は、遮光体３０３Ｇを金属配線層３０１Ｇの下に設ける構成を採っている。これに対して、本実施例２に係る遮光レイアウト構造は、遮光体３０３Ｇを画素間における金属配線層３０１Ｇと同じ層に設けられる補助配線３０６の下に設ける構成を採っている。ここで、補助配線３０６は、有機ＥＬ素子２１のカソード電極にカソード電位Ｖｃａｔｈを供給するために、一般的に、画素の各々を取り囲むように配線されている。

遮光体３０３Ｇの材質としては、例えば補助配線３０６と同じ材質、即ちアルミニウム等の高反射性を有する金属材料が用いられる。ここでは、Ｂ画素２０Ｂとの間の遮光体３０３Ｇについて示しているが、実施例１の変形例１や変形例２の遮光体３０３Ｇ−１〜３０３Ｇ−４についても同様に、下端部をゲート絶縁膜３０４に埋設するようにするようにしてもよい。また、ＢＲの各画素２０Ｂ，２０Ｒについても同様である。

このように、遮光体３０３Ｇを補助配線３０６の下に設けた場合にも、実施例１の場合と同様に、Ｂ画素２０Ｂで発光された青色光が画素２０Ｒ，２０Ｇに入射するのを確実に阻止（遮光）することができる。加えて、補助配線３０６の下は画素外であり、金属配線層３０１Ｇの下に設ける場合よりもスペース的に遮光体３０３Ｇを作り易いとともに、開口を大きくとれるという利点がある。

＜２．変形例＞
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタ（Ｔｒ）を有する２Ｔｒ構成の場合を例に挙げて説明したが、本発明はこの２Ｔｒ構成への適用に限られるものではない。２Ｔｒ以外には、例えば、有機ＥＬ素子２１の発光／非発光を制御するトランジスタを有したり、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に書き込むスイッチングトランジスタを有したりする画素構成など、種々の画素構成のものが考えられる。

また、上記実施形態では、画素の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザ素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

＜３．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

本発明による表示装置によれば、エネルギーが強い光の画素トランジスタのチャネルへの照射の影響による特性シフトを抑え、有機ＥＬ素子に流れる電流の低下や、スジや輝度ムラといった画質不良の発生を抑制することができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の表示品質の向上を図ることができる。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。一例として、図２１〜図２５に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。

図２１は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含んでいる。そして、映像表示画面部１０１として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。

図２２は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含んでいる。そして、表示部１１２として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。

図２３は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含んでいる。そして、表示部１２３として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。

図２４２は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含んでいる。そして、表示部１３４として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。

図２５は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。

本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素の基本的な回路構成を示す回路図である。 画素の断面構造の一例を示す断面図である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その１）である。 本適用例に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 白表示時の書込みトランジスタの各電極の電位関係を示す等価回路図である。 書込みトランジスタの断面構造の一例を示す断面図である。 書込み走査信号ＷＳの立ち上がりおよび立ち下がりがなまった状態の遷移波形を示す波形図である。 隣接画素からの青色光の影響を受けないようにする方法の一例を示す画素部の断面図である。 実施例１に係る遮光レイアウト構造を示す平面図である。 図１４のＡ−Ａ´線に沿った断面構造を示す断面図である。 実施例１の変形例１に係る遮光レイアウト構造を示す平面図である。 実施例１の変形例２に係る遮光レイアウト構造を示す平面図である。 実施例１の変形例３に係る遮光レイアウト構造を示す断面図である。 実施例１の変形例４に係る遮光レイアウト構造を示す断面図である。 実施例２に係る遮光レイアウト構造を示す断面図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 トランジスタのチャネルに青色光が入射することで大きく特性がシフトする様子を示すトランジスタ特性図である。

符号の説明

１０…有機ＥＬ表示装置、２０（２０Ｒ，２０Ｇ，２０Ｂ）…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…発光制御トランジスタ、２６，２７…スイッチングトランジスタ、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、４０Ｂ…出力バッファ部、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、３０３Ｇ，３０３Ｇ−１〜３０３Ｇ−４，３０３Ｂ−１〜３０３Ｂ−４，３０３Ｒ−１〜３０３Ｒ−４…遮光体、ＷＳ（ＷＳ１〜ＷＳｍ）…走査線の電位（書込み走査信号）、ＤＳ（ＤＳ１〜ＤＳｍ）…電源供給線の電位

Claims (8)

1. カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置され、
   前記複数の副画素は、映像信号を書き込む書込みトランジスタと、当該書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子を駆動する駆動トランジスタとを有するとともに、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正処理の機能を有し、
   前記複数の副画素のうち、少なくとも最も波長が短い発光を得る第１副画素に隣接する第２副画素は、当該第２副画素の前記書込みトランジスタのチャネル長またはチャネル幅よりも大きい幅をもって、前記電気光学素子のアノード電極と同じ層に副画素の各々を取り囲むように配線された補助配線の下に、前記第２副画素の長手方向に対して平行に配置された遮光体を有する
   表示装置。
2. 前記移動度補正処理は、前記書込みトランジスタによる前記映像信号の書込み処理と並行して行われる
   請求項１に記載の表示装置。
3. 前記移動度補正処理は、前記駆動トランジスタのソース電圧を上昇させながら行われる
   請求項１または請求項２に記載の表示装置。
4. 前記遮光体は、前記第１副画素の発光から前記書込みトランジスタを光学的に覆うように配置されている
   請求項１乃至請求項３のいずれか１項に記載の表示装置。
5. 前記遮光体の材質は、前記第２副画素内の電気光学素子のアノード電極を構成する金属配線と同じ材質である
   請求項１乃至請求項４のいずれか１項に記載の表示装置。
6. 前記遮光体の材質は、前記補助配線と同じ材質である
   請求項１に記載の表示装置。
7. 前記第１副画素は、当該第１副画素の前記書込みトランジスタのチャネル長またはチャネル幅よりも大きい幅をもって前記第２副画素との間に配置された遮光体を有する
   請求項１乃至請求項６のいずれか１項に記載の表示装置。
8. カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置され、
   前記複数の副画素は、映像信号を書き込む書込みトランジスタと、当該書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子を駆動する駆動トランジスタとを有するとともに、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正処理の機能を有し、
   前記複数の副画素のうち、少なくとも最も波長が短い発光を得る第１副画素に隣接する第２副画素は、当該第２副画素の前記書込みトランジスタのチャネル長またはチャネル幅よりも大きい幅をもって、前記電気光学素子のアノード電極と同じ層に副画素の各々を取り囲むように配線された補助配線の下に、前記第２副画素の長手方向に対して平行に配置された遮光体を有する
   表示装置を有する電子機器。

Images