JP4897995B2 - 液晶表示装置用薄膜トランジスタ基板 - Google Patents
液晶表示装置用薄膜トランジスタ基板 Download PDFInfo
- Publication number
- JP4897995B2 JP4897995B2 JP2000338138A JP2000338138A JP4897995B2 JP 4897995 B2 JP4897995 B2 JP 4897995B2 JP 2000338138 A JP2000338138 A JP 2000338138A JP 2000338138 A JP2000338138 A JP 2000338138A JP 4897995 B2 JP4897995 B2 JP 4897995B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- liquid crystal
- gate
- sustain
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板に係わり、さらに詳しくは、維持容量を形成するために別途の独立配線を有する液晶表示装置用薄膜トランジスタ基板に関するものである。
【０００２】
【従来の技術】
液晶表示装置は現在最も広く用いられている平板表示装置のうちの一つであり、電極が形成されている二枚の基板とその間に挿入されている液晶層からなっており、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
【０００３】
液晶表示装置の中でも現在主に用いられるものは、二つの基板に画素電極と共通電極とが各々形成されており、画素電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であって、薄膜トランジスタと画素電極は二つの基板のうちの一つに一緒に形成されることが一般的であり、薄膜トランジスタが形成された基板を液晶表示装置用薄膜トランジスタ基板という。
【０００４】
このような液晶表示装置用薄膜トランジスタ基板には互いに交差してマトリックス形態の画素領域を定義するゲート線とデータ線とが形成されており、ゲート線とデータ線とが交差する部分には薄膜トランジスタが形成されている。各々の画素領域には、薄膜トランジスタのスイッチング動作によってデータ線を通じて画像信号が伝達される画素電極が形成されている。
【０００５】
一方、このような液晶表示装置用薄膜トランジスタ基板には液晶蓄電器の電荷維持能力を補助及び維持させるために維持電極線が形成されている。このような維持電極線は画素電極と絶縁膜を媒介してに重なることにより維持容量を構成する。また、維持電極線には、画素電極と対向して液晶容量を形成する他の基板に形成されている共通電極に印加される共通電圧、またはゲート線に伝達されるゲート電圧が伝達される。
【０００６】
しかしながら、維持電極線に伝達された電圧はデータ線に伝達される画像信号の変化に影響を受けるため、位置によって維持電極線の電圧が変動する。このため、共通電極線の電圧には、維持容量に従う抵抗による信号の歪曲が発生し、画素の液晶容量を変化させることとなる。このことにより画面が震えるフリッカー（flicker）不良またはクロストーク（crosstalk）不良などの問題点が発生する。
【０００７】
【発明が解決しようとする課題】
本発明の課題は、維持電極線の電圧に対する歪曲を減らすことによってフリッカーまたはクロストーク不良を最小化することである。
【０００８】
また、本発明の他の課題は、ゲート線及びデータ線の不良を修理することができる配線構造を有する液晶表示装置用薄膜トランジスタ基板を提供することである。
【０００９】
【課題を解決するための手段】
このような課題を解決するために本発明による液晶表示装置用薄膜トランジスタ基板には、少なくとも互いに隣接した画素の維持電極線を連結する補助線が形成されており、互いに隣接した画素の維持電極線と両端とが重なる修理用補助線が形成されている。
【００１０】
本発明による液晶表示装置用薄膜トランジスタ基板にはゲート線を含むゲート配線が横方向に形成されており、データ線を含むデータ配線が縦方向に形成されている。ゲート線とデータ線との交差で定義される画素にはデータ線を通じて画像信号の伝達を受ける画素電極が形成されており、画素電極と重なって維持容量を形成し維持電極線と維持電極線に連結されている維持電極とを含む維持配線が形成されている。また、互いに隣接する画素の維持配線を電気的に連結する維持配線連結部が形成されている。
【００１１】
この時、両端が互いに隣接する画素の維持配線と重なる修理用補助線をさらに含むことができる。
【００１２】
ここで、維持配線連結部は画素電極と同一の層で形成され、修理用補助線はデータ線と同一の層で形成され、維持配線はゲート配線と同一の層で形成されることが好ましい。
【００１３】
また、画素電極の端部は維持配線と重なることが好ましく、画素電極は多重領域で液晶分子を分割配向するために曲線化した角部を有する四角模様が多数で連結された形態、または四角模様、鋸模様または十字模様を有することができる。
【００１４】
さらに詳細に本発明による液晶表示装置用薄膜トランジスタ基板には、行方向に形成されているゲート線及びゲート線に連結されているゲート電極を含むゲート配線が絶縁基板上部に形成されており、行方向に維持電極線及び維持電極線に連結されている維持電極を含む維持配線が形成されている。また、基板の上部にはこれらを覆うゲート絶縁膜が形成されており、ゲート絶縁膜の上部には半導体層が形成されており、ゲート線と交差してマトリックス配列の画素を定義するデータ線、データ線と連結されていて半導体層の上部まで延長されたソース電極及びソース電極と分離されていて半導体層の上部まで延長されたドレーン電極を含むデータ配線が形成されている。それぞれの画素にはドレーン電極と電気的に連結され維持配線と重なって維持容量を形成する画素電極が形成されており、少なくとも互いに隣接する画素の画素配線を連結する維持配線連結部が形成されている。
【００１５】
この時、修理用補助線において、維持配線連結部は画素電極と同一の層で保護膜の上部に形成されることができ、データ線と同一な層には両端が互いに隣接する画素の維持配線と重なる修理用補助線をさらに含むことができる。
【００１６】
【発明の実施の形態】
それでは、添付した図面を参考して本発明の実施例による液晶表示装置及びその製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施することができるように詳細に説明する。
【００１７】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を概略的に示した配線図である。
【００１８】
図１のように、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板には横方向に多数のゲート線２２が形成されており、ゲート線２２と交差してマトリックス形態の画素領域を定義するデータ線６２が形成されている。それぞれの画素領域にはデータ線６２を通じて画像信号が伝達される画素電極８２が形成されており、ゲート線２２とデータ線６２とが交差する部分には、ゲート線２２に連結されているゲート電極２４、データ線６２に連結されているソース電極６５及び画素電極８２に連結されているドレーン電極６６を含む薄膜トランジスタが形成されている。また、横方向には互いに平行して二重の維持電極線２６、２８が形成されており、互いに平行な維持電極線２６、２８はそれぞれの画素領域に縦方向に形成されている維持電極２７を通じて連結されている。ここで、維持配線２６、２７、２８は画素電極８２と重なって維持容量を形成する。また、縦方向には互いに隣接した画素行の維持配線２６、２７、２８に両端が重なっている修理用補助線６８と、少なくとも互いに隣接した画素行の維持配線２６、２７、２８を電気的に連結する維持配線連結部８４が形成されている。
【００１９】
このような本発明の実施例による液晶表示装置用薄膜トランジスタ基板の構造において、互いに隣接した維持配線２６、２７、２８は維持配線連結部８４を通じて互いに連結されているので、維持配線２６、２７、２８を通じて伝達される維持容量用電圧の信号の歪曲を最小化させることができる。従って、クロストーク不良やフリッカー不良を最小化させることができる。
【００２０】
また、本発明の実施例による構造においてはゲート線２２またはデータ線６２が断線した場合、維持配線修理用補助線６８及び維持配線連結部８４を通じて配線の断線を修理することができる。
【００２１】
例えば、Ａ（△）部分でデータ線６２が断線した場合を考える。この場合、Ｃ部分にレーザーを照射してデータ線６２と維持電極線２６、２８を短絡し、Ｂ部分にレーザーを照射して修理用補助線６８と維持電極線２６、２８を短絡し、Ｂ部分とＣ部分の間の両外側のＤ部分の維持電極線２６、２８を断線することにより、データ線６２に伝達される画像信号が維持電極線２６、２８と修理用補助線６８を迂回するように構成できる。
【００２２】
また、例えば、Ｅ（△）部分でゲート線２２が断線した場合を考える。この場合は、Ｆ部分にレーザーを照射してゲート線２２と維持電極線２６、２８及び維持配線連結部８４を短絡させ、Ｇ部分の維持電極線２６、２８及び維持配線連結部８４を断線させることにより、ゲート信号が維持電極線２６、２８及び修理用補助線６８を通じて迂回するようにする。この時、維持配線連結部８４の代わりに修理用補助線６８のみを用いることもできる。
【００２３】
ここで、修理用補助線６８と維持配線連結部８４とを互いに同一の層であって、画素電極８２またはデータ線６２と同一の層に形成することができ、互いに異なる層に形成することも可能である。本発明の実施例で維持配線２６、２７、２８はゲート線２２と同一の層に形成されており、修理用補助線６８はデータ線６２と同一の層に形成されており、維持配線連結部８４は画素電極８２と同一の層に形成されている。これについて図２及び図３を参照して具体的に説明することにする。
【００２４】
図２は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を具体的に示した配置図であり、図３は図２でIII−III´線に沿って切断して示した断面図である。
【００２５】
まず、絶縁基板１０の上にアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ alloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属または導電体で作られたゲート配線及び維持配線が形成されている。ゲート配線は横方向に延びている走査信号線またはゲート線２２及びゲート線２２の一部である薄膜トランジスタのゲート電極２４を含み、ゲート配線はゲート線２２の端部に連結されていて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッドをさらに含む構成とすることができる。そして、維持配線はゲート線２２と平行して二重に形成されており、上板の共通電極に入力される共通電極電圧などの電圧を外部から印加される維持電極線２６、２８及び縦方向に形成されて二重の維持電極線２６、２８を互いに連結する維持電極２７を含む。維持配線２６、２７、２８は後述する画素電極８２と重なって画素の電荷保存能力を向上させるための維持容量を形成する維持蓄電器を形成させるためのものである。
【００２６】
ここで、ゲート配線２２、２４及び維持配線２６、２７、２８は単一層で形成することもできるが、二重層や三重層に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し他の層は他物質、特に画素電極として用いられるＩＴＯ（indium zinc oxide）との接触特性の良い物質で作ることが好ましい。なぜかというと、外部と電気的に連結されるパッド部を補強するためにパッド部は、配線用物質と画素電極用物質であるＩＴＯと一緒に形成するからである。
【００２７】
ゲート配線２２、２４及び維持配線２６、２７、２８の上には、窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４及び維持配線２６、２７、２８を覆っている。
【００２８】
ゲート絶縁膜３０の上には水素化非晶質ケイ素（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４０が形成されており、半導体パターン４０の上には、リン（Ｐ）などのｎ型不純物として高濃度にドーピングされている非晶質ケイ素などからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン５５、５６が形成されている。
【００２９】
接触層パターン５５、５６の上には、ＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなる薄膜トランジスタのソース及びドレーン電極６５、６６が各々形成されており、ゲート絶縁膜３０の上部には、ソース電極６５と連結されておりゲート線２２と交差して画素を定義するデータ線６２が縦方向に形成されている。データ配線６２、６５、６６は、データ線６２の一端部に連結されて外部からの画像信号の印加を受けるデータパッドをさらに含む構成とすることができる。ゲート絶縁膜３０の上部にはデータ配線６２、６５、６６と同一の層でその両端が互いに隣接する画素行の隣接した維持電極線２６、２８と重なる修理用補助線６８が縦方向に形成されている。前述したように、修理用補助線６８とともに維持配線連結部８４（図１参照）もデータ配線６２、６５、６６と同一の層でゲート絶縁膜３０の上部に形成することができる。
【００３０】
データ配線６２、６５、６６及び修理用補助線６８もゲート配線２２、２４及び維持配線２６、２７、２８と同様に単一層で形成することもできるが、二重層や三重層で形成することもできる。もちろん、二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し他の層は他物質との接触特性の良い物質で作ることが好ましい。
【００３１】
データ配線６２、６５、６６と修理用補助線６８及びこれらによって遮れない半導体パターン４０の上には保護膜７２が形成されている。この保護膜７２は、ドレーン電極６６を露出する接触孔７１を有しており、またゲート絶縁膜３０とともに維持電極線２６、２８を各々露出する接触孔７４を有している。保護膜７２は窒化ケイ素やアクリル系などの有機絶縁物質からなり得る。
【００３２】
保護膜７２の上には、薄膜トランジスタから画像信号を受けて上板の共通電極とともに電気場を生成する画素電極８２が形成されている。画素電極８２はＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）などの透明な導電物質で作られ、接触孔７１を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。また、保護膜７２の上部には、画素電極８２と同一の層であって、接触孔７４を通じて互いに隣接する維持配線２６、２７、２８を電気的及び物理的に連結する維持配線連結部８４が形成されている。前述したように、修理用補助線３８を維持配線連結部８４と同一の層であって、保護膜７２の上部に形成することができる。一方、保護膜７２はゲートパッド及びデータパッドを露出する接触孔を有する構成とすることができ、画素電極と同一な層には接触孔を通じてゲートパッド及びデータパッドを覆う補助ゲートパッド及び補助データパッドを形成することができる。
【００３３】
この時、維持配線２６、２７、２８が画素電極８２の端部から漏洩する光を遮断する光遮断膜として機能するように、図２のように、画素電極８２の端部が維持配線２６、２７、２８と重なるのが好ましい。また、液晶表示装置の視野角を改善するために液晶分子を分割配向するのが良いが、このために画素電極８２は角部が曲線化した四角形が数個連結されている形態とすることができ、四角形またはのこぎり模様の多様な形態の開口部パターンを有する構成とすることもできる。このようにすることで、フリンジフィールド（fringe field）を形成して液晶分子を分割配向することができ、最も良い視野角を得るためには４分割配向された微小領域が一つの画素領域内に入っていることが好ましい。また、安定した分割配向を得るためには分割された微小領域の境界以外の所で転傾（disclination）や不規則な組織（texture）が発生しないようにするのが好ましく、隣接した微小領域の液晶方向子（director）がなす角は９０度になるようにするのが好ましい。この時、回位や不規則な液晶分子の配列によって光が漏洩する場合、漏洩する光を遮断するために維持配線２６、２７、２８の構造を多様に変えることができる。むろん、画素電極８２の模様によって画素電極８２と対向する共通電極（図示せず）に多様な模様の開口部パターンを形成することができる。
【００３４】
本発明の実施例では画素ごとに修理用補助線６８または維持配線連結部８４が形成されているが、多数の画素を単位に形成され得る。
【００３５】
ここでは、画素電極８２の材料の例として透明なＩＴＯをあげたが、反射型液晶表示装置の場合、不透明な導電物質を使用しても構わない。
【００３６】
前記のような本発明の実施例による液晶表示装置用薄膜トランジスタ基板を製造する方法について図面を参照して具体的に説明する。
【００３７】
図４乃至図７は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法をその工程順序にしたがって示した断面図である。
【００３８】
先ず、図４のように、基板１０の上部に低抵抗の導電物質を積層してマスクを利用した写真エッチング工程でパターニングし、ゲート配線２２、２４と維持配線２６、２７、２８（図２参照）を形成する。
【００３９】
次に、図５のように、窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０、非晶質ケイ素のような半導体物質からなる半導体層４０、ドーピングされた非晶質ケイ素のような導電性物質からなる抵抗性接触層５０を化学気相蒸着法を用いて順次に積層し、マスクを利用した写真エッチング工程で半導体層４０とその上部に抵抗性接触層５０をパターニングする。
【００４０】
次に、図６のように、低抵抗を有する導電物質を積層してマスクを利用した写真エッチング工程でパターニングし、データ配線６２、６５、６６（図２参照）と修理用補助線６８を形成する。
【００４１】
次に、データ配線６２、６５、６６で遮らない中間層をエッチングして抵抗性接触層５０をエッチングして抵抗性接触層を二つの部分５５、５６に分離し、ソース及びドレーン電極６５、６６の間の半導体層４０を露出する。
【００４２】
次に、図７のように、窒化ケイ素や酸化ケイ素または有機絶縁膜を積層して保護膜７２を形成し、保護膜７２をゲート絶縁膜３０と共にマスクを利用した写真エッチング工程でパターニングし、ドレーン電極６６及び維持配線２６、２７、２８（図２参照）を露出する接触孔７１、７４を形成する。
【００４３】
次に、図２及び３のように、保護膜７２の上部にＩＺＯまたはＩＴＯのような透明な導電物質を積層してマスクを利用した写真エッチング工程でパターニングし、画素電極８２と維持配線連結部８４を形成する。
【００４４】
一方、４枚のマスクを用いて薄膜トランジスタ基板を完成する製造方法は多様にあるが、一つの実施例を説明する。
【００４５】
図８乃至図１４は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序にしたがって示した断面図である。
【００４６】
まず、図８に示すように、前記実施例と同一に基板１０の上部に低抵抗の導電物質を積層してパターニングし、ゲート配線２２、２４と維持配線２６、２７、２８（図２参照）を形成する。
【００４７】
次に、図９のように、窒化ケイ素からなるゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を用いて連続に蒸着し、引き続き低抵抗の導電物質を含む導電体層６０をスパッタリングなどの方法で蒸着した後、その上に感光膜を１μｍ乃至２μｍの厚さで塗布する。
【００４８】
その後、マスクを通じて感光膜に光を照射した後に現像し、図９に示すように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４の中で薄膜トランジスタのチャンネル部（Ｃ）、つまり、ソース電極６５とドレーン電極６６との間に位置する第１部分１１４は、データ配線部及び修理用補助線部に対応するＡ部分、つまり、データ配線６２、６５、６６と修理用補助線６８が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、その他の部分（Ｂ）の感光膜は全て除去する。この時、チャンネル部（Ｃ）に残っている感光膜１１４の厚さとＡ部分に残っている感光膜１１２の厚さとの比は後述するエッチング工程における工程条件にしたがって異なるようにしなければならず、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下にするのが好ましい。
【００４９】
このように、位置によって感光膜の厚さを別にする方法は多様にありえ、Ａ領域の光の透過量を調節するために主にスリット（slit）や格子形態のパターンを形成したり半透明膜を使用する。
【００５０】
この時、スリットの間に位置したパターンの線幅やパターンの間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましく、半透明膜を用いる場合にはマスクを製作する時、透過率を調節するために他の透過率を有する薄膜を用いたり厚さが異なる薄膜を用いることができる。
【００５１】
このようなマスクを通じて感光膜に光を照射すると光に直接露出する部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないために高分子は完全分解しない状態であり、遮光幕で遮られた部分では高分子が殆ど分解されない。引き続き感光膜を現像すると、高分子分子が分解しない部分のみが残り、光が少なく照射された中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすると全ての分子が分解するので、そうならないようにしなければならない。
【００５２】
このような薄い厚さの感光膜１１４はリフローが可能な物質からなる感光膜を用い、光が完全に透過することができる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後に現像し、リフローして感光膜が残留しない部分に感光膜の一部を流れるようにすることによって形成することもできる。
【００５３】
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０及び半導体層４０に対するエッチングを進める。この時、Ａ部分にはデータ配線と修理用補助線及びその下部の膜がそのまま残っており、チャンネル部（Ｃ）には半導体層だけが残っていなければならず、残り部分（Ｂ）には前記３つの層６０、５０、４０全てが除去されてゲート絶縁膜３０が露出されなければならない。
【００５４】
まず、図１０に示したように、残り部分（Ｂ）の露出されている導電体層６０を除去してその下部の中間層５０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法全てを使用することができ、この時、導電体層６０はエッチングされて感光膜パターン１１２、１１４は殆どエッチングされない条件の下で行うのが良い。しかし、乾式エッチングの場合、導電体層６０だけをエッチングして感光膜パターン１１２、１１４はエッチングされない条件をさがすのが難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件の下で行うことができる。この場合には、湿式エッチングの場合より第１部分１１４の厚さを厚くしてこの過程で第１部分１１４が除去されてチャンネル部（Ｃ）で導電体層６０が露出されることが生じないようにする。
【００５５】
導電体層６０がＭｏまたはＭｏＷ合金、ＡｌまたはＡｌ合金、Ｔａのうちのある一つである場合には、乾式エッチングや湿式エッチングのうちのいずれも可能である。しかし、Ｃｒは乾式エッチング方法ではよく除去されないために、導電体層６０がＣｒである場合には湿式エッチングだけを用いるのが良い。導電体層６０がＣｒである湿式エッチングの場合には、エッチング液でＣｅＮＨＯ3を使用することができ、導電体層６０がＭｏやＭｏＷである乾式エッチングの場合のエッチング気体としては、ＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体を使用することができ、後者の場合には感光膜に対するエッチング比も殆ど同様とすることができる。
【００５６】
このようにすると、図１０に示したように、チャンネル部（Ｃ）及びＡ部分の導電体層、つまり、ソース／ドレーン用導電体パターン６７と修理用補助線用導電体パターン６８のみが残って、その他部分（Ｂ）の導電体層６０は全て除去されてその下部の中間層５０が露出される。この時、残っている導電体パターン６７、６８はソース及びドレーン電極６５、６６が分離されずに連結されている点を除くとデータ配線６２、６５、６６及び修理用補助線６８の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さでエッチングされる。
【００５７】
次に、図１１に示すように、残り部分（Ｂ）の露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層と中間層はエッチング選択性が殆ど無い）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件の下で行わなければらなず、特に、感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が殆ど同一な条件でエッチングするのが好ましい。例えば、ＳＦ6とＨＣｌの混合気体や、ＳＦ6とＯ2の混合気体を使用すると殆ど同一な厚さで二つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せたものと同一であるかそれより小さくなければならない。
【００５８】
このようにすると、図１１に示したように、チャンネル部（Ｃ）の第１部分１１４が除去されてソース／ドレーン用導電体パターン６７が露出され、残り部分（Ｂ）の中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、Ａ部分の第２部分１１２もまたエッチングされるので厚さが薄くなる。また、この段階で半導体パターン４０が完成する。
【００５９】
引き続き、アッシング（ashing）を通じてチャンネル部（Ｃ）のソース／ドレーン用導電体パターン６７の表面に残っている感光膜クズを除去する。
【００６０】
その後、図１２に示したようにチャンネル部（Ｃ）のソース／ドレーン用導電体パターン６７及びその下部のソース／ドレーン用中間層パターン５０をエッチングして除去する。この時、エッチングはソース／ドレーン用導電体パターン６７と中間層パターン５０全てに対して乾式エッチングだけで進めることができ、ソース／ドレーン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５０に対しては乾式エッチングで行い得る。前者の場合、ソース／ドレーン用導電体パターン６７と中間層パターン５０のエッチング選択比が大きい条件の下でエッチングを行うのが好ましく、これはエッチング選択比が大きくない場合、エッチング終点をさがすのが難しくてチャンネル部（Ｃ）に残る半導体パターン４０の厚さを調節するのが容易ではないためである。例えば、ＳＦ6とＯ2の混合気体を使用してソース／ドレーン用導電体パターン６７をエッチングすることがある。湿式エッチングと乾式エッチングを交互にする後者の場合には湿式エッチングされるソース／ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５０は殆どエッチングされないので階段模様に作られる。中間層パターン５０及び半導体パターン４０をエッチングする時に使用するエッチング気体の例としては、前記に言及したＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を使用すると均一な厚さで半導体パターン４０を残すことができる。この時、図１２に示したように、半導体パターン４０の一部が除去されて厚さが小さくなることがあり、感光膜パターンの第２部分１１２もこの時にある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６５、６６及び修理用補助線６８が露出されることがないように感光膜パターンが厚いのが好ましい。
【００６１】
このようにすると、ソース電極６５とドレーン電極６６が分離されながらデータ配線６２、６５、６６及び修理用補助線６８とその下部の接触層パターン５５、５６、５８が完成する。
【００６２】
最後に、Ａ部分に残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部（Ｃ）ソース／ドレーン用導電体パターン６７を除去した後、その下の中間層パターン５０を除去する前に行うこともできる。
【００６３】
前述したように、湿式エッチングと乾式エッチングを交互にしたり乾式エッチングだけを使用することができる。後者の場合には一つの種類のエッチングだけを使用するので工程が比較的に簡便であるが、適したエッチング条件をさがすのがむずかしい。反面、前者の場合にはエッチング条件をさがすのが比較的にやさしいが、その工程が後者に比べて面倒な点がある。
【００６４】
このようにしてデータ配線６２、６５、６６及び修理用補助線６８を形成した後、図１３に示したように窒化ケイ素をＣＶＤ方法で蒸着して保護膜７０を形成する。引き続き、ゲート絶縁膜３０と共にパターニングし、ドレーン電極６６と維持配線２６、２７、２８を露出する接触孔７１、７４を形成する。
【００６５】
最後に、図１４のように、前述したようにＩＴＯまたはＩＺＯを蒸着してマスクを使用し、エッチングしてドレーン電極６６と連結される画素電極８２を形成する。この時、接触孔７４を通じて互いに隣接する画素の維持配線を電気的に連結する維持配線連結部８４を形成する。
【００６６】
このようにすると一つのマスクを利用した写真エッチング工程でデータ配線６２、６５、６６と中間層パターン５５、５６及び半導体パターン４０を共に形成することができて製造費用を減らすことができる。
【００６７】
このような場合には、図２及び図３の構造と異なって半導体層４０及び抵抗性接触層５５、５６はデータ配線６２、６５、６６の模様によって形成される。この時、データ配線６２、６５、６６と中間層パターン５５、５６は同一パターンで形成し、ソース電極６５とドレーン電極６６の間のチャンネル部を除いた半導体パターン４０はデータ配線６２、６５、６６及び中間層パターン５５、５６と同一パターンで形成する。むろん、修理用補助線６８の下部にも半導体層と中間層が残留する。
【００６８】
このような本発明の実施例による維持配線連結部を有する液晶表示装置用薄膜トランジスタ基板は捩じれネマチック方式（twisted nematic mode）、または垂直配向方式（vertical align mode）に用いられ、図面を参照して回路図について説明する。
【００６９】
図１５は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した回路図である。
【００７０】
図１５のように、横方向に多数のゲート線２２が形成されており、ゲート線２２と交差してマトリックス形態の画素領域を定義するデータ線６２が形成されている。それぞれの画素領域にはゲート線２２に連結されているゲート電極２４、データ線６２に連結されているソース電極６５及び画素電極８２に連結されているドレーン電極６６を含む薄膜トランジスタ（ＴＦＴ）が形成されている。また、それぞれの画素領域には画素電極８２と維持電極線２６、２８を両端子として維持容量を有する維持蓄電器（Ｃst）及び画素電極８２と共通電極（図示せず）を両端子として液晶容量を有する液晶蓄電器（ＣLC）が形成されている。また、縦方向には互いに隣接した画素行の維持配線２６、２７、２８を電気的に連結する維持配線連結部８４が形成されている。ここで、維持配線連結部８４はそれぞれの画素に形成されている。
【００７１】
一方、互いに平行に同一な基板に形成されて殆ど平行に形成して液晶分子を駆動する平面駆動方式の液晶表示装置用薄膜トランジスタ基板にも少なくとも互いに隣接する画素の維持蓄電器の一端子を電気的に連結する構造を維持配線連結部を形成することができ、図１６及び図１７を参照して具体的に説明する。
【００７２】
図１６は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した配置図であり、図１７は図１６のXVII−XVII´線に沿って切断した断面図である。
【００７３】
図１６及び図１７のように、絶縁基板１０上にゲート配線及び共通配線が形成されている。ゲート配線は横方向にのびている走査信号線またはゲート線２２、ゲート線２２の一部である薄膜トランジスタのゲート電極２４及びゲート線２２の端に連結されており外部からの走査信号の印可を受けてゲート線２２に伝達するゲートパッド２５を含む。また、共通配線はゲート線２２と平行に二重で形成されている共通電極線２３、２９及び縦方向に形成され共通電極線２３、２９に連結されている共通電極２１を含む。共通電極線２３、２９は後述する画素電極線６３、６９と重なって画素の電荷保存能力を向上させるための維持容量を形成する維持蓄電器を形成するためのものである。
【００７４】
ゲート配線２２、２４、２５及び共通配線２３、２１、２９上には窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２５及び維持配線２１、２３、２９を覆っている。
【００７５】
ゲート絶縁膜３０上には水素化非晶質シリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４０が形成されており、半導体パターン４０上には燐（Ｐ）などのｎ型不純物で高濃度でドーピングされている非晶質ケイ素などからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン５５、５６が形成されている。ここで、半導体層４０は後述するデータ線６２に沿って縦方向に形成されており、データ線６２とゲート線２２とが交差する部分には他の部分より広く形成されることによりデータ線６２の断線を最少化する。
【００７６】
接触層パターン５５、５６上には薄膜トランジスタのソース及びドレーン電極６５、６６が各々形成されており、ゲート絶縁膜３０の上部にはソース電極６５と連結されており、ゲート線２２と交差して画素を定義するデータ線６２が縦方向に形成されている。データ配線６２、６５、６６はデータ線６２の一端部に連結され外部からの画像信号の印加を受けるデータパッド６４を含む。また、ゲート絶縁膜３０の上部には横方向にのびて共通電極線２３、２９と重なって維持容量を形成する画素電極線６３、６９と画素電極線６３、６９と連結されており共通電極２１と液晶分子を駆動するために基板１０にほぼ平行な電気場を形成する画素電極６１とを含む画素配線が形成されており、画素配線６１、６３、６９はドレーン電極６６と電気的に連結されている。また、ゲート絶縁膜３０の上部にはデータ配線６２、６４、６５、６６と同一の層で両端が互いに隣接する画素行の隣接した共通電極線２３、２９と重複する修理用補助線６８が縦方向に形成されている。前述のように維持配線連結部８４（図１参照）もデータ配線６２、６４、６５、６６と同一の層でゲート絶縁膜３０の上部に形成されることができる。
【００７７】
データ配線６２、６４、６５、６６と修理用補助線６８及びこれらによって覆われない半導体パターン４０の上には保護膜７２が形成されており、保護膜７２はゲート絶縁膜３０と共に共通電極線２３、２９を各々露出させる接触孔７４、ゲートパッド２５及びデータパッド６４を露出させる接触孔７５、７８及びデータ線６２を露出させる接触孔７６を有している。
【００７８】
保護膜７２上には接触孔７６を通じてデータ線６２と連結されると共に重なっている補助データ線８０及び接触孔７８を通じてデータパッド６４と連結されている補助データパッド８８を含む補助データ配線が金属のような導電物質で形成されている。また、保護膜７２上には接触孔７５を通じてゲートパッド２５と連結されている補助ゲート電極８５が形成されており、接触孔７４を通じて互いに隣接する画素の維持配線２１、２３、２９を電気的及び物理的に連結する共通配線連結部８４が形成されている。ここで、補助データ配線８０、８８及び補助ゲートパッド８５はパッド部の信頼性を向上させるためにＩＴＯまたはＩＺＯなどのような導電物質で形成することもできる。
【００７９】
このような本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の製造方法の大部分は第１実施例による製造方法と同様である。
【００８０】
しかし、共通配線２１、２３、２９はゲート配線２２、２４、２５と共に形成し、画素配線６１、６３、６９はデータ配線６２、６４、６５、６６と共に形成、保護膜７２の上部に補助データ配線８０、８５、８８を形成する。
【００８１】
図９は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した回路図である。
【００８２】
図９に示されているように、大部分の構造は図６と同一である。
しかし、維持蓄電器（Ｃst）及び液晶蓄電器（ＣLC）の両端者が画素配線６３、６９と共通配線２３、２９に連結されている。
【００８３】
【発明の効果】
本発明の実施例のように、維持配線連結部を通じて互いに隣接する画素の維持配線を連結することによって維持電圧の信号歪曲を最小化することができ、クロストーク及びフリッカー不良を最小化することができる。また、維持配線連結部または修理用補助線を設けることによってゲート線またはデータ線の断線不良を修理することができる。
【図面の簡単な説明】
【図１】本発明の実施例による液晶表示装置用薄膜トランジスタの構造を概略的に示した配線図である。
【図２】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を具体的に示した配置図である。
【図３】図２でIII−III´線に沿って切断して示した断面図である。
【図４】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の一つの製造方法をその工程順序によって示した断面図である。
【図５】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の一つの製造方法をその工程順序によって示した断面図である。
【図６】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の一つの製造方法をその工程順序によって示した断面図である。
【図７】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の一つの製造方法をその工程順序によって示した断面図である。
【図８】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図９】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１０】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１１】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１２】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１３】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１４】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１５】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した回路図である。
【図１６】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を具体的に示した配置図である。
【図１７】図７でXVII−XVII´線に沿って切断して示した断面図である。
【図１８】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した回路図である。
【符号の説明】
１０ 絶縁基板
２２ ゲート線
２４ ゲート電極
２６、２８ 維持電極線
２７ 維持電極
３０ ゲート絶縁膜
４０ 半導体パターン
５５、５６ 中間層パターン
６２ データ線
６５ ソース電極
６６ ドレーン電極
６８ 修理用補助線
７１、７４ 接触孔
７２ 保護膜
８２ 画素電極
８４ 維持配線連結部
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板に係わり、さらに詳しくは、維持容量を形成するために別途の独立配線を有する液晶表示装置用薄膜トランジスタ基板に関するものである。
【０００２】
【従来の技術】
液晶表示装置は現在最も広く用いられている平板表示装置のうちの一つであり、電極が形成されている二枚の基板とその間に挿入されている液晶層からなっており、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
【０００３】
液晶表示装置の中でも現在主に用いられるものは、二つの基板に画素電極と共通電極とが各々形成されており、画素電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であって、薄膜トランジスタと画素電極は二つの基板のうちの一つに一緒に形成されることが一般的であり、薄膜トランジスタが形成された基板を液晶表示装置用薄膜トランジスタ基板という。
【０００４】
このような液晶表示装置用薄膜トランジスタ基板には互いに交差してマトリックス形態の画素領域を定義するゲート線とデータ線とが形成されており、ゲート線とデータ線とが交差する部分には薄膜トランジスタが形成されている。各々の画素領域には、薄膜トランジスタのスイッチング動作によってデータ線を通じて画像信号が伝達される画素電極が形成されている。
【０００５】
一方、このような液晶表示装置用薄膜トランジスタ基板には液晶蓄電器の電荷維持能力を補助及び維持させるために維持電極線が形成されている。このような維持電極線は画素電極と絶縁膜を媒介してに重なることにより維持容量を構成する。また、維持電極線には、画素電極と対向して液晶容量を形成する他の基板に形成されている共通電極に印加される共通電圧、またはゲート線に伝達されるゲート電圧が伝達される。
【０００６】
しかしながら、維持電極線に伝達された電圧はデータ線に伝達される画像信号の変化に影響を受けるため、位置によって維持電極線の電圧が変動する。このため、共通電極線の電圧には、維持容量に従う抵抗による信号の歪曲が発生し、画素の液晶容量を変化させることとなる。このことにより画面が震えるフリッカー（flicker）不良またはクロストーク（crosstalk）不良などの問題点が発生する。
【０００７】
【発明が解決しようとする課題】
本発明の課題は、維持電極線の電圧に対する歪曲を減らすことによってフリッカーまたはクロストーク不良を最小化することである。
【０００８】
また、本発明の他の課題は、ゲート線及びデータ線の不良を修理することができる配線構造を有する液晶表示装置用薄膜トランジスタ基板を提供することである。
【０００９】
【課題を解決するための手段】
このような課題を解決するために本発明による液晶表示装置用薄膜トランジスタ基板には、少なくとも互いに隣接した画素の維持電極線を連結する補助線が形成されており、互いに隣接した画素の維持電極線と両端とが重なる修理用補助線が形成されている。
【００１０】
本発明による液晶表示装置用薄膜トランジスタ基板にはゲート線を含むゲート配線が横方向に形成されており、データ線を含むデータ配線が縦方向に形成されている。ゲート線とデータ線との交差で定義される画素にはデータ線を通じて画像信号の伝達を受ける画素電極が形成されており、画素電極と重なって維持容量を形成し維持電極線と維持電極線に連結されている維持電極とを含む維持配線が形成されている。また、互いに隣接する画素の維持配線を電気的に連結する維持配線連結部が形成されている。
【００１１】
この時、両端が互いに隣接する画素の維持配線と重なる修理用補助線をさらに含むことができる。
【００１２】
ここで、維持配線連結部は画素電極と同一の層で形成され、修理用補助線はデータ線と同一の層で形成され、維持配線はゲート配線と同一の層で形成されることが好ましい。
【００１３】
また、画素電極の端部は維持配線と重なることが好ましく、画素電極は多重領域で液晶分子を分割配向するために曲線化した角部を有する四角模様が多数で連結された形態、または四角模様、鋸模様または十字模様を有することができる。
【００１４】
さらに詳細に本発明による液晶表示装置用薄膜トランジスタ基板には、行方向に形成されているゲート線及びゲート線に連結されているゲート電極を含むゲート配線が絶縁基板上部に形成されており、行方向に維持電極線及び維持電極線に連結されている維持電極を含む維持配線が形成されている。また、基板の上部にはこれらを覆うゲート絶縁膜が形成されており、ゲート絶縁膜の上部には半導体層が形成されており、ゲート線と交差してマトリックス配列の画素を定義するデータ線、データ線と連結されていて半導体層の上部まで延長されたソース電極及びソース電極と分離されていて半導体層の上部まで延長されたドレーン電極を含むデータ配線が形成されている。それぞれの画素にはドレーン電極と電気的に連結され維持配線と重なって維持容量を形成する画素電極が形成されており、少なくとも互いに隣接する画素の画素配線を連結する維持配線連結部が形成されている。
【００１５】
この時、修理用補助線において、維持配線連結部は画素電極と同一の層で保護膜の上部に形成されることができ、データ線と同一な層には両端が互いに隣接する画素の維持配線と重なる修理用補助線をさらに含むことができる。
【００１６】
【発明の実施の形態】
それでは、添付した図面を参考して本発明の実施例による液晶表示装置及びその製造方法について、本発明の属する技術分野にて通常の知識を有する者が容易に実施することができるように詳細に説明する。
【００１７】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を概略的に示した配線図である。
【００１８】
図１のように、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板には横方向に多数のゲート線２２が形成されており、ゲート線２２と交差してマトリックス形態の画素領域を定義するデータ線６２が形成されている。それぞれの画素領域にはデータ線６２を通じて画像信号が伝達される画素電極８２が形成されており、ゲート線２２とデータ線６２とが交差する部分には、ゲート線２２に連結されているゲート電極２４、データ線６２に連結されているソース電極６５及び画素電極８２に連結されているドレーン電極６６を含む薄膜トランジスタが形成されている。また、横方向には互いに平行して二重の維持電極線２６、２８が形成されており、互いに平行な維持電極線２６、２８はそれぞれの画素領域に縦方向に形成されている維持電極２７を通じて連結されている。ここで、維持配線２６、２７、２８は画素電極８２と重なって維持容量を形成する。また、縦方向には互いに隣接した画素行の維持配線２６、２７、２８に両端が重なっている修理用補助線６８と、少なくとも互いに隣接した画素行の維持配線２６、２７、２８を電気的に連結する維持配線連結部８４が形成されている。
【００１９】
このような本発明の実施例による液晶表示装置用薄膜トランジスタ基板の構造において、互いに隣接した維持配線２６、２７、２８は維持配線連結部８４を通じて互いに連結されているので、維持配線２６、２７、２８を通じて伝達される維持容量用電圧の信号の歪曲を最小化させることができる。従って、クロストーク不良やフリッカー不良を最小化させることができる。
【００２０】
また、本発明の実施例による構造においてはゲート線２２またはデータ線６２が断線した場合、維持配線修理用補助線６８及び維持配線連結部８４を通じて配線の断線を修理することができる。
【００２１】
例えば、Ａ（△）部分でデータ線６２が断線した場合を考える。この場合、Ｃ部分にレーザーを照射してデータ線６２と維持電極線２６、２８を短絡し、Ｂ部分にレーザーを照射して修理用補助線６８と維持電極線２６、２８を短絡し、Ｂ部分とＣ部分の間の両外側のＤ部分の維持電極線２６、２８を断線することにより、データ線６２に伝達される画像信号が維持電極線２６、２８と修理用補助線６８を迂回するように構成できる。
【００２２】
また、例えば、Ｅ（△）部分でゲート線２２が断線した場合を考える。この場合は、Ｆ部分にレーザーを照射してゲート線２２と維持電極線２６、２８及び維持配線連結部８４を短絡させ、Ｇ部分の維持電極線２６、２８及び維持配線連結部８４を断線させることにより、ゲート信号が維持電極線２６、２８及び修理用補助線６８を通じて迂回するようにする。この時、維持配線連結部８４の代わりに修理用補助線６８のみを用いることもできる。
【００２３】
ここで、修理用補助線６８と維持配線連結部８４とを互いに同一の層であって、画素電極８２またはデータ線６２と同一の層に形成することができ、互いに異なる層に形成することも可能である。本発明の実施例で維持配線２６、２７、２８はゲート線２２と同一の層に形成されており、修理用補助線６８はデータ線６２と同一の層に形成されており、維持配線連結部８４は画素電極８２と同一の層に形成されている。これについて図２及び図３を参照して具体的に説明することにする。
【００２４】
図２は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を具体的に示した配置図であり、図３は図２でIII−III´線に沿って切断して示した断面図である。
【００２５】
まず、絶縁基板１０の上にアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ alloy）、モリブデン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属または導電体で作られたゲート配線及び維持配線が形成されている。ゲート配線は横方向に延びている走査信号線またはゲート線２２及びゲート線２２の一部である薄膜トランジスタのゲート電極２４を含み、ゲート配線はゲート線２２の端部に連結されていて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッドをさらに含む構成とすることができる。そして、維持配線はゲート線２２と平行して二重に形成されており、上板の共通電極に入力される共通電極電圧などの電圧を外部から印加される維持電極線２６、２８及び縦方向に形成されて二重の維持電極線２６、２８を互いに連結する維持電極２７を含む。維持配線２６、２７、２８は後述する画素電極８２と重なって画素の電荷保存能力を向上させるための維持容量を形成する維持蓄電器を形成させるためのものである。
【００２６】
ここで、ゲート配線２２、２４及び維持配線２６、２７、２８は単一層で形成することもできるが、二重層や三重層に形成することもできる。二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し他の層は他物質、特に画素電極として用いられるＩＴＯ（indium zinc oxide）との接触特性の良い物質で作ることが好ましい。なぜかというと、外部と電気的に連結されるパッド部を補強するためにパッド部は、配線用物質と画素電極用物質であるＩＴＯと一緒に形成するからである。
【００２７】
ゲート配線２２、２４及び維持配線２６、２７、２８の上には、窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４及び維持配線２６、２７、２８を覆っている。
【００２８】
ゲート絶縁膜３０の上には水素化非晶質ケイ素（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４０が形成されており、半導体パターン４０の上には、リン（Ｐ）などのｎ型不純物として高濃度にドーピングされている非晶質ケイ素などからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン５５、５６が形成されている。
【００２９】
接触層パターン５５、５６の上には、ＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔａなどの導電物質からなる薄膜トランジスタのソース及びドレーン電極６５、６６が各々形成されており、ゲート絶縁膜３０の上部には、ソース電極６５と連結されておりゲート線２２と交差して画素を定義するデータ線６２が縦方向に形成されている。データ配線６２、６５、６６は、データ線６２の一端部に連結されて外部からの画像信号の印加を受けるデータパッドをさらに含む構成とすることができる。ゲート絶縁膜３０の上部にはデータ配線６２、６５、６６と同一の層でその両端が互いに隣接する画素行の隣接した維持電極線２６、２８と重なる修理用補助線６８が縦方向に形成されている。前述したように、修理用補助線６８とともに維持配線連結部８４（図１参照）もデータ配線６２、６５、６６と同一の層でゲート絶縁膜３０の上部に形成することができる。
【００３０】
データ配線６２、６５、６６及び修理用補助線６８もゲート配線２２、２４及び維持配線２６、２７、２８と同様に単一層で形成することもできるが、二重層や三重層で形成することもできる。もちろん、二重層以上に形成する場合には、一つの層は抵抗の小さい物質で形成し他の層は他物質との接触特性の良い物質で作ることが好ましい。
【００３１】
データ配線６２、６５、６６と修理用補助線６８及びこれらによって遮れない半導体パターン４０の上には保護膜７２が形成されている。この保護膜７２は、ドレーン電極６６を露出する接触孔７１を有しており、またゲート絶縁膜３０とともに維持電極線２６、２８を各々露出する接触孔７４を有している。保護膜７２は窒化ケイ素やアクリル系などの有機絶縁物質からなり得る。
【００３２】
保護膜７２の上には、薄膜トランジスタから画像信号を受けて上板の共通電極とともに電気場を生成する画素電極８２が形成されている。画素電極８２はＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）などの透明な導電物質で作られ、接触孔７１を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。また、保護膜７２の上部には、画素電極８２と同一の層であって、接触孔７４を通じて互いに隣接する維持配線２６、２７、２８を電気的及び物理的に連結する維持配線連結部８４が形成されている。前述したように、修理用補助線３８を維持配線連結部８４と同一の層であって、保護膜７２の上部に形成することができる。一方、保護膜７２はゲートパッド及びデータパッドを露出する接触孔を有する構成とすることができ、画素電極と同一な層には接触孔を通じてゲートパッド及びデータパッドを覆う補助ゲートパッド及び補助データパッドを形成することができる。
【００３３】
この時、維持配線２６、２７、２８が画素電極８２の端部から漏洩する光を遮断する光遮断膜として機能するように、図２のように、画素電極８２の端部が維持配線２６、２７、２８と重なるのが好ましい。また、液晶表示装置の視野角を改善するために液晶分子を分割配向するのが良いが、このために画素電極８２は角部が曲線化した四角形が数個連結されている形態とすることができ、四角形またはのこぎり模様の多様な形態の開口部パターンを有する構成とすることもできる。このようにすることで、フリンジフィールド（fringe field）を形成して液晶分子を分割配向することができ、最も良い視野角を得るためには４分割配向された微小領域が一つの画素領域内に入っていることが好ましい。また、安定した分割配向を得るためには分割された微小領域の境界以外の所で転傾（disclination）や不規則な組織（texture）が発生しないようにするのが好ましく、隣接した微小領域の液晶方向子（director）がなす角は９０度になるようにするのが好ましい。この時、回位や不規則な液晶分子の配列によって光が漏洩する場合、漏洩する光を遮断するために維持配線２６、２７、２８の構造を多様に変えることができる。むろん、画素電極８２の模様によって画素電極８２と対向する共通電極（図示せず）に多様な模様の開口部パターンを形成することができる。
【００３４】
本発明の実施例では画素ごとに修理用補助線６８または維持配線連結部８４が形成されているが、多数の画素を単位に形成され得る。
【００３５】
ここでは、画素電極８２の材料の例として透明なＩＴＯをあげたが、反射型液晶表示装置の場合、不透明な導電物質を使用しても構わない。
【００３６】
前記のような本発明の実施例による液晶表示装置用薄膜トランジスタ基板を製造する方法について図面を参照して具体的に説明する。
【００３７】
図４乃至図７は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法をその工程順序にしたがって示した断面図である。
【００３８】
先ず、図４のように、基板１０の上部に低抵抗の導電物質を積層してマスクを利用した写真エッチング工程でパターニングし、ゲート配線２２、２４と維持配線２６、２７、２８（図２参照）を形成する。
【００３９】
次に、図５のように、窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０、非晶質ケイ素のような半導体物質からなる半導体層４０、ドーピングされた非晶質ケイ素のような導電性物質からなる抵抗性接触層５０を化学気相蒸着法を用いて順次に積層し、マスクを利用した写真エッチング工程で半導体層４０とその上部に抵抗性接触層５０をパターニングする。
【００４０】
次に、図６のように、低抵抗を有する導電物質を積層してマスクを利用した写真エッチング工程でパターニングし、データ配線６２、６５、６６（図２参照）と修理用補助線６８を形成する。
【００４１】
次に、データ配線６２、６５、６６で遮らない中間層をエッチングして抵抗性接触層５０をエッチングして抵抗性接触層を二つの部分５５、５６に分離し、ソース及びドレーン電極６５、６６の間の半導体層４０を露出する。
【００４２】
次に、図７のように、窒化ケイ素や酸化ケイ素または有機絶縁膜を積層して保護膜７２を形成し、保護膜７２をゲート絶縁膜３０と共にマスクを利用した写真エッチング工程でパターニングし、ドレーン電極６６及び維持配線２６、２７、２８（図２参照）を露出する接触孔７１、７４を形成する。
【００４３】
次に、図２及び３のように、保護膜７２の上部にＩＺＯまたはＩＴＯのような透明な導電物質を積層してマスクを利用した写真エッチング工程でパターニングし、画素電極８２と維持配線連結部８４を形成する。
【００４４】
一方、４枚のマスクを用いて薄膜トランジスタ基板を完成する製造方法は多様にあるが、一つの実施例を説明する。
【００４５】
図８乃至図１４は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序にしたがって示した断面図である。
【００４６】
まず、図８に示すように、前記実施例と同一に基板１０の上部に低抵抗の導電物質を積層してパターニングし、ゲート配線２２、２４と維持配線２６、２７、２８（図２参照）を形成する。
【００４７】
次に、図９のように、窒化ケイ素からなるゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を用いて連続に蒸着し、引き続き低抵抗の導電物質を含む導電体層６０をスパッタリングなどの方法で蒸着した後、その上に感光膜を１μｍ乃至２μｍの厚さで塗布する。
【００４８】
その後、マスクを通じて感光膜に光を照射した後に現像し、図９に示すように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４の中で薄膜トランジスタのチャンネル部（Ｃ）、つまり、ソース電極６５とドレーン電極６６との間に位置する第１部分１１４は、データ配線部及び修理用補助線部に対応するＡ部分、つまり、データ配線６２、６５、６６と修理用補助線６８が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、その他の部分（Ｂ）の感光膜は全て除去する。この時、チャンネル部（Ｃ）に残っている感光膜１１４の厚さとＡ部分に残っている感光膜１１２の厚さとの比は後述するエッチング工程における工程条件にしたがって異なるようにしなければならず、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下にするのが好ましい。
【００４９】
このように、位置によって感光膜の厚さを別にする方法は多様にありえ、Ａ領域の光の透過量を調節するために主にスリット（slit）や格子形態のパターンを形成したり半透明膜を使用する。
【００５０】
この時、スリットの間に位置したパターンの線幅やパターンの間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましく、半透明膜を用いる場合にはマスクを製作する時、透過率を調節するために他の透過率を有する薄膜を用いたり厚さが異なる薄膜を用いることができる。
【００５１】
このようなマスクを通じて感光膜に光を照射すると光に直接露出する部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないために高分子は完全分解しない状態であり、遮光幕で遮られた部分では高分子が殆ど分解されない。引き続き感光膜を現像すると、高分子分子が分解しない部分のみが残り、光が少なく照射された中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすると全ての分子が分解するので、そうならないようにしなければならない。
【００５２】
このような薄い厚さの感光膜１１４はリフローが可能な物質からなる感光膜を用い、光が完全に透過することができる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後に現像し、リフローして感光膜が残留しない部分に感光膜の一部を流れるようにすることによって形成することもできる。
【００５３】
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０及び半導体層４０に対するエッチングを進める。この時、Ａ部分にはデータ配線と修理用補助線及びその下部の膜がそのまま残っており、チャンネル部（Ｃ）には半導体層だけが残っていなければならず、残り部分（Ｂ）には前記３つの層６０、５０、４０全てが除去されてゲート絶縁膜３０が露出されなければならない。
【００５４】
まず、図１０に示したように、残り部分（Ｂ）の露出されている導電体層６０を除去してその下部の中間層５０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法全てを使用することができ、この時、導電体層６０はエッチングされて感光膜パターン１１２、１１４は殆どエッチングされない条件の下で行うのが良い。しかし、乾式エッチングの場合、導電体層６０だけをエッチングして感光膜パターン１１２、１１４はエッチングされない条件をさがすのが難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件の下で行うことができる。この場合には、湿式エッチングの場合より第１部分１１４の厚さを厚くしてこの過程で第１部分１１４が除去されてチャンネル部（Ｃ）で導電体層６０が露出されることが生じないようにする。
【００５５】
導電体層６０がＭｏまたはＭｏＷ合金、ＡｌまたはＡｌ合金、Ｔａのうちのある一つである場合には、乾式エッチングや湿式エッチングのうちのいずれも可能である。しかし、Ｃｒは乾式エッチング方法ではよく除去されないために、導電体層６０がＣｒである場合には湿式エッチングだけを用いるのが良い。導電体層６０がＣｒである湿式エッチングの場合には、エッチング液でＣｅＮＨＯ3を使用することができ、導電体層６０がＭｏやＭｏＷである乾式エッチングの場合のエッチング気体としては、ＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体を使用することができ、後者の場合には感光膜に対するエッチング比も殆ど同様とすることができる。
【００５６】
このようにすると、図１０に示したように、チャンネル部（Ｃ）及びＡ部分の導電体層、つまり、ソース／ドレーン用導電体パターン６７と修理用補助線用導電体パターン６８のみが残って、その他部分（Ｂ）の導電体層６０は全て除去されてその下部の中間層５０が露出される。この時、残っている導電体パターン６７、６８はソース及びドレーン電極６５、６６が分離されずに連結されている点を除くとデータ配線６２、６５、６６及び修理用補助線６８の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さでエッチングされる。
【００５７】
次に、図１１に示すように、残り部分（Ｂ）の露出された中間層５０及びその下部の半導体層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層と中間層はエッチング選択性が殆ど無い）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件の下で行わなければらなず、特に、感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が殆ど同一な条件でエッチングするのが好ましい。例えば、ＳＦ6とＨＣｌの混合気体や、ＳＦ6とＯ2の混合気体を使用すると殆ど同一な厚さで二つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せたものと同一であるかそれより小さくなければならない。
【００５８】
このようにすると、図１１に示したように、チャンネル部（Ｃ）の第１部分１１４が除去されてソース／ドレーン用導電体パターン６７が露出され、残り部分（Ｂ）の中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、Ａ部分の第２部分１１２もまたエッチングされるので厚さが薄くなる。また、この段階で半導体パターン４０が完成する。
【００５９】
引き続き、アッシング（ashing）を通じてチャンネル部（Ｃ）のソース／ドレーン用導電体パターン６７の表面に残っている感光膜クズを除去する。
【００６０】
その後、図１２に示したようにチャンネル部（Ｃ）のソース／ドレーン用導電体パターン６７及びその下部のソース／ドレーン用中間層パターン５０をエッチングして除去する。この時、エッチングはソース／ドレーン用導電体パターン６７と中間層パターン５０全てに対して乾式エッチングだけで進めることができ、ソース／ドレーン用導電体パターン６７に対しては湿式エッチングで、中間層パターン５０に対しては乾式エッチングで行い得る。前者の場合、ソース／ドレーン用導電体パターン６７と中間層パターン５０のエッチング選択比が大きい条件の下でエッチングを行うのが好ましく、これはエッチング選択比が大きくない場合、エッチング終点をさがすのが難しくてチャンネル部（Ｃ）に残る半導体パターン４０の厚さを調節するのが容易ではないためである。例えば、ＳＦ6とＯ2の混合気体を使用してソース／ドレーン用導電体パターン６７をエッチングすることがある。湿式エッチングと乾式エッチングを交互にする後者の場合には湿式エッチングされるソース／ドレーン用導電体パターン６７の側面はエッチングされるが、乾式エッチングされる中間層パターン５０は殆どエッチングされないので階段模様に作られる。中間層パターン５０及び半導体パターン４０をエッチングする時に使用するエッチング気体の例としては、前記に言及したＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を使用すると均一な厚さで半導体パターン４０を残すことができる。この時、図１２に示したように、半導体パターン４０の一部が除去されて厚さが小さくなることがあり、感光膜パターンの第２部分１１２もこの時にある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行わなければならず、第２部分１１２がエッチングされてその下部のデータ配線６２、６５、６６及び修理用補助線６８が露出されることがないように感光膜パターンが厚いのが好ましい。
【００６１】
このようにすると、ソース電極６５とドレーン電極６６が分離されながらデータ配線６２、６５、６６及び修理用補助線６８とその下部の接触層パターン５５、５６、５８が完成する。
【００６２】
最後に、Ａ部分に残っている感光膜第２部分１１２を除去する。しかし、第２部分１１２の除去はチャンネル部（Ｃ）ソース／ドレーン用導電体パターン６７を除去した後、その下の中間層パターン５０を除去する前に行うこともできる。
【００６３】
前述したように、湿式エッチングと乾式エッチングを交互にしたり乾式エッチングだけを使用することができる。後者の場合には一つの種類のエッチングだけを使用するので工程が比較的に簡便であるが、適したエッチング条件をさがすのがむずかしい。反面、前者の場合にはエッチング条件をさがすのが比較的にやさしいが、その工程が後者に比べて面倒な点がある。
【００６４】
このようにしてデータ配線６２、６５、６６及び修理用補助線６８を形成した後、図１３に示したように窒化ケイ素をＣＶＤ方法で蒸着して保護膜７０を形成する。引き続き、ゲート絶縁膜３０と共にパターニングし、ドレーン電極６６と維持配線２６、２７、２８を露出する接触孔７１、７４を形成する。
【００６５】
最後に、図１４のように、前述したようにＩＴＯまたはＩＺＯを蒸着してマスクを使用し、エッチングしてドレーン電極６６と連結される画素電極８２を形成する。この時、接触孔７４を通じて互いに隣接する画素の維持配線を電気的に連結する維持配線連結部８４を形成する。
【００６６】
このようにすると一つのマスクを利用した写真エッチング工程でデータ配線６２、６５、６６と中間層パターン５５、５６及び半導体パターン４０を共に形成することができて製造費用を減らすことができる。
【００６７】
このような場合には、図２及び図３の構造と異なって半導体層４０及び抵抗性接触層５５、５６はデータ配線６２、６５、６６の模様によって形成される。この時、データ配線６２、６５、６６と中間層パターン５５、５６は同一パターンで形成し、ソース電極６５とドレーン電極６６の間のチャンネル部を除いた半導体パターン４０はデータ配線６２、６５、６６及び中間層パターン５５、５６と同一パターンで形成する。むろん、修理用補助線６８の下部にも半導体層と中間層が残留する。
【００６８】
このような本発明の実施例による維持配線連結部を有する液晶表示装置用薄膜トランジスタ基板は捩じれネマチック方式（twisted nematic mode）、または垂直配向方式（vertical align mode）に用いられ、図面を参照して回路図について説明する。
【００６９】
図１５は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した回路図である。
【００７０】
図１５のように、横方向に多数のゲート線２２が形成されており、ゲート線２２と交差してマトリックス形態の画素領域を定義するデータ線６２が形成されている。それぞれの画素領域にはゲート線２２に連結されているゲート電極２４、データ線６２に連結されているソース電極６５及び画素電極８２に連結されているドレーン電極６６を含む薄膜トランジスタ（ＴＦＴ）が形成されている。また、それぞれの画素領域には画素電極８２と維持電極線２６、２８を両端子として維持容量を有する維持蓄電器（Ｃst）及び画素電極８２と共通電極（図示せず）を両端子として液晶容量を有する液晶蓄電器（ＣLC）が形成されている。また、縦方向には互いに隣接した画素行の維持配線２６、２７、２８を電気的に連結する維持配線連結部８４が形成されている。ここで、維持配線連結部８４はそれぞれの画素に形成されている。
【００７１】
一方、互いに平行に同一な基板に形成されて殆ど平行に形成して液晶分子を駆動する平面駆動方式の液晶表示装置用薄膜トランジスタ基板にも少なくとも互いに隣接する画素の維持蓄電器の一端子を電気的に連結する構造を維持配線連結部を形成することができ、図１６及び図１７を参照して具体的に説明する。
【００７２】
図１６は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した配置図であり、図１７は図１６のXVII−XVII´線に沿って切断した断面図である。
【００７３】
図１６及び図１７のように、絶縁基板１０上にゲート配線及び共通配線が形成されている。ゲート配線は横方向にのびている走査信号線またはゲート線２２、ゲート線２２の一部である薄膜トランジスタのゲート電極２４及びゲート線２２の端に連結されており外部からの走査信号の印可を受けてゲート線２２に伝達するゲートパッド２５を含む。また、共通配線はゲート線２２と平行に二重で形成されている共通電極線２３、２９及び縦方向に形成され共通電極線２３、２９に連結されている共通電極２１を含む。共通電極線２３、２９は後述する画素電極線６３、６９と重なって画素の電荷保存能力を向上させるための維持容量を形成する維持蓄電器を形成するためのものである。
【００７４】
ゲート配線２２、２４、２５及び共通配線２３、２１、２９上には窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２５及び維持配線２１、２３、２９を覆っている。
【００７５】
ゲート絶縁膜３０上には水素化非晶質シリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４０が形成されており、半導体パターン４０上には燐（Ｐ）などのｎ型不純物で高濃度でドーピングされている非晶質ケイ素などからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン５５、５６が形成されている。ここで、半導体層４０は後述するデータ線６２に沿って縦方向に形成されており、データ線６２とゲート線２２とが交差する部分には他の部分より広く形成されることによりデータ線６２の断線を最少化する。
【００７６】
接触層パターン５５、５６上には薄膜トランジスタのソース及びドレーン電極６５、６６が各々形成されており、ゲート絶縁膜３０の上部にはソース電極６５と連結されており、ゲート線２２と交差して画素を定義するデータ線６２が縦方向に形成されている。データ配線６２、６５、６６はデータ線６２の一端部に連結され外部からの画像信号の印加を受けるデータパッド６４を含む。また、ゲート絶縁膜３０の上部には横方向にのびて共通電極線２３、２９と重なって維持容量を形成する画素電極線６３、６９と画素電極線６３、６９と連結されており共通電極２１と液晶分子を駆動するために基板１０にほぼ平行な電気場を形成する画素電極６１とを含む画素配線が形成されており、画素配線６１、６３、６９はドレーン電極６６と電気的に連結されている。また、ゲート絶縁膜３０の上部にはデータ配線６２、６４、６５、６６と同一の層で両端が互いに隣接する画素行の隣接した共通電極線２３、２９と重複する修理用補助線６８が縦方向に形成されている。前述のように維持配線連結部８４（図１参照）もデータ配線６２、６４、６５、６６と同一の層でゲート絶縁膜３０の上部に形成されることができる。
【００７７】
データ配線６２、６４、６５、６６と修理用補助線６８及びこれらによって覆われない半導体パターン４０の上には保護膜７２が形成されており、保護膜７２はゲート絶縁膜３０と共に共通電極線２３、２９を各々露出させる接触孔７４、ゲートパッド２５及びデータパッド６４を露出させる接触孔７５、７８及びデータ線６２を露出させる接触孔７６を有している。
【００７８】
保護膜７２上には接触孔７６を通じてデータ線６２と連結されると共に重なっている補助データ線８０及び接触孔７８を通じてデータパッド６４と連結されている補助データパッド８８を含む補助データ配線が金属のような導電物質で形成されている。また、保護膜７２上には接触孔７５を通じてゲートパッド２５と連結されている補助ゲート電極８５が形成されており、接触孔７４を通じて互いに隣接する画素の維持配線２１、２３、２９を電気的及び物理的に連結する共通配線連結部８４が形成されている。ここで、補助データ配線８０、８８及び補助ゲートパッド８５はパッド部の信頼性を向上させるためにＩＴＯまたはＩＺＯなどのような導電物質で形成することもできる。
【００７９】
このような本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の製造方法の大部分は第１実施例による製造方法と同様である。
【００８０】
しかし、共通配線２１、２３、２９はゲート配線２２、２４、２５と共に形成し、画素配線６１、６３、６９はデータ配線６２、６４、６５、６６と共に形成、保護膜７２の上部に補助データ配線８０、８５、８８を形成する。
【００８１】
図９は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した回路図である。
【００８２】
図９に示されているように、大部分の構造は図６と同一である。
しかし、維持蓄電器（Ｃst）及び液晶蓄電器（ＣLC）の両端者が画素配線６３、６９と共通配線２３、２９に連結されている。
【００８３】
【発明の効果】
本発明の実施例のように、維持配線連結部を通じて互いに隣接する画素の維持配線を連結することによって維持電圧の信号歪曲を最小化することができ、クロストーク及びフリッカー不良を最小化することができる。また、維持配線連結部または修理用補助線を設けることによってゲート線またはデータ線の断線不良を修理することができる。
【図面の簡単な説明】
【図１】本発明の実施例による液晶表示装置用薄膜トランジスタの構造を概略的に示した配線図である。
【図２】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を具体的に示した配置図である。
【図３】図２でIII−III´線に沿って切断して示した断面図である。
【図４】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の一つの製造方法をその工程順序によって示した断面図である。
【図５】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の一つの製造方法をその工程順序によって示した断面図である。
【図６】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の一つの製造方法をその工程順序によって示した断面図である。
【図７】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の一つの製造方法をその工程順序によって示した断面図である。
【図８】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図９】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１０】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１１】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１２】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１３】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１４】本発明の実施例による液晶表示装置用薄膜トランジスタ基板の他の製造方法をその工程順序によって示した断面図である。
【図１５】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した回路図である。
【図１６】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を具体的に示した配置図である。
【図１７】図７でXVII−XVII´線に沿って切断して示した断面図である。
【図１８】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の構造を示した回路図である。
【符号の説明】
１０ 絶縁基板
２２ ゲート線
２４ ゲート電極
２６、２８ 維持電極線
２７ 維持電極
３０ ゲート絶縁膜
４０ 半導体パターン
５５、５６ 中間層パターン
６２ データ線
６５ ソース電極
６６ ドレーン電極
６８ 修理用補助線
７１、７４ 接触孔
７２ 保護膜
８２ 画素電極
８４ 維持配線連結部
Claims (10)
- 行方向に形成されているゲート線を含むゲート配線と、
前記ゲート配線と絶縁されて交差し、列方向に形成されているデータ線を含むデータ配線と、
前記ゲート線及び前記データ線の交差で定義される行列形態の画素に形成されており、前記データ線から画像信号の伝達を受ける画素電極と、
前記画素電極と重なって維持容量を形成し、行方向に形成される維持電極線及び前記維持電極線に連結され列方向に形成される維持電極を含む維持配線と、
列方向に隣接した前記画素の前記維持配線を電気的に連結するために列方向に形成される維持配線連結部と、
両端が列方向に隣接した画素の前記維持配線と重なるように列方向に形成される修理用補助線と、
を含み、前記維持配線連結部と前記修理用補助線は、行方向に隣接する画素に対して交互に形成されている、液晶表示装置用薄膜トランジスタ基板。 - 前記維持配線連結部は、前記画素電極と同一層に形成されている請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記修理用補助線は、前記データ配線と同一層に形成されている請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記維持配線と前記ゲート配線は同一な層で形成されている請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記維持配線は、前記画素電極の端部と重なっている請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記画素電極は角部が液晶分子を分割配向するために曲線化された四角形が数個連結されている形態または四角形またはのこぎり模様の多様な形態の開口部パターンを有する請求項１に記載の液晶表示装置用薄膜トランジスタ基板。
- 基板と、
前記基板の上に形成されており、横方向にのびて走査信号を伝えるゲート線と前記ゲート線に連結されているゲート電極を含むゲート配線と、
前記基板の上に形成されており、横方向にのびている維持電極線及び前記維持電極線に連結され縦方向にのびている維持電極を含む維持配線と、
前記ゲート配線及び前記維持配線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されており、半導体からなる半導体層と、
前記ゲート絶縁膜の上部に形成されていて縦方向にのびて前記ゲート線と行列形態の画素を定義するデータ線、前記データ線に連結されていて前記半導体層の上部に形成されているソース電極、前記ソース電極と分離されて前記半導体層上に形成されており、前記ゲート電極を中心に前記ソース電極と対向するドレーン電極を含むデータ配線と、
前記半導体層を覆っている保護膜と、
前記画素に前記ドレーン電極と連結されて形成されており、前記維持配線と重なって維持容量を形成する画素電極と、
両端が前記ゲート配線を介して縦方向に隣接した画素の前記維持配線と重なるように縦方向にのびている修理用補助線と、
を含む液晶表示装置用薄膜トランジスタ基板。 - 前記データ配線と同一な層に形成されており、少なくとも隣接した前記画素の前記維持配線を互いに電気的に連結する維持配線連結部をさらに含む請求項７に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記維持配線連結部と前記画素電極は、同一層に形成されている請求項８に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記維持配線連結部と前記画素電極は、前記保護膜上部に形成されている請求項９に記載の液晶表示装置用薄膜トランジスタ基板。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990048842 | 1999-11-05 | ||
| KR1999-48842 | 1999-11-05 | ||
| KR2000-57036 | 2000-09-28 | ||
| KR1020000057036A KR100729783B1 (ko) | 1999-11-05 | 2000-09-28 | 액정 표시 장치용 박막 트랜지스터 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001194688A JP2001194688A (ja) | 2001-07-19 |
| JP4897995B2 true JP4897995B2 (ja) | 2012-03-14 |
Family
ID=26636282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000338138A Expired - Lifetime JP4897995B2 (ja) | 1999-11-05 | 2000-11-06 | 液晶表示装置用薄膜トランジスタ基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6403980B1 (ja) |
| JP (1) | JP4897995B2 (ja) |
| CN (1) | CN1163964C (ja) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6441401B1 (en) * | 1999-03-19 | 2002-08-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for repairing the same |
| JP3916349B2 (ja) | 1999-06-15 | 2007-05-16 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置 |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4897995B2 (ja) * | 1999-11-05 | 2012-03-14 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板 |
| KR100658978B1 (ko) * | 2000-02-21 | 2006-12-18 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| KR100720095B1 (ko) * | 2000-11-07 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100740931B1 (ko) * | 2000-12-07 | 2007-07-19 | 삼성전자주식회사 | 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법 |
| KR100364836B1 (ko) * | 2001-02-09 | 2002-12-16 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100685946B1 (ko) | 2001-03-02 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
| JP3884625B2 (ja) * | 2001-03-14 | 2007-02-21 | シャープ株式会社 | 液晶表示装置及びその欠陥修復方法 |
| US20020190942A1 (en) * | 2001-06-06 | 2002-12-19 | Lee Yu-Tuan | Driving method for thin film transistor liquid crystal display |
| KR100776768B1 (ko) * | 2001-07-21 | 2007-11-16 | 삼성전자주식회사 | 액정표시패널용 기판 및 그 제조방법 |
| TW513593B (en) * | 2001-10-03 | 2002-12-11 | Chunghwa Picture Tubes Ltd | Liquid display device |
| KR100391157B1 (ko) | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100493435B1 (ko) * | 2001-12-20 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| TW594193B (en) * | 2002-02-06 | 2004-06-21 | Au Optronics Corp | Pixel structure and method for repairing the same |
| KR100507282B1 (ko) * | 2002-02-20 | 2005-08-09 | 비오이 하이디스 테크놀로지 주식회사 | 수직배향 모드 액정표시장치 |
| KR20030094452A (ko) * | 2002-06-04 | 2003-12-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| KR100859524B1 (ko) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| TWI282625B (en) * | 2002-08-01 | 2007-06-11 | Au Optronics Corp | Method of forming a thin film transistor liquid crystal display |
| KR100878237B1 (ko) | 2002-08-01 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| US7298355B2 (en) * | 2002-12-27 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100935671B1 (ko) * | 2003-03-13 | 2010-01-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| US6972819B2 (en) * | 2003-04-17 | 2005-12-06 | Hannstar Display Corporation | Method of manufacturing IPS-LCD using 4-mask process |
| US7714820B2 (en) | 2003-06-27 | 2010-05-11 | Samsung Electronics Co., Ltd. | Contact structure of conductive films and thin film transistor array panel including the same |
| CN1301426C (zh) * | 2003-08-19 | 2007-02-21 | 友达光电股份有限公司 | 窄边框设计的液晶显示面板及其制作方法 |
| US7084014B2 (en) * | 2003-10-07 | 2006-08-01 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate |
| KR101100874B1 (ko) * | 2003-10-08 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR20050060963A (ko) * | 2003-12-17 | 2005-06-22 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| KR20050063016A (ko) * | 2003-12-19 | 2005-06-28 | 삼성전자주식회사 | 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치 |
| KR101052960B1 (ko) * | 2004-04-29 | 2011-07-29 | 엘지디스플레이 주식회사 | 반투과형 폴리실리콘 액정표시소자 제조방법 |
| KR101002347B1 (ko) | 2004-06-24 | 2010-12-21 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101126396B1 (ko) * | 2004-06-25 | 2012-03-28 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| US20060054889A1 (en) * | 2004-09-16 | 2006-03-16 | Jang-Soo Kim | Thin film transistor array panel |
| KR101090253B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR100654569B1 (ko) * | 2004-12-30 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100647690B1 (ko) * | 2005-04-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
| US20060289411A1 (en) * | 2005-06-24 | 2006-12-28 | New Wave Research | Laser system with multiple operating modes and work station using same |
| JP4717533B2 (ja) | 2005-07-06 | 2011-07-06 | 株式会社 日立ディスプレイズ | 表示装置 |
| TWI260693B (en) * | 2005-08-10 | 2006-08-21 | Chunghwa Picture Tubes Ltd | Thin film transistor array substrate and method for repairing the same |
| KR101171056B1 (ko) * | 2005-08-16 | 2012-08-03 | 삼성전자주식회사 | 액정 표시 장치 |
| US7265386B2 (en) * | 2005-08-29 | 2007-09-04 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array substrate and method for repairing the same |
| KR20070031620A (ko) | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 액정 표시 장치 |
| CN100465747C (zh) * | 2005-09-30 | 2009-03-04 | 乐金显示有限公司 | 液晶显示器件及其制造方法 |
| EP3229066A1 (en) | 2005-12-05 | 2017-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Transflective liquid crystal display with a horizontal electric field configuration |
| KR101204365B1 (ko) * | 2006-01-16 | 2012-11-26 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 그 제조 방법 |
| KR101212067B1 (ko) * | 2006-02-06 | 2012-12-13 | 삼성디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
| KR20070082644A (ko) * | 2006-02-17 | 2007-08-22 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 표시 장치 |
| US7847904B2 (en) | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| KR20080000202A (ko) * | 2006-06-27 | 2008-01-02 | 삼성전자주식회사 | 표시기판 및 이를 갖는 표시패널 |
| KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101306239B1 (ko) | 2006-11-03 | 2013-09-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 불량 화소 복구 방법 |
| TWM317990U (en) * | 2007-03-13 | 2007-09-01 | Dosun Solar Technology Co Ltd | Structure of bicycle pedal having function of illumination |
| CN101382679B (zh) * | 2007-09-07 | 2012-02-08 | 群康科技(深圳)有限公司 | 液晶显示面板 |
| TWI331247B (en) * | 2007-12-13 | 2010-10-01 | Au Optronics Corp | Pixel sturctur and repairing method thereof |
| CN101493617B (zh) * | 2008-01-25 | 2010-11-10 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器的驱动装置 |
| CN101515587B (zh) * | 2008-02-21 | 2010-08-25 | 北京京东方光电科技有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| TWI387824B (zh) * | 2008-08-13 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 液晶顯示器面板 |
| KR101490483B1 (ko) | 2008-09-05 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| TWI381232B (zh) * | 2009-02-06 | 2013-01-01 | Au Optronics Corp | 平面顯示面板及其線路修補方法 |
| KR102011614B1 (ko) * | 2009-07-10 | 2019-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| TWI400521B (zh) * | 2009-11-20 | 2013-07-01 | Chunghwa Picture Tubes Ltd | 修補結構以及主動元件陣列基板 |
| KR101225444B1 (ko) * | 2009-12-08 | 2013-01-22 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법과 그의 리페어 방법 |
| TWI401518B (zh) * | 2010-06-29 | 2013-07-11 | Au Optronics Corp | 畫素陣列 |
| CN102566166A (zh) * | 2010-12-22 | 2012-07-11 | 北京京东方光电科技有限公司 | 一种双栅的tft基板及其制造方法 |
| US9761613B2 (en) | 2010-12-22 | 2017-09-12 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
| JP5119344B2 (ja) * | 2011-02-25 | 2013-01-16 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| KR101335527B1 (ko) * | 2012-02-23 | 2013-12-02 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조 방법 |
| CN103383925B (zh) * | 2013-07-02 | 2015-06-03 | 京东方科技集团股份有限公司 | 显示设备、裸眼3d功能面板的信号基板及其制造方法 |
| WO2015064477A1 (ja) * | 2013-10-30 | 2015-05-07 | 堺ディスプレイプロダクト株式会社 | 表示パネル |
| CN204065627U (zh) * | 2014-08-05 | 2014-12-31 | 京东方科技集团股份有限公司 | 一种基板和显示装置 |
| US10261375B2 (en) * | 2014-12-30 | 2019-04-16 | Boe Technology Group Co., Ltd. | Array substrate, driving method thereof and display apparatus |
| CN104460162B (zh) * | 2014-12-30 | 2017-06-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其驱动方法、显示装置 |
| JP6512834B2 (ja) * | 2015-01-19 | 2019-05-15 | 三菱電機株式会社 | 表示装置、および表示装置を製造するための表示装置用部材 |
| KR102381288B1 (ko) * | 2015-03-04 | 2022-03-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN104932128B (zh) * | 2015-07-14 | 2020-11-24 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、显示装置、维修方法及制作方法 |
| KR20200023562A (ko) * | 2018-08-23 | 2020-03-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 리페어 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532853A (en) * | 1993-03-04 | 1996-07-02 | Samsung Electronics Co., Ltd. | Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line |
| JP3529153B2 (ja) * | 1993-03-04 | 2004-05-24 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| TW317629B (ja) * | 1995-11-01 | 1997-10-11 | Samsung Electronics Co Ltd | |
| JP3582193B2 (ja) * | 1995-12-08 | 2004-10-27 | カシオ計算機株式会社 | 液晶表示素子 |
| US6066860A (en) * | 1997-12-25 | 2000-05-23 | Seiko Epson Corporation | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP4897995B2 (ja) * | 1999-11-05 | 2012-03-14 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板 |
-
2000
- 2000-11-06 JP JP2000338138A patent/JP4897995B2/ja not_active Expired - Lifetime
- 2000-11-06 CN CNB001370103A patent/CN1163964C/zh not_active Expired - Lifetime
- 2000-11-06 US US09/705,928 patent/US6403980B1/en not_active Expired - Lifetime
-
2002
- 2002-03-05 US US10/090,143 patent/US6573532B2/en not_active Expired - Lifetime
-
2003
- 2003-05-08 US US10/431,610 patent/US6809335B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6809335B2 (en) | 2004-10-26 |
| US6403980B1 (en) | 2002-06-11 |
| CN1304055A (zh) | 2001-07-18 |
| US6573532B2 (en) | 2003-06-03 |
| US20020097349A1 (en) | 2002-07-25 |
| US20030201438A1 (en) | 2003-10-30 |
| CN1163964C (zh) | 2004-08-25 |
| JP2001194688A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US6806937B2 (en) | Thin film transistor array panel | |
| JP5379824B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100905470B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JP4782299B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2007011343A (ja) | 液晶表示装置とその製造方法 | |
| JP2004088113A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH08201853A (ja) | 電極基板および平面表示装置 | |
| KR101953141B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 | |
| KR101012784B1 (ko) | 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치 | |
| KR100729783B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20000031004A (ko) | 평면 구동 방식의 액정 표시 장치 | |
| KR20020074056A (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20010060519A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20000047142A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR101777839B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| KR100968562B1 (ko) | 액정표시장치 | |
| JP3987889B2 (ja) | 電極基板および平面表示装置 | |
| KR20010083340A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20030020514A (ko) | 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2001067020A (ja) | マトリクスアレイ基板、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070611 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070612 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4897995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |