[go: up one dir, main page]

JP4854233B2 - スイッチング素子 - Google Patents

スイッチング素子 Download PDF

Info

Publication number
JP4854233B2
JP4854233B2 JP2005235131A JP2005235131A JP4854233B2 JP 4854233 B2 JP4854233 B2 JP 4854233B2 JP 2005235131 A JP2005235131 A JP 2005235131A JP 2005235131 A JP2005235131 A JP 2005235131A JP 4854233 B2 JP4854233 B2 JP 4854233B2
Authority
JP
Japan
Prior art keywords
voltage
current
threshold value
absolute value
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005235131A
Other languages
English (en)
Other versions
JP2007053125A (ja
Inventor
公 井上
広幸 秋永
周一郎 保田
英典 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2005235131A priority Critical patent/JP4854233B2/ja
Priority to US11/990,612 priority patent/US7863594B2/en
Priority to KR1020087006186A priority patent/KR100962221B1/ko
Priority to PCT/JP2006/315629 priority patent/WO2007020832A1/ja
Publication of JP2007053125A publication Critical patent/JP2007053125A/ja
Application granted granted Critical
Publication of JP4854233B2 publication Critical patent/JP4854233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、抵抗特性が大きく変化するスイッチング素子に関し、さらに詳しくは、印加電力の履歴を制御しうる回路に接続した、抵抗特性が大きく変化する金属酸化物層を用いたスイッチング素子に関する。
抵抗特性の変化を検出することにより情報の読み出しに利用する不揮発性記憶素子としては、結晶質と非晶質の間でその抵抗特性が大きく変化する性質を有する、DVD−RAMといった相変化光ディスクと同じカルコゲナイド化合物を用いたOUM(Ovonic Unified Memory)が知られている。
一方、近年では、NiO、V、ZnO、Nb、TiO、WOまたはCoOの遷移金属酸化膜が、所定の電圧範囲で抵抗が急激に高く乃至低くなる性質を利用して、これらの遷移金属酸化膜をデータ貯蔵物質層として用いる不揮発性メモリ装置であって、該データ貯蔵物質層毎に設けられたトランジスタ等により各データ貯蔵物質層をアドレッシングして、所定の電圧の印加履歴を付与することにより該遷移金属酸化膜における抵抗特性を制御するとともに、該抵抗特性を検出することにより該データ貯蔵物質層に保持された情報を読み出す、技術が知られている。(特許文献1参照のこと。)
また、Pr0.7Ca0.3MnOなる強誘電体材料をデータ記憶層に用いて、該強誘電体材料からなるデータ記憶層に印可する電圧を所定の大きさで正負に切り換えることによって、抵抗特性を10〜1000倍程度変化させ、かかる抵抗特性の検出を通してメモリとする技術が知られている。(非特許文献1参照のこと。)
一方、酸素雰囲気中にニッケル基板を曝すことにより形成されたニッケル酸化物薄膜における、100〜200Ωと10〜20Ωの間の抵抗特性についてのスイッチング現象は、NiOのマトリックス中に形成されるNiファイバーからなるフィラメントの形成と破断を仮定した場合の計算結果と概ね整合することが報告されている。(非特許文献2参照のこと。)
特開2004-363604号公報 アプライド フィジックス レターズ(Applied Physics Letters),Vol.76,No19(2000),pp.2749-2751 ソリッド−ステート エレクトロニクス(Solid-State Electronics),Vol.7 (1964),pp.785-797
ここで、OUM(Ovonic Unified Memory)は、高抵抗時と低抵抗時とで抵抗が1000倍程度変化することから、読み出しの余裕度が十分取れるものの、結晶質−非晶質の変態を利用していることから、データの書き換えにおける速度を十分に高めることが難しく、しかも、大電流を要するという欠点を有している。
一方、特許文献1や非特許文献1に例示される技術は、直接的にメモリ層全体の抵抗値を検出するものであるので、メモリのセルサイズを小型化しても同様に作動し、かつ高速に作動するとの予想はできるものの、可逆的に大きく異なる抵抗特性を生じる原理が十分に明らかにされていないため、デバイスデザインの最適化を図ることができていない。
特に、特許文献1に例示される技術では、高抵抗時と低抵抗時の抵抗比が10倍程度に留まっていることから、OUM(Ovonic Unified Memory)ほどの十分な読み取りの余裕度を得ることができず、商用の不揮発性メモリとしての安定した性能を得ることが困難な状態にある。
一方、非特許文献1に例示される技術では、高抵抗時と低抵抗時の抵抗比が10〜1000倍に亘り、所望の抵抗比に制御する技術が確立していないばかりか、複酸化物を抵抗体として利用するため、安定した組成制御が困難な上、製造コストを低廉化することが困難である。従って、不揮発性メモリといった実用用途への障壁は高いと予想される。
さらに、非特許文献2に例示されるものは、酸化膜の形成手法がNi基板に対する表面からの酸素雰囲気による酸化であるため、酸化の均質性において不十分であり、金属質のNiファイバーが偏析しオーミックコンタクトしていることが疑われる。しかも、その点は、on時の抵抗値が2〜30μm厚で100〜200Ωと極端に低くかつ厚さに比例する傾向が見受けられることからも裏付けられる。
そして、非特許文献2に例示されるものは、伝導性のフィラメントの形成と破断という先駆的な知見を与えた文献ではあるが、非特許文献2の著者が自ら認めるように、かかる系のスイッチング現象における安定性に乏しく、多数回の反復使用が想定される実用用途への適用にはほど遠いものであると考えられる。
本発明は、かかる技術的課題を解決するためになされたものであって、以下の事項により特定される。
本発明(1)は、2つの電極間に、組成揺らぎを含む単一中心金属元素からなる金属酸化物薄膜が介在した可変抵抗素子を備え、該両電極間に、第1の閾値以上の電圧又は電流と、該第1の閾値の絶対値よりもその絶対値が小さい第2の閾値以下の電圧又は電流と、該第2の閾値の絶対値よりもその絶対値が小さい第3の閾値以下の電圧又は電流とを選択的に印加可能な制御回路と接続し、その絶対値が少なくとも第3の閾値以下の電位域又は電流域における電極間の抵抗特性を可逆的に1000〜10000倍変化せしめることを特徴とする、スイッチング素子である。
また、本発明(2)は、前記組成揺らぎを含む金属酸化物が、銅酸化物CuO又は鉄酸化物Feの何れか一種であることを特徴とする本発明(1)のスイッチング素子である。
次に、本発明(3)は、前記組成揺らぎを含む金属酸化物が、酸素欠損型の銅酸化物CuO1−x(ここで、式中xは、0<x<1(但し、x=1/2のときを除く。)の関係を満たすものに限る。)であることを特徴とする本発明(1)のスイッチング素子である。
本発明(4)は、前記組成揺らぎを含む金属酸化物が、酸素欠損型の鉄酸化物Fe3−y(ここで、式中yは、0<y<1(但し、y=1/3のときを除く。)の関係を満たすものに限る。)であることを特徴とする本発明(1)のスイッチング素子である。
本発明(5)は、前記組成揺らぎを含む金属酸化物が、酸素過剰型の銅酸化物Cu2−zO(ここで、式中zは、1<z<2の関係を満たすものに限る。)であることを特徴とする本発明(1)のスイッチング素子である。
本発明(6)は、前記組成揺らぎを含む金属酸化物が、酸素過剰型の鉄酸化物Fe2−w(ここで、式中wは、0<w<2(但し、w=1/2のときを除く。)の関係を満たすものに限る。)であることを特徴とする本発明(1)のスイッチング素子である。
さらに、本発明(7)は、前記可変抵抗素子を不揮発性メモリのデータ蓄積部に用いたことを特徴とする本発明(1)〜(6)の何れか1発明のスイッチング素子である。
すなわち、本発明は、金属質ファイバーからなる伝導性フィラメントではなく、金属酸化物結晶における局所的な組成揺らぎにより局所的に生じている荷電領域を繋いで導電パスを形成・破断することにより、2安定型の抵抗特性を実現し、印加電力履歴により制御可能としたものである。
高抵抗状態と低抵抗状態との間の抵抗値の比が1000〜10000倍とは、不揮発性メモリに適用した際の十分な読み取り余裕度を確保する上で必要とされる性能より規定されたものであるが、下限値の「1000倍」という値は、通常の単一種中心元素からなる遷移金属酸化物では達成できない抵抗値の比であって、特に組成揺らぎの大きな中心金属元素を選択する又は通常の組成揺らぎを示す中心金属元素を選択した場合にあっては、積極的に金属酸化物中に組成揺らぎを導入していることを間接的に表現したものである。一方、上限値の「10000倍」という値は、局所的な組成揺らぎの範囲を超えて金属質ファイバーが析出していない程度の組成揺らぎであることを間接的に表現したものである。
ここで、金属酸化物の組成としては、化学量論比の外、本発明(3)から本発明(6)のとおり、酸素欠損型乃至は酸素過剰型を採用することができ、電力の印加履歴によって、高抵抗状態と低抵抗状態との間の抵抗値の比が1000〜10000倍となるものを選択する。
なお、本発明(3)、本発明(4)及び本発明(6)の但し書きのx=1/2、y=1/3及びw=1/2とは、熱的に安定な化合物、乃至は超高圧条件下等の特殊な状況下において存在する可能性のある化合物を示し、かかる但し書きは、これらの安定的な化合物を本発明(3)、本発明(4)及び本発明(6)の金属酸化物から除外する趣旨である。
本発明では、単一種の中心金属元素からなる金属酸化物として、フィラメントの存在確率分布の観点から、中心金属元素の選択や酸素の含有比率を制御することによって、該金属酸化物中に組成揺らぎを生じせしめ、読み出し余裕度を持たせる上で十分でかつ金属質フィラメントを生成しない1000〜10000倍と大きくかつ可逆的な抵抗特性における変化を実現した。
さらに、本発明は、単一種の中心元素からなる金属酸化物結晶中に組成の揺らぎを積極的に導入したことにより、安定したセット・リセット電位を実現し、デバイスの誤作動の低減を実現するとともに、商用メモリとしての利用にも耐えうる十分な耐久性をも実現した。
以下に、本発明にかかるスイッチング素子の製造方法について説明する。まず、熱酸化膜付きのSi基板上に、RFマグネトロンスパッタリング法によって、Ti層、Pt層、Fe又はCuOの金属酸化物層、Pt層の順に堆積し、図1の(a)に示すとおり、Ti/Pt/金属酸化物層(具体的には、Fe)/Ptの積層構造を形成した。
ここで、Ti層は、電極としてのPt層の基板への接着性を向上させるためのいわゆる糊の役割を果たすものであって、Tiターゲットに対して、RF出力200W、Arガス圧0.5Pa、基板温度300°Cで成膜したものである。
また、Pt層の成膜は、RF出力100W、Arガス圧0.3Pa、基板温度としては室温下で行った。一方、Feの成膜では、Feのターゲットを使用し、RF出力200W、ガス圧0.67Paの4%のArを含むOガス雰囲気下、基板温度300°Cで行った。なお、酸化物層の組成に積極的に揺らぎを導入する際には、雰囲気中のArとOとのガスの混合比を制御して、Fe3−y或いはFe2−w中のy或いはwの値を制御した。
上述の堆積条件で成膜した酸化物層(Fe3−y)の組成を分析したところ、エネルギー分散型蛍光X線分析法によれば、y=0.5であり、X線光電子分光分析法によれば、y=0.6と見積もられた。また、酸化物層の厚さは、酸化物層としてFe層を選んだ場合には100nmに設定した。Pt層は何れも100nmとした。なお、これら各膜厚の測定には、ケーエルエー・テンコール社の触針式段差計を用いた。
次に、図1の(b)のとおり、i線縮小投影型露光装置を用いたフォトリソグラフィーとArイオンミリングにより素子分離を行った。なお、Arイオンミリングは印加電圧300Vで行った。電極形状としては、円形を採用し、その直径は50、100、200μmの三種を用意した。その上部表面の様子(電極直径:100μm)を写したものが図2である。
そして、図1の(c)に示すとおり、サンドイッチ構造の前記積層構造のPt表面に、プローバ装置を用いてタングステン製探針を接触させて電流電圧(I−V)特性を測定した。なお、これらの系におけるI−V特性の測定装置としては、アジレント社の半導体パラメータアナライザー4156Cを使用した。
Ti/Pt/Fe/Ptの積層構造を採用した場合の電圧−電流特性をまとめた結果を図3に示す。最初に印加する電圧を上昇させていくと、図3中の実線で表したように、1.6V付近で、電流量が急上昇し、装置のコンプライアンス設定に達する現象が観察された。以下、この最初にやや大きめの電力を印加して低抵抗状態にする操作を便宜的に「フォーミング」と呼ぶ。
その後、電圧を0Vに戻し再度電圧を上昇させていくと、今度は、図3中の波線で示すとおり、前回に比べ格段に大きな電流が流れる現象が観察された。しかし、先のコンプライアンス設定に到達した際の電圧よりかなり低い電圧(約0.35V)で、電流量が激減する現象が観測された。
この図3にかかるI−V特性を、各印加電圧の掃引履歴毎に分解して別々に表示した図が図4である。まず、第1回の掃引履歴を図4の(a)に示す。すなわち、印加電圧の上昇に伴い、僅かではあるがほぼ直線的に電流量は上昇しつつ、6.5V付近で電流量が急上昇しコンプライアンス設定に到達した。
次に、再び印加電圧を掃引していくと、図4の(b)のとおり、第1回目のスイープと異なり桁違いに大きな電流が流れ、5V付近で突如、電流量が激減する現象が観察された。その後、さらに0Vから印加電圧を掃引すると、図4の(c)のとおり、桁違いに小さい電流が流れ、0.45V付近で電流値が激減した。こうした低抵抗状態から高抵抗状態に変化させる印加履歴を施す操作を、以下便宜的に「リセット」と呼ぶ。
4回目の掃引では、前記リセットの電圧を超えて、1.7V付近まで、高抵抗状態が維持され、図4の(d)のとおりそれを超えると急激に多量の電流が流れる低抵抗状態に至った。こうした高抵抗状態から低抵抗状態に変化させる印加履歴を施す操作を、以下便宜的に「セット」と呼ぶ。
さらに5回目の電圧掃引では、図4の(e)のとおり、前記3回目のリセット電圧付近まで低抵抗状態が維持され、それを超えると高抵抗状態に変化することが観察された。また、6回目の電圧掃引でも、図4の(f)のとおり、前記第4回目の印加電圧の掃引と同様な電圧で、高抵抗状態から低抵抗状態に変化することが観察された。
次に、同様な素子系について、その電極等のサンドイッチ部分の直径を、50μm、100μm、200μmの3種に変更したものについて、同様にそれぞれの電圧−電流特性の履歴をまとめたのが、図5である。ここで、丸印は50μm、三角印は100μm、四角印は200μmについてのデータを示す。
この図5の結果から明かなとおり、電極の断面積が4倍、16倍に拡大しているにも拘わらず、高抵抗時の電流量は僅かしか変化していないことが観察される。かかる観察結果を踏まえると、金属酸化物層全面に亘って均等に電荷が移動するというよりも、十分に細い抵抗値の低い導電性パスができるというモデルを想定できる。但し、その抵抗値の絶対値からみて、金属質のフィラメントは生成していないと推定される。
一方、直径100μmのTi/Pt/Fe/Ptの積層構造の系について、セット−リセットの電圧掃引を繰り返した場合の各回のスイッチング電圧値並びに電流値をまとめ図が、図6の(a)及び(b)である。セット−リセットの良好な反復性が確認できた。
ここで、特徴的なのは、スイッチングする電圧値はセットもリセットも概ね一定であるのに対し、スイッチングする電流、特にセット電流の値は、掃引の都度変動する現象が観測されたことであろう。
かかる現象も、同等で十分に細い導電性パスが金属酸化物中に複数個形成され、各パスの両端に同じ印加電圧がかかり同じ電流が流れていると考えれば、限度を超える電力が印加された場合に同時に導電性パスが断絶することになり、略一定の電圧で低抵抗状態から高抵抗状態へスイッチングする現象を説明できよう。しかも、その際のトータルの電流量の変動は、形成されている導電性パスの本数が必ずしも一定しないと考えれば、十分合理的に理解できる。
一方、高抵抗状態から低抵抗状態へのスイッチングでは、計測レンジの違いもあって同様な傾向を見出すことができない。セット現象は、一種の絶縁破壊現象であることを考慮すると、その程度のバラツキが生じることはむしろ当然であって、その状態に至る直前のリセット履歴に依らないと考えられる。
(実施例1)
ここでまず、金属酸化物層にCuO1−xを採用した場合についても同様に計測してみた。この場合の素子構造としては、Ti/Pt/CuO1−xの積層構造を採用した。なお、かかる場合の成膜条件は、CuOのターゲットを使用する外は、Feの成膜の場合と同じである。
但し、酸化物層にCuO1−xを採用した場合には、図7に示されるとおり、積層構造のCuO1−x表面の直径は70μmとし、そのCuO1−x層の厚さは70nmとした。そして、図8のとおり、電極構造としては、Ptからなる上部電極層は設けずに、CuO1−x層の表面に直接プローバ装置のタングステン製探針を接触させることのより電流−電圧特性を測定した。なお、酸化物層の組成に積極的に揺らぎを導入する際には、雰囲気中のArとOとのガスの混合比を制御して、CuO1−x或いはCu2−zO中のx或いはzの値を制御した。
その結果を図9に示す。大口径素子の場合と同様に、図9の(a)に示すフォーミングを施した後に、図9の(b)のとおり、0.8V付近でリセットが観測された。その後のセット−リセットをまとめたのが図9の(c)である。その後の印加電圧の掃引に対し、安定して、3.8V付近でセット、0.8V付近でリセットを繰り返すという、良好な反復性を有する2値安定な抵抗特性を示した。
従って、プローバ装置のタングステン製探針(ルフト有限会社製同軸プローブCX22C)の先端直径は24μm程度であることから、大規模集積化により、素子の大きさ(断面積)が相当小さくなったとしても、十分スイッチング素子として機能することが確認できた。
(実施例2)
次に、酸化物層の直径が100μmである、Ti/Pt/Fe/Ptの積層構造の系に対して、印可する電力として、印加電圧の掃引制御をする場合と、印加電流の掃引制御をする場合とについて、比較を試みた。
まず、第1回掃引として、図10の(a)のとおり、印加電圧を制御してコンプライアンス設定に達する電圧まで掃引し0Vに復帰させるフォーミング処理を施した。続く第2回掃引でも印加電圧を制御したところ、図10の(b)のとおり、4.5V付近で高抵抗状態に変化しリセットし、その後1Vを超える範囲まで印加電圧を掃引しても同様に高抵抗状態が維持した。
その後の第3回の掃引では、印加電圧の制御に代えて印加電流の制御を行った。図10の(c)のとおり、0.0008A付近(対応電圧値1.8V付近)で高抵抗状態から低抵抗状態に変化しセットしたことが確認された。その後は電流値を0.005Aの範囲まで、かかる状態が維持した。
引き続き、第4回の掃引でも印加電流を制御したところ、図10の(d)のとおり、0.005A付近(対応電圧値:0.43V)までその前の掃引時の高抵抗状態が維持されたが、その後、急激に低抵抗状態に変化しリセットを示し、0.01A以下の範囲でそのまま低抵抗状態が維持された。
次に、掃引方式を短時間(図中、「Short」時の積分時間は、640μs)の印加電流制御に切り換えたが、図10の(e)のとおり、電流値に若干の差異があることを除けば、第3回目掃引の印加電流制御の場合のI−V特性と同様な履歴を示した。
さらに、掃引方式を短時間(図中、「Short」時の積分時間は、640μs)の印加電圧制御に切り換えたところ、図10の(f)のとおり、0.4V付近で高抵抗状態に変化し、その後、1.2V付近までは少なくとも高抵抗状態が維持されることが観測された。
かかる図10にかかる一連の抵抗特性の変化を俯瞰するに、掃引制御する対象が電圧であっても電流であっても、概ね同等であって、電圧制御と電流制御には良好な対称性が見受けられ、どちらの値によっても制御可能な系であることが確認できた。しかも、電力を連続的に印加しても、640μsという短時間のみ印加してもほぼ同様の履歴を示すことからみて、必ずしも連続通電の必要性はなく、パルス信号によっても十分駆動可能である素子できることが確認できた。
以上のとおり、本発明は、電圧制御、電流制御の何れの場合にあっても、同様に、抵抗値が1000倍〜10000倍というレンジで制御可能に安定して変化する素子を提供するものであることから、スイッチング素子としての利用が可能である。
しかも、本発明は、十分に小さい断面積であっても、格段に異なる2つの抵抗特性が安定的かつ反復的に得られることから、高度に集積化した不揮発性メモリにおけるデータ貯蔵部を提供するものである。
本発明にかかる素子構造とその計測回路についての模式図 本発明にかかるスイッチング素子の上部表面写真 本発明にかかるスイッチング素子の電流−電圧特性の一例を示す図 図4にかかる電流−電圧特性を電力の掃引回毎に分解した図 本発明にかかる素子直径の電流−電圧特性に対する影響を示す図 本発明にかかるセット/リセットの電流及び電圧の推移を示した図 実施例1にかかるスイッチング素子の上部表面写真 実施例1にかかる素子構造とその計測回路についての模式図 実施例1にかかるスイッチング素子の電流−電圧特性を示す図 実施例2にかかるスイッチング素子の電流−電圧特性を電力の掃引回毎に分解した図
符号の説明
I 電流計
V 電圧計

Claims (3)

  1. 2つの電極間に、酸素分圧が制御された雰囲気ガス中でスパッタリング法により成膜された、組成揺らぎを含み酸素欠損型の銅酸化物CuO 1-x (ここで、式中xは、0<x<1/2の関係を満たすものに限る。)からなる金属酸化物薄膜が介在した可変抵抗素子を備え、
    該両電極間に、第1の閾値以上の電圧又は電流と、該第1の閾値の絶対値よりもその絶対値が小さい第2の閾値以下の電圧又は電流と、該第2の閾値の絶対値よりもその絶対値が小さい第3の閾値以下の電圧又は電流とを選択的に印加可能な制御回路と接続し、その絶対値が少なくとも第3の閾値以下の電位域又は電流域における電極間の抵抗特性を可逆的に1000〜10000倍変化せしめることを特徴とする、
    スイッチング素子。
  2. 2つの電極間に、酸素分圧が制御された雰囲気ガス中でスパッタリング法により成膜された、組成揺らぎを含み酸素欠損型の鉄酸化物Fe 2 3-y (ここで、式中yは、1/3<y≦0.6の関係を満たすものに限る。)からなる金属酸化物薄膜が介在した可変抵抗素子を備え、
    該両電極間に、第1の閾値以上の電圧又は電流と、該第1の閾値の絶対値よりもその絶対値が小さい第2の閾値以下の電圧又は電流と、該第2の閾値の絶対値よりもその絶対値が小さい第3の閾値以下の電圧又は電流とを選択的に印加可能な制御回路と接続し、その絶対値が少なくとも第3の閾値以下の電位域又は電流域における電極間の抵抗特性を可逆的に1000〜10000倍変化せしめることを特徴とする、
    スイッチング素子。
  3. 前記可変抵抗素子を不揮発性メモリのデータ蓄積部に用いたことを特徴とする請求項1または2記載のスイッチング素子。
JP2005235131A 2005-08-15 2005-08-15 スイッチング素子 Expired - Fee Related JP4854233B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005235131A JP4854233B2 (ja) 2005-08-15 2005-08-15 スイッチング素子
US11/990,612 US7863594B2 (en) 2005-08-15 2006-08-08 Switching device
KR1020087006186A KR100962221B1 (ko) 2005-08-15 2006-08-08 스위칭 소자
PCT/JP2006/315629 WO2007020832A1 (ja) 2005-08-15 2006-08-08 スイッチング素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005235131A JP4854233B2 (ja) 2005-08-15 2005-08-15 スイッチング素子

Publications (2)

Publication Number Publication Date
JP2007053125A JP2007053125A (ja) 2007-03-01
JP4854233B2 true JP4854233B2 (ja) 2012-01-18

Family

ID=37757494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005235131A Expired - Fee Related JP4854233B2 (ja) 2005-08-15 2005-08-15 スイッチング素子

Country Status (4)

Country Link
US (1) US7863594B2 (ja)
JP (1) JP4854233B2 (ja)
KR (1) KR100962221B1 (ja)
WO (1) WO2007020832A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5263856B2 (ja) * 2006-07-26 2013-08-14 独立行政法人産業技術総合研究所 スイッチング素子及びその製造方法
WO2008132899A1 (ja) 2007-04-17 2008-11-06 Nec Corporation 抵抗変化素子及び該抵抗変化素子を含む半導体装置
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
WO2008149605A1 (ja) * 2007-06-04 2008-12-11 Nec Corporation 抵抗変化素子およびこれを備えた半導体装置
JP5402630B2 (ja) * 2007-06-07 2014-01-29 日本電気株式会社 スイッチ回路および半導体集積回路
WO2009025037A1 (ja) * 2007-08-22 2009-02-26 Fujitsu Limited 抵抗変化型素子
KR20090026580A (ko) * 2007-09-10 2009-03-13 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
JP2009224403A (ja) * 2008-03-13 2009-10-01 Toshiba Corp 情報記録素子及びそれを備えた情報記録再生装置
JP5251349B2 (ja) * 2008-08-08 2013-07-31 富士通株式会社 抵抗変化型素子および抵抗変化型素子製造方法
WO2010026634A1 (ja) 2008-09-04 2010-03-11 株式会社 東芝 情報記録再生装置
KR101666831B1 (ko) 2008-11-26 2016-10-17 캘거리 싸이언티픽 인코포레이티드 애플리케이션 프로그램의 상태에 대한 원격 액세스를 제공하기 위한 방법 및 시스템
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
KR20110054088A (ko) * 2009-11-17 2011-05-25 삼성전자주식회사 비휘발성 메모리 소자
US8437173B2 (en) * 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US9741084B2 (en) * 2011-01-04 2017-08-22 Calgary Scientific Inc. Method and system for providing remote access to data for display on a mobile device
KR101463782B1 (ko) * 2011-04-06 2014-11-21 고려대학교 산학협력단 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
HK1199566A1 (en) 2011-08-15 2015-07-03 Calgary Scientific Inc. Non-invasive remote access to an application program
US9596320B2 (en) 2011-09-30 2017-03-14 Calgary Scientific Inc. Uncoupled application extensions including interactive digital surface layer for collaborative remote application sharing and annotating
EP2783483B1 (en) 2011-11-23 2019-08-07 Calgary Scientific Inc. Methods and systems for collaborative remote application sharing and conferencing
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9001550B2 (en) 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
US8964448B2 (en) 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN105679840B (zh) * 2016-04-11 2018-07-13 南京大学 一种新型贴片式忆容器及其制备方法
KR102488678B1 (ko) 2018-07-10 2023-01-13 주식회사 엘지에너지솔루션 산화철의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000049659A1 (en) * 1999-02-17 2000-08-24 International Business Machines Corporation Microelectronic device for storing information and method thereof
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
CN100477225C (zh) * 2004-09-09 2009-04-08 松下电器产业株式会社 电阻变化元件及其制造方法
JP5263856B2 (ja) * 2006-07-26 2013-08-14 独立行政法人産業技術総合研究所 スイッチング素子及びその製造方法

Also Published As

Publication number Publication date
KR100962221B1 (ko) 2010-06-11
US20100012911A1 (en) 2010-01-21
KR20080052590A (ko) 2008-06-11
JP2007053125A (ja) 2007-03-01
WO2007020832A1 (ja) 2007-02-22
US7863594B2 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
JP4854233B2 (ja) スイッチング素子
US8441837B2 (en) Variable resistance nonvolatile memory device
US7777215B2 (en) Resistive memory structure with buffer layer
US7796416B2 (en) Variable resistance element, its manufacturing method and semiconductor memory device comprising the same
Ielmini et al. Thermochemical resistive switching: materials, mechanisms, and scaling projections
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
TWI515726B (zh) 摻雜氮之氧化鎂內的電阻開關
JP5050813B2 (ja) メモリセル
US8310857B2 (en) Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US12295146B2 (en) Selection device and memory device using the same
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
CN101779287A (zh) 电阻变化型非易失性存储装置
JP2008022007A (ja) 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法
Aziz et al. Discrete memristive levels and logic gate applications of Nb2O5 devices
JPWO2013080452A1 (ja) 不揮発性記憶素子および不揮発性記憶装置
WO2012108185A1 (ja) 不揮発性記憶素子の駆動方法及び初期化方法、並びに不揮発性記憶装置
JP5263856B2 (ja) スイッチング素子及びその製造方法
JPWO2019054001A1 (ja) 不揮発性記憶装置、及び駆動方法
Yoon et al. Analysis of copper ion filaments and retention of dual-layered devices for resistance random access memory applications
Chang et al. Investigation on the abnormal resistive switching induced by ultraviolet light exposure based on HfOx film
CN103022346B (zh) 电阻式存储器
TW201401597A (zh) 儲存裝置及儲存單元
CN101599531A (zh) 一种电阻型随机存储器的存储单元及其制备方法
KR101781002B1 (ko) 저항 변화 메모리 소자 및 그 제조방법
Wang et al. Ultra-large resistance ratio of silver programmable metallization cell with stacked silicon oxide films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees