[go: up one dir, main page]

JP4728032B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4728032B2
JP4728032B2 JP2005118565A JP2005118565A JP4728032B2 JP 4728032 B2 JP4728032 B2 JP 4728032B2 JP 2005118565 A JP2005118565 A JP 2005118565A JP 2005118565 A JP2005118565 A JP 2005118565A JP 4728032 B2 JP4728032 B2 JP 4728032B2
Authority
JP
Japan
Prior art keywords
substrate
layer
cutting line
metal layer
original substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005118565A
Other languages
English (en)
Other versions
JP2006302957A (ja
Inventor
泰正 糟谷
貞雅 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005118565A priority Critical patent/JP4728032B2/ja
Priority to KR1020077023205A priority patent/KR20080003802A/ko
Priority to PCT/JP2006/307777 priority patent/WO2006112337A1/ja
Priority to US11/918,211 priority patent/US20090289342A1/en
Priority to CN2006800121029A priority patent/CN101160657B/zh
Priority to TW095113539A priority patent/TW200707666A/zh
Publication of JP2006302957A publication Critical patent/JP2006302957A/ja
Application granted granted Critical
Publication of JP4728032B2 publication Critical patent/JP4728032B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H10W72/0198
    • H10W72/932
    • H10W74/00
    • H10W90/754

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、半導体チップおよびこの半導体チップを支持する支持基板を備える半導体装置およびこのような半導体装置の製造方法に関する。
従来から、半導体チップおよびこの半導体チップを一方面上に支持する支持基板を備え、その支持基板の他方面を実装基板(配線基板)の表面に対向させて、実装基板に実装される半導体装置が知られている。
支持基板は、その半導体チップが接合される一方面に、半導体チップと電気接続される内部端子が形成され、その一方面と反対側の他方面に、実装基板上のランド(電極)との電気接続のための外部端子が形成されている。また、支持基板の端面には、溝が形成されており、内部端子と外部端子とは、その溝の内面に沿って形成された接続配線によって電気的に接続されている。
このような支持基板は、内部端子、外部端子および接続配線などがパターン形成された絶縁性を有する元基板を、格子状に設定された切断ライン(ダイシングライン)に沿って、ダイシングブレードなどの切断工具で切断することにより得られる。より具体的には、元基板の状態において、内部端子は、元基板の一方面上において、切断ラインに跨って形成されている。また、外部端子は、元基板の他方面上において、内部端子と対向する位置に形成されている。さらに、内部端子、元基板および外部端子を貫通するスルーホールが切断ラインを跨いで形成されており、そのスルーホールの内面には、金属めっき層が被着されている。そのため、元基板が切断ラインに沿って切断されると、内部端子および外部端子が切断ラインの両側の支持基板に分断されるとともに、スルーホールが切断ラインの両側の支持基板の端面の溝に分割されて、その溝の内面に被着した接続配線によって内部端子と外部端子とを接続された構成の支持基板が得られる。半導体チップは、たとえば、元基板が支持基板に切り分けられる前に、切断ラインに囲まれた接合領域に接合される。
特許第3214619号公報
ところが、金属からなる外部端子は、延性を有するため、切断工具により切断される際に、元基板の一方面側から他方面側に抜けるように入れられる切断工具に引きづられて延び、いわゆる金属ばりを生じることがある。このような外部端子の金属ばりは、実装基板に対する半導体装置の実装不良を生じるおそれがある。すなわち、金属ばりが実装基板の表面に当接して、半導体装置を実装基板から浮き上がらせることによって、外部端子と実装基板の表面上のランドとの接続不良を生じるおそれがある。
そこで、この発明の目的は、外部端子の金属ばりによる実装不良(外部端子と実装基板上のランドとの接続不良)を生じるおそれがない半導体装置およびそのような半導体装置の製造方法を提供することである。
上記の目的を達成するための請求項1記載の発明は、半導体装置において、半導体チップと、前記半導体チップを一方面上に支持し、直線状の端縁を有するとともに、前記端縁から内方に窪む溝が厚さ方向に貫通して形成された支持基板と、前記支持基板の前記一方面に設けられ、前記半導体チップと電気接続される内部端子と、前記支持基板の前記一方面と反対側の他方面に設けられ、前記支持基板の前記端縁から当該支持基板の内方に向けて延びる外部端子と、前記溝の内面に形成され、前記支持基板の前記一方面および前記他方面間を貫通し、前記内部端子と前記外部端子とを接続する接続配線とを含み、前記外部端子は、前記支持基板の前記端縁に接するように配置され、相対的に小さな厚みを有する薄部と、前記端縁から前記支持基板の内方へ離れた位置に配置され、相対的に大きな厚みを有する厚部とを一体的に備えていることを特徴としている。
この構成によれば、外部端子は、支持基板の端縁に沿って配置され、相対的に小さな厚みを有する薄部と、この薄部に対して内方に配置され、相対的に大きな厚みを有する厚部とを一体的に備えている。すなわち、外部端子は、支持基板の端縁側の部分(薄部)が相対的に薄く形成され、支持基板の内方側の部分(厚部)が相対的に厚く形成されている。そのため、半導体装置の製造時に、外部端子の薄部に金属ばりが生じても、その金属ばりの長さが薄部と厚部との段差以下であれば、半導体装置の実装基板への実装時に、その金属ばりが実装基板の表面に当接することがない。よって、外部端子と実装基板上のランドとの接続不良などの実装不良を生じるおそれがない。
このような構成を有する半導体装置は、たとえば、請求項3に記載されている製造方法により製造することができる。
請求項3に記載の発明は、半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に第1金属めっき層を被着させる第1めっき工程と、前記第1金属めっき層の表面において、前記切断ラインに沿って延び、かつ、前記切断ラインを跨る所定幅の領域(前記他方側金属層よりも幅狭な領域)を除く領域に、第2金属めっき層を被着させる第2めっき工程と、前記第2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴としている。
この方法によれば、元基板の他方面上の他方側金属層の表面に第1金属めっき層が形成された後、その第1金属めっき層の表面において、切断ライン上の所定幅を除く領域に、第2金属めっき層が形成される。その後、切断工具によって、元基板が切断ラインに沿って切断される。
この元基板の切断時に、元基板の他方面において、切断ラインに沿った領域上には、他方側金属層および第1金属めっき層のみが形成され、それ以外の領域上には、他方側金属層、第1金属めっき層および第2金属めっき層が形成されている。すなわち、切断ラインに沿った領域上の金属層は、それ以外の領域上の金属層に比べて、厚みが薄く形成されている。そのため、切断工具を元基板の一方面側から他方面側へ抜けるように移動させることにより、切断ラインに沿った領域上の金属層に金属ばりが生じても、その金属ばりの長さが第2金属めっき層の厚みよりも小さければ、この製造方法によって製造される半導体装置が実装基板に実装される時に、その金属ばりが実装基板の表面に当接することがない。よって、外部端子と実装基板上のランドとの接続不良などの実装不良を生じるおそれがない。
なお、元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が2つに分断され、その分断後の各部分が切断ラインの両側の支持基板の内部端子となる。また、切断ラインに沿った切断によって、連続貫通孔の内面および一方側金属層の連続貫通孔に被着した第1金属めっき層が2つに分断され、その分断後の各部分が、切断ラインの両側の支持基板の内部端子に接続される接続配線となる。さらに、他方側金属層および第1金属めっき層が2つに分断され、各支持基板において、他方側金属層および第1金属めっき層の分断後の各部分ならびに第1金属めっき層に被着した第2金属めっき層が外部端子となる。
また、請求項2記載の発明は、請求項1記載の半導体装置において、前記薄部に対して前記支持基板と反対側に設けられ、前記薄部の厚みと前記厚部の厚みとの差以下の厚みを有するばり防止層をさらに含むことを特徴としている。
このような構成を有する半導体装置は、たとえば、請求項4に記載されている製造方法により製造することができる。
請求項4記載の発明は、半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に第1金属めっき層を被着させる第1めっき工程と、前記第1めっき工程後、前記元基板の前記他方面上に、前記切断ラインを跨り、かつ、前記他方側金属層上の前記第1金属めっき層を前記切断ラインに沿う方向の全幅にわたって覆うように、絶縁性樹脂からなる絶縁樹脂層を形成する絶縁樹脂層形成工程と、前記第1金属めっき層の表面に第2金属めっき層を被着させる第2めっき工程と、前記第2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴としている。
この方法によれば、元基板の他方面上の他方側金属層の表面に第1金属めっき層が形成された後、切断ライン上において、その第1金属めっき層を切断ラインに沿う方向の全幅にわたって覆うように絶縁樹脂層が形成される。そして、第1金属めっき層の表面に第2金属めっき層が形成された後、元基板が切断ラインに沿って切断されることにより支持基板の個片に切り分けられる。
元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が2つに分断され、その分断後の各部分が切断ラインの両側の支持基板の内部端子となる。また、切断ラインに沿った切断によって、連続貫通孔の内面および一方側金属層の連続貫通孔に被着した第1金属めっき層および第2金属めっき層が2つに分断され、その分断後の各部分が、切断ラインの両側の支持基板の内部端子に接続される接続配線となる。さらに、他方側金属層および第1金属めっき層が2つに分断され、各支持基板において、他方側金属層および第1金属めっき層の分断後の各部分ならびに第1金属めっき層に被着した第2金属めっき層が外部端子となる。そして、他方側金属層および第1金属めっき層が分断されるときに、第1金属めっき層上の絶縁樹脂層も2つに分断され、その分断後の絶縁樹脂層の各部分がばり防止層となる。
元基板の切断時に、切断工具が元基板の一方面側から他方面側へ抜けるように移動される。この元基板に対する切断工具の移動方向において、絶縁樹脂層は、第1金属めっき層の下流側に存在している。そのため、第1金属めっき層を構成する金属が切断工具に引きづられて延びることを防止することができ、外部端子に金属ばりが発生することを防止することができる。よって、この方法によって製造される半導体装置は、外部端子に金属ばりを有しておらず、実装基板への実装時に、外部端子と実装基板上のランドとの接続不良などの実装不良を生じるおそれがない。また、金属ばりによる外部端子間での電気的短絡のような不具合を生じるおそれもない。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の構成を図解的に示す斜視図である。この半導体装置は、支持基板1と、支持基板1の一方面1A(図1における上面。以下「上面1A」という。)上に支持される半導体チップ2と、支持基板1の上面1Aおよび半導体チップ2を封止する封止樹脂3とを備えている。
支持基板1は、絶縁性を有する樹脂(たとえば、ガラスエポキシ樹脂)からなり、矩形板状をなしていて、4つの直線状の端縁を有している。
支持基板1の上面1Aには、その一方側および他方側の各端部に、複数(この実施形態では、3個)の内部端子4が各側端縁に沿う方向に所定間隔を空けて配置されている。各内部端子4は、たとえば、銅からなり、支持基板1の上面1Aの端縁から内方に向けて延びる矩形薄板状に形成されている。
また、支持基板1の上面1Aには、それぞれ内部端子4が形成された両端部間の中央部に、たとえば、銅からなる平面視矩形状のダイパッド5が形成されている。このダイパッド5は、各端部における複数の内部端子4の配列方向に沿う方向において、支持基板1とほぼ同じ幅(寸法)を有し、その配列方向と直交する方向において、半導体チップ2とほぼ同じ幅を有している。
一方、支持基板1の上面1Aと反対側の他方面1B(図1における下面。以下「下面1B」という。)には、支持基板1の厚さ方向(上面1Aおよび下面1Bに直交する方向)において各内部端子4と対向する位置およびダイパッド5に対向する複数の位置に、それぞれ外部端子6が形成されている。
各外部端子6は、図2に示すように、支持基板1の下面1Bの直線状の各端縁から支持基板1の内方に向けて延びている。各外部端子6は、支持基板1の下面1Bの直線状の端縁に沿って設けられ、相対的に小さな厚みを有する薄部61と、この薄部61に対して内方に配置され、相対的に大きな厚みを有する厚部62とを一体的に備えている。すなわち、薄部61は、支持基板1の下面1Bの直線状の端縁に接するように配置され、厚部62は、当該直線状の端縁から支持基板1の内方へ離れた位置に配置されている。
各外部端子6の薄部61の下方には、絶縁性樹脂(たとえば、ソルダレジスト)からなるばり防止層18が設けられている。このばり防止層18は、薄部61の厚みと厚部62の厚みとの差(薄部61と厚部62との段差)にほぼ等しい厚みを有し、かつ、外部端子6の長手方向において薄部61と同じ幅を有している。これによって、ばり防止層18の表面(下面)は、外部端子6の厚部62の表面(下面)と同一平面上に位置し、その厚部62の表面に段差なく連続している。
支持基板1の4つの端面1Cには、各外部端子6および支持基板1を厚さ方向に貫通しつつ、支持基板1の直線状の端縁から支持基板1の内方に窪む断面半円形状の溝7が形成されている。
各溝7の内面には、金属薄層からなる接続配線8が形成されている。各接続配線8は、支持基板1の上面1A側の端部(上端部)が内部端子4またはダイパッド5に接続されている。また、各接続配線8は、図2に示すように、下面1B側の端部(下端部)が外部端子6に接続されている。これにより、内部端子4とこれに対向する外部端子6とが接続配線8を介して電気的に接続され、ダイパッド5とこれに対向する外部端子6とが接続配線8を介して電気的に接続されている。
半導体チップ2は、図1に示すように、その機能素子が形成されている側の表面(デバイス形成面)を上方に向けた状態で、ダイパッド5上にダイボンディングされている。半導体チップ2の表面には、複数(この実施形態では、6個)のパッド9が形成されている。各パッド9は、ボンディングワイヤ10によって内部端子4に電気接続(ワイヤボンディング)されている。
そして、この半導体装置は、支持基板1の下面1Bを図示しない実装基板(配線基板)に対向させて、その実装基板上のランド(電極)に外部端子6を接合させることにより、実装基板に対する実装が達成される。
図3A〜図3Gは、この半導体装置の製造方法を説明するための図である。この半導体装置は、たとえば、支持基板1に切り分けられる前のより大きな元基板11の状態において、その元基板11の一方面(上面)11A上に半導体チップ2を接合した後、各半導体チップ2の周囲を取り囲む格子状に設定された切断ライン(ダイシングライン)Lに沿って、ダイシングブレードなどの切断工具12で元基板11を切断することにより得られる。
たとえば、元基板11の上面11Aおよびその反対側の他方面(下面)11Bには、当初、それぞれ全面に金属層(たとえば、銅層)が形成されている。そして、各金属層をパターニングすることによって、元基板11の上面11Aには、複数の上側金属層13が切断ラインLに跨って形成され、下面11Bには、各上側金属層13と元基板11の厚さ方向(上面11Aおよび下面11Bと直交する方向)に対向する位置に、それぞれ下側金属層14が切断ラインLに跨って形成される。
その後、図3Aおよび図3Bに示すように、各下側金属層14および元基板11を連続して貫通する断面楕円形状の連続貫通孔15が切断ラインLに跨る位置に形成される。この連続貫通孔15は、たとえば、元基板11の下面11B側からのレーザ加工またはエッチング加工によって形成することができる。
つづいて、元基板11の下面11B側からの銅めっきによって、図3Cに示すように、下側金属層14の表面(下面)、連続貫通孔15の内面および上側金属層13の連続貫通孔15に臨む部分に、銅めっき層16が形成(被着)される。
その後、図3Dおよび図3Eに示すように、切断ラインLを跨り、かつ、下側金属層14の表面に被着している銅めっき層16を切断ラインLに沿う方向の全幅にわたって覆うように、絶縁性樹脂からなる絶縁樹脂層19が形成される。
この絶縁樹脂層19の形成後は、元基板11の下面11B側からのニッケルめっきおよび金めっきが連続して行われる。これによって、図3Fに示すように、銅めっき層16の表面に、ニッケルめっき層および金めっき層が積層されてなるニッケル/金めっき層17が形成(被着)される。このめっき工程は、元基板11の下面11B上におけるニッケル/金めっき層17の表面(下面)が絶縁樹脂層19の表面(下面)とほぼ同一平面上に位置するまで続けられる。
そして、ニッケル/金めっき層17の形成後は、元基板11の上面11Aの各ダイパッド5上に半導体チップ2が接合され、各半導体チップ2のパッド9がボンディングワイヤ10によって内部端子4に電気接続された後、図3Gに示すように、切断工具12が元基板11の上面11A側から下面11B側に抜けるように入れられて、元基板11が切断ラインLに沿って切断されて、元基板11が支持基板1の個片に切り分けられる。
この切断によって、図4に示すように、切断ラインLに跨る上側金属層13が2つに分断され、その分断後の各部分が切断ラインLの両側の支持基板1の内部端子4となる。また、切断ラインLに沿った切断によって、切断ラインLに跨る連続貫通孔15は、その切断ラインLの両側の支持基板1の端面1Cの溝7として分割される。このとき、連続貫通孔15(溝7)の内面および上側金属層13の連続貫通孔15に被着した銅めっき層16およびニッケル/金めっき層17が2つに分断され、その分断後の各部分が、切断ラインLの両側の支持基板1の内部端子4に接続される接続配線8となる。さらに、下側金属層14および銅めっき層16が2つに分断され、各支持基板1において、それらの分断後の各部分およびその表面に被着したニッケル/金めっき層17が外部端子6となる。さらにまた、下側金属層14および銅めっき層16とともに、切断ラインLに跨る絶縁樹脂層19が2つに分断され、その分断後の各部分が切断ラインLの両側の支持基板1のばり防止層18となる。そして、外部端子6において、支持基板1の下面1Bとばり防止層18とに挟まれた部分が、相対的に小さな厚みを有する薄部61となり、ばり防止層18と接触していない部分が、相対的に大きな厚みを有する厚部62となる。
以上のように、元基板11の下面11B上の下側金属層14の表面に銅めっき層16が形成された後、切断ラインL上において、その銅めっき層16を切断ラインLに沿う方向の全幅にわたって覆うように絶縁樹脂層19が形成される。そして、銅めっき層16の表面にニッケル/金めっき層17が形成された後、元基板11が切断ラインLに沿って切断されることにより支持基板1の個片に切り分けられる。
元基板11の切断時に、切断工具12が元基板11の上面11A側から下面11B側へ抜けるように移動される。この元基板11に対する切断工具12の移動方向において、絶縁樹脂層19は、銅めっき層16の下流側に存在している。そのため、銅めっき層16を構成する金属が切断工具12に引きづられて延びることを防止することができ、外部端子6に金属ばりが発生することを防止することができる。よって、この半導体装置は、外部端子6に金属ばりを有しておらず、実装基板への実装時に、外部端子6と実装基板上のランドとの接続不良などの実装不良を生じるおそれがない。また、金属ばりによる外部端子間での電気的短絡のような不具合を生じるおそれもない。
以上、この発明の一実施形態を説明したが、この発明は他の形態で実施することもできる。たとえば、上記の実施形態では、各外部端子6の薄部61の下方に設けられているばり防止層18が、薄部61の厚みと厚部62の厚みとの差にほぼ等しい厚みを有し、かつ、外部端子6の長手方向において薄部61と同じ幅を有しているとした。しかしながら、ばり防止層18の厚みは、薄部61の厚みと厚部62の厚みとの差よりも小さくてもよい。また、外部端子6の長手方向において、ばり防止層18の幅は、薄部61の幅よりも小さくてもよい。すなわち、ばり防止層18は、外部端子6の薄部61と厚部62との段差によって形成される空間内に収まるように設けられていればよい。
また、ばり防止層18は必ずしも必要というわけではなく、ばり防止層18が省略されてもよい。ばり防止層18を省略した構成の半導体装置は、たとえば、図3Cに示すように、下側金属層14の表面、連続貫通孔15の内面および上側金属層13の連続貫通孔15に臨む部分に、銅めっき層16を形成した後、図3Dおよび図3Eに示す絶縁樹脂層19を形成する工程を行わずに、その銅めっき層16の表面において、切断ラインLに沿って延び、かつ、切断ラインLを跨る所定幅の領域を除く領域に、ニッケル/金めっき層17を形成することによって作製することができる。ばり防止層18を省略した構成であっても、外部端子6が薄部61および厚部62を有しているので、半導体装置の製造時に、たとえ外部端子6の薄部61に金属ばりが生じたとしても、その金属ばりの長さが薄部61と厚部62との段差以下であれば、半導体装置の実装基板への実装時に、その金属ばりが実装基板の表面に当接することがない。よって、外部端子と実装基板上のランドとの接続不良などの実装不良を生じるおそれがない。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の構成を図解的に示す斜視図である。 図1に示す半導体装置の接続配線の近傍の斜視図である。 図1に示す半導体装置の製造方法(連続貫通孔を形成する工程)を説明するための図であって、支持基板の下面を図解的に示している。 図1に示す半導体装置の製造方法(連続貫通孔を形成する工程)を説明するための図であって、図3Aに示す切断線A−Aで半導体装置を切断したときの断面図である。 図1に示す半導体装置の製造方法(銅めっき層を形成する工程(第1めっき工程))を説明するための図であって、図3Aに示す切断線A−Aで半導体装置を切断したときの断面図である。 図1に示す半導体装置の製造方法(絶縁樹脂層を形成する工程(絶縁樹脂層形成工程))を説明するための図であって、支持基板の下面を図解的に示している。 図1に示す半導体装置の製造方法(絶縁樹脂層形成工程)を説明するための図であって、図3Dに示す切断線B−Bで半導体装置を切断したときの断面図である。 図1に示す半導体装置の製造方法(ニッケル/金めっき層を形成する工程(第2めっき工程))を説明するための図であって、図3Dに示す切断線B−Bで半導体装置を切断したときの断面図である。 図1に示す半導体装置の製造方法(元基板を支持基板の個片に切り分ける工程(切断工程))を説明するための図であって、図3Dに示す切断線B−Bで半導体装置を切断したときの断面図である。 図1に示す半導体装置の端部の断面図である。
符号の説明
1 支持基板
1A 上面(一方面)
1B 下面(他方面)
2 半導体チップ
4 内部端子
5 ダイパッド(内部端子)
6 外部端子
8 接続配線
11 元基板
11A 上面(一方面)
11B 下面(他方面)
12 切断工具
13 上側金属層(一方側金属層)
14 下側金属層(他方側金属層)
15 連続貫通孔
16 銅めっき層(第1金属めっき層)
17 ニッケル/金めっき層(第2金属めっき層)
18 ばり防止層
19 絶縁樹脂層
61 薄部
62 厚部
L 切断ライン

Claims (4)

  1. 半導体チップと、
    前記半導体チップを一方面上に支持し、直線状の端縁を有するとともに、前記端縁から内方に窪む溝が厚さ方向に貫通して形成された支持基板と、
    前記支持基板の前記一方面に設けられ、前記半導体チップと電気接続される内部端子と、
    前記支持基板の前記一方面と反対側の他方面に設けられ、前記支持基板の前記端縁から当該支持基板の内方に向けて延びる外部端子と、
    前記溝の内面に形成され、前記支持基板の前記一方面および前記他方面間を貫通し、前記内部端子と前記外部端子とを接続する接続配線とを含み、
    前記外部端子は、前記支持基板の前記端縁に接するように配置され、相対的に小さな厚みを有する薄部と、前記端縁から前記支持基板の内方へ離れた位置に配置され、相対的に大きな厚みを有する厚部とを一体的に備えていることを特徴とする、半導体装置。
  2. 前記薄部に対して前記支持基板と反対側に設けられ、前記薄部の厚みと前記厚部の厚みとの差以下の厚みを有するばり防止層をさらに含むことを特徴とする、請求項1記載の半導体装置。
  3. 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、
    絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、
    前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、
    前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、
    前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に第1金属めっき層を被着させる第1めっき工程と、
    前記第1金属めっき層の表面において、前記切断ラインに沿って延び、かつ、前記切断ラインを跨る所定幅の領域を除く領域に、第2金属めっき層を被着させる第2めっき工程と、
    前記第2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴とする、半導体装置の製造方法。
  4. 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、
    絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、
    前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、
    前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、
    前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に第1金属めっき層を被着させる第1めっき工程と、
    前記第1めっき工程後、前記元基板の前記他方面上に、前記切断ラインを跨り、かつ、前記他方側金属層上の前記第1金属めっき層を前記切断ラインに沿う方向の全幅にわたって覆うように、絶縁性樹脂からなる絶縁樹脂層を形成する絶縁樹脂層形成工程と、
    前記第1金属めっき層の表面に第2金属めっき層を被着させる第2めっき工程と、
    前記第2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴とする、半導体装置の製造方法。
JP2005118565A 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法 Expired - Lifetime JP4728032B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005118565A JP4728032B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法
KR1020077023205A KR20080003802A (ko) 2005-04-15 2006-04-12 반도체 장치 및 반도체 장치의 제조 방법
PCT/JP2006/307777 WO2006112337A1 (ja) 2005-04-15 2006-04-12 半導体装置および半導体装置の製造方法
US11/918,211 US20090289342A1 (en) 2005-04-15 2006-04-12 Semiconductor Device and Semiconductor Device Manufacturing Method
CN2006800121029A CN101160657B (zh) 2005-04-15 2006-04-12 半导体装置及半导体装置的制造方法
TW095113539A TW200707666A (en) 2005-04-15 2006-04-14 Semiconductor device and semiconductor device production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005118565A JP4728032B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006302957A JP2006302957A (ja) 2006-11-02
JP4728032B2 true JP4728032B2 (ja) 2011-07-20

Family

ID=37470944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005118565A Expired - Lifetime JP4728032B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4728032B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022039128A (ja) * 2020-08-28 2022-03-10 ローム株式会社 電子部品
CN112642929A (zh) * 2020-12-03 2021-04-13 上海华源复合新材料有限公司 一种金属复合板圆孔翻边工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313157A (ja) * 1997-05-12 1998-11-24 Alps Electric Co Ltd プリント基板
JP2000307200A (ja) * 1999-04-23 2000-11-02 Kyocera Corp 多数個取りセラミック配線基板
JP2001177002A (ja) * 1999-10-05 2001-06-29 Murata Mfg Co Ltd モジュール基板及びその製造方法

Also Published As

Publication number Publication date
JP2006302957A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
TWI488548B (zh) 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法
JP2000196000A (ja) チップ電子部品及びその製造方法
JP7382354B2 (ja) 半導体装置、および、半導体装置の製造方法
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
JP2007095927A (ja) 配線基板およびその製造方法
JP5295807B2 (ja) 配線基板多数個取り用の母基板
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
US7171744B2 (en) Substrate frame
JP5189672B2 (ja) 部品内蔵基板およびその製造方法
JP2013171912A (ja) 発光装置
JP2012156195A (ja) 電子装置
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
JP2014022486A (ja) ワイヤボンディング構造、及びその製造方法
WO2015093593A1 (ja) 電子装置
KR102267167B1 (ko) 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조
JP2017037863A (ja) 電子装置
JP4875844B2 (ja) 半導体装置の製造方法
JP5037398B2 (ja) 半導体装置
JP2018088442A (ja) プリント配線板およびその製造方法
JP2018082111A (ja) プリント配線板およびプリント配線板の製造方法
KR20260014786A (ko) 회로 기판 및 회로 기판의 제조 방법
JP2005093559A (ja) 半導体パッケージ及びその製造方法
JP2005223153A (ja) 積層基板、及びその製造方法
KR20080055656A (ko) 회로 기판과 그 제조 방법
JP2011018818A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3