JP4728032B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4728032B2 JP4728032B2 JP2005118565A JP2005118565A JP4728032B2 JP 4728032 B2 JP4728032 B2 JP 4728032B2 JP 2005118565 A JP2005118565 A JP 2005118565A JP 2005118565 A JP2005118565 A JP 2005118565A JP 4728032 B2 JP4728032 B2 JP 4728032B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- cutting line
- metal layer
- original substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H10W72/0198—
-
- H10W72/932—
-
- H10W74/00—
-
- H10W90/754—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
支持基板は、その半導体チップが接合される一方面に、半導体チップと電気接続される内部端子が形成され、その一方面と反対側の他方面に、実装基板上のランド(電極)との電気接続のための外部端子が形成されている。また、支持基板の端面には、溝が形成されており、内部端子と外部端子とは、その溝の内面に沿って形成された接続配線によって電気的に接続されている。
請求項3に記載の発明は、半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に第1金属めっき層を被着させる第1めっき工程と、前記第1金属めっき層の表面において、前記切断ラインに沿って延び、かつ、前記切断ラインを跨る所定幅の領域(前記他方側金属層よりも幅狭な領域)を除く領域に、第2金属めっき層を被着させる第2めっき工程と、前記第2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴としている。
この元基板の切断時に、元基板の他方面において、切断ラインに沿った領域上には、他方側金属層および第1金属めっき層のみが形成され、それ以外の領域上には、他方側金属層、第1金属めっき層および第2金属めっき層が形成されている。すなわち、切断ラインに沿った領域上の金属層は、それ以外の領域上の金属層に比べて、厚みが薄く形成されている。そのため、切断工具を元基板の一方面側から他方面側へ抜けるように移動させることにより、切断ラインに沿った領域上の金属層に金属ばりが生じても、その金属ばりの長さが第2金属めっき層の厚みよりも小さければ、この製造方法によって製造される半導体装置が実装基板に実装される時に、その金属ばりが実装基板の表面に当接することがない。よって、外部端子と実装基板上のランドとの接続不良などの実装不良を生じるおそれがない。
このような構成を有する半導体装置は、たとえば、請求項4に記載されている製造方法により製造することができる。
図1は、この発明の一実施形態に係る半導体装置の構成を図解的に示す斜視図である。この半導体装置は、支持基板1と、支持基板1の一方面1A(図1における上面。以下「上面1A」という。)上に支持される半導体チップ2と、支持基板1の上面1Aおよび半導体チップ2を封止する封止樹脂3とを備えている。
支持基板1の上面1Aには、その一方側および他方側の各端部に、複数(この実施形態では、3個)の内部端子4が各側端縁に沿う方向に所定間隔を空けて配置されている。各内部端子4は、たとえば、銅からなり、支持基板1の上面1Aの端縁から内方に向けて延びる矩形薄板状に形成されている。
各外部端子6は、図2に示すように、支持基板1の下面1Bの直線状の各端縁から支持基板1の内方に向けて延びている。各外部端子6は、支持基板1の下面1Bの直線状の端縁に沿って設けられ、相対的に小さな厚みを有する薄部61と、この薄部61に対して内方に配置され、相対的に大きな厚みを有する厚部62とを一体的に備えている。すなわち、薄部61は、支持基板1の下面1Bの直線状の端縁に接するように配置され、厚部62は、当該直線状の端縁から支持基板1の内方へ離れた位置に配置されている。
各溝7の内面には、金属薄層からなる接続配線8が形成されている。各接続配線8は、支持基板1の上面1A側の端部(上端部)が内部端子4またはダイパッド5に接続されている。また、各接続配線8は、図2に示すように、下面1B側の端部(下端部)が外部端子6に接続されている。これにより、内部端子4とこれに対向する外部端子6とが接続配線8を介して電気的に接続され、ダイパッド5とこれに対向する外部端子6とが接続配線8を介して電気的に接続されている。
図3A〜図3Gは、この半導体装置の製造方法を説明するための図である。この半導体装置は、たとえば、支持基板1に切り分けられる前のより大きな元基板11の状態において、その元基板11の一方面(上面)11A上に半導体チップ2を接合した後、各半導体チップ2の周囲を取り囲む格子状に設定された切断ライン(ダイシングライン)Lに沿って、ダイシングブレードなどの切断工具12で元基板11を切断することにより得られる。
つづいて、元基板11の下面11B側からの銅めっきによって、図3Cに示すように、下側金属層14の表面(下面)、連続貫通孔15の内面および上側金属層13の連続貫通孔15に臨む部分に、銅めっき層16が形成(被着)される。
この絶縁樹脂層19の形成後は、元基板11の下面11B側からのニッケルめっきおよび金めっきが連続して行われる。これによって、図3Fに示すように、銅めっき層16の表面に、ニッケルめっき層および金めっき層が積層されてなるニッケル/金めっき層17が形成(被着)される。このめっき工程は、元基板11の下面11B上におけるニッケル/金めっき層17の表面(下面)が絶縁樹脂層19の表面(下面)とほぼ同一平面上に位置するまで続けられる。
1A 上面(一方面)
1B 下面(他方面)
2 半導体チップ
4 内部端子
5 ダイパッド(内部端子)
6 外部端子
8 接続配線
11 元基板
11A 上面(一方面)
11B 下面(他方面)
12 切断工具
13 上側金属層(一方側金属層)
14 下側金属層(他方側金属層)
15 連続貫通孔
16 銅めっき層(第1金属めっき層)
17 ニッケル/金めっき層(第2金属めっき層)
18 ばり防止層
19 絶縁樹脂層
61 薄部
62 厚部
L 切断ライン
Claims (4)
- 半導体チップと、
前記半導体チップを一方面上に支持し、直線状の端縁を有するとともに、前記端縁から内方に窪む溝が厚さ方向に貫通して形成された支持基板と、
前記支持基板の前記一方面に設けられ、前記半導体チップと電気接続される内部端子と、
前記支持基板の前記一方面と反対側の他方面に設けられ、前記支持基板の前記端縁から当該支持基板の内方に向けて延びる外部端子と、
前記溝の内面に形成され、前記支持基板の前記一方面および前記他方面間を貫通し、前記内部端子と前記外部端子とを接続する接続配線とを含み、
前記外部端子は、前記支持基板の前記端縁に接するように配置され、相対的に小さな厚みを有する薄部と、前記端縁から前記支持基板の内方へ離れた位置に配置され、相対的に大きな厚みを有する厚部とを一体的に備えていることを特徴とする、半導体装置。 - 前記薄部に対して前記支持基板と反対側に設けられ、前記薄部の厚みと前記厚部の厚みとの差以下の厚みを有するばり防止層をさらに含むことを特徴とする、請求項1記載の半導体装置。
- 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、
絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、
前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、
前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、
前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に第1金属めっき層を被着させる第1めっき工程と、
前記第1金属めっき層の表面において、前記切断ラインに沿って延び、かつ、前記切断ラインを跨る所定幅の領域を除く領域に、第2金属めっき層を被着させる第2めっき工程と、
前記第2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴とする、半導体装置の製造方法。 - 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、
絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、
前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、
前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、
前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に第1金属めっき層を被着させる第1めっき工程と、
前記第1めっき工程後、前記元基板の前記他方面上に、前記切断ラインを跨り、かつ、前記他方側金属層上の前記第1金属めっき層を前記切断ラインに沿う方向の全幅にわたって覆うように、絶縁性樹脂からなる絶縁樹脂層を形成する絶縁樹脂層形成工程と、
前記第1金属めっき層の表面に第2金属めっき層を被着させる第2めっき工程と、
前記第2めっき工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴とする、半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005118565A JP4728032B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置および半導体装置の製造方法 |
| KR1020077023205A KR20080003802A (ko) | 2005-04-15 | 2006-04-12 | 반도체 장치 및 반도체 장치의 제조 방법 |
| PCT/JP2006/307777 WO2006112337A1 (ja) | 2005-04-15 | 2006-04-12 | 半導体装置および半導体装置の製造方法 |
| US11/918,211 US20090289342A1 (en) | 2005-04-15 | 2006-04-12 | Semiconductor Device and Semiconductor Device Manufacturing Method |
| CN2006800121029A CN101160657B (zh) | 2005-04-15 | 2006-04-12 | 半导体装置及半导体装置的制造方法 |
| TW095113539A TW200707666A (en) | 2005-04-15 | 2006-04-14 | Semiconductor device and semiconductor device production method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005118565A JP4728032B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006302957A JP2006302957A (ja) | 2006-11-02 |
| JP4728032B2 true JP4728032B2 (ja) | 2011-07-20 |
Family
ID=37470944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005118565A Expired - Lifetime JP4728032B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4728032B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022039128A (ja) * | 2020-08-28 | 2022-03-10 | ローム株式会社 | 電子部品 |
| CN112642929A (zh) * | 2020-12-03 | 2021-04-13 | 上海华源复合新材料有限公司 | 一种金属复合板圆孔翻边工艺 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313157A (ja) * | 1997-05-12 | 1998-11-24 | Alps Electric Co Ltd | プリント基板 |
| JP2000307200A (ja) * | 1999-04-23 | 2000-11-02 | Kyocera Corp | 多数個取りセラミック配線基板 |
| JP2001177002A (ja) * | 1999-10-05 | 2001-06-29 | Murata Mfg Co Ltd | モジュール基板及びその製造方法 |
-
2005
- 2005-04-15 JP JP2005118565A patent/JP4728032B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006302957A (ja) | 2006-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI488548B (zh) | 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法 | |
| JP2000196000A (ja) | チップ電子部品及びその製造方法 | |
| JP7382354B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| US20090289342A1 (en) | Semiconductor Device and Semiconductor Device Manufacturing Method | |
| JP2007095927A (ja) | 配線基板およびその製造方法 | |
| JP5295807B2 (ja) | 配線基板多数個取り用の母基板 | |
| JP4728032B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7171744B2 (en) | Substrate frame | |
| JP5189672B2 (ja) | 部品内蔵基板およびその製造方法 | |
| JP2013171912A (ja) | 発光装置 | |
| JP2012156195A (ja) | 電子装置 | |
| JP4723275B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2014022486A (ja) | ワイヤボンディング構造、及びその製造方法 | |
| WO2015093593A1 (ja) | 電子装置 | |
| KR102267167B1 (ko) | 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조 | |
| JP2017037863A (ja) | 電子装置 | |
| JP4875844B2 (ja) | 半導体装置の製造方法 | |
| JP5037398B2 (ja) | 半導体装置 | |
| JP2018088442A (ja) | プリント配線板およびその製造方法 | |
| JP2018082111A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| KR20260014786A (ko) | 회로 기판 및 회로 기판의 제조 방법 | |
| JP2005093559A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2005223153A (ja) | 積層基板、及びその製造方法 | |
| KR20080055656A (ko) | 회로 기판과 그 제조 방법 | |
| JP2011018818A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |