JP4725763B2 - 半導体素子形成用板状基体の製造方法 - Google Patents
半導体素子形成用板状基体の製造方法 Download PDFInfo
- Publication number
- JP4725763B2 JP4725763B2 JP2003391848A JP2003391848A JP4725763B2 JP 4725763 B2 JP4725763 B2 JP 4725763B2 JP 2003391848 A JP2003391848 A JP 2003391848A JP 2003391848 A JP2003391848 A JP 2003391848A JP 4725763 B2 JP4725763 B2 JP 4725763B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- compound semiconductor
- nitride
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
今、Si基板を使用する場合について述べたが、半導体素子を形成するための窒化物系化合物半導体に対してSi基板と同様に比較的大きな線膨張係数の差を有している別の基板を使用した板状基体においても、Si基板を使用した板状基体と同様な問題がある。
Si基板を用意する工程と、
Si基板の上に窒化物系化合物半導体をエピタキシャル成長させてバッファ領域を得る工程と、
前記バッファ領域の上に窒化物系化合物半導体をエピタキシャル成長させて半導体素子を形成するための主半導体領域を得る工程とを備え、
前記バッファ領域を得る工程は、前記Si基板の上に第1の窒化物系化合物半導体をエピタキシャル成長させて第1の層(21)を形成する第1の工程と、前記第1の層(21)の上に第2の窒化物系化合物半導体をエピタキシャル成長させて第2の層(22)を形成する第2の工程と、前記第2の層(22)の上に第3の窒化物系化合物半導体をエピタキシャル成長させて第3の層(23)を形成すると同時に前記第2の層(22)に複数の空所を生じさせる第3の工程とを有し、
前記第1の層(21)は、
化学式 Al x M y Ga 1-x-y N
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される窒化物系化合物半導体から成り、
前記第2の層(22)は、
化学式 Al a M b Ga 1-a-b N
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成り、
前記第3の層(23)は、
化学式 Al x M y Ga 1-x-y N
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成り、
前記第3の層(23)を形成する時に、窒化物系化合物半導体形成材料の単位時間当たりの供給量を前記第1の層(21)を形成する時の窒化物系化合物半導体形成材料の単位時間当たりの供給量よりも低減することによって前記第3の層(23)の成長レートを前記第1の層(21)の成長レートよりも低くして前記第3の層(23)を前記第2の層(22)の上に分散して形成し、前記第2の層(22)の前記第3の層(23)で覆われていない部分を反応室内のガスによってエッチングすることを特徴とする半導体素子形成用板状基体の製造方法に係るものである。
また、基体の反りが低減し、且つクラックや転位が低減する効果が得られる他に、空所を有するバッファ領域及び主半導体領域をエピタキシャル成長技術で順次に形成するので、生産性に優れているという効果も得られる。
この実施例ではp型のシリコン基板2に対してn型のバッファ領域3が接触しているが、基板2とバッファ領域3とはヘテロ接合であり且つ両者間に合金化領域(図示せず)が生じているので、順方向バイアス電圧が両者に印加された時の接合部における電圧降下は小さい。なお、シリコン基板2にn型不純物をドープし、この上にn型のバッファ領域3を形成することも勿論可能である。
化学式 AlxMyGa1-x-yN
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される材料にn型不純物がドープされたものから成る。即ち、第1の層21は、それぞれn型不純物がドープされたAlN(窒化アルミニウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された材料から成ることが望ましい。第1の層21の厚さは量子力学的トンネル効果を得ることができる例えば0.5〜5nmである。
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される材料にn型不純物がドープされたものから成る。即ち、第2の層22は、GaN(窒化ガリウム)、InGaN(窒化ガリウム インジウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)及びAlInGaN(窒化ガリウム インジウム アルミニウム)から選択された材料から成ることが望ましい。
但し、第2の層22にAlが含まれる場合には、Alの割合を第1の層21の割合よりも小さくする。また、気相成長時における第2の層22のエッチング速度は第3の層23のエッチング速度よりも大きい。換言すれば、第2の層22におけるN(窒素元素)の解離速度(離脱容易性)が第3の層23におけるそれよりも高くなっている。応力緩和効果を大きくするためには第2の層22の厚みを大きくすることが望ましい。しかし、厚くなり過ぎると、第3の層23の平坦性が悪くなる。従って、第2の層22の好ましい厚さは5〜500nmであり、より好ましい厚さは50〜250nmであり、更に第3の層23よりも厚く設定される。空所24の深さは第2の層22の厚さ5〜500nm以下であり、この入口の最大径又は幅は5〜500nm程度である。
化学式 AlxMyGa1-x-yN
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される材料にn型不純物がドープされたものから成ることが望ましい。第3の層23の厚さは量子力学的トンネル効果を得ることができる例えば0.5〜5nmである。
第2、第4、及び第6のバッファ領域32、34、36、の最も下の第1の層21をこの下側のバッファ領域31、33、35の一部と考えることができる。この場合には、図1のGaNから成る第2の層22が第1の層となり、AlNから成る第3の層23が第2の層となる。
化学式 AlxMyGa1-x-yN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、0<x≦1、
0≦y<1、
x+y≦1
を満足させる数値、
で示される窒化物系化合物半導体から成り、
例えば量子力学的トンネル効果を得ることができる0.5〜5nmの厚さを有する。
化学式 AlaMbGa1-a-bN
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、0<a≦1、
0≦b<1、
a+b≦1
a<x
を満足する数値、
で示されるから成り、例えば25nmの厚さを有する。
化学式AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物系化合物半導体にn型不純物をドーピングしたもので形成される。この実施例のn型窒化物系化合物半導体層41は化学式のx=0、y=0に相当するn型GaNから成り、厚さ約2μmを有する。このn型窒化物系化合物半導体層41を、発光ダイオードのnクラッド層と呼ぶこともできる。
化学式AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物系化合物半導体で形成される。この実施例では活性層42が窒化ガリウム インジウム(InGaN)で形成されている。なお、図1では活性層42が1つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層42を1つの層で構成することもできる。また、この実施例では活性層42に導電型決定不純物がドーピングされていないが、p型又はn型不純物をドーピングすることができる。
化学式AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物系化合物半導体にp型不純物をドーピングしたもので形成され、pクラッド層として機能する。この実施例では、p型窒化物系化合物半導体層43が厚さ500nmのp型GaNで形成されており、光透過性を有する。
主半導体領域4を構成するn型窒化物系化合物半導体層41、活性層42及びp型窒化物系化合物半導体層43は、バッファ領域3を介してシリコン基板2の上に形成されているので、その結晶性及び平坦性は比較的良好である。
まず、ミラー指数で示す結晶の面方位において(111)面とされた主面を有し、且つ直径5.08〜12.7cm(2〜5インチ)、厚さ500μmを有するp型シリコン基板2を用意する。
(1) 直径が5.08cm(2インチ)の板状基体1の図3で破線で示すような反り量は10μmであり、前述の特許文献1の板状基体の反り量50μmよりも大幅に小さくなった。また、直径が12.7cm(5インチ)の板状基体1の反り量は50μmであり、前述の特許文献1の板状基体の反り量よりも大幅に小さくなった。これにより、フォトリソグラフィー工程等における不良発生が少なくなり、半導体素子の製造歩留りを大幅に向上できる。
(2) シリコン基板2の表面から主半導体領域4の表面まで貫通する転位密度は5×109cm-2であり、特許文献1の1×1010cm-2よりも大幅に小さい。従って、主半導体領域4の結晶性を向上できる。
(3) 主半導体領域4の表面は、前記特許文献1よりも良い平坦性を有し且つクラックも発生しなかった。
(4) 発光素子の発光波長470nmにおける光出力は、第1及び第2の電極5、6間の電流が20mAの場合に前記特許文献1の約2倍になった。また、この時の動作電圧は3.4Vであった。発光効率の向上に次の(a)(b)(c)が寄与している。
(a) 活性層42の応力緩和によって内部量子効率即ち活性層42内の発光効率が向上する。
(b) 主半導体領域4の転位密度低減効果によって内部量子効率即ち発光効率が増加する。
(c) 空所24が光屈折に寄与し、主半導体領域4の表面側への光取り出し効率が増加する。
(5) 空所24を有する第2、第4及び第6のバッファ領域32、34、36が板状基体1の厚み方向に分けて配置され、それぞれの間に空所を有さない第3及び第5のバッファ領域33、35が配置されているので、平坦性及び結晶性を良好に保ちつつ反りを抑制することができる。
(6) 第1及び第7のバッファ領域31、37を設けることによって主半導体領域4の平坦性及び結晶性が更に改善される。
(7) 結晶性改善及び平坦性改善に寄与する第1及び第3の層21、23と第1の窒化物系化合物半導体層25は量子力学的トンネル効果を得ることができる厚みに形成されているので、第1及び第2の電極5、6間の電流通路を良好に形成することができる。
(8) バッファ領域3及び主半導体領域4を同一の反応室を使用して連続的に形成するので、製造工程がさほど複雑にならない。
なお、図5の第1の層21と第3の層23とのいずれか一方又は両方を省くこともできる。即ち、主半導体領域4と基板2との間に空所24を有する第2の層22のみを介在させることができる。また、バッファ領域3aと基板2との間の抵抗を低減するために第1の層21と基板2との間に例えばAlaInbGa1-a-bN、a、bは任意の数値、で示す材料から成るn型窒化物系化合物半導体層を介在させることができる。
SiO2から成る絶縁膜46は主半導体領域4aの表面を覆っている。
とすることができる。
上述の処理の時に、第3の層23aの微小クラック50を介してGaNから成る第2の層22が雰囲気に接する。この結果、第2の層22においてN(窒素)のGaからの離脱即ち解離が生じ、図10(B)に説明的に示す多数の空所24が第2の層22に生じる。
図10(B)の窒化物系化合物半導体層26aはバッファ層として利用されているが、これを主半導体領域4の一部として使用することもできる。
(1)図1、図5〜図8及び図10の主半導体領域4は発光ダイオードを構成する層を含み、図9の主半導体領域4aはHEMTを構成する層を含むが、これ等の主半導体領域4、4aの代りに、トランジスタ、電界効果トランジスタ、整流ダイオード等の別の半導体素子を構成するための主半導体領域を形成することができる。
(2)各実施例のシリコン基板2、2aの代りに、サファイア基板、Si化合物基板、ZnO基板、NdGaO3基板、GaAs基板等を使用することができる。また、第2の層22をGaNで形成する代りに、AlN、GaInN、AlGaN、AlInGaN、BN、BGaN、BAlN、BAlGaN、AlSiCN、GaAsN、InAsN、InGaAsN、GaPN、InPN、GaInPN等の窒化物系化合物半導体を使用することができる。
(3)図3、図6、図7、図8、図9の第1、第3、第5及び第7のバッファ領域31又は31a、33又は33a、35又は35a、37又は37aの内のいずれか1つ又は複数又は全部を多層構造のバッファ領域とする代りに、例えばGaN又は前述したAlaMbGa1-a-bNから成る単一層の窒化物系化合物半導体層とすることができる。この1層の窒化物系化合物半導体層をバッファ領域とする場合には、この厚さを好ましくは0.5〜50nm、より好ましくは10〜30nmとする。
2、2a シリコン基板
3〜3f バッファ領域
32、34、36、32a、34a、36a 空所を有するバッファ領域
31、33、35、37、31a、33a、35a、37a 空所を有さないバッファ領域
4 主半導体領域
41 n型窒化物系化合物半導体層
42 活性層
43 p型窒化物系化合物半導体層
5、6 第1及び第2の電極
21、22、23 第1、第2及び第3の層
24 空所
25、26 第1及び第2の窒化物系化合物半導体層
Claims (2)
- Si基板を用意する工程と、
Si基板の上に窒化物系化合物半導体をエピタキシャル成長させてバッファ領域を得る工程と、
前記バッファ領域の上に窒化物系化合物半導体をエピタキシャル成長させて半導体素子を形成するための主半導体領域を得る工程とを備え、
前記バッファ領域を得る工程は、前記Si基板の上に第1の窒化物系化合物半導体をエピタキシャル成長させて第1の層(21)を形成する第1の工程と、前記第1の層(21)の上に第2の窒化物系化合物半導体をエピタキシャル成長させて第2の層(22)を形成する第2の工程と、前記第2の層(22)の上に第3の窒化物系化合物半導体をエピタキシャル成長させて第3の層(23)を形成すると同時に前記第2の層(22)に複数の空所を生じさせる第3の工程とを有し、
前記第1の層(21)は、
化学式 Al x M y Ga 1-x-y N
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される窒化物系化合物半導体から成り、
前記第2の層(22)は、
化学式 Al a M b Ga 1-a-b N
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成り、
前記第3の層(23)は、
化学式 Al x M y Ga 1-x-y N
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
a<x
を満足する数値、
で示される窒化物系化合物半導体から成り、
前記第3の層(23)を形成する時に、窒化物系化合物半導体形成材料の単位時間当たりの供給量を前記第1の層(21)を形成する時の窒化物系化合物半導体形成材料の単位時間当たりの供給量よりも低減することによって前記第3の層(23)の成長レートを前記第1の層(21)の成長レートよりも低くして前記第3の層(23)を前記第2の層(22)の上に分散して形成し、前記第2の層(22)の前記第3の層(23)で覆われていない部分を反応室内のガスによってエッチングすることを特徴とする半導体素子形成用板状基体の製造方法。 - 前記バッファ領域を得る工程は、更に、
前記第3の工程の後に、前記第1の層(21)及び前記第2の層(22)及び前記第3の層(23)から成る多層構造領域と同一構成の多層構造領域を繰返して形成する工程を有することを特徴とする請求項1記載の半導体素子形成用板状基体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003391848A JP4725763B2 (ja) | 2003-11-21 | 2003-11-21 | 半導体素子形成用板状基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003391848A JP4725763B2 (ja) | 2003-11-21 | 2003-11-21 | 半導体素子形成用板状基体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005158846A JP2005158846A (ja) | 2005-06-16 |
| JP4725763B2 true JP4725763B2 (ja) | 2011-07-13 |
Family
ID=34718740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003391848A Expired - Lifetime JP4725763B2 (ja) | 2003-11-21 | 2003-11-21 | 半導体素子形成用板状基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4725763B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4826703B2 (ja) * | 2004-09-29 | 2011-11-30 | サンケン電気株式会社 | 半導体素子の形成に使用するための板状基体 |
| KR100878418B1 (ko) * | 2006-11-27 | 2009-01-13 | 삼성전기주식회사 | 수직구조 질화물 반도체 발광 소자 및 제조방법 |
| JP4897956B2 (ja) * | 2006-12-20 | 2012-03-14 | 古河電気工業株式会社 | 半導体電子デバイス |
| KR101064070B1 (ko) | 2008-11-25 | 2011-09-08 | 엘지이노텍 주식회사 | 반도체 발광소자 |
| JP4519196B2 (ja) | 2008-11-27 | 2010-08-04 | Dowaエレクトロニクス株式会社 | 電子デバイス用エピタキシャル基板およびその製造方法 |
| WO2011122322A1 (ja) * | 2010-03-31 | 2011-10-06 | 日本碍子株式会社 | エピタキシャル基板およびエピタキシャル基板の製造方法 |
| JP5689245B2 (ja) * | 2010-04-08 | 2015-03-25 | パナソニック株式会社 | 窒化物半導体素子 |
| KR20110120019A (ko) | 2010-04-28 | 2011-11-03 | 삼성전자주식회사 | 반도체 소자 |
| KR101880131B1 (ko) * | 2011-07-15 | 2018-07-20 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| JP2013239474A (ja) * | 2012-05-11 | 2013-11-28 | Sanken Electric Co Ltd | エピタキシャル基板、半導体装置及び半導体装置の製造方法 |
| CN102723416A (zh) * | 2012-07-05 | 2012-10-10 | 杭州士兰明芯科技有限公司 | Led外延片及其制作方法 |
| JP6137468B2 (ja) * | 2013-05-13 | 2017-05-31 | サンケン電気株式会社 | 半導体発光素子 |
| JP2014236093A (ja) * | 2013-05-31 | 2014-12-15 | サンケン電気株式会社 | シリコン系基板、半導体装置、及び、半導体装置の製造方法 |
| CN114503285A (zh) * | 2019-10-03 | 2022-05-13 | 株式会社Flosfia | 半导体元件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266716A (ja) * | 1988-04-19 | 1989-10-24 | Agency Of Ind Science & Technol | GaAs/Si積層体及びGaAsの成長方法 |
| JP3557876B2 (ja) * | 1997-10-10 | 2004-08-25 | 豊田合成株式会社 | GaN系半導体素子及びその製造方法 |
| JP3036495B2 (ja) * | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
| JP2001223165A (ja) * | 2000-02-10 | 2001-08-17 | Hitachi Cable Ltd | 窒化物半導体及びその製造方法 |
| JP3583375B2 (ja) * | 2001-03-02 | 2004-11-04 | 三菱電線工業株式会社 | GaN系半導体基材およびその製造方法 |
| JP3616020B2 (ja) * | 2001-03-06 | 2005-02-02 | 士郎 酒井 | 窒化ガリウム系半導体装置及びその製造方法 |
| JP4058595B2 (ja) * | 2001-08-20 | 2008-03-12 | サンケン電気株式会社 | 半導体発光素子及びその製造方法 |
| JP2003059948A (ja) * | 2001-08-20 | 2003-02-28 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4058593B2 (ja) * | 2001-08-20 | 2008-03-12 | サンケン電気株式会社 | 半導体発光素子 |
| JP4058592B2 (ja) * | 2001-08-20 | 2008-03-12 | サンケン電気株式会社 | 半導体発光素子及びその製造方法 |
-
2003
- 2003-11-21 JP JP2003391848A patent/JP4725763B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005158846A (ja) | 2005-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4332720B2 (ja) | 半導体素子形成用板状基体の製造方法 | |
| JP4826703B2 (ja) | 半導体素子の形成に使用するための板状基体 | |
| JP4525894B2 (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
| JP4449467B2 (ja) | 半導体装置 | |
| CN103137446B (zh) | 硅衬底上氮化镓生长方法 | |
| JP4381380B2 (ja) | 半導体装置及びその製造方法 | |
| JP4530171B2 (ja) | 半導体装置 | |
| TWI476947B (zh) | An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer | |
| JP5099008B2 (ja) | SiC基板を用いた化合物半導体装置とその製造方法 | |
| US8772831B2 (en) | III-nitride growth method on silicon substrate | |
| JP5596222B2 (ja) | 半導体積層体及びその製造方法、並びに半導体素子 | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP2008205514A (ja) | Iii−v族窒化物半導体素子 | |
| JP2003059948A (ja) | 半導体装置及びその製造方法 | |
| JP4725763B2 (ja) | 半導体素子形成用板状基体の製造方法 | |
| JP4920298B2 (ja) | 半導体発光デバイスおよび半導体デバイスの製造方法 | |
| JP5412093B2 (ja) | 半導体ウェハ製造方法及び半導体装置製造方法 | |
| JP5824814B2 (ja) | 半導体ウエーハ及び半導体素子及びその製造方法 | |
| JP4058595B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2010040692A (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP7120334B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008226907A (ja) | 窒化物半導体積層構造およびその形成方法、ならびに窒化物半導体素子およびその製造方法 | |
| JP2003060228A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003060229A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003060230A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4725763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |