[go: up one dir, main page]

JP4669621B2 - 複合基板の製造方法、この製造方法により得られた複合基板、el素子 - Google Patents

複合基板の製造方法、この製造方法により得られた複合基板、el素子 Download PDF

Info

Publication number
JP4669621B2
JP4669621B2 JP2001081498A JP2001081498A JP4669621B2 JP 4669621 B2 JP4669621 B2 JP 4669621B2 JP 2001081498 A JP2001081498 A JP 2001081498A JP 2001081498 A JP2001081498 A JP 2001081498A JP 4669621 B2 JP4669621 B2 JP 4669621B2
Authority
JP
Japan
Prior art keywords
layer
dielectric
substrate
composite substrate
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001081498A
Other languages
English (en)
Other versions
JP2002280173A (ja
Inventor
克也 植松
幸彦 白川
克人 長野
Original Assignee
アイファイヤー アイピー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイファイヤー アイピー コーポレイション filed Critical アイファイヤー アイピー コーポレイション
Priority to JP2001081498A priority Critical patent/JP4669621B2/ja
Publication of JP2002280173A publication Critical patent/JP2002280173A/ja
Application granted granted Critical
Publication of JP4669621B2 publication Critical patent/JP4669621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroluminescent Light Sources (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、誘電体と電極を有する複合基板の製造方法、この製造方法により得られた複合基板及びその複合基板を用いたエレクトロルミネッセンス素子(EL素子)に関する。
【0002】
【従来の技術】
電界の印加によって物質が発光する現象をエレクトロルミネセンス(EL)といい、この現象を用いた素子は液晶ディスプレイ(LCD)や時計のバックライトとして実用化されている。
【0003】
EL素子には粉末蛍光体を有機物やホウロウに分散させ、上下に電極を設けた構造をもつ分散型素子と、電気絶縁性の基板上に2つの電極と2つの薄膜絶縁体の間に挟む形で形成した薄膜蛍光体を用いた薄膜型の素子がある。また、それぞれについて、駆動方式により直流電圧駆動型、交流電圧駆動型がある。分散型EL素子は古くから知られており、製造が容易であるという利点があるが、輝度が低く寿命も短いのでその利用は限られていた。一方、薄膜型EL素子は高輝度、長寿命という特性を有することから、近年広く利用されている。
【0004】
図13に従来の薄膜EL素子として代表的な2重絶縁型薄膜EL素子の構造を示す。この薄膜EL素子は、液晶ディスプレイやPDP等に用いられている青板ガラスなどの透明基板21上に膜厚0.2μm〜1μm程度のITOなどからなり所定のストライプ状のパターンを有する透明電極層22、薄膜透明第1絶縁体層23、0.2μm〜1μm程度の膜厚の発光層24、薄膜透明第2絶縁体層25とが積層され、さらに透明電極層22と直交するようにストライプ状にパターニングされたAl薄膜等の電極層26が形成され、透明電極層22と電極層26で構成されるマトリックスで選択された特定の発光体に電圧を選択的に印加することにより特定画素の発光体を発光させ、その発光を基板側から取り出す。このような薄膜絶縁体層は発光層内を流れる電流を制限する機能を有し薄膜EL素子の絶縁破壊を抑えることが可能であり安定な発光特性が得られることに寄与し、この構造の薄膜EL素子は商業的にも広く実用化されている。
【0005】
上記の薄膜透明絶縁体層23,25はY23、Ta25、Al34,BaTiO3,等の透明誘電体薄膜がスパッタリングや蒸着等により約0.1〜1μm程度の膜厚でそれぞれ形成されている。
【0006】
発光体材料としては黄橙色発光を示すMnを添加したZnSが、成膜のしやすさ,発光特性の観点から主に用いられてきた。カラーディスプレーを作製するには、赤色,緑色、青色の3原色に発光する発光体材料の採用が不可欠である。これらの材料としては青色発光のCeを添加したSrSやTmを添加したZnS、赤色発光のSmを添加したZnSやEuを添加したCaS、緑色発光のTbを添加したZnSやCeを添加したCaSなどが知られている。
【0007】
また、、月刊ディスプレイ’98 4月号「最近のディスプレイの技術動向」田中省作p1〜10には、赤色発光を得る材料として、ZnS、Mn/CdSSe等、緑色発光を得る材料として、ZnS:TbOF、ZnS:Tb等、青色発光を得るための材料として、SrS:Cr、(SrS:Ce/ZnS)n、Ca2Ga24:Ce、Sr2Ga24:Ce等をの発光材料が開示されている。また、白色発光を得るものとして、SrS:Ce/ZnS:Mn等の発光材料が開示されている。
【0008】
さらに、上記材料の内、SrS:Ceを青色発光層を有する薄膜EL素子に用いることがIDW(International Display Workshop)’97 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596に開示されている。さらに、この文献にはSrS:Ceの発光層を形成する場合には、H2S雰囲気下、エレクトロンビーム蒸着法により形成すると、高純度の発光層を得ることが可能であることが開示されている。
【0009】
しかしながら、このような薄膜EL素子には、未だ構造上の問題が残っている。すなわち、絶縁体層が薄膜で形成されているため、大面積のディスプレイとしたとき、透明電極のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を皆無にすることが難しく、局所的な絶縁耐圧の低下により発光層の破壊が生じることである。このような欠陥は、ディスプレイデバイスとして致命的な問題となるため、薄膜EL素子は、液晶ディスプレイやプラズマディスプレイと比較して、大面積のディスプレイとして広く実用化するためには大きな問題となっていた。
【0010】
このような薄膜絶縁体の欠陥が生じるという問題を解決するため、特公平7−44072公報に基板として電気絶縁性のセラミック基板を用い、発光体下部の薄膜絶縁体のかわりに厚膜誘電体を用いた薄膜EL素子が開示されている。 このEL素子は従来の薄膜EL素子の構造とは異なり、発光体の発光を基板とは反対の上部側から取り出すため、透明電極層は上部に構成されている。
【0011】
この薄膜EL素子では厚膜誘電体層は数10μm 〜数100μm と薄膜絶縁体層の数100〜数1000倍の厚さに形成される。そのため、電極の段差や製造工程のゴミ等によって形成されるピンホールに起因する絶縁破壊が非常に少なく,高い信頼性と製造時の高い歩留まりを得ることができるという利点を有している。また、この厚膜誘電体層を用いることによって発光層に印加される実効電圧が降下する問題を生じるが、例えば前記特公平7−44072号公報では鉛を含む複合ペロブスカイト高誘電率材料を誘電体層に用いることによりこの問題を改善している。
【0012】
このように、セラミックス高誘電率誘電体厚膜を用いることにより、下部電極層のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を回避し、局所的な絶縁耐圧の低下により発光層の破壊が生じるといった問題を解決することができる。
【0013】
しかしながら、厚膜誘電体層上に形成される発光層は数100nmと厚膜誘電体層の1/100程度の厚さしか有していない。このため、厚膜誘電体層は発光層の厚み以下のレベルでその表面が平滑でなければくてはならないが、通常の厚膜工程で作製された誘電体表面を十分平滑にすることは困難であった。
【0014】
すなわち、厚膜誘電体層は本質的に粉体原料を用いたセラミックスで構成されるため、緻密に焼結させるためには通常30〜40%程度の体積収縮を生じるが通常のセラミックスが焼結時に3次元的に体積収縮して緻密化するのに対し、基板上に形成された厚膜セラミックスの場合、厚膜は基板に拘束されてているため、基板の面内方向には収縮できず、厚さ方向に1次元的にしか体積収縮できない。このため厚膜誘電体層の焼結は不十分なまま本質的に多孔質体となってしまう。さらに厚膜の表面粗さは、多結晶焼結体の結晶粒サイズ以下にはならないため、その表面はサブミクロンサイズ以上のの凹凸形状になる。
【0015】
このように誘電体層の表面の欠陥、あるいは膜質が多孔質であることや凹凸形状であると、その上に蒸着法やスパッタリング法で形成される発光層が表面形状に追随して均一に形成する事が出来ない。このため、このような基板の非平坦部に形成された発光層部には効果的に電界を印加できないために、有効発光面積が減少することや、膜厚の局所的な不均一性から発光層が部分的に絶縁破壊して発光輝度の低下を生じる問題があった。さらに、膜厚が局所的に大きく変動するため、発光層に印加される電界強度が局所的に大きくばらつき、明確な発光電圧しきい値が得られないという問題があった。
【0016】
このような問題を解決するために、特開平7−50197公報では、ニオブ酸鉛からなる厚膜誘電体表面にゾルゲル法によって形成されるチタン酸ジルコン酸鉛等の高誘電率層を積層し表面の平坦性を改善する事が開示されている。
【0017】
しかしながら、下地となる厚膜誘電体層の表面性が十分に平坦でかつ高密度でなければ、前記のゾル−ゲル法を用いても十分な表面の平坦化は難しい。このため、従来のプロセスでは厚膜誘電体層の焼成後に、その表面を切削研磨加工することにより大きな凹凸を取り除き、さらに微細な凹凸をゾル−ゲル法を用いて取り除くといった作業を必要としていた。
【0018】
しかし、ディスプレイ用などの大面積基板を切削研磨加工することは技術的に困難な点が多く、さらに、たとえ切削研磨加工自体が可能であっても、厚膜誘電体層の密度が十分に高くなければ、誘電体層内部の空孔部が表面に露出してしまう。ところが、高密度の厚膜誘電体を形成することは技術的に困難な点が多いため、このような手法でも、従来のものでは十分な表面性を得ることが困難であった。
【0019】
【発明が解決しようとする課程】
本発明の目的は、従来にない簡単かつ低コストに厚膜セラミックス誘電体層の表面を平坦化すると共に高密度化し、薄膜発光素子に応用した場合に高い表示品質が得られる複合基板の製造方法、複合基板と、これを用いた薄膜EL素子を提供することである。
【0020】
【課題を解決するための手段】
すなわち上記目的は、以下の本発明の構成により達成される。
(1) 電気絶縁性を有する基板上に、少なくとも電極層と厚膜法による誘電体グリーン層を有する複合基板前駆体を形成し、前記誘電体グリーン層の表面をラビング処理して平滑にし、その後焼成して複合基板を得る複合基板の製造方法。
(2) 前記ラビング処理は、機械的摩擦力のみ加え、切削を行わない上記(1)の複合基板の製造方法。
(3) 上記(1)または(2)の方法により製造された複合基板。
(4) 上記(3)の複合基板上に、少なくとも発光層と電極とを有するEL素子。
【0021】
【作用】
本発明においては、焼成前の厚膜セラミック誘電体グリーン層にラビング(rubbing)処理を行うといった簡単な工程で、表面が平滑でかつ高密度な圧膜誘電体層を有する複合基板を作製することができる。
【0022】
本発明では、厚膜セラミック誘電体層のラビング処理を、厚膜誘電体層がグリーン状態のときに行う。
【0023】
グリーン状態の厚膜セラミックス誘電体層は、出発原料である粉体セラミックス原料微粉が、有機バインダーの固着力によってのみ固定されている。すなわち、焼成後のセラミックスと比較して粉体の粒径が細かいと共に、その粒子間が極めて弱い力で結合されている。このため、ラビング処理、すなわち表面研磨に近似した処理であって、機械的な摩擦力を与える摩擦処理により、容易に表面を平坦にすることができる。このようなラビング処理は、例えばバフ研磨で用いられるようなフェルトや綿布等の柔らかい材質の研磨用部材を用い、研磨剤等の研削、研磨を行うような材料を用いず、弱い力でラビングすることにより処理できる。このため、高速かつ良好に表面を平坦化することが可能となる。従って焼結後の厚膜セラミックス層を研削、研磨する際に必要となるダイヤモンドやSiC等の厚膜セラミックスより堅く高価な研磨剤が不要である。そのうえ、これらの研磨剤が厚膜セラミックス層に残留することによる汚染の問題も生じない。
【0024】
さらに、従来の研磨では、研磨剤を基板と平面だしのされた高剛性の定盤の間にスラリーの形で供給し、基板に高い圧力をかけて研磨していた。このため、厚膜セラミックス誘電体層が形成される基板に反りやうねり、厚みのムラ等があると、局所的に厚膜セラミックス層が研磨され、研磨ムラや、厚膜セラミックス層の厚みムラが発生してしまう。このような厚膜セラミックス層の厚みムラは、表示装置とした場合に発光ムラとして表れてくる。しかし、特にディスプレイに用いられるような大面積基板では、反りやうねりの無い基板を得ることは極めて難しく、出発基板自体を研磨する必要があり実用上の問題になっていた。
【0025】
これに対し、本発明の複合基板の製造方法を用いれば、フェルトや綿布等の柔軟な材質をラビング部材として用いるために、誘電体セラミツクグリーン層が形成される基板の反りやうねりにラビング部材が追従することが可能であり、従来技術的に極めて困難であった大面積の基板を用いた複合基板が容易に形成できるようになる。
【0026】
また、ラビング処理の過程で巨視的な凹凸が平坦化されると共に、微視的な凹凸や表面密度のバラツキも均一化、高密度化される。これは、ラビングされる厚膜誘電体グリーン層が焼成前であるため、バインダー成分を含んでおり、ラビング処理の過程で凸表面から取り除かれた原料徽粉が凹表面に再度付着するからである。
【0027】
このように本発明の複合基板の製造方法を用いれば、従来高コストで困難な厚膜セラミックス誘電体層の焼結後の研磨と比較して、出発基板の選択の幅が広く、かつ低コストで平坦な厚膜セラミックス誘電体層を持つ複合基板が製造可能になる。さらに従来の製造方法では得られなかった厚膜セラミックス誘電体層の表面密度の均一化と高密度化も同時に図ることが可能となる。
【0028】
本発明のラビング処理により平坦化される様子を図2〜4に示す。先ず、図2に示されるように、基板1上に形成された厚膜誘電体グリーン2は、基板1の凹凸やそれ自体により表面に凹凸を有する。この凹凸は、焼結後の結晶粒4のように、比較的大きな粒子では平坦化が困難である。しかし、グリーン状態でのバインダーで結着された粒子3は、粒子3が小さく、比較的弱い状態で結合している。このため、図3に示されるようなラビング部材を、グリーン2に押圧しながら矢印6方向へ摺動させると、凸部の粒子が矢印7で示すように凹部に移動し、結果として図4に示すように凹凸が平坦化されて表面が平滑になる。
【0029】
本発明の複合基板を用いた薄膜EL素子は、厚膜セラミックス誘電体層が平坦かつ高密度であるため、誘電体層上に形成する発光層を均−に形成することが可能であり、発光特性、信頼性にすぐれたEL素子を作製することができる。
【0030】
【発明の実施の形態】
本発明の複合基板の製造方法は、電気絶縁性を有する基板上に、少なくとも電極層と厚膜法による誘電体グリーン層を有する複合基板前駆体を形成し、前記誘電体グリーン層の表面をラビング処理して平滑にし、その後焼成して複合基板を得るものである。
【0031】
図1に本発明の方法により製造される複合基板、これを用いたEL素子の基本構成を示す。本発明の方法により製造される複合基板は、電気絶縁性を有する基板11上に、所定のパターンを有する下部電極層12と、その上に厚膜法で形成された誘電体層13とを有する。また、このような複合基板を有するEL素子は、前記誘電体層13上にゾルゲル平坦化層14、薄膜絶縁体層15、発光層16、薄膜絶縁層17、透明電極18を有している。
【0032】
このうち、ゾルゲル平坦化層14、薄膜絶縁体層15、薄膜絶縁体層17は省略してもよいが、これらの層を備えることが好ましい。
【0033】
なお、薄膜絶縁体層17は省略してもよい。下部電極層と上部透明電極層はそれぞれストライプ状に形成され、互いに直交する方向に配置される。この下部電極層と上部透明電極層をそれぞれ選択し、両電極の直交部の発光層に選択的に電圧を印加することによって特定画素の発光を得ることが可能である。
【0034】
基板は電気絶縁性を有しその上に形成される下部電極層、誘電体層を汚染することなく、所定の耐熱強度を維持できるもので有れば特に限定されるものではない。
【0035】
具体的な材料としては、アルミナ(Al23)、石英ガラス(SiO2)、マグネシア(MgO)、フォルステライト(2MgO・SiO2)、ステアタイト(MgO・SiO2)、ムライト(3Al23・2SiO2)、ベリリア(BeO)、ジルコニア(ZrO2)、窒化アルミニウム(AlN)、窒化シリコン(SiN)、炭化シリコン(SiC)等のセラミック基板や結晶化ガラスや、高耐熱ガラス等を用いてもよく、またホウロウ処理を行った金属基板等も使用可能である。
【0036】
これらのなかでも特にアルミナ基板が好ましく、熱伝導性が必要な場合にはベリリア、窒化アルミニウム、炭化シリコン等が好ましい。基板材料として厚膜誘電体層(絶縁層)と同じ組成物を用いた場合、熱膨張の違いによる反り、剥がれ現象等を生じないので好ましい。
【0037】
下部電極層は、複数のストライプ状のパターンを有するように形成され、その線幅が1画素の幅となりライン間のスペースは非発光領域となるため、極力ライン間のスペースを小さくしておくことが好ましく、目的とするディスプレイの解像度にもよるが、例えば線幅200〜500μm、スペース20μm程度が必要である。
【0038】
下部電極層の材料としては、高い導電性が得られ、かつ誘電体層形成時にダメージを受けず、さらに誘電体層や発光層と反応性が低い材料が好ましい。このような下部電極層材料としては、Au、Pt、Pd、Ir、Ag等の貴金属や、Au−Pd、Au−Pt、Ag−Pd,Ag−Pt等の貴金属合金や、Ag−Pd−Cu等の貴金属を主成分とし非金属元素を添加した電極材料が誘電体層焼成時の酸化雰囲気に対する耐酸化性が容易に得られるため好ましい。また、ITOやSnO2(ネサ膜)、ZnO−Al等の酸化物導電性材料を用いてもよく、あるいは、Ni,Cu等の卑金属を用い、誘電体層を焼成するときの酸素分圧をこれらの非金属が酸化されない範囲に設定して用いることもできる。
【0039】
下部電極層の形成方法としては、スクリーン印刷法で直接パターンに印刷せず、全面に形成し、焼成後、通常のフォトリソグラフィーの手法を用いてエッチングで形成してもよいい。また、電極層の形成方法として、印刷法に限る必要はなく、スパッタ法、蒸着法、めっき法等の公知の技術を用いればよい。
【0040】
上記の複合基板前駆体は、通常の厚膜法により製造することができる。すなわち、例えばAl23 や結晶化ガラスなどの電気絶縁性を有するセラミック基板上に、PdやAg/Pdのような導体粉末にバインダーや溶媒を混合して作製された電極ペーストを、スクリーン印刷法等により所定のパターンに印刷する。
【0041】
この電極層を、例えばベルト炉にて大気中で800〜900℃(850℃)、10〜20分(15分)程度焼成することにより、電極層が形成される。
【0042】
次いで、その上に粉末状の誘電体材料に、必要によりバインダーと溶媒を混合して作製された誘電体ペーストを同様にスクリーン印刷法により印刷し、厚膜セラミツク誘電体グリーン層を形成する。あるいは、誘電体ペーストをキャスティング成膜することによりグリーンシートを形成し、これを電極上に積層してもよい。
【0043】
以上のようにして形成された厚膜セラミックス誘電体グリーン層を、所定の時間と温度で乾燥後、表面を機械的にラビング処理して平坦化する。
【0044】
ラビング処理の方法としては、一般に金属部品の仕上げ研磨等に用いるバフ研磨に近似した手法を用いることが望ましい。ラビング部材としてはフェルトや綿布等を円筒や円盤状に成形したラビング部材を高速回転させ、誘電体グリーン層上に所定の圧力で圧接させながらラビングすればよい。
【0045】
ラビング処理の条件としては、用いるラビング部材の種類にもよるが、例えばフェルトや綿布等を円盤状や円筒状に成形したバフがけに近似した手法で行う場合、押圧時の圧力:0.1〜1kg/cm2 、線速度:5〜50m/sec 程度である。なお、バフ部材の大きさとしては、円筒状に成形したもので、直径5〜30cm程度である。
【0046】
ラビング処理は、誘電体層の平坦化、平滑化を目的とし行われるものであり、その平均膜厚を変化させない程度に処理することが好ましい。すなわち、研削するのではなく、凸部のグリーン部材を凹部に転移させる程度とすればよい。
【0047】
誘電体グリーンの焼成条件は、誘電体層およびバインダーの種類に応じて適量決定すればよいが、通常、脱バインダー処理として、酸化性雰囲気中で350〜500℃にて5分〜10時間程度、脱バインダー処理後の焼成条件として650〜1200℃程度である。焼成温度が前記範囲未満であると、緻密化が不十分であり、前記範囲を超えると、電極層や基板との反応が起こりやすくなる。また、焼成時の温度保持時間は5分から1時間程度が好ましい。
【0048】
焼成後、さらにゾルゲル法によりPZT等の抹電体を溶液塗布焼成法により形成し、表面を平坦化させるとさらに効果的である。この場合、通常のゾルゲル法により平坦化してもよいが、プロパンジオールなどのジオール類(OC(CH2nOH)の溶媒中に金属化合物を溶解させることにより作製されるものが好ましい。金属化合物原料として、金属アルコキシドがゾルゲル溶液作製にはよく用いられるが、金属アルコキシドは加水分解しやすいので、高密度溶液を作製する場合、原料の析出沈殿や溶液の同化を防ぐためにアセチルアセトネート化合物およびその誘導体を用いるのが好ましい。
【0049】
平坦化層の膜厚としては、0.1〜5μm 、特に0.5μm 以上が好ましい。
【0050】
厚膜誘電体層は、高誘電率でかつ高耐圧であることが必要であり、さらに基板の耐熱性を考慮して低温焼成可能な物質であることが要求される。
【0051】
誘電体層を構成する材料としては、特に限定されるものではなく、種々の誘電体材料を用いてよいが、例えば高誘電率系誘電体材料である、ペロブスカイト系強誘電体材料、すなわちチタン酸系複合酸化物(BaTiO3 ,PZT等)や、複合ペロブスカイト型リラクサー強誘電体(PMN,PWN,PFW等)、やタングステンブロンズ系強誘電体材料(PBN,SBN)等や、これらの複合材料が、高誘電率が得られるため、特にEL素子への応用に適している。
【0052】
誘電体ペーストの有機バインダーとしては、特に限定されるものではなく、セラミックス材のバインダーとして一般的に使用されているものの中から、適宜選択して使用すればよい。このような有機バインダーとしては、エチルセルロース、アクリル樹脂、ブチラール樹脂等が挙げられ、溶剤としては、α−ターピネオール、ブチルカルビトール、ケロシン等が挙げられる。ペースト中の有機バインダーおよぴ溶剤の含有量は、特に限定されるものではなく、通常使用されている量、例えば有機バインダー1〜5質量%、溶剤10〜50質量%程度とすればよい。
【0053】
さらに、誘電体層用ペースト中には、必要に応じて各種分散材、可塑剤、絶縁体等の添加物が含有されていてもよい。
【0054】
誘電体層の抵抗率としては、108 Ω・cm以上、特に1010 〜1018 Ω・cm程度である。
【0055】
また、比較的高い誘電率を有する物質であることが好ましく、その誘電率εとしては、好ましくはε=100〜10000程度である。膜厚としては、100μm 以下、特に5〜50μm が好ましく、さらには10〜40μm が好ましい。
【0056】
本発明の複合基板は、その上に発光層、他の絶縁層、他の電極層等の機能性膜を形成することにより、EL素子とすることができる。特に本発明の複合基板の誘電体層の高誘電率材料を用いることで、良好な特性のEL素子を得ることができる。本発明の複合基板は焼結材料であるため、機能性膜である発光層を形成した後に加熱処理を行うようなEL素子にも適している。
【0057】
本発明の複合基板を用いてEL素子を得るには、誘電体層上に薄膜絶縁体層/発光層/薄膜絶縁体層/透明電極層の順で形成すればよい。
【0058】
発光層の材料としては、例えば、月刊ディスプレイ ’98 4月号 最近のディスプレイの技術動向 田中省作 p1〜10に記載されているような材料を挙げることができる。具体的には、赤色発光を得る材料として、ZnS、Mn/CdSSe等、緑色発光を得る材料として、ZnS:TbOF、ZnS:Tb等、青色発光を得るための材料として、SrS:Ce、(SrS:Ce/ZnS)n、Ca2Ga24:Ce、Sr2Ga24:Ce等を挙げることができる。
【0059】
また、白色発光を得るものとして、SrS:Ce/ZnS:Mn等が知られている。
【0060】
これらのなかでも、上記IDW(International Display Workshop)’97 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596 で検討されている、SrS:Ceの青色発光層を有するELに本発明を適用することにより特に好ましい結果を得ることができる。
【0061】
発光層の膜厚としては、特に制限されるものではないが、厚すぎると駆動電圧が上昇し、薄すぎると発光効率が低下する。具体的には、蛍光材料にもよるが、好ましくは100〜2000nm、特に300〜1500nm程度である。
【0062】
発光層の形成方法は、気相堆積法を用いることができる。気相堆積法としては、スパッタ法や蒸着法等の物理的気相堆積法や、CVD法等の化学的気相堆積法を挙げることができる。
【0063】
また、特に上記IDWに記載されているように、SrS:Ceの発光層を形成する場合には、H2S雰囲気下、エレクトロンビーム蒸着法により形成すると、高純度の発光層を得ることができる。
【0064】
発光層の形成後、好ましくは加熱処理を行う。加熱処理は、基板側から電極層、絶縁層、発光層と積層した後に行ってもよいし、基板側から電極層、絶縁層、発光層、絶縁層、あるいはこれに電極層を形成した後にキャップアニールしてもよい。通常、キャップアニール法を用いることが好ましい。熱処理の温度は、好ましくは300〜基板の焼結温度、より好ましくは400〜900℃程度、処理時間は10〜600分、特に10〜180分程度である。アニール処理時の雰囲気としては、大気雰囲気中、N2 、Ar、He雰囲気中で行うことができる。また、600℃以上の高温で処理を行う場合には、N2 、Ar、H2 等の不活性ガス雰囲気が好ましい。
【0065】
発光層の上下に形成される上部または下部薄膜絶縁体層は、前記したように省略してもよいがこれを有することが好ましい。
【0066】
この薄膜絶縁体層は、その機能として発光層と誘電体層との間の界面の電子状態を調節し発光層への電子注入を安定化、効率化する事と、この電子状態が発光層の両面で対象的に構成することにより交流駆動時の発光特性の正負対称性を改善することが主要な目的であり、発光層誘電体層の役割である絶縁耐圧を保持する機能を考慮する必要はないため膜厚は小さくてよい。
【0067】
この薄膜絶縁体層は抵抗率として、108Ω・cm以上、特に1010〜1018Ω・cm程度が好ましい。また、比較的高い比誘電率を有する物質であることが好ましく、その比誘電率εとしては、好ましくはε=3以上である。この薄膜絶縁体層の構成材料としては、例えば酸化シリコン(SiO2)、窒化シリコン(SiN)、酸化タンタル(Ta25)、酸化イットリウム(Y23)、ジルコニア(ZrO2)、シリコンオキシナイトライド(SiON)、アルミナ(Al23)、等を用いることができる。また、薄膜絶縁体層を形成する方法としては、スパッタ法や蒸着法、CVD法を用いることができる。また、薄膜絶縁体層の膜厚としては、好ましくは10〜1000nm、特に好ましくは20〜200nm程度である。
【0068】
透明電極層は膜厚0.2μm〜1μmのITOやSnO2(ネサ膜)、ZnO−Al等の酸化物導電性材料等が用いられる。透明電極層の形成方法としては、スパッタ法のほか蒸着法等の公知の技術を用いればよい。
【0069】
なお、上記した薄膜EL素子は単一発光層のみを有するが、本発明の薄膜EL素子は、このような構成に限定されるものではなく、膜厚方向に発光層を複数積層しても良いし、マトリックス状にそれぞれ種類の異なる発光層(画素)を組み合わせて平面的に配置するような構成としてもよい。
【0070】
本発明の薄膜EL素子は、焼成により得られる基板材料を用いることにより、高輝度の青色発光が可能な発光層も容易に得られ、しかも、発光層が積層される誘電体層の表面が平坦、平滑であるため、高性能、高精細のカラーディスプレイを構成することもできる。また、比較的製造工程が容易であり、製造コストを低く抑えることができる。そして、効率の良い、高輝度の青色発光が得られることから、白色発光の素子としてカラーフィルターと組み合わせてもよい。
【0071】
カラーフィルター膜には、液晶ディスプレイ等で用いられているカラーフィルターを用いればよいが、EL素子の発光する光に合わせてカラーフィルターの特性を調整し、取り出し効率、色純度を最適化すればよい。
【0072】
本発明の薄膜EL素子は、通常、パルス駆動、交流駆動され、その印加電圧は、50〜300V程度である。
【0073】
なお、上記例では、複合基板の応用例として、薄膜EL素子について記述したが、本発明の複合基板はこのような用途に限定されるものではなく、種々の電子材料等に適用可能である。例えば、薄膜/圧膜ハイブリツド高周波用コイル素子等への応用が可能である。
【0074】
【実施例】
次に、実施例により本発明をより具体的に説明する。以下の実施例で用いたEL構造体は、複合基板の誘電体層表面に、薄膜法により下部絶縁層、発光層、上部絶縁層、上部電極を順次積層した構造を持つものである。
【0075】
まず、下部電極としてレジネート金ペースト(ヘラウスRP2003/237-22%)ぺーストを、96%Al23 基板上に1.5mm幅、ギャップ0.5mmのストライプ状のパターンに印刷し、110℃で数分間乾燥を行った後、850℃で15分焼成を行い、膜厚1μmの金電極を形成した。
【0076】
この下部電極が形成された基板上に、さらにスクリーン印刷法により誘電体セラミックスペーストを印刷し、誘電体厚膜グリーンを形成した。
【0077】
厚膜ペーストとしては、次の2種類のペーストを準備した。
【0078】
第1の誘電体ペーストは平均粒径が約0.2〜0.3μmのPb(Mg1/3Nb2/3 )O3 −PbTiO3 粉末原料に焼結助剤としてPbO-CuOを約7wt%添加したものを用い、バインダーとして、エチルセルロース(平均分子量20,000)5wt%と溶媒としてα−ターピネオール30〜50wt%、不飽和脂肪酸系分散剤0.5wt%、フタル酸エステル系可塑剤2wt%混合することにより作製した。
【0079】
第2の誘電体ペーストは、第1の誘電体ペーストに対して、原料粉の平均粒径を約0.1μmとしたものである。ただし、焼結助剤、バインダー、可塑剤、分散剤の量は原料粉の平均粒径に対応して一部その量を最適化した。
【0080】
これらの誘電体ペーストを、前記の電極のパターンを印刷焼成した基板上に4回印刷、乾燥を繰り返し最終的な焼成後で約20μmの膜厚となるように誘電体グリーンを形成した。
【0081】
印刷乾燥後、誘電体グリーンはラビング処理した。また、比較例としてラビング処理を行わないサンプルも作製した。
【0082】
ラビング処理としては、フェルトを主体とした回転ポリッシングディスク(直径10cm、長さ15cm)を用い、線速度5〜50m/s、圧力0.1〜1kgf/cm2 の条件で誘電体グリーン表面をラビング処理した。この際、線速度が20m/s、圧力が0.8kgf/cm2 を越えると、誘電体グリーンが一部削り取られ、平坦化効果が得られなかった。これは、ラビング条件が回転ポリッシングディスクの材質と誘電体グリーンの強度に依存するためであり、誘電体グリーンの形成方法(乾燥方法、膜厚)、材質(特にバインダー量)とポリッシング材の硬度に依存するためであり、これらが変わることにより最適条件を適時設定する必要がある。
【0083】
ラビング処理後、平坦化された誘電体グリーンを形成された基板はベルト炉を用い、十分な空気を供給した雰囲気で850℃−20minの焼成を行った。
【0084】
この基板に、溶液塗布焼成法を用いて表面平坦化誘電体層であるPZT誘電体層を形成した。溶液塗布焼成法による誘電体層の形成方法として、以下の方法で作製したゾルゲル液をPZT前駆体溶液として基板にスピンコーティング法にて塗布し、700℃で15分間焼成した。
【0085】
基本的なゾルゲル液の作製方法は、8.49gの酢酸鉛三水和物と4.17gの1,3プロパンジオールを約2時間、加熱攪拌し、透明な溶液を得た。これとは別に、3.70gのジルコニウム・ノルマルプロポキシド70wt%1−プロパノール溶液と、1.58gのアセチルアセトンを乾燥窒素雰囲気中で30分間加熱攪拌し、これに3.14gのチタニウム・ジイソプロポキシド・ビスアセチルアセトネート75wt%2−プロパノール溶液と、2.32gの1,3プロパンジオールを加え、更に2時間加熱攪拌した。これら2つの溶液を80℃で混合し、乾燥窒素雰囲気中で2時間加熱攪拌し、褐色透明な溶液を作製した。この溶液を130℃で数分間保持することにより副生成物を取り除き、さらに3時間加熱攪拌することによりPZT前駆体溶液を作製した。
【0086】
この前駆体溶液を、n−プロパノールを用いて希釈して濃度調整を行い、スピンコーティングにより塗布し、焼成して前記厚膜上に膜厚0.7μm厚のPZT層を形成した。
【0087】
なお、この条件で形成されたPZT膜単独の比誘電率は600であり、厚膜セラミックス誘電体層と溶液塗布焼成法によるPZT層の積層構造での誘電率は約3000であった。
【0088】
以上の実施例、比較例において、厚膜誘電体層の表面性を溶液塗布焼成法による平坦化層の形成前と後でそれぞれ測定した。
【0089】
表面性の測定は、デクタック表面粗さ計を用い、50μmのハイパスフィルターを掛けた条件でRaを測定することによって得た。さらに溶液塗布焼成法による平坦化層の表面をSEMによって評価した。
【0090】
EL素子は、上記実施例および比較例で作製された誘電体基板上に、スパッタリング法として薄膜絶縁層であるSi34 薄膜を約500Å形成後、基板を200℃に加熱した状態でMnをドープしたZnSターゲットを用い、ZnS蛍光体薄膜を厚さ0.7μm となるよう電子ビーム蒸着法により形成し、真空中500℃で10分間熱処理した。次に、第2絶縁層としてSi34 薄膜約500Aと第2電極としてITO薄膜をスパッタリング法により順次形成することによりEL素子とした。
【0091】
発光特性は、得られた素子構造の印刷焼成電極、ITO透明電極から電極を引き出し、1KHzのパルス幅50μsの電界を印加して測定した。
【0092】
以上の結果を表1に示す。表面平坦化層を形成したサンプル1の表面のSEM写真を図5、6に、サンプル2を図7,8に、サンプル3を図9,10に、サンプル4を図11,12に示す。
【0093】
【表1】
Figure 0004669621
【0094】
表1から明らかなように、本発明のラビング処理を行った誘電体グリーンは、ラビング処理を行わなかった場合と比較して、焼成後の厚膜表面粗さがほぼ半減しており、ラビング処理による表面平坦化効果が現れていることが明らかである。
【0095】
さらに、EL素子としたときの発光輝度が比較例と比べて大幅に上昇しており、本発明のラビング処理の効果は明らかである。
【0096】
これは、表面平坦化層を形成した表面のSEM写真図5〜12から明らかなように、ラビング処理を行った厚膜は、表面平坦化層が非常に効果的に作用し、表面に微細なうねりは残るが極端なくぼみ等が平坦化されており、薄膜発光層形成に好ましい表面性を示すのに対し、ラビング処理を行わない厚膜上では、同一の表面平坦化層を用いても、表面の凹凸が顕著に残り、特に深い窪みが高密度に残るために薄膜発光層形成が困難な表面性となるためと考えられる。
【0097】
また、サンプル1と3を比較すると、厚膜表面粗さ、及び表面平坦化層形成後の表面性は、サンプル3が明らかに優れており、EL素子の発光強度も大きい。
これはサンプル3に用いた誘電体ペーストの原料粉の平均粒径が小さいため、よりラビング処理による平坦化が進んだことが原因と考えられる。
【0098】
【発明の効果】
以上のように本発明によれば、従来にない簡単かつ低コストに厚膜セラミックス誘電体層の表面を平坦化すると共に高密度化し、薄膜発光素子に応用した場合に高い表示品質が得られる複合基板の製造方法、複合基板と、これを用いた薄膜EL素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の複合基板、EL素子の基本構成を示した概略断面図である。
【図2】本発明のラビング処理により表面が平坦化される様子を示す複合基板前駆体の断面図である。
【図3】本発明のラビング処理により表面が平坦化される様子を示す複合基板前駆体の断面図である。
【図4】本発明のラビング処理により表面が平坦化される様子を示す複合基板前駆体の断面図である。
【図5】実施例における表面平坦化層を形成したサンプルの図面代用SEM写真である。
【図6】実施例における表面平坦化層を形成したサンプルの図面代用SEM写真である。
【図7】実施例における表面平坦化層を形成したサンプルの図面代用SEM写真である。
【図8】実施例における表面平坦化層を形成したサンプルの図面代用SEM写真である。
【図9】実施例における表面平坦化層を形成したサンプルの図面代用SEM写真である。
【図10】実施例における表面平坦化層を形成したサンプルの図面代用SEM写真である。
【図11】実施例における表面平坦化層を形成したサンプルの図面代用SEM写真である。
【図12】実施例における表面平坦化層を形成したサンプルの図面代用SEM写真である。
【図13】従来のEL素子の基本構成を示した概略断面図である。
【符号の説明】
1 基板
2 誘電体グリーン
3 粒子
4 焼結後の結晶粒
11 基板
12 下部電極層
13 誘電体層
14 ゾルゲル平坦化層
15 薄膜絶縁体層
16 発光層
17 薄膜絶縁層
18 透明電極

Claims (4)

  1. 電気絶縁性を有する基板上に、少なくとも電極層と厚膜法による誘電体グリーン層を有する複合基板前駆体を形成し、前記誘電体グリーン層を乾燥させた後に前記乾燥した誘電体グリーン層の表面を、前記基板の非平坦性に追従するように柔軟に構成されたラビング部材によって圧接しながらラビング処理して平滑にし、その後焼成して複合基板を得る複合基板の製造方法。
  2. 前記ラビング処理は、機械的摩擦力のみ加え、切削を行わない請求項1の複合基板の製造方法。
  3. 請求項1または2の方法により製造された複合基板。
  4. 請求項3の複合基板上に、少なくとも発光層と電極とを有するEL素子。
JP2001081498A 2001-03-21 2001-03-21 複合基板の製造方法、この製造方法により得られた複合基板、el素子 Expired - Fee Related JP4669621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001081498A JP4669621B2 (ja) 2001-03-21 2001-03-21 複合基板の製造方法、この製造方法により得られた複合基板、el素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001081498A JP4669621B2 (ja) 2001-03-21 2001-03-21 複合基板の製造方法、この製造方法により得られた複合基板、el素子

Publications (2)

Publication Number Publication Date
JP2002280173A JP2002280173A (ja) 2002-09-27
JP4669621B2 true JP4669621B2 (ja) 2011-04-13

Family

ID=18937596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001081498A Expired - Fee Related JP4669621B2 (ja) 2001-03-21 2001-03-21 複合基板の製造方法、この製造方法により得られた複合基板、el素子

Country Status (1)

Country Link
JP (1) JP4669621B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023078439A (ja) * 2018-12-10 2023-06-06 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト 基板及び基板の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032334A1 (en) * 2001-09-10 2003-04-17 Noritake Co., Limited Thick-film sheet member, its applied device, and methods for manufacturing them
JP2006314913A (ja) * 2005-05-12 2006-11-24 Fujikura Ltd 導電性被膜およびその製造方法、ならびにフレキシブル配線基板
CN119198686B (zh) * 2023-06-26 2025-10-31 深圳大学 一种自驱动电致发光的液体传感系统及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114818A (ja) * 1984-11-09 1986-06-02 Fujitsu Ltd 立体形状形成装置
JPH0744072B2 (ja) * 1985-04-05 1995-05-15 日本電気株式会社 El素子とその製造方法
JPS627196A (ja) * 1985-07-03 1987-01-14 住友電気工業株式会社 多層厚膜誘電体ペ−スト印刷方法
JPH04351883A (ja) * 1991-05-28 1992-12-07 Nec Kansai Ltd 分散型el素子の製造方法
JPH0655643A (ja) * 1992-08-06 1994-03-01 Asahi Chem Ind Co Ltd 光造形物の製造方法および装置
JP3578786B2 (ja) * 1992-12-24 2004-10-20 アイファイアー テクノロジー インク Elラミネート誘電層構造体および該誘電層構造体生成方法ならびにレーザパターン描画方法およびディスプレイパネル
JPH06231701A (ja) * 1993-02-08 1994-08-19 Matsushita Electric Ind Co Ltd 電子ビーム表示装置及び製造方法
JPH07169640A (ja) * 1993-12-15 1995-07-04 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH07176871A (ja) * 1993-12-21 1995-07-14 Matsushita Electric Ind Co Ltd 樹脂多層基板の製造方法
JP3839479B2 (ja) * 1995-02-01 2006-11-01 スリーディー システムズ インコーポレーテッド 3次元物体の高速断面積層方法
JPH09104101A (ja) * 1995-10-12 1997-04-22 Mitsubishi Electric Corp 印刷回路用スキージ
JPH10249824A (ja) * 1997-03-10 1998-09-22 Nissan Motor Co Ltd グリーンシート製造装置及び製造方法
JP2000075308A (ja) * 1998-08-27 2000-03-14 Sony Corp 液晶表示装置及びその製造方法
JP3198504B2 (ja) * 1999-01-25 2001-08-13 日本電気株式会社 液晶表示装置の製造方法
JP2000216041A (ja) * 1999-01-27 2000-08-04 Tdk Corp セラミックグリ―ンシ―トおよびセラミック積層電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023078439A (ja) * 2018-12-10 2023-06-06 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト 基板及び基板の製造方法
JP7727676B2 (ja) 2018-12-10 2025-08-21 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト 基板及び基板の製造方法
US12441088B2 (en) 2018-12-10 2025-10-14 Tdk Electronics Ag Substrate and method for producing the substrate

Also Published As

Publication number Publication date
JP2002280173A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
CN1204783C (zh) 复合基板的制造方法、复合基板以及使用它的el元件
TWI238022B (en) Composite substrate, EL panel using the same, and making method
TW527851B (en) Thin-film electro-luminescent element and its manufacturing method
CN1192686C (zh) 电致发光元件及其制造方法
JP4669621B2 (ja) 複合基板の製造方法、この製造方法により得られた複合基板、el素子
JP2002063987A (ja) 複合基板の製造方法、複合基板およびel素子
CA2352529C (en) Thin-film electroluminescent device
JP2004356024A (ja) 複合基板とel素子の製造方法、および複合基板とel素子の製造装置
JP2004356023A (ja) 複合基板、el素子の製造方法、および複合基板、el素子の製造装置
JP4685253B2 (ja) El素子
JP3970152B2 (ja) 複合基板およびそれを用いたelパネルとその製造方法
JP4308501B2 (ja) 電界発光素子及びその製造方法、並びに電界発光ディスプレイ
JP4749536B2 (ja) 薄膜el素子及びその製造方法
JP3979844B2 (ja) 複合基板の製造方法、複合基板、およびこれを用いたel表示パネル
JP4267868B2 (ja) パターン化された誘電体層の形成方法、薄膜el素子の製造方法および薄膜el素子
JP3958960B2 (ja) El素子
JP2003347062A (ja) El素子の製造方法およびel素子
JP2003249374A (ja) 薄膜el素子
JP2001250677A (ja) 複合基板の製造方法、複合基板およびこれを用いた薄膜発光素子
JP2010103119A (ja) 厚膜のレベリング方法、厚膜のレベリング装置および薄膜el素子の製造方法
JP2004006288A (ja) 薄膜el素子および複合基板
JP2004267879A (ja) 厚膜のレベリング方法、厚膜のレベリング装置および薄膜el素子の製造方法
JP2001223085A (ja) El素子およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080401

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees