JP4585685B2 - 半導体デバイス試験装置の制御方法・半導体デバイス試験装置 - Google Patents
半導体デバイス試験装置の制御方法・半導体デバイス試験装置 Download PDFInfo
- Publication number
- JP4585685B2 JP4585685B2 JP2000372553A JP2000372553A JP4585685B2 JP 4585685 B2 JP4585685 B2 JP 4585685B2 JP 2000372553 A JP2000372553 A JP 2000372553A JP 2000372553 A JP2000372553 A JP 2000372553A JP 4585685 B2 JP4585685 B2 JP 4585685B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- tester
- handler
- under test
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
この発明は半導体集積回路（以下半導体デバイスと称す）によって構成される、例えばメモリのような半導体デバイスを試験する半導体デバイス試験装置の制御方法に関する。
【０００２】
【従来の技術】
図３に半導体デバイス試験装置の概略の構成を示す。半導体デバイス試験装置は大きく分けてテスタ１００とテストヘッド２００及びハンドラ４００とによって構成される。テストヘッド２００にはパフォーマンスボード３００が着脱自在に装着される。このパフォーマンスボード３００にはＩＣソケットＳＫが実装され、このＩＣソケットＳＫに被試験デバイスをハンドラ４００が自動搬送して接触させ試験を実行する。
【０００３】
テスタ１００は主制御器１０１に格納したテストプログラムに従って動作し、パフォーマンスボード３００に装着される被試験デバイスを試験する。つまり、テスタ１００とテストヘッド２００はケーブルＫＢによって接続され、テスタ１００からケーブルＫＢを通じてＩＣソケットＳＫに接触した被試験デバイスに試験パターン信号を送り込み、その応答信号を再びケーブルＫＢを通じてテスタ１００に取り込み、その応答信号をテスタ１００側で期待値パターンと比較し、不一致の発生を検出して被試験デバイスの不良個所を特定する等の判定動作を実行する。
【０００４】
ハンドラ４００にも制御器４０１が搭載され、この制御器４０１によって、被試験半導体デバイスの搬送動作の制御、試験に要する制御等が実行される。
図４にテスタ１００とハンドラ４００の動作順序をフローチャートとして示す。
ステップＳＰ０は１回の試験工程で試験する数の被試験デバイスをハンドラ４００によりテストヘッド２００に向って搬送している状態を示す。この状態をここではデバイス搬入工程と表記することにする。
【０００５】
ステップＳＰ１はハンドラ４００から被試験デバイスをテストヘッド２００に設けたＩＣソケットＳＫに落とし込み、被試験デバイスのピンとＩＣソケットのピンを互いに接触させてセットするデバイスセット工程を示す。
ステップＳＰ２はハンドラ４００からテスタ１００に向って試験開始を要求する試験開始要求信号ＳＲＱを発信する試験開始要求信号ＳＲＱ発信工程。
ステップＳＰ３は試験開始に先立って、例えばテスタ１００側からハンドラ４００にデバイス搬入工程ＳＰ０で搬入した被試験デバイスの数と、被試験デバイスの搬送中の配置（例えばトレイ上のデバイスの配置）を問い合わせ、そのデータの授受を行う。このデータの授受によりテスタ１００はテストヘッド２００に設けたＩＣソケットＳＫの数と搬送された被試験デバイスの数を照合し、全てのＩＣソケットＳＫに被試験デバイスが装着されたか、或いは一部のＩＣソケットが空になるかを識別する。このデータの授受を第１通信工程と称し、ＩＣソケットの全てに被試験デバイスが装着されるか或いは被試験デバイスが装着されないＩＣソケットが発生するかを判定する処理を第１データ処理工程と称することにする。
【０００６】
ステップＳＰ４ではテスタ１００からテストヘッド２００に試験パターンを送信し、被試験デバイスの動作試験を行う。試験中はテスタ１００から試験パターン信号を順次送信し、テストヘッド２００からはその応答信号をテスタ１００に返送することを繰返す。テスタ１００ではテストヘッド２００から返送されてくる応答信号と期待値とを比較し、良否の判定を下す。
ステップＳＰ５では試験の結果に従って、良否判定マップを作成する。以下この区間を第２データ処理工程と称することにする。
【０００７】
これと共にテスタ１００で作成した良否判定マップをハンドラ４００に送り込む。以下この工程を第２通信工程と称する。
ステップＳＰ６ではハンドラ４００はＩＣソケットＳＫから被試験デバイスを取り外す動作を実行する。この工程をデバイス除去工程と称することにする。
ステップＳＰ７ではハンドラ４００はテスタ１００から送り込まれた良否判定結果に従って被試験デバイスを良品と不良品に仕分けし、良品と不良品の収納部に分類しながら被試験デバイスをテストヘッド２００から搬出する。以下この工程をデバイス搬出工程と称する。
【０００８】
ステップＳＰ７のデバイス搬出工程が終了すると、ステップＳＰ０に戻り、新たな被試験デバイスの搬入工程に入る。
【０００９】
【発明が解決しようとする課題】
半導体デバイスの試験は製造された半導体デバイスの全量を試験するため、その量は膨大な量となる。このために一度に試験を行う被試験デバイスの数を可及的に多く採ったり、ステップＳＰ４で行う試験工程を可及的に高速化し、短時間に多量の半導体デバイスを試験しようとする試みが各種行われている。
ステップＳＰ４で実行される試験工程を高速化し、試験時間を短縮しようとする試みは既に限界に近づきつつあり、試験時間を短縮するための手法が他に求められている。
【００１０】
図４に示した各工程において、被試験デバイスの試験を行う試験工程は電気的な信号の授受で済むため、既に高速化されている。これに対し、被試験デバイスをテストヘッド２００のＩＣソケットＳＫに搬送し、このＩＣソケットＳＫに装着する作業、及び試験の終了後にＩＣソケットＳＫから半導体デバイスを取り外し、良品と不良品に分類しながら、被試験デバイスを搬出する作業は機械が実行する工程であるため、高速化は難しい。然し乍ら、ハンドラ４００における被試験デバイスの搬送作業を高速化すると被試験デバイスの数が多いほど、その搬送回数も多くなるため、搬送に要する時間をわずかに短縮するだけでも半導体デバイスの試験時間を大幅に短縮できる効果が得られる。
【００１１】
この発明の目的は半導体デバイスの試験時間を短縮することを可能とした半導体デバイス試験装置の制御方法を提案しようとするものである。
【００１２】
【課題を解決するための手段】
この発明の請求項１では、テスタとハンドラとの間でデータの授受を行ってテスタとハンドラとを動作させて半導体デバイスを試験し、その試験結果に従ってハンドラ側で被試験デバイスを分類して格納する動作を繰返す半導体デバイス試験装置において、
ハンドラのデバイス搬送工程中にテスタとハンドラ間のデータの授受を行う通信工程を実行させる半導体デバイス試験装置の制御方法を提案する。
【００１３】
この発明の請求項２では、テスタとハンドラとの間でデータの授受を行ってテスタとハンドラとを動作させ半導体デバイスを試験し、その試験結果に従ってハンドラ側で被試験デバイスを分類して格納する動作を繰返す半導体デバイス試験装置において、
ハンドラのデバイス搬送工程中にテスタとハンドラ間のデータの授受を行う通信工程と、テスタにおけるデータ処理工程の双方を実行させる半導体デバイス試験装置の制御方法を提案する。
【００１４】
この発明の請求項３では、請求項１記載の半導体デバイス試験装置の制御方法において、デバイス搬送工程と共に実行する通信工程は試験工程の前と試験工程の後の双方で実行する半導体デバイス試験装置の制御方法を提案する。
この発明の請求項４では、請求項２記載の半導体デバイス試験装置の制御方法において、デバイス搬送工程と共に実行する通信工程及びデータ処理工程は試験工程の前と試験工程の後の双方で実行する半導体デバイス試験装置の制御方法を提案する。
【００１５】
この発明の請求項５では、テスタとハンドラとの間でデータの授受を行ってテスタとハンドラとを動作させ半導体デバイスを試験し、その試験結果に従ってハンドラ側で被試験デバイスを分類して格納する動作を繰返す半導体デバイス試験装置において、
ハンドラのデバイス搬送工程中にテスタとハンドラ間のデータの授受を行う通信工程と、テスタにおけるデータ処理工程の双方を実行する構成とした半導体デバイス試験装置を提案する。
【００１６】
【作用】
この発明の制御方法によれば、ハンドラの半導体デバイスの搬送工程中に、テスタとハンドラ間のデータの授受を行う通信工程又はテスタ側のデータ処理工程或いはこれらの双方を実行させるから、半導体デバイスの試験に要する時間を短縮することができる。この結果、単位時間当たりの試験可能な半導体デバイスの個数を増加させることができるため、試験の効率を向上できる利点が得られる。
【００１７】
【発明の実施の形態】
図１にこの発明による半導体デバイス試験装置の最も望ましい制御方法を説明するためのフローチャートを示す。この発明の特徴とする点はステップＳＰ０及びＳＰ５に示すデバイス搬入工程及びデバイス搬出工程において、これらの工程と同時に第１通信工程と第１データ処理工程、及び第２データ処理工程と第２通信工程を実行させる制御方法とした点である。第１通信工程はこれから試験を行う被試験デバイスの数がテストヘッド２００に設けているＩＣソケットＳＫの数に一致しているか否かをハンドラ４００からテスタ１００に通知することを主な目的としている。このため、デバイス搬入工程において、テストヘッド２００に向って搬送している被試験デバイスの数を搬送中に計数し、その搬送中の被試験半導体デバイスの数及び被試験デバイスの配列状況をテスタ１００に通知することにより第１通信工程が達成される。
【００１８】
テスタ１００は第１通信工程によりテストヘッド２００に向って搬送している被試験デバイスの数が通知されることにより、第１データ処理工程を実行する。第１データ処理工程ではテストヘッド２００に設けられているＩＣソケットＳＫの全てのソケットに被試験デバイスが装着されるか、或いは被試験デバイスの数がソケットの数より少ない場合は搬送中の被試験デバイスの配列からどのＩＣソケットＳＫに被試験デバイスが装着され、どのＩＣソケットに被試験デバイスが装着されないかを識別する。
【００１９】
これらの第１通信工程及び第１データ処理工程はデバイス搬入工程の実動中に実行されデバイス搬入工程が完了する時点では、第１データ処理工程も終了させることができる。
デバイス搬入工程が完了した時点で各被試験デバイスが位置合わせされてＩＣソケットＳＫに落とし込まれ、正確にコンタクトしたか否かを確認した後、被試験デバイスに圧接子が接触し、圧接子の圧接により被試験デバイスのピンとＩＣソケットＳＫのピンとが電気的に接触し、その接触状態が安定した状態に維持される。この状態がステップＳＰ１に示すデバイスセット工程である。
【００２０】
被試験デバイスのＩＣソケットＳＫに対して安定して接触した状態でステップＳＰ２で示す試験開始要求信号ＳＲＱがハンドラ４００から発信され、テスタ１００に送り込まれる。
テスタ１００はハンドラ４００から試験開始要求信号ＳＲＱを設けると、ステップＳＰ３で示す試験工程を実行する。
試験工程が終了すると、ハンドラ４００はステップＳＰ４で示すデバイス除去工程を実行する。デバイス除去工程とはテストヘッド２００上のＩＣソケットＳＫから被試験デバイスを排除し、テストヘッド２００から被試験デバイスを搬送装置に受け渡す状況を指す。
【００２１】
搬送装置に被試験デバイスが引き渡され、被試験デバイスの搬出が開始されるとステップＳＰ５が実行されている状況となる。
この発明ではこのデバイス搬出工程の実行中に第２データ処理工程と、第２通信工程とを実行する。第２データ処理工程ではテスタ１００に設けられた論理比較器で判定した良否判定結果を第２通信工程でハンドラ４００に送り届ける。
ハンドラ４００はテスタ１００から送り込まれた良否判定結果を元に、被試験半導体デバイスを搬送期間中に良品と不良品に仕分けしながらそれぞれの格納部に格納する。
【００２２】
このように、試験工程の前に実行するステップＳＰ０で示すデバイス搬入工程と、ステップＳＰ３に示す試験工程の後に実行するデバイス搬送工程ＳＰ５と平行して第１通信工程と第１データ処理工程及び第２データ処理工程と第２通信工程をそれぞれ実行したから、ステップＳＰ０〜ＳＰ５に至る所要時間を第１通信工程と第１データ処理工程を実行するに要する時間Ｔ１と、第２データ処理工程と第２通信手段を実行するのに要する時間Ｔ２に相当する時間分だけ短縮することができることになる。実際上Ｔ１＋Ｔ２は約０．１〜０．２秒程度となる。
【００２３】
この結果半導体デバイスを試験するに必要な時間が従来は、例えば１秒であったとすると、１秒−０．２秒＝０．８秒となり、従来の８０％程度の時間で被試験デバイスを試験することができることになる。短縮する時間が高々０．２秒であったとしても試験の回数を重ねるごとに、その効果は大きく現れてくることは容易に理解することができよう。
図１に示した実施例では最も望ましい実施例を示したが、図２に示す制御方法を採ることもできる。図２に示す制御方法はデバイス搬入工程で第１通信工程のみを実行し、第１データ処理工程はデバイス搬入工程後に実行させ、更にデバイス除去工程の後に第２データ処理工程を実行し、更にその後にデバイス搬出工程と第２通信通信工程とを同時に並行して実行させる制御方法とした例を示す。
【００２４】
このように、制御した場合でも第１通信工程と、第２通信工程で必要な時間分は短縮することができる。
【００２５】
【発明の効果】
以上説明したように、この発明によればデバイス搬送工程の最中に他の工程を実行させるから、この同時に実行した工程に要する時間分は全体の試験時間から差し引くことができる。よって試験に要する時間を短縮することができるから、試験の繰返し周期を速めることができ、短時間に多量の半導体デバイスを試験することができることになり、その効果は実用に供して頗る大である。
【図面の簡単な説明】
【図１】この発明による半導体デバイス試験装置の制御方法を説明するためのフローチャート。
【図２】この発明の変形実施例を説明するためのフローチャート。
【図３】半導体デバイス試験装置の概要を説明するためのブロック図。
【図４】従来の半導体デバイス試験装置の制御方法を説明するためのフローチャート。
【符号の説明】
１００ テスタ
１０１ 主制御器
２００ テストヘッド
３００ パフォーマンスボード
４００ ハンドラ
４０１ 制御器
ＳＫ ＩＣソケット
Claims (5)
- 複数の被試験デバイスを装着したテストヘッドに接続されたテスタとハンドラとの間で、データの授受を行ってテスタとハンドラとを動作させて上記複数の被試験デバイスを試験し、その試験結果に従ってハンドラ側で被試験デバイスを分類して格納する動作を繰返す半導体デバイス試験装置の制御方法において、
上記ハンドラとテストヘッド間の被試験デバイス搬送工程中に、上記テスタとハンドラ間の上記テストヘッドに向かって搬送している被試験デバイスの数とトレイ上の被試験デバイスの配置、及び上記テスタのデータ処理結果に関するデータの授受を行う通信工程を実行させることを特徴とする半導体デバイス試験装置の制御方法。 - 複数の被試験デバイスを装着したテストヘッドに接続されたテスタとハンドラとの間で、データの授受を行ってテスタとハンドラとを動作させて上記複数の被試験デバイスを試験し、その試験結果に従ってハンドラ側で被試験デバイスを分類して格納する動作を繰返す半導体デバイス試験装置の制御方法において、
上記ハンドラとテストヘッド間の被試験デバイス搬送工程中に、上記テスタとハンドラ間の上記テストヘッドに向かって搬送している被試験デバイスの数とトレイ上の被試験デバイスの配置、及び上記テスタのデータ処理結果に関するデータの授受を行う通信工程と、上記テスタにおけるデータ処理工程の双方を実行させることを特徴とする半導体デバイス試験装置の制御方法。 - 請求項１記載の半導体デバイス試験装置の制御方法において、上記デバイス搬送工程と共に実行する通信工程は試験工程の前と試験工程の後の双方で実行することを特徴とする半導体デバイス試験装置の制御方法。
- 請求項２記載の半導体デバイス試験装置の制御方法において、上記デバイス搬送工程と共に実行する通信工程及びデータ処理工程は試験工程の前と試験工程の後の双方で実行することを特徴とする半導体デバイス試験装置の制御方法。
- 複数の被試験デバイスを装着したテストヘッドに接続されたテスタとハンドラとの間で、データの授受を行ってテスタとハンドラとを動作させて上記複数の被試験デバイスを試験し、その試験結果に従ってハンドラ側で被試験デバイスを分類して格納する動作を繰返す半導体デバイス試験装置において、
上記ハンドラとテストヘッド間の被試験デバイス搬送工程中に、上記テスタとハンドラ間の上記テストヘッドに向かって搬送している被試験デバイスの数とトレイ上の被試験デバイスの配置、及び上記テスタのデータ処理結果に関するデータの授受を行う通信工程と、上記テスタにおけるデータ処理工程の双方を実行する構成としたことを特徴とする半導体デバイス試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372553A JP4585685B2 (ja) | 2000-12-07 | 2000-12-07 | 半導体デバイス試験装置の制御方法・半導体デバイス試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372553A JP4585685B2 (ja) | 2000-12-07 | 2000-12-07 | 半導体デバイス試験装置の制御方法・半導体デバイス試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002174660A JP2002174660A (ja) | 2002-06-21 |
| JP4585685B2 true JP4585685B2 (ja) | 2010-11-24 |
Family
ID=18842084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000372553A Expired - Fee Related JP4585685B2 (ja) | 2000-12-07 | 2000-12-07 | 半導体デバイス試験装置の制御方法・半導体デバイス試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4585685B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695125B2 (ja) * | 1988-07-22 | 1994-11-24 | 三菱電機株式会社 | 半導体装置のテスト装置 |
| JPH08101251A (ja) * | 1994-09-30 | 1996-04-16 | Ando Electric Co Ltd | Ｉｃテスタ・ｉｃハンドラシステム |
| SG90713A1 (en) * | 1995-07-28 | 2002-08-20 | Advantest Corp | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
| JP4444419B2 (ja) * | 1999-11-10 | 2010-03-31 | 東京エレクトロン株式会社 | データ通信方法及びデータ通信システム |
-
2000
- 2000-12-07 JP JP2000372553A patent/JP4585685B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002174660A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4124345B2 (ja) | 試験装置 | |
| JP3226780B2 (ja) | 半導体装置のテストハンドラ | |
| US6078188A (en) | Semiconductor device transporting and handling apparatus | |
| CN103547934B (zh) | 并行并发测试系统和方法 | |
| US6239396B1 (en) | Semiconductor device handling and sorting apparatus for a semiconductor burn-in test process | |
| KR100493058B1 (ko) | 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 | |
| KR20070062501A (ko) | 전자 부품 시험 장치 | |
| KR20120065790A (ko) | 반도체 장치 동시 연속 테스트 방법 및 테스트 장비 | |
| KR100699866B1 (ko) | 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법 | |
| US6505138B1 (en) | Function-based control interface for integrated circuit tester prober and handler devices | |
| EP0144680B1 (en) | Ic device and a system for testing the same | |
| US7825650B2 (en) | Automated loader for removing and inserting removable devices to improve load time for automated test equipment | |
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| CN108627195A (zh) | 一种对记忆体模组进行检测的智能检测方法及智能检测系统 | |
| JP4585685B2 (ja) | 半導体デバイス試験装置の制御方法・半導体デバイス試験装置 | |
| CN105983538B (zh) | 一种高产能的测试分选机系统 | |
| US6922050B2 (en) | Method for testing a remnant batch of semiconductor devices | |
| JP2018159608A (ja) | ウエハ検査装置及びウエハ検査装置の診断方法 | |
| US8283940B2 (en) | Probe device, processing device, and probe testing method | |
| JPH09318703A (ja) | Ｉｃハンドラ | |
| KR20020047531A (ko) | 반도체 소자 테스트 시스템과 그의 제어방법 | |
| KR100835999B1 (ko) | Ｉｃ 소팅 핸들러 및 그 제어방법 | |
| JPH0943313A (ja) | 半導体試験方法 | |
| KR20070012967A (ko) | 반도체 테스트 설비의 데이터 처리 방법 | |
| KR20200008743A (ko) | 반도체 장치의 테스트 방법및 반도체 장치의 테스트 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060329 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4585685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |