JP4579331B2 - プラズマディスプレイパネル - Google Patents

Description

本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに関する。

プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。

例えば、３電極構造のＰＤＰは、Ｘ電極およびＹ電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、Ｙ電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。

一般的なＰＤＰでは、Ｘ電極およびＹ電極は前面ガラス基板に配置され、アドレス電極は背面ガラス基板に配置されている。また、近年、Ｘ電極およびＹ電極とアドレス電極の３電極を前面ガラス基板に配置したＰＤＰが提案されている（例えば、特許文献１参照）。この種のＰＤＰでは、Ｘ電極およびＹ電極等の１層目の電極は、ガラス基材上に形成され、１層目の電極の延在方向に直交するアドレス電極等の２層目の電極は、１層目の電極を覆っている誘電体層上に形成されている。なお、前面ガラス基板は、ガラス基材およびガラス基材上に形成された誘電体層を含んで構成されている。
特開平１０−３２１１４５号公報

ＰＤＰでは、前面ガラス基板と背面ガラス基板とを貼り合わせるためのシール材は、画像の表示領域の外周部に配置されている。例えば、背面ガラス基板にアドレス電極を有するＰＤＰでは、前面ガラス基板の２辺にＸ電極およびＹ電極の引き出し部分が設けられ、他の２辺には、電極の引き出し部分は設けられない。このため、シール材は、電極の引き出し部分が設けられる２辺では、前面ガラス基板の縁部から所定の距離（引き出し部分）だけ内側に配置され、他の２辺では、ＰＤＰの面積の増加を抑制するために、前面ガラス基板の縁部近辺に配置される。

これに対し、前面ガラス基板にアドレス電極を有するＰＤＰでは、例えば、前面ガラス基板の２辺にＸ電極およびＹ電極の引き出し部分が設けられ、他の２辺にアドレス電極の引き出し部分が設けられる。このため、シール材は、電極の引き出し部分が設けられる４辺で、前面ガラス基板の縁部から所定の距離（引き出し部分）だけ内側に配置される。

例えば、シール材がＸ電極およびＹ電極等の１層目の電極を覆う誘電体層の縁部をまたいで配置された場合、前面ガラス基板と背面ガラス基板との接合部分（シール材の接合部分）は、誘電体層と前面ガラス基材との段差を有する。この場合、シール材の接合部分における段差の所に隙間が発生するおそれがあり、その隙間からＰＤＰ内に大気が徐々に入り込み、ＰＤＰが動作しなくなるおそれがある。すなわち、シール材の接合部分の段差が大きい場合、ＰＤＰの気密性が劣化し、ＰＤＰの信頼性が低下する。しかしながら、前面ガラス基板に互いに直交する電極を有するＰＤＰでは、前面ガラス基板とシール材との位置関係、特に、前面ガラス基板の誘電体層とシール材との位置関係に関する発明は、提案されていない。

本発明の目的は、前面ガラス基板に互いに直交する電極を有するＰＤＰにおいて、ＰＤＰの気密性を確保し、ＰＤＰの信頼性の低下を防止することである。特に、本発明の目的は、各電極と駆動回路との接続作業が繁雑になることを防止しつつ、ＰＤＰの気密性を確保し、ＰＤＰの信頼性の低下を防止することである。

プラズマディスプレイパネルは、互いに対向する第１基板および第２基板を有している。プラズマディスプレイパネルの画像の表示領域は、放電により発光するセルで構成されている。そして、第１基板上には、第１方向に延在し、間隔を置いて配置された複数の第１電極と、第１電極における表示領域を覆う第１誘電体層とが設けられている。さらに、第１誘電体層上には、第１方向に直交する第２方向に延在し、間隔を置いて配置された複数の第２電極が設けられている。

また、第２基板上における表示領域の外周部で第１誘電体層の縁部より内側の位置には、第２基板を第１基板に貼り合わせるために、シール材が額縁状に配置されている。

本発明では、前面ガラス基板に互いに直交する電極を有するＰＤＰにおいて、ＰＤＰの気密性を確保し、ＰＤＰの信頼性の低下を防止できる。特に、本発明では、各電極と駆動回路との接続作業が繁雑になることを防止しつつ、ＰＤＰの気密性を確保し、ＰＤＰの信頼性の低下を防止できる。

本発明の第１の実施形態におけるＰＤＰの要部の分解斜視図である。 図１に示したＰＤＰの説明図である。 図２に示したＰＤＰのＡ−Ａ’線に沿う断面図である。 図２に示したＰＤＰのＢ−Ｂ’線に沿う断面図である。 図１に示したＰＤＰを用いて構成されたプラズマディスプレイ装置の一例を示す分解斜視図である。 図５に示した回路部の概要を示すブロック図である。 図１に示したＰＤＰに画像を表示するためのサブフィールドの放電動作の例を示す波形図である。 本発明の第２の実施形態におけるＰＤＰの説明図である。 図８に示したＰＤＰのＡ−Ａ’線に沿う断面図である。 図８に示したＰＤＰのＢ−Ｂ’線に沿う断面図である。 本発明の第３の実施形態におけるＰＤＰの断面図である。 図１１に示したＰＤＰの断面に直交する断面図である。 図１１に示した背面基板部の概要を示す説明図である。 本発明の変形例におけるＰＤＰの背面基板部の概要を示す説明図である。 本発明の別の変形例におけるＰＤＰの電極構成を示す説明図である。

以下、本発明の実施形態を図面を用いて説明する。

図１は、本発明の第１の実施形態を示している。なお、図１は、画像の表示領域（後述する図２の太い破線で囲んだ領域）におけるプラズマディスプレイパネル（以下、ＰＤＰとも称する）の要部を示す分解斜視図である。図中の矢印Ｄ１は、第１方向Ｄ１を示し、矢印Ｄ２は、第１方向Ｄ１に画像表示面に平行な面内で直交する第２方向Ｄ２を示している。ＰＤＰ１０は、画像表示面を構成する前面基板部１２と、前面基板部１２に対向する背面基板部１４とにより構成されている。前面基板部１２と背面基板部１４の間（より詳細には、背面基板部１４の凹部）に放電空間ＤＳが形成される。

前面基板部１２は、繰り返して放電を発生させるために、ガラス基材ＦＳ（第１基板）上（図では下側）に第１方向Ｄ１に沿って平行に形成され、第２方向Ｄ２に沿って交互に形成されたＸバス電極ＸｂおよびＹバス電極Ｙｂを有している。Ｘバス電極Ｘｂには、Ｘバス電極ＸｂからＹバス電極Ｙｂに向けて第２方向Ｄ２に延在するＸ透明電極Ｘｔが接続されている。また、Ｙバス電極Ｙｂには、Ｙバス電極ＹｂからＸバス電極Ｘｂに向けて第２方向Ｄ２に延在するＹ透明電極Ｙｔが接続されている。すなわち、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、第２方向Ｄ２に沿って対向している。

ここで、Ｘバス電極ＸｂおよびＹバス電極Ｙｂは、金属材料等で形成された不透明な電極であり、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、ＩＴＯ膜等で形成された光を透過する透明電極である。なお、透明電極ＸｔおよびＹｔは、それぞれが当接するバス電極ＸｂおよびＹｂとガラス基材ＦＳとの間の全面に配置されることもある。また、透明電極ＸｔおよびＹｔは、バス電極ＸｂおよびＹｂと同じ材料（金属材料等）で、バス電極ＸｂおよびＹｂと一体に形成されてもよい。そして、Ｘ電極ＸＥ（維持電極、第１電極の１つ）は、Ｘバス電極ＸｂおよびＸ透明電極Ｘｔにより構成され、Ｙ電極ＹＥ（走査電極、第１電極の１つ）は、Ｙバス電極ＹｂおよびＹ透明電極Ｙｔにより構成される。

電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔは、誘電体層ＤＬ１に覆われている。例えば、誘電体層ＤＬ１は、ＣＶＤ法により形成された二酸化シリコン膜（ＳｉＯ _２ 膜、シリコン酸化膜）である。そして、誘電体層ＤＬ１上（図では下側）には、バス電極Ｘｂ、Ｙｂの直交方向（第２方向Ｄ２）に延在する複数のアドレス電極ＡＥ（第２電極）が設けられている。アドレス電極ＡＥは、誘電体層ＤＬ２に覆われており、誘電体層ＤＬ２の表面は、ＭｇＯ等の保護層ＰＬに覆われている。

放電空間ＤＳを介して前面基板部１２に対向する背面基板部１４は、ガラス基材ＲＳ（第２基板）上に、互いに平行に形成された隔壁（バリアリブ）ＢＲを有している。隔壁ＢＲは、バス電極Ｘｂ、Ｙｂに直交する方向（第２方向Ｄ２）に延伸し、アドレス電極ＡＥに対向している。換言すれば、アドレス電極ＡＥは、隔壁ＢＲに対向する位置に配置されている。隔壁ＢＲにより、セルの側壁が構成される。さらに、隔壁ＢＲの側面と、互いに隣接する隔壁ＢＲの間のガラス基材ＲＳ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂが、それぞれ塗布されている。

ＰＤＰ１０の１つの画素は、赤、緑および青の光を発生する３つのセルにより構成される。ここで、１つのセル（一色の画素）は、バス電極Ｘｂ、Ｙｂと隔壁ＢＲとで規定される領域に形成される。このように、ＰＤＰ１０は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。すなわち、画像の表示領域（後述する図２に示す太い破線で囲んだ領域）は、マトリックス状に配置されたセルにより構成される。特に図示していないが、バス電極Ｘｂ、Ｙｂに沿って形成されたセルにより、表示ラインが構成される。

ＰＤＰ１０は、前面基板部１２および背面基板部１４を、保護層ＰＬと隔壁ＢＲが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを放電空間ＤＳに封入することで構成される。

図２は、図１に示したＰＤＰ１０の概要を示している。なお、図２は、画像表示面側（後述する図３の上側）から見た状態を示している。図２の濃い網掛け部分（額縁状の部分）は、シール材ＳＭを示している。また、図２の薄い網掛け部分（額縁状の部分を除く網掛け部分）は、維持電極ＸＥ（バス電極Ｘｂ、透明電極Ｘｔ）および走査電極ＹＥ（バス電極Ｙｂ、透明電極Ｙｔ）を示している。上述したように、画像の表示領域ＤＡ（図の太い破線で囲んだ領域）は、マトリックス状に配置されたセルＣ１により構成される。

シール材ＳＭは、ガラス基材ＲＳ上における表示領域ＤＡの外周部ＯＴに配置されている。例えば、シール材ＳＭは、低融点ガラスで形成され、前面基板部１２と背面基板部１４とを貼り合わせる。なお、シール材ＳＭは、保護層ＰＬおよび誘電体層ＤＬ２の内側に配置され、保護層ＰＬおよび誘電体層ＤＬ２は、誘電体層ＤＬ１の内側に配置されている。また、ガラス基材ＲＳは、保護層ＰＬおよび誘電体層ＤＬ２の内側に配置されている。

シール材ＳＭと隔壁ＢＲとの間に形成された排気空間ＥＳには、ガラス基材ＲＳの外面まで貫通する排気孔ＥＨが設けられている。これにより、組み立てられたＰＤＰ１０の放電空間ＤＳ（上述した図１に示した背面基板部１４の凹部）を真空状態に設定でき、放電ガスを放電空間ＤＳに封入できる。

なお、この例では、画像表示面側から見た場合、アドレス電極ＡＥは、隔壁ＢＲに重なる位置に設けられ、透明電極Ｙｔは、自身に対応（図では、自身の左側に位置）するアドレス電極ＡＥに対向している。

このため、アドレス電極ＡＥと透明電極Ｙｔ間に電圧を印加することにより、着目するセルＣ１の放電空間ＤＳでアドレス放電を発生させることができる。このとき、隔壁ＢＲも誘電体層の一部として作用し、アドレス電極ＡＥと透明電極Ｙｔ間の電界が放電空間ＤＳに生ずる。

また、第１方向Ｄ１に沿って配置される透明電極Ｘｔ、Ｙｔは、交互に配置されている。したがって、アドレス電極ＡＥを挟んで第１方向Ｄ１に隣接するセルＣ１において、両方のセルＣ１の透明電極Ｙｔが１つのアドレス電極ＡＥの両側に隣接することがない。このため、着目するセルＣ１のアドレス電極ＡＥと透明電極Ｙｔ間でアドレス放電を発生させるとき（アドレス期間）に、隣接するセルＣ１で誤放電が発生することを防止できる。

なお、バス電極Ｘｂ、Ｙｂの端部は、前面基板部１２におけるガラス基材ＦＳの縁部に位置し、電極ＸＥ、ＹＥに電圧を印加する回路と接続するための接続部ＣＴ１としてそれぞれ機能する。また、アドレス電極ＡＥの端部は、誘電体層ＤＬ１の縁部と誘電体層ＤＬ２の縁部との間に位置し、アドレス電極ＡＥに電圧を印加する回路と接続するための接続部ＣＴ２として機能する。ここで、電極ＸＥ、ＹＥおよびＡＥに電圧を印加する回路は、例えば、後述する図６に示すドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶである。

図３および図４は、図２に示したＰＤＰ１０の断面を示している。なお、図３は、図２のＡ−Ａ’線に沿う断面を示し、図４は、図２のＢ−Ｂ’線に沿う断面を示している。

図３および図４に示すように、シール材ＳＭは、背面基板部１４におけるガラス基材ＲＳの外周部ＯＴと前面基板部１２の保護層ＰＬとの間に配置され、それぞれに接合されることにより、前面基板部１２と背面基板部１４とを貼り合わせている。このため、誘電体層ＤＬ１、ＤＬ２とガラス基材ＦＳとの段差は、シール材ＳＭの外側に位置する。すなわち、シール材ＳＭの接合部分に段差が生じることを防止できる。

例えば、シール材ＳＭの接合部分に段差が生じると、段差の所に隙間が発生するおそれがあり、その隙間からＰＤＰ内に大気が徐々に入り込み、ＰＤＰが動作しなくなるおそれがある。すなわち、シール材ＳＭの接合部分における段差の所に隙間が発生すると、ＰＤＰ１０の気密性が劣化し、ＰＤＰ１０の信頼性が低下する。この実施形態では、シール材ＳＭの接合部分に段差が生じることを防止できるため、ＰＤＰ１０の気密性が劣化することを防止でき、ＰＤＰ１０の信頼性が低下することを防止できる。

また、図３に示すように、ガラス基材ＲＳの縁部は、誘電体層ＤＬ１の縁部より内側に位置している。これにより、接続部ＣＴ１上に障害物（例えば、ガラス基材ＲＳ）のない作業空間を確保できる。この結果、例えば、後述する図６に示すドライバＸＤＲＶ、ＹＤＲＶを接続部ＣＴ１に簡易に接続できる。

図４に示すように、アドレス電極ＡＥの接続部ＣＴ２は、シール材ＳＭの外側に配置され、誘電体層ＤＬ１の平面上に設けられている。この実施形態では、シール材ＳＭが誘電体層ＤＬ１の内側に配置されているため、誘電体層ＤＬ１の平面上に、接続部ＣＴ２を簡易に形成できる。例えば、接続部ＣＴ２を有するアドレス電極ＡＥは、スパッタ法や蒸着法により金属微粒子を誘電体層ＤＬ１の表面に付着した後に、露光工程を用いて電極のパターンを形成する一般的な製造工程により、簡易に形成される。また、ガラス基材ＲＳの縁部は、誘電体層ＤＬ２の縁部より内側に位置している。これにより、接続部ＣＴ２上に障害物（例えば、ガラス基材ＲＳ）のない作業空間を確保できる。この結果、例えば、後述する図６に示すドライバＡＤＲＶを接続部ＣＴ２に簡易に接続できる。

図５は、図１に示したＰＤＰ１０を用いて構成されたプラズマディスプレイ装置の一例を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、ＰＤＰ１０、ＰＤＰ１０の画像表示面１６側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１６側に配置された前筐体３０、ＰＤＰ１０の背面１８側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ２０に電磁波遮蔽機能を持たせることもある。また、光学フィルタ２０は、保護ガラスではなく、ＰＤＰ１０の画像表示面１６側に直接貼付されることもある。

図６は、図５に示した回路部６０の概要を示している。回路部６０は、バス電極Ｘｂに共通のパルスを印加するＸドライバＸＤＲＶ、バス電極Ｙｂに選択的にパルスを印加するＹドライバＹＤＲＶ、アドレス電極ＡＥに選択的にパルスを印加するアドレスドライバＡＤＲＶ、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶの動作を制御する制御部ＣＮＴおよび電源部ＰＷＲを有している。ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。電源部ＰＷＲは、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する電源電圧Ｖｓｃ、Ｖｓ／２、−Ｖｓ／２、Ｖｓａ等を生成する。

制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７に基づいて使用するサブフィールドを選択し、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴ、ＡＣＮＴを出力する。ここで、サブフィールドは、ＰＤＰ１０の１画面を表示するための１フィールドが分割されたフィールドであり、サブフィールド毎にサステイン放電の回数が設定されている。そして、画素を構成するセルＣ１毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。

図７は、図１に示したＰＤＰ１０に画像を表示するためのサブフィールドにおける放電動作の一例を示している。図中の星印は、放電の発生を示している。各サブフィールドＳＦは、リセット期間ＲＳＴ、アドレス期間ＡＤＲ、サステイン期間ＳＵＳおよび消去期間ＥＲＳにより構成される。なお、消去期間ＥＲＳは、点灯したセルのみの壁電荷を減少させるための放電を発生させる期間のため、サステイン期間ＳＵＳに含めて定義される場合もある。

まず、リセット期間ＲＳＴでは、緩やかに下降する負の電圧（鈍波）が、維持電極ＸＥ（バス電極Ｘｂおよび透明電極Ｘｔ）に印加され、正の電圧が、走査電極ＹＥ（バス電極Ｙｂおよび透明電極Ｙｔ）に印加される（図７（ａ））。そして、維持電極ＸＥは、負の書き込み電圧に維持され、緩やかに上昇する正の書き込み電圧（書き込み鈍波）が走査電極ＹＥに印加される（図７（ｂ））。これにより、セルの発光を抑えながら維持電極ＸＥと走査電極ＹＥに正と負の壁電荷がそれぞれ蓄積される。次に、維持電極ＸＥに正の調整電圧が印加され、負の調整電圧（調整鈍波）が走査電極ＹＥに印加される（図７（ｃ））。これにより、維持電極ＸＥと走査電極ＹＥにそれぞれ蓄積された正と負の壁電荷の量が減るとともに、全てのセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、電圧Ｖｓ／２より低い電圧であり、負の調整電圧の最小値は、電圧−Ｖｓ／２より高い電圧である。

アドレス期間ＡＤＲでは、アドレス放電時に陽極となるスキャン電圧が維持電極ＸＥに印加され、アドレス放電時に陰極となるスキャンパルスが走査電極ＹＥに印加され、アドレス放電時に陽極となるアドレスパルス（電圧Ｖｓａ）が、点灯するセルに対応するアドレス電極ＡＥに印加される（図７（ｄ））。スキャンパルスとアドレスパルスにより選択されたセルは、一時的に放電する。

すなわち、走査電極ＹＥとアドレス電極ＡＥ間には、放電を発生させる最低電圧（放電開始電圧）以上の電圧が印加され、維持電極ＸＥとアドレス電極ＡＥ間には、放電開始電圧より低い電圧が印加される。これにより、着目するセルのアドレス電極ＡＥと走査電極ＹＥ間でアドレス放電を発生させるときに、隣接するセルの維持電極ＸＥとアドレス電極ＡＥ間で誤放電が発生することを防止できる。アドレス電極ＡＥの波形に示される２回目のアドレスパルスは、他の表示ラインの放電セルを選択するために印加される（図７（ｅ））。

サステイン期間ＳＵＳでは、負および正のサステインパルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図７（ｆ、ｇ））。これにより、点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、維持電極ＸＥおよび走査電極ＹＥに繰り返して印加されることにより、サステイン期間ＳＵＳに点灯したセルの放電（サステイン放電）が繰り返し行われる。

消去期間ＥＲＳでは、負の消去前パルスと正の高電圧の消去前パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加され、放電が発生する（図７（ｈ））。これにより、壁電荷が、維持電極ＸＥおよび走査電極ＹＥに蓄積される。この際、走査電極ＹＥは、電圧Ｖｓ／２より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、正の消去パルスと負の消去パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図７（ｉ））。これにより、放電が起こるが、２電極間に印加されている電圧値の差がサステイン期間ＳＵＳの電圧値の差よりも低いため、壁電荷の量がサステイン期間ＳＵＳに比べて減る。

以上、第１の実施形態では、シール材ＳＭは、誘電体層ＤＬ１の縁部より内側の位置に額縁状に配置されている。すなわち、シール材ＳＭは、誘電体層ＤＬ１とガラス基材ＦＳとの段差が発生する位置より内側に配置されている。さらに、シール材ＳＭは、誘電体層ＤＬ１と誘電体層ＤＬ２との段差が発生する位置より内側に配置されている。すなわち、誘電体層ＤＬ１、ＤＬ２とガラス基材ＦＳとの段差により、シール材ＳＭの接合部分に隙間が発生することを防止できる。この結果、ＰＤＰ１０の気密性を確保でき、ＰＤＰ１０の信頼性が低下することを防止できる。

さらに、ガラス基材ＲＳの縁部は、誘電体層ＤＬ１、ＤＬ２の縁部より内側に位置している。これにより、電極ＸＥ、ＹＥ、ＡＥと駆動回路（例えば、図６に示したドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶ）との接続作業が繁雑になることを防止しつつ、ＰＤＰ１０の気密性を確保し、ＰＤＰ１０の信頼性の低下を防止できる。

図８、図９および図１０は、本発明の第２の実施形態におけるＰＤＰ１０の概要を示している。なお、図８は、画像表示面側（後述する図９の上側）から見た状態を示し、図９は、図８のＡ−Ａ’線に沿う断面を示し、図１０は、図８のＢ−Ｂ’線に沿う断面を示している。この実施形態では、誘電体層ＤＬ２および保護層ＰＬの大きさが、第１の実施形態と相違している。その他の構成は、第１の実施形態と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のＰＤＰ１０を用いたＰＤＰ装置およびＰＤＰ１０に画像を表示するための放電動作は、第１の実施形態（図５−図７）と同じである。

図８に示すように、誘電体層ＤＬ２および保護層ＰＬは、シール材ＳＭの内側の縁部より内側に配置され、表示領域ＤＡを覆っている。なお、シール材ＳＭは、誘電体層ＤＬ１の内側に配置されている。

図９および図１０に示すように、シール材ＳＭは、背面基板部１４におけるガラス基材ＲＳの外周部ＯＴと前面基板部１２の誘電体層ＤＬ１との間に配置され、それぞれに接合されている。このため、誘電体層ＤＬ１とガラス基材ＦＳとの段差は、シール材ＳＭの外側に位置する。また、誘電体層ＤＬ１と誘電体層ＤＬ２との段差は、シール材ＳＭと表示領域ＤＡとの間に位置する。すなわち、この実施形態においても、シール材ＳＭの接合部分に段差が生じることを防止できる。この結果、ＰＤＰ１０の気密性を確保でき、ＰＤＰ１０の信頼性が低下することを防止できる。以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。

図１１および図１２は、本発明の第３の実施形態におけるＰＤＰ１０の概要を示している。なお、図１１は、上述した図２のＡ−Ａ’線に沿う断面に対応し、図１２は、図２のＢ−Ｂ’線に沿う断面に対応している。この実施形態では、ガラス基材ＲＳ２の外周部ＯＴに溝ＧＲが形成されている点が、第１の実施形態と相違している。その他の構成は、第１の実施形態と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、この実施形態のＰＤＰ１０を用いたＰＤＰ装置およびＰＤＰ１０に画像を表示するための放電動作は、第１の実施形態（図５−図７）と同じである。

ガラス基材ＲＳ２の外周部ＯＴには、額縁状の溝ＧＲが形成され、溝ＧＲ内には、シール材ＳＭが配置されている。例えば、放電空間ＤＳ、溝ＧＲおよび排気空間ＥＳは、サンドブラスト法等により、ガラス基材ＲＳ２を直接彫り込んで形成される。溝ＧＲは、誘電体層ＤＬ１、ＤＬ２および保護層ＰＬより内側に位置している。すなわち、シール材ＳＭは、背面基板部１４における溝ＧＲと前面基板部１２の保護層ＰＬとの間に配置され、それぞれに接合される。したがって、誘電体層ＤＬ１、ＤＬ２とガラス基材ＦＳとの段差は、シール材ＳＭの外側に位置する。すなわち、シール材ＳＭの接合部分に段差が生じることを防止でき、ＰＤＰ１０の気密性を確保できる。この結果、ＰＤＰ１０の信頼性が低下することを防止できる。

なお、シール材ＳＭと前面基板部１２（より詳細には、保護層ＰＬ）との接合面の面積は、溝ＧＲの開口部の面積より小さく形成される。すなわち、シール材ＳＭの体積は、溝ＧＲの体積（容積）よりも小さい。このため、シール材ＳＭは、前面基板部１２と背面基板部１４とを貼り合わせたときに、溝ＧＲからはみ出さない。この結果、隔壁ＢＲと前面基板部１２との間に、シール材ＳＭによる隙間が発生することを防止できる。隔壁ＢＲと前面基板部１２との間の隙間を無くすことができるため、隔壁ＢＲは、着目するセルＣ１の放電が、隔壁ＢＲを挟んで隣接するセルＣ１に広がることを防止できる。したがって、隣接するセルＣ１での誤放電を防止できる。

図１３は、図１１に示した背面基板部１４の概要を示している。上述したように、放電空間ＤＳ、溝ＧＲおよび排気空間ＥＳは、サンドブラスト法等により、ガラス基材ＲＳを直接彫り込んで形成される。すなわち、隔壁ＢＲおよび溝ＧＲは、ガラス基材ＲＳを削ることにより形成される。これにより、例えば、隔壁ＢＲを形成するための焼成工程を必要としないため、ＰＤＰの製造コストを低減できる。多くの場合、この焼成工程の焼成炉は電気をエネルギーとしており、この焼成工程を無くすことは電気エネルギーの削減にもなる。なお、放電空間ＤＳは、ペースト状の隔壁材料を塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよい。また、隔壁ＢＲを印刷による積層で形成してもよい。

以上、第３の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。すなわち、電極ＸＥ、ＹＥ、ＡＥと駆動回路（例えば、図６に示したドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶ）との接続作業が繁雑になることを防止しつつ、ＰＤＰ１０の気密性を確保し、ＰＤＰ１０の信頼性の低下を防止できる。

なお、上述した実施形態では、１つの画素が、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素を４つ以上のセルにより構成してもよい。あるいは、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。

上述した実施形態では、維持電極ＸＥ、走査電極ＹＥ、アドレス電極ＡＥの３電極が前面基板部１２に形成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、アドレス電極を兼ねるＸ電極（第２電極）と走査電極ＹＥ（第１電極）の２電極を前面基板部１２に形成してもよい。あるいは、維持電極ＸＥと走査電極ＹＥ間のサステイン放電を補助するＺ電極を設け、維持電極ＸＥ（第１電極の１つ）、走査電極ＹＥ（第１電極の１つ）、アドレス電極ＡＥ（第２電極）、Ｚ電極（第１電極の１つ）の４電極を前面基板部１２に形成してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、隔壁ＢＲが、アドレス電極ＡＥに対向する位置のみに配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１４に示すように、アドレス電極ＡＥの垂直方向に延在する隔壁ＢＲ２が、ガラス基材ＲＳ３に形成されてもよい。図１４は、隔壁ＢＲ２が形成された背面基板部１４の概要を示している。

図１４の例では、ガラス基材ＲＳ３に隔壁ＢＲ２が形成されている点が、上述した第３の実施形態（図１３）と相違している。その他の構成は、第３の実施形態と同じである。上述した図１３で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。図１４の例では、隔壁ＢＲ２は、隔壁ＢＲより低く形成される。これにより、隔壁ＢＲ２に遮断されることなく、排気空間ＥＳを介して、組み立てられたＰＤＰ１０の放電空間ＤＳを真空状態に設定でき、放電ガスを放電空間ＤＳに封入できる。

例えば、隔壁ＢＲ、ＢＲ２は、サンドブラスト法等により、ガラス基材ＲＳを削ることにより形成される。なお、放電空間ＤＳは、ペースト状の隔壁材料を塗布し、乾燥、サンドブラスト、焼成工程を経て形成されてもよい。また、隔壁ＢＲ、ＢＲ２を印刷による積層で形成してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、透明電極Ｘｔ、Ｙｔが第２方向Ｄ２に沿って対向する位置に配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１５に示すように、透明電極Ｘｔ２、Ｙｔ２の先端部ＳＤ１、ＳＤ２が第１方向Ｄ１に沿って対向する位置に配置されてもよい。図１５は、画像表示面側から見た電極Ｘｂ、Ｘｔ２、Ｙｂ、Ｙｔ２、ＡＥおよび隔壁ＢＲの状態を示している。図１５の例では、透明電極Ｘｔ２、Ｙｔ２およびアドレス電極ＡＥが、第１の実施形態と相違している。その他の構成は、第１の実施形態と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。

バス電極Ｘｂに接続された透明電極Ｘｔ２の先端ＳＤ１は、バス電極Ｙｂに接続された透明電極Ｙｔ２の先端ＳＤ２に対向している。また、透明電極Ｘｔ２、Ｙｔ２は、対向部を広くするために、Ｔ字形状にそれぞれ形成されている。なお、透明電極Ｘｔ２、Ｙｔ２の形状は、長方形でもよいし、台形でもよい。また、突出部Ａｐは、アドレス電極ＡＥから各セルＣ１の透明電極Ｙｔ２に向けて突出し、アドレス電極ＡＥと一体に形成されている。このため、アドレス電極ＡＥと透明電極Ｙｔ２間に電圧を印加することにより、着目するセルＣ１でアドレス放電を発生させることができる。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、ガラス基材ＲＳの縁部が誘電体層ＤＬ１の縁部より内側に位置している例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、上述した図２に示した接続部ＣＴ１側のガラス基材ＲＳの縁部は、誘電体層ＤＬ１の縁部と同じ位置でもよい。あるいは、接続部ＣＴ１側のガラス基材ＲＳの縁部は、接続部ＣＴ１上の作業空間を塞がない範囲で、誘電体層ＤＬ１の縁部より外側に位置してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した実施形態では、ガラス基材ＲＳの縁部が誘電体層ＤＬ２の縁部より内側に位置している例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、ガラス基材ＲＳの縁部は、誘電体層ＤＬ２の縁部と同じ位置でもよい。あるいは、ガラス基材ＲＳの縁部は、接続部ＣＴ１、ＣＴ２上の作業空間を塞がない範囲で、誘電体層ＤＬ２の縁部より外側に位置してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。

上述した第３の実施形態では、シール材ＳＭが誘電体層ＤＬ２の縁部より内側の位置に額縁状に配置されている例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、上述した第２の実施形態のように、シール材ＳＭが誘電体層ＤＬ２の縁部より外側の位置に額縁状に配置されてもよい。すなわち、誘電体層ＤＬ２および保護層ＰＬは、シール材ＳＭの内側の縁部より内側に配置されてもよい。この場合にも、上述した第３の実施形態と同様の効果を得ることができる。

以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。

本発明は、ディスプレイ装置に使用するプラズマディスプレイパネルに適用できる。

Claims (4)

1. 放電空間を介して互いに対向する第１基板および第２基板と、
   放電により発光するセルで構成される画像の表示領域と、
   前記第１基板上に、第１方向に延在し、間隔を置いて配置された複数の第１電極と、
   前記第１基板上に設けられ、前記第１電極における前記表示領域を覆う第１誘電体層と、
   前記第１誘電体層上に、前記第１方向に直交する第２方向に延在し、間隔を置いて配置された複数の第２電極と、
   前記第２基板の前記第１基板に対向する側の平面領域の所定箇所に設けられ、前記平面領域に対して垂直な方向を高さ方向として形成された隔壁と、
   前記第２基板の前記平面領域における前記表示領域の外周部で前記第１誘電体層の縁部より内側の位置に、前記第２基板を前記第１基板に貼り合わせるために、額縁状に配置されたシール材とを備え、
   前記第２基板の縁部は、前記第１誘電体層の縁部より内側に位置し、
   前記各第２電極の両端部は、前記第１誘電体層の前記第２基板に対向する平面上に配置され、
   前記各第２電極は、前記両端部の少なくとも一方に、前記第２電極に電圧を印加する回路と接続するための接続部を有し、
   前記接続部は、前記シール材の外側に配置され、前記第１誘電体層の前記平面上に形成されていることを特徴とするプラズマディスプレイパネル。
2. 請求項１記載のプラズマディスプレイパネルにおいて、
   前記第１誘電体層上に設けられ、前記第２電極における前記表示領域を覆う第２誘電体層を備え、
   前記シール材は、前記第２誘電体層の縁部より内側の位置に配置されていることを特徴とするプラズマディスプレイパネル。
3. 請求項２記載のプラズマディスプレイパネルにおいて、
   前記第２基板の縁部は、前記第２誘電体層の縁部より内側に位置していることを特徴とするプラズマディスプレイパネル。
4. 請求項１記載のプラズマディスプレイパネルにおいて、
   前記第１誘電体層上に設けられ、前記第２電極における前記表示領域を覆う第２誘電体層を備え、
   前記シール材は、前記第２誘電体層の縁部より外側の位置に配置され、前記第１誘電体層と接合されていることを特徴とするプラズマディスプレイパネル。

Images