[go: up one dir, main page]

JP4569605B2 - 半導体装置のアンダーフィルの充填方法 - Google Patents

半導体装置のアンダーフィルの充填方法 Download PDF

Info

Publication number
JP4569605B2
JP4569605B2 JP2007179461A JP2007179461A JP4569605B2 JP 4569605 B2 JP4569605 B2 JP 4569605B2 JP 2007179461 A JP2007179461 A JP 2007179461A JP 2007179461 A JP2007179461 A JP 2007179461A JP 4569605 B2 JP4569605 B2 JP 4569605B2
Authority
JP
Japan
Prior art keywords
substrate
underfill resin
resin
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007179461A
Other languages
English (en)
Other versions
JP2009016714A (ja
Inventor
睦 升本
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2007179461A priority Critical patent/JP4569605B2/ja
Priority to US12/168,637 priority patent/US20090017582A1/en
Priority to PCT/US2008/069479 priority patent/WO2009009566A2/en
Publication of JP2009016714A publication Critical patent/JP2009016714A/ja
Application granted granted Critical
Publication of JP4569605B2 publication Critical patent/JP4569605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W74/012
    • H10W74/15
    • H10W72/01225
    • H10W72/252
    • H10W72/856
    • H10W74/117
    • H10W90/724
    • H10W90/732
    • H10W90/734

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、フリップチップ実装におけるアンダーフィルの充填方法に関し、特に、アンダーフィル用樹脂のボイドまたは気泡の削減または消滅に関する。
携帯電話、携帯型コンピュータ、その他の小型電子機器の高機能化に伴い、これらに搭載される半導体装置の高集積化、狭ピッチ化の要求が高まっている。こうした要求に応えるべく、半導体チップを基板に接続するフリップチップ実装がある。フリップチップ実装では、半導体チップの集積回路面である主面に形成されたバンプ電極を、基板上の電極またはランドに対向させて直接接続させている。このようなフリップチップ実装は、半導体チップの電極をワイヤボンディングにより基板に接続する方法に置き換わるものである。
例えば特許文献1には、半導体チップをフリップチップまたはフェイスダウンし、基板と半導体チップとの間をアンダーフィル処理し、BGAパッケージを製造する方法が開示されている。また、特許文献2は、真空雰囲気中で、半導体チップの一方の主面と基板との間にアンダーフィル用樹脂を注入することで、アンダーフィル用樹脂内のボイドの発生を抑制し、信頼性の高いフリップチップ実装を提供する技術を開示している。
特開平11−345837号 特開2007−103772号
フリップチップ実装を行う場合、例えば図8に示すように、半導体チップ10の表面にはスタッドバンプ電極12がピッチPで形成され、他方、基板16上には、このピッチPと対応するように銅パターン14が形成されている。銅パターン14上には、半田めっきによりボール状の半田バンプ18が形成され、半田バンプ18にスタッドバンプ電極12を突き刺すことで両者を結合し、さらに半田バンプ18を溶融して結合部分の合金化を行っている。その後、スタットバンプ電極12や半田バンプ18への応力集中により接合が破断するのを防止するために、半導体チップ10と基板16との間にアンダーフィル用の液状の樹脂20が注入される。アンダーフィル用樹脂20は、毛細管現象を利用して、半導体チップと基板の隙間の奥まで進行し、半導体チップと基板の接合面を樹脂封止する。
しかしながら、いくつかの要因により、アンダーフィル用樹脂20が半導体チップの中央近傍にまで適切に行き渡らなかったり、あるいは行き渡ったとしても、アンダーフィル用樹脂20は、図9に示すように樹脂内に気泡等のボイド22を含んでしまうことがある。ボイド22は、大きいもので40〜50ミクロンである。このようなボイドが発生する原因として、半導体チップや基板の物理的な大きさや形状が影響しているものと考えられる。例えば、半導体チップの電極やバンプのピッチPが50μmと狭くなったり、電極の数が数十〜数百になったり、半導体チップと基板の間隔Dが50μm以下になると、樹脂の進行に対する抵抗や障害が大きくなり、樹脂の内部での進行速度が一様でなくなり、その結果、樹脂が気泡を取り込み、ボイドが生成されてしまう。樹脂内に多数のボイドが生じてしまうと、樹脂にクラックが発生し易くなり、樹脂による応力緩和効果が軽減され、電極間の接合が破断され易くなる。特に、間隔Dが狭くなると、半導体チップと基板との熱膨張係数の差により1つの電極に加わる荷重が大きくなり、より大きなストレスがアンダーフィル用樹脂にも加わることになる。また、樹脂にクラックが生じると、外部からの水分や湿気に対する保護が不十分になってしまう。
本発明は、上記のような従来の課題を解決するものであり、半導体チップのファインピッチ化に対応し、アンダーフィル用樹脂内のボイドの発生を極力削減し、信頼性の高いフリップチップ実装を実現した半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、半導体チップの一面に2次元的に配列された複数の電極を、基板上の対応する導電性領域に接合するステップと、半導体チップの一面と基板との間に液状化されたアンダーフィル用樹脂を注入するステップと、一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップとを有する。ここで、半導体チップの複数の電極は、Au、半田等のバンプを含むことができる。同様に基板の導電性領域は、Au、半田等のバンプを含むことができる。
好ましくは溶融するステップは、アンダーフィル用樹脂をガラス転移温度以上に加熱する。アンダーフィル用樹脂は、例えばシリカが充填されたエポキシ樹脂である。この場合、アンダーフィル用樹脂が溶融されたときの粘度は、60Pa・s以上であってもよい。また、半導体チップの一面と基板表面との間隔は、50ミクロン以下であり、半導体チップの複数の電極は、50ミクロン以下のピッチで配列されている場合に特に有効である。
製造方法はさらに、液状化されたアンダーフィル用樹脂を硬化するステップを含むことができる。製造方法はさらに、アンダーフィル用樹脂が注入された基板をチャンバー内に配置するステップを含み、溶融するステップは、チャンバー内においてアンダーフィル用樹脂を溶融することができる。注入するステップは、半導体チップの1つの側面側からアンダーフィル用樹脂を注入するものであってもよいし、対角線方向からアンダーフィル用樹脂を注入するものであってもよい。
さらに本発明の半導体装置の製造方法は、半導体パッケージの一面に2次元的に配列された複数の電極を、基板上の対応する導電性領域に接合するステップと、半導体パッケージの一面と基板との間にアンダーフィル用樹脂を供給するステップと、一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップとを有する。
さらに本発明の半導体装置の製造方法は、1の半導体パッケージの一面に2次元的に配列された複数の電極を、他の半導体パッケージ上の対応する導電性領域に接合するステップと、1の半導体パッケージの一面と他の半導体パッケージの一面との間にアンダーフィル用樹脂を供給するステップと、一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップとを有する。
本発明によれば、一定の圧力下においてアンダーフィル用の樹脂を溶融するようにしたので、樹脂内に発生した気泡等のボイドが溶融した樹脂内に分散され、その結果、樹脂内のボイドの存在を事実上無視することができる。好ましくは、ボイドは、肉眼または超音波映像解析装置によって観察することができない程度として存在し得る。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。ここでは、フリップチップ実装された半導体装置を例に用いる。
図1は、本発明の実施例に係る半導体装置の製造方法を示すフローである。本実施例の製造方法は、半導体チップおよび基板を用意する工程(ステップS101)、半導体チップの電極を基板の導体パターンにフリップチップ接続する工程(ステップS102)、半導体チップと基板との間に形成された空間内にアンダーフィル用の樹脂を注入する工程(ステップS103)、アンダーフィル用樹脂をキュアする工程(ステップS104)、および外部接続端子を接続する工程(ステップS105)とを含んでいる。
フリップチップ接続される半導体チップは、その一面に複数の電極が形成されている。電極は、例えば、めっきやペースト印刷等により形成されたAuや半田バンプ、キャピラリーによって形成されたAuスタットバンプであり、あるいはそのようなバンプを含むことができる。勿論、フリップチップ実装またはフェイスダウン実装が可能であれば、電極の形状、おおきさ、材質は、上記の例に限るものではない。
複数の電極は、2次元的に配列され、シリコン基板の表面に形成された回路素子と電気的に接続されている。電極のピッチが50ミクロン以下のファインピッチとき、本実施例の製造方法による利益を大きく享受することができるが、電極のピッチは、50ミクロンよりも大きくても良い。
図2に、いくつかの半導体チップの電極の配列パターンを示す。図2(a)は、エリアアレイであり、半導体チップの表面のほぼ全域に複数の電極が行列状に配列されている。図2(b)は、コアアレイであり、半導体チップの中心部に複数の電極が行列状に配列されている。図2(c)は、ペリフェラルアレイであり、半導体チップの周囲に電極が単列または複数列で配列されている。図2(d)はコアアレイとペリフェラルを混在した混在アレイである。以上は、半導体チップの例示であって、ここに例示する以外の電極の配列パターンであってもよい。
フリップチップに用いられる基板は、ポリイミド基板やセラミック基板を用いることができ、多層配線基板であってもよい。例えば、ガラスエポキシ樹脂やポリイミド樹脂からなるラミネート基板等を用いることができる。基板の表面には、半導体チップの電極に接続される導体パターンが形成される。導体パターンは、導電性領域であり、例えばCuパターンやCuパターン上に半田めっきが施されたり、半田等のバンプが形成されていてもよい。
図3は、フリップチップ実装される半導体チップと基板の一例を示す断面図である。半導体チップ100の集積回路面である主面110には、複数のアルミニウム等から形成される電極パッド120が形成されている。電極パッド120には、バンプ130が接続されている。バンプ130は、例えば、Auスタットバンプであり、その直径は約35μmである。電極パッド130は、好ましくは50μmのピッチで440個配列されている。
基板200は、その上面210にCu等の電極220が形成され、電極220には、幾分だけ突出した半田バンプ230が形成されている。半田バンプ230は、半導体チップ100の電極パッド120またはバンプ130に対応する位置に配置されている。電極220は、基板200の内部配線240を介して、基板裏面250に形成された外部電極260に接続される。
半導体チップ100のバンプ130を基板200の半田バンプ230に接続し、はんだリフローによりバンプ130と電極220が共晶接合される。このとき、半導体チップ100の主面110と基板200の上面210との間隔は、約15ミクロンである。
次に、バンプ130と電極230の接合状態は脆いため、これを補強するためにアンダーフィル用樹脂300が、半導体チップ100の主面110と基板200の隙間に注入される。アンダーフィル用樹脂300は、好ましくは一定の温度で低粘性をもつエポキシ樹脂等を用いることができる。例えば、ナミックスU8437−48やNSCC NEX−351R(053)を用いることができる。図4は、これらのエポキシ樹脂の特性を示す表である。例えば、ナミックスは、55重量%のシリカ粒子を含有し、粘度は65Pa・sである。NSCCは、65重量%のシリカ粒子を含有し、粘度は61Pa・sである。
アンダーフィル用樹脂の注入は、エポキシ樹脂が液状化される温度にて行われる。好ましくは、ガラス転移温度以上の温度に加熱される。アンダーフィル用樹脂は、フリップチップ実装される半導体チップの形状、大きさ、電極の数、電極の配列に応じて注入する位置や方向が選択される。例えば、図5(a)に示すように半導体チップ100の対角線の方向S、図5(b)に示すように半導体チップ100の1つの側面の方向S1、あるいは図5(c)に示すように半導体チップの隣接する2つの側面の方向S1、S2から注入することができる。
アンダーフィル用樹脂300は、上記したように毛細管現象によって半導体チップと基板の間隙内を奥に進んでいく。このときの進行速度は、半導体チップおよび基板表面の摩擦や接合された電極の障害により不均一となり、その結果、樹脂は空気を取り込みボイドを生成してしまう。特に、エポキシ樹脂の粘度が高かったり、半導体チップと基板間の間隔が狭かったり、電極がファインピッチ化されていると、ボイドの発生確率は高くなる。また、このようなボイドの発生する位置や大きさを予測することは現実的に不可能である。
実際に、電極数が16個(4×4のエリアアレイ)、半導体チップ側の電極がAuスタットバンプ、電極ピッチが50ミクロン、半導体チップと基板との間隔が15ミクロン、アンダーフィル用樹脂にナミックスを用いたとき、アンダーフィル用樹脂内には、最大で40〜50ミクロンのボイドが発生することが確認された。特に、スタットバンプ電極の場合、電極の形状が不均一となりやすく、これがボイドの発生に寄与していると考えられる。また、電極パターンが、図2(d)に示す混在アレイになれば、アンダーフィル用樹脂の進行速度のばらつきが内部で大きくなり、ボイドの発生する確率が高くなることがある程度予測される。
本実施例では、このようなボイドを事実上無くすためにアンダーフィル用樹脂をキュアする。アンダーフィル用樹脂の注入により、アンダーフィル用樹脂が半導体チップと基板の隙間を毛細管現象により進行し、注入が終了すると、アンダーフィル用樹脂は一旦硬化する。次ぎ、アンダーフィル用樹脂がキュアされる。アンダーフィル用樹脂の注入とキュアは連続的に行うことが望ましいが、その間に他の工程が行われることを妨げるものではない。
キュアは、アンダーフィル樹脂300に一定の圧力を加えつつ、アンダーフィル用樹脂をガラス転移温度以上の温度に加熱して溶融させる。圧力を加えた状態で樹脂を溶融することで、樹脂内のボイドの移動が可能となり、樹脂内のボイドが液状化された樹脂内に分散され、あるいは樹脂から排出される。また、圧力は、アンダーフィル用樹脂の材質(例えば、粘度)や、半導体チップの形状、大きさ、電極ピッチ、電極パターン、および半導体チップと基板との間隔に応じて適宜変更し得る。
以上のキュアによって、樹脂内のボイドは、細分化、微細化あるいは排出されるため、ボイドを肉眼やSAT(超音波映像装置)によって観察することができない状態にすることができる。その結果、ボイドにより樹脂の強度が低下したり、ボイドによりクラックが生じ難くなり、ボイドの存在を事実上無視することができる。
好ましくはキュアは、昇温機能が付与された圧力チャンバーを用いて行うことができる。圧力チャンバー内に、アンダーフィル用樹脂が充填された基板を配置し、次いで、チャンバー内を所定の圧力に設定し、チャンバー内の温度をガラス転移温度を超える温度に昇温し、アンダーフィル用樹脂をキュアする。例えば、図4に示すナミックスが用いられた場合、キュアの温度は、ガラス転移温度145度より高い175度に設定され、チャンバー内の圧力は0.5Mpaに設定される。キュア時間は、約1時間である。ナミックスは、比較的粘度が高いが、上記のようなキュアを施すことで、樹脂内にはは事実上ボイドが存在しなくなる。
アンダーフィル用樹脂のキュアが行われた後、基板200の裏面250の外部電極260には、BGA用またはCSP用の半田ボール270が接続される。勿論、LGA(Land Grid Array)であれば、外部電極260が外部端子となり、半田ボールを接続することを要しない。基板200上に複数の半導体チップがマウントされている場合には、基板が個々の半導体チップ毎に切り落とされる。
このように、フリップチップ実装においてアンダーフィル用樹脂をキュアすることで、アンダーフィル用樹脂内のボイドを極力無くすことができ、半導体チップと基板の電極の剥離を抑制し、ファインピッチに対応した信頼性の高い半導体装置を提供することができる。
次に、他のフリップチップ実装の例について説明する。上記実施例は、半導体チップを基板にフリップチップ実装する例を示したが、図6は、半導体パッケージを基板にフリップチップ実装する例を示している。同図に示すように、BGAまたはCSP等の半導体パッケージ400は、パッケージの裏面に2次元アレイ状の複数の外部端子410を備えている。外部端子410は、例えばはんだボールである。複数の外部端子410は、基板200の上面に形成された導電性ランド220に接合された後、パッケージ400と基板200との間にアンダーフィル用樹脂300が充填される。アンダーフィル用樹脂300は、上記と同様に一定の圧力を印加された状態でガラス転移温度以上の温度でキュアされる。
このように、半導体パッケージ400を基板200の間に充填されたアンダーフィル用樹脂300をキュアすることにより、アンダーフィル用樹脂300内のボイドを限りなく削減し、半導体パッケージと基板の電極の接合強度を向上させることができる。
さらにフリップチップ実装は、半導体パッケージ上に他の半導体パッケージを接続するパッケージ・オン・パッケージ(POP)であってもよい。図7は、BGAパッケージの上にBGAパッケージが積層されたPOP構造を示している。
第1の半導体パッケージ500は、多層配線基板502と、多層配線基板502の裏面に形成された複数のはんだボール504と、多層配線基板502の上面に形成されたモールド樹脂506とを備えている。基板502の上面にダイアタッチ508を介して半導体チップ510が取り付けられ、半導体チップ510の電極はボンディングワイヤ512により基板上の銅パターン514に接続されている。半導体チップ510およびボンディングワイヤ512を含む領域がモールド樹脂506によって封止されている。半導体チップ510は、このような構成以外にも上記したようなフリップチップ接続であってもよい。
第1の半導体パッケージ500上に、第2の半導体パッケージ600が積層されている。第2の半導体パッケージ600は、例えば基板602の上面に半導体チップ604、606を積層し、これらの半導体チップ604、606がモールド樹脂608によって封止されている。基板602の裏面には、その4方向に2列のはんだボール610が形成されている。
第2の半導体パッケージ600を第1の半導体パッケージ500上にマウントしたとき、はんだボール610がモールド樹脂506を取り囲むように配置され、はんだボール610が、基板502の上面に形成された電極516に接続される。次に、第1の半導体パッケージ500と第2の半導体パッケージ600の隙間に、アンダーフィル用樹脂300が充填される。アンダーフィル用樹脂300は、上記と同様に、キュアされる。これにより、第1のパッケージ500と第2のパッケージ600間の接合強度を向上させることができる。
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明の実施例に係る半導体装置の製造工程を示す図である。 半導体チップの電極パターンの例を示す平面図である。 フリップチップ実装される半導体チップと基板の一例を示す断面図である。 アンダーフィル用樹脂に用いられるエポキシ樹脂の特性を示す表である。 アンダーフィル用樹脂の注入方向を示す図である。 他のフリップチップ実装の例を説明する図である。 他のフリップチップ実装の例を説明する図である。 従来のフリップチップ実装の課題を説明する図である。 ボイドの発生を模式的に示す平面図である。
符号の説明
100:半導体チップ
110:主面
120:電極
130:バンプ
200:基板
210:上面
220:電極
230:半田バンプ
240:内部配線
250:裏面
260:外部電極
270:半田ボール
300:アンダーフィル用樹脂
400:半導体パッケージ
410:外部端子
500:第1の半導体パッケージ
600:第2の半導体パッケージ

Claims (5)

  1. 半導体チップの一面に2次元的に配列された複数の電極を、基板上の対応する導電性領域に接合するステップと、
    接合された半導体チップの一面と基板表面との間隔は、50ミクロン以下であり、半導体チップの一面と基板との間に液状化されたアンダーフィル用樹脂を注入し、当該アンダーフィル用樹脂を硬化するステップと、
    アンダーフィル用樹脂が注入された基板を昇温機能が付与された圧力チャンバー内に配置するステップと、
    前記圧力チャンバー内の一定の圧力下において前記アンダーフィル用樹脂をガラス転移温度以上に加熱して溶融し前記アンダーフィル用樹脂を一定時間キュアするステップと、
    を有する半導体装置の製造方法。
  2. 前記アンダーフィル用樹脂が溶融されたときの粘度は、60Pa・s以上である、請求項1に記載の半導体装置の製造方法。
  3. 前記アンダーフィル用樹脂は、シリカが充填されたエポキシ樹脂である、請求項1に記載の半導体装置の製造方法。
  4. 半導体チップの複数の電極は、50ミクロン以下のピッチで配列されている、請求項1ないしいずれか1つに記載の半導体装置の製造方法。
  5. 前記注入するステップは、半導体チップの1つの側面側からまたは対角線の方向からアンダーフィル用樹脂を注入する、請求項1に記載の半導体装置の製造方法。
JP2007179461A 2007-07-09 2007-07-09 半導体装置のアンダーフィルの充填方法 Active JP4569605B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007179461A JP4569605B2 (ja) 2007-07-09 2007-07-09 半導体装置のアンダーフィルの充填方法
US12/168,637 US20090017582A1 (en) 2007-07-09 2008-07-07 Method for manufacturing semiconductor device
PCT/US2008/069479 WO2009009566A2 (en) 2007-07-09 2008-07-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179461A JP4569605B2 (ja) 2007-07-09 2007-07-09 半導体装置のアンダーフィルの充填方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010127573A Division JP2010232671A (ja) 2010-06-03 2010-06-03 半導体装置のアンダーフィル充填方法

Publications (2)

Publication Number Publication Date
JP2009016714A JP2009016714A (ja) 2009-01-22
JP4569605B2 true JP4569605B2 (ja) 2010-10-27

Family

ID=40253490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007179461A Active JP4569605B2 (ja) 2007-07-09 2007-07-09 半導体装置のアンダーフィルの充填方法

Country Status (2)

Country Link
US (1) US20090017582A1 (ja)
JP (1) JP4569605B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245341A (ja) * 2009-04-07 2010-10-28 Texas Instr Japan Ltd 半導体装置の製造方法
KR101208028B1 (ko) * 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP2011040512A (ja) * 2009-08-10 2011-02-24 Murata Mfg Co Ltd 回路基板の製造方法
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
TWI525721B (zh) * 2013-08-16 2016-03-11 印鋐科技有限公司 用於電子元件的製造方法與製造設備
CN114068472B (zh) * 2020-08-06 2025-08-08 力成科技股份有限公司 封装结构及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JP3390664B2 (ja) * 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
JP4567986B2 (ja) * 2000-03-17 2010-10-27 パナソニック株式会社 電気素子内蔵モジュール及びその製造方法
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP3681636B2 (ja) * 2000-12-27 2005-08-10 サンユレック株式会社 電子部品の製造方法及び装置
JP2003128881A (ja) * 2001-10-18 2003-05-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
JP2007103772A (ja) * 2005-10-06 2007-04-19 Texas Instr Japan Ltd 半導体装置の製造方法
WO2007046416A1 (ja) * 2005-10-20 2007-04-26 Matsushita Electric Industrial Co., Ltd. 電子部品実装方法
JP4519762B2 (ja) * 2005-11-21 2010-08-04 リンテック株式会社 樹脂封止型半導体装置の製造方法
JP2007157800A (ja) * 2005-11-30 2007-06-21 Sharp Corp 半導体装置の実装構造および半導体装置の実装構造の封止方法

Also Published As

Publication number Publication date
US20090017582A1 (en) 2009-01-15
JP2009016714A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
KR100868419B1 (ko) 반도체장치 및 그 제조방법
US7026188B2 (en) Electronic device and method for manufacturing the same
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP2004260138A (ja) 半導体装置及びその製造方法
JP2008226946A (ja) 半導体装置およびその製造方法
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2012069903A (ja) 半導体装置及びその製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
KR20030090481A (ko) 비도전성 접착제로 ic 칩을 기판에 본딩하는 방법과형성된 조립물
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
CN116978884A (zh) 电子封装件
CN106463427A (zh) 半导体装置及其制造方法
US9136219B2 (en) Expanded semiconductor chip and semiconductor device
JP2010135501A (ja) 半導体装置の製造方法
JP2010232671A (ja) 半導体装置のアンダーフィル充填方法
JP2002026073A (ja) 半導体装置およびその製造方法
JP5851952B2 (ja) 半導体装置の製造方法
CN104392979A (zh) 芯片堆叠封装结构
JP5297445B2 (ja) 半導体装置
JPH11274235A (ja) 半導体装置およびその製造方法
WO2009009566A9 (en) Method for manufacturing semiconductor device
JP2008103395A (ja) 半導体モジュール及びその製造方法
KR20120005338A (ko) 반도체 패키지 제조방법 및 이에 사용되는 기판
JP2008021712A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100726

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4569605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250