JP4313001B2

JP4313001B2 - ピエゾ抵抗デバイスおよびその製造方法

Info

Publication number: JP4313001B2
Application number: JP2002193739A
Authority: JP
Inventors: ジャン−セバスチャン・ダネル
Original assignee: コミツサリアタレネルジーアトミーク
Priority date: 2001-07-03
Filing date: 2002-07-02
Publication date: 2009-08-12
Anticipated expiration: 2022-07-02
Also published as: JP2003101034A; FR2827041B1; US6927171B2; FR2827041A1; EP1279927A2; EP1279927A3; EP1279927B1; US20030008514A1

Description

【０００１】
【発明の属する技術分野】
本発明は、少なくとも１つのピエゾ抵抗ゲージを備えてなるピエゾ抵抗デバイス、および、そのようなピエゾ抵抗デバイスの製造方法に関するものである。
【０００２】
ピエゾ抵抗デバイスの格別の用途は、圧力や加速度を計測することである。
【０００３】
【従来の技術および発明が解決しようとする課題】
ピエゾ抵抗ゲージが、例えば圧力センサや加速度センサといったような多数の機械的センサにおける測定デバイスとして使用されるものであることを、思い起こされたい。ピエゾ抵抗ゲージは、実際、電気抵抗体に関するものであり、その電気抵抗値が外部機構によって変換される。
【０００４】
このタイプのゲージに関しては、例えば、“Ultrathin surface mount wafer sensor structures and method fabricating same” と題する米国特許明細書第５，９７３，５９０号を参照することができる。
【０００５】
ピエゾ抵抗ゲージの形成に際しては、まず最初に、シリコン基板のドーピングタイプとは異なるドーピングタイプとされたケーソンを、シリコン基板内に形成する必要があり、その後、シリコン基板と同じタイプの打込を行うことによって、このケーソン内に、ピエゾ抵抗ゲージが形成される。
【０００６】
例えば、図１は、Ｐタイプの単結晶シリコンからなる基板（２）と、このシリコン基板内に形成されたＮ＋＋タイプのケーソン（４）と、このケーソン内に形成されかつＰ＋タイプの単結晶シリコンから形成された２つのピエゾ抵抗ゲージ（６，８）と、を示している。したがって、これらゲージは、Ｐ−Ｎ接合を介して互いに隔離されている。
【０００７】
図１のゲージシステムは、１つの欠点を有している。特に、ピエゾ抵抗ゲージ（６，８）間にわたってリーク電流が流れるという欠点を有している。このリーク電流は、温度上昇につれて指数関数的に増大する。そのため、このシステムの動作温度は、約１２５℃という値を超えてはならない。
【０００８】
また、基板上にＳｉＯ_２層を形成し、このＳｉＯ_２層上に、ピエゾ抵抗ゲージを形成することが公知である。この場合、ピエゾ抵抗ゲージの形成は、ＳｉＯ_２層上にポリシリコン層を成膜し、その後、ＳｉＯ_２層のところまで厚さ方向にポリシリコン層をエッチングすることによって、行われる。
【０００９】
この場合には、ピエゾ抵抗効果は、単結晶シリコン層が使用された場合と比較して、格段に小さい。さらに、ポリシリコンの不活性度合いは、単結晶シリコンよりも劣っている。それは、ポリシリコンの方が、残留的制約が多く、機械的特性が劣るからである。
【００１０】
また、ＳＯＩ構造上にピエゾ抵抗ゲージを形成することが公知である。
【００１１】
この公知技術は、図２に示されている。図２においては、一次基板（１８）とこの一次基板上に形成されたＳｉＯ_２層（２０）とこのＳｉＯ_２層（２０）上に形成された単結晶シリコン層（１４）とからなるＳＯＩ構造（１６）に関し、ピエゾ抵抗ゲージ（１０，１２）は、単結晶シリコン層（１４）においてエッチングによって形成されている。
【００１２】
この場合には、単結晶材料に関するすべての特性の利点を有しており、最大のピエゾ抵抗効果が得られる。
【００１３】
また、図２に示すタイプのピエゾ抵抗ゲージを、ベース基板をなすＳｉＯ_２層の表面に対して付加することも公知である。これに関しては、“Semiconductor-type pressure sensor with sensing based upon pressure to a silicon plate”と題する米国特許明細書第５，８７７，４２５号を参照することができる。
【００１４】
また、図２に示すタイプのピエゾ抵抗ゲージを、パッシベーション層（表面安定化層、不動態化層）として公知の電気絶縁層によってコーティングすることも公知である。パッシベーション層内には、ゲージ内へと開口しているコンタクト用開口が形成され、コンタクト用開口内には導体が配置され、この導体は、パッシベーション層の上へと導出される。
【００１５】
それでもなお、パッシベーション層が、規格に完全に適合することはめったになく、多くの場合、ゲージの側面に沿って複数のボイドが形成される。これらボイドは、摩耗や引裂に関してのゲージの耐性を劣化させる。
【００１６】
図２に示すタイプのピエゾ抵抗ゲージは、旧来からのドライエッチングプロセスを使用することによって形成される。しかしながら、これには欠点がある。
【００１７】
ドライエッチングプロセスによって形成されたゲージ側面は、実際に急峻なものであって、ゲージの下地をなす層に対して、側面が、ほぼ９０°という角度を形成する。このため、ゲージの側面が、その後に形成されるパッシベーション層によってうまくコーティングされないというリスクがある。
【００１８】
この状況は、図３において概略的に示されている。図３においては、ＳｉＯ_２層（２４）上に、ピエゾ抵抗ゲージ（２２）が形成されている。パッシベーション層（２６）は、ゲージ（２２）を適切にはコーティングしていない。このパッシベーション層は、実際に、いくつかのポイントにおいて、非一様である。
【００１９】
他の欠点は、例えばゲージ（２２）といったようなゲージの側面上における、エッチング残留物（２８）の存在である。エッチング残留物は、ゲージの側面上におけるパッシベーション層の付着性を阻害する傾向がある。
【００２０】
【課題を解決するための手段】
本発明の目的は、上述した公知のゲージよりも良好な機械的耐性を有した少なくとも１つのピエゾ抵抗ゲージを備えているようなピエゾ抵抗デバイスを提供することである。
【００２１】
本発明の他の目的は、上記欠点を示さないようなピエゾ抵抗デバイスの製造方法を提供することである。
【００２２】
より詳細には、本発明は、電気絶縁体層とこの電気絶縁体層上に形成された少なくとも１つのピエゾ抵抗ゲージとを具備してなるピエゾ抵抗デバイスに関するものであって、このピエゾ抵抗デバイスは、ピエゾ抵抗ゲージの側面の傾斜が、断面視において、実質的に、電気絶縁体層の表面に対して９０°よりも大きなものとされていることを特徴としている。
【００２３】
ピエゾ抵抗ゲージを形成するための材料は、単結晶シリコン、多結晶シリコン、および、シリコンカーバイドの中から選択することができる。
【００２４】
本発明は、また、電気絶縁体層と電気絶縁体層上に形成された少なくとも１つのピエゾ抵抗ゲージとを具備してなるピエゾ抵抗デバイスの製造方法であって、電気絶縁体層上に、ピエゾ抵抗ゲージを形成するための材料層を形成し、ピエゾ抵抗ゲージを形成するためのこの材料層上に、保護マスクを形成し、このマスクによって保護されていない領域において、材料層をなす材料をエッチングし、または、材料層をなす材料を電気絶縁材料へと変換し、これにより、マスクの選択的除去後に形成されるピエゾ抵抗ゲージの側面の傾斜の、電気絶縁体層の表面に対しての角度が、断面視において９０°よりも実質的に大きなものとなるものとすることを特徴としている。
【００２５】
本発明の目的をなす製造方法における第１の格別の実施モードにおいては、以下の手順でデバイスが製造される。
−電気絶縁体層上に、ピエゾ抵抗ゲージを形成するための材料層を、形成し、−この材料層上に、被覆している材料部分のエッチングを防止することを意図したエッチングマスクを、形成し、
−このマスクによって保護されていない領域において、等方性ウェットエッチングを行い、
−マスクを、選択的に除去する。
【００２６】
第２の格別の実施モードにおいては、以下の手順でデバイスが製造される。
−電気絶縁体層上に、ピエゾ抵抗ゲージを形成するための材料層を、形成し、
−この材料層上に、被覆している材料部分のエッチングを防止することを意図したエッチングマスクを、形成し、
−このマスクによって保護されていない領域において、等方性プラズマエッチングを行い、
−このマスクを、選択的に除去する。
【００２７】
第３の格別の実施モードにおいては、以下の手順でデバイスが製造される。
−電気絶縁体層上に、ピエゾ抵抗ゲージを形成するための材料層を、形成し、
−この材料層上に、被覆している材料部分のエッチングを防止することを意図したエッチングマスクを、形成し、
−マスクによって保護されていない領域において、異方性化学的エッチングを行い、
−マスクを、選択的に除去する。
【００２８】
第４の格別の実施モードにおいては、以下の手順でデバイスが製造される。
−電気絶縁体層上に、ピエゾ抵抗ゲージを形成するための材料層であって電気絶縁材料へと変換し得る材料層を、形成し、
−この材料層上に、被覆している材料部分における第２電気絶縁体材料への変換を防止することを意図したマスクを、形成し、
−このマスクによって保護されていない領域において、ピエゾ抵抗ゲージを形成するための材料を、第２電気絶縁体材料へと変換し、
−マスクを、選択的に除去する。
【００２９】
第２電気絶縁体材料は、電気絶縁体層をなす材料と同じものとすることができる。
【００３０】
上記の様々な製造方法において使用するマスクは、窒化シリコンから形成することができる。
【００３１】
さらに、ピエゾ抵抗ゲージ上に、パッシベーション用の電気絶縁体層を形成することができる。
【００３２】
パッシベーション用の電気絶縁体層は、ピエゾ抵抗ゲージをなす材料の変換によって得ることができる。
【００３３】
ピエゾ抵抗ゲージの上部位置において、パッシベーション層を貫通させて、コンタクト用開口を形成することができ、パッシベーション層上におよびコンタクト用開口内に、電気導体層を形成することができ、さらに、電気導体層をエッチングすることによって、電気導体領域を形成することができる。
【００３４】
本発明の格別の製造態様においては、
−電気導体層を保護するために、電気絶縁層上に、さらなる電気絶縁体層を形成し、
−電気導体層に対してのコンタクトを形成するために、さらなる電気絶縁体層を貫通させて、開口を形成する。
【００３５】
【発明の実施の形態】
本発明は、添付図面を参照しつつ、本発明を制限するものではなく単なる例示として与えられる以下の製造例に関しての説明を読むことにより、明瞭に理解されるであろう。
【００３６】
図４は、本発明に基づき等方性ウェットエッチングプロセスを使用した場合の、製造の途中過程における、本発明によるピエゾ抵抗デバイスを示す断面図である。
【００３７】
このピエゾ抵抗デバイスは、ピエゾ抵抗ゲージ（２９）を備えている。ピエゾ抵抗デバイスは、シリコン基板（図示せず）とこのシリコン基板上に形成されたシリカ層（３２）とこのシリカ層上に形成された単結晶シリコン層（３０）とを備えた構造を使用して、製造されている。
【００３８】
例えば窒化シリコン製のものとされたエッチングマスク（３４）が、まず最初に、シリコン層（３０）上に成膜される。その後、等方性エッチングを行うことによって、シリコン層（３０）を、シリカ層（３２）のところまで厚さ方向にエッチングする。
【００３９】
この目的のために、フッ酸や硝酸を利用した等方性ウェットエッチングが使用される。
【００４０】
等方性ウェットエッチングに代えて、等方性プラズマエッチングを使用することもできる。
【００４１】
マスク（３４）は、その後、例えば高温リン酸を使用することによって、選択的に除去される。
【００４２】
ピエゾ抵抗ゲージ（２９）の側面（３６）は、緩やかな傾斜を有したものとされている。ピエゾ抵抗ゲージ（２９）における、マスク（３４）が位置していた上部近傍箇所を除いては、側面のほぼすべての傾斜（Ｔ）は、シリカ層（３２）の表面（３７）に対する角度（α）が、９０°よりも大きなものとなっている。
【００４３】
特に、側面が表面（３７）に対して連接されている場所において鈍角となっていることに注意されたい（このことは、図５〜図７におけるピエゾ抵抗ゲージの場合についても同様である）。
【００４４】
図４に例示した技術は、単純化された技術である。
【００４５】
側面の傾斜が緩やかであることは、ピエゾ抵抗ゲージ（２９）上へのその後のコーティング形成時に非一様なコーティングが形成されてしまうというリスクを低減させる。
【００４６】
さらに、このゲージ（２９）の側面（３６）上には、エッチング残留物が存在しない。
【００４７】
図５は、異方性化学的エッチングプロセスを使用した場合の、製造の途中過程における、本発明による他のピエゾ抵抗デバイスを示す断面図である。
【００４８】
このピエゾ抵抗デバイスは、ピエゾ抵抗ゲージ（３８）を備えている。
【００４９】
ピエゾ抵抗デバイスは、また、基板（図示せず）とこの基板上に形成されたシリカ層（３２）とこのシリカ層上に形成されたシリコン層（３０）とを備えた構造であって図４に関して説明した構造を使用して、製造されている。
【００５０】
例えば窒化シリコン製のものとされたエッチングマスク（４０）が、まず最初に、シリコン層（３０）上に成膜される。その後、異方性エッチングを行うことによって、シリコン層（３０）を、シリカ層（３２）のところまで厚さ方向にエッチングする。
【００５１】
これは、例えばポタシュ（カリウム化合物）やＴＭＡＨ（水酸化テトラメチルアンモニウムの略語）を使用して、あるいは、単結晶シリコンに対して異方性エッチングを行い得る他の任意のエッチング剤を使用して、行われる。
【００５２】
マスク（４０）は、その後、例えば高温リン酸を使用することによって、選択的に除去される。
【００５３】
図５に例示した技術は、単純化された技術である。
【００５４】
ピエゾ抵抗ゲージ（３８）の側面（４２）は、傾斜が緩やかなままである。すなわち、側面（４２）の傾斜（Ｔ）は、シリカ層（３２）の表面（４３）に対する角度（α）が、９０°よりも大きなものとなっている。
【００５５】
この場合にも、側面（４２）上には、エッチング残留物が存在しない。
【００５６】
さらに、図５の場合においては、ピエゾ抵抗ゲージの側面は、表面粗さが非常に小さな結晶平面によって形成されている。
【００５７】
図６は、絶縁体成長プロセスを使用した場合の、製造の途中過程における、本発明による他のピエゾ抵抗デバイスを示す断面図である。
【００５８】
このピエゾ抵抗デバイスも、また、シリコン基板（図示せず）とこのシリコン基板上に形成されたシリカ層（３２）とこのシリカ層上に形成されたシリコン層（３０）とを備えた構造であって図４に関して説明した構造を使用して、製造されている。
【００５９】
このピエゾ抵抗デバイスは、ピエゾ抵抗ゲージ（４４）を備えている。図６に図示された他のピエゾ抵抗ゲージは、後述するようなピエゾ抵抗デバイスの変形例に対応している。
【００６０】
例えば窒化シリコン製のものとされたエッチングマスク（４６）が、まず最初に、シリコン層（３０）上に成膜される。シリコン層（３０）のうちの、マスク（４６）によって保護されていない領域（４７，４８）において、シリコン酸化を行うことによって、シリカ層（３２）のところまで厚さ方向に、シリカを成長させる。
【００６１】
マスク（４６）は、その後、例えば高温リン酸を使用することによって、選択的に除去される。
【００６２】
ピエゾ抵抗ゲージ（４４）の側面（５０）は、傾斜が緩やかなままである。すなわち、側面（５０）の傾斜（Ｔ）は、シリカ層（３２）の表面（５１）に対する角度（α）が、９０°よりも大きなものとなっている。
【００６３】
特にピエゾ抵抗ゲージ（４４）をなすシリコンといったような活性材料と、特に領域（４７，４８）内におけるシリカといったような隔離材料（絶縁体材料）と、の間の移行領域すなわち界面は、不連続性が全く存在していないという点において、完璧である。
【００６４】
さらに、ゲージ（４４）の側面（５０）のコーティングは、領域（４７，４８）におけるシリカが、そこに存在していたシリコンから形成されていることにより、問題をもたらすことがない。
【００６５】
図４〜図６を参照して上述した本発明によるデバイスは、ただ１つのピエゾ抵抗ゲージしか備えていない。しかしながら、シリカ層（３２）に沿って互いに隔離されたこのタイプの複数のゲージを備えることができる。
【００６６】
このことは、図６において概略的に示されている。すなわち、図６においては、シリコン製の他のピエゾ抵抗ゲージの一部（５２，５４）が、ピエゾ抵抗ゲージ（４４）の両サイドにおいてシリカ層（３２）上に形成されている。他のピエゾ抵抗ゲージの一部（５２，５４）は、シリカ領域（４７，４８）によって、ピエゾ抵抗ゲージ（４４）から隔離されている。
【００６７】
すべてのゲージの製造に関して、マスク（４６）が使用されることは、理解されたい。図６は、また、マスク（４６）の他の部分（５８，６０）を示している。これら部分（５８，６０）は、製造過程において、他のゲージの一部（５２，５４）にそれぞれ対応するものである。
【００６８】
本発明においては、単結晶シリコンに代えて、ピエゾ抵抗ゲージを形成することができるとともに等方性ウェットエッチングや等方性プラズマエッチングが可能であるかまたは化学反応等によって窒化物や酸化物や他の電気絶縁性化合物といったような電気絶縁材料を成長させ得るような、例えば多結晶シリコンやシリコンカーバイドといったような他の任意の材料を使用することができる。
【００６９】
図７は、本発明によるピエゾ抵抗ゲージ（６２）を概略的に示す断面図である。
【００７０】
側面の傾斜が緩やかなものとされているこのピエゾ抵抗ゲージ（６２）は、本発明によるプロセスを使用して、シリコン基板（６６）上のシリカ層（６４）の上に、形成されている。
【００７１】
このゲージ（６２）を製造した後に、パッシベーション用の絶縁体層（６８）を、ゲージ（６２）の上に、例えばシリカから、形成することができる。これにより、埋設型ピエゾ抵抗ゲージと称することができるものが得られる。
【００７２】
このパッシベーション層は、絶縁体材料（例えば、シリカ、または、窒化物）を成膜することによって、あるいは、ゲージをなす材料の表面層を絶縁材料へと変換（例えば、酸化）することによって、得ることができる。
【００７３】
その後、ピエゾ抵抗ゲージ（６２）上において、この層（６８）を貫通して、このゲージに対する電気的コンタクトを可能とするための開口（７０）を形成することができる。
【００７４】
その後、パッシベーション層（６８）の表面上においておよび開口（７０）内において、例えばアルミニウム製のものといったような電気導体層（７２）が成膜される。この場合、この電気導体層（７２）は、ゲージをなすシリコンに対しての電気的コンタクトを形成している。図示しない変形例においては、この電気導体層は、チタン層（シリコンに対するコンタクトを形成するため）と、窒化チタン層（拡散バリアを形成するため）と、金層（耐性の小さな導体を使用可能とするため）と、からなる積層体とされる。
【００７５】
電気導体層（７２）は、その後、エッチングによって、パターン化される。
【００７６】
必要であれば、その後、このようにして形成された電気導体層上に、例えばシリカからなるものといったような電気絶縁体層（７４）を形成することができる。これは、電気導体層を保護するためである。その後、電気導体層（７２）の上部位置において、電気導体層（７２）に対してのコンタクト（図示せず）を形成するための開口（７６）を、電気絶縁体層（７４）を貫通して形成することができる。電気導体層（７２）に対してのコンタクト（図示せず）は、例えば、ワイヤボンディング法を使用して形成される。
【００７７】
例示するならば、本発明によるピエゾ抵抗ゲージは、高さがおよそ０．２μｍ〜数μｍであり、長さ（図面をなす紙面に対して平行な向きに測った長さ）がおよそ５０μｍ〜２５０μｍであり、奥行（図面をなす紙面に対して垂直な向きに測った奥行）がおよそ数μｍである。
【００７８】
本発明は、多くの利点を有している。特に、
−側面の傾斜が緩やかとされていることにより、ピエゾ抵抗ゲージの機械的耐性（機械的強度）を向上させることができ、
−電気絶縁体材料内にゲージが埋設または封入される場合に、この封入が完全に行われることによりかつ界面における不連続性がない状態で行われることにより、ピエゾ抵抗デバイスの信頼性を著しく改良することができる。
【００７９】
さらに、図６に関して説明した例における製造方法は、エッチングを使用していないことにより、すなわち、壁上への材料の再成膜というリスクが全くないことにより、著しい信頼性をもたらす。
【００８０】
加えて、この製造方法は、電気絶縁体層（図６の例においてはシリカ）とゲージとの間において完全な連続性をもたらす。これにより、熱耐性を改良し、クラック発生というリスクを低減する。
【図面の簡単な説明】
【図１】公知のピエゾ抵抗ゲージを示す断面図である。
【図２】公知のピエゾ抵抗ゲージを示す断面図である。
【図３】公知のピエゾ抵抗ゲージを示す断面図である。
【図４】本発明に基づき等方性ウェットエッチングプロセスを使用した場合の、製造の途中過程における、本発明によるピエゾ抵抗デバイスを示す断面図である。
【図５】本発明に基づき異方性化学エッチングプロセスを使用した場合の、製造の途中過程における、本発明によるピエゾ抵抗デバイスを示す断面図である。
【図６】本発明に基づき絶縁体材料成長プロセスを使用した場合の、製造の途中過程における、本発明によるピエゾ抵抗デバイスを示す断面図である。
【図７】パッシベーション層をなす電気絶縁層を備えてなる、本発明によるピエゾ抵抗デバイスを示す断面図である。
【符号の説明】
２９ピエゾ抵抗ゲージ
３０単結晶シリコン層（ピエゾ抵抗ゲージを形成するための材料層）
３２シリカ層（電気絶縁体層）
３４エッチングマスク（保護マスク）
３６側面
３８ピエゾ抵抗ゲージ
４０エッチングマスク（保護マスク）
４２側面
４４ピエゾ抵抗ゲージ
４６エッチングマスク（保護マスク）
４７領域
４８領域
５０側面
６２ピエゾ抵抗ゲージ
６４シリカ層（電気絶縁体層）
６８パッシベーション用の絶縁体層
７０コンタクト用開口（７０）
７２電気導体層
７４電気絶縁体層（さらなる電気絶縁体層）
７６開口
Ｔ傾斜
α 角度

Claims

電気絶縁体層（３２，６４）と該電気絶縁体層上に形成された少なくとも１つのピエゾ抵抗ゲージ（２９，３８，４４，６２）とを具備してなるピエゾ抵抗デバイスの製造方法であって、
前記電気絶縁体層（３２）上に、ピエゾ抵抗ゲージを形成するための材料層（３０）を形成し、
ピエゾ抵抗ゲージを形成するためのこの材料層（３０）上に、保護マスク（３４，４０，４６）を形成し、
該マスクによって保護されていない領域において、前記材料層をなす材料をエッチングし、または、前記材料層をなす材料を電気絶縁材料へと変換し、
これにより、前記マスクの選択的除去後に形成されるピエゾ抵抗ゲージの側面の傾斜（Ｔ）の、前記電気絶縁体層の表面に対しての角度（α）が、断面視において９０°よりも実質的に大きなものとなるものとし、
前記ピエゾ抵抗ゲージ（６２）上に、パッシベーション用の電気絶縁体層（６８）を形成し、この場合、前記パッシベーション用の電気絶縁体層（６８）を、前記ピエゾ抵抗ゲージをなす材料の変換によって形成することを特徴とする製造方法。
請求項１記載の製造方法において、
ピエゾ抵抗ゲージを形成するための前記材料を、単結晶シリコン、多結晶シリコン、および、シリコンカーバイドの中から選択することを特徴とする製造方法。
請求項１または２記載の製造方法において、
−前記電気絶縁体層（３２）上に、ピエゾ抵抗ゲージを形成するための材料層（３０）を、形成し、
−該材料層上に、被覆している材料部分のエッチングを防止することを意図したエッチングマスク（３４）を、形成し、
−前記マスクによって保護されていない領域において、等方性ウェットエッチングを行い、
−前記マスクを、選択的に除去する、
ことを特徴とする製造方法。
請求項１または２記載の製造方法において、
−前記電気絶縁体層（３２）上に、ピエゾ抵抗ゲージを形成するための材料層（３０）を、形成し、
−該材料層上に、被覆している材料部分のエッチングを防止することを意図したエッチングマスク（３４）を、形成し、
−前記マスクによって保護されていない領域において、等方性プラズマエッチングを行い、
−前記マスクを、選択的に除去する、
ことを特徴とする製造方法。
請求項１または２記載の製造方法において、
−前記電気絶縁体層（３２）上に、ピエゾ抵抗ゲージを形成するための材料層（３０）を、形成し、
−該材料層上に、被覆している材料部分のエッチングを防止することを意図したエッチングマスク（４０）を、形成し、
−前記マスクによって保護されていない領域において、異方性化学的エッチングを行い、
−前記マスクを、選択的に除去する、
ことを特徴とする製造方法。
請求項１または２記載の製造方法において、
−前記電気絶縁体層（３２）上に、ピエゾ抵抗ゲージを形成するための材料層（３０）を、形成し、
−該材料層上に、被覆している材料部分における第２電気絶縁体材料への変換を防止することを意図したマスク（４６）を、形成し、
−前記マスクによって保護されていない領域（４７，４８）において、ピエゾ抵抗ゲージを形成するための前記材料を、第２電気絶縁体材料へと変換し、
−前記マスクを、選択的に除去する、
ことを特徴とする製造方法。
請求項６記載の製造方法において、
前記第２電気絶縁体材料を、前記電気絶縁体層（３２）をなす材料と同じものとすることを特徴とする製造方法。
請求項３〜７のいずれかに記載の製造方法において、
前記マスク（３４，４０，４６）を、窒化シリコンから形成することを特徴とする製造方法。
請求項１〜８のいずれか１項に記載の製造方法において、
−前記ピエゾ抵抗ゲージ（６２）の上部位置において、前記パッシベーション層（６８）を貫通させて、コンタクト用開口（７０）を形成し、
−前記パッシベーション層（６８）上におよび前記コンタクト用開口（７０）内に、電気導体層（７２）を形成し、
−該電気導体層（７２）をエッチングすることによって、電気導体領域を形成する、
ことを特徴とする製造方法。
請求項９記載の製造方法において、
−前記電気導体層（７２）を保護するために、該電気絶縁層（７２）上に、さらなる電気絶縁体層（７４）を形成し、
−前記電気導体層に対してのコンタクトを形成するために、前記さらなる電気絶縁体層（７４）を貫通させて、開口（７６）を形成する、
ことを特徴とする製造方法。