[go: up one dir, main page]

JP4283911B2 - 半導体製造装置およびポリイミド膜の形成方法 - Google Patents

半導体製造装置およびポリイミド膜の形成方法 Download PDF

Info

Publication number
JP4283911B2
JP4283911B2 JP19180098A JP19180098A JP4283911B2 JP 4283911 B2 JP4283911 B2 JP 4283911B2 JP 19180098 A JP19180098 A JP 19180098A JP 19180098 A JP19180098 A JP 19180098A JP 4283911 B2 JP4283911 B2 JP 4283911B2
Authority
JP
Japan
Prior art keywords
vapor deposition
chamber
deposition polymerization
monomer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19180098A
Other languages
English (en)
Other versions
JP2000021868A (ja
Inventor
正行 飯島
昌敏 佐藤
禎之 浮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP19180098A priority Critical patent/JP4283911B2/ja
Publication of JP2000021868A publication Critical patent/JP2000021868A/ja
Application granted granted Critical
Publication of JP4283911B2 publication Critical patent/JP4283911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子内の層間絶縁膜を蒸着重合により形成するための半導体製造装置およびこの装置を用いるポリイミド膜の形成方法に関する。
【0002】
【従来の技術】
最近、LSIの高集積化の進展により層間絶縁膜の低比誘電率化が大きな課題とされており、比誘電率が4以下の層間絶縁膜が要求されるようになっている。例えば、低誘電率を満足させる材料としてフッ素化ポリイミドを用いることが提案されており、蒸着重合法により従来のCVD法に近い成膜装置で低誘電率のポリイミドをコーティングできるようになった。本発明者等は、蒸着重合で作製した様々なフッ素化ポリイミド材料が2.5以下の比誘電率を有することを見いだしている。
【0003】
【発明が解決しようとする課題】
しかしながら、かかる従来技術においては、次のような問題があった。すなわち、蒸着重合法に用いるモノマーのうちジアミン成分の蒸気圧が高く、そのため基板への付着確率が小さく、成膜速度を大きくできないということである。なお、ジアミン成分の酸無水物成分との反応性が高ければ、蒸気圧の低い酸無水物成分が基板に付着したとき、ジアミン成分との反応が起こるので、ジアミン成分の蒸気圧が高くても成膜は容易であるが、フッ素化ジアミン成分のような場合は、フッ素化していないジアミン成分に比べ反応性が低いため、成模速度はジアミン成分の付着確率に依存してしまう。
【0004】
本発明は、このような従来の技術の問題点を解決するためになされたものであり、層間絶縁膜用の高分子膜を効率よく形成するための半導体製造装置およびこの装置を用いて半導体素子内の層間絶縁膜用のポリイミド膜を高い成膜速度で形成するための方法を提供することを目的とするものである。
【0005】
【課題を解決するための手段】
本発明者等は、前記課題を解決すベく鋭意研究を重ねた結果、基板の表面温度を低くすることにより、従来に比べ数倍以上高い成膜速度が得られることを見いだし、本発明を完成するに至った。
【0006】
本発明の半導体装置は、ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室がポリイミド膜の蒸着重合用原料モノマーの蒸発源を有する蒸着重合室である枚葉式の半導体製造装置において、該蒸着重合室が該ウエハーの表面温度を30℃より低く冷却する手段を備え、各モノマーを基板上に均一に導入するため、その側壁に沿って設けられた熱源により保温されたモノマー混合槽が前記蒸着重合室に設けられ、該モノマー混合槽は、基板側に向かって広がった断面台形状で、混合槽基板側の開口部が基板よりも大きくなっている。この半導体製造装置において、該蒸発源から該蒸着重合室へ導入される該原料モノマーの供給量を制御するための上流側のバルブ及びその下流側の気体流量コントローラーが該蒸着重合室と該原料モノマー蒸発源との間に設けられていてもよい。
【0007】
また、本発明のポリイミド膜の形成方法は、上記半導体製造装置を用いてポリイミド膜を形成する方法において、基板側の開口部が基板よりも大きく、基板側に向かって広がった断面台形状のモノマー混合槽を有する該蒸着重合室内で、該ウエハー上に該原料モノマーを蒸着重合せしめてポリイミド膜を形成するに際し、該ウエハーの表面温度を30℃より低く、好ましくは25℃以下にして蒸着重合を行い、該ウエハー上にポリイミド膜を形成することからなる。この方法はまた、該蒸着重合室内で、該ウエハー上に該原料モノマーを蒸着重合せしめてポリイミド膜を形成するに際し、該蒸着重合室と該原料モノマー蒸発源との間に設けてある上流側のバルブ及びその下流側の気体流量コントローラーによって、該蒸発源で気化された該原料モノマーの供給量を制御して該蒸着重合室へ導入し、該蒸着重合室内のウエハーの表面温度を30℃より低く、好ましくは25℃以下にして蒸着重合を行ってもよい。
【0008】
本発明で用いる前記原料モノマーのうちジアミンモノマー成分としては、例えばTFDB、16FPD、13FPPD、4FMPD、17FMPD、8FODA(TFDB:2,2′-ビス(トリフロロメチル)5-4,4′ジアミノビフェニル、16FPD:4,4′-ビス(4-テトラフロロアミノフェノキシ)オクタフロロビフェニル、13FPPD:2,5-ジアミノトリデカンフロロ-n-ヘキシルベンゼン、4FMPD:テトラフロロ-m-フェニレンジアミン、17FMPD:5-(パーフロロノネニルオキシ)-1,3-ジアミノベンゼン)、8FODA:ビス(2,3,5,6-テトラフロロ-4-アミノフェニル)エーテル)を挙げることができる。また、前記原料モノマーのうち酸無水物モノマー成分としては、P2FDA、P6FDA、10FEDA(P2FDA:1,4-ジフロロ-2,3,5,6-ベンゼンテトラカルボン酸二無水物、P6FDA:1,4-ビス(フロロメチル-2,3,5,6-ベンゼンテトラカルボン酸二無水物、10FEDA:4,4-ビス[3,4-ジカルボキシリトリフロロフェノキシ]テトラフロロベンゼン二無水物)を挙げることができる。
【0009】
上記蒸着重合の条件は、一般に、高真空中(1×10-3Pa)で両モノマーの組成比が化学量論比になるよう加熱蒸着するものである。ただし、基板温度はモノマーの種類により異なる。
【0010】
なお、蒸着重合による成膜プロセスにおいては、一般に、原料モノマーの反応性と蒸気圧とが成膜に大きく影響する。反応性が低いモノマー同士の組み合わせでは、基板温度を上げれば、モノマーの反応律速条件で重合が起こり成膜するので、各モノマーの蒸着重合室への導入量を精密に制御する必要はない。しかし、反応性が高く、かつ蒸気圧の低いモノマー同士の組み合わせでは、モノマーの供給律速条件で重合が起こり成膜するので、各モノマーの蒸着重合室への導入量を精密に制御することが必要になる。2種以上のモノマーを使う蒸着重合では、各モノマーの組成比が1:1に近いほど、得られる重合体材料の耐熱性、機械的特性、電気的特性等の物性は向上するが、逆に、組成比がずれるほど物性は低下する。従来の方法では、モノマー供給量と気化温度のみで各モノマーの蒸着重合室への導入量を制御していただけなので、この方法では精密な制御ができ難く、かくして得られた膜の特性がばらつくという欠点があった。しかし、好ましくは、気体流量コントローラーを用いて各モノマーの蒸着重合室への導入量を精密に制御すれば、得られる膜の物性のばらつきは極めて小さくなる。例えば、気体流量コントローラーを使用しないで成膜した膜の物性値のばらつきは平均値±10%程度であるが、気体流量コントローラーを使用して成膜した膜の物性値のばらつきは平均値±3%程度のように低くなると共に、物性値自体も5〜10%向上する。
【0011】
さらに、上記した蒸着重合を実施した場合に、蒸発したモノマーや反応して生成した重合膜やこれらの混合膜が蒸着重合室の内壁面に付着し、成膜操作を繰り返すにつれて目的とする膜の物性が不安定になることがある。この場合、成膜毎に蒸着重合室内に付着したモノマーや高分子膜等を酸素プラズマによりクリーニングすれば、ダストの発生がなく安定した半導体素子が得られる。そのためには、蒸着重合室内に酸素の導入および放電が可能な電極またはアンテナを設ければよい。例えば、蒸着重合室に、クリーニングガスとして酸素または酸素を含むガスを導入するためのガス導入口を設け、かつ装置内部に放電のためのプラズマ用電極を有する構造(RFまたはDC放電)を設け、あるいはまた放電のために、蒸着重合室の内側の壁面に石英製の棒着板を配置し、その棒着板の外側の壁面にアンテナを有する(ヘリコンプラズマ)構造または該蒸着重合室の外側に磁石を配置した構造(NLD放電)としてもよい。酸素プラズマの条件は、例えば、酸素流量:約200sccm、時間:60秒/膜厚1μm、圧力:0.05〜1.0Torr、RWパワー:100〜200Wであるのが望ましく、この放電が蒸着重合室全体に行き渡るようにするためには、円形の電極を蒸着重合室から50mm以内になるように設置するのが望ましい。また、この蒸着重合室はヒーターまたは温媒によって150℃以上に加熱可能なように構成し、これによりかかる膜が該室の内壁面に付着し難いようにする。
【0012】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。図1は、本発明の半導体製造装置の一例の概略構成を示すものであり、図2は図1の一部を構成する蒸着重合室の一例の概略構成を示すものであり、図3は図1の一部を構成する蒸着重合室の別の一例の概略構成を示すものである。
【0013】
図1に示すように、この装置においては、シリコン基板等の基板の搬送用ロボットが組み込まれたコア室1、シリコン基板等の基板のL/UL室2、蒸着重合室(第1室)3、加熱処理室(第2室)4、およびアルミスパッタ室(第3室)5が設けられており、コア室1を中心として、このコア室にL/UL室2、第1室3、第2室4、および第3室5がそれぞれ、ゲートバルブ7を介して連結されるように構成されている。なお、これらの室は、真空ポンプ等の真空排気系(図示せず)に連結されている。コア室1に設けられた既知の基板搬送用ロボットは、基板を、コア室を軸にしてL/UL室2、蒸着重合室3、加熱処理室4、アルミスパッタ室5等からまたこれらの各室に搬入・搬出可能なように設定されており、L/UL室からこれらの各室にまたこれらの室相互間で自由に搬送可能なようになっている。
【0014】
また、図2および3に示すように、蒸着重合室3には、2種類の原料モノマーA、Bの供給源が気化(蒸発)器11a、11bと所望により気体流量コントローラー12a、12b(図3)を介して配置されており、蒸着重合室へ気化された原料モノマーを導入できるようになっている。各モノマー供給源のハウジング13a、13bにはそれぞれ、モノマーA、Bのモノマー容器14a、14bが設けられ、また各容器の周りにはそれぞれに各モノマーを加熱するためのヒーターのような気化用熱源15a、15bが設けられている。供給源(気化器11a、11b)、随時気体流量コントローラー12a、12b、および蒸着重合室3を連結し、かつ蒸着重合室へ各モノマーを導入するための導入管16a、16bは、ヒーター等の熱源Hで温度制御可能なようになっている。また、導入管16a、16bの蒸着重合室3への連結部と基板支え部材17上に載置された基板18との間には、各モノマーが基板上に均一に供給できるようにするためヒーター等の熱源Hにより保温されたモノマー混合槽19が配置されている。
【0015】
各導入管16a、16bの管路の途中にはバルブ20a、20bが配置されており、蒸着重合膜形成時にこれらのバルブを開閉することにより膜厚を制御できる。基板支え部材17は冷媒系(図示せず)に連結され、基板18の表面がこの冷媒手段によって所定の温度に冷却可能なようになっている。
【0016】
上記装置を用いて基板18上に層間絶縁膜を成膜する場合には、基板をコア室1を経由してL/UL室2から蒸着重合室3へ移動した後バルブ20a、20bを開け、所定の時間の間成膜プロセスを実施し、次いでバルブ20a、20bを閉め、基板を加熱処理室4に搬送する。この加熱処理室内で、所定の条件下熱処理を行う。一般に、熱処理は、昇温速度10℃/分で400℃まで加熱し、1時間この温度に保持し、最後に自然冷却するようにして行われる。雰囲気としては、高真空中または不活性ガス中のような条件下で行われる。また、必要に応じ、基板をアルミスパッタ5室へ搬送して、一般に、Ar:1000sccm、1×10-2Pa、RFパワー:2KW、基板バイアスなし、成膜速度(rate):50Å/sec、膜厚:200nmのような条件下でアルミ電極を成膜することもできる。
【0017】
以下、本発明の装置を用いてポリイミド膜からなる半導体素子の層間絶縁膜を形成する工程の一つの実施の形態を示す。
【0018】
まず、ポリイミド膜を形成するための半導体基板として、基板表面に形成され、かつ所定の位置に窓開けがされたシリコン熱酸化膜と、その上に成膜されかつパターニングが施された第1層目の配線とを有する、例えばSiからなる基板を用意する。この基板の表面に、上述の蒸着法によってポリイミド膜を所望の厚みに全面成膜して層間絶縁膜を形成する。次いで、この層間絶縁膜の表面に所定のパターニングが施されたレジスト膜を形成し、通常のドライエッチングを行ってレジスト膜の窓開け部分に露出した層間絶縁膜を除去する。そして、上述のレジスト膜を除去した後、配線薄膜を全面成膜し、パターニングを施して第2層目の配線を形成する。このようにすることにより、層間絶縁膜が除去された窓開け部分で、第1層目の配線と第2層目の配線とが電気的に接続され、その結果、多層配線を有する半導体素子を得ることができる。
【0019】
本実施の形態によれば、低比誘電率化したポリイミド膜によって層間絶縁膜を構成しているので、第1層目の配線と第2層目の配線との間で形成されるコンデンサーの容量が小さくなり、半導体素子の動作速度を向上させることが可能になる。
【0020】
【実施例】
以下、本発明の具体的な実施例を比較例とともに説明する。
【0021】
(実施例1)
図1および2に示す装置を用いて次のようにして基板上にポリイミド膜を形成した。まず、コア室1に設けられた基板搬送用ロボットを用いて、コア室を経由してL/UL室2から導電率が0.02Ωcmである6インチ寸法のシリコン基板18を真空蒸着室3へ搬送し、冷媒を用いてこの基板表面を15℃に冷却した後、ここでポリイミド膜を蒸着重合した。ポリイミド膜を形成するための原料モノマーとして、17FMPDとP2FDAとを用い、これらをそれぞれ気化器11a、11b内の容器14a、14bへ入れ、熱源(15a、15b)を用いて蒸発させた。17FMPDは60.0℃で、またP2FDAは130.0℃の温度で蒸発させ、各モノマーの供給量を制御した。得られた各蒸気をそれぞれ導入管16a、16bを通し、その一定量をモノマー混合槽19を経て蒸着重合室3に供給し、基板18上で蒸着重合せしめた。この場合、図3に示すように、所望により気体流量コントローラー12a、12bを用いて、各蒸気の一定量(例えば、100sccm)を蒸着重合室へ3供給してもよい。なお、モノマーの組成比は化学量論比で1:1となるように制御し、また導入管16a、16bを通過する間にモノマー温度が下がらないように導入管を所定の温度に保温した。この蒸着重合条件は、到達圧力1×10-4Pa、蒸着中圧力1×10-2Paであった。
【0022】
蒸着重合室3で成膜後、得られた基板を基板搬送用ロボットを用いてコア室1を経由して加熱処理室4へ搬送し、熱処理を行った。この熱処理は、昇温速度10℃/minで400℃まで加熱することによって行った。この時点での膜厚は500nmであった。
【0023】
上記熱処理後、基板をアルミスパッタ室6内に搬送し、基板上にアルミ電極をスパッタにより200nmの膜厚で形成し、比誘電率測定用の素子を作製した。この素子についての比誘電率を測定したところ、2.55であった。この場合、比誘電率の値は、横河ヒューレットパッカード社製のマルチ・フリケンシLCRメータ(モデル4275A)を使用して静電容量Cを測定し、計算によって求めた。
【0024】
(比較例1)
比較のために、実施例1における蒸着重合中の基板表面の温度15℃を30℃にしたことを除いて、実施例1の操作を繰り返した。得られた素子の膜厚は150nmであり、比誘電率は2.60であった。
【0025】
上記実施例及び比較例の結果、基板温度15℃で蒸着重合を行った場合の成膜速度は30nm/minであり、30℃の場合は5nm/min以下であり、成膜速度に基板温度が影響することがわかった。
【0026】
(実施例2)
原料モノマーとして、実施例1における17FMPDおよびP2FDAの代わりに13FPDおよびP2FDAを用い、13FPDは55.0+0.1℃、P2FDAは130+0.1℃の温度で蒸発させ、各モノマーの供給量を制御したこと、また蒸着重合室内での基板表面の温度を25℃にしたことを除いて、実施例1の操作を繰り返した。得られた素子の膜厚は200nmであり、比誘電率は2.72であった。本実施例における成膜速度は15nm/minであった。
【0027】
【発明の効果】
本発明の半導体製造装置によれば、蒸着重合室には、層間絶縁膜用の高分子膜を蒸着重合する際のウエハーの表面を冷却するための手段が設けられてあるので、かかる高分子膜を効率よく形成することができるようになっている。
【0028】
また、かかる半導体製造装置を用いて、蒸着重合室内でウエハー上に原料モノマーを蒸着重合せしめて層間絶縁膜を形成する際に、該ウエハーの表面温度を30℃より低くして蒸着重合を行うので、ポリイミド膜を高い成膜速度で容易に得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体製造装置の一例の概略構成を示す模式的平面図。
【図2】本発明の半導体製造装置の一部を構成する蒸着重合室の一例の概略構成を示す模式的断面図。
【図3】本発明の半導体製造装置の一部を構成する蒸着重合室の別の一例の概略構成を示す模式的断面図。
【符号の説明】
1 コア室 2 L/UL室
3 蒸着重合室 4 加熱処理室
5 アルミスパッタ室 6 ゲートバルブ
11a、11b 気化器 12a、12b 気体流量コントローラー
13a、13b ハウジング 14a、14b モノマー容器
15a、15b 気化用熱源 16a、16b 導入管
17 基板支え部材 18 基板
19 モノマー混合槽 20a、20b バルブ
A、B モノマー H 熱源

Claims (7)

  1. ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室がポリイミド膜の蒸着重合用原料モノマーの蒸発源を有する蒸着重合室である枚葉式の半導体製造装置において、
    該蒸着重合室が該ウエハーの表面温度を30℃より低く冷却する手段を備え、各モノマーを基板上に均一に導入するため、その側壁に沿って設けられた熱源により保温されたモノマー混合槽が前記蒸着重合室に設けられ、該モノマー混合槽は、基板側に向かって広がった断面台形状で、混合槽基板側の開口部が基板よりも大きくなっていることを特徴とする半導体製造装置。
  2. ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室がポリイミド膜の蒸着重合用原料モノマーの蒸発源を有する蒸着重合室である枚葉式の半導体製造装置において、
    該蒸発源から該蒸着重合室へ導入される該原料モノマーの供給量を制御するための上流側のバルブ及びその下流側の気体流量コントローラーが該蒸着重合室と該原料モノマー蒸発源との間に設けられ、かつ各モノマーを基板上に均一に導入するため熱源により保温され、基板側の開口部が基板よりも大きく、基板側に向かって広がった断面台形状のモノマー混合槽を有する該蒸着重合室が該ウエハーの表面温度を30℃より低く冷却する手段を備えていることを特徴とする半導体製造装置。
  3. ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室がポリイミド膜の蒸着重合用原料モノマーの蒸発源を有する蒸着重合室である枚葉式の半導体製造装置において、
    該蒸発源から該蒸発重合室へ導入される該原料モノマーの供給量を制限するための上流側のバルブ及びその下流側の気体流量コントローラーが該蒸着重合室と該原料モノマー蒸発源との間に設けられ、かつ該蒸着重合室が該ウエハーの表面温度を30℃より低く冷却する手段を備え、各モノマーを基板上に均一に導入するため、その側壁に沿って設けられた熱源により保温されたモノマー混合槽が前記蒸着重合室に設けられ、該モノマー混合槽は、基板側に向かって広がった断面台形状で、混合槽基板側の開口部が基板よりも大きくなっていることを特徴とする半導体製造装置。
  4. ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室が蒸着重合用原料モノマーの蒸発源を有する蒸着重合室であり、該蒸着重合室に、各モノマーを基板上に均一に導入するため、その側壁に沿って設けられた熱源により保温されたモノマー混合槽が設けられている枚葉式の半導体製造装置を用いてポリイミド膜を形成する方法において、
    基板側の開口部が基板よりも大きく、基板側に向かって広がった断面台形状のモノマー混合槽を有する該蒸着重合室内で
    、該ウエハー上に該原料モノマーを蒸着重合せしめてポリイミド膜を形成するに際し、該ウエハーの表面温度を30℃より低くして蒸着重合を行い、該ウエハー上にポリイミド膜を形成することを特徴とするポリイミド膜の形成方法。
  5. ウエハーの出し入れのための室とウエハーの搬送用ロボットを備えたコア室と複数の半導体製造プロセス室とからなり、該プロセス室の少なくとも一室が蒸着重合用原料モノマーの蒸発源を有する蒸着重合室であり、該蒸着重合室に、各モノマーを基板上に均一に導入するため、その側壁に沿って設けられた熱源により保温されたモノマー混合槽が設けられている枚葉式の半導体製造装置を用いてポリイミド膜を形成する方法において、
    基板側の開口部が基板よりも大きく、基板側に向かって広がった断面台形状のモノマー混合槽を有する該蒸着重合室内で、該ウエハー上に該原料モノマーを蒸着重合せしめてポリイミド膜を形成するに際し、該蒸着重合室と該原料モノマー蒸発源との間に設けてある上流側のバルブ及びその下流側の気体流量コントローラーによって、該蒸発源で気化された該原料モノマーの供給量を制御して該蒸着重合室へ導入し、該蒸着重合室内のウエハーの表面温度を30℃より低くして蒸着重合を行い、該ウエハー上にポリイミド膜を形成することを特徴とするポリイミド膜の形成方法。
  6. 前記原料モノマーのうちジアミンモノマー成分として、TFDB、16FPD、13FPPD、4FMPD、17FMPD、8FODA(TFDB:2,2′-ビス(トリフロロメチル)5-4,4′ジアミノビフェニル、16FPD:4,4′-ビス(4-テトラフロロアミノフェノキシ)オクタフロロビフェニル、13FPPD:2,5-ジアミノトリデカンフロロ-n-ヘキシルベンゼン、4FMPD:テトラフロロ-m-フェニレンジアミン、17FMPD:5-(パーフロロノネニルオキシ)-1,3-ジアミノベンゼン)、8FODA:ビス(2,3,5,6-テトラフロロ-4-アミノフェニル)エーテル)を用いることを特徴とする請求項4または5記載のポリイミド膜の形成方法。
  7. 前記原料モノマーのうち酸無水物モノマー成分として、P2FDA、P6FDA、10FEDA(P2FDA:1,4-ジフロロ-2,3,5,6-ベンゼンテトラカルボン酸二無水物、P6FDA:1,4-ビス(フロロメチル-2,3,5,6-ベンゼンテトラカルボン酸二無水物、10FEDA:4,4-ビス[3,4-ジカルボキシリトリフロロフェノキシ]テトラフロロベンゼン二無水物)を用いることを特徴とする請求項4〜6のいずれかに記載のポリイミド膜の形成方法。
JP19180098A 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法 Expired - Fee Related JP4283911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19180098A JP4283911B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19180098A JP4283911B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Publications (2)

Publication Number Publication Date
JP2000021868A JP2000021868A (ja) 2000-01-21
JP4283911B2 true JP4283911B2 (ja) 2009-06-24

Family

ID=16280754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19180098A Expired - Fee Related JP4283911B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Country Status (1)

Country Link
JP (1) JP4283911B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4997670B2 (ja) 2001-06-29 2012-08-08 日本電気株式会社 共重合高分子膜の作製方法、前記形成方法で作製される共重合高分子膜、共重合高分子膜を利用する半導体装置
JP2004072049A (ja) * 2002-08-09 2004-03-04 Ricoh Co Ltd 有機tft素子及びその製造方法
JP4593945B2 (ja) * 2004-03-04 2010-12-08 株式会社アルバック 真空処理室用表面構造
JP4985449B2 (ja) * 2008-02-13 2012-07-25 東京エレクトロン株式会社 成膜装置
JP5181100B2 (ja) * 2009-04-09 2013-04-10 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Also Published As

Publication number Publication date
JP2000021868A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
JP4283910B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
JP4112702B2 (ja) 成膜装置
JPH0722642B2 (ja) 蒸発装置
JPH04123257U (ja) バイアスecrプラズマcvd装置
JP3153190B2 (ja) 高分子膜の製造装置とこの装置を用いた成膜方法
US20180292122A1 (en) System for trapping polymer vapors in process oven vacuum systems
JP4283911B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
JPH11172418A (ja) 成膜装置
JP5534979B2 (ja) 基板処理装置及び基板処理装置のクリーニング方法
JPH10289902A (ja) 成膜装置
JP2000021867A (ja) 半導体製造装置および該装置のクリーニング方法
US20190314738A1 (en) Trap assembly and system for trapping polymer vapors in process oven vacuum systems
JP3897908B2 (ja) 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置
TW200902746A (en) Inductively heated trap
JP4076245B2 (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
JP3494572B2 (ja) 低比誘電性高分子膜の形成方法
JPH0718000B2 (ja) 合成樹脂被膜の形成方法
JPS60197730A (ja) ポリイミド膜の形成方法
JP3197007B2 (ja) 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
JPH11106506A (ja) 低比誘電性高分子膜及びその形成方法並びに層間絶縁膜
JPH11289011A (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP3675958B2 (ja) 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法
JP2008300749A (ja) 半導体装置の製造方法および成膜装置
JP3521645B2 (ja) 誘電体膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070309

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070518

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150327

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees