[go: up one dir, main page]

JP2000021868A - 半導体製造装置およびポリイミド膜の形成方法 - Google Patents

半導体製造装置およびポリイミド膜の形成方法

Info

Publication number
JP2000021868A
JP2000021868A JP19180098A JP19180098A JP2000021868A JP 2000021868 A JP2000021868 A JP 2000021868A JP 19180098 A JP19180098 A JP 19180098A JP 19180098 A JP19180098 A JP 19180098A JP 2000021868 A JP2000021868 A JP 2000021868A
Authority
JP
Japan
Prior art keywords
vapor deposition
chamber
deposition polymerization
raw material
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19180098A
Other languages
English (en)
Other versions
JP4283911B2 (ja
Inventor
Masayuki Iijima
正行 飯島
Masatoshi Sato
昌敏 佐藤
Yoshiyuki Ukishima
禎之 浮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP19180098A priority Critical patent/JP4283911B2/ja
Publication of JP2000021868A publication Critical patent/JP2000021868A/ja
Application granted granted Critical
Publication of JP4283911B2 publication Critical patent/JP4283911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜用の高分子膜を効率よく形成
するための半導体製造装置およびポリイミド膜を高い成
膜速度で形成するための方法の開発。 【解決手段】 半導体製造装置において、蒸着重合室に
蒸着重合する際のウエハーの表面を冷却するための手段
を設ける。かかる装置を用いて、ウエハー上に原料モノ
マーを蒸着重合せしめてポリイミド膜を形成するに際
し、該ウエハーの表面温度を30℃より低くして蒸着重
合し、成膜する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子内の層
間絶縁膜を蒸着重合により形成するための半導体製造装
置およびこの装置を用いるポリイミド膜の形成方法に関
する。
【0002】
【従来の技術】最近、LSIの高集積化の進展により層
間絶縁膜の低比誘電率化が大きな課題とされており、比
誘電率が4以下の層間絶縁膜が要求されるようになって
いる。例えば、低誘電率を満足させる材料としてフッ素
化ポリイミドを用いることが提案されており、蒸着重合
法により従来のCVD法に近い成膜装置で低誘電率のポ
リイミドをコーティングできるようになった。本発明者
等は、蒸着重合で作製した様々なフッ素化ポリイミド材
料が2.5以下の比誘電率を有することを見いだしてい
る。
【0003】
【発明が解決しようとする課題】しかしながら、かかる
従来技術においては、次のような問題があった。すなわ
ち、蒸着重合法に用いるモノマーのうちジアミン成分の
蒸気圧が高く、そのため基板への付着確率が小さく、成
膜速度を大きくできないということである。なお、ジア
ミン成分の酸無水物成分との反応性が高ければ、蒸気圧
の低い酸無水物成分が基板に付着したとき、ジアミン成
分との反応が起こるので、ジアミン成分の蒸気圧が高く
ても成膜は容易であるが、フッ素化ジアミン成分のよう
な場合は、フッ素化していないジアミン成分に比べ反応
性が低いため、成模速度はジアミン成分の付着確率に依
存してしまう。
【0004】本発明は、このような従来の技術の問題点
を解決するためになされたものであり、層間絶縁膜用の
高分子膜を効率よく形成するための半導体製造装置およ
びこの装置を用いて半導体素子内の層間絶縁膜用のポリ
イミド膜を高い成膜速度で形成するための方法を提供す
ることを目的とするものである。
【0005】
【課題を解決するための手段】本発明者等は、前記課題
を解決すベく鋭意研究を重ねた結果、基板の表面温度を
低くすることにより、従来に比べ数倍以上高い成膜速度
が得られることを見いだし、本発明を完成するに至っ
た。
【0006】本発明の半導体製造装置は、ウエハーの出
し入れのための室とウエハーの搬送用ロボットを備えた
コア室と複数の半導体製造プロセス室とからなり、該プ
ロセス室の少なくとも一室が蒸着重合用原料モノマーの
蒸発源を有する蒸着重合室である枚葉式の半導体製造装
置において、該蒸着重合室が該ウエハーの表面温度を3
0℃より低く冷却する手段を備えている。この半導体製
造装置において、該蒸発源から該蒸着重合室へ導入され
る該原料モノマーの供給量を制御するための気体流量コ
ントローラーが該蒸着重合室と該原料モノマー蒸発源と
の間に設けられていてもよい。
【0007】また、本発明のポリイミド膜の形成方法
は、上記半導体製造装置を用いてポリイミド膜を形成す
る方法において、該蒸着重合室内で、該ウエハー上に該
原料モノマーを蒸着重合せしめてポリイミド膜を形成す
るに際し、該ウエハーの表面温度を30℃より低く、好
ましくは25℃以下にして蒸着重合を行い、該ウエハー
上にポリイミド膜を形成することからなる。この方法は
また、該蒸着重合室内で、該ウエハー上に該原料モノマ
ーを蒸着重合せしめてポリイミド膜を形成するに際し、
該蒸着重合室と該原料モノマー蒸発源との間に設けてあ
る気体流量コントローラーによって、該蒸発源で気化さ
れた該原料モノマーの供給量を制御して該蒸着重合室へ
導入し、該蒸着重合室内のウエハーの表面温度を30℃
より低く、好ましくは25℃以下にして蒸着重合を行っ
てもよい。
【0008】本発明で用いる前記原料モノマーのうちジ
アミンモノマー成分としては、例えばTFDB、16F
PD、13FPD、4FMPD、17FMPD(TFD
B:2,2′-ビス(トリフロロメヂル)5-4,4′ジ
アミノビフェニル、4FMPD:テトラフロロ-m-フェ
ニレンジアミン、8FODA:ビス(2,3,5,6-
テトラフロロ-4-アミノフェニル)エーテル、16FP
D:4,4′-ビス(4-テトラフロロアミノフェノキ
シ)オクタフロロビフェニル、13FPPD:2,5-
ジアミノトリデカンフロロ-n-ヘキシルベンゼン、また
は17FMPD:5-(パ-フロロノネニルオキシ)-
1,3-ジアミノベンゼン)を挙げることができる。ま
た、前記原料モノマーのうち酸無水物モノマー成分とし
ては、例えばP2FDA、P6FDA、6FDA、10
FEDA(10FEDA:4,4-ビス[3,4-ジカル
ボキシリトリフロロフェノキシ]テトラフロロベンゼン
二無水物、P2FDA:1,4-ジフロロ-2,3,5,
6-ベンゼンテトラカルボン酸二無水物、P6FDA:
1,4-ビス(フロロメチル-2,3,5,6-ベンゼン
テトラカルボン酸二無水物)を挙げることができる。
【0009】上記蒸着重合の条件は、一般に、高真空中
(1×10-3Pa)で両モノマーの組成比が化学量論比
になるよう加熱蒸着するものである。ただし、基板温度
はモノマーの種類により異なる。
【0010】なお、蒸着重合による成膜プロセスにおい
ては、一般に、原料モノマーの反応性と蒸気圧とが成膜
に大きく影響する。反応性が低いモノマー同士の組み合
わせでは、基板温度を上げれば、モノマーの反応律速条
件で重合が起こり成膜するので、各モノマーの蒸着重合
室への導入量を精密に制御する必要はない。しかし、反
応性が高く、かつ蒸気圧の低いモノマー同士の組み合わ
せでは、モノマーの供給律速条件で重合が起こり成膜す
るので、各モノマーの蒸着重合室への導入量を精密に制
御することが必要になる。2種以上のモノマーを使う蒸
着重合では、各モノマーの組成比が1:1に近いほど、
得られる重合体材料の耐熱性、機械的特性、電気的特性
等の物性は向上するが、逆に、組成比がずれるほど物性
は低下する。従来の方法では、モノマー供給量と気化温
度のみで各モノマーの蒸着重合室への導入量を制御して
いただけなので、この方法では精密な制御ができ難く、
かくして得られた膜の特性がばらつくという欠点があっ
た。しかし、好ましくは、気体流量コントローラーを用
いて各モノマーの蒸着重合室への導入量を精密に制御す
れば、得られる膜の物性のばらつきは極めて小さくな
る。例えば、気体流量コントローラーを使用しないで成
膜した膜の物性値のばらつきは平均値±10%程度であ
るが、気体流量コントローラーを使用して成膜した膜の
物性値のばらつきは平均値±3%程度のように低くなる
と共に、物性値自体も5〜10%向上する。
【0011】さらに、上記した蒸着重合を実施した場合
に、蒸発したモノマーや反応して生成した重合膜やこれ
らの混合膜が蒸着重合室の内壁面に付着し、成膜操作を
繰り返すにつれて目的とする膜の物性が不安定になるこ
とがある。この場合、成膜毎に蒸着重合室内に付着した
モノマーや高分子膜等を酸素プラズマによりクリーニン
グすれば、ダストの発生がなく安定した半導体素子が得
られる。そのためには、蒸着重合室内に酸素の導入およ
び放電が可能な電極またはアンテナを設ければよい。例
えば、蒸着重合室に、クリーニングガスとして酸素また
は酸素を含むガスを導入するためのガス導入口を設け、
かつ装置内部に放電のためのプラズマ用電極を有する構
造(RFまたはDC放電)を設け、あるいはまた放電の
ために、蒸着重合室の内側の壁面に石英製の棒着板を配
置し、その棒着板の外側の壁面にアンテナを有する(ヘ
リコンプラズマ)構造または該蒸着重合室の外側に磁石
を配置した構造(NLD放電)としてもよい。酸素プラ
ズマの条件は、例えば、酸素流量:約200sccm、
時間:60秒/膜厚1μm、圧力:0.05〜1.0T
orr、RWパワー:100〜200Wであるのが望ま
しく、この放電が蒸着重合室全体に行き渡るようにする
ためには、円形の電極を蒸着重合室から50mm以内に
なるように設置するのが望ましい。また、この蒸着重合
室はヒーターまたは温媒によって150℃以上に加熱可
能なように構成し、これによりかかる膜が該室の内壁面
に付着し難いようにする。
【0012】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面を参照して詳細に説明する。図1は、本発明の
半導体製造装置の一例の概略構成を示すものであり、図
2は図1の一部を構成する蒸着重合室の一例の概略構成
を示すものであり、図3は図1の一部を構成する蒸着重
合室の別の一例の概略構成を示すものである。
【0013】図1に示すように、この装置においては、
シリコン基板等の基板の搬送用ロボットが組み込まれた
コア室1、シリコン基板等の基板のL/UL室2、蒸着
重合室(第1室)3、加熱処理室(第2室)4、および
アルミスパッタ室(第3室)5が設けられており、コア
室1を中心として、このコア室にL/UL室2、第1室
3、第2室4、および第3室5がそれぞれ、ゲートバル
ブ7を介して連結されるように構成されている。なお、
これらの室は、真空ポンプ等の真空排気系(図示せず)
に連結されている。コア室1に設けられた既知の基板搬
送用ロボットは、基板を、コア室を軸にしてL/UL室
2、蒸着重合室3、加熱処理室4、アルミスパッタ室5
等からまたこれらの各室に搬入・搬出可能なように設定
されており、L/UL室からこれらの各室にまたこれら
の室相互間で自由に搬送可能なようになっている。
【0014】また、図2および3に示すように、蒸着重
合室3には、2種類の原料モノマーA、Bの供給源が気
化(蒸発)器11a、11bと所望により気体流量コン
トローラー12a、12b(図3)を介して配置されて
おり、蒸着重合室へ気化された原料モノマーを導入でき
るようになっている。各モノマー供給源のハウジング1
3a、13bにはそれぞれ、モノマーA、Bのモノマー
容器14a、14bが設けられ、また各容器の周りには
それぞれに各モノマーを加熱するためのヒーターのよう
な気化用熱源15a、15bが設けられている。供給源
(気化器11a、11b)、随時気体流量コントローラ
ー12a、12b、および蒸着重合室3を連結し、かつ
蒸着重合室へ各モノマーを導入するための導入管16
a、16bは、ヒーター等の熱源Hで温度制御可能なよ
うになっている。また、導入管16a、16bの蒸着重
合室3への連結部と基板支え部材17上に載置された基
板18との間には、各モノマーが基板上に均一に供給で
きるようにするためヒーター等の熱源Hにより保温され
たモノマー混合槽19が配置されている。
【0015】各導入管16a、16bの管路の途中には
バルブ20a、20bが配置されており、蒸着重合膜形
成時にこれらのバルブを開閉することにより膜厚を制御
できる。基板支え部材17は冷媒系(図示せず)に連結
され、基板18の表面がこの冷媒手段によって所定の温
度に冷却可能なようになっている。
【0016】上記装置を用いて基板18上に層間絶縁膜
を成膜する場合には、基板をコア室1を経由してL/U
L室2から蒸着重合室3へ移動した後バルブ20a、2
0bを開け、所定の時間の間成膜プロセスを実施し、次
いでバルブ20a、20bを閉め、基板を加熱処理室4
に搬送する。この加熱処理室内で、所定の条件下熱処理
を行う。一般に、熱処理は、昇温速度10℃/分で40
0℃まで加熱し、1時間この温度に保持し、最後に自然
冷却するようにして行われる。雰囲気としては、高真空
中または不活性ガス中のような条件下で行われる。ま
た、必要に応じ、基板をアルミスパッタ5室へ搬送し
て、一般に、Ar:1000sccm、1×10-2
a、RFパワー:2KW、基板バイアスなし、成膜速度
(rate):50Å/sec、膜厚:200nmのよ
うな条件下でアルミ電極を成膜することもできる。
【0017】以下、本発明の装置を用いてポリイミド膜
からなる半導体素子の層間絶縁膜を形成する工程の一つ
の実施の形態を示す。
【0018】まず、ポリイミド膜を形成するための半導
体基板として、基板表面に形成され、かつ所定の位置に
窓開けがされたシリコン熱酸化膜と、その上に成膜され
かつパターニングが施された第1層目の配線とを有す
る、例えばSiからなる基板を用意する。この基板の表
面に、上述の蒸着法によってポリイミド膜を所望の厚み
に全面成膜して層間絶縁膜を形成する。次いで、この層
間絶縁膜の表面に所定のパターニングが施されたレジス
ト膜を形成し、通常のドライエッチングを行ってレジス
ト膜の窓開け部分に露出した層間絶縁膜を除去する。そ
して、上述のレジスト膜を除去した後、配線薄膜を全面
成膜し、パターニングを施して第2層目の配線を形成す
る。このようにすることにより、層間絶縁膜が除去され
た窓開け部分で、第1層目の配線と第2層目の配線とが
電気的に接続され、その結果、多層配線を有する半導体
素子を得ることができる。
【0019】本実施の形態によれば、低比誘電率化した
ポリイミド膜によって層間絶縁膜を構成しているので、
第1層目の配線と第2層目の配線との間で形成されるコ
ンデンサーの容量が小さくなり、半導体素子の動作速度
を向上させることが可能になる。
【0020】
【実施例】以下、本発明の具体的な実施例を比較例とと
もに説明する。
【0021】(実施例1)図1および2に示す装置を用
いて次のようにして基板上にポリイミド膜を形成した。
まず、コア室1に設けられた基板搬送用ロボットを用い
て、コア室を経由してL/UL室2から導電率が0.0
2Ωcmである6インチ寸法のシリコン基板18を真空
蒸着室3へ搬送し、冷媒を用いてこの基板表面を15℃
に冷却した後、ここでポリイミド膜を蒸着重合した。ポ
リイミド膜を形成するための原料モノマーとして、17
FMPDとP2FDAとを用い、これらをそれぞれ気化
器11a、11b内の容器14a、14bへ入れ、熱源
(15a、15b)を用いて蒸発させた。17FMPD
は60.0℃で、またP2FDAは130.0℃の温度
で蒸発させ、各モノマーの供給量を制御した。得られた
各蒸気をそれぞれ導入管16a、16bを通し、その一
定量をモノマー混合槽19を経て蒸着重合室3に供給
し、基板18上で蒸着重合せしめた。この場合、図3に
示すように、所望により気体流量コントローラー12
a、12bを用いて、各蒸気の一定量(例えば、100
sccm)を蒸着重合室へ3供給してもよい。なお、モ
ノマーの組成比は化学量論比で1:1となるように制御
し、また導入管16a、16bを通過する間にモノマー
温度が下がらないように導入管を所定の温度に保温し
た。この蒸着重合条件は、到達圧力1×10-4Pa、蒸
着中圧力1×10-2Paであった。
【0022】蒸着重合室3で成膜後、得られた基板を基
板搬送用ロボットを用いてコア室1を経由して加熱処理
室4へ搬送し、熱処理を行った。この熱処理は、昇温速
度10℃/minで400℃まで加熱することによって
行った。この時点での膜厚は500nmであった。
【0023】上記熱処理後、基板をアルミスパッタ室6
内に搬送し、基板上にアルミ電極をスパッタにより20
0nmの膜厚で形成し、比誘電率測定用の素子を作製し
た。この素子についての比誘電率を測定したところ、
2.55であった。この場合、比誘電率の値は、横河ヒ
ューレットパッカード社製のマルチ・フリケンシLCR
メータ(モデル4275A)を使用して静電容量Cを測
定し、計算によって求めた。
【0024】(比較例1)比較のために、実施例1にお
ける蒸着重合中の基板表面の温度15℃を30℃にした
ことを除いて、実施例1の操作を繰り返した。得られた
素子の膜厚は150nmであり、比誘電率は2.60で
あった。
【0025】上記実施例及び比較例の結果、基板温度1
5℃で蒸着重合を行った場合の成膜速度は30nm/m
inであり、30℃の場合は5nm/min以下であ
り、成膜速度に基板温度が影響することがわかった。
【0026】(実施例2)原料モノマーとして、実施例
1における17FMPDおよびP2FDAの代わりに1
3FPDおよびP2FDAを用い、13FPDは55.
0+0.1℃、P2FDAは130+0.1℃の温度で
蒸発させ、各モノマーの供給量を制御したこと、また蒸
着重合室内での基板表面の温度を25℃にしたことを除
いて、実施例1の操作を繰り返した。得られた素子の膜
厚は200nmであり、比誘電率は2.72であった。
本実施例における成膜速度は15nm/minであっ
た。
【0027】
【発明の効果】本発明の半導体製造装置によれば、蒸着
重合室には、層間絶縁膜用の高分子膜を蒸着重合する際
のウエハーの表面を冷却するための手段が設けられてあ
るので、かかる高分子膜を効率よく形成することができ
るようになっている。
【0028】また、かかる半導体製造装置を用いて、蒸
着重合室内でウエハー上に原料モノマーを蒸着重合せし
めて層間絶縁膜を形成する際に、該ウエハーの表面温度
を30℃より低くして蒸着重合を行うので、ポリイミド
膜を高い成膜速度で容易に得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体製造装置の一例の概略構成を示
す模式的平面図。
【図2】本発明の半導体製造装置の一部を構成する蒸着
重合室の一例の概略構成を示す模式的断面図。
【図3】本発明の半導体製造装置の一部を構成する蒸着
重合室の別の一例の概略構成を示す模式的断面図。
【符号の説明】
1 コア室 2 L/UL室 3 蒸着重合室 4 加熱処理室 5 アルミスパッタ室 6 ゲートバルブ 11a、11b 気化器 12a、12b
気体流量コントローラー 13a、13b ハウジング 14a、14b
モノマー容器 15a、15b 気化用熱源 16a、16b
導入管 17 基板支え部材 18 基板 19 モノマー混合槽 20a、20b
バルブ A、B モノマー H 熱源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浮島 禎之 茨城県つくば市東光台5−9−7 日本真 空技術株式会社筑波超材料研究所内 Fターム(参考) 4J043 PA02 PC065 PC135 QB15 QB26 QB31 RA35 SA06 SA43 SA54 SA55 SA56 SA72 SB01 TA22 TA47 TB01 UA121 UA131 UA142 UA151 UA632 UA662 UA672 UB121 UB131 UB132 UB401 VA011 VA021 VA022 VA041 VA042 VA051 VA071 XA07 XA40 XB39 XB40 ZA43 ZA46 ZB11 4K030 BA35 EA01 FA10 GA12 JA05 KA26 KA41 5F031 CC11 KK03 KK07 LL02 5F045 AA03 AB39 DC63 DQ17 EB08 EE04 EJ02 HA16 5F058 AC02 AF01 AG01 AH01

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ウエハーの出し入れのための室とウエハ
    ーの搬送用ロボットを備えたコア室と複数の半導体製造
    プロセス室とからなり、該プロセス室の少なくとも一室
    が蒸着重合用原料モノマーの蒸発源を有する蒸着重合室
    である枚葉式の半導体製造装置において、該蒸着重合室
    が該ウエハーの表面温度を30℃より低く冷却する手段
    を備えていることを特徴とする半導体製造装置。
  2. 【請求項2】 ウエハーの出し入れのための室とウエハ
    ーの搬送用ロボットを備えたコア室と複数の半導体製造
    プロセス室とからなり、該プロセス室の少なくとも一室
    が蒸着重合用原料モノマーの蒸発源を有する蒸着重合室
    である枚葉式の半導体製造装置において、該蒸発源から
    該蒸着重合室へ導入される該原料モノマーの供給量を制
    御するための気体流量コントローラーが該蒸着重合室と
    該原料モノマー蒸発源との間に設けられ、かつ該蒸着重
    合室が該ウエハーの表面温度を30℃より低く冷却する
    手段を備えていることを特徴とする半導体製造装置。
  3. 【請求項3】 ウエハーの出し入れのための室とウエハ
    ーの搬送用ロボットを備えたコア室と複数の半導体製造
    プロセス室とからなり、該プロセス室の少なくとも一室
    が蒸着重合用原料モノマーの蒸発源を有する蒸着重合室
    である枚葉式の半導体製造装置を用いてポリイミド膜を
    形成する方法において、該蒸着重合室内で、該ウエハー
    上に該原料モノマーを蒸着重合せしめてポリイミド膜を
    形成するに際し、該ウエハーの表面温度を30℃より低
    くして蒸着重合を行い、該ウエハー上にポリイミド膜を
    形成することを特徴とするポリイミド膜の形成方法。
  4. 【請求項4】 ウエハーの出し入れのための室とウエハ
    ーの搬送用ロボットを備えたコア室と複数の半導体製造
    プロセス室とからなり、該プロセス室の少なくとも一室
    が蒸着重合用原料モノマーの蒸発源を有する蒸着重合室
    である枚葉式の半導体製造装置を用いてポリイミド膜を
    形成する方法において、該蒸着重合室内で、該ウエハー
    上に該原料モノマーを蒸着重合せしめてポリイミド膜を
    形成するに際し、該蒸着重合室と該原料モノマー蒸発源
    との間に設けてある気体流量コントローラーによって、
    該蒸発源で気化された該原料モノマーの供給量を制御し
    て該蒸着重合室へ導入し、該蒸着重合室内のウエハーの
    表面温度を30℃より低くして蒸着重合を行い、該ウエ
    ハー上にポリイミド膜を形成することを特徴とするポリ
    イミド膜の形成方法。
  5. 【請求項5】 前記原料モノマーのうちジアミンモノマ
    ー成分として、TFDB、16FPD、13FPD、4
    FMPD、17FMPD(TFDB:2,2′-ビス
    (トリフロロメヂル)5-4,4′ジアミノビフェニ
    ル、4FMPD:テトラフロロ-m-フェニレンジアミ
    ン、8FODA:ビス(2,3,5,6-テトラフロロ-
    4-アミノフェニル)エーテル、16FPD:4,4′-
    ビス(4-テトラフロロアミノフェノキシ)オクタフロ
    ロビフェニル、13FPPD:2,5-ジアミノトリデ
    カンフロロ-n-ヘキシルベンゼン、または17FMP
    D:5-(パ-フロロノネニルオキシ)-1,3-ジアミノ
    ベンゼン)を用いることを特徴とする請求項3または4
    記載のポリイミド膜の形成方法。
  6. 【請求項6】 前記原料モノマーのうち酸無水物モノマ
    ー成分として、P2FDA、P6FDA、6FDA、1
    0FEDA(10FEDA:4,4-ビス[3,4-ジカ
    ルボキシリトリフロロフェノキシ]テトラフロロベンゼ
    ン二無水物、P2FDA:1,4-ジフロロ-2,3,
    5,6-ベンゼンテトラカルボン酸二無水物、P6FD
    A:1,4-ビス(フロロメチル-2,3,5,6-ベン
    ゼンテトラカルボン酸二無水物)を用いることを特徴と
    する請求項3〜5のいずれかに記載のポリイミド膜の形
    成方法。
JP19180098A 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法 Expired - Fee Related JP4283911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19180098A JP4283911B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19180098A JP4283911B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Publications (2)

Publication Number Publication Date
JP2000021868A true JP2000021868A (ja) 2000-01-21
JP4283911B2 JP4283911B2 (ja) 2009-06-24

Family

ID=16280754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19180098A Expired - Fee Related JP4283911B2 (ja) 1998-07-07 1998-07-07 半導体製造装置およびポリイミド膜の形成方法

Country Status (1)

Country Link
JP (1) JP4283911B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072049A (ja) * 2002-08-09 2004-03-04 Ricoh Co Ltd 有機tft素子及びその製造方法
JP2005251975A (ja) * 2004-03-04 2005-09-15 Ulvac Japan Ltd 真空処理室用表面構造
US7101591B2 (en) 2001-06-29 2006-09-05 Nec Corporation Production method for copolymer film, copolymer film produced by the forming method and semiconductor device using copolymer film
JP2009194099A (ja) * 2008-02-13 2009-08-27 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2010245449A (ja) * 2009-04-09 2010-10-28 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101591B2 (en) 2001-06-29 2006-09-05 Nec Corporation Production method for copolymer film, copolymer film produced by the forming method and semiconductor device using copolymer film
JP2004072049A (ja) * 2002-08-09 2004-03-04 Ricoh Co Ltd 有機tft素子及びその製造方法
JP2005251975A (ja) * 2004-03-04 2005-09-15 Ulvac Japan Ltd 真空処理室用表面構造
JP2009194099A (ja) * 2008-02-13 2009-08-27 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2010245449A (ja) * 2009-04-09 2010-10-28 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体

Also Published As

Publication number Publication date
JP4283911B2 (ja) 2009-06-24

Similar Documents

Publication Publication Date Title
KR20240068605A (ko) 유기막들의 기상 퇴적
JP4283910B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
JP4112702B2 (ja) 成膜装置
JPH04123257U (ja) バイアスecrプラズマcvd装置
JP4708364B2 (ja) ウルトラバリア膜の製造方法
JPH11172418A (ja) 成膜装置
JP4283911B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
JPH10289902A (ja) 成膜装置
JP2000021867A (ja) 半導体製造装置および該装置のクリーニング方法
JP5534979B2 (ja) 基板処理装置及び基板処理装置のクリーニング方法
JP4076245B2 (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP3897908B2 (ja) 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置
JPS61261322A (ja) 合成樹脂被膜の形成方法
JPS60197730A (ja) ポリイミド膜の形成方法
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
JPH11106506A (ja) 低比誘電性高分子膜及びその形成方法並びに層間絶縁膜
JP3675958B2 (ja) 耐湿性絶縁膜の形成方法及び層間絶縁膜の形成方法
JP3494572B2 (ja) 低比誘電性高分子膜の形成方法
JPH11289011A (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP4827347B2 (ja) 有機el素子の製造方法
TW202212602A (zh) 源自低蒸氣壓有機分子之自組裝單層沉積
JPH09326388A (ja) 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置
JP3481395B2 (ja) 層間絶縁膜の形成方法
JP3957811B2 (ja) 低比誘電性高分子膜の形成方法
KR100503425B1 (ko) 유기물 박막 및 유기물 소자를 위한 콜드월 형태의 저진공유기물 기상 증착장치와 증착방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070309

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070518

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150327

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees