JP4083921B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4083921B2 JP4083921B2 JP14584899A JP14584899A JP4083921B2 JP 4083921 B2 JP4083921 B2 JP 4083921B2 JP 14584899 A JP14584899 A JP 14584899A JP 14584899 A JP14584899 A JP 14584899A JP 4083921 B2 JP4083921 B2 JP 4083921B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- forming
- conductive film
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W20/036—
-
- H10P14/412—
-
- H10W20/055—
-
- H10W20/056—
-
- H10W20/081—
-
- H10W20/096—
-
- H10W20/425—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、エレクトロマイグレーション耐性の改善を図った半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化および高性能化に伴って、配線の微細化や、配線の多層化が進んでいる。また、配線材料としては、加工が容易で比較的比抵抗が低いＡｌが従来から用いられている。
【０００３】
しかし、配線の微細化や多層化により、以下のような配線問題が顕在化している。すなわち、微細化によって配線断面積は小さくなる一方であるが、信号電流の低減化が図られていないため、電流密度が増加し、エレクトロマイグレーション（ＥＭ）による断線や短絡が大きな問題となっている。
【０００４】
このような問題を解決するために、Ａｌ配線内にＡｌに対しての拡散障壁層を形成し、Ａｌ配線をＢｌｅｃｈの臨界長以下の微細配線に分断することが提案されている。
【０００５】
この方法は、配線長が一定以下、つまりＢｌｅｃｈの臨界長以下になると、配線内の応力勾配に起因する原子拡散と電流による原子の拡散とが釣り合って、ＥＭによるＡｌ原子のドリフトが生じなくなるという現象（Ｉ．Ａ．Ｂｌｅｃｈ，Ｅ．Ｋｉｎｓｂｏｒｎ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，２５，３２７（１９７５）））に基づいたものである。
【０００６】
このような配線構造の形成方法としては、配線溝内に埋込み形成されたＡｌ配線上にＣｕ膜を堆積し、次に熱処理によりＣｕ膜中のＣｕまたはＡｌＣｕ化合物をＡｌ配線中に拡散させ、Ａｌの結晶粒界にＣｕ等を析出させることによって、Ａｌ配線を拡散障壁層によりＢｌｅｃｈの臨界長以下の微細Ａｌ配線に分断する方法が知られていた。
【０００７】
しかしながら、この種の形成方法には以下のような問題があった。すなわち、体拡散によりＣｕ等はＡｌ結晶粒界だけではなく、Ａｌ結晶粒内にも多く高濃度に固溶および析出し、これにより配線抵抗が増大してしまう。
【０００８】
このようなＡｌ結晶粒内へのＣｕ等の析出は、Ａｌ配線をＣＭＰ法にて埋め込み形成する際に生じたＡｌ配線表面の欠陥に、ＡｌＣｕ化合物が形成されることによっても起こり、これもまた配線抵抗の増大の問題を引き起こす。
【０００９】
また、Ａｌ結晶粒内にＣｕ等が析出することにより、Ａｌ結晶粒界に十分な量のＣｕ等が析出しなくなり、これにより拡散障壁層の生成が抑制され、目的であるＥＭ耐性の向上を図れなくなる。
【００１０】
さらに、Ａｌ結晶粒内に析出したＣｕ等が導通時のＦｌｕｘ Ｄｉｖｅｒｇｅｎｃｅの発生起点となり、逆にＥＭ耐性が低下する恐れもあった。
【００１１】
【発明が解決しようとする課題】
上述の如く、配線の微細化が進むと、ＥＭによる断線や短絡が大きな問題となる。そこで、ＥＭ耐性を改善するために、Ｃｕやその化合物をＡｌ配線中に拡散させ、Ａｌ結晶粒界にＣｕを析出させることによって、Ａｌ配線をＣｕ拡散障壁層によりＢｌｅｃｈの臨界長以下の微細Ａｌ配線に分断する方法が提案されていた。
【００１２】
しかしながら、この方法では、例えば、Ｃｕ等はＡｌ結晶粒界だけではなく、Ａｌ結晶粒内にも多く高濃度に固溶および析出し、これにより配線抵抗が増大するという問題があった。
【００１３】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、配線抵抗の増加を招かずに、Ｂｌｅｃｈの臨界長以下の微細配線に分断されたエレクトロマイグレーション耐性およびストレスマイグレーション耐性の高い埋込み構造（ダマシン構造）の配線を形成することができる半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、この層間絶縁膜に接続孔を形成する工程と、前記接続孔の内部を、ＡｌまたはＡｌ合金膜からなる第１物質で形成され、前記接続孔の深さよりも厚く、かつ結晶粒界を有する導電膜で埋め込む工程と、前記導電膜上に、前記第１物質に対しての拡散障壁層となる、Ｃｕ，ＣｕとＡｌの合金，ＡｌとＴｉの合金，ＡｌとＨｆの合金，ＡｌとＴａの合金，ＡｌとＮｂの合金，またはＡｌとＣｏの合金膜からなる第２物質で形成された拡散源膜を形成する工程と、前記接続孔内の前記導電膜に関して、前記拡散源膜の成膜と同時または成膜後に、前記結晶粒界に前記第２物質を選択的に拡散させることによって、前記結晶粒界に前記第１物質に対しての拡散障壁層を選択的に形成し、前記拡散障壁層により前記接続孔内の前記導電膜を長さがＢｌｅｃｈの臨界長以下の複数の領域に分断する工程と、前記接続孔の外部の前記導電膜および前記拡散源膜をＣＭＰ法により除去して、前記接続孔内の内部に前記導電膜からなる配線を形成する工程とを有することを特徴とする。
【００１６】
本発明によれば、接続孔の内部を、該接続孔の深さよりも厚い配線としての第１物質からなる導電膜で埋め込むことで、第２物質（拡散障壁層の材料）を拡散させる際に、接続孔外部の導電膜の結晶粒内に第２物質が高濃度に固溶および析出しても、接続孔内部の導電膜の結晶粒内にまで第２物質の析出が進行することを防止できる。一方、結晶粒界部には、拡散障壁層の構成材料である第２物質の拡散（粒界拡散）が結晶粒内の拡散（体拡散）に比べて極めて速いことを利用することにより、接続孔底部まで拡散障壁層を形成することが可能となる。
【００１７】
すなわち、接続孔内の導電膜に関しては、その結晶粒界に選択的に第２物質を析出でき、配線抵抗の増加の原因である結晶粒内での第２物質の析出を防止できる。したがって、本発明によれば、配線抵抗の増加を招かずに、微細配線に分断されたエレクトロマイグレーション耐性の高い配線を形成することができるようになる。
【００１８】
一方、配線と層間絶縁膜との熱膨張係数差に起因するストレスマイグレーションは、初期に形成されたボイドに空孔（vacancy）が拡散し、そのボイドに空孔が集積することによって配線が断線するという配線不良である。
【００１９】
このような配線欠陥は、空孔の長距離拡散を抑制することによって、防止することができる。したがって、本発明のように結晶粒界に第２物質を拡散させ、第２物質からなる拡散障壁層によって配線を微細配線に分断すれば、この拡散障壁層により空孔の長距離拡散を抑制できるので、ストレスマイグレーション耐性の高い配線を得ることができるようになる。また、先に説明したように、このような拡散障壁層を形成しても、配線抵抗が増加することはない。
【００２２】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００２３】
（第１の実施形態）
図１および図２は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【００２４】
まず、図１（ａ）に示すように、素子が集積形成されたシリコン基板（不図示）上にＳｉＯ2 からなる層間絶縁膜１を形成した後、この層間絶縁膜１の表面に配線幅および深さがそれぞれ０．４μｍの配線溝２および０．３５μｍφのヴィアホール（不図示）をＰＥＰおよびＲＩＥを用いて形成する。その後、ヴィアホール内をＷ膜（Ｗヴィア）で埋め込み。このＷヴィアは素子と接続する。
【００２５】
次にスパッタ装置のチャンバ内に上記シリコン基板を導入した後、図１（ｂ）に示すように、層間絶縁膜１の表面にＴｉＮからなるライナー膜３をスパッタ形成し、続いてスパッタターゲット・基板間距離を長く設定した異方性の高いスパッタ法により、同図（ｂ）に示すように、Ａｌ配線となる厚さ４００ｎｍのＡｌ膜（第１層Ａｌ膜）４を全面に形成する。
【００２６】
ここで、Ａｌ膜４は、Ｃｕ等の不純物を添加しない純Ａｌ膜である。また、Ａｌ膜４の成膜時のチャンバの真空度は例えば５×１０-6Ｐａ、チャンバ内のＡｒ（スパッタ粒子）圧力は例えば３×１０-1Ｐａとする。なお、図中、５はＡｌ膜４の結晶粒界を示している。
【００２７】
次に図１（ｃ）に示すように、真空を破ることなく同一装置内の別のチャンバ内で、Ａｌ配線となる厚さ４００ｎｍの別のＡｌ膜（第２層Ａｌ膜）４をシリコン基板を４５０℃の高温に加熱しながら（リフロースパッタ法により）全面に形成する。この別のＡｌ膜４も純Ａｌ膜である。
【００２８】
この状態で取り出した試料をＴＥＭ（Transmission Electron Microscope）により解析したところ、Ａｌ膜４全体の構造は第２層Ａｌ膜４を高温で形成した結果、結晶粒径は２〜８μｍに成長して熱的に安定し、配線溝２内のＡｌ膜４はバンブー構造を呈し、粒界三重点はほとんど観察されなかった。
【００２９】
次に図２（ｄ）に示すように、真空を破ることなく同一装置内の別のチャンバ内で、シリコン基板を加熱し基板温度（成膜温度）が高温に達した後、成膜速度１ｎｍ／秒でもって厚さ１００ｎｍのＣｕ膜６をＡｌ膜４上に形成する。このＣｕ膜６は純Ｃｕ膜である。
【００３０】
この段階の試料をＴＥＭにより解析したところ、Ａｌ膜４の結晶粒界には拡散障壁層であるθ層（ＣｕＡｌ2 層）７ａ、Ａｌ膜４の結晶粒内にはθ層７ｂがそれぞれ形成されていることを確認した。なお、この試料では成膜温度を２５０℃とした。
【００３１】
ここで、結晶粒界に形成されたθ層７ａは配線溝２の底まで達しており、その間隔はＢｌｅｃｈの臨界長以下の３０μｍ以下であった。一般にＢｌｅｃｈ長は電流密度に反比例して増加するため、実用条件におけるＢｌｅｃｈ長は今回の値よりも１０倍程度長くなることにより、実用度は極めて高くなる。
【００３２】
一方、結晶粒内に形成されたθ層７ｂはＡｌ膜４の表面にしか形成されておらず、θ層７ｂは配線溝２内部のＡｌ膜４の結晶粒内にまでは達していなかった。なお、Ｃｕ膜６の成膜温度を４００℃以上にした場合には、θ層７ｂおよびＣｕ固溶層２９（Ｃｕ高濃度固溶領域）は配線溝２内部にまで達した。また、Ｃｕ固溶層２９はさらに内部に進行していた。
【００３３】
次に図２（ｅ）に示すように、配線溝２外部のＡｌ膜４およびＣｕ膜６をＣｕ用のスラリー（例えばキナルジン酸、過酸化水素、コロイダルシリカ、水など）を用いてＣＭＰ法にて研磨除去することによって、配線溝２内部にθ層７ａによりＢｌｅｃｈの臨界長以下の微細Ａｌ配線に分断されたＡｌ配線４を埋込み形成する。このＡｌ配線４は、Ｗヴィア（不図示）によりシリコン基板に集積形成された素子に電気的に接続されている。この後、洗浄を行う。
【００３４】
ここで、Ａｌ膜４の表面の結晶粒内に形成されたθ層７ｂおよびＣｕ固溶層２９が除去されるので、Ａｌ配線４の結晶粒内には配線抵抗の増加の原因となるθ層７ｂは存在しない。実際、電子線回折、Ｘ線回折により調べたところ、θ層７ｂの存在は確認されなかった。
【００３５】
また、Ａｌ配線４中のＣｕ濃度をＥＤＸ（Energy Dispersive X-ray Spectroscopy）により分析したところ、平均濃度は１０ｗｔ％であったが、結晶粒内のポイント分析では成膜温度４００℃の場合で１ｗｔ％であった。この分析結果から、Ｃｕ拡散により、結晶粒界には、θ層７ａまたはＣｕ濃縮層等の拡散障壁層の形で、多量のＣｕが偏析していることが明らかになった。すなわち、Ａｌ配線４はθ層７ａ、Ｃｕ濃縮層またはこれらの両方からなる拡散障壁層によってＢｌｅｃｈの臨界長以下の微細Ａｌ配線に分断されていることが明らかになった。
【００３６】
ここでは、配線溝２外部のＡｌ膜４およびＣｕ膜６をドライエッチングではなくＣＭＰにより除去した。その理由は、θ層７ｂをドライエッチングすると蒸気圧が低い反応生成物が生じ、この反応生成物が残ってしまうからである。
【００３７】
最後に、図２（ｆ）に示すように、厚さ８００ｎｍのパッシベーション膜８を全面に形成する。このとき、パッシベーション膜８の成膜に先立って、酸素プラズマ処理によりＡｌ配線４の表面を処理する。
【００３８】
この酸素プラズマ処理は、θ層７ａの表面に薄い酸化膜（不図示）を形成し、Ａｌ配線４の表面に存在する酸化膜の状態を均一化することにより、耐ヒロック性を向上するための処理である。
【００３９】
なお、上記薄い酸化膜は、酸素プラズマ処理以外の他の方法により形成しても良く、例えばパッシベーション膜８を形成するためのＳｉ系ガスの導入する前に酸素ガスを導入して形成しても良い。この場合、酸化プロセス温度は低いほうが望ましく例えば３００℃以下、さらに望ましくは２５０℃以下である。
【００４０】
以上述べたように本実施形態によれば、Ａｌ配線４の結晶粒内には配線抵抗の増加の原因となるθ層７ｂおよびＣｕ固溶層２９を形成せずに済むので、これにより配線抵抗の増加を招かずに、Ｂｌｅｃｈの臨界長以下の微細Ａｌ配線に分断されたエレクトロマイグレーション耐性の高いＡｌ配線４を実現できるようになる。
【００４１】
また、本発明者らは、上記製造方法において、Ｃｕ膜６の成膜温度を色々変えて試料を形成し、各試料のＡｌ配線４の配線抵抗を四端子法を用いて室温にて測定した。
【００４２】
さらに、各試料のＡｌ配線４に２２５℃、２ＭＡ／ｃｍ2 の導通試験を行ってＥＭ耐性を評価してみた。なお、試験配線はＷヴィアで両終端しており、Ｗヴィアを介して４端子パッドに接続されている。図中、×印は１００時間未満で配線破断が生じこと、丸印は１００時間以上２００時間未満で配線破断が生じたこと、二重丸は２００時間以上経っても配線破断が生じなかったことを示している。
【００４３】
さらにまた、総配線長３０ｍｍのＡｌ配線４を４００℃に２０分間保持することにより高温保持試験を行った。その評価は、高温保持試験後に生じたヒロックの数、より詳細には１ｍｍ配線長当たりに存在する径５００ｎｍ以上のヒロックの数で行った。
【００４４】
以上の結果を下記の表１に示す。なお、表１には、比較例として、配線用の導電膜としてＡｌ−０．５ｗｔ％Ｃｕ合金膜、成膜方法としてリフロースパッタ法を用いて形成したＣｕ添加Ａｌ合金膜からなる埋め込み配線についての評価結果も載せてある。
【００４５】
【表１】
【００４６】
表１から、Ｃｕ膜６の成膜温度（Ｃｕ成膜温度）が１５０℃以上の高温の場合にはＥＭ耐性が向上し、２５０℃以上の高温の場合にはＥＭ耐性は極めて向上していることが分かる。これはＣｕ膜６を高温で形成すると、Ｃｕ膜６中のＣｕがＡｌ膜４の結晶粒界に析出し、Ａｌに対しての拡散障壁層（θ層７ａ、Ｃｕ濃縮層２９またはこれらの両層）が形成されるからである。
【００４７】
また、表１から、４００℃の高温においてもＥＭ耐性の劣化は起きないが、配線抵抗は増大することが分かる。これは４００℃以上の高温では配線溝２内のＡｌ膜４の結晶粒内にもθ層７ｂが形成されるからである。しかし、３５０℃以下であれば、ＥＭ耐性の劣化および配線抵抗の増大が起こらないことが分かる、
以上の結果から、Ｃｕ成膜温度の好ましい温度範囲は１５０℃以上４００℃以下、より好ましくは２５０℃以上３５０℃以下であることが分かった。また、このより好ましい温度範囲では、高温保持試験の結果も良く、ヒロックの発生を十分に抑制できることが分かる。すなわち、ストレスマイグレーション（ＳＭ）耐性の向上を図れることが分かる。これは、拡散障壁層により空孔の長距離拡散が十分に抑制されるからである。
【００４８】
また、無加熱成膜のＡｌ膜に同様なＣｕ膜の成膜を行ったところ、Ａｌ膜の結晶粒界にＣｕ等の拡散が進行せず、またＥＭ試験を行った結果、２０時間以内で破断した。これは、Ｃｕ膜の成膜時にＡｌ結晶粒の成長が同時に進行するため、ＣｕがＡｌ膜の結晶粒界の深部に到達できなかった結果である。
【００４９】
以上のことから、Ｃｕ膜を形成する前に、Ａｌ膜の結晶粒が十分に成長する必要があり、つまり結晶粒径の大きさが熱的に安定する必要があり、最低でもＡｌに対しての拡散障壁層の成膜温度以上（Ｃｕのドーピング温度）の熱処理を行う必要がある。
【００５０】
なお、本実施形態では、Ａｌ膜の加熱成膜（リフロースパッタ）によりＡｌ膜の成膜中に結晶粒成長を行ったが、例えばＡｌ膜の成膜後にＡｌ膜を加熱することにより結晶粒成長を行うなど他の方法によって行っても良い。
【００５１】
また、本実施形態では、純Ａｌを用いたリフローＡｌ膜の場合について説明したが、Ｓｉの含有量が１％程度、Ｃｕの含有量が０．５〜数％程度のＡｌを用いたリフローＡｌ膜の場合についても同様な結果が得られた。
【００５２】
また、本実施形態では、拡散源膜として、単一元素（Ｃｕ）からなる膜（Ｃｕ膜）を用いた場合について説明したが、複数元素例えばＡｌ−Ｃｕ合金からなる膜を用いても同様な効果が得られる。この場合、Ｃｕ濃度は３３ａｔ．％以上が望ましい。
【００５３】
また、本実施形態では、Ａｌ膜４、Ｃｕ膜６の成膜方法としてスパッタ法を用いた場合について説明したが、その代わりに抵抗加熱蒸着法，ＩＣＢ法またはＭＯＣＶＤ法を用いても良い。さらにまた、プロセス起因の汚染を防止できるなら、高圧力埋込み法を用いても良い。
【００５４】
また、本発明者らの研究によれば、特にＣｕ膜６の成膜方法としては、自己維持スパッタ法のように飛来粒子エネルギーの高い成膜方法を用いると、拡散障壁層のプロセス温度の低減化を図れることが判明した。
【００５５】
なお、本実施形態では、配線溝２内にＡｌ配線４を直接形成したが、配線溝２内にバリア膜（例えばＴｉＮ膜、Ｔｉ膜、ＴｉＮ／Ｔｉ膜、ＴｉＷ膜）や、Ａｌリフロー用のライナー膜（例えばＴａ膜、Ｎｂ膜、ＴａＡｌ膜）等の下地膜を形成してからＡｌ配線４を形成しても良い。
【００５６】
（第２の実施形態）
まず、第１の実施形態で説明した製造方法に従って、図２（ｆ）の構造の半導体装置を製造する。ただし、Ｃｕ成膜温度は４００℃に変更する。次にＰＥＰ、ＲＩＥにてパッシベーション膜８にパッドを開口した後、アセンブリを行う。最後に、１５時間のエージング処理を行う。すなわち、アセンブリ後の最終工程でエージング処理を行う。
【００５７】
本発明者らは、上記製造方法において、エージング処理の温度（エージング温度）を色々変えて試料を作成し、各試料のＡｌ配線の配線抵抗を四端子法を用いて室温にて測定した。さらに、２２５℃、２ＭＡ／ｃｍ2 の導通試験を行ってＥＭ耐性の評価を行った。これらの結果を以下の表２に示す。なお、本ＥＭ試験配線は、その両端がＷヴィア（via）で終端された構造のものである。
【００５８】
【表２】
【００５９】
表２から、Ｃｕ成膜温度が４００℃という高温であっても、適切なエージング処理を施すことにより、配線抵抗を低くできることが分かる。配線抵抗が低下する理由は、適切なエージング処理を施すことにより、Ａｌ配線４の結晶粒内に固溶していたＣｕが結晶粒界の拡散障壁層に再析出するからである。
【００６０】
また、エージング温度は、Ｃｕの拡散速度の点およびＣｕ固溶量の低減化の点から１２０℃以上３５０℃以下が望ましく、さらに結晶粒内のＣｕ量の低減化の点を考慮するとＧＰゾーンの固溶限以上である２００℃程度がより望ましい。
【００６１】
表３に、エージング温度が２００℃の場合におけるエージング処理の処理時間（エージング時間）と配線抵抗との関係を示す。
【００６２】
【表３】
【００６３】
エージング時間はＡｌ配線４の結晶粒界におけるＣｕ濃度が一定になれば十分であり、つまりＡｌ配線４の配線抵抗が一定になれば十分であり、エージング温度により異なるが一般には１５時間以上が望ましい。
【００６４】
なお、本実施形態では、Ｃｕ成膜温度が４００℃の場合について説明したが、４００℃以外の温度の場合にもエージング処理を施したほう良い結果が得られることを確認した。
【００６５】
（第３の実施形態）
図３は、本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、図１および図２と対応する部分には図１および図２と同一符号を付してあり、詳細な説明は省略する。
【００６６】
まず、第１の実施形態の図１（ａ）から図２（ｅ）までの工程を行う。ただし、Ｃｕ成膜温度は４００℃とする。また、Ｃｕ膜６の成膜は基板温度がほぼ４００℃に到達したら開始する。その他の条件は、第１の実施形態と同じである。なお、Ｃｕ成膜温度は第１の実施形態で説明したように、望ましくは１５０℃以上４００℃以下、より望ましくは２５０℃以上３５０℃以下である。
【００６７】
次に図３（ａ）に示すように、ＰＥＰおよびＲＩＥを用いてＡｌ配線４上のパッシベーション膜８にヴィアホールおよびこれに繋がった配線溝を形成し、続いてヴィアホール底のＡｌ配線４の表面の自然酸化膜をプラズマクリーニングにより除去した後、上記ヴィアホールおよび配線溝の内面を被覆するように厚さ１５ｎｍのライナー膜９をスパッタ法により全面に形成する。
【００６８】
ここでは、ライナー膜９としてＴｉＮ膜、Ｎｂ膜、ＣｕＡｌ合金膜を用い、３種類の試料を作成する。
【００６９】
次に図３（ｂ）に示すように、真空を破ることなく別のチャンバ内で、ヴィアホールおよび配線溝の内部を充填するように、Ａｌ配線となる厚さ８００ｎｍのＡｌ膜１０をスパッタ法を用いて全面に形成し、続いて真空を破ることなく別のチャンバ内で、Ａｌ膜１０上に成膜温度４００℃でもって厚さ１００ｎｍのＣｕ膜１１をスパッタ法により形成する。なお、Ｃｕ成膜温度は第1の実施形態で説明したように１５０℃以上３５０℃以下であることが好ましい。
【００７０】
ここで、Ａｌ膜１０は２ステップで形成した。すなわち、まず、厚さ４００ｎｍの第１Ａｌ膜を室温でスパッタ法により形成し、続いて厚さ４００ｎｍの第２Ａｌ膜をシリコン基板を４５０℃の高温に加熱しながらスパッタ法により（リフロースパッタ法により）形成した。
【００７１】
また、各膜（第１Ａｌ膜、第２Ａｌ膜、Ｃｕ膜１１）を形成する各チャンバの到達真空度を５×１０-6Ｐａ以下に設定し、かつチャンバ間の移動を３分以内で行う。これにより、各金属膜の表面に酸化膜が形成されずに済み、Ｃｕの拡散が妨げられることは一切なくなる。
【００７２】
この結果、図３（ｂ）に示すように、Ａｌ膜１０の結晶粒界にはθ層（ＣｕＡｌ2 層）７ａ、Ａｌ膜１０の結晶粒内にはθ層７ｂがそれぞれ形成される。さらに、θ層７ａは配線溝の底まで達し、その間隔はＢｌｅｃｈの臨界長以下あり、一方、θ層７ｂはＡｌ膜１０の表面にしか形成されておらず、ヴィアホールおよび配線溝内のＡｌ膜１０にまでは達していなかった。
【００７３】
次に図３（ｃ）に示すように、パッシベーション膜８に形成したヴィアホールおよび配線溝の外部のＡｌ膜１０およびＣｕ膜１１をＣｕ用のスラリー（例えばキナルジン酸、過酸化水素、コロイダルシリカ、水）を用いてＣＭＰ法にて研磨除去することによって、ヴィアホールおよび配線溝の内部にθ層７ａによりＢｌｅｃｈ臨界長以下の微細Ａｌ配線に分断され、Ａｌ配線４と電気的に接続するＡｌ配線１０を埋込み形成する。
【００７４】
ここで、Ａｌ膜１０の表面の結晶粒内に形成されたθ層７ｂが除去されるので、Ａｌ配線１０の結晶粒内には配線抵抗の増加の原因となるθ層７ｂは存在しない。
【００７５】
次に図３（ｄ）に示すように、厚さ８００ｎｍのパッシベーション膜１２を全面に形成する。最後に、ＰＥＰ、ＲＩＥにてパッシベーション膜１２にパッドを開口した後、アセンブリを行う。
【００７６】
本発明者らは、以上述べた方法に従って、配線長が２００μｍのＡｌ配線４と配線長が２００μｍのＡｌ配線１０とを交互に形成し、総配線長が２ｍｍのチェーン構造の配線（試料）を形成し、その試料を２２５℃、２ＭＡ／ｃｍ2 の導通試験により評価した。なお、本ＥＭ試験配線は、パッドと接続する部分であるその両端がＷヴィア（via）で終端された構造のものである。
【００７７】
その結果、ライナー膜９の種類（ＴｉＮ膜、Ｎｂ膜、ＣｕＡｌ合金膜）によらず、１００時間の試験後であっても配線抵抗の上昇は初期配線抵抗の１０％以下であった。
【００７８】
また、試験後、ライナー膜９としてＣｕＡｌ合金膜を用いた試料を解体検査した結果、Ａｌ配線４，１０中にＣｕは固溶していた。
【００７９】
以上の結果から、本発明によれば、ライナー膜の存在の有無に関係なく、信頼性の高い多層Ａｌ配線を形成できることが明らかになった。
【００８０】
（第４の実施形態）
本実施形態が第１の実施形態と異なる点は、拡散障壁層を形成するための拡散源膜として、Ｃｕ膜の代わりに、高融点金属(例えばＴｉ、Ｈｆ、Ｔａ、Ｎｂ、Ｃｏ)とＡｌとの化合物膜（例えばＨｆＡｌ3 膜、ＴａＡｌ3 膜、ＮｂＡｌ3 膜、Ｃｏ4 Ａｌ3 膜、ＴｉＡｌ3 膜）を用いたことにある。Ｈｆ、Ｔａ、Ｎｂ、Ｃｏは、Ａｌ膜の結晶粒界に優先的に拡散する高融点金属である。
【００８１】
本実施形態では、これらの化合物膜の膜厚、成膜速度をそれぞれ１００ｎｍ、１ｎｍ／秒とし、第１の実施形態のＣｕ膜６のそれらと同じにした。また、Ａｌ膜４の表面酸化によるＡｌリフローの悪化およびＡｌ膜４中への高融点金属の拡散抑制を防止するために、Ａｌ膜４の成膜工程、各種化合物膜の成膜工程および試料の搬送は５×１０-5Ｐａ以下の高真空下で行った。その他は第１の実施形態と同じである。
【００８２】
表４〜表８に、各試料について第１の実施形態と同じ各種試験を行った結果を示す。
【００８３】
【表４】
【００８４】
【表５】
【００８５】
【表６】
【００８６】
【表７】
【００８７】
【表８】
【００８８】
これらの表から、化合物膜の成膜温度を２５０℃以上に設定することにより、どの試料についてもＥＭ耐性を十分に高くできることが分かる。ただし、配線としてＡｌ配線を用いているので、配線信頼性保持の点から化合物膜の成膜温度は４５０℃以下であることが望ましい。
【００８９】
また、高温保持試験の結果についても、化合物膜の成膜温度を２５０℃以上に設定することにより、どの試料についてもヒロックの発生を完全に防止できることが分かる。
【００９０】
さらに、化合物膜の成膜温度を２５０℃以上に設定した場合において、４００度、２０分の高温保持試験を１０回繰り返した後の試料を調べたところ、どの試料においてもヒロックの発生は見られなかった。
【００９１】
すなわち、化合物膜の成膜温度を２５０℃以上に設定することにより高い熱的に安定性が得られ、これにより多層配線工程においても十分に高い配線信頼性が得られることを確認した。
【００９２】
なお、本実施形態では、化合物膜として１つの高融点金属とＡｌとからなる化合物膜を用いたが場合について説明したが、その代わりに２つ以上の高融点金属とＡｌとからなる化合物膜、あるいは２つ以上の高融点金属からなる化合物膜を用いても良い。
【００９３】
（第５の実施形態）
第１の実施形態において、Ｃｕ膜６の成膜速度（Ｃｕ成膜速度）は、Ｃｕの拡散時間を間接的に変化させるパラメータである。したがって、Ｃｕ成膜速度を制御することにより、拡散障壁層の厚み等を制御することができる。
【００９４】
そこで、本発明者らは、第１の実施形態において、Ｃｕ膜６（膜厚：１００ｎｍ）の成膜速度を色々変えて図２（ｆ）に示した構造の試料を作成し、各試料のＡｌ配線４の配線抵抗、ＥＭ耐を第１の実施形態と同様の試験を行って評価した。その結果を表９、表１０に示す。
【００９５】
【表９】
【００９６】
【表１０】
【００９７】
ただし、試料の作成に関し、Ａｌ膜４の表面酸化によるＡｌリフローの悪化およびＡｌ膜４中へのＣｕの拡散抑制を防止するために、Ａｌ膜４の成膜工程、Ｃｕ膜６の成膜工程および試料の搬送は５×１０-5Ｐａ以下の高真空下で行った。これは特にＣｕ膜６のように成膜速度が遅く、成膜に時間がかかる拡散源膜の場合に重要である。その他は第１の実施形態と同じである。
【００９８】
ここで、表面酸化をより効果的に防止するためには、スパッタ時にチャンバ内に導入するＡｒは高純度のものであることが好ましく、零点−９０℃以下のものが好ましい。
【００９９】
これらの表から、いずれのＣｕ成膜温度であってもＣｕ成膜速度が遅くなるに従って、言い換えれば、成膜時間が長くなるに従って、ＥＭ耐性は高く、配線抵抗は低くなることが分かる。また、Ｃｕ成膜温度に関しては高いほうが望ましいが、高温になると配線抵抗の増加を招く。
【０１００】
なお、本実施形態では、Ｃｕ成膜速度が一定の場合について説明したが、成膜中に成膜速度が変動することは何ら問題は無く、例えば成膜中に成膜速度を速めた場合には、成膜終了後に所定の時間だけ高温状態を保持すれば良い。
【０１０１】
（第６の実施形態）
本実施形態は、Ｃｕ膜の最適膜厚を規定するものである。Ｃｕ膜の膜厚（Ｃｕ膜厚）が薄すぎると、Ａｌ配線をＢｌｅｃｈ長以下の微細Ａｌ配線に分断するために必要な拡散障壁層を形成することが不可能となり、一方、Ｃｕ膜厚が厚すぎると、配線抵抗の増加を招く。したがって、Ｃｕ膜厚は重要なパラメータの１つである。
【０１０２】
そこで、本発明者らは、第１の実施形態において、Ｃｕ膜６の膜厚を色々変えて図２（ｆ）に示した構造の試料を作成した。
【０１０３】
ただし、Ｃｕ成膜速度は１ｎｍ／秒、Ｃｕ成膜温度は３００℃、配線溝の幅は１００μｍとした。その他は第１の実施形態と同じである。
【０１０４】
表１１に、各試料について第１の実施形態と同じ各種試験を行った結果、およびヴィアホールおよび配線溝の外部のＡｌ膜４を除去するために行ったＣＭＰの評価およびＡｌ配線４の平均Ｃｕ濃度を示す。
【０１０５】
ＣＭＰ評価は、ディッシング量（配線溝の深さに対する配線溝内から除去されたＡｌ膜の膜厚の百分率）により行った。また、平均Ｃｕ濃度は、Ａｌ配線４の２００μｍ□の領域についてＥＤＸにて分析して求めた。
【０１０６】
【表１１】
【０１０７】
表１１において、３００℃におけるＡｌ中のＣｕの最大固溶量は、Ａｌ−Ｃｕ平衡状態図から０．５ｗｔ％程度であるので、平均Ｃｕ濃度がこの値を超えている試料は、拡散障壁層（ＣｕＡｌ2 層）によるものである。
【０１０８】
表１１から総合的に評価すると、Ａｌ膜厚が８００ｎｍの場合において、Ａｌ配線４内に十分な拡散障壁層を形成するためには、Ｃｕ膜厚は１０ｎｍ以上必要であり、また配線加工後の平均Ｃｕ濃度は望ましくは０．６ｗｔ％以上、さらに望ましくは１．２ｗｔ％以上であるが、配線抵抗の上昇を考慮すると８．０ｗｔ％以下が望ましい。
【０１０９】
ここではＡｌ膜厚が８００ｎｍの場合について説明したが、配線幅、配線深さが微細化することにより、Ａｌ膜厚、さらにはＣｕ膜厚が小さくなることは何等問題は無いが、Ａｌ配線にパターニングされた後のＣｕ濃度は上述した値であることが望ましい。
【０１１０】
以上のようにＡｌ配線内の平均Ｃｕ濃度が高いにもかかわらず、配線抵抗が低い理由は、分析の結果からＡｌ結晶粒内のθ層および固溶Ｃｕが少なく、これらが結晶粒界に析出していることが要因であることが分かった。例えば、Ｃｕ濃度が上述した値の場合の結晶粒内のＣｕ濃度は、ＥＤＸ分析の結果から０．５ｗｔ％以下であった。
【０１１１】
また、本実施形態の方法により形成したＡｌ配線に比べ、Ａｌ−５ｗｔ％合金ターゲットを用いたリフロースパッタによりＡｌ膜を成膜し、余剰なＡｌ膜をＣＭＰにて研磨除去して形成したＡｌ配線の比抵抗は４μΩｃｍ以上という非常に高い値であった。
【０１１２】
（第７の実施形態）
第１の実施形態では真空を破らずに各膜を形成したが、本実施形態ではヴィアホールおよび配線溝の内部を充填するようにＡｌ膜４を全面に形成した後、試料を大気に晒する。
【０１１３】
しかし、Ｃｕ膜６を形成する前に、Ａｌ膜４の表面をＲＦプラズマによりエッチングし、Ａｌ膜４の表面に形成された自然酸化膜等を除去する。上記エッチング時のチャンバの排気圧力は５×１０-6Ｐａ以下、投入電力は５００Ｗ、エッチング時間は３０秒とする。また、導入したＡｒガスの圧力は３×１０-1Ｐａとする。
【０１１４】
エッチング終了後、高真空を保持した状態で試料をＣｕ成膜チャンバに搬送し、そこで厚さ２００ｎｍのＣｕ膜６をＣｕ成膜温度３００℃でもって形成する。この後は第１の実施形態と同じである。
【０１１５】
本発明者らは、上記製造方法において、配線長が３ｍｍの単層配線の場合において配線幅を０．２〜１０μｍの範囲で色々変えて試料を形成し、各試料のＡｌ配線４に２２５℃、２ＭＡ／ｃｍ2 の導通試験を行った結果、２０００時間を超えてもいずれの試料においてもＡｌ配線４の配線抵抗の上昇は見られなかった。
【０１１６】
一方、Ｃｕ膜６を形成する前にＲＦエッチングを行わないことを除いて上記製造方法と同じ方法により形成した試料（比較例）のＡｌ配線４に同じ導通試験を行ったところ、配線幅が２μｍ以上の場合には１０００時間以前に配線抵抗は１０％以上も上昇した。
【０１１７】
本実施形態および比較例の試料を断面ＴＥＭ、ＥＤＸ分析により調べた結果、比較例の試料の場合、Ｃｕ膜６の成膜時にＡｌ膜４の表面に自然酸化膜が存在するためにＣｕの拡散が進行せず、配線信頼性を高めることができないことが判明した。一方、本実施形態の試料の場合には、ＲＦプラズマによるエッチングにより少なくとも粒界部表面の自然酸化膜が除去されていることが確認された。
【０１１８】
以上の結果から、Ｃｕ膜６の成膜時にＡｌ膜４の表面に自然酸化膜が存在すると、Ｃｕの拡散が進行しないので拡散障壁層の形成が妨げられ、配線信頼性を高められなくなることが明らかになった。
【０１１９】
したがって、Ａｌ膜４の成膜後、試料を大気開放あるいは低真空に晒した場合には、ＲＦプラズマ等によりＡｌ膜４の表面の自然酸化膜を除去し、表面洗浄化を行う必要がある。また、洗浄化後は酸素分圧、水蒸気分圧の低い５×１０-5Ｐａ以下の高真空中で試料をＣｕ膜成膜用のチャンバに搬送することが望ましい。
【０１２０】
なお、本実施形態では、Ｃｕ成膜温度が３００℃の場合について説明したが、他の温度の場合についても試料を大気開放等に晒した場合には表面洗浄化を行うことが好ましい。
【０１２１】
また、自然酸化膜を除去するためのＲＦプラズマによるエッチングを過剰に行うと、Ａｌ膜４中に結晶欠陥が生じた。その後、Ａｌ膜４上にＣｕ膜６を形成したところ、結晶欠陥を起点にθ層が形成され、ＣｕがＡｌ膜４の結晶粒内で消費された。その結果、Ａｌ膜４の結晶粒界へのＣｕの供給が不足し、Ａｌ膜４を横断する拡散障壁層を形成することができなかった。
【０１２２】
これを回避するため、各種の実験を行った結果、自然酸化膜の除去量の２倍以上のエッチング量、または１Ｗ／ｃｍ2 以上の電力を投入すると、Ａｌ膜４内に過剰の結晶欠陥が発生することが分かった。したがって、自然酸化膜の除去量の２倍未満のエッチング量、または１Ｗ／ｃｍ2 未満の電力を投入することが望ましい。
【０１２３】
また、自然酸化膜を除去するためのＲＦプラズマによるエッチングとしては、特にＲＦ−ＤＣ結合型（ＲＦ：１００ＭＨｚ）によるものが望ましい。その理由は、エネルギー粒子のエネルギー分布半値幅が小さくなり、エネルギーの揃った粒子でＡｌ膜４がエッチングされるため、Ａｌ膜４中に生じる結晶欠陥量が低減されるからである。これにより、Ｃｕ膜６中のＣｕがＡｌ膜４の結晶粒界に優先的に拡散し、Ａｌ膜４の結晶粒内のＣｕ固溶量およびθ層析出量を極力抑制できるようになる。
【０１２４】
上記問題は、Ａｌ膜４中に生じる結晶欠陥を除去することでも解決される。次の第８の実施形態ではこの結晶欠陥を除去する方法について説明する。
【０１２５】
（第８の実施形態）
図４は、本発明の第８の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【０１２６】
まず、第１の実施形態の図１（ａ）から図１（ｃ）までの工程を行う。次に図４（ａ）に示すように、ＣＭＰ法を用いて、層間絶縁膜１上に厚さ２００ｎｍのＡｌ膜４を残して平坦化する。このとき、Ａｌ膜４の表面には結晶欠陥２８が生じる。
【０１２７】
次に３００℃、３０分の熱処理により、ＣＭＰ法による平坦化工程で生じたＡｌ膜４中の結晶欠陥２８を除去する。このように結晶欠陥２８を除去することにより、結晶粒内のθ層の発生核サイトを除去できる。
【０１２８】
次に第７の実施形態と同様にＲＦプラズマによるエッチングによりＡｌ膜４の表面に形成された自然酸化膜を除去する。エッチング条件は、投入電力１Ｗ／ｃｍ2 、Ａｒ圧力３×１０-1Ｐａ、排気圧５×１０-6Ｐａである。
【０１２９】
この後、高真空を保ったまま試料をＣｕ成膜チャンバ内で、図４（ｂ）に示すように、Ａｌ膜４上に厚さ１００ｎｍのＣｕ膜６を高温成膜する。Ｃｕ膜６の成膜条件は、排気圧力１×１０-6Ｐａ、Ａｒ圧力３×１０-1Ｐａ、成膜速度１ｎｍ／秒、基板温度３００℃である。このとき、Ａｌ膜４の表面にθ層７ｂ、Ｃｕ固溶層２９が形成される。
【０１３０】
次に第１の実施形態と同様に、図４（ｃ）に示すように、θ層７ｂ、Ｃｕ固溶層２９を含む余剰なＣｕ膜６をＣＭＰ法により研磨除去し、Ａｌ配線４を埋め込み形成する。この後、第１の実施形態と同様に、厚さ８００ｎｍの層間絶縁膜を形成して完成する。
【０１３１】
以上述べた方法において、配線長を５ｍｍに固定し、配線幅を０．２〜１０μｍの範囲で変えてＡｌ配線４の抵抗測定を行ったところ、比抵抗換算後の抵抗変動率が０．５％以下という良好な結果が得られた。
【０１３２】
一方、本実施形態の方法から、ＣＭＰ法によるＡｌ膜４の平坦化工程を無くした方法で同様なＡｌ配線を形成し、同様の抵抗測定を行ったところ、抵抗変動率が１％程度という結果が得られた。
【０１３３】
このような結果になった理由は、Ａｌ膜４が平坦化されている場合には、配線溝上のＡｌ膜の膜厚は配線幅が異なっても同じとなり、一方、Ａｌ膜４が平坦化されていない場合には、配線溝上のＡｌ膜４の膜厚は配線幅が異なると同じにならなくなるからである。
【０１３４】
すなわち、本実施形態の場合には、Ａｌ膜４の平坦化工程により、配線溝の底からのＡｌ膜４とＣｕ膜６との界面までの距離が配線幅によらず一定になるので、抵抗変動率の値は小さくなる。
【０１３５】
次に本実施形態の変形例について説明する。図４では、層間絶縁膜１上に厚さ２００ｎｍのＡｌ膜４を残してＣＭＰ法にて平坦化したが、この変形例では配線溝２の外部のＡｌ膜４を全てＣＭＰ法にて除去し、埋め込みＡｌ配線４を形成する。
【０１３６】
次に本実施形態と同様に、３００℃、３０分の熱処理により、Ａｌ配線４中の結晶欠陥（不図示）を除去した後、ＲＦプラズマによるエッチングによりＡｌ膜４の表面に形成された自然酸化膜を除去する。
【０１３７】
次に高真空を維持した状態でさらにＡｌ膜（犠牲膜）を形成し、続いてこのＡｌ膜上に厚さ１００ｎｍのＣｕ膜６を成膜速度１ｎｍ／秒、成膜温度３００℃の条件でもって形成する。この後は本実施形態と同じである。この変形例のＡｌ配線４について、本実施形態と同様の抵抗変動率の測定を行ったところ、０．５％以下という結果が得られた。
【０１３８】
また、本実施形態および変形例の両端がＷヴィアで終端されたＡｌ配線４について、２２５℃、２ＭＡ／ｃｍ2 のＥＭ試験を行ったところ、２００時間経過後も抵抗変動率は５％以下という結果が得られ、本実施形態および変形例のＡｌ配線４ともに高い配線信頼性を示した。
【０１３９】
また、変形例の方法からＡｌ膜（犠牲膜）の形成工程を無くした方法（比較例）によりＡｌ配線４を形成し、同様のＥＭ試験を行った。その結果、２００時間経過後も抵抗変動率の上昇は見られず、配線信頼性は高かったが、比抵抗は４μΩｃｍという非常に高い値であった。
【０１４０】
比較例において、比抵抗が高くなった原因は、Ａｌ配線４の結晶粒内にＣｕが拡散して抵抗の高いＣｕ固溶層が発生したことに加えて、Ａｌ配線４の結晶粒内にθ層が発生したからである。
【０１４１】
一方、変形例において、比抵抗が低くなった原因は、Ｃｕの拡散時にＡｌ配線４上にＡｌ膜（犠牲膜）が存在し、配線部の結晶粒内へのＣｕの拡散が抑制され、Ｃｕ固溶層やθ層の発生を防止できたからである。
【０１４２】
なお、本実施形態ではθ層の発生核サイトとなる結晶欠陥を除去するために、３００℃、３０分の熱処理を行ったが、結晶欠陥が除去されるのであれば他の条件の熱処理を行っても良い。
【０１４３】
ただし、ヒロックの発生を抑制する観点およびＡｌ配線４のＳＭ耐性の劣化を抑制する観点から、熱処理温度は４５０℃以下であることが望ましい。また、図４（ａ）の工程で層間絶縁膜１上に残すＡｌ膜４の膜厚は、図４（ｃ）の工程で埋込み形成したＡｌ配線４の結晶粒内のＣｕ濃度が０．５ｗｔ％以下になるような値が望ましい。
【０１４４】
（第９の実施形態）
まず、第１の実施形態の図１（ａ）から図２（ｄ）までの工程を行う。ただし、Ｃｕ膜６は無加熱で形成する。それ以外は第１の実施形態と同じある。
【０１４５】
次にＣｕ膜６上に厚さ１０ｎｍの薄いＡｌ膜（酸化防止膜）を形成する。このとき、各金属膜の表面にＣｕ拡散の障壁となる自然酸化膜が生じないように、排気圧は５×１０-6以下に保つ。
【０１４６】
次に常圧フォーミングガス（１０％Ｈ2 −９０％Ｎ2 中での１０分間の熱処理により、Ａｌ膜４中にＣｕ膜の６Ｃｕを拡散させる。この後、第１の実施形態と同じ工程に従って、図２（ｆ）に示した構造のＡｌ配線４を形成する。
【０１４７】
本発明者らは、このような製造方法において、上記熱処理の温度または時間を色々変えて図２（ｆ）に示した構造のＡｌ配線４を形成し、各Ａｌ配線４に２２５℃、２ＭＡ／ｃｍ2 導通試験を行った。その結果を表１２、表１３に示す。
【０１４８】
【表１２】
【０１４９】
【表１３】
【０１５０】
表１２から熱処理温度は２００℃以上、熱処理時間は１０分以上が望ましいことが分かる。
【０１５１】
なお、Ｃｕ膜６上に形成した厚さ１０ｎｍのＡｌ膜は、熱処理時にＣｕ膜６が酸化されてＣｕの拡散が抑制されることを防止するためのものであり、酸化が抑制できるのであれば１０ｎｍ以外の他の膜厚であっても良い。Ａｌ膜の代わりにＴｉ膜、Ｔａ膜、Ｎｂ膜を用いた場合にも同様な良好な結果が得られた。
【０１５２】
また、熱処理は常圧フォーミングガス中で行ったが、減圧で行っても良いし、また還元ガス雰囲気中で行っても良い。
【０１５３】
また、本実施形態ではダマシンプロセスの場合について説明したが、本発明はデュアルダマシンプロセスでも有効である。
【０１５４】
（第１０の実施形態）
本実施形態では、拡散障壁層を形成するための熱処理の温度を下げて、Ｃｕ膜下のＡｌ配線のＳＭ耐性の低下を抑制するとともに、Ａｌ配線の温度を上昇させることなくＣｕを活性化し、Ａｌ配線の結晶粒界へのＣｕ拡散を促進することによって、Ａｌ配線の結晶粒内へのＣｕ拡散を抑制しながら拡散障壁層を低温で形成し、これにより配線抵抗が低く、しかも信頼性の高いＡｌ配線を形成する。
【０１５５】
具体的には、まず、第１の実施形態の図１（ａ）から図２（ｄ）までの工程を行う。ただし、Ｃｕ膜６は無加熱（室温）で形成する。それ以外は第１の実施形態と同じある。ここでは、シングルダマシンプロセスの場合について説明するが、本発明はデュアルダマシンプロセスでも有効である。
【０１５６】
次に水素と酸素の分圧比（水素／酸素）が３０、全ガス圧力が１０ＴｏｒｒのＣｕに対して還元雰囲気中での２５０℃、５分間の熱処理によって、Ｃｕ膜６中のＣｕをＡｌ膜４中に拡散させる。
【０１５７】
次に第１の実施形態と同様に、配線溝２外部のＡｌ膜４およびＣｕ膜６をＣＭＰ法にて研磨除去して単層のＡｌ配線４を埋込み形成した後、厚さ８００ｎｍのパッシベーション膜８を全面に形成する。
【０１５８】
本実施形態の試料のＡｌ配線４について、２２５℃、２ＭＡ／ｃｍ2 の通電試験を行ったところ、２０００時間経過後も電気抵抗の上昇は観察されず、高い配線信頼性を示した。
【０１５９】
一方、水素と酸素の分圧比（水素／酸素）が３０、全ガス圧力が１０Ｔｏｒｒの還元雰囲気中での２５０℃、５分間の熱処理の代わりに、真空中で同条件の熱処理を行った以外は本実施形態と同じ試料（比較例）のＡｌ配線について同じ通電試験を行ったところ、１０００時間以下で１０％以上に電気抵抗が上昇した。
【０１６０】
本実施形態および比較例の試料を断面ＴＥＭにて観察した結果、本実施形態の試料の場合には配線溝底部のＡｌ結晶粒界までθ層が形成され、拡散障壁層が十分に形成されていたのに対し、比較例の試料の場合には配線溝底部のＡｌ結晶粒界まではθ層が達成しておらず、拡散障壁層が十分に形成されていなかったことを確認した。
【０１６１】
なお、水素／酸素の分圧比は上記値に限定されるものではなく、熱処理の際の雰囲気がＣｕにとって還元雰囲気となれば他の値でも良い。また、水素の他に一酸化炭素等の還元材を用いても良い。
【０１６２】
（第１１の実施形態）
図５は、本発明の第１１の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、図１および図２と対応する部分には図１および図２と同一符号を付してあり、詳細な説明は省略する。
【０１６３】
まず、第１の実施形態の図１（ａ）までの工程を行う。次に排気圧５×１０-6Ｐａ以下の真空下で（Ａｒ圧力は例えば３×１０-1Ｐａ）をＲＦ電力（投入電力は例えば５００Ｗ）によりプラズマ化し、図５（ａ）に示すように、層間絶縁膜（ＳｉＯ2 膜）１の表面にＡｒイオン１３を３０秒間照射することによって、層間絶縁膜１の表面のＳｉ−Ｏボンディングを一部解離し、層間絶縁膜１の表面にダメージ層１４を形成する。このダメージ層１４は未結合手を有するＯを含むものである。
【０１６４】
次に高真空を保持した状態で試料をチャンバに搬送した後、Ａｌ膜４を形成する。
【０１６５】
具体的には、無加熱でスパッタ法により厚さ４００ｎｍのＡｌ膜を形成し、引き続き４５０℃に加熱しながら厚さ４００ｎｍのＡｌ膜をスパッタ法（リフロースパッタ法）により形成する。このときの排気圧力は５×１０-6Ｐａ以下、成膜時Ａｒ圧力は３×１０-1Ｐａである。
【０１６６】
この後、真空を破ること無く、成膜温度３００℃でもって厚さ１００ｎｍのＣｕ膜６をＡｌ膜４に形成する。この後の工程は、第１の実施形態と同じである。
【０１６７】
図５（ｂ）に、Ａｌ膜４（図１（ａ）のＡｌ膜４に相当）を形成した段階の断面図を示す。ＳＩＭＳ分析の結果、層間絶縁膜１の表面には、厚さ２０ｎｍ程度のアルミナとＳｉＯとの混合層１５が形成されていることを確認した。アルミナが形成されたのはダメージ層１４中のＯの未結合手が、Ａｌ膜中３のＡｌと結合したからである。
【０１６８】
上記製造方法に従って形成した試料に４００℃、２０時間の高温保持試験を行った後、デバイス特性の評価を行ったところ、Ａｌ配線４に起因する動作上の問題は見られなかった。
【０１６９】
また、Ａｌ配線４下の層間絶縁膜１中のＣｕ濃度をＳＩＭＳにより測定した結果、Ｃｕ濃度は検出限界以下であった。すなわち、本実施形態の製造方法によれば、バリア膜を設けなくても混合層１５によりＣｕの拡散を防止できることが明らかになった。
【０１７０】
さらに、本実施形態によれば、層間絶縁膜１の表面に形成された混合層１５により、層間絶縁膜１とＡｌ配線４との密着性を改善できる。これは混合層１５にはアルミナが含まれているからである。
【０１７１】
ここで、アルミナは誘電率を上昇させる要因となるが、混合層１５はＳｉＯも含んでいるので、混合層１５の誘電率の上昇は抑制される。実際、誘電率測定の結果、誘電率の上昇はほとんど認められなかった。
【０１７２】
また、本実施形態によれば、バリア膜である混合層１５は層間絶縁膜１中に形成されるものであるので、配線抵抗の上昇の原因となる配線断面積の減少は起こらない。
【０１７３】
また、混合層１５は、Ａｒイオン１３の照射工程とそれに連続するＡｌ膜４の成膜工程によって、高温工程を経ることなく形成できるという利点も持っている。
【０１７４】
なお、本実施形態では、ＡｒのＲＦプラズマ照射によりＳｉ−Ｏボンディングを解離したが、例えばイオンガスによるプラズマ照射等の他のプラズマ照射によってもＳｉ−Ｏボンディングを解離することができ、本実施形態と同様な効果が得られる。
【０１７５】
（第１２の実施形態）
図６は、本発明の第１２の実施形態に係るＡｌ配線の形成方法を示す工程断面図である。本実施形態が第１の実施形態と主として異なる点は、ＲＴＡによる高温短時間の熱処理によって拡散障壁層を形成することにある。
【０１７６】
まず、図６（ａ）に示すように、層間絶縁膜２１に配線溝２２を形成する。次に同図（ａ）に示すように、配線溝２２の内部を埋め込むように厚いＡｌ膜２３を全面に形成する。ここで、Ａｌ膜２３はＣｕなどの添加物を含むＡｌ合金膜でも良いし、あるいは純Ａｌ膜でも良い。なお、図中、２４は結晶粒界を示している。
【０１７７】
次に図６（ｂ）に示すように、Ａｌ膜２３上にＣｕ膜２５を形成する。ここで、Ｃｕ膜２５の膜厚は、Ａｌ膜２３中にどれだけの密度で結晶粒界が存在するかによって変わるが、実用上ではＣｕ添加量が１０ｗｔ％以下になる膜厚が好ましい。
【０１７８】
本工程で重要な点は、ＣｕのＡｌ膜２３中への拡散の妨げとなる自然酸化膜がＡｌ膜２３とＣｕ膜２５との界面に形成されないようにすることである。そのためには、自然酸化膜の発生を抑制できる高真空中でＡｌ膜２３を形成した後、高真空を破らずにＣｕ膜２５を連続形成するか、そうでない場合にはＡｌ膜２３の表面に形成された自然酸化膜を除去した後、Ｃｕ膜２５を形成すると良い。
【０１７９】
次に図６（ｃ）に示すように、５００℃、６０秒間の高温短時間の熱処理により、Ａｌ膜２３の結晶粒界２４にＣｕ膜２５のＣｕを優先的に拡散させ、結晶粒界２４にＣｕまたはＡｌＣｕ合金を主成分とする物質からなるＡｌの拡散障壁層２６を形成する。
【０１８０】
熱処理温度については、高温ほど熱拡散し易いので好ましいが、５４８℃（共晶点温度）以上で３０秒間の熱処理を行った場合には、Ａｌ膜２３の再結晶が非常に進行し、Ａｌ膜２３の表面状態や結晶粒界の変化が大きく、実用プロセスとしては不適当であった。したがって、熱処理温度は５４８℃未満であることが望ましい。
【０１８１】
一方、熱処理温度の下限は３００℃程度である。その第１の理由は、実際のＡｌ膜２３の膜厚は５００〜１５００ｎｍの範囲であるので、その温度であれば６０秒でＡｌ膜２３の下までＣｕが拡散できるからである。第２の理由は、高温で長時間熱処理を行うと、上述したような過度のＡｌ膜２３の再結晶や、Ａｌ膜２３やＣｕ膜２５と層間絶縁膜２１との反応などの種々の望ましくない状況が発生するからである。
【０１８２】
また、熱処理時間に関しては、数秒から１０秒程度の短い熱処理時間ではウエハの熱容量のため、Ａｌ配線に熱が均一に伝わらない。実験の結果、３０秒〜６０秒が実用範囲であることが分かった。
【０１８３】
このような高温短時間の熱処理によって、ＣｕはＡｌ膜２３の全体中に高速拡散し、加熱後つまり冷却段階でＣｕは、Ｃｕ単体、ＡｌＣｕ合金またはその両方の状態で形でＡｌ膜２３の全ての結晶粒界に高濃度に選択的に析出し、拡散障壁層２６が形成される。
【０１８４】
Ａｌ膜２３の結晶粒界に高濃度にＣｕが選択的に析出する理由は、結晶粒界は結晶欠陥を多く含むからである。拡散障壁層２６は、エレクトロマイグレーションで生じるＡｌの粒界拡散の障壁として機能するので、配線信頼性の向上に寄与する。しかも、Ａｌ膜２３の全ての結晶粒界２４に拡散障壁層２６を形成できるので、Ａｌ膜２３はエレクトロマイグレーション不良に対して非常に強くなる。
【０１８５】
次に図６（ｄ）に示すように、配線溝２２の外部の余剰なＡｌ膜２３をＣＭＰ法にて研磨除去することにより、Ａｌ配線２３を埋め込み形成する。このとき、Ａｌ配線２３の表面には自然酸化膜２７が形成される。
【０１８６】
この自然酸化膜２７の膜厚は、Ｃｕが高濃度に存在する領域である結晶粒界２４上では薄く、それ以外の領域のＡｌ配線２３上では厚くなる。このように自然酸化膜２７の膜厚が不均一になっている状態で熱処理を行うと、自然酸化膜２７の膜厚が薄いところからヒロックが成長しやすくなる。
【０１８７】
そこで、本実施形態では、図６（ｅ）に示すように、自然酸化膜２７を酸素プラズマに晒すことにより、膜厚のばらつきが十分に小さくなるまで、自然酸化膜２７の膜厚を増加させることによって、ヒロックの成長を抑制する。
【０１８８】
本実施形態でも第１の実施形態と同様な効果が得られる。さらに本実施形態によれば、高温短時間の熱処理によって、図６（ｃ）の工程でＡｌ膜２３の全ての結晶粒界２４に拡散障壁層２６を形成できるので、エレクトロマイグレーションに対して非常に強いＡｌ配線２３を形成できるとともに、自然酸化膜２７を酸素プラズマに晒すことにより、自然酸化膜２７の膜厚のばらつきに起因するヒロックの成長を抑制できるようになる。
【０１８９】
また、本実施形態ではシングルダマシンプロセスの場合について説明したが、本発明はデュアルダマシンプロセスにも有効である。
【０１９０】
（第１３の実施形態）
図７および図８は、本発明の第１３の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、図１および図２と対応する部分には図１および図２と同一符号を付してあり、詳細な説明は省略する。
【０１９１】
本実施形態は、自然酸化膜を部分的に除去した後に、Ｃｕ膜を形成する例である。まず、素子を形成したシリコン基板上に第１の層間絶縁膜、下層Ｗ配線を形成した後、図７（ａ）に示すように、下層Ｗ配線（不図示）を覆うように第２の層間絶縁膜１を形成し、次に層間絶縁膜１に下層Ｗ配線に繋がるヴィアホールおよび配線溝２を形成し、次にヴィアホールおよび配線溝２内にＮｂからなるライナー膜３を形成し、次にリフロースパッタ法によりＡｌ膜４を形成し、ヴィアホールおよび配線溝２内をＡｌ膜４で埋め込む。この後、シリコンを大気に晒し、同図（ａ）に示すように、Ａｌ膜４の表面に自然酸化膜１６を形成する。
【０１９２】
次に図７（ｂ）に示すように、ＲＦプラズマによりＡｒイオン１３を生成し、Ａｒイオン１３により自然酸化膜１６をエッチングする。上記エッチング時のチャンバの排気圧力は５×１０-6Ｐａ以下、投入電力は２００Ｗ、エッチング時間は４０秒とする。また、チャンバ内に導入するＡｒガスの圧力は３×１０-1Ｐａとする。
【０１９３】
このような条件での自然酸化膜１６のエッチング量は、ＳｉＯ2 膜の膜厚に換算して１ｎｍであり、図７（ｂ）に示すように、自然酸化膜１６は完全には除去されない。すなわち、結晶粒界およびその近傍上の自然酸化膜１６は除去されるが、他の領域の自然酸化膜１６は除去されない。
【０１９４】
次に高真空を保持した状態でシリコン基板をＣｕ膜を成膜するためのチャンバ内に搬送し、そのチャンバ内で、図８（ｃ）に示すように、厚さ２００ｎｍのＣｕ膜６を室温で形成する。
【０１９５】
この後、Ｃｕ膜６の酸化を抑制するために、Ｃｕ膜６上に厚さ１０ｎｍのＡｌ膜４ａをスパッタ法により形成する。このＡｌ膜４ａは、純Ａｌ膜およびＡｌ・Ｃｕ合金膜のいずれでも良い。また、Ａｌ膜４ａの厚さは、Ｃｕ膜６の酸化を抑制できる厚さであれば良く、上述した値（１０ｎｍ）に限らない。
【０１９６】
次に３００℃、２時間の熱処理を行い、図８（ｄ）に示すように、θ層７ａを形成する。この段階の試料を断面ＴＥＭにより調べた結果、θ層７ａはライナー膜３まで達しているが、Ａｌ結晶粒内には形成されていないことが確認された。さらに、ＥＤＸにより組成分析を行った結果、Ａｌ結晶粒内のＣｕ量は分析限界以下であることが確認された。すなわち、Ａｌ結晶粒内へのＣｕ拡散は極力抑制され、配線抵抗の上昇を効果的に抑制できることが判明した。
【０１９７】
この後の工程は第１の実施形態と同様であり、図８（ｅ）に示すように、配線溝２の外部の余剰の金属膜（Ａｌ膜、Ｃｕ膜）をＣＭＰにより除去した後、パッシベーション膜８を全面に形成する。パッシベーション膜８の膜厚は例えば８００ｎｍである。
【０１９８】
本発明者らは、上記製造方法において、配線長が２００μｍの場合において配線幅を０．２〜１０μｍの範囲で色々変えて試料を形成し、各試料のＡｌ配線４に２２５℃、２ＭＡ／ｃｍ2 の導通試験を行った。その結果、２００時間を超えてもいずれの試料においてもＡｌ配線４の配線抵抗の上昇は見られなかった。すなわち、ＥＭ耐性の高いＡｌ配線４を得ることができた。また、配線抵抗は２．８μΩｃｍであった。また、本発明者らは、自然酸化膜の除去量がＳｉＯ2 膜厚換算で１〜３ｎｍの範囲であれば、同様に信頼性の高いＡｌ配線が得られることを確認した。
【０１９９】
これに対して、自然酸化膜１６を除去せずにＣｕ膜６を形成した試料を断面ＴＥＭにより観察した結果、自然酸化膜１６によりＣｕの拡散が抑制されることにより、Ａｌ膜４内にθ層７ａを形成することができないことが明らかになった。
【０２００】
なお、試料を解析した結果、θ層は全ての結晶粒界で形成されるものではなく、ランダム粒界（general boundary）で発生し、エネルギー的に低い結晶粒界では形成されていないことが分かった。この現象は、自然酸化膜１６をエッチングにより除去する際に、エネルギー的に低い結晶粒界では、自然酸化膜１６のエッチングが進まなかったために起こったことに加え、エッチングされても拡散係数が小さいためと考えられる。
【０２０１】
また、本実施形態の製造方法で、自然酸化膜の除去量がＳｉＯ2 膜厚換算で３ｎｍを越えても５ｎｍ以内であれば、結晶粒内にθ層が形成されることは抑制されることが確認された。
【０２０２】
また、本実施形態の製造方法では、θ層が形成される領域が結晶粒界に限定されるため、θ層を形成するために必要なＣｕ量は無くて済む。そのため、Ｃｕ膜６の膜厚が１００ｎｍでも信頼性の高いＡｌ配線が得られる。
【０２０３】
また、θ層を形成する際の熱処理の温度は１５０℃以上４００℃以下が良く、望ましくは２５０℃以上３５０℃以下が良い。
【０２０４】
また、本実施形態の製造方法では、θ層を形成する際の熱処理の時間を２時間としたが、熱処理の時間をより短くして、プロセスの高効率化を図ることも可能である。
【０２０５】
また、本実施形態の製造方法は、第８の実施形態で説明した、Ａｌ膜を平坦化してからθ層を形成する方法にも適用できる。この場合も本実施形態と同様な効果を得ることができる。
【０２０６】
また、本実施形態の場合、自然酸化膜を形成する前の工程は第１の実施形態と同じなので、Ａｌ膜（第１層Ａｌ膜、第２層Ａｌ膜）の膜厚は８００ｎｍであるが、Ａｌ膜の膜厚は配線溝がＡｌ膜で埋め込まれる膜厚であれば良く、例えば６００ｎｍにおいても同様な良好な結果を得られることを確認した。
【０２０７】
（第１４の実施形態）
多層Ａｌ配線内のＥＭによる欠陥は、Ｗ層のように全くＡｌを通さない拡散障壁層で配線の両端が終端されている場合、配線の両端で生じる（evolute）応力が主原因である。この応力がボイド生成の臨界応力値に達するとボイドが発生する。このボイドが成長するに伴って配線抵抗が上昇し、最終的には配線破断に至ると考えらている。
【０２０８】
配線に電流が導通してから配線破断に至るまでの時間は、配線端で生じた応力が上記の臨界応力値に到達するまでの時間が支配的である。そのため、応力エボリューションに主眼を置き、本発明者らは、ＥＭ防止のために有効なパラメータおよびその値をシミュレーションにより調べてみた。このシミュレーションは、M.A.Korhonen等（J.Appl.Phys. 73(8), 3790(1993)）に代表される方法と基本的には同じである。以下に計算方法を記す。
【０２０９】
ＥＭによる配線内の原子移動を評価する場合、電流を駆動力とする原子の移動に加え、この原子の移動により配線内に生じる応力勾配を駆動力とする拡散（Back Diffusion）を考慮する必要がある。
【０２１０】
原子移動量の計算は一次元の配線構造を想定して行った。図９に配線の要素モデルを示す。また、表１４に計算に用いる諸定数を示す。図中、ＪEMは電流誘起の拡散流束、ＪSGは応力誘起の拡散流束である。また、ＪEMおよびＪSGは以下の式で表される。
【０２１１】
【数１】
【０２１２】
【表１４】
【０２１３】
ここで、ＤａはＡｌの拡散係数（ｃｍ2 ／ｓｅｃ）、Ｎは原子密度（１／ｃｍ3）、Ｔは試験配線温度（Ｋ）、ｊは電流密度（Ａ／ｃｍ2 ）、ｅは素電荷、ρはＡｌの比抵抗、Ｚ* はＡｌの有効電荷、σ（ｘ）は配線長手方向（ｘ）の応力（dyne／ｃｍ2 ）、ｋはボルツマン定数（Boltzmann's constant）である。式（１）、式（２）を用いてＸ座標：ｘ、時間：ｔにおけるＡｌ原子密度は、連続の条件より、
【０２１４】
【数２】
【０２１５】
で表される。
【０２１６】
次に簡略化のため、配線内に生じる応力が、式（４）に示すように等方的な応力であると仮定すると、応力σ（ｘ，ｔ）と原子密度Ｎ（ｘ，ｔ）との関係は、
【０２１７】
【数３】
【０２１８】
で表される。
【０２１９】
ここで、εiso は等方歪み、Ｃ11、Ｃ12は弾性定数、Ｂは体積弾性率、Ｎ0 は標準状態での原子密度、Ｖ0 は標準状態での体積である。式（７）を用いて式（３）を解くことにより、配線内の応力分布を知ることができる。
【０２２０】
今回用いた拡散係数Ｄａおよび有効電荷Ｚ*は、式（３）より明らかなように、計算値に大きな影響を与えるパラメータである。ここでは、Ｄａを３×１０-1 2（ｃｍ2 ／ｓ）、Ｚ*を−５とした。
【０２２１】
なお、計算上のセグメント長ｄｘは０．２５μｍ長とし、０．５秒の時間間隔で各セグメントのＡｌ原子流束（ＪEM）、応力変化（ＪSG）を計算した。また、温度２２５℃の配線の初期応力は３００ＭＰａの等方引張り応力、ボイド発生の臨界応力はＡｌ／ＳｉＯ2 界面で１．１５ＧＰａと仮定した。
【０２２２】
以上の計算手法に加え、配線内に拡散障壁層（θ層）を発生させてシミュレーションを行った。このとき、拡散障壁層の発生位置はｘ＝１０μｍで固定し、θ層の幅は変化させた。また、拡散障壁層の材料を変えて、拡散障壁層の拡散係数を変化させてシミュレーションを行い、拡散障壁層の拡散係数、拡散障壁層の厚さが配線のＥＭ寿命に及ぼす影響を調べた。
【０２２３】
拡散障壁層がＷ層等ではなくθ層の場合、Ａｌは拡散障壁層中を拡散することが可能である。そのため、ヴィアホールがＷで埋め込まれたＡｌ多層配線の場合、配線中最もＥＭの影響の大きい部位はカソード（cathode）端となる。したがって、カソード端での応力値より配線寿命を導出した。
【０２２４】
図１０に、θ層の厚さを０．５μｍとした場合のカソード端のＥＭストレス（応力）とＥＭストレス時間（試験時間）との関係を示す。図から、Ａｌの拡散係数ＤAlに対するθ層の拡散係数Ｄθの比（Ｄθ／ＤAl）に関係なく、ＥＭストレスがある程度増加すると、ＥＭストレスはＥＭストレス時間の増加に対してほぼ直線的に増加することが分かる。
【０２２５】
図１１に、配線長手方向のθ層の平均の厚さ（平均層厚Ｌθ）の異なる各Ａｌ配線のＴＴＦ（Time To Failure）の（Ｄθ／ＤAl）／Ｌθの依存性を示す。
【０２２６】
ＴＴＦは、カソード端における臨界応力値を１．１５ＧＰａとし、カソード端における応力が上記臨界応力値に達したときの試験時間（配線のＥＭ寿命）を、θ層の無い配線のＥＭ寿命により規格化した値である。
【０２２７】
また、θ層の厚さは相加平均で求めた。すなわち、配線上面側のθ層の厚さと配線底面側のθ層の厚さとの和を２で割って求めた。このようにして求めた各θ層の厚さの総和をθ層の数で割ったものが平均層厚Ｌθである。
【０２２８】
なお、ＥＭストレスの上昇はＥＭストレス時間がほぼ直線で近似できることにより、臨界応力が１．１５ＧＰａから変化した場合でも、図１１と同様の結果が得られる。
【０２２９】
図より明らかなように、
（Ｄθ／ＤAl）／Ｌθ≦０．１ （８）
の条件を満たすと、θ層の厚さに関係なく、配線寿命は向上する。すなわち、配線のＥＭ寿命は、（Ｄθ／ＤAl）／Ｌθというパラメータで統一的に評価できることが明らかになった。
【０２３０】
次にθ層の厚さの効果を調べた実験結果について説明する。
【０２３１】
まず、実験に用いた試料の作成方法について説明する。素子を形成したシリコン基板に第１の層間絶縁膜、下層Ｗ配線、第２の層間絶縁膜を形成し、次に第２の層間絶縁膜にヴィアホールおよび配線溝を形成し、次にヴィアホールおよび配線溝内にライナー膜を形成し、次にヴィアホールおよび配線溝をＡｌのリフローによりＡｌ膜により埋め込み、次にＡｌ膜を大気に晒してＡｌ膜の表面に自然酸化膜を形成する。
【０２３２】
その後、ＲＦプラズマによりＡｒイオンをチャンバ内に生成し、Ａｒイオンにより上記自然酸化膜をエッチングする。
【０２３３】
このとき、チャンバ内に導入するＡｒの圧力は３×１０-1Ｐａであり、チャンバ内のシリコン基板表面における排気圧力は５×１０-6Ｐａ以下である。また、自然酸化膜のエッチング量がＳｉＯ2 膜厚換算で０．５〜１ｎｍとなるように、各種投入電力およびエッチング時間を制御する。
【０２３４】
上記条件でエッチングした自然酸化膜を、ｉｎ ｓｉｔｕオージェ（Auger）により観察した結果、結晶粒界およびその近傍上の自然酸化膜のみが除去されていることが明らかになった。
【０２３５】
次に高真空を維持した状態で、シリコン基板をＣｕ成膜チャンバ内に搬送し、Ａｌ膜上に厚さ２００ｎｍのＣｕ膜を形成し、続いてＣｕ膜の酸化抑制膜として厚さ１０ｎｍのＡｌ膜をＣｕ膜上に形成する。ここで、Ａｌ膜は純Ａｌ膜およびＡｌ−Ｃｕ合金膜のいずれでも良く、またその膜厚はＣｕ膜の酸化が抑制されるものであれば良い。
【０２３６】
次に表１５に併記した条件（温度、時間）の熱処理により、θ層を形成する。を行う。表１５には、配線長１００μｍの配線中に存在するθ層の平均層厚Ｌθも併記してある。平均層厚Ｌθは断面ＴＥＭによる観察結果から求めた。また、対象となるθ層は、配線上面より下面のライナー膜まで達しているものであって、ライナー膜まで達していないもの、すなわち配線を完全に横断していないものは対象から排除した。
【０２３７】
また、上記観察結果から、Ａｌ結晶粒内にはθ層が形成されていないことが確認された。θ層が形成されなかった理由は、自然酸化膜をエッチングした後にもＡｌ膜の結晶表面に自然酸化膜が残留し、Ｃｕの拡散が抑制されたためである。また、θ層の間隔は、全ての試験条件でほぼ１０μｍ以内であり、ｂｌｅｃｈ長以下であった。
【０２３８】
【表１５】
【０２３９】
次に配線溝の外部の余剰なＣｕ膜およびＡｌ膜をＣＭＰにより除去した後、厚さ８００ｎｍのパッシベーション膜を全面に形成した。
【０２４０】
以上のようにして作成した各試料の配線幅が０．５μｍまたは１０μｍ、配線長が２００μｍの配線に関し、２２５℃、２ＭＡ／ｃｍ2 の導通試験を行った結果を表１５に併記した。
【０２４１】
以上の結果から、Ｄθ／ＤAlを逆算するとその値は、いずれの平均層厚（Ｌθ）の場合もほぼ２．５×１０-3となり、図１１に示した曲線上に乗ることが判明した。したがって、シミュレーション結果である図１１が実験結果と適合することから、平均層厚が式（８）の条件を満たすθ層を形成することにより、配線信頼性が向上することが判明した。
【０２４２】
今回の試験結果は、θ層形状が逆三角形形状のものが多かった。θ層形状をより厚さが一様な形状にすることにより、Ｄθ／ＤAlの実質的な値が小さくなり、同じＥＭ耐性をより薄いθ層で達成できる。
【０２４３】
また、本実施形態では拡散障壁層がθ層の場合について説明したが、Ａｌの相互拡散係数がＡｌの自己拡散係数より低い拡散障壁層であれば、本実施形態と同様の効果が得られる。
【０２４４】
また、本実施形態ではダマシン配線の場合について説明したが、ＲＩＥ配線の場合にも式（８）の条件を満たすθ層を形成することにより、配線信頼性が向上することが判明した。これは、上記シミュレーションには、ダマシン配線に固有のパラメータが含まれていなことから、当然の結果であるといえる。
【０２４５】
また、このようなθ層でも空孔の長距離拡散を抑制できるので、ストレスマイグレーションを防止することが可能となる。
【０２４６】
（第１５の実施形態）
図１２は、本発明の第１５の実施形態に係る半導体装置の製造方法を示す工程断面図である。本実施形態が以上述べた実施形態と主として異なる点は、Ａｌ膜表面に形成された自然酸化膜をエッチングせずに、Ａｌ膜上にＣｕ膜を形成することにある。
【０２４７】
まず、図１２（ａ）に示すように、素子が集積形成されたシリコン基板上（不図示）上に層間絶縁膜４１を形成し、続いて層間絶縁膜４１上に配線溝４２を形成する。
【０２４８】
次に図１２（ｂ）に示すように、層間絶縁膜４１上にライナー膜４３を形成し、次に配線溝４２を埋め込むように全面にＡｌ配線となるＡｌ膜４４をリフロースパッタ法により形成し、次にＡｌ膜４４上に拡散源膜としてのＣｕ膜４５を形成する。
【０２４９】
ここで、成膜装置によっては、Ａｌ膜４４、Ｃｕ膜４５を真空中で連続して形成することができない場合がある。この場合には、Ａｌ膜４４を形成した後、Ａｌ膜４４は一旦大気に晒されるため、同図（ｂ）に示すように、Ａｌ膜４４の表面には自然酸化膜４６が形成される。さらに、シリコン基板（ウェハ）は水洗処理による洗浄後に成膜装置に導入されるが、上記水洗処理の際にもＡｌ膜４４の表面には自然酸化膜４６が形成される。
【０２５０】
Ａｌ表面に形成された自然酸化膜（以下、Ａｌ自然酸化膜という）４６は強固な膜である。Ａｌ自然酸化膜４６がＡｌ膜４４とＣｕ膜４５との間に存在する間は、Ｃｕ膜４５中のＣｕはＡｌ膜４４中に容易には拡散しない。
【０２５１】
このような不都合を解決するために、以上述べた実施形態では、Ａｌ自然酸化膜の全体をエッチングによって除去するか、またはＡｌ自然酸化膜の一部、すなわちエッチングが容易なＡｌ粒界およびその近傍上のＡｌ自然酸化膜をエッチングにより除去してから、Ａｌ膜中にＣｕを拡散させていた。
【０２５２】
これに対して、本実施形態では、図１２（ｂ）に示したように、Ａｌ自然酸化膜４６がある状態のままＣｕ膜４５を形成し、次に図１２（ｃ）に示すように、Ａｌ自然酸化膜４６を部分的に破壊できる温度以上の熱処理によって、Ｃｕ膜４５中のＣｕをＡｌ膜４４中に拡散させ、ＣｕまたはＣｕ・Ａｌ合金からなる、ＥＭ防止のための拡散障壁層（θ層）４７をＡｌ膜４４中に形成する。
【０２５３】
このとき、Ａｌ自然酸化膜４６の破壊は、Ａｌ粒界上の部分から始まるので、Ａｌ粒界にＣｕを優先的に拡散させることができる。
【０２５４】
ここで、図１３に示すように、ＣｕをＡｌ膜４４中に拡散させるために必要な熱処理温度は、Ａｌ自然酸化膜の膜厚が厚いほど高くなる。通常、Ａｌ膜４４の形成後に、Ａｌ膜４４を室温で空気中に十数時間放置した場合、４５０℃の熱処理でＣｕはＡｌ膜４４中に容易に拡散する。このときのＡｌ自然酸化膜４６の膜厚は０．５ｎｍ程度である。
【０２５５】
また、Ａｌ膜４４をより長時間放置した場合、またはＡｌ膜４４に水洗処理を施した場合には、Ａｌ自然酸化膜４６の膜厚は１ｎｍを越える場合がある。これらの場合には、５００℃以上の熱処理を行えば、ＣｕをＡｌ膜４４中に拡散させることができる。
【０２５６】
熱処理の温度が高温の場合、素子などに対しての熱負荷が大きくなるので、ＲＴＰ（Rapid Thermal Process）のように高温短時間の熱処理法が望ましい。ＲＴＰであれば、素子などの劣化を抑制できる。なお、熱処理の温度は５４８℃（Ａｌの共晶点温度）未満にする必要がある。
【０２５７】
θ層３７を形成した後は、図１２（ｄ）に示すように、配線溝４２の外部の余剰なＡｌ膜４４、Ｃｕ膜４５およびＡｌ自然酸化膜４６をＣＭＰにて除去する。本実施形態の場合、Ａｌ膜４４、Ｃｕ膜４５を除去する際に、Ａｌ自然酸化膜４６も同時にするので、工程数は増加しない。この後、パッシベーション膜を形成する工程が続く。
【０２５８】
以上述べたように本実施形態では、Ａｌ膜４４上にＡｌ自然酸化膜４６が存在する場合でも、Ａｌ自然酸化膜４６を除去せずにＣｕ膜４５を形成し、そして熱処理によってＡｌ自然酸化膜４６を部分的に破壊しつつＣｕをＡｌ膜４４中に拡散させることによって拡散障壁層４７を形成する。
【０２５９】
そのため、Ａｌ膜４４の形成終了後からＣｕ膜の形成開始前までの間に、Ａｌ自然酸化膜４６が形成されても良く、したがってＡｌ膜４４の形成後にＡｌ膜４４を通常の空気雰囲気中に放置しておいても構わない。
【０２６０】
また、水洗処理等の通常の洗浄後に、Ａｌ自然酸化膜４６を除去する必要がなくなる。さらに、Ａｌ膜４４の表面を積極的に酸化させる処理、例えばプラズマ酸化処理、酸素雰囲気中での熱処理後に、Ａｌ膜４４の表面に形成された酸化膜を除去する必要がなくなる。
【０２６１】
また、Ｃｕ膜４５の形成前にＡｌ自然酸化膜４６だけを除去する工程が不要になることから、製造プロセスの簡略化を図ることができる。さらに、Ａｌ膜４４とＣｕ膜４５とを真空中で連続的に成膜するための成膜装置、あるいはＡｌ自然酸化膜４６をエッチングするための機構を備えた成膜装置が不要になるため、製造コストの削減化を図ることもできる。
【０２６２】
（第１６の実施形態）
図１４は、本発明の第１６の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、図１２と対応する部分には、図１２と同一符号を付してあり、詳細な説明は省略する。
【０２６３】
本実施形態は、Ａｌ配線の形成後にθ層４５を形成する例である。まず、周知の方法に従って、図１４（ａ）に示すように、素子が集積形成されたシリコン基板上（不図示）上に配線溝４２を有する層間絶縁膜４１、ライナー膜４３およびＡｌ配線４４を形成する。
【０２６４】
次にＡｌ成膜チャンバ内のシリコン基板を一旦大気に晒してからＣｕ成膜チャンバ内に移し、図１４（ｂ）に示すように、Ｃｕ膜４５を形成する。このとき、シリコン基板が一旦大気に晒されるので、Ｃｕ膜４５は図１４（ｂ）に示すようにＡｌ自然酸化膜４６を介してＡｌ配線４４上に形成されることになる。
【０２６５】
次に図１４（ｃ）に示すように、第１５の実施形態と同様の熱処理によってＣｕ膜４４中のＣｕをＡｌ配線４４中に拡散させ、Ａｌ配線４４の粒界に拡散障壁層４７を選択的に形成する。
【０２６６】
この後は、第１５の実施形態と同様に、Ｃｕ膜４５およびＡｌ自然酸化膜４６をＣＭＰにより除去する工程、パッシベーションを形成する工程が続く。
【０２６７】
本実施形態も第１５の実施形態と同様に、Ａｌ自然酸化膜４６だけを除去するためのエッチング工程を追加することなく、Ａｌ配線４４中にθ層４７を形成でき、第１５の実施形態と同様の効果が得られる。
【０２６８】
【発明の効果】
以上詳説したように本発明（請求項１〜１３）によれば、接続孔内の導電膜に関しては、その結晶粒界に選択的に第２物質を析出でき、配線抵抗の増加の原因である結晶粒内での第２物質の析出を防止できるので、配線抵抗の増加を招かずに、Ｂｌｅｃｈの臨界長以下の微細配線に分断されたエレクトロマイグレーション耐性の高い配線を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の前半の製造方法を示す工程断面図
【図２】本発明の第１の実施形態に係る半導体装置の後半の製造方法を示す工程断面図
【図３】本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図
【図４】本発明の第８の実施形態に係る半導体装置の製造方法を示す工程断面図
【図５】本発明の第１１の実施形態に係る半導体装置の製造方法を示す工程断面図
【図６】本発明の第１２の実施形態に係るＡｌ配線の形成方法を示す工程断面図
【図７】本発明の第１３の実施形態に係る半導体装置の製造方法の前半を示す工程断面図
【図８】本発明の第１３の実施形態に係る半導体装置の製造方法の後半を示す工程断面図
【図９】シミュレーションに用いた配線の要素モデルを示す図
【図１０】θ層の厚さを０．５μｍとした場合のカソード端のＥＭストレスとＥＭＩストレス時間との関係を示す図
【図１１】平均層厚Ｌθの異なる各Ａｌ配線のＴＴＦの（Ｄθ／ＤAl）／Ｌθの依存性を示す図
【図１２】本発明の第１５の実施形態に係る半導体装置の製造方法を示す工程断面図
【図１３】ＣｕをＡｌ膜中に拡散させるために必要な熱処理温度とＡｌ自然酸化膜の膜厚との関係を示す図
【図１４】本発明の第１６の実施形態に係る半導体装置の製造方法を示す工程断面図
【符号の説明】
１…層間絶縁膜
２…配線溝
３…ライナー膜（ＴｉＮ膜、Ｎｂ膜）
４，４ａ…Ａｌ膜（Ａｌ配線）
５…結晶粒界
６…Ｃｕ膜（拡散源膜）
７ａ，７ｂ…θ層（ＣｕＡｌ2 層）
８…パッシベーション膜
９…ライナー膜
１０…Ａｌ膜
１１…Ｃｕ膜（拡散源膜）
１２…パッシベーション膜
１３…Ａｒイオン
１４…ダメージ層
１５…混合層
１６…自然酸化膜
２１…層間絶縁膜
２２…配線溝
２３…Ａｌ膜（Ａｌ配線）
２４…結晶粒界
２５…Ｃｕ膜（拡散源膜）
２６…拡散障壁層
２７…自然酸化膜
２８…結晶欠陥
２９…Ｃｕ固溶層
３１…層間絶縁膜
３２…Ａｌ膜（Ａｌ配線）
３３…自然酸化膜
３４…Ｃｕ膜
３５…θ層（拡散障壁層）
４１…層間絶縁膜
４２…配線溝
４３…ライナー膜
４４…Ａｌ膜（Ａｌ配線）
４５…Ｃｕ膜（拡散源膜）
４６…自然酸化膜
４７…拡散障壁層
【発明の属する技術分野】
本発明は、エレクトロマイグレーション耐性の改善を図った半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化および高性能化に伴って、配線の微細化や、配線の多層化が進んでいる。また、配線材料としては、加工が容易で比較的比抵抗が低いＡｌが従来から用いられている。
【０００３】
しかし、配線の微細化や多層化により、以下のような配線問題が顕在化している。すなわち、微細化によって配線断面積は小さくなる一方であるが、信号電流の低減化が図られていないため、電流密度が増加し、エレクトロマイグレーション（ＥＭ）による断線や短絡が大きな問題となっている。
【０００４】
このような問題を解決するために、Ａｌ配線内にＡｌに対しての拡散障壁層を形成し、Ａｌ配線をＢｌｅｃｈの臨界長以下の微細配線に分断することが提案されている。
【０００５】
この方法は、配線長が一定以下、つまりＢｌｅｃｈの臨界長以下になると、配線内の応力勾配に起因する原子拡散と電流による原子の拡散とが釣り合って、ＥＭによるＡｌ原子のドリフトが生じなくなるという現象（Ｉ．Ａ．Ｂｌｅｃｈ，Ｅ．Ｋｉｎｓｂｏｒｎ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，２５，３２７（１９７５）））に基づいたものである。
【０００６】
このような配線構造の形成方法としては、配線溝内に埋込み形成されたＡｌ配線上にＣｕ膜を堆積し、次に熱処理によりＣｕ膜中のＣｕまたはＡｌＣｕ化合物をＡｌ配線中に拡散させ、Ａｌの結晶粒界にＣｕ等を析出させることによって、Ａｌ配線を拡散障壁層によりＢｌｅｃｈの臨界長以下の微細Ａｌ配線に分断する方法が知られていた。
【０００７】
しかしながら、この種の形成方法には以下のような問題があった。すなわち、体拡散によりＣｕ等はＡｌ結晶粒界だけではなく、Ａｌ結晶粒内にも多く高濃度に固溶および析出し、これにより配線抵抗が増大してしまう。
【０００８】
このようなＡｌ結晶粒内へのＣｕ等の析出は、Ａｌ配線をＣＭＰ法にて埋め込み形成する際に生じたＡｌ配線表面の欠陥に、ＡｌＣｕ化合物が形成されることによっても起こり、これもまた配線抵抗の増大の問題を引き起こす。
【０００９】
また、Ａｌ結晶粒内にＣｕ等が析出することにより、Ａｌ結晶粒界に十分な量のＣｕ等が析出しなくなり、これにより拡散障壁層の生成が抑制され、目的であるＥＭ耐性の向上を図れなくなる。
【００１０】
さらに、Ａｌ結晶粒内に析出したＣｕ等が導通時のＦｌｕｘ Ｄｉｖｅｒｇｅｎｃｅの発生起点となり、逆にＥＭ耐性が低下する恐れもあった。
【００１１】
【発明が解決しようとする課題】
上述の如く、配線の微細化が進むと、ＥＭによる断線や短絡が大きな問題となる。そこで、ＥＭ耐性を改善するために、Ｃｕやその化合物をＡｌ配線中に拡散させ、Ａｌ結晶粒界にＣｕを析出させることによって、Ａｌ配線をＣｕ拡散障壁層によりＢｌｅｃｈの臨界長以下の微細Ａｌ配線に分断する方法が提案されていた。
【００１２】
しかしながら、この方法では、例えば、Ｃｕ等はＡｌ結晶粒界だけではなく、Ａｌ結晶粒内にも多く高濃度に固溶および析出し、これにより配線抵抗が増大するという問題があった。
【００１３】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、配線抵抗の増加を招かずに、Ｂｌｅｃｈの臨界長以下の微細配線に分断されたエレクトロマイグレーション耐性およびストレスマイグレーション耐性の高い埋込み構造（ダマシン構造）の配線を形成することができる半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、この層間絶縁膜に接続孔を形成する工程と、前記接続孔の内部を、ＡｌまたはＡｌ合金膜からなる第１物質で形成され、前記接続孔の深さよりも厚く、かつ結晶粒界を有する導電膜で埋め込む工程と、前記導電膜上に、前記第１物質に対しての拡散障壁層となる、Ｃｕ，ＣｕとＡｌの合金，ＡｌとＴｉの合金，ＡｌとＨｆの合金，ＡｌとＴａの合金，ＡｌとＮｂの合金，またはＡｌとＣｏの合金膜からなる第２物質で形成された拡散源膜を形成する工程と、前記接続孔内の前記導電膜に関して、前記拡散源膜の成膜と同時または成膜後に、前記結晶粒界に前記第２物質を選択的に拡散させることによって、前記結晶粒界に前記第１物質に対しての拡散障壁層を選択的に形成し、前記拡散障壁層により前記接続孔内の前記導電膜を長さがＢｌｅｃｈの臨界長以下の複数の領域に分断する工程と、前記接続孔の外部の前記導電膜および前記拡散源膜をＣＭＰ法により除去して、前記接続孔内の内部に前記導電膜からなる配線を形成する工程とを有することを特徴とする。
【００１６】
本発明によれば、接続孔の内部を、該接続孔の深さよりも厚い配線としての第１物質からなる導電膜で埋め込むことで、第２物質（拡散障壁層の材料）を拡散させる際に、接続孔外部の導電膜の結晶粒内に第２物質が高濃度に固溶および析出しても、接続孔内部の導電膜の結晶粒内にまで第２物質の析出が進行することを防止できる。一方、結晶粒界部には、拡散障壁層の構成材料である第２物質の拡散（粒界拡散）が結晶粒内の拡散（体拡散）に比べて極めて速いことを利用することにより、接続孔底部まで拡散障壁層を形成することが可能となる。
【００１７】
すなわち、接続孔内の導電膜に関しては、その結晶粒界に選択的に第２物質を析出でき、配線抵抗の増加の原因である結晶粒内での第２物質の析出を防止できる。したがって、本発明によれば、配線抵抗の増加を招かずに、微細配線に分断されたエレクトロマイグレーション耐性の高い配線を形成することができるようになる。
【００１８】
一方、配線と層間絶縁膜との熱膨張係数差に起因するストレスマイグレーションは、初期に形成されたボイドに空孔（vacancy）が拡散し、そのボイドに空孔が集積することによって配線が断線するという配線不良である。
【００１９】
このような配線欠陥は、空孔の長距離拡散を抑制することによって、防止することができる。したがって、本発明のように結晶粒界に第２物質を拡散させ、第２物質からなる拡散障壁層によって配線を微細配線に分断すれば、この拡散障壁層により空孔の長距離拡散を抑制できるので、ストレスマイグレーション耐性の高い配線を得ることができるようになる。また、先に説明したように、このような拡散障壁層を形成しても、配線抵抗が増加することはない。
【００２２】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００２３】
（第１の実施形態）
図１および図２は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【００２４】
まず、図１（ａ）に示すように、素子が集積形成されたシリコン基板（不図示）上にＳｉＯ2 からなる層間絶縁膜１を形成した後、この層間絶縁膜１の表面に配線幅および深さがそれぞれ０．４μｍの配線溝２および０．３５μｍφのヴィアホール（不図示）をＰＥＰおよびＲＩＥを用いて形成する。その後、ヴィアホール内をＷ膜（Ｗヴィア）で埋め込み。このＷヴィアは素子と接続する。
【００２５】
次にスパッタ装置のチャンバ内に上記シリコン基板を導入した後、図１（ｂ）に示すように、層間絶縁膜１の表面にＴｉＮからなるライナー膜３をスパッタ形成し、続いてスパッタターゲット・基板間距離を長く設定した異方性の高いスパッタ法により、同図（ｂ）に示すように、Ａｌ配線となる厚さ４００ｎｍのＡｌ膜（第１層Ａｌ膜）４を全面に形成する。
【００２６】
ここで、Ａｌ膜４は、Ｃｕ等の不純物を添加しない純Ａｌ膜である。また、Ａｌ膜４の成膜時のチャンバの真空度は例えば５×１０-6Ｐａ、チャンバ内のＡｒ（スパッタ粒子）圧力は例えば３×１０-1Ｐａとする。なお、図中、５はＡｌ膜４の結晶粒界を示している。
【００２７】
次に図１（ｃ）に示すように、真空を破ることなく同一装置内の別のチャンバ内で、Ａｌ配線となる厚さ４００ｎｍの別のＡｌ膜（第２層Ａｌ膜）４をシリコン基板を４５０℃の高温に加熱しながら（リフロースパッタ法により）全面に形成する。この別のＡｌ膜４も純Ａｌ膜である。
【００２８】
この状態で取り出した試料をＴＥＭ（Transmission Electron Microscope）により解析したところ、Ａｌ膜４全体の構造は第２層Ａｌ膜４を高温で形成した結果、結晶粒径は２〜８μｍに成長して熱的に安定し、配線溝２内のＡｌ膜４はバンブー構造を呈し、粒界三重点はほとんど観察されなかった。
【００２９】
次に図２（ｄ）に示すように、真空を破ることなく同一装置内の別のチャンバ内で、シリコン基板を加熱し基板温度（成膜温度）が高温に達した後、成膜速度１ｎｍ／秒でもって厚さ１００ｎｍのＣｕ膜６をＡｌ膜４上に形成する。このＣｕ膜６は純Ｃｕ膜である。
【００３０】
この段階の試料をＴＥＭにより解析したところ、Ａｌ膜４の結晶粒界には拡散障壁層であるθ層（ＣｕＡｌ2 層）７ａ、Ａｌ膜４の結晶粒内にはθ層７ｂがそれぞれ形成されていることを確認した。なお、この試料では成膜温度を２５０℃とした。
【００３１】
ここで、結晶粒界に形成されたθ層７ａは配線溝２の底まで達しており、その間隔はＢｌｅｃｈの臨界長以下の３０μｍ以下であった。一般にＢｌｅｃｈ長は電流密度に反比例して増加するため、実用条件におけるＢｌｅｃｈ長は今回の値よりも１０倍程度長くなることにより、実用度は極めて高くなる。
【００３２】
一方、結晶粒内に形成されたθ層７ｂはＡｌ膜４の表面にしか形成されておらず、θ層７ｂは配線溝２内部のＡｌ膜４の結晶粒内にまでは達していなかった。なお、Ｃｕ膜６の成膜温度を４００℃以上にした場合には、θ層７ｂおよびＣｕ固溶層２９（Ｃｕ高濃度固溶領域）は配線溝２内部にまで達した。また、Ｃｕ固溶層２９はさらに内部に進行していた。
【００３３】
次に図２（ｅ）に示すように、配線溝２外部のＡｌ膜４およびＣｕ膜６をＣｕ用のスラリー（例えばキナルジン酸、過酸化水素、コロイダルシリカ、水など）を用いてＣＭＰ法にて研磨除去することによって、配線溝２内部にθ層７ａによりＢｌｅｃｈの臨界長以下の微細Ａｌ配線に分断されたＡｌ配線４を埋込み形成する。このＡｌ配線４は、Ｗヴィア（不図示）によりシリコン基板に集積形成された素子に電気的に接続されている。この後、洗浄を行う。
【００３４】
ここで、Ａｌ膜４の表面の結晶粒内に形成されたθ層７ｂおよびＣｕ固溶層２９が除去されるので、Ａｌ配線４の結晶粒内には配線抵抗の増加の原因となるθ層７ｂは存在しない。実際、電子線回折、Ｘ線回折により調べたところ、θ層７ｂの存在は確認されなかった。
【００３５】
また、Ａｌ配線４中のＣｕ濃度をＥＤＸ（Energy Dispersive X-ray Spectroscopy）により分析したところ、平均濃度は１０ｗｔ％であったが、結晶粒内のポイント分析では成膜温度４００℃の場合で１ｗｔ％であった。この分析結果から、Ｃｕ拡散により、結晶粒界には、θ層７ａまたはＣｕ濃縮層等の拡散障壁層の形で、多量のＣｕが偏析していることが明らかになった。すなわち、Ａｌ配線４はθ層７ａ、Ｃｕ濃縮層またはこれらの両方からなる拡散障壁層によってＢｌｅｃｈの臨界長以下の微細Ａｌ配線に分断されていることが明らかになった。
【００３６】
ここでは、配線溝２外部のＡｌ膜４およびＣｕ膜６をドライエッチングではなくＣＭＰにより除去した。その理由は、θ層７ｂをドライエッチングすると蒸気圧が低い反応生成物が生じ、この反応生成物が残ってしまうからである。
【００３７】
最後に、図２（ｆ）に示すように、厚さ８００ｎｍのパッシベーション膜８を全面に形成する。このとき、パッシベーション膜８の成膜に先立って、酸素プラズマ処理によりＡｌ配線４の表面を処理する。
【００３８】
この酸素プラズマ処理は、θ層７ａの表面に薄い酸化膜（不図示）を形成し、Ａｌ配線４の表面に存在する酸化膜の状態を均一化することにより、耐ヒロック性を向上するための処理である。
【００３９】
なお、上記薄い酸化膜は、酸素プラズマ処理以外の他の方法により形成しても良く、例えばパッシベーション膜８を形成するためのＳｉ系ガスの導入する前に酸素ガスを導入して形成しても良い。この場合、酸化プロセス温度は低いほうが望ましく例えば３００℃以下、さらに望ましくは２５０℃以下である。
【００４０】
以上述べたように本実施形態によれば、Ａｌ配線４の結晶粒内には配線抵抗の増加の原因となるθ層７ｂおよびＣｕ固溶層２９を形成せずに済むので、これにより配線抵抗の増加を招かずに、Ｂｌｅｃｈの臨界長以下の微細Ａｌ配線に分断されたエレクトロマイグレーション耐性の高いＡｌ配線４を実現できるようになる。
【００４１】
また、本発明者らは、上記製造方法において、Ｃｕ膜６の成膜温度を色々変えて試料を形成し、各試料のＡｌ配線４の配線抵抗を四端子法を用いて室温にて測定した。
【００４２】
さらに、各試料のＡｌ配線４に２２５℃、２ＭＡ／ｃｍ2 の導通試験を行ってＥＭ耐性を評価してみた。なお、試験配線はＷヴィアで両終端しており、Ｗヴィアを介して４端子パッドに接続されている。図中、×印は１００時間未満で配線破断が生じこと、丸印は１００時間以上２００時間未満で配線破断が生じたこと、二重丸は２００時間以上経っても配線破断が生じなかったことを示している。
【００４３】
さらにまた、総配線長３０ｍｍのＡｌ配線４を４００℃に２０分間保持することにより高温保持試験を行った。その評価は、高温保持試験後に生じたヒロックの数、より詳細には１ｍｍ配線長当たりに存在する径５００ｎｍ以上のヒロックの数で行った。
【００４４】
以上の結果を下記の表１に示す。なお、表１には、比較例として、配線用の導電膜としてＡｌ−０．５ｗｔ％Ｃｕ合金膜、成膜方法としてリフロースパッタ法を用いて形成したＣｕ添加Ａｌ合金膜からなる埋め込み配線についての評価結果も載せてある。
【００４５】
【表１】
表１から、Ｃｕ膜６の成膜温度（Ｃｕ成膜温度）が１５０℃以上の高温の場合にはＥＭ耐性が向上し、２５０℃以上の高温の場合にはＥＭ耐性は極めて向上していることが分かる。これはＣｕ膜６を高温で形成すると、Ｃｕ膜６中のＣｕがＡｌ膜４の結晶粒界に析出し、Ａｌに対しての拡散障壁層（θ層７ａ、Ｃｕ濃縮層２９またはこれらの両層）が形成されるからである。
【００４７】
また、表１から、４００℃の高温においてもＥＭ耐性の劣化は起きないが、配線抵抗は増大することが分かる。これは４００℃以上の高温では配線溝２内のＡｌ膜４の結晶粒内にもθ層７ｂが形成されるからである。しかし、３５０℃以下であれば、ＥＭ耐性の劣化および配線抵抗の増大が起こらないことが分かる、
以上の結果から、Ｃｕ成膜温度の好ましい温度範囲は１５０℃以上４００℃以下、より好ましくは２５０℃以上３５０℃以下であることが分かった。また、このより好ましい温度範囲では、高温保持試験の結果も良く、ヒロックの発生を十分に抑制できることが分かる。すなわち、ストレスマイグレーション（ＳＭ）耐性の向上を図れることが分かる。これは、拡散障壁層により空孔の長距離拡散が十分に抑制されるからである。
【００４８】
また、無加熱成膜のＡｌ膜に同様なＣｕ膜の成膜を行ったところ、Ａｌ膜の結晶粒界にＣｕ等の拡散が進行せず、またＥＭ試験を行った結果、２０時間以内で破断した。これは、Ｃｕ膜の成膜時にＡｌ結晶粒の成長が同時に進行するため、ＣｕがＡｌ膜の結晶粒界の深部に到達できなかった結果である。
【００４９】
以上のことから、Ｃｕ膜を形成する前に、Ａｌ膜の結晶粒が十分に成長する必要があり、つまり結晶粒径の大きさが熱的に安定する必要があり、最低でもＡｌに対しての拡散障壁層の成膜温度以上（Ｃｕのドーピング温度）の熱処理を行う必要がある。
【００５０】
なお、本実施形態では、Ａｌ膜の加熱成膜（リフロースパッタ）によりＡｌ膜の成膜中に結晶粒成長を行ったが、例えばＡｌ膜の成膜後にＡｌ膜を加熱することにより結晶粒成長を行うなど他の方法によって行っても良い。
【００５１】
また、本実施形態では、純Ａｌを用いたリフローＡｌ膜の場合について説明したが、Ｓｉの含有量が１％程度、Ｃｕの含有量が０．５〜数％程度のＡｌを用いたリフローＡｌ膜の場合についても同様な結果が得られた。
【００５２】
また、本実施形態では、拡散源膜として、単一元素（Ｃｕ）からなる膜（Ｃｕ膜）を用いた場合について説明したが、複数元素例えばＡｌ−Ｃｕ合金からなる膜を用いても同様な効果が得られる。この場合、Ｃｕ濃度は３３ａｔ．％以上が望ましい。
【００５３】
また、本実施形態では、Ａｌ膜４、Ｃｕ膜６の成膜方法としてスパッタ法を用いた場合について説明したが、その代わりに抵抗加熱蒸着法，ＩＣＢ法またはＭＯＣＶＤ法を用いても良い。さらにまた、プロセス起因の汚染を防止できるなら、高圧力埋込み法を用いても良い。
【００５４】
また、本発明者らの研究によれば、特にＣｕ膜６の成膜方法としては、自己維持スパッタ法のように飛来粒子エネルギーの高い成膜方法を用いると、拡散障壁層のプロセス温度の低減化を図れることが判明した。
【００５５】
なお、本実施形態では、配線溝２内にＡｌ配線４を直接形成したが、配線溝２内にバリア膜（例えばＴｉＮ膜、Ｔｉ膜、ＴｉＮ／Ｔｉ膜、ＴｉＷ膜）や、Ａｌリフロー用のライナー膜（例えばＴａ膜、Ｎｂ膜、ＴａＡｌ膜）等の下地膜を形成してからＡｌ配線４を形成しても良い。
【００５６】
（第２の実施形態）
まず、第１の実施形態で説明した製造方法に従って、図２（ｆ）の構造の半導体装置を製造する。ただし、Ｃｕ成膜温度は４００℃に変更する。次にＰＥＰ、ＲＩＥにてパッシベーション膜８にパッドを開口した後、アセンブリを行う。最後に、１５時間のエージング処理を行う。すなわち、アセンブリ後の最終工程でエージング処理を行う。
【００５７】
本発明者らは、上記製造方法において、エージング処理の温度（エージング温度）を色々変えて試料を作成し、各試料のＡｌ配線の配線抵抗を四端子法を用いて室温にて測定した。さらに、２２５℃、２ＭＡ／ｃｍ2 の導通試験を行ってＥＭ耐性の評価を行った。これらの結果を以下の表２に示す。なお、本ＥＭ試験配線は、その両端がＷヴィア（via）で終端された構造のものである。
【００５８】
【表２】
表２から、Ｃｕ成膜温度が４００℃という高温であっても、適切なエージング処理を施すことにより、配線抵抗を低くできることが分かる。配線抵抗が低下する理由は、適切なエージング処理を施すことにより、Ａｌ配線４の結晶粒内に固溶していたＣｕが結晶粒界の拡散障壁層に再析出するからである。
【００６０】
また、エージング温度は、Ｃｕの拡散速度の点およびＣｕ固溶量の低減化の点から１２０℃以上３５０℃以下が望ましく、さらに結晶粒内のＣｕ量の低減化の点を考慮するとＧＰゾーンの固溶限以上である２００℃程度がより望ましい。
【００６１】
表３に、エージング温度が２００℃の場合におけるエージング処理の処理時間（エージング時間）と配線抵抗との関係を示す。
【００６２】
【表３】
エージング時間はＡｌ配線４の結晶粒界におけるＣｕ濃度が一定になれば十分であり、つまりＡｌ配線４の配線抵抗が一定になれば十分であり、エージング温度により異なるが一般には１５時間以上が望ましい。
【００６４】
なお、本実施形態では、Ｃｕ成膜温度が４００℃の場合について説明したが、４００℃以外の温度の場合にもエージング処理を施したほう良い結果が得られることを確認した。
【００６５】
（第３の実施形態）
図３は、本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、図１および図２と対応する部分には図１および図２と同一符号を付してあり、詳細な説明は省略する。
【００６６】
まず、第１の実施形態の図１（ａ）から図２（ｅ）までの工程を行う。ただし、Ｃｕ成膜温度は４００℃とする。また、Ｃｕ膜６の成膜は基板温度がほぼ４００℃に到達したら開始する。その他の条件は、第１の実施形態と同じである。なお、Ｃｕ成膜温度は第１の実施形態で説明したように、望ましくは１５０℃以上４００℃以下、より望ましくは２５０℃以上３５０℃以下である。
【００６７】
次に図３（ａ）に示すように、ＰＥＰおよびＲＩＥを用いてＡｌ配線４上のパッシベーション膜８にヴィアホールおよびこれに繋がった配線溝を形成し、続いてヴィアホール底のＡｌ配線４の表面の自然酸化膜をプラズマクリーニングにより除去した後、上記ヴィアホールおよび配線溝の内面を被覆するように厚さ１５ｎｍのライナー膜９をスパッタ法により全面に形成する。
【００６８】
ここでは、ライナー膜９としてＴｉＮ膜、Ｎｂ膜、ＣｕＡｌ合金膜を用い、３種類の試料を作成する。
【００６９】
次に図３（ｂ）に示すように、真空を破ることなく別のチャンバ内で、ヴィアホールおよび配線溝の内部を充填するように、Ａｌ配線となる厚さ８００ｎｍのＡｌ膜１０をスパッタ法を用いて全面に形成し、続いて真空を破ることなく別のチャンバ内で、Ａｌ膜１０上に成膜温度４００℃でもって厚さ１００ｎｍのＣｕ膜１１をスパッタ法により形成する。なお、Ｃｕ成膜温度は第1の実施形態で説明したように１５０℃以上３５０℃以下であることが好ましい。
【００７０】
ここで、Ａｌ膜１０は２ステップで形成した。すなわち、まず、厚さ４００ｎｍの第１Ａｌ膜を室温でスパッタ法により形成し、続いて厚さ４００ｎｍの第２Ａｌ膜をシリコン基板を４５０℃の高温に加熱しながらスパッタ法により（リフロースパッタ法により）形成した。
【００７１】
また、各膜（第１Ａｌ膜、第２Ａｌ膜、Ｃｕ膜１１）を形成する各チャンバの到達真空度を５×１０-6Ｐａ以下に設定し、かつチャンバ間の移動を３分以内で行う。これにより、各金属膜の表面に酸化膜が形成されずに済み、Ｃｕの拡散が妨げられることは一切なくなる。
【００７２】
この結果、図３（ｂ）に示すように、Ａｌ膜１０の結晶粒界にはθ層（ＣｕＡｌ2 層）７ａ、Ａｌ膜１０の結晶粒内にはθ層７ｂがそれぞれ形成される。さらに、θ層７ａは配線溝の底まで達し、その間隔はＢｌｅｃｈの臨界長以下あり、一方、θ層７ｂはＡｌ膜１０の表面にしか形成されておらず、ヴィアホールおよび配線溝内のＡｌ膜１０にまでは達していなかった。
【００７３】
次に図３（ｃ）に示すように、パッシベーション膜８に形成したヴィアホールおよび配線溝の外部のＡｌ膜１０およびＣｕ膜１１をＣｕ用のスラリー（例えばキナルジン酸、過酸化水素、コロイダルシリカ、水）を用いてＣＭＰ法にて研磨除去することによって、ヴィアホールおよび配線溝の内部にθ層７ａによりＢｌｅｃｈ臨界長以下の微細Ａｌ配線に分断され、Ａｌ配線４と電気的に接続するＡｌ配線１０を埋込み形成する。
【００７４】
ここで、Ａｌ膜１０の表面の結晶粒内に形成されたθ層７ｂが除去されるので、Ａｌ配線１０の結晶粒内には配線抵抗の増加の原因となるθ層７ｂは存在しない。
【００７５】
次に図３（ｄ）に示すように、厚さ８００ｎｍのパッシベーション膜１２を全面に形成する。最後に、ＰＥＰ、ＲＩＥにてパッシベーション膜１２にパッドを開口した後、アセンブリを行う。
【００７６】
本発明者らは、以上述べた方法に従って、配線長が２００μｍのＡｌ配線４と配線長が２００μｍのＡｌ配線１０とを交互に形成し、総配線長が２ｍｍのチェーン構造の配線（試料）を形成し、その試料を２２５℃、２ＭＡ／ｃｍ2 の導通試験により評価した。なお、本ＥＭ試験配線は、パッドと接続する部分であるその両端がＷヴィア（via）で終端された構造のものである。
【００７７】
その結果、ライナー膜９の種類（ＴｉＮ膜、Ｎｂ膜、ＣｕＡｌ合金膜）によらず、１００時間の試験後であっても配線抵抗の上昇は初期配線抵抗の１０％以下であった。
【００７８】
また、試験後、ライナー膜９としてＣｕＡｌ合金膜を用いた試料を解体検査した結果、Ａｌ配線４，１０中にＣｕは固溶していた。
【００７９】
以上の結果から、本発明によれば、ライナー膜の存在の有無に関係なく、信頼性の高い多層Ａｌ配線を形成できることが明らかになった。
【００８０】
（第４の実施形態）
本実施形態が第１の実施形態と異なる点は、拡散障壁層を形成するための拡散源膜として、Ｃｕ膜の代わりに、高融点金属(例えばＴｉ、Ｈｆ、Ｔａ、Ｎｂ、Ｃｏ)とＡｌとの化合物膜（例えばＨｆＡｌ3 膜、ＴａＡｌ3 膜、ＮｂＡｌ3 膜、Ｃｏ4 Ａｌ3 膜、ＴｉＡｌ3 膜）を用いたことにある。Ｈｆ、Ｔａ、Ｎｂ、Ｃｏは、Ａｌ膜の結晶粒界に優先的に拡散する高融点金属である。
【００８１】
本実施形態では、これらの化合物膜の膜厚、成膜速度をそれぞれ１００ｎｍ、１ｎｍ／秒とし、第１の実施形態のＣｕ膜６のそれらと同じにした。また、Ａｌ膜４の表面酸化によるＡｌリフローの悪化およびＡｌ膜４中への高融点金属の拡散抑制を防止するために、Ａｌ膜４の成膜工程、各種化合物膜の成膜工程および試料の搬送は５×１０-5Ｐａ以下の高真空下で行った。その他は第１の実施形態と同じである。
【００８２】
表４〜表８に、各試料について第１の実施形態と同じ各種試験を行った結果を示す。
【００８３】
【表４】
【表５】
【表６】
【表７】
【表８】
これらの表から、化合物膜の成膜温度を２５０℃以上に設定することにより、どの試料についてもＥＭ耐性を十分に高くできることが分かる。ただし、配線としてＡｌ配線を用いているので、配線信頼性保持の点から化合物膜の成膜温度は４５０℃以下であることが望ましい。
【００８９】
また、高温保持試験の結果についても、化合物膜の成膜温度を２５０℃以上に設定することにより、どの試料についてもヒロックの発生を完全に防止できることが分かる。
【００９０】
さらに、化合物膜の成膜温度を２５０℃以上に設定した場合において、４００度、２０分の高温保持試験を１０回繰り返した後の試料を調べたところ、どの試料においてもヒロックの発生は見られなかった。
【００９１】
すなわち、化合物膜の成膜温度を２５０℃以上に設定することにより高い熱的に安定性が得られ、これにより多層配線工程においても十分に高い配線信頼性が得られることを確認した。
【００９２】
なお、本実施形態では、化合物膜として１つの高融点金属とＡｌとからなる化合物膜を用いたが場合について説明したが、その代わりに２つ以上の高融点金属とＡｌとからなる化合物膜、あるいは２つ以上の高融点金属からなる化合物膜を用いても良い。
【００９３】
（第５の実施形態）
第１の実施形態において、Ｃｕ膜６の成膜速度（Ｃｕ成膜速度）は、Ｃｕの拡散時間を間接的に変化させるパラメータである。したがって、Ｃｕ成膜速度を制御することにより、拡散障壁層の厚み等を制御することができる。
【００９４】
そこで、本発明者らは、第１の実施形態において、Ｃｕ膜６（膜厚：１００ｎｍ）の成膜速度を色々変えて図２（ｆ）に示した構造の試料を作成し、各試料のＡｌ配線４の配線抵抗、ＥＭ耐を第１の実施形態と同様の試験を行って評価した。その結果を表９、表１０に示す。
【００９５】
【表９】
【表１０】
ただし、試料の作成に関し、Ａｌ膜４の表面酸化によるＡｌリフローの悪化およびＡｌ膜４中へのＣｕの拡散抑制を防止するために、Ａｌ膜４の成膜工程、Ｃｕ膜６の成膜工程および試料の搬送は５×１０-5Ｐａ以下の高真空下で行った。これは特にＣｕ膜６のように成膜速度が遅く、成膜に時間がかかる拡散源膜の場合に重要である。その他は第１の実施形態と同じである。
【００９８】
ここで、表面酸化をより効果的に防止するためには、スパッタ時にチャンバ内に導入するＡｒは高純度のものであることが好ましく、零点−９０℃以下のものが好ましい。
【００９９】
これらの表から、いずれのＣｕ成膜温度であってもＣｕ成膜速度が遅くなるに従って、言い換えれば、成膜時間が長くなるに従って、ＥＭ耐性は高く、配線抵抗は低くなることが分かる。また、Ｃｕ成膜温度に関しては高いほうが望ましいが、高温になると配線抵抗の増加を招く。
【０１００】
なお、本実施形態では、Ｃｕ成膜速度が一定の場合について説明したが、成膜中に成膜速度が変動することは何ら問題は無く、例えば成膜中に成膜速度を速めた場合には、成膜終了後に所定の時間だけ高温状態を保持すれば良い。
【０１０１】
（第６の実施形態）
本実施形態は、Ｃｕ膜の最適膜厚を規定するものである。Ｃｕ膜の膜厚（Ｃｕ膜厚）が薄すぎると、Ａｌ配線をＢｌｅｃｈ長以下の微細Ａｌ配線に分断するために必要な拡散障壁層を形成することが不可能となり、一方、Ｃｕ膜厚が厚すぎると、配線抵抗の増加を招く。したがって、Ｃｕ膜厚は重要なパラメータの１つである。
【０１０２】
そこで、本発明者らは、第１の実施形態において、Ｃｕ膜６の膜厚を色々変えて図２（ｆ）に示した構造の試料を作成した。
【０１０３】
ただし、Ｃｕ成膜速度は１ｎｍ／秒、Ｃｕ成膜温度は３００℃、配線溝の幅は１００μｍとした。その他は第１の実施形態と同じである。
【０１０４】
表１１に、各試料について第１の実施形態と同じ各種試験を行った結果、およびヴィアホールおよび配線溝の外部のＡｌ膜４を除去するために行ったＣＭＰの評価およびＡｌ配線４の平均Ｃｕ濃度を示す。
【０１０５】
ＣＭＰ評価は、ディッシング量（配線溝の深さに対する配線溝内から除去されたＡｌ膜の膜厚の百分率）により行った。また、平均Ｃｕ濃度は、Ａｌ配線４の２００μｍ□の領域についてＥＤＸにて分析して求めた。
【０１０６】
【表１１】
表１１において、３００℃におけるＡｌ中のＣｕの最大固溶量は、Ａｌ−Ｃｕ平衡状態図から０．５ｗｔ％程度であるので、平均Ｃｕ濃度がこの値を超えている試料は、拡散障壁層（ＣｕＡｌ2 層）によるものである。
【０１０８】
表１１から総合的に評価すると、Ａｌ膜厚が８００ｎｍの場合において、Ａｌ配線４内に十分な拡散障壁層を形成するためには、Ｃｕ膜厚は１０ｎｍ以上必要であり、また配線加工後の平均Ｃｕ濃度は望ましくは０．６ｗｔ％以上、さらに望ましくは１．２ｗｔ％以上であるが、配線抵抗の上昇を考慮すると８．０ｗｔ％以下が望ましい。
【０１０９】
ここではＡｌ膜厚が８００ｎｍの場合について説明したが、配線幅、配線深さが微細化することにより、Ａｌ膜厚、さらにはＣｕ膜厚が小さくなることは何等問題は無いが、Ａｌ配線にパターニングされた後のＣｕ濃度は上述した値であることが望ましい。
【０１１０】
以上のようにＡｌ配線内の平均Ｃｕ濃度が高いにもかかわらず、配線抵抗が低い理由は、分析の結果からＡｌ結晶粒内のθ層および固溶Ｃｕが少なく、これらが結晶粒界に析出していることが要因であることが分かった。例えば、Ｃｕ濃度が上述した値の場合の結晶粒内のＣｕ濃度は、ＥＤＸ分析の結果から０．５ｗｔ％以下であった。
【０１１１】
また、本実施形態の方法により形成したＡｌ配線に比べ、Ａｌ−５ｗｔ％合金ターゲットを用いたリフロースパッタによりＡｌ膜を成膜し、余剰なＡｌ膜をＣＭＰにて研磨除去して形成したＡｌ配線の比抵抗は４μΩｃｍ以上という非常に高い値であった。
【０１１２】
（第７の実施形態）
第１の実施形態では真空を破らずに各膜を形成したが、本実施形態ではヴィアホールおよび配線溝の内部を充填するようにＡｌ膜４を全面に形成した後、試料を大気に晒する。
【０１１３】
しかし、Ｃｕ膜６を形成する前に、Ａｌ膜４の表面をＲＦプラズマによりエッチングし、Ａｌ膜４の表面に形成された自然酸化膜等を除去する。上記エッチング時のチャンバの排気圧力は５×１０-6Ｐａ以下、投入電力は５００Ｗ、エッチング時間は３０秒とする。また、導入したＡｒガスの圧力は３×１０-1Ｐａとする。
【０１１４】
エッチング終了後、高真空を保持した状態で試料をＣｕ成膜チャンバに搬送し、そこで厚さ２００ｎｍのＣｕ膜６をＣｕ成膜温度３００℃でもって形成する。この後は第１の実施形態と同じである。
【０１１５】
本発明者らは、上記製造方法において、配線長が３ｍｍの単層配線の場合において配線幅を０．２〜１０μｍの範囲で色々変えて試料を形成し、各試料のＡｌ配線４に２２５℃、２ＭＡ／ｃｍ2 の導通試験を行った結果、２０００時間を超えてもいずれの試料においてもＡｌ配線４の配線抵抗の上昇は見られなかった。
【０１１６】
一方、Ｃｕ膜６を形成する前にＲＦエッチングを行わないことを除いて上記製造方法と同じ方法により形成した試料（比較例）のＡｌ配線４に同じ導通試験を行ったところ、配線幅が２μｍ以上の場合には１０００時間以前に配線抵抗は１０％以上も上昇した。
【０１１７】
本実施形態および比較例の試料を断面ＴＥＭ、ＥＤＸ分析により調べた結果、比較例の試料の場合、Ｃｕ膜６の成膜時にＡｌ膜４の表面に自然酸化膜が存在するためにＣｕの拡散が進行せず、配線信頼性を高めることができないことが判明した。一方、本実施形態の試料の場合には、ＲＦプラズマによるエッチングにより少なくとも粒界部表面の自然酸化膜が除去されていることが確認された。
【０１１８】
以上の結果から、Ｃｕ膜６の成膜時にＡｌ膜４の表面に自然酸化膜が存在すると、Ｃｕの拡散が進行しないので拡散障壁層の形成が妨げられ、配線信頼性を高められなくなることが明らかになった。
【０１１９】
したがって、Ａｌ膜４の成膜後、試料を大気開放あるいは低真空に晒した場合には、ＲＦプラズマ等によりＡｌ膜４の表面の自然酸化膜を除去し、表面洗浄化を行う必要がある。また、洗浄化後は酸素分圧、水蒸気分圧の低い５×１０-5Ｐａ以下の高真空中で試料をＣｕ膜成膜用のチャンバに搬送することが望ましい。
【０１２０】
なお、本実施形態では、Ｃｕ成膜温度が３００℃の場合について説明したが、他の温度の場合についても試料を大気開放等に晒した場合には表面洗浄化を行うことが好ましい。
【０１２１】
また、自然酸化膜を除去するためのＲＦプラズマによるエッチングを過剰に行うと、Ａｌ膜４中に結晶欠陥が生じた。その後、Ａｌ膜４上にＣｕ膜６を形成したところ、結晶欠陥を起点にθ層が形成され、ＣｕがＡｌ膜４の結晶粒内で消費された。その結果、Ａｌ膜４の結晶粒界へのＣｕの供給が不足し、Ａｌ膜４を横断する拡散障壁層を形成することができなかった。
【０１２２】
これを回避するため、各種の実験を行った結果、自然酸化膜の除去量の２倍以上のエッチング量、または１Ｗ／ｃｍ2 以上の電力を投入すると、Ａｌ膜４内に過剰の結晶欠陥が発生することが分かった。したがって、自然酸化膜の除去量の２倍未満のエッチング量、または１Ｗ／ｃｍ2 未満の電力を投入することが望ましい。
【０１２３】
また、自然酸化膜を除去するためのＲＦプラズマによるエッチングとしては、特にＲＦ−ＤＣ結合型（ＲＦ：１００ＭＨｚ）によるものが望ましい。その理由は、エネルギー粒子のエネルギー分布半値幅が小さくなり、エネルギーの揃った粒子でＡｌ膜４がエッチングされるため、Ａｌ膜４中に生じる結晶欠陥量が低減されるからである。これにより、Ｃｕ膜６中のＣｕがＡｌ膜４の結晶粒界に優先的に拡散し、Ａｌ膜４の結晶粒内のＣｕ固溶量およびθ層析出量を極力抑制できるようになる。
【０１２４】
上記問題は、Ａｌ膜４中に生じる結晶欠陥を除去することでも解決される。次の第８の実施形態ではこの結晶欠陥を除去する方法について説明する。
【０１２５】
（第８の実施形態）
図４は、本発明の第８の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【０１２６】
まず、第１の実施形態の図１（ａ）から図１（ｃ）までの工程を行う。次に図４（ａ）に示すように、ＣＭＰ法を用いて、層間絶縁膜１上に厚さ２００ｎｍのＡｌ膜４を残して平坦化する。このとき、Ａｌ膜４の表面には結晶欠陥２８が生じる。
【０１２７】
次に３００℃、３０分の熱処理により、ＣＭＰ法による平坦化工程で生じたＡｌ膜４中の結晶欠陥２８を除去する。このように結晶欠陥２８を除去することにより、結晶粒内のθ層の発生核サイトを除去できる。
【０１２８】
次に第７の実施形態と同様にＲＦプラズマによるエッチングによりＡｌ膜４の表面に形成された自然酸化膜を除去する。エッチング条件は、投入電力１Ｗ／ｃｍ2 、Ａｒ圧力３×１０-1Ｐａ、排気圧５×１０-6Ｐａである。
【０１２９】
この後、高真空を保ったまま試料をＣｕ成膜チャンバ内で、図４（ｂ）に示すように、Ａｌ膜４上に厚さ１００ｎｍのＣｕ膜６を高温成膜する。Ｃｕ膜６の成膜条件は、排気圧力１×１０-6Ｐａ、Ａｒ圧力３×１０-1Ｐａ、成膜速度１ｎｍ／秒、基板温度３００℃である。このとき、Ａｌ膜４の表面にθ層７ｂ、Ｃｕ固溶層２９が形成される。
【０１３０】
次に第１の実施形態と同様に、図４（ｃ）に示すように、θ層７ｂ、Ｃｕ固溶層２９を含む余剰なＣｕ膜６をＣＭＰ法により研磨除去し、Ａｌ配線４を埋め込み形成する。この後、第１の実施形態と同様に、厚さ８００ｎｍの層間絶縁膜を形成して完成する。
【０１３１】
以上述べた方法において、配線長を５ｍｍに固定し、配線幅を０．２〜１０μｍの範囲で変えてＡｌ配線４の抵抗測定を行ったところ、比抵抗換算後の抵抗変動率が０．５％以下という良好な結果が得られた。
【０１３２】
一方、本実施形態の方法から、ＣＭＰ法によるＡｌ膜４の平坦化工程を無くした方法で同様なＡｌ配線を形成し、同様の抵抗測定を行ったところ、抵抗変動率が１％程度という結果が得られた。
【０１３３】
このような結果になった理由は、Ａｌ膜４が平坦化されている場合には、配線溝上のＡｌ膜の膜厚は配線幅が異なっても同じとなり、一方、Ａｌ膜４が平坦化されていない場合には、配線溝上のＡｌ膜４の膜厚は配線幅が異なると同じにならなくなるからである。
【０１３４】
すなわち、本実施形態の場合には、Ａｌ膜４の平坦化工程により、配線溝の底からのＡｌ膜４とＣｕ膜６との界面までの距離が配線幅によらず一定になるので、抵抗変動率の値は小さくなる。
【０１３５】
次に本実施形態の変形例について説明する。図４では、層間絶縁膜１上に厚さ２００ｎｍのＡｌ膜４を残してＣＭＰ法にて平坦化したが、この変形例では配線溝２の外部のＡｌ膜４を全てＣＭＰ法にて除去し、埋め込みＡｌ配線４を形成する。
【０１３６】
次に本実施形態と同様に、３００℃、３０分の熱処理により、Ａｌ配線４中の結晶欠陥（不図示）を除去した後、ＲＦプラズマによるエッチングによりＡｌ膜４の表面に形成された自然酸化膜を除去する。
【０１３７】
次に高真空を維持した状態でさらにＡｌ膜（犠牲膜）を形成し、続いてこのＡｌ膜上に厚さ１００ｎｍのＣｕ膜６を成膜速度１ｎｍ／秒、成膜温度３００℃の条件でもって形成する。この後は本実施形態と同じである。この変形例のＡｌ配線４について、本実施形態と同様の抵抗変動率の測定を行ったところ、０．５％以下という結果が得られた。
【０１３８】
また、本実施形態および変形例の両端がＷヴィアで終端されたＡｌ配線４について、２２５℃、２ＭＡ／ｃｍ2 のＥＭ試験を行ったところ、２００時間経過後も抵抗変動率は５％以下という結果が得られ、本実施形態および変形例のＡｌ配線４ともに高い配線信頼性を示した。
【０１３９】
また、変形例の方法からＡｌ膜（犠牲膜）の形成工程を無くした方法（比較例）によりＡｌ配線４を形成し、同様のＥＭ試験を行った。その結果、２００時間経過後も抵抗変動率の上昇は見られず、配線信頼性は高かったが、比抵抗は４μΩｃｍという非常に高い値であった。
【０１４０】
比較例において、比抵抗が高くなった原因は、Ａｌ配線４の結晶粒内にＣｕが拡散して抵抗の高いＣｕ固溶層が発生したことに加えて、Ａｌ配線４の結晶粒内にθ層が発生したからである。
【０１４１】
一方、変形例において、比抵抗が低くなった原因は、Ｃｕの拡散時にＡｌ配線４上にＡｌ膜（犠牲膜）が存在し、配線部の結晶粒内へのＣｕの拡散が抑制され、Ｃｕ固溶層やθ層の発生を防止できたからである。
【０１４２】
なお、本実施形態ではθ層の発生核サイトとなる結晶欠陥を除去するために、３００℃、３０分の熱処理を行ったが、結晶欠陥が除去されるのであれば他の条件の熱処理を行っても良い。
【０１４３】
ただし、ヒロックの発生を抑制する観点およびＡｌ配線４のＳＭ耐性の劣化を抑制する観点から、熱処理温度は４５０℃以下であることが望ましい。また、図４（ａ）の工程で層間絶縁膜１上に残すＡｌ膜４の膜厚は、図４（ｃ）の工程で埋込み形成したＡｌ配線４の結晶粒内のＣｕ濃度が０．５ｗｔ％以下になるような値が望ましい。
【０１４４】
（第９の実施形態）
まず、第１の実施形態の図１（ａ）から図２（ｄ）までの工程を行う。ただし、Ｃｕ膜６は無加熱で形成する。それ以外は第１の実施形態と同じある。
【０１４５】
次にＣｕ膜６上に厚さ１０ｎｍの薄いＡｌ膜（酸化防止膜）を形成する。このとき、各金属膜の表面にＣｕ拡散の障壁となる自然酸化膜が生じないように、排気圧は５×１０-6以下に保つ。
【０１４６】
次に常圧フォーミングガス（１０％Ｈ2 −９０％Ｎ2 中での１０分間の熱処理により、Ａｌ膜４中にＣｕ膜の６Ｃｕを拡散させる。この後、第１の実施形態と同じ工程に従って、図２（ｆ）に示した構造のＡｌ配線４を形成する。
【０１４７】
本発明者らは、このような製造方法において、上記熱処理の温度または時間を色々変えて図２（ｆ）に示した構造のＡｌ配線４を形成し、各Ａｌ配線４に２２５℃、２ＭＡ／ｃｍ2 導通試験を行った。その結果を表１２、表１３に示す。
【０１４８】
【表１２】
【表１３】
表１２から熱処理温度は２００℃以上、熱処理時間は１０分以上が望ましいことが分かる。
【０１５１】
なお、Ｃｕ膜６上に形成した厚さ１０ｎｍのＡｌ膜は、熱処理時にＣｕ膜６が酸化されてＣｕの拡散が抑制されることを防止するためのものであり、酸化が抑制できるのであれば１０ｎｍ以外の他の膜厚であっても良い。Ａｌ膜の代わりにＴｉ膜、Ｔａ膜、Ｎｂ膜を用いた場合にも同様な良好な結果が得られた。
【０１５２】
また、熱処理は常圧フォーミングガス中で行ったが、減圧で行っても良いし、また還元ガス雰囲気中で行っても良い。
【０１５３】
また、本実施形態ではダマシンプロセスの場合について説明したが、本発明はデュアルダマシンプロセスでも有効である。
【０１５４】
（第１０の実施形態）
本実施形態では、拡散障壁層を形成するための熱処理の温度を下げて、Ｃｕ膜下のＡｌ配線のＳＭ耐性の低下を抑制するとともに、Ａｌ配線の温度を上昇させることなくＣｕを活性化し、Ａｌ配線の結晶粒界へのＣｕ拡散を促進することによって、Ａｌ配線の結晶粒内へのＣｕ拡散を抑制しながら拡散障壁層を低温で形成し、これにより配線抵抗が低く、しかも信頼性の高いＡｌ配線を形成する。
【０１５５】
具体的には、まず、第１の実施形態の図１（ａ）から図２（ｄ）までの工程を行う。ただし、Ｃｕ膜６は無加熱（室温）で形成する。それ以外は第１の実施形態と同じある。ここでは、シングルダマシンプロセスの場合について説明するが、本発明はデュアルダマシンプロセスでも有効である。
【０１５６】
次に水素と酸素の分圧比（水素／酸素）が３０、全ガス圧力が１０ＴｏｒｒのＣｕに対して還元雰囲気中での２５０℃、５分間の熱処理によって、Ｃｕ膜６中のＣｕをＡｌ膜４中に拡散させる。
【０１５７】
次に第１の実施形態と同様に、配線溝２外部のＡｌ膜４およびＣｕ膜６をＣＭＰ法にて研磨除去して単層のＡｌ配線４を埋込み形成した後、厚さ８００ｎｍのパッシベーション膜８を全面に形成する。
【０１５８】
本実施形態の試料のＡｌ配線４について、２２５℃、２ＭＡ／ｃｍ2 の通電試験を行ったところ、２０００時間経過後も電気抵抗の上昇は観察されず、高い配線信頼性を示した。
【０１５９】
一方、水素と酸素の分圧比（水素／酸素）が３０、全ガス圧力が１０Ｔｏｒｒの還元雰囲気中での２５０℃、５分間の熱処理の代わりに、真空中で同条件の熱処理を行った以外は本実施形態と同じ試料（比較例）のＡｌ配線について同じ通電試験を行ったところ、１０００時間以下で１０％以上に電気抵抗が上昇した。
【０１６０】
本実施形態および比較例の試料を断面ＴＥＭにて観察した結果、本実施形態の試料の場合には配線溝底部のＡｌ結晶粒界までθ層が形成され、拡散障壁層が十分に形成されていたのに対し、比較例の試料の場合には配線溝底部のＡｌ結晶粒界まではθ層が達成しておらず、拡散障壁層が十分に形成されていなかったことを確認した。
【０１６１】
なお、水素／酸素の分圧比は上記値に限定されるものではなく、熱処理の際の雰囲気がＣｕにとって還元雰囲気となれば他の値でも良い。また、水素の他に一酸化炭素等の還元材を用いても良い。
【０１６２】
（第１１の実施形態）
図５は、本発明の第１１の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、図１および図２と対応する部分には図１および図２と同一符号を付してあり、詳細な説明は省略する。
【０１６３】
まず、第１の実施形態の図１（ａ）までの工程を行う。次に排気圧５×１０-6Ｐａ以下の真空下で（Ａｒ圧力は例えば３×１０-1Ｐａ）をＲＦ電力（投入電力は例えば５００Ｗ）によりプラズマ化し、図５（ａ）に示すように、層間絶縁膜（ＳｉＯ2 膜）１の表面にＡｒイオン１３を３０秒間照射することによって、層間絶縁膜１の表面のＳｉ−Ｏボンディングを一部解離し、層間絶縁膜１の表面にダメージ層１４を形成する。このダメージ層１４は未結合手を有するＯを含むものである。
【０１６４】
次に高真空を保持した状態で試料をチャンバに搬送した後、Ａｌ膜４を形成する。
【０１６５】
具体的には、無加熱でスパッタ法により厚さ４００ｎｍのＡｌ膜を形成し、引き続き４５０℃に加熱しながら厚さ４００ｎｍのＡｌ膜をスパッタ法（リフロースパッタ法）により形成する。このときの排気圧力は５×１０-6Ｐａ以下、成膜時Ａｒ圧力は３×１０-1Ｐａである。
【０１６６】
この後、真空を破ること無く、成膜温度３００℃でもって厚さ１００ｎｍのＣｕ膜６をＡｌ膜４に形成する。この後の工程は、第１の実施形態と同じである。
【０１６７】
図５（ｂ）に、Ａｌ膜４（図１（ａ）のＡｌ膜４に相当）を形成した段階の断面図を示す。ＳＩＭＳ分析の結果、層間絶縁膜１の表面には、厚さ２０ｎｍ程度のアルミナとＳｉＯとの混合層１５が形成されていることを確認した。アルミナが形成されたのはダメージ層１４中のＯの未結合手が、Ａｌ膜中３のＡｌと結合したからである。
【０１６８】
上記製造方法に従って形成した試料に４００℃、２０時間の高温保持試験を行った後、デバイス特性の評価を行ったところ、Ａｌ配線４に起因する動作上の問題は見られなかった。
【０１６９】
また、Ａｌ配線４下の層間絶縁膜１中のＣｕ濃度をＳＩＭＳにより測定した結果、Ｃｕ濃度は検出限界以下であった。すなわち、本実施形態の製造方法によれば、バリア膜を設けなくても混合層１５によりＣｕの拡散を防止できることが明らかになった。
【０１７０】
さらに、本実施形態によれば、層間絶縁膜１の表面に形成された混合層１５により、層間絶縁膜１とＡｌ配線４との密着性を改善できる。これは混合層１５にはアルミナが含まれているからである。
【０１７１】
ここで、アルミナは誘電率を上昇させる要因となるが、混合層１５はＳｉＯも含んでいるので、混合層１５の誘電率の上昇は抑制される。実際、誘電率測定の結果、誘電率の上昇はほとんど認められなかった。
【０１７２】
また、本実施形態によれば、バリア膜である混合層１５は層間絶縁膜１中に形成されるものであるので、配線抵抗の上昇の原因となる配線断面積の減少は起こらない。
【０１７３】
また、混合層１５は、Ａｒイオン１３の照射工程とそれに連続するＡｌ膜４の成膜工程によって、高温工程を経ることなく形成できるという利点も持っている。
【０１７４】
なお、本実施形態では、ＡｒのＲＦプラズマ照射によりＳｉ−Ｏボンディングを解離したが、例えばイオンガスによるプラズマ照射等の他のプラズマ照射によってもＳｉ−Ｏボンディングを解離することができ、本実施形態と同様な効果が得られる。
【０１７５】
（第１２の実施形態）
図６は、本発明の第１２の実施形態に係るＡｌ配線の形成方法を示す工程断面図である。本実施形態が第１の実施形態と主として異なる点は、ＲＴＡによる高温短時間の熱処理によって拡散障壁層を形成することにある。
【０１７６】
まず、図６（ａ）に示すように、層間絶縁膜２１に配線溝２２を形成する。次に同図（ａ）に示すように、配線溝２２の内部を埋め込むように厚いＡｌ膜２３を全面に形成する。ここで、Ａｌ膜２３はＣｕなどの添加物を含むＡｌ合金膜でも良いし、あるいは純Ａｌ膜でも良い。なお、図中、２４は結晶粒界を示している。
【０１７７】
次に図６（ｂ）に示すように、Ａｌ膜２３上にＣｕ膜２５を形成する。ここで、Ｃｕ膜２５の膜厚は、Ａｌ膜２３中にどれだけの密度で結晶粒界が存在するかによって変わるが、実用上ではＣｕ添加量が１０ｗｔ％以下になる膜厚が好ましい。
【０１７８】
本工程で重要な点は、ＣｕのＡｌ膜２３中への拡散の妨げとなる自然酸化膜がＡｌ膜２３とＣｕ膜２５との界面に形成されないようにすることである。そのためには、自然酸化膜の発生を抑制できる高真空中でＡｌ膜２３を形成した後、高真空を破らずにＣｕ膜２５を連続形成するか、そうでない場合にはＡｌ膜２３の表面に形成された自然酸化膜を除去した後、Ｃｕ膜２５を形成すると良い。
【０１７９】
次に図６（ｃ）に示すように、５００℃、６０秒間の高温短時間の熱処理により、Ａｌ膜２３の結晶粒界２４にＣｕ膜２５のＣｕを優先的に拡散させ、結晶粒界２４にＣｕまたはＡｌＣｕ合金を主成分とする物質からなるＡｌの拡散障壁層２６を形成する。
【０１８０】
熱処理温度については、高温ほど熱拡散し易いので好ましいが、５４８℃（共晶点温度）以上で３０秒間の熱処理を行った場合には、Ａｌ膜２３の再結晶が非常に進行し、Ａｌ膜２３の表面状態や結晶粒界の変化が大きく、実用プロセスとしては不適当であった。したがって、熱処理温度は５４８℃未満であることが望ましい。
【０１８１】
一方、熱処理温度の下限は３００℃程度である。その第１の理由は、実際のＡｌ膜２３の膜厚は５００〜１５００ｎｍの範囲であるので、その温度であれば６０秒でＡｌ膜２３の下までＣｕが拡散できるからである。第２の理由は、高温で長時間熱処理を行うと、上述したような過度のＡｌ膜２３の再結晶や、Ａｌ膜２３やＣｕ膜２５と層間絶縁膜２１との反応などの種々の望ましくない状況が発生するからである。
【０１８２】
また、熱処理時間に関しては、数秒から１０秒程度の短い熱処理時間ではウエハの熱容量のため、Ａｌ配線に熱が均一に伝わらない。実験の結果、３０秒〜６０秒が実用範囲であることが分かった。
【０１８３】
このような高温短時間の熱処理によって、ＣｕはＡｌ膜２３の全体中に高速拡散し、加熱後つまり冷却段階でＣｕは、Ｃｕ単体、ＡｌＣｕ合金またはその両方の状態で形でＡｌ膜２３の全ての結晶粒界に高濃度に選択的に析出し、拡散障壁層２６が形成される。
【０１８４】
Ａｌ膜２３の結晶粒界に高濃度にＣｕが選択的に析出する理由は、結晶粒界は結晶欠陥を多く含むからである。拡散障壁層２６は、エレクトロマイグレーションで生じるＡｌの粒界拡散の障壁として機能するので、配線信頼性の向上に寄与する。しかも、Ａｌ膜２３の全ての結晶粒界２４に拡散障壁層２６を形成できるので、Ａｌ膜２３はエレクトロマイグレーション不良に対して非常に強くなる。
【０１８５】
次に図６（ｄ）に示すように、配線溝２２の外部の余剰なＡｌ膜２３をＣＭＰ法にて研磨除去することにより、Ａｌ配線２３を埋め込み形成する。このとき、Ａｌ配線２３の表面には自然酸化膜２７が形成される。
【０１８６】
この自然酸化膜２７の膜厚は、Ｃｕが高濃度に存在する領域である結晶粒界２４上では薄く、それ以外の領域のＡｌ配線２３上では厚くなる。このように自然酸化膜２７の膜厚が不均一になっている状態で熱処理を行うと、自然酸化膜２７の膜厚が薄いところからヒロックが成長しやすくなる。
【０１８７】
そこで、本実施形態では、図６（ｅ）に示すように、自然酸化膜２７を酸素プラズマに晒すことにより、膜厚のばらつきが十分に小さくなるまで、自然酸化膜２７の膜厚を増加させることによって、ヒロックの成長を抑制する。
【０１８８】
本実施形態でも第１の実施形態と同様な効果が得られる。さらに本実施形態によれば、高温短時間の熱処理によって、図６（ｃ）の工程でＡｌ膜２３の全ての結晶粒界２４に拡散障壁層２６を形成できるので、エレクトロマイグレーションに対して非常に強いＡｌ配線２３を形成できるとともに、自然酸化膜２７を酸素プラズマに晒すことにより、自然酸化膜２７の膜厚のばらつきに起因するヒロックの成長を抑制できるようになる。
【０１８９】
また、本実施形態ではシングルダマシンプロセスの場合について説明したが、本発明はデュアルダマシンプロセスにも有効である。
【０１９０】
（第１３の実施形態）
図７および図８は、本発明の第１３の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、図１および図２と対応する部分には図１および図２と同一符号を付してあり、詳細な説明は省略する。
【０１９１】
本実施形態は、自然酸化膜を部分的に除去した後に、Ｃｕ膜を形成する例である。まず、素子を形成したシリコン基板上に第１の層間絶縁膜、下層Ｗ配線を形成した後、図７（ａ）に示すように、下層Ｗ配線（不図示）を覆うように第２の層間絶縁膜１を形成し、次に層間絶縁膜１に下層Ｗ配線に繋がるヴィアホールおよび配線溝２を形成し、次にヴィアホールおよび配線溝２内にＮｂからなるライナー膜３を形成し、次にリフロースパッタ法によりＡｌ膜４を形成し、ヴィアホールおよび配線溝２内をＡｌ膜４で埋め込む。この後、シリコンを大気に晒し、同図（ａ）に示すように、Ａｌ膜４の表面に自然酸化膜１６を形成する。
【０１９２】
次に図７（ｂ）に示すように、ＲＦプラズマによりＡｒイオン１３を生成し、Ａｒイオン１３により自然酸化膜１６をエッチングする。上記エッチング時のチャンバの排気圧力は５×１０-6Ｐａ以下、投入電力は２００Ｗ、エッチング時間は４０秒とする。また、チャンバ内に導入するＡｒガスの圧力は３×１０-1Ｐａとする。
【０１９３】
このような条件での自然酸化膜１６のエッチング量は、ＳｉＯ2 膜の膜厚に換算して１ｎｍであり、図７（ｂ）に示すように、自然酸化膜１６は完全には除去されない。すなわち、結晶粒界およびその近傍上の自然酸化膜１６は除去されるが、他の領域の自然酸化膜１６は除去されない。
【０１９４】
次に高真空を保持した状態でシリコン基板をＣｕ膜を成膜するためのチャンバ内に搬送し、そのチャンバ内で、図８（ｃ）に示すように、厚さ２００ｎｍのＣｕ膜６を室温で形成する。
【０１９５】
この後、Ｃｕ膜６の酸化を抑制するために、Ｃｕ膜６上に厚さ１０ｎｍのＡｌ膜４ａをスパッタ法により形成する。このＡｌ膜４ａは、純Ａｌ膜およびＡｌ・Ｃｕ合金膜のいずれでも良い。また、Ａｌ膜４ａの厚さは、Ｃｕ膜６の酸化を抑制できる厚さであれば良く、上述した値（１０ｎｍ）に限らない。
【０１９６】
次に３００℃、２時間の熱処理を行い、図８（ｄ）に示すように、θ層７ａを形成する。この段階の試料を断面ＴＥＭにより調べた結果、θ層７ａはライナー膜３まで達しているが、Ａｌ結晶粒内には形成されていないことが確認された。さらに、ＥＤＸにより組成分析を行った結果、Ａｌ結晶粒内のＣｕ量は分析限界以下であることが確認された。すなわち、Ａｌ結晶粒内へのＣｕ拡散は極力抑制され、配線抵抗の上昇を効果的に抑制できることが判明した。
【０１９７】
この後の工程は第１の実施形態と同様であり、図８（ｅ）に示すように、配線溝２の外部の余剰の金属膜（Ａｌ膜、Ｃｕ膜）をＣＭＰにより除去した後、パッシベーション膜８を全面に形成する。パッシベーション膜８の膜厚は例えば８００ｎｍである。
【０１９８】
本発明者らは、上記製造方法において、配線長が２００μｍの場合において配線幅を０．２〜１０μｍの範囲で色々変えて試料を形成し、各試料のＡｌ配線４に２２５℃、２ＭＡ／ｃｍ2 の導通試験を行った。その結果、２００時間を超えてもいずれの試料においてもＡｌ配線４の配線抵抗の上昇は見られなかった。すなわち、ＥＭ耐性の高いＡｌ配線４を得ることができた。また、配線抵抗は２．８μΩｃｍであった。また、本発明者らは、自然酸化膜の除去量がＳｉＯ2 膜厚換算で１〜３ｎｍの範囲であれば、同様に信頼性の高いＡｌ配線が得られることを確認した。
【０１９９】
これに対して、自然酸化膜１６を除去せずにＣｕ膜６を形成した試料を断面ＴＥＭにより観察した結果、自然酸化膜１６によりＣｕの拡散が抑制されることにより、Ａｌ膜４内にθ層７ａを形成することができないことが明らかになった。
【０２００】
なお、試料を解析した結果、θ層は全ての結晶粒界で形成されるものではなく、ランダム粒界（general boundary）で発生し、エネルギー的に低い結晶粒界では形成されていないことが分かった。この現象は、自然酸化膜１６をエッチングにより除去する際に、エネルギー的に低い結晶粒界では、自然酸化膜１６のエッチングが進まなかったために起こったことに加え、エッチングされても拡散係数が小さいためと考えられる。
【０２０１】
また、本実施形態の製造方法で、自然酸化膜の除去量がＳｉＯ2 膜厚換算で３ｎｍを越えても５ｎｍ以内であれば、結晶粒内にθ層が形成されることは抑制されることが確認された。
【０２０２】
また、本実施形態の製造方法では、θ層が形成される領域が結晶粒界に限定されるため、θ層を形成するために必要なＣｕ量は無くて済む。そのため、Ｃｕ膜６の膜厚が１００ｎｍでも信頼性の高いＡｌ配線が得られる。
【０２０３】
また、θ層を形成する際の熱処理の温度は１５０℃以上４００℃以下が良く、望ましくは２５０℃以上３５０℃以下が良い。
【０２０４】
また、本実施形態の製造方法では、θ層を形成する際の熱処理の時間を２時間としたが、熱処理の時間をより短くして、プロセスの高効率化を図ることも可能である。
【０２０５】
また、本実施形態の製造方法は、第８の実施形態で説明した、Ａｌ膜を平坦化してからθ層を形成する方法にも適用できる。この場合も本実施形態と同様な効果を得ることができる。
【０２０６】
また、本実施形態の場合、自然酸化膜を形成する前の工程は第１の実施形態と同じなので、Ａｌ膜（第１層Ａｌ膜、第２層Ａｌ膜）の膜厚は８００ｎｍであるが、Ａｌ膜の膜厚は配線溝がＡｌ膜で埋め込まれる膜厚であれば良く、例えば６００ｎｍにおいても同様な良好な結果を得られることを確認した。
【０２０７】
（第１４の実施形態）
多層Ａｌ配線内のＥＭによる欠陥は、Ｗ層のように全くＡｌを通さない拡散障壁層で配線の両端が終端されている場合、配線の両端で生じる（evolute）応力が主原因である。この応力がボイド生成の臨界応力値に達するとボイドが発生する。このボイドが成長するに伴って配線抵抗が上昇し、最終的には配線破断に至ると考えらている。
【０２０８】
配線に電流が導通してから配線破断に至るまでの時間は、配線端で生じた応力が上記の臨界応力値に到達するまでの時間が支配的である。そのため、応力エボリューションに主眼を置き、本発明者らは、ＥＭ防止のために有効なパラメータおよびその値をシミュレーションにより調べてみた。このシミュレーションは、M.A.Korhonen等（J.Appl.Phys. 73(8), 3790(1993)）に代表される方法と基本的には同じである。以下に計算方法を記す。
【０２０９】
ＥＭによる配線内の原子移動を評価する場合、電流を駆動力とする原子の移動に加え、この原子の移動により配線内に生じる応力勾配を駆動力とする拡散（Back Diffusion）を考慮する必要がある。
【０２１０】
原子移動量の計算は一次元の配線構造を想定して行った。図９に配線の要素モデルを示す。また、表１４に計算に用いる諸定数を示す。図中、ＪEMは電流誘起の拡散流束、ＪSGは応力誘起の拡散流束である。また、ＪEMおよびＪSGは以下の式で表される。
【０２１１】
【数１】
【表１４】
ここで、ＤａはＡｌの拡散係数（ｃｍ2 ／ｓｅｃ）、Ｎは原子密度（１／ｃｍ3）、Ｔは試験配線温度（Ｋ）、ｊは電流密度（Ａ／ｃｍ2 ）、ｅは素電荷、ρはＡｌの比抵抗、Ｚ* はＡｌの有効電荷、σ（ｘ）は配線長手方向（ｘ）の応力（dyne／ｃｍ2 ）、ｋはボルツマン定数（Boltzmann's constant）である。式（１）、式（２）を用いてＸ座標：ｘ、時間：ｔにおけるＡｌ原子密度は、連続の条件より、
【０２１４】
【数２】
で表される。
【０２１６】
次に簡略化のため、配線内に生じる応力が、式（４）に示すように等方的な応力であると仮定すると、応力σ（ｘ，ｔ）と原子密度Ｎ（ｘ，ｔ）との関係は、
【０２１７】
【数３】
で表される。
【０２１９】
ここで、εiso は等方歪み、Ｃ11、Ｃ12は弾性定数、Ｂは体積弾性率、Ｎ0 は標準状態での原子密度、Ｖ0 は標準状態での体積である。式（７）を用いて式（３）を解くことにより、配線内の応力分布を知ることができる。
【０２２０】
今回用いた拡散係数Ｄａおよび有効電荷Ｚ*は、式（３）より明らかなように、計算値に大きな影響を与えるパラメータである。ここでは、Ｄａを３×１０-1 2（ｃｍ2 ／ｓ）、Ｚ*を−５とした。
【０２２１】
なお、計算上のセグメント長ｄｘは０．２５μｍ長とし、０．５秒の時間間隔で各セグメントのＡｌ原子流束（ＪEM）、応力変化（ＪSG）を計算した。また、温度２２５℃の配線の初期応力は３００ＭＰａの等方引張り応力、ボイド発生の臨界応力はＡｌ／ＳｉＯ2 界面で１．１５ＧＰａと仮定した。
【０２２２】
以上の計算手法に加え、配線内に拡散障壁層（θ層）を発生させてシミュレーションを行った。このとき、拡散障壁層の発生位置はｘ＝１０μｍで固定し、θ層の幅は変化させた。また、拡散障壁層の材料を変えて、拡散障壁層の拡散係数を変化させてシミュレーションを行い、拡散障壁層の拡散係数、拡散障壁層の厚さが配線のＥＭ寿命に及ぼす影響を調べた。
【０２２３】
拡散障壁層がＷ層等ではなくθ層の場合、Ａｌは拡散障壁層中を拡散することが可能である。そのため、ヴィアホールがＷで埋め込まれたＡｌ多層配線の場合、配線中最もＥＭの影響の大きい部位はカソード（cathode）端となる。したがって、カソード端での応力値より配線寿命を導出した。
【０２２４】
図１０に、θ層の厚さを０．５μｍとした場合のカソード端のＥＭストレス（応力）とＥＭストレス時間（試験時間）との関係を示す。図から、Ａｌの拡散係数ＤAlに対するθ層の拡散係数Ｄθの比（Ｄθ／ＤAl）に関係なく、ＥＭストレスがある程度増加すると、ＥＭストレスはＥＭストレス時間の増加に対してほぼ直線的に増加することが分かる。
【０２２５】
図１１に、配線長手方向のθ層の平均の厚さ（平均層厚Ｌθ）の異なる各Ａｌ配線のＴＴＦ（Time To Failure）の（Ｄθ／ＤAl）／Ｌθの依存性を示す。
【０２２６】
ＴＴＦは、カソード端における臨界応力値を１．１５ＧＰａとし、カソード端における応力が上記臨界応力値に達したときの試験時間（配線のＥＭ寿命）を、θ層の無い配線のＥＭ寿命により規格化した値である。
【０２２７】
また、θ層の厚さは相加平均で求めた。すなわち、配線上面側のθ層の厚さと配線底面側のθ層の厚さとの和を２で割って求めた。このようにして求めた各θ層の厚さの総和をθ層の数で割ったものが平均層厚Ｌθである。
【０２２８】
なお、ＥＭストレスの上昇はＥＭストレス時間がほぼ直線で近似できることにより、臨界応力が１．１５ＧＰａから変化した場合でも、図１１と同様の結果が得られる。
【０２２９】
図より明らかなように、
（Ｄθ／ＤAl）／Ｌθ≦０．１ （８）
の条件を満たすと、θ層の厚さに関係なく、配線寿命は向上する。すなわち、配線のＥＭ寿命は、（Ｄθ／ＤAl）／Ｌθというパラメータで統一的に評価できることが明らかになった。
【０２３０】
次にθ層の厚さの効果を調べた実験結果について説明する。
【０２３１】
まず、実験に用いた試料の作成方法について説明する。素子を形成したシリコン基板に第１の層間絶縁膜、下層Ｗ配線、第２の層間絶縁膜を形成し、次に第２の層間絶縁膜にヴィアホールおよび配線溝を形成し、次にヴィアホールおよび配線溝内にライナー膜を形成し、次にヴィアホールおよび配線溝をＡｌのリフローによりＡｌ膜により埋め込み、次にＡｌ膜を大気に晒してＡｌ膜の表面に自然酸化膜を形成する。
【０２３２】
その後、ＲＦプラズマによりＡｒイオンをチャンバ内に生成し、Ａｒイオンにより上記自然酸化膜をエッチングする。
【０２３３】
このとき、チャンバ内に導入するＡｒの圧力は３×１０-1Ｐａであり、チャンバ内のシリコン基板表面における排気圧力は５×１０-6Ｐａ以下である。また、自然酸化膜のエッチング量がＳｉＯ2 膜厚換算で０．５〜１ｎｍとなるように、各種投入電力およびエッチング時間を制御する。
【０２３４】
上記条件でエッチングした自然酸化膜を、ｉｎ ｓｉｔｕオージェ（Auger）により観察した結果、結晶粒界およびその近傍上の自然酸化膜のみが除去されていることが明らかになった。
【０２３５】
次に高真空を維持した状態で、シリコン基板をＣｕ成膜チャンバ内に搬送し、Ａｌ膜上に厚さ２００ｎｍのＣｕ膜を形成し、続いてＣｕ膜の酸化抑制膜として厚さ１０ｎｍのＡｌ膜をＣｕ膜上に形成する。ここで、Ａｌ膜は純Ａｌ膜およびＡｌ−Ｃｕ合金膜のいずれでも良く、またその膜厚はＣｕ膜の酸化が抑制されるものであれば良い。
【０２３６】
次に表１５に併記した条件（温度、時間）の熱処理により、θ層を形成する。を行う。表１５には、配線長１００μｍの配線中に存在するθ層の平均層厚Ｌθも併記してある。平均層厚Ｌθは断面ＴＥＭによる観察結果から求めた。また、対象となるθ層は、配線上面より下面のライナー膜まで達しているものであって、ライナー膜まで達していないもの、すなわち配線を完全に横断していないものは対象から排除した。
【０２３７】
また、上記観察結果から、Ａｌ結晶粒内にはθ層が形成されていないことが確認された。θ層が形成されなかった理由は、自然酸化膜をエッチングした後にもＡｌ膜の結晶表面に自然酸化膜が残留し、Ｃｕの拡散が抑制されたためである。また、θ層の間隔は、全ての試験条件でほぼ１０μｍ以内であり、ｂｌｅｃｈ長以下であった。
【０２３８】
【表１５】
次に配線溝の外部の余剰なＣｕ膜およびＡｌ膜をＣＭＰにより除去した後、厚さ８００ｎｍのパッシベーション膜を全面に形成した。
【０２４０】
以上のようにして作成した各試料の配線幅が０．５μｍまたは１０μｍ、配線長が２００μｍの配線に関し、２２５℃、２ＭＡ／ｃｍ2 の導通試験を行った結果を表１５に併記した。
【０２４１】
以上の結果から、Ｄθ／ＤAlを逆算するとその値は、いずれの平均層厚（Ｌθ）の場合もほぼ２．５×１０-3となり、図１１に示した曲線上に乗ることが判明した。したがって、シミュレーション結果である図１１が実験結果と適合することから、平均層厚が式（８）の条件を満たすθ層を形成することにより、配線信頼性が向上することが判明した。
【０２４２】
今回の試験結果は、θ層形状が逆三角形形状のものが多かった。θ層形状をより厚さが一様な形状にすることにより、Ｄθ／ＤAlの実質的な値が小さくなり、同じＥＭ耐性をより薄いθ層で達成できる。
【０２４３】
また、本実施形態では拡散障壁層がθ層の場合について説明したが、Ａｌの相互拡散係数がＡｌの自己拡散係数より低い拡散障壁層であれば、本実施形態と同様の効果が得られる。
【０２４４】
また、本実施形態ではダマシン配線の場合について説明したが、ＲＩＥ配線の場合にも式（８）の条件を満たすθ層を形成することにより、配線信頼性が向上することが判明した。これは、上記シミュレーションには、ダマシン配線に固有のパラメータが含まれていなことから、当然の結果であるといえる。
【０２４５】
また、このようなθ層でも空孔の長距離拡散を抑制できるので、ストレスマイグレーションを防止することが可能となる。
【０２４６】
（第１５の実施形態）
図１２は、本発明の第１５の実施形態に係る半導体装置の製造方法を示す工程断面図である。本実施形態が以上述べた実施形態と主として異なる点は、Ａｌ膜表面に形成された自然酸化膜をエッチングせずに、Ａｌ膜上にＣｕ膜を形成することにある。
【０２４７】
まず、図１２（ａ）に示すように、素子が集積形成されたシリコン基板上（不図示）上に層間絶縁膜４１を形成し、続いて層間絶縁膜４１上に配線溝４２を形成する。
【０２４８】
次に図１２（ｂ）に示すように、層間絶縁膜４１上にライナー膜４３を形成し、次に配線溝４２を埋め込むように全面にＡｌ配線となるＡｌ膜４４をリフロースパッタ法により形成し、次にＡｌ膜４４上に拡散源膜としてのＣｕ膜４５を形成する。
【０２４９】
ここで、成膜装置によっては、Ａｌ膜４４、Ｃｕ膜４５を真空中で連続して形成することができない場合がある。この場合には、Ａｌ膜４４を形成した後、Ａｌ膜４４は一旦大気に晒されるため、同図（ｂ）に示すように、Ａｌ膜４４の表面には自然酸化膜４６が形成される。さらに、シリコン基板（ウェハ）は水洗処理による洗浄後に成膜装置に導入されるが、上記水洗処理の際にもＡｌ膜４４の表面には自然酸化膜４６が形成される。
【０２５０】
Ａｌ表面に形成された自然酸化膜（以下、Ａｌ自然酸化膜という）４６は強固な膜である。Ａｌ自然酸化膜４６がＡｌ膜４４とＣｕ膜４５との間に存在する間は、Ｃｕ膜４５中のＣｕはＡｌ膜４４中に容易には拡散しない。
【０２５１】
このような不都合を解決するために、以上述べた実施形態では、Ａｌ自然酸化膜の全体をエッチングによって除去するか、またはＡｌ自然酸化膜の一部、すなわちエッチングが容易なＡｌ粒界およびその近傍上のＡｌ自然酸化膜をエッチングにより除去してから、Ａｌ膜中にＣｕを拡散させていた。
【０２５２】
これに対して、本実施形態では、図１２（ｂ）に示したように、Ａｌ自然酸化膜４６がある状態のままＣｕ膜４５を形成し、次に図１２（ｃ）に示すように、Ａｌ自然酸化膜４６を部分的に破壊できる温度以上の熱処理によって、Ｃｕ膜４５中のＣｕをＡｌ膜４４中に拡散させ、ＣｕまたはＣｕ・Ａｌ合金からなる、ＥＭ防止のための拡散障壁層（θ層）４７をＡｌ膜４４中に形成する。
【０２５３】
このとき、Ａｌ自然酸化膜４６の破壊は、Ａｌ粒界上の部分から始まるので、Ａｌ粒界にＣｕを優先的に拡散させることができる。
【０２５４】
ここで、図１３に示すように、ＣｕをＡｌ膜４４中に拡散させるために必要な熱処理温度は、Ａｌ自然酸化膜の膜厚が厚いほど高くなる。通常、Ａｌ膜４４の形成後に、Ａｌ膜４４を室温で空気中に十数時間放置した場合、４５０℃の熱処理でＣｕはＡｌ膜４４中に容易に拡散する。このときのＡｌ自然酸化膜４６の膜厚は０．５ｎｍ程度である。
【０２５５】
また、Ａｌ膜４４をより長時間放置した場合、またはＡｌ膜４４に水洗処理を施した場合には、Ａｌ自然酸化膜４６の膜厚は１ｎｍを越える場合がある。これらの場合には、５００℃以上の熱処理を行えば、ＣｕをＡｌ膜４４中に拡散させることができる。
【０２５６】
熱処理の温度が高温の場合、素子などに対しての熱負荷が大きくなるので、ＲＴＰ（Rapid Thermal Process）のように高温短時間の熱処理法が望ましい。ＲＴＰであれば、素子などの劣化を抑制できる。なお、熱処理の温度は５４８℃（Ａｌの共晶点温度）未満にする必要がある。
【０２５７】
θ層３７を形成した後は、図１２（ｄ）に示すように、配線溝４２の外部の余剰なＡｌ膜４４、Ｃｕ膜４５およびＡｌ自然酸化膜４６をＣＭＰにて除去する。本実施形態の場合、Ａｌ膜４４、Ｃｕ膜４５を除去する際に、Ａｌ自然酸化膜４６も同時にするので、工程数は増加しない。この後、パッシベーション膜を形成する工程が続く。
【０２５８】
以上述べたように本実施形態では、Ａｌ膜４４上にＡｌ自然酸化膜４６が存在する場合でも、Ａｌ自然酸化膜４６を除去せずにＣｕ膜４５を形成し、そして熱処理によってＡｌ自然酸化膜４６を部分的に破壊しつつＣｕをＡｌ膜４４中に拡散させることによって拡散障壁層４７を形成する。
【０２５９】
そのため、Ａｌ膜４４の形成終了後からＣｕ膜の形成開始前までの間に、Ａｌ自然酸化膜４６が形成されても良く、したがってＡｌ膜４４の形成後にＡｌ膜４４を通常の空気雰囲気中に放置しておいても構わない。
【０２６０】
また、水洗処理等の通常の洗浄後に、Ａｌ自然酸化膜４６を除去する必要がなくなる。さらに、Ａｌ膜４４の表面を積極的に酸化させる処理、例えばプラズマ酸化処理、酸素雰囲気中での熱処理後に、Ａｌ膜４４の表面に形成された酸化膜を除去する必要がなくなる。
【０２６１】
また、Ｃｕ膜４５の形成前にＡｌ自然酸化膜４６だけを除去する工程が不要になることから、製造プロセスの簡略化を図ることができる。さらに、Ａｌ膜４４とＣｕ膜４５とを真空中で連続的に成膜するための成膜装置、あるいはＡｌ自然酸化膜４６をエッチングするための機構を備えた成膜装置が不要になるため、製造コストの削減化を図ることもできる。
【０２６２】
（第１６の実施形態）
図１４は、本発明の第１６の実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、図１２と対応する部分には、図１２と同一符号を付してあり、詳細な説明は省略する。
【０２６３】
本実施形態は、Ａｌ配線の形成後にθ層４５を形成する例である。まず、周知の方法に従って、図１４（ａ）に示すように、素子が集積形成されたシリコン基板上（不図示）上に配線溝４２を有する層間絶縁膜４１、ライナー膜４３およびＡｌ配線４４を形成する。
【０２６４】
次にＡｌ成膜チャンバ内のシリコン基板を一旦大気に晒してからＣｕ成膜チャンバ内に移し、図１４（ｂ）に示すように、Ｃｕ膜４５を形成する。このとき、シリコン基板が一旦大気に晒されるので、Ｃｕ膜４５は図１４（ｂ）に示すようにＡｌ自然酸化膜４６を介してＡｌ配線４４上に形成されることになる。
【０２６５】
次に図１４（ｃ）に示すように、第１５の実施形態と同様の熱処理によってＣｕ膜４４中のＣｕをＡｌ配線４４中に拡散させ、Ａｌ配線４４の粒界に拡散障壁層４７を選択的に形成する。
【０２６６】
この後は、第１５の実施形態と同様に、Ｃｕ膜４５およびＡｌ自然酸化膜４６をＣＭＰにより除去する工程、パッシベーションを形成する工程が続く。
【０２６７】
本実施形態も第１５の実施形態と同様に、Ａｌ自然酸化膜４６だけを除去するためのエッチング工程を追加することなく、Ａｌ配線４４中にθ層４７を形成でき、第１５の実施形態と同様の効果が得られる。
【０２６８】
【発明の効果】
以上詳説したように本発明（請求項１〜１３）によれば、接続孔内の導電膜に関しては、その結晶粒界に選択的に第２物質を析出でき、配線抵抗の増加の原因である結晶粒内での第２物質の析出を防止できるので、配線抵抗の増加を招かずに、Ｂｌｅｃｈの臨界長以下の微細配線に分断されたエレクトロマイグレーション耐性の高い配線を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の前半の製造方法を示す工程断面図
【図２】本発明の第１の実施形態に係る半導体装置の後半の製造方法を示す工程断面図
【図３】本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図
【図４】本発明の第８の実施形態に係る半導体装置の製造方法を示す工程断面図
【図５】本発明の第１１の実施形態に係る半導体装置の製造方法を示す工程断面図
【図６】本発明の第１２の実施形態に係るＡｌ配線の形成方法を示す工程断面図
【図７】本発明の第１３の実施形態に係る半導体装置の製造方法の前半を示す工程断面図
【図８】本発明の第１３の実施形態に係る半導体装置の製造方法の後半を示す工程断面図
【図９】シミュレーションに用いた配線の要素モデルを示す図
【図１０】θ層の厚さを０．５μｍとした場合のカソード端のＥＭストレスとＥＭＩストレス時間との関係を示す図
【図１１】平均層厚Ｌθの異なる各Ａｌ配線のＴＴＦの（Ｄθ／ＤAl）／Ｌθの依存性を示す図
【図１２】本発明の第１５の実施形態に係る半導体装置の製造方法を示す工程断面図
【図１３】ＣｕをＡｌ膜中に拡散させるために必要な熱処理温度とＡｌ自然酸化膜の膜厚との関係を示す図
【図１４】本発明の第１６の実施形態に係る半導体装置の製造方法を示す工程断面図
【符号の説明】
１…層間絶縁膜
２…配線溝
３…ライナー膜（ＴｉＮ膜、Ｎｂ膜）
４，４ａ…Ａｌ膜（Ａｌ配線）
５…結晶粒界
６…Ｃｕ膜（拡散源膜）
７ａ，７ｂ…θ層（ＣｕＡｌ2 層）
８…パッシベーション膜
９…ライナー膜
１０…Ａｌ膜
１１…Ｃｕ膜（拡散源膜）
１２…パッシベーション膜
１３…Ａｒイオン
１４…ダメージ層
１５…混合層
１６…自然酸化膜
２１…層間絶縁膜
２２…配線溝
２３…Ａｌ膜（Ａｌ配線）
２４…結晶粒界
２５…Ｃｕ膜（拡散源膜）
２６…拡散障壁層
２７…自然酸化膜
２８…結晶欠陥
２９…Ｃｕ固溶層
３１…層間絶縁膜
３２…Ａｌ膜（Ａｌ配線）
３３…自然酸化膜
３４…Ｃｕ膜
３５…θ層（拡散障壁層）
４１…層間絶縁膜
４２…配線溝
４３…ライナー膜
４４…Ａｌ膜（Ａｌ配線）
４５…Ｃｕ膜（拡散源膜）
４６…自然酸化膜
４７…拡散障壁層
Claims (13)
- 半導体基板上に層間絶縁膜を形成する工程と、
この層間絶縁膜に接続孔を形成する工程と、
前記接続孔の内部を、ＡｌまたはＡｌ合金膜からなる第１物質で形成され、前記接続孔の深さよりも厚く、かつ結晶粒界を有する導電膜で埋め込む工程と、
前記導電膜上に、前記第１物質に対しての拡散障壁層となる、Ｃｕ，ＣｕとＡｌの合金，ＡｌとＴｉの合金，ＡｌとＨｆの合金，ＡｌとＴａの合金，ＡｌとＮｂの合金，またはＡｌとＣｏの合金膜からなる第２物質で形成された拡散源膜を形成する工程と、
前記接続孔内の前記導電膜に関して、前記拡散源膜の成膜と同時または成膜後に、前記結晶粒界に前記第２物質を選択的に拡散させることによって、前記結晶粒界に前記第１物質に対しての拡散障壁層を選択的に形成し、前記拡散障壁層により前記接続孔内の前記導電膜を長さがＢｌｅｃｈの臨界長以下の複数の領域に分断する工程と、
前記接続孔の外部の前記導電膜および前記拡散源膜をＣＭＰ法により除去して、前記接続孔内の内部に前記導電膜からなる配線を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記導電膜の成膜と同時または成膜後に、前記導電膜中の結晶粒径の大きさを熱的に安定させ、次に前記拡散源膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記導電膜の成膜後に前記導電膜中の結晶粒径の大きさを熱的に安定させる場合には、前記導電膜の成膜温度よりも高い温度の熱処理を前記導電膜に施すことを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記導電膜で埋め込む工程は、第１の導電膜を無加熱で成膜する工程と、この第１の導電膜上に第２の導電膜を加熱成膜する工程とからなることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記拡散源膜を高温で形成し、該拡散源膜の成膜と同時に前記第２物質の拡散を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記接続孔の外部の前記導電膜および前記拡散源膜をＣＭＰ法により除去した後、前記配線の表面を酸化することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記接続孔の外部の前記導電膜および前記拡散源膜を除去する工程後に、エージング処理を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記拡散源膜を形成する際に、前記導電膜の表面に酸化膜が形成されている場合には、前記酸化膜を除去した後に前記拡散源膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記拡散源膜を形成する際に、前記導電膜の表面に酸化膜が形成されている場合には、前記導電膜の粒界上の前記酸化膜を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記拡散源膜を無加熱で形成した後、熱処理により前記拡散源膜中の前記第２物質を前記導電膜中に拡散させて前記拡散障壁層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記拡散源膜を無加熱で形成した後、前記拡散源膜上に酸化防止膜を形成してから、前記熱処理を行うことを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記拡散源膜を無加熱で形成した後、前記拡散源膜上にＡｌ、Ｔａ、ＴｉまたはＮｂを主成分とする酸化防止膜を形成してから、前記熱処理を行うことを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記拡散源膜を無加熱で形成した後、酸化性ガスと還元性ガスとの混合ガスからなり、かつ前記第２物質に対して還元雰囲気中での熱処理により、前記拡散源膜中の前記第２物質を前記導電膜中に拡散させて前記拡散障壁層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14584899A JP4083921B2 (ja) | 1998-05-29 | 1999-05-26 | 半導体装置の製造方法 |
| US09/321,848 US6403462B1 (en) | 1998-05-29 | 1999-05-28 | Method for manufacturing high reliability interconnection having diffusion barrier layer |
| US10/062,468 US6552434B2 (en) | 1998-05-29 | 2002-02-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14921198 | 1998-05-29 | ||
| JP10-149211 | 1998-05-29 | ||
| JP14584899A JP4083921B2 (ja) | 1998-05-29 | 1999-05-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049164A JP2000049164A (ja) | 2000-02-18 |
| JP4083921B2 true JP4083921B2 (ja) | 2008-04-30 |
Family
ID=26476866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14584899A Expired - Fee Related JP4083921B2 (ja) | 1998-05-29 | 1999-05-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6403462B1 (ja) |
| JP (1) | JP4083921B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164307A (ja) * | 2000-11-24 | 2002-06-07 | Fujimi Inc | 研磨用組成物およびそれを用いた研磨方法 |
| KR100478483B1 (ko) * | 2002-10-02 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| TWI312370B (en) * | 2003-04-18 | 2009-07-21 | Nat Tsing Hua Universit | Conduction wires of electromigration effect-insignificant alloys and the designing method thereof |
| US7042097B2 (en) * | 2003-06-06 | 2006-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for reducing stress-induced voiding in an interconnect of integrated circuits |
| KR20060037255A (ko) * | 2003-08-11 | 2006-05-03 | 허니웰 인터내셔널 인코포레이티드 | 타겟/벡킹 플레이트 구조물 |
| CN101044612A (zh) * | 2004-10-22 | 2007-09-26 | 皇家飞利浦电子股份有限公司 | 电迁移控制 |
| US7475368B2 (en) * | 2006-01-20 | 2009-01-06 | International Business Machines Corporation | Deflection analysis system and method for circuit design |
| US20070284662A1 (en) * | 2006-06-09 | 2007-12-13 | International Business Machines Corporation | Microelectronic structure including high current density resistor |
| JP4973046B2 (ja) * | 2006-07-20 | 2012-07-11 | 株式会社デンソー | 半導体装置の製造方法 |
| US7768126B2 (en) * | 2006-09-29 | 2010-08-03 | Intel Corporation | Barrier formation and structure to use in semiconductor devices |
| US8089160B2 (en) * | 2007-12-12 | 2012-01-03 | International Business Machines Corporation | IC interconnect for high current |
| US7981771B2 (en) * | 2008-06-04 | 2011-07-19 | International Business Machines Corporation | Structures and methods to enhance Cu interconnect electromigration (EM) performance |
| US20110101534A1 (en) * | 2009-11-04 | 2011-05-05 | International Business Machines Corporation | Automated short length wire shape strapping and methods of fabricting the same |
| US8232646B2 (en) * | 2010-01-21 | 2012-07-31 | International Business Machines Corporation | Interconnect structure for integrated circuits having enhanced electromigration resistance |
| US8304863B2 (en) | 2010-02-09 | 2012-11-06 | International Business Machines Corporation | Electromigration immune through-substrate vias |
| US8237286B2 (en) | 2010-04-15 | 2012-08-07 | International Business Machines Corporation | Integrated circuit interconnect structure |
| US8841675B2 (en) | 2011-09-23 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Minute transistor |
| JP2013077711A (ja) * | 2011-09-30 | 2013-04-25 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP6100569B2 (ja) * | 2013-03-21 | 2017-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20150206794A1 (en) * | 2014-01-17 | 2015-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes |
| US9997406B2 (en) * | 2016-02-04 | 2018-06-12 | International Business Machines Corporation | Columnar interconnects and method of making them |
| WO2019045755A1 (en) * | 2017-09-01 | 2019-03-07 | Intel Corporation | METAL INTERCONNECTIONS, DEVICES AND METHODS |
| CN119857921B (zh) * | 2025-01-10 | 2025-10-10 | 哈尔滨工业大学 | 一种适合铜/钛异种材料间的低应力扩散连接方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL87258C (ja) * | 1969-01-15 | |||
| US3879840A (en) * | 1969-01-15 | 1975-04-29 | Ibm | Copper doped aluminum conductive stripes and method therefor |
| US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
| US4057824A (en) * | 1976-04-30 | 1977-11-08 | Rca Corporation | P+ Silicon integrated circuit interconnection lines |
| JPS539470A (en) * | 1976-07-15 | 1978-01-27 | Hitachi Ltd | Semiconductor device |
| US4529621A (en) * | 1983-10-05 | 1985-07-16 | Utah Computer Industries, Inc. | Process for depositing a thin-film layer of magnetic material onto an insulative dielectric layer of a semiconductor substrate |
| JPH0687464B2 (ja) * | 1986-12-17 | 1994-11-02 | 日本電装株式会社 | アルミニウム合金配線装置およびその製造方法 |
| JPH05121407A (ja) | 1991-10-30 | 1993-05-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05136137A (ja) | 1991-11-08 | 1993-06-01 | Toshiba Corp | 半導体装置の製造方法 |
| JP3369660B2 (ja) | 1992-08-31 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
| US5382831A (en) * | 1992-12-14 | 1995-01-17 | Digital Equipment Corporation | Integrated circuit metal film interconnect having enhanced resistance to electromigration |
| JPH06209002A (ja) | 1993-01-11 | 1994-07-26 | Kawasaki Steel Corp | 半導体装置 |
| US5488013A (en) * | 1993-12-20 | 1996-01-30 | International Business Machines Corporation | Method of forming transverse diffusion barrier interconnect structure |
| US5428233A (en) * | 1994-04-04 | 1995-06-27 | Motorola Inc. | Voltage controlled resistive device |
| CN1269196C (zh) * | 1994-06-15 | 2006-08-09 | 精工爱普生株式会社 | 薄膜半导体器件的制造方法 |
| JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
| US5712510A (en) * | 1995-08-04 | 1998-01-27 | Advanced Micro Devices, Inc. | Reduced electromigration interconnection line |
| US6012336A (en) * | 1995-09-06 | 2000-01-11 | Sandia Corporation | Capacitance pressure sensor |
| US5689139A (en) * | 1995-09-11 | 1997-11-18 | Advanced Micro Devices, Inc. | Enhanced electromigration lifetime of metal interconnection lines |
| JPH09306988A (ja) * | 1996-03-13 | 1997-11-28 | Sony Corp | 多層配線の形成方法 |
| JPH10135298A (ja) * | 1996-10-31 | 1998-05-22 | Mitsubishi Electric Corp | 配線の信頼性評価装置及びその方法 |
| KR19980070753A (ko) * | 1997-01-28 | 1998-10-26 | 모리시타 요이치 | 반도체 소자 및 그 제조 공정 |
| JP3415387B2 (ja) | 1997-02-18 | 2003-06-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5744733A (en) * | 1997-04-09 | 1998-04-28 | Bridenbaugh; Paul Michael | Method for testing and screening electronic and photonic packages for hydrogen damage susceptibility |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5981378A (en) * | 1997-07-25 | 1999-11-09 | Vlsi Technology, Inc. | Reliable interconnect via structures and methods for making the same |
| US6001730A (en) * | 1997-10-20 | 1999-12-14 | Motorola, Inc. | Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers |
-
1999
- 1999-05-26 JP JP14584899A patent/JP4083921B2/ja not_active Expired - Fee Related
- 1999-05-28 US US09/321,848 patent/US6403462B1/en not_active Expired - Fee Related
-
2002
- 2002-02-05 US US10/062,468 patent/US6552434B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020130415A1 (en) | 2002-09-19 |
| US6403462B1 (en) | 2002-06-11 |
| JP2000049164A (ja) | 2000-02-18 |
| US6552434B2 (en) | 2003-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083921B2 (ja) | 半導体装置の製造方法 | |
| JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
| TWI433238B (zh) | 半導體裝置及其之製造方法 | |
| JP3332456B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5078259B2 (ja) | １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続 | |
| JP4044236B2 (ja) | 半導体装置の製造方法 | |
| US6066891A (en) | Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same | |
| US8575029B2 (en) | Technique for forming metal lines in a semiconductor by adapting the temperature dependence of the line resistance | |
| US7378338B2 (en) | Method of forming an interconnect structure diffusion barrier with high nitrogen content | |
| JP5463794B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05211147A (ja) | アルミニウム配線およびその形成方法 | |
| Ueki et al. | Effects of Ti addition on via reliability in Cu dual damascene interconnects | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| JP5362500B2 (ja) | 半導体装置の製造方法 | |
| JP4485466B2 (ja) | 半導体装置の配線用金属薄膜及び半導体装置用配線 | |
| US5565380A (en) | Semiconductor device and process for production thereof | |
| JP2005051185A (ja) | 熱処理方法及び半導体装置の製造方法 | |
| JPH05102154A (ja) | 半導体装置 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| Li et al. | Comparison of the electromigration behavior of Al (MgCu) with Al (Cu) and Al (SiCu) | |
| JP4646547B2 (ja) | 半導体装置のＡｌ系合金配線形成方法 | |
| JP2001257209A (ja) | 配線膜の形成方法及び配線構造 | |
| WO2010084844A1 (ja) | 半導体配線の製造方法 | |
| JP2009296014A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |