JP2000049164A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000049164A JP2000049164A JP11145848A JP14584899A JP2000049164A JP 2000049164 A JP2000049164 A JP 2000049164A JP 11145848 A JP11145848 A JP 11145848A JP 14584899 A JP14584899 A JP 14584899A JP 2000049164 A JP2000049164 A JP 2000049164A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- forming
- conductive film
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W20/036—
-
- H10P14/412—
-
- H10W20/055—
-
- H10W20/056—
-
- H10W20/081—
-
- H10W20/096—
-
- H10W20/425—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
長以下の微細配線に分断されたEM耐性およびSM耐性
の高いダマシン配線を形成すること 【解決手段】層間絶縁膜1に配線溝2を形成し、次に配
線溝2の内部を該配線溝2の深さよりも厚い配線として
の第1物質からなる導電膜で埋め込み、次にAl膜4の
成膜と同時にAl膜4中の結晶粒径の大きさを熱的に安
定させ、次にAl膜4上にCu膜6を形成し、次に配線
溝2内のAl膜4に関して、このAl膜4の結晶粒界に
Cuを選択的に拡散させることによって、Al膜4の結
晶粒界にθ層7aを選択的に形成し、θ層7aにより配
線溝2内のAl膜4を長さがBlechの臨界長以下の
複数の微細Al配線に分断し、最後に配線溝2の外部の
余剰なAl膜2およびCu膜6を除去する。
Description
レーション耐性の改善を図った半導体装置およびその製
造方法に関する。
能化に伴って、配線の微細化や、配線の多層化が進んで
いる。また、配線材料としては、加工が容易で比較的比
抵抗が低いAlが従来から用いられている。
下のような配線問題が顕在化している。すなわち、微細
化によって配線断面積は小さくなる一方であるが、信号
電流の低減化が図られていないため、電流密度が増加
し、エレクトロマイグレーション(EM)による断線や
短絡が大きな問題となっている。
線内にAlに対しての拡散障壁層を形成し、Al配線を
Blechの臨界長以下の微細配線に分断することが提
案されている。
lechの臨界長以下になると、配線内の応力勾配に起
因する原子拡散と電流による原子の拡散とが釣り合っ
て、EMによるAl原子のドリフトが生じなくなるとい
う現象(I.A.Blech,E.Kinsborn,
Thin Solid Films,25,327(1
975)))に基づいたものである。
配線溝内に埋込み形成されたAl配線上にCu膜を堆積
し、次に熱処理によりCu膜中のCuまたはAlCu化
合物をAl配線中に拡散させ、Alの結晶粒界にCu等
を析出させることによって、Al配線を拡散障壁層によ
りBlechの臨界長以下の微細Al配線に分断する方
法が知られていた。
のような問題があった。すなわち、体拡散によりCu等
はAl結晶粒界だけではなく、Al結晶粒内にも多く高
濃度に固溶および析出し、これにより配線抵抗が増大し
てしまう。
は、Al配線をCMP法にて埋め込み形成する際に生じ
たAl配線表面の欠陥に、AlCu化合物が形成される
ことによっても起こり、これもまた配線抵抗の増大の問
題を引き起こす。
とにより、Al結晶粒界に十分な量のCu等が析出しな
くなり、これにより拡散障壁層の生成が抑制され、目的
であるEM耐性の向上を図れなくなる。
導通時のFlux Divergenceの発生起点と
なり、逆にEM耐性が低下する恐れもあった。
細化が進むと、EMによる断線や短絡が大きな問題とな
る。そこで、EM耐性を改善するために、Cuやその化
合物をAl配線中に拡散させ、Al結晶粒界にCuを析
出させることによって、Al配線をCu拡散障壁層によ
りBlechの臨界長以下の微細Al配線に分断する方
法が提案されていた。
u等はAl結晶粒界だけではなく、Al結晶粒内にも多
く高濃度に固溶および析出し、これにより配線抵抗が増
大するという問題があった。
ので、その目的とするところは、配線抵抗の増加を招か
ずに、Blechの臨界長以下の微細配線に分断された
エレクトロマイグレーション耐性およびストレスマイグ
レーション耐性の高い埋込み構造(ダマシン構造)の配
線を形成することができる半導体装置の製造方法を提供
することにある。
造、RIE構造)に関係なく、配線のエレクトロマイグ
レーション耐性を高くできる半導体装置を提供すること
を目的とする。
に、本発明に係る半導体装置の製造方法は、半導体基板
上に層間絶縁膜を形成する工程と、この層間絶縁膜に接
続孔を形成する工程と、前記接続孔の内部を、第1物質
からなり、前記接続孔の深さよりも厚く、かつ結晶粒界
を有する導電膜で埋め込む工程と、前記導電膜上に、前
記第1物質に対しての拡散障壁層となる、第2物質から
なる拡散源膜を形成する工程と、前記接続孔内の前記導
電膜に関して、前記拡散源膜の成膜と同時または成膜後
に、前記結晶粒界に前記第2物質を選択的に拡散させる
ことによって、前記結晶粒界に前記第1物質に対しての
拡散障壁層を選択的に形成し、前記拡散障壁層により前
記接続孔内の前記導電膜を長さがBlechの臨界長以
下の複数の領域に分断する工程と、前記接続孔の外部の
前記導電膜および前記拡散源膜を除去して、前記接続孔
内の内部に前記導電膜からなる配線を形成する工程とを
有することを特徴とする。
孔の深さよりも厚い配線としての第1物質からなる導電
膜で埋め込むことで、第2物質(拡散障壁層の材料)を
拡散させる際に、接続孔外部の導電膜の結晶粒内に第2
物質が高濃度に固溶および析出しても、接続孔内部の導
電膜の結晶粒内にまで第2物質の析出が進行することを
防止できる。一方、結晶粒界部には、拡散障壁層の構成
材料である第2物質の拡散(粒界拡散)が結晶粒内の拡
散(体拡散)に比べて極めて速いことを利用することに
より、接続孔底部まで拡散障壁層を形成することが可能
となる。
その結晶粒界に選択的に第2物質を析出でき、配線抵抗
の増加の原因である結晶粒内での第2物質の析出を防止
できる。したがって、本発明によれば、配線抵抗の増加
を招かずに、微細配線に分断されたエレクトロマイグレ
ーション耐性の高い配線を形成することができるように
なる。
に起因するストレスマイグレーションは、初期に形成さ
れたボイドに空孔(vacancy)が拡散し、そのボイドに
空孔が集積することによって配線が断線するという配線
不良である。
を抑制することによって、防止することができる。した
がって、本発明のように結晶粒界に第2物質を拡散さ
せ、第2物質からなる拡散障壁層によって配線を微細配
線に分断すれば、この拡散障壁層により空孔の長距離拡
散を抑制できるので、ストレスマイグレーション耐性の
高い配線を得ることができるようになる。また、先に説
明したように、このような拡散障壁層を形成しても、配
線抵抗が増加することはない。
形成された半導体基板と、この半導体基板上に形成され
た配線とを備え、前記配線は、拡散障壁層によって長さ
がBlechの臨界長以下の複数の微細配線に分断さ
れ、前記拡散障壁層は、前記微細配線の主構成元素に対
して拡散障壁となる、前記微細配線の主構成元素物質を
含む物質からなり、かつ前記拡散障壁層内の前記主構成
元素の相互拡散拡散係数をDB 、前記主構成元素の自己
拡散係数をDline、前記拡散障壁層の前記配線の長手方
向の平均層厚をLw [μm]とした場合に、(DB /D
line)/Lw ≦0.1の条件を満たすことを特徴とす
る。
たせば、実施の形態の項で詳説するように、配線構造に
関係なく、配線のエレクトロマイグレーション耐性を高
くできることが明らかになった。したがって、本発明に
よれば、配線構造に関係なく、配線のエレクトロマイグ
レーション耐性を高くできるようになる。また、このよ
うな拡散障壁層でも空孔の長距離拡散を抑制できるの
で、ストレスマイグレーション耐性の高い配線を得るこ
とが可能となる。
の実施の形態(以下、実施形態という)を説明する。
発明の第1の実施形態に係る半導体装置の製造方法を示
す工程断面図である。
積形成されたシリコン基板(不図示)上にSiO2 から
なる層間絶縁膜1を形成した後、この層間絶縁膜1の表
面に配線幅および深さがそれぞれ0.4μmの配線溝2
および0.35μmφのヴィアホール(不図示)をPE
PおよびRIEを用いて形成する。その後、ヴィアホー
ル内をW膜(Wヴィア)で埋め込み。このWヴィアは素
子と接続する。
コン基板を導入した後、図1(b)に示すように、層間
絶縁膜1の表面にTiNからなるライナー膜3をスパッ
タ形成し、続いてスパッタターゲット・基板間距離を長
く設定した異方性の高いスパッタ法により、同図(b)
に示すように、Al配線となる厚さ400nmのAl膜
(第1層Al膜)4を全面に形成する。
加しない純Al膜である。また、Al膜4の成膜時のチ
ャンバの真空度は例えば5×10-6Pa、チャンバ内の
Ar(スパッタ粒子)圧力は例えば3×10-1Paとす
る。なお、図中、5はAl膜4の結晶粒界を示してい
る。
ことなく同一装置内の別のチャンバ内で、Al配線とな
る厚さ400nmの別のAl膜(第2層Al膜)4をシ
リコン基板を450℃の高温に加熱しながら(リフロー
スパッタ法により)全面に形成する。この別のAl膜4
も純Al膜である。
smission Electron Microscope)により解析したとこ
ろ、Al膜4全体の構造は第2層Al膜4を高温で形成
した結果、結晶粒径は2〜8μmに成長して熱的に安定
し、配線溝2内のAl膜4はバンブー構造を呈し、粒界
三重点はほとんど観察されなかった。
ことなく同一装置内の別のチャンバ内で、シリコン基板
を加熱し基板温度(成膜温度)が高温に達した後、成膜
速度1nm/秒でもって厚さ100nmのCu膜6をA
l膜4上に形成する。このCu膜6は純Cu膜である。
ころ、Al膜4の結晶粒界には拡散障壁層であるθ層
(CuAl2 層)7a、Al膜4の結晶粒内にはθ層7
bがそれぞれ形成されていることを確認した。なお、こ
の試料では成膜温度を250℃とした。
配線溝2の底まで達しており、その間隔はBlechの
臨界長以下の30μm以下であった。一般にBlech
長は電流密度に反比例して増加するため、実用条件にお
けるBlech長は今回の値よりも10倍程度長くなる
ことにより、実用度は極めて高くなる。
l膜4の表面にしか形成されておらず、θ層7bは配線
溝2内部のAl膜4の結晶粒内にまでは達していなかっ
た。なお、Cu膜6の成膜温度を400℃以上にした場
合には、θ層7bおよびCu固溶層29(Cu高濃度固
溶領域)は配線溝2内部にまで達した。また、Cu固溶
層29はさらに内部に進行していた。
部のAl膜4およびCu膜6をCu用のスラリー(例え
ばキナルジン酸、過酸化水素、コロイダルシリカ、水な
ど)を用いてCMP法にて研磨除去することによって、
配線溝2内部にθ層7aによりBlechの臨界長以下
の微細Al配線に分断されたAl配線4を埋込み形成す
る。このAl配線4は、Wヴィア(不図示)によりシリ
コン基板に集積形成された素子に電気的に接続されてい
る。この後、洗浄を行う。
されたθ層7bおよびCu固溶層29が除去されるの
で、Al配線4の結晶粒内には配線抵抗の増加の原因と
なるθ層7bは存在しない。実際、電子線回折、X線回
折により調べたところ、θ層7bの存在は確認されなか
った。
(Energy Dispersive X-ray Spectroscopy)により分析
したところ、平均濃度は10wt%であったが、結晶粒
内のポイント分析では成膜温度400℃の場合で1wt
%であった。この分析結果から、Cu拡散により、結晶
粒界には、θ層7aまたはCu濃縮層等の拡散障壁層の
形で、多量のCuが偏析していることが明らかになっ
た。すなわち、Al配線4はθ層7a、Cu濃縮層また
はこれらの両方からなる拡散障壁層によってBlech
の臨界長以下の微細Al配線に分断されていることが明
らかになった。
Cu膜6をドライエッチングではなくCMPにより除去
した。その理由は、θ層7bをドライエッチングすると
蒸気圧が低い反応生成物が生じ、この反応生成物が残っ
てしまうからである。
00nmのパッシベーション膜8を全面に形成する。こ
のとき、パッシベーション膜8の成膜に先立って、酸素
プラズマ処理によりAl配線4の表面を処理する。
に薄い酸化膜(不図示)を形成し、Al配線4の表面に
存在する酸化膜の状態を均一化することにより、耐ヒロ
ック性を向上するための処理である。
理以外の他の方法により形成しても良く、例えばパッシ
ベーション膜8を形成するためのSi系ガスの導入する
前に酸素ガスを導入して形成しても良い。この場合、酸
化プロセス温度は低いほうが望ましく例えば300℃以
下、さらに望ましくは250℃以下である。
l配線4の結晶粒内には配線抵抗の増加の原因となるθ
層7bおよびCu固溶層29を形成せずに済むので、こ
れにより配線抵抗の増加を招かずに、Blechの臨界
長以下の微細Al配線に分断されたエレクトロマイグレ
ーション耐性の高いAl配線4を実現できるようにな
る。
て、Cu膜6の成膜温度を色々変えて試料を形成し、各
試料のAl配線4の配線抵抗を四端子法を用いて室温に
て測定した。
2MA/cm2 の導通試験を行ってEM耐性を評価して
みた。なお、試験配線はWヴィアで両終端しており、W
ヴィアを介して4端子パッドに接続されている。図中、
×印は100時間未満で配線破断が生じこと、丸印は1
00時間以上200時間未満で配線破断が生じたこと、
二重丸は200時間以上経っても配線破断が生じなかっ
たことを示している。
4を400℃に20分間保持することにより高温保持試
験を行った。その評価は、高温保持試験後に生じたヒロ
ックの数、より詳細には1mm配線長当たりに存在する
径500nm以上のヒロックの数で行った。
1には、比較例として、配線用の導電膜としてAl−
0.5wt%Cu合金膜、成膜方法としてリフロースパ
ッタ法を用いて形成したCu添加Al合金膜からなる埋
め込み配線についての評価結果も載せてある。
温度)が150℃以上の高温の場合にはEM耐性が向上
し、250℃以上の高温の場合にはEM耐性は極めて向
上していることが分かる。これはCu膜6を高温で形成
すると、Cu膜6中のCuがAl膜4の結晶粒界に析出
し、Alに対しての拡散障壁層(θ層7a、Cu濃縮層
29またはこれらの両層)が形成されるからである。
もEM耐性の劣化は起きないが、配線抵抗は増大するこ
とが分かる。これは400℃以上の高温では配線溝2内
のAl膜4の結晶粒内にもθ層7bが形成されるからで
ある。しかし、350℃以下であれば、EM耐性の劣化
および配線抵抗の増大が起こらないことが分かる、以上
の結果から、Cu成膜温度の好ましい温度範囲は150
℃以上400℃以下、より好ましくは250℃以上35
0℃以下であることが分かった。また、このより好まし
い温度範囲では、高温保持試験の結果も良く、ヒロック
の発生を十分に抑制できることが分かる。すなわち、ス
トレスマイグレーション(SM)耐性の向上を図れるこ
とが分かる。これは、拡散障壁層により空孔の長距離拡
散が十分に抑制されるからである。
の成膜を行ったところ、Al膜の結晶粒界にCu等の拡
散が進行せず、またEM試験を行った結果、20時間以
内で破断した。これは、Cu膜の成膜時にAl結晶粒の
成長が同時に進行するため、CuがAl膜の結晶粒界の
深部に到達できなかった結果である。
Al膜の結晶粒が十分に成長する必要があり、つまり結
晶粒径の大きさが熱的に安定する必要があり、最低でも
Alに対しての拡散障壁層の成膜温度以上(Cuのドー
ピング温度)の熱処理を行う必要がある。
(リフロースパッタ)によりAl膜の成膜中に結晶粒成
長を行ったが、例えばAl膜の成膜後にAl膜を加熱す
ることにより結晶粒成長を行うなど他の方法によって行
っても良い。
フローAl膜の場合について説明したが、Siの含有量
が1%程度、Cuの含有量が0.5〜数%程度のAlを
用いたリフローAl膜の場合についても同様な結果が得
られた。
単一元素(Cu)からなる膜(Cu膜)を用いた場合に
ついて説明したが、複数元素例えばAl−Cu合金から
なる膜を用いても同様な効果が得られる。この場合、C
u濃度は33at.%以上が望ましい。
6の成膜方法としてスパッタ法を用いた場合について説
明したが、その代わりに抵抗加熱蒸着法,ICB法また
はMOCVD法を用いても良い。さらにまた、プロセス
起因の汚染を防止できるなら、高圧力埋込み法を用いて
も良い。
u膜6の成膜方法としては、自己維持スパッタ法のよう
に飛来粒子エネルギーの高い成膜方法を用いると、拡散
障壁層のプロセス温度の低減化を図れることが判明し
た。
配線4を直接形成したが、配線溝2内にバリア膜(例え
ばTiN膜、Ti膜、TiN/Ti膜、TiW膜)や、
Alリフロー用のライナー膜(例えばTa膜、Nb膜、
TaAl膜)等の下地膜を形成してからAl配線4を形
成しても良い。
で説明した製造方法に従って、図2(f)の構造の半導
体装置を製造する。ただし、Cu成膜温度は400℃に
変更する。次にPEP、RIEにてパッシベーション膜
8にパッドを開口した後、アセンブリを行う。最後に、
15時間のエージング処理を行う。すなわち、アセンブ
リ後の最終工程でエージング処理を行う。
ージング処理の温度(エージング温度)を色々変えて試
料を作成し、各試料のAl配線の配線抵抗を四端子法を
用いて室温にて測定した。さらに、225℃、2MA/
cm2 の導通試験を行ってEM耐性の評価を行った。こ
れらの結果を以下の表2に示す。なお、本EM試験配線
は、その両端がWヴィア(via)で終端された構造のも
のである。
高温であっても、適切なエージング処理を施すことによ
り、配線抵抗を低くできることが分かる。配線抵抗が低
下する理由は、適切なエージング処理を施すことによ
り、Al配線4の結晶粒内に固溶していたCuが結晶粒
界の拡散障壁層に再析出するからである。
の点およびCu固溶量の低減化の点から120℃以上3
50℃以下が望ましく、さらに結晶粒内のCu量の低減
化の点を考慮するとGPゾーンの固溶限以上である20
0℃程度がより望ましい。
におけるエージング処理の処理時間(エージング時間)
と配線抵抗との関係を示す。
おけるCu濃度が一定になれば十分であり、つまりAl
配線4の配線抵抗が一定になれば十分であり、エージン
グ温度により異なるが一般には15時間以上が望まし
い。
00℃の場合について説明したが、400℃以外の温度
の場合にもエージング処理を施したほう良い結果が得ら
れることを確認した。
の実施形態に係る半導体装置の製造方法を示す工程断面
図である。なお、図1および図2と対応する部分には図
1および図2と同一符号を付してあり、詳細な説明は省
略する。
2(e)までの工程を行う。ただし、Cu成膜温度は4
00℃とする。また、Cu膜6の成膜は基板温度がほぼ
400℃に到達したら開始する。その他の条件は、第1
の実施形態と同じである。なお、Cu成膜温度は第1の
実施形態で説明したように、望ましくは150℃以上4
00℃以下、より望ましくは250℃以上350℃以下
である。
びRIEを用いてAl配線4上のパッシベーション膜8
にヴィアホールおよびこれに繋がった配線溝を形成し、
続いてヴィアホール底のAl配線4の表面の自然酸化膜
をプラズマクリーニングにより除去した後、上記ヴィア
ホールおよび配線溝の内面を被覆するように厚さ15n
mのライナー膜9をスパッタ法により全面に形成する。
Nb膜、CuAl合金膜を用い、3種類の試料を作成す
る。
ことなく別のチャンバ内で、ヴィアホールおよび配線溝
の内部を充填するように、Al配線となる厚さ800n
mのAl膜10をスパッタ法を用いて全面に形成し、続
いて真空を破ることなく別のチャンバ内で、Al膜10
上に成膜温度400℃でもって厚さ100nmのCu膜
11をスパッタ法により形成する。なお、Cu成膜温度
は第1の実施形態で説明したように150℃以上350
℃以下であることが好ましい。
た。すなわち、まず、厚さ400nmの第1Al膜を室
温でスパッタ法により形成し、続いて厚さ400nmの
第2Al膜をシリコン基板を450℃の高温に加熱しな
がらスパッタ法により(リフロースパッタ法により)形
成した。
u膜11)を形成する各チャンバの到達真空度を5×1
0-6Pa以下に設定し、かつチャンバ間の移動を3分以
内で行う。これにより、各金属膜の表面に酸化膜が形成
されずに済み、Cuの拡散が妨げられることは一切なく
なる。
膜10の結晶粒界にはθ層(CuAl2 層)7a、Al
膜10の結晶粒内にはθ層7bがそれぞれ形成される。
さらに、θ層7aは配線溝の底まで達し、その間隔はB
lechの臨界長以下あり、一方、θ層7bはAl膜1
0の表面にしか形成されておらず、ヴィアホールおよび
配線溝内のAl膜10にまでは達していなかった。
ション膜8に形成したヴィアホールおよび配線溝の外部
のAl膜10およびCu膜11をCu用のスラリー(例
えばキナルジン酸、過酸化水素、コロイダルシリカ、
水)を用いてCMP法にて研磨除去することによって、
ヴィアホールおよび配線溝の内部にθ層7aによりBl
ech臨界長以下の微細Al配線に分断され、Al配線
4と電気的に接続するAl配線10を埋込み形成する。
成されたθ層7bが除去されるので、Al配線10の結
晶粒内には配線抵抗の増加の原因となるθ層7bは存在
しない。
nmのパッシベーション膜12を全面に形成する。最後
に、PEP、RIEにてパッシベーション膜12にパッ
ドを開口した後、アセンブリを行う。
配線長が200μmのAl配線4と配線長が200μm
のAl配線10とを交互に形成し、総配線長が2mmの
チェーン構造の配線(試料)を形成し、その試料を22
5℃、2MA/cm2 の導通試験により評価した。な
お、本EM試験配線は、パッドと接続する部分であるそ
の両端がWヴィア(via)で終端された構造のものであ
る。
膜、Nb膜、CuAl合金膜)によらず、100時間の
試験後であっても配線抵抗の上昇は初期配線抵抗の10
%以下であった。
l合金膜を用いた試料を解体検査した結果、Al配線
4,10中にCuは固溶していた。
ー膜の存在の有無に関係なく、信頼性の高い多層Al配
線を形成できることが明らかになった。
施形態と異なる点は、拡散障壁層を形成するための拡散
源膜として、Cu膜の代わりに、高融点金属(例えばT
i、Hf、Ta、Nb、Co)とAlとの化合物膜(例
えばHfAl3 膜、TaAl3 膜、NbAl3 膜、Co
4 Al3 膜、TiAl3 膜)を用いたことにある。H
f、Ta、Nb、Coは、Al膜の結晶粒界に優先的に
拡散する高融点金属である。
厚、成膜速度をそれぞれ100nm、1nm/秒とし、
第1の実施形態のCu膜6のそれらと同じにした。ま
た、Al膜4の表面酸化によるAlリフローの悪化およ
びAl膜4中への高融点金属の拡散抑制を防止するため
に、Al膜4の成膜工程、各種化合物膜の成膜工程およ
び試料の搬送は5×10-5Pa以下の高真空下で行っ
た。その他は第1の実施形態と同じである。
形態と同じ各種試験を行った結果を示す。
50℃以上に設定することにより、どの試料についても
EM耐性を十分に高くできることが分かる。ただし、配
線としてAl配線を用いているので、配線信頼性保持の
点から化合物膜の成膜温度は450℃以下であることが
望ましい。
合物膜の成膜温度を250℃以上に設定することによ
り、どの試料についてもヒロックの発生を完全に防止で
きることが分かる。
上に設定した場合において、400度、20分の高温保
持試験を10回繰り返した後の試料を調べたところ、ど
の試料においてもヒロックの発生は見られなかった。
以上に設定することにより高い熱的に安定性が得られ、
これにより多層配線工程においても十分に高い配線信頼
性が得られることを確認した。
つの高融点金属とAlとからなる化合物膜を用いたが場
合について説明したが、その代わりに2つ以上の高融点
金属とAlとからなる化合物膜、あるいは2つ以上の高
融点金属からなる化合物膜を用いても良い。
て、Cu膜6の成膜速度(Cu成膜速度)は、Cuの拡
散時間を間接的に変化させるパラメータである。したが
って、Cu成膜速度を制御することにより、拡散障壁層
の厚み等を制御することができる。
おいて、Cu膜6(膜厚:100nm)の成膜速度を色
々変えて図2(f)に示した構造の試料を作成し、各試
料のAl配線4の配線抵抗、EM耐を第1の実施形態と
同様の試験を行って評価した。その結果を表9、表10
に示す。
面酸化によるAlリフローの悪化およびAl膜4中への
Cuの拡散抑制を防止するために、Al膜4の成膜工
程、Cu膜6の成膜工程および試料の搬送は5×10-5
Pa以下の高真空下で行った。これは特にCu膜6のよ
うに成膜速度が遅く、成膜に時間がかかる拡散源膜の場
合に重要である。その他は第1の実施形態と同じであ
る。
ためには、スパッタ時にチャンバ内に導入するArは高
純度のものであることが好ましく、零点−90℃以下の
ものが好ましい。
あってもCu成膜速度が遅くなるに従って、言い換えれ
ば、成膜時間が長くなるに従って、EM耐性は高く、配
線抵抗は低くなることが分かる。また、Cu成膜温度に
関しては高いほうが望ましいが、高温になると配線抵抗
の増加を招く。
定の場合について説明したが、成膜中に成膜速度が変動
することは何ら問題は無く、例えば成膜中に成膜速度を
速めた場合には、成膜終了後に所定の時間だけ高温状態
を保持すれば良い。
の最適膜厚を規定するものである。Cu膜の膜厚(Cu
膜厚)が薄すぎると、Al配線をBlech長以下の微
細Al配線に分断するために必要な拡散障壁層を形成す
ることが不可能となり、一方、Cu膜厚が厚すぎると、
配線抵抗の増加を招く。したがって、Cu膜厚は重要な
パラメータの1つである。
おいて、Cu膜6の膜厚を色々変えて図2(f)に示し
た構造の試料を作成した。
成膜温度は300℃、配線溝の幅は100μmとした。
その他は第1の実施形態と同じである。
と同じ各種試験を行った結果、およびヴィアホールおよ
び配線溝の外部のAl膜4を除去するために行ったCM
Pの評価およびAl配線4の平均Cu濃度を示す。
深さに対する配線溝内から除去されたAl膜の膜厚の百
分率)により行った。また、平均Cu濃度は、Al配線
4の200μm□の領域についてEDXにて分析して求
めた。
のCuの最大固溶量は、Al−Cu平衡状態図から0.
5wt%程度であるので、平均Cu濃度がこの値を超え
ている試料は、拡散障壁層(CuAl2 層)によるもの
である。
が800nmの場合において、Al配線4内に十分な拡
散障壁層を形成するためには、Cu膜厚は10nm以上
必要であり、また配線加工後の平均Cu濃度は望ましく
は0.6wt%以上、さらに望ましくは1.2wt%以
上であるが、配線抵抗の上昇を考慮すると8.0wt%
以下が望ましい。
いて説明したが、配線幅、配線深さが微細化することに
より、Al膜厚、さらにはCu膜厚が小さくなることは
何等問題は無いが、Al配線にパターニングされた後の
Cu濃度は上述した値であることが望ましい。
高いにもかかわらず、配線抵抗が低い理由は、分析の結
果からAl結晶粒内のθ層および固溶Cuが少なく、こ
れらが結晶粒界に析出していることが要因であることが
分かった。例えば、Cu濃度が上述した値の場合の結晶
粒内のCu濃度は、EDX分析の結果から0.5wt%
以下であった。
l配線に比べ、Al−5wt%合金ターゲットを用いた
リフロースパッタによりAl膜を成膜し、余剰なAl膜
をCMPにて研磨除去して形成したAl配線の比抵抗は
4μΩcm以上という非常に高い値であった。
空を破らずに各膜を形成したが、本実施形態ではヴィア
ホールおよび配線溝の内部を充填するようにAl膜4を
全面に形成した後、試料を大気に晒する。
4の表面をRFプラズマによりエッチングし、Al膜4
の表面に形成された自然酸化膜等を除去する。上記エッ
チング時のチャンバの排気圧力は5×10-6Pa以下、
投入電力は500W、エッチング時間は30秒とする。
また、導入したArガスの圧力は3×10-1Paとす
る。
で試料をCu成膜チャンバに搬送し、そこで厚さ200
nmのCu膜6をCu成膜温度300℃でもって形成す
る。この後は第1の実施形態と同じである。
線長が3mmの単層配線の場合において配線幅を0.2
〜10μmの範囲で色々変えて試料を形成し、各試料の
Al配線4に225℃、2MA/cm2 の導通試験を行
った結果、2000時間を超えてもいずれの試料におい
てもAl配線4の配線抵抗の上昇は見られなかった。
ングを行わないことを除いて上記製造方法と同じ方法に
より形成した試料(比較例)のAl配線4に同じ導通試
験を行ったところ、配線幅が2μm以上の場合には10
00時間以前に配線抵抗は10%以上も上昇した。
M、EDX分析により調べた結果、比較例の試料の場
合、Cu膜6の成膜時にAl膜4の表面に自然酸化膜が
存在するためにCuの拡散が進行せず、配線信頼性を高
めることができないことが判明した。一方、本実施形態
の試料の場合には、RFプラズマによるエッチングによ
り少なくとも粒界部表面の自然酸化膜が除去されている
ことが確認された。
膜4の表面に自然酸化膜が存在すると、Cuの拡散が進
行しないので拡散障壁層の形成が妨げられ、配線信頼性
を高められなくなることが明らかになった。
気開放あるいは低真空に晒した場合には、RFプラズマ
等によりAl膜4の表面の自然酸化膜を除去し、表面洗
浄化を行う必要がある。また、洗浄化後は酸素分圧、水
蒸気分圧の低い5×10-5Pa以下の高真空中で試料を
Cu膜成膜用のチャンバに搬送することが望ましい。
00℃の場合について説明したが、他の温度の場合につ
いても試料を大気開放等に晒した場合には表面洗浄化を
行うことが好ましい。
ラズマによるエッチングを過剰に行うと、Al膜4中に
結晶欠陥が生じた。その後、Al膜4上にCu膜6を形
成したところ、結晶欠陥を起点にθ層が形成され、Cu
がAl膜4の結晶粒内で消費された。その結果、Al膜
4の結晶粒界へのCuの供給が不足し、Al膜4を横断
する拡散障壁層を形成することができなかった。
結果、自然酸化膜の除去量の2倍以上のエッチング量、
または1W/cm2 以上の電力を投入すると、Al膜4
内に過剰の結晶欠陥が発生することが分かった。したが
って、自然酸化膜の除去量の2倍未満のエッチング量、
または1W/cm2 未満の電力を投入することが望まし
い。
ラズマによるエッチングとしては、特にRF−DC結合
型(RF:100MHz)によるものが望ましい。その
理由は、エネルギー粒子のエネルギー分布半値幅が小さ
くなり、エネルギーの揃った粒子でAl膜4がエッチン
グされるため、Al膜4中に生じる結晶欠陥量が低減さ
れるからである。これにより、Cu膜6中のCuがAl
膜4の結晶粒界に優先的に拡散し、Al膜4の結晶粒内
のCu固溶量およびθ層析出量を極力抑制できるように
なる。
を除去することでも解決される。次の第8の実施形態で
はこの結晶欠陥を除去する方法について説明する。
の実施形態に係る半導体装置の製造方法を示す工程断面
図である。
1(c)までの工程を行う。次に図4(a)に示すよう
に、CMP法を用いて、層間絶縁膜1上に厚さ200n
mのAl膜4を残して平坦化する。このとき、Al膜4
の表面には結晶欠陥28が生じる。
MP法による平坦化工程で生じたAl膜4中の結晶欠陥
28を除去する。このように結晶欠陥28を除去するこ
とにより、結晶粒内のθ層の発生核サイトを除去でき
る。
によるエッチングによりAl膜4の表面に形成された自
然酸化膜を除去する。エッチング条件は、投入電力1W
/cm2 、Ar圧力3×10-1Pa、排気圧5×10-6
Paである。
膜チャンバ内で、図4(b)に示すように、Al膜4上
に厚さ100nmのCu膜6を高温成膜する。Cu膜6
の成膜条件は、排気圧力1×10-6Pa、Ar圧力3×
10-1Pa、成膜速度1nm/秒、基板温度300℃で
ある。このとき、Al膜4の表面にθ層7b、Cu固溶
層29が形成される。
に示すように、θ層7b、Cu固溶層29を含む余剰な
Cu膜6をCMP法により研磨除去し、Al配線4を埋
め込み形成する。この後、第1の実施形態と同様に、厚
さ800nmの層間絶縁膜を形成して完成する。
に固定し、配線幅を0.2〜10μmの範囲で変えてA
l配線4の抵抗測定を行ったところ、比抵抗換算後の抵
抗変動率が0.5%以下という良好な結果が得られた。
よるAl膜4の平坦化工程を無くした方法で同様なAl
配線を形成し、同様の抵抗測定を行ったところ、抵抗変
動率が1%程度という結果が得られた。
が平坦化されている場合には、配線溝上のAl膜の膜厚
は配線幅が異なっても同じとなり、一方、Al膜4が平
坦化されていない場合には、配線溝上のAl膜4の膜厚
は配線幅が異なると同じにならなくなるからである。
4の平坦化工程により、配線溝の底からのAl膜4とC
u膜6との界面までの距離が配線幅によらず一定になる
ので、抵抗変動率の値は小さくなる。
る。図4では、層間絶縁膜1上に厚さ200nmのAl
膜4を残してCMP法にて平坦化したが、この変形例で
は配線溝2の外部のAl膜4を全てCMP法にて除去
し、埋め込みAl配線4を形成する。
分の熱処理により、Al配線4中の結晶欠陥(不図示)
を除去した後、RFプラズマによるエッチングによりA
l膜4の表面に形成された自然酸化膜を除去する。
(犠牲膜)を形成し、続いてこのAl膜上に厚さ100
nmのCu膜6を成膜速度1nm/秒、成膜温度300
℃の条件でもって形成する。この後は本実施形態と同じ
である。この変形例のAl配線4について、本実施形態
と同様の抵抗変動率の測定を行ったところ、0.5%以
下という結果が得られた。
ヴィアで終端されたAl配線4について、225℃、2
MA/cm2 のEM試験を行ったところ、200時間経
過後も抵抗変動率は5%以下という結果が得られ、本実
施形態および変形例のAl配線4ともに高い配線信頼性
を示した。
の形成工程を無くした方法(比較例)によりAl配線4
を形成し、同様のEM試験を行った。その結果、200
時間経過後も抵抗変動率の上昇は見られず、配線信頼性
は高かったが、比抵抗は4μΩcmという非常に高い値
であった。
は、Al配線4の結晶粒内にCuが拡散して抵抗の高い
Cu固溶層が発生したことに加えて、Al配線4の結晶
粒内にθ層が発生したからである。
た原因は、Cuの拡散時にAl配線4上にAl膜(犠牲
膜)が存在し、配線部の結晶粒内へのCuの拡散が抑制
され、Cu固溶層やθ層の発生を防止できたからであ
る。
となる結晶欠陥を除去するために、300℃、30分の
熱処理を行ったが、結晶欠陥が除去されるのであれば他
の条件の熱処理を行っても良い。
よびAl配線4のSM耐性の劣化を抑制する観点から、
熱処理温度は450℃以下であることが望ましい。ま
た、図4(a)の工程で層間絶縁膜1上に残すAl膜4
の膜厚は、図4(c)の工程で埋込み形成したAl配線
4の結晶粒内のCu濃度が0.5wt%以下になるよう
な値が望ましい。
の図1(a)から図2(d)までの工程を行う。ただ
し、Cu膜6は無加熱で形成する。それ以外は第1の実
施形態と同じある。
膜(酸化防止膜)を形成する。このとき、各金属膜の表
面にCu拡散の障壁となる自然酸化膜が生じないよう
に、排気圧は5×10-6以下に保つ。
90%N2 中での10分間の熱処理により、Al膜4中
にCu膜の6Cuを拡散させる。この後、第1の実施形
態と同じ工程に従って、図2(f)に示した構造のAl
配線4を形成する。
て、上記熱処理の温度または時間を色々変えて図2
(f)に示した構造のAl配線4を形成し、各Al配線
4に225℃、2MA/cm2 導通試験を行った。その
結果を表12、表13に示す。
処理時間は10分以上が望ましいことが分かる。
のAl膜は、熱処理時にCu膜6が酸化されてCuの拡
散が抑制されることを防止するためのものであり、酸化
が抑制できるのであれば10nm以外の他の膜厚であっ
ても良い。Al膜の代わりにTi膜、Ta膜、Nb膜を
用いた場合にも同様な良好な結果が得られた。
行ったが、減圧で行っても良いし、また還元ガス雰囲気
中で行っても良い。
場合について説明したが、本発明はデュアルダマシンプ
ロセスでも有効である。
散障壁層を形成するための熱処理の温度を下げて、Cu
膜下のAl配線のSM耐性の低下を抑制するとともに、
Al配線の温度を上昇させることなくCuを活性化し、
Al配線の結晶粒界へのCu拡散を促進することによっ
て、Al配線の結晶粒内へのCu拡散を抑制しながら拡
散障壁層を低温で形成し、これにより配線抵抗が低く、
しかも信頼性の高いAl配線を形成する。
(a)から図2(d)までの工程を行う。ただし、Cu
膜6は無加熱(室温)で形成する。それ以外は第1の実
施形態と同じある。ここでは、シングルダマシンプロセ
スの場合について説明するが、本発明はデュアルダマシ
ンプロセスでも有効である。
30、全ガス圧力が10TorrのCuに対して還元雰
囲気中での250℃、5分間の熱処理によって、Cu膜
6中のCuをAl膜4中に拡散させる。
部のAl膜4およびCu膜6をCMP法にて研磨除去し
て単層のAl配線4を埋込み形成した後、厚さ800n
mのパッシベーション膜8を全面に形成する。
225℃、2MA/cm2 の通電試験を行ったところ、
2000時間経過後も電気抵抗の上昇は観察されず、高
い配線信頼性を示した。
が30、全ガス圧力が10Torrの還元雰囲気中での
250℃、5分間の熱処理の代わりに、真空中で同条件
の熱処理を行った以外は本実施形態と同じ試料(比較
例)のAl配線について同じ通電試験を行ったところ、
1000時間以下で10%以上に電気抵抗が上昇した。
Mにて観察した結果、本実施形態の試料の場合には配線
溝底部のAl結晶粒界までθ層が形成され、拡散障壁層
が十分に形成されていたのに対し、比較例の試料の場合
には配線溝底部のAl結晶粒界まではθ層が達成してお
らず、拡散障壁層が十分に形成されていなかったことを
確認した。
されるものではなく、熱処理の際の雰囲気がCuにとっ
て還元雰囲気となれば他の値でも良い。また、水素の他
に一酸化炭素等の還元材を用いても良い。
11の実施形態に係る半導体装置の製造方法を示す工程
断面図である。なお、図1および図2と対応する部分に
は図1および図2と同一符号を付してあり、詳細な説明
は省略する。
工程を行う。次に排気圧5×10-6Pa以下の真空下で
(Ar圧力は例えば3×10-1Pa)をRF電力(投入
電力は例えば500W)によりプラズマ化し、図5
(a)に示すように、層間絶縁膜(SiO2 膜)1の表
面にArイオン13を30秒間照射することによって、
層間絶縁膜1の表面のSi−Oボンディングを一部解離
し、層間絶縁膜1の表面にダメージ層14を形成する。
このダメージ層14は未結合手を有するOを含むもので
ある。
バに搬送した後、Al膜4を形成する。
さ400nmのAl膜を形成し、引き続き450℃に加
熱しながら厚さ400nmのAl膜をスパッタ法(リフ
ロースパッタ法)により形成する。このときの排気圧力
は5×10-6Pa以下、成膜時Ar圧力は3×10-1P
aである。
00℃でもって厚さ100nmのCu膜6をAl膜4に
形成する。この後の工程は、第1の実施形態と同じであ
る。
l膜4に相当)を形成した段階の断面図を示す。SIM
S分析の結果、層間絶縁膜1の表面には、厚さ20nm
程度のアルミナとSiOとの混合層15が形成されてい
ることを確認した。アルミナが形成されたのはダメージ
層14中のOの未結合手が、Al膜中3のAlと結合し
たからである。
0℃、20時間の高温保持試験を行った後、デバイス特
性の評価を行ったところ、Al配線4に起因する動作上
の問題は見られなかった。
u濃度をSIMSにより測定した結果、Cu濃度は検出
限界以下であった。すなわち、本実施形態の製造方法に
よれば、バリア膜を設けなくても混合層15によりCu
の拡散を防止できることが明らかになった。
1の表面に形成された混合層15により、層間絶縁膜1
とAl配線4との密着性を改善できる。これは混合層1
5にはアルミナが含まれているからである。
因となるが、混合層15はSiOも含んでいるので、混
合層15の誘電率の上昇は抑制される。実際、誘電率測
定の結果、誘電率の上昇はほとんど認められなかった。
る混合層15は層間絶縁膜1中に形成されるものである
ので、配線抵抗の上昇の原因となる配線断面積の減少は
起こらない。
射工程とそれに連続するAl膜4の成膜工程によって、
高温工程を経ることなく形成できるという利点も持って
いる。
マ照射によりSi−Oボンディングを解離したが、例え
ばイオンガスによるプラズマ照射等の他のプラズマ照射
によってもSi−Oボンディングを解離することがで
き、本実施形態と同様な効果が得られる。
12の実施形態に係るAl配線の形成方法を示す工程断
面図である。本実施形態が第1の実施形態と主として異
なる点は、RTAによる高温短時間の熱処理によって拡
散障壁層を形成することにある。
膜21に配線溝22を形成する。次に同図(a)に示す
ように、配線溝22の内部を埋め込むように厚いAl膜
23を全面に形成する。ここで、Al膜23はCuなど
の添加物を含むAl合金膜でも良いし、あるいは純Al
膜でも良い。なお、図中、24は結晶粒界を示してい
る。
上にCu膜25を形成する。ここで、Cu膜25の膜厚
は、Al膜23中にどれだけの密度で結晶粒界が存在す
るかによって変わるが、実用上ではCu添加量が10w
t%以下になる膜厚が好ましい。
への拡散の妨げとなる自然酸化膜がAl膜23とCu膜
25との界面に形成されないようにすることである。そ
のためには、自然酸化膜の発生を抑制できる高真空中で
Al膜23を形成した後、高真空を破らずにCu膜25
を連続形成するか、そうでない場合にはAl膜23の表
面に形成された自然酸化膜を除去した後、Cu膜25を
形成すると良い。
60秒間の高温短時間の熱処理により、Al膜23の結
晶粒界24にCu膜25のCuを優先的に拡散させ、結
晶粒界24にCuまたはAlCu合金を主成分とする物
質からなるAlの拡散障壁層26を形成する。
易いので好ましいが、548℃(共晶点温度)以上で3
0秒間の熱処理を行った場合には、Al膜23の再結晶
が非常に進行し、Al膜23の表面状態や結晶粒界の変
化が大きく、実用プロセスとしては不適当であった。し
たがって、熱処理温度は548℃未満であることが望ま
しい。
ある。その第1の理由は、実際のAl膜23の膜厚は5
00〜1500nmの範囲であるので、その温度であれ
ば60秒でAl膜23の下までCuが拡散できるからで
ある。第2の理由は、高温で長時間熱処理を行うと、上
述したような過度のAl膜23の再結晶や、Al膜23
やCu膜25と層間絶縁膜21との反応などの種々の望
ましくない状況が発生するからである。
0秒程度の短い熱処理時間ではウエハの熱容量のため、
Al配線に熱が均一に伝わらない。実験の結果、30秒
〜60秒が実用範囲であることが分かった。
CuはAl膜23の全体中に高速拡散し、加熱後つまり
冷却段階でCuは、Cu単体、AlCu合金またはその
両方の状態で形でAl膜23の全ての結晶粒界に高濃度
に選択的に析出し、拡散障壁層26が形成される。
択的に析出する理由は、結晶粒界は結晶欠陥を多く含む
からである。拡散障壁層26は、エレクトロマイグレー
ションで生じるAlの粒界拡散の障壁として機能するの
で、配線信頼性の向上に寄与する。しかも、Al膜23
の全ての結晶粒界24に拡散障壁層26を形成できるの
で、Al膜23はエレクトロマイグレーション不良に対
して非常に強くなる。
の外部の余剰なAl膜23をCMP法にて研磨除去する
ことにより、Al配線23を埋め込み形成する。このと
き、Al配線23の表面には自然酸化膜27が形成され
る。
度に存在する領域である結晶粒界24上では薄く、それ
以外の領域のAl配線23上では厚くなる。このように
自然酸化膜27の膜厚が不均一になっている状態で熱処
理を行うと、自然酸化膜27の膜厚が薄いところからヒ
ロックが成長しやすくなる。
すように、自然酸化膜27を酸素プラズマに晒すことに
より、膜厚のばらつきが十分に小さくなるまで、自然酸
化膜27の膜厚を増加させることによって、ヒロックの
成長を抑制する。
果が得られる。さらに本実施形態によれば、高温短時間
の熱処理によって、図6(c)の工程でAl膜23の全
ての結晶粒界24に拡散障壁層26を形成できるので、
エレクトロマイグレーションに対して非常に強いAl配
線23を形成できるとともに、自然酸化膜27を酸素プ
ラズマに晒すことにより、自然酸化膜27の膜厚のばら
つきに起因するヒロックの成長を抑制できるようにな
る。
ロセスの場合について説明したが、本発明はデュアルダ
マシンプロセスにも有効である。
本発明の第13の実施形態に係る半導体装置の製造方法
を示す工程断面図である。なお、図1および図2と対応
する部分には図1および図2と同一符号を付してあり、
詳細な説明は省略する。
した後に、Cu膜を形成する例である。まず、素子を形
成したシリコン基板上に第1の層間絶縁膜、下層W配線
を形成した後、図7(a)に示すように、下層W配線
(不図示)を覆うように第2の層間絶縁膜1を形成し、
次に層間絶縁膜1に下層W配線に繋がるヴィアホールお
よび配線溝2を形成し、次にヴィアホールおよび配線溝
2内にNbからなるライナー膜3を形成し、次にリフロ
ースパッタ法によりAl膜4を形成し、ヴィアホールお
よび配線溝2内をAl膜4で埋め込む。この後、シリコ
ンを大気に晒し、同図(a)に示すように、Al膜4の
表面に自然酸化膜16を形成する。
マによりArイオン13を生成し、Arイオン13によ
り自然酸化膜16をエッチングする。上記エッチング時
のチャンバの排気圧力は5×10-6Pa以下、投入電力
は200W、エッチング時間は40秒とする。また、チ
ャンバ内に導入するArガスの圧力は3×10-1Paと
する。
チング量は、SiO2 膜の膜厚に換算して1nmであ
り、図7(b)に示すように、自然酸化膜16は完全に
は除去されない。すなわち、結晶粒界およびその近傍上
の自然酸化膜16は除去されるが、他の領域の自然酸化
膜16は除去されない。
をCu膜を成膜するためのチャンバ内に搬送し、そのチ
ャンバ内で、図8(c)に示すように、厚さ200nm
のCu膜6を室温で形成する。
に、Cu膜6上に厚さ10nmのAl膜4aをスパッタ
法により形成する。このAl膜4aは、純Al膜および
Al・Cu合金膜のいずれでも良い。また、Al膜4a
の厚さは、Cu膜6の酸化を抑制できる厚さであれば良
く、上述した値(10nm)に限らない。
8(d)に示すように、θ層7aを形成する。この段階
の試料を断面TEMにより調べた結果、θ層7aはライ
ナー膜3まで達しているが、Al結晶粒内には形成され
ていないことが確認された。さらに、EDXにより組成
分析を行った結果、Al結晶粒内のCu量は分析限界以
下であることが確認された。すなわち、Al結晶粒内へ
のCu拡散は極力抑制され、配線抵抗の上昇を効果的に
抑制できることが判明した。
り、図8(e)に示すように、配線溝2の外部の余剰の
金属膜(Al膜、Cu膜)をCMPにより除去した後、
パッシベーション膜8を全面に形成する。パッシベーシ
ョン膜8の膜厚は例えば800nmである。
線長が200μmの場合において配線幅を0.2〜10
μmの範囲で色々変えて試料を形成し、各試料のAl配
線4に225℃、2MA/cm2 の導通試験を行った。
その結果、200時間を超えてもいずれの試料において
もAl配線4の配線抵抗の上昇は見られなかった。すな
わち、EM耐性の高いAl配線4を得ることができた。
また、配線抵抗は2.8μΩcmであった。また、本発
明者らは、自然酸化膜の除去量がSiO2 膜厚換算で1
〜3nmの範囲であれば、同様に信頼性の高いAl配線
が得られることを確認した。
にCu膜6を形成した試料を断面TEMにより観察した
結果、自然酸化膜16によりCuの拡散が抑制されるこ
とにより、Al膜4内にθ層7aを形成することができ
ないことが明らかになった。
結晶粒界で形成されるものではなく、ランダム粒界(ge
neral boundary)で発生し、エネルギー的に低い結晶粒
界では形成されていないことが分かった。この現象は、
自然酸化膜16をエッチングにより除去する際に、エネ
ルギー的に低い結晶粒界では、自然酸化膜16のエッチ
ングが進まなかったために起こったことに加え、エッチ
ングされても拡散係数が小さいためと考えられる。
膜の除去量がSiO2 膜厚換算で3nmを越えても5n
m以内であれば、結晶粒内にθ層が形成されることは抑
制されることが確認された。
形成される領域が結晶粒界に限定されるため、θ層を形
成するために必要なCu量は無くて済む。そのため、C
u膜6の膜厚が100nmでも信頼性の高いAl配線が
得られる。
150℃以上400℃以下が良く、望ましくは250℃
以上350℃以下が良い。
形成する際の熱処理の時間を2時間としたが、熱処理の
時間をより短くして、プロセスの高効率化を図ることも
可能である。
施形態で説明した、Al膜を平坦化してからθ層を形成
する方法にも適用できる。この場合も本実施形態と同様
な効果を得ることができる。
成する前の工程は第1の実施形態と同じなので、Al膜
(第1層Al膜、第2層Al膜)の膜厚は800nmで
あるが、Al膜の膜厚は配線溝がAl膜で埋め込まれる
膜厚であれば良く、例えば600nmにおいても同様な
良好な結果を得られることを確認した。
Mによる欠陥は、W層のように全くAlを通さない拡散
障壁層で配線の両端が終端されている場合、配線の両端
で生じる(evolute)応力が主原因である。この応力が
ボイド生成の臨界応力値に達するとボイドが発生する。
このボイドが成長するに伴って配線抵抗が上昇し、最終
的には配線破断に至ると考えらている。
までの時間は、配線端で生じた応力が上記の臨界応力値
に到達するまでの時間が支配的である。そのため、応力
エボリューションに主眼を置き、本発明者らは、EM防
止のために有効なパラメータおよびその値をシミュレー
ションにより調べてみた。このシミュレーションは、M.
A.Korhonen等(J.Appl.Phys. 73(8), 3790(1993))に代
表される方法と基本的には同じである。以下に計算方法
を記す。
合、電流を駆動力とする原子の移動に加え、この原子の
移動により配線内に生じる応力勾配を駆動力とする拡散
(Back Diffusion)を考慮する必要がある。
定して行った。図9に配線の要素モデルを示す。また、
表14に計算に用いる諸定数を示す。図中、JEMは電流
誘起の拡散流束、JSGは応力誘起の拡散流束である。ま
た、JEMおよびJSGは以下の式で表される。
sec)、Nは原子密度(1/cm 3)、Tは試験配線
温度(K)、jは電流密度(A/cm2 )、eは素電
荷、ρはAlの比抵抗、Z* はAlの有効電荷、σ
(x)は配線長手方向(x)の応力(dyne/cm2 )、
kはボルツマン定数(Boltzmann's constant)である。
式(1)、式(2)を用いてX座標:x、時間:tにお
けるAl原子密度は、連続の条件より、
が、式(4)に示すように等方的な応力であると仮定す
ると、応力σ(x,t)と原子密度N(x,t)との関
係は、
弾性定数、Bは体積弾性率、N0 は標準状態での原子密
度、V0 は標準状態での体積である。式(7)を用いて
式(3)を解くことにより、配線内の応力分布を知るこ
とができる。
*は、式(3)より明らかなように、計算値に大きな影
響を与えるパラメータである。ここでは、Daを3×1
0-1 2(cm2 /s)、Z*を−5とした。
5μm長とし、0.5秒の時間間隔で各セグメントのA
l原子流束(JEM)、応力変化(JSG)を計算した。ま
た、温度225℃の配線の初期応力は300MPaの等
方引張り応力、ボイド発生の臨界応力はAl/SiO2
界面で1.15GPaと仮定した。
層(θ層)を発生させてシミュレーションを行った。こ
のとき、拡散障壁層の発生位置はx=10μmで固定
し、θ層の幅は変化させた。また、拡散障壁層の材料を
変えて、拡散障壁層の拡散係数を変化させてシミュレー
ションを行い、拡散障壁層の拡散係数、拡散障壁層の厚
さが配線のEM寿命に及ぼす影響を調べた。
Alは拡散障壁層中を拡散することが可能である。その
ため、ヴィアホールがWで埋め込まれたAl多層配線の
場合、配線中最もEMの影響の大きい部位はカソード
(cathode)端となる。したがって、カソード端での応
力値より配線寿命を導出した。
場合のカソード端のEMストレス(応力)とEMストレ
ス時間(試験時間)との関係を示す。図から、Alの拡
散係数DAlに対するθ層の拡散係数Dθの比(Dθ/D
Al)に関係なく、EMストレスがある程度増加すると、
EMストレスはEMストレス時間の増加に対してほぼ直
線的に増加することが分かる。
さ(平均層厚Lθ)の異なる各Al配線のTTF(Time
To Failure)の(Dθ/DAl)/Lθの依存性を示
す。
を1.15GPaとし、カソード端における応力が上記
臨界応力値に達したときの試験時間(配線のEM寿命)
を、θ層の無い配線のEM寿命により規格化した値であ
る。
なわち、配線上面側のθ層の厚さと配線底面側のθ層の
厚さとの和を2で割って求めた。このようにして求めた
各θ層の厚さの総和をθ層の数で割ったものが平均層厚
Lθである。
時間がほぼ直線で近似できることにより、臨界応力が
1.15GPaから変化した場合でも、図11と同様の
結果が得られる。
向上する。すなわち、配線のEM寿命は、(Dθ/
DAl)/Lθというパラメータで統一的に評価できるこ
とが明らかになった。
ついて説明する。
て説明する。素子を形成したシリコン基板に第1の層間
絶縁膜、下層W配線、第2の層間絶縁膜を形成し、次に
第2の層間絶縁膜にヴィアホールおよび配線溝を形成
し、次にヴィアホールおよび配線溝内にライナー膜を形
成し、次にヴィアホールおよび配線溝をAlのリフロー
によりAl膜により埋め込み、次にAl膜を大気に晒し
てAl膜の表面に自然酸化膜を形成する。
チャンバ内に生成し、Arイオンにより上記自然酸化膜
をエッチングする。
力は3×10-1Paであり、チャンバ内のシリコン基板
表面における排気圧力は5×10-6Pa以下である。ま
た、自然酸化膜のエッチング量がSiO2 膜厚換算で
0.5〜1nmとなるように、各種投入電力およびエッ
チング時間を制御する。
in situオージェ(Auger)により観察した結
果、結晶粒界およびその近傍上の自然酸化膜のみが除去
されていることが明らかになった。
板をCu成膜チャンバ内に搬送し、Al膜上に厚さ20
0nmのCu膜を形成し、続いてCu膜の酸化抑制膜と
して厚さ10nmのAl膜をCu膜上に形成する。ここ
で、Al膜は純Al膜およびAl−Cu合金膜のいずれ
でも良く、またその膜厚はCu膜の酸化が抑制されるも
のであれば良い。
の熱処理により、θ層を形成する。を行う。表15に
は、配線長100μmの配線中に存在するθ層の平均層
厚Lθも併記してある。平均層厚Lθは断面TEMによ
る観察結果から求めた。また、対象となるθ層は、配線
上面より下面のライナー膜まで達しているものであっ
て、ライナー膜まで達していないもの、すなわち配線を
完全に横断していないものは対象から排除した。
はθ層が形成されていないことが確認された。θ層が形
成されなかった理由は、自然酸化膜をエッチングした後
にもAl膜の結晶表面に自然酸化膜が残留し、Cuの拡
散が抑制されたためである。また、θ層の間隔は、全て
の試験条件でほぼ10μm以内であり、blech長以
下であった。
l膜をCMPにより除去した後、厚さ800nmのパッ
シベーション膜を全面に形成した。
が0.5μmまたは10μm、配線長が200μmの配
線に関し、225℃、2MA/cm2 の導通試験を行っ
た結果を表15に併記した。
その値は、いずれの平均層厚(Lθ)の場合もほぼ2.
5×10-3となり、図11に示した曲線上に乗ることが
判明した。したがって、シミュレーション結果である図
11が実験結果と適合することから、平均層厚が式
(8)の条件を満たすθ層を形成することにより、配線
信頼性が向上することが判明した。
状のものが多かった。θ層形状をより厚さが一様な形状
にすることにより、Dθ/DAlの実質的な値が小さくな
り、同じEM耐性をより薄いθ層で達成できる。
場合について説明したが、Alの相互拡散係数がAlの
自己拡散係数より低い拡散障壁層であれば、本実施形態
と同様の効果が得られる。
について説明したが、RIE配線の場合にも式(8)の
条件を満たすθ層を形成することにより、配線信頼性が
向上することが判明した。これは、上記シミュレーショ
ンには、ダマシン配線に固有のパラメータが含まれてい
なことから、当然の結果であるといえる。
散を抑制できるので、ストレスマイグレーションを防止
することが可能となる。
第15の実施形態に係る半導体装置の製造方法を示す工
程断面図である。本実施形態が以上述べた実施形態と主
として異なる点は、Al膜表面に形成された自然酸化膜
をエッチングせずに、Al膜上にCu膜を形成すること
にある。
集積形成されたシリコン基板上(不図示)上に層間絶縁
膜41を形成し、続いて層間絶縁膜41上に配線溝42
を形成する。
膜41上にライナー膜43を形成し、次に配線溝42を
埋め込むように全面にAl配線となるAl膜44をリフ
ロースパッタ法により形成し、次にAl膜44上に拡散
源膜としてのCu膜45を形成する。
4、Cu膜45を真空中で連続して形成することができ
ない場合がある。この場合には、Al膜44を形成した
後、Al膜44は一旦大気に晒されるため、同図(b)
に示すように、Al膜44の表面には自然酸化膜46が
形成される。さらに、シリコン基板(ウェハ)は水洗処
理による洗浄後に成膜装置に導入されるが、上記水洗処
理の際にもAl膜44の表面には自然酸化膜46が形成
される。
Al自然酸化膜という)46は強固な膜である。Al自
然酸化膜46がAl膜44とCu膜45との間に存在す
る間は、Cu膜45中のCuはAl膜44中に容易には
拡散しない。
述べた実施形態では、Al自然酸化膜の全体をエッチン
グによって除去するか、またはAl自然酸化膜の一部、
すなわちエッチングが容易なAl粒界およびその近傍上
のAl自然酸化膜をエッチングにより除去してから、A
l膜中にCuを拡散させていた。
(b)に示したように、Al自然酸化膜46がある状態
のままCu膜45を形成し、次に図12(c)に示すよ
うに、Al自然酸化膜46を部分的に破壊できる温度以
上の熱処理によって、Cu膜45中のCuをAl膜44
中に拡散させ、CuまたはCu・Al合金からなる、E
M防止のための拡散障壁層(θ層)47をAl膜44中
に形成する。
Al粒界上の部分から始まるので、Al粒界にCuを優
先的に拡散させることができる。
膜44中に拡散させるために必要な熱処理温度は、Al
自然酸化膜の膜厚が厚いほど高くなる。通常、Al膜4
4の形成後に、Al膜44を室温で空気中に十数時間放
置した場合、450℃の熱処理でCuはAl膜44中に
容易に拡散する。このときのAl自然酸化膜46の膜厚
は0.5nm程度である。
合、またはAl膜44に水洗処理を施した場合には、A
l自然酸化膜46の膜厚は1nmを越える場合がある。
これらの場合には、500℃以上の熱処理を行えば、C
uをAl膜44中に拡散させることができる。
しての熱負荷が大きくなるので、RTP(Rapid Therma
l Process)のように高温短時間の熱処理法が望まし
い。RTPであれば、素子などの劣化を抑制できる。な
お、熱処理の温度は548℃(Alの共晶点温度)未満
にする必要がある。
示すように、配線溝42の外部の余剰なAl膜44、C
u膜45およびAl自然酸化膜46をCMPにて除去す
る。本実施形態の場合、Al膜44、Cu膜45を除去
する際に、Al自然酸化膜46も同時にするので、工程
数は増加しない。この後、パッシベーション膜を形成す
る工程が続く。
44上にAl自然酸化膜46が存在する場合でも、Al
自然酸化膜46を除去せずにCu膜45を形成し、そし
て熱処理によってAl自然酸化膜46を部分的に破壊し
つつCuをAl膜44中に拡散させることによって拡散
障壁層47を形成する。
u膜の形成開始前までの間に、Al自然酸化膜46が形
成されても良く、したがってAl膜44の形成後にAl
膜44を通常の空気雰囲気中に放置しておいても構わな
い。
自然酸化膜46を除去する必要がなくなる。さらに、A
l膜44の表面を積極的に酸化させる処理、例えばプラ
ズマ酸化処理、酸素雰囲気中での熱処理後に、Al膜4
4の表面に形成された酸化膜を除去する必要がなくな
る。
膜46だけを除去する工程が不要になることから、製造
プロセスの簡略化を図ることができる。さらに、Al膜
44とCu膜45とを真空中で連続的に成膜するための
成膜装置、あるいはAl自然酸化膜46をエッチングす
るための機構を備えた成膜装置が不要になるため、製造
コストの削減化を図ることもできる。
第16の実施形態に係る半導体装置の製造方法を示す工
程断面図である。なお、図12と対応する部分には、図
12と同一符号を付してあり、詳細な説明は省略する。
5を形成する例である。まず、周知の方法に従って、図
14(a)に示すように、素子が集積形成されたシリコ
ン基板上(不図示)上に配線溝42を有する層間絶縁膜
41、ライナー膜43およびAl配線44を形成する。
一旦大気に晒してからCu成膜チャンバ内に移し、図1
4(b)に示すように、Cu膜45を形成する。このと
き、シリコン基板が一旦大気に晒されるので、Cu膜4
5は図14(b)に示すようにAl自然酸化膜46を介
してAl配線44上に形成されることになる。
実施形態と同様の熱処理によってCu膜44中のCuを
Al配線44中に拡散させ、Al配線44の粒界に拡散
障壁層47を選択的に形成する。
u膜45およびAl自然酸化膜46をCMPにより除去
する工程、パッシベーションを形成する工程が続く。
Al自然酸化膜46だけを除去するためのエッチング工
程を追加することなく、Al配線44中にθ層47を形
成でき、第15の実施形態と同様の効果が得られる。
3)によれば、拡散障壁層内の主構成元素の相互拡散拡
散係数と、主構成元素の自己拡散係数と、拡散障壁層の
配線の長手方向の平均層厚との間に所定の関係を持たせ
ることによって、Blechの臨界長以下の微細配線に
分断されたエレクトロマイグレーション耐性およびスト
レスマイグレーション耐性の高い配線を実現できるよう
になる。
ば、接続孔内の導電膜に関しては、その結晶粒界に選択
的に第2物質を析出でき、配線抵抗の増加の原因である
結晶粒内での第2物質の析出を防止できるので、配線抵
抗の増加を招かずに、Blechの臨界長以下の微細配
線に分断されたエレクトロマイグレーション耐性の高い
配線を実現できるようになる。
半の製造方法を示す工程断面図
半の製造方法を示す工程断面図
造方法を示す工程断面図
造方法を示す工程断面図
製造方法を示す工程断面図
成方法を示す工程断面図
製造方法の前半を示す工程断面図
製造方法の後半を示す工程断面図
示す図
ド端のEMストレスとEMIストレス時間との関係を示
す図
(Dθ/DAl)/Lθの依存性を示す図
の製造方法を示す工程断面図
処理温度とAl自然酸化膜の膜厚との関係を示す図
の製造方法を示す工程断面図
Claims (39)
- 【請求項1】素子が形成された半導体基板と、 この半導体基板上に形成された配線とを具備してなり、 前記配線は、拡散障壁層によって長さがBlechの臨
界長以下の複数の微細配線に分断され、 前記拡散障壁層は、前記微細配線の主構成元素に対して
拡散障壁となる、前記微細配線の主構成元素物質を含む
物質からなり、 かつ前記拡散障壁層内の前記主構成元素の相互拡散拡散
係数をDB 、前記主構成元素の自己拡散係数をDline、
前記拡散障壁層の前記配線の長手方向の平均層厚をLw
[μm]とした場合に、(DB /Dline)/Lw ≦0.
1の条件を満たすことを特徴とする半導体装置。 - 【請求項2】前記主構成元素はAl、前記物質はCuA
l2であることを特徴とする請求項1に記載の半導体装
置。 - 【請求項3】前記配線は、層間絶縁膜に形成された貫通
孔、または前記層間絶縁膜に形成された貫通孔と前記層
間絶縁膜に前記貫通孔に繋がるように形成された配線溝
とからなる貫通孔・配線溝内に埋め込まれた配線である
ことを特徴とする請求項1に記載の半導体装置。 - 【請求項4】半導体基板上に層間絶縁膜を形成する工程
と、 この層間絶縁膜に接続孔を形成する工程と、 前記接続孔の内部を、第1物質からなり、前記接続孔の
深さよりも厚く、かつ結晶粒界を有する導電膜で埋め込
む工程と、 前記導電膜上に、前記第1物質に対しての拡散障壁層と
なる、第2物質からなる拡散源膜を形成する工程と、 前記接続孔内の前記導電膜に関して、前記拡散源膜の成
膜と同時または成膜後に、前記結晶粒界に前記第2物質
を選択的に拡散させることによって、前記結晶粒界に前
記第1物質に対しての拡散障壁層を選択的に形成し、前
記拡散障壁層により前記接続孔内の前記導電膜を長さが
Blechの臨界長以下の複数の領域に分断する工程
と、 前記接続孔の外部の前記導電膜および前記拡散源膜を除
去して、前記接続孔内の内部に前記導電膜からなる配線
を形成する工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項5】前記接続孔の外部の前記導電膜および前記
拡散源膜をCMP法により除去することを特徴とする請
求項4に記載の半導体装置の製造方法。 - 【請求項6】前記導電膜の成膜と同時または成膜後に、
前記導電膜中の結晶粒径の大きさを熱的に安定させ、次
に前記拡散源膜を形成することを特徴とする請求項5に
記載の半導体装置の製造方法。 - 【請求項7】前記導電膜の成膜後に前記導電膜中の結晶
粒径の大きさを熱的に安定させる場合には、前記導電膜
の成膜温度よりも高い温度の熱処理を前記導電膜に施す
ことを特徴とする請求項5に記載の半導体装置の製造方
法。 - 【請求項8】前記導電膜中の結晶粒径の大きさを熱的に
安定させる工程後から前記拡散源膜を形成する工程まで
の間の前記半導体基板の存在するところの雰囲気を5×
10-5Pa以下の高真空に設定することを特徴とする請
求項5に記載の半導体装置の製造方法。 - 【請求項9】前記第1物質はAlまたはAl合金膜、前
記第2物質はCuまたはCuとAlとの合金からなるこ
とを特徴とする請求項5に記載の半導体装置の製造方
法。 - 【請求項10】前記接続孔内にTi膜、TiN膜、Ti
N/Ti積層膜、TiW膜、Nb膜、Ta膜またはTa
Al膜を介して前記導電膜を形成することを特徴とする
請求項5に記載の半導体装置の製造方法。 - 【請求項11】前記導電膜を形成する工程は、第1の導
電膜を無加熱で成膜する工程と、この第1の導電膜上に
第2の導電膜を加熱成膜する工程とからなることを特徴
とする請求項5に記載の半導体装置の製造方法。 - 【請求項12】前記拡散源膜を高温で形成し、該拡散源
膜の成膜と同時に前記第2物質の拡散を行うことを特徴
とする請求項5に記載の半導体装置の製造方法。 - 【請求項13】前記拡散源膜を形成する温度は150℃
以上400℃以下であることを特徴とする請求項12に
記載の半導体装置の製造方法。 - 【請求項14】前記接続孔の外部の前記導電膜および前
記拡散源膜をCMP法により除去した後、前記配線の表
面を酸化することを特徴とする請求項5に記載の半導体
装置の製造方法。 - 【請求項15】前記配線の表面を酸素プラズマ処理によ
り酸化することを特徴とする請求項14に記載の半導体
装置の製造方法。 - 【請求項16】前記接続孔は、前記層間絶縁膜に形成さ
れた貫通孔、または前記層間絶縁膜に形成された貫通孔
と前記層間絶縁膜に前記貫通孔に繋がるように形成され
た配線溝とからなる貫通孔・配線溝であることを特徴と
する請求項5に記載の半導体装置の製造方法。 - 【請求項17】前記接続孔の外部の前記導電膜および前
記拡散源膜を除去する工程後に、エージング処理を行う
ことを特徴とする請求項5に記載の半導体装置の製造方
法。 - 【請求項18】前記エージング処理を120℃以上25
0℃以下の温度範囲で行うことを特徴とする請求項17
に記載の半導体装置の製造法。 - 【請求項19】前記エージング処理を15時間以上行う
ことを特徴とする請求項17に記載の半導体装置の製造
法。 - 【請求項20】前記第1物質はAl、前記第2物質は高
融点金属、高融点金属同士の化合物、または高融点金属
とAlとの化合物であることを特徴とする請求項5に記
載の半導体装置の製造方法。 - 【請求項21】前記拡散源膜を形成する温度は250℃
以上450℃以下であることを特徴とする請求項20に
記載の半導体装置の製造方法。 - 【請求項22】前記導電膜からなる前記配線中のCu濃
度を1.2wt%以上8.0wt%以下にすることを特
徴とする請求項5に記載の半導体装置の製造方法。 - 【請求項23】前記拡散源膜を形成する際に、前記導電
膜の表面に酸化膜が形成されている場合には、前記酸化
膜を除去した後に前記拡散源膜を形成することを特徴と
する請求項5に記載の半導体装置の製造方法。 - 【請求項24】前記酸化膜をプラズマエッチングにより
除去することを特徴とする請求項23に記載の半導体装
置の製造方法。 - 【請求項25】前記酸化膜をRFプラズマエッチングに
より除去し、かつ前記導電膜の前記RFプラズマエッチ
ングによるエッチング量を前記酸化膜の膜厚の2倍未
満、またはRFプラズマを発生させるための投入電力を
1W/cm2 未満にすることを特徴とする請求項23に
記載の半導体装置の製造方法。 - 【請求項26】前記拡散源膜を形成する際に、前記導電
膜の表面に酸化膜が形成されている場合には、前記導電
膜の粒界上の前記酸化膜を除去することを特徴とする請
求項5に記載の半導体装置の製造方法。 - 【請求項27】前記導電膜を平坦化し、次いでこの平坦
化により前記導電膜中に生じた結晶欠陥を除去し、次い
で前記導電膜の表面に酸化膜が形成されている場合には
前記酸化膜を除去し、次いで前記導電膜上に前記拡散源
膜を形成し、次いで前記配線を形成することを特徴とす
る請求項5に記載の半導体装置の製造方法。 - 【請求項28】前記接続孔の外部を前記導電膜を除去
し、次いでこの除去により前記導電膜中に生じた結晶欠
陥を除去し、次いで前記導電膜の表面に酸化膜が形成さ
れている場合に前記酸化膜を除去し、次いで前記導電膜
の成膜温度よりも高い成膜温度で、前記導電膜上に前記
導電膜と同じ構成材料からなる導電膜を形成し、次いで
前記拡散源膜を高温で形成し、次いで前記配線を形成す
ることを特徴とする請求項5に記載の半導体装置の製造
方法。 - 【請求項29】前記拡散源膜を150℃以上の高温で形
成することを特徴とする請求項27または請求項28に
記載の半導体装置の製造方法。 - 【請求項30】前記拡散源膜を無加熱で形成した後、熱
処理により前記拡散源膜中の前記第2物質を前記導電膜
中に拡散させて前記拡散障壁層を形成することを特徴と
する請求項5、請求項27または請求項28に記載の半
導体装置の製造方法。 - 【請求項31】前記拡散源膜を無加熱で形成した後、前
記拡散源膜上に酸化防止膜を形成してから、前記熱処理
を行うことを特徴とする請求項30に記載の半導体装置
の製造方法。 - 【請求項32】前記拡散源膜を無加熱で形成した後、前
記拡散源膜上にAl、Ta、TiまたはNbを主成分と
する酸化防止膜を形成してから、前記熱処理を行うこと
を特徴とする請求項30に記載の半導体装置の製造方
法。 - 【請求項33】前記拡散源膜を無加熱で形成した後、酸
化性ガスと還元性ガスとの混合ガスからなり、かつ前記
第2物質に対して還元雰囲気中での熱処理により、前記
拡散源膜中の前記第2物質を前記導電膜中に拡散させて
前記拡散障壁層を形成することを特徴とする請求項5に
記載の半導体装置の製造方法。 - 【請求項34】前記導電膜としてAl膜またはAl合金
膜、前記拡散源膜としてCu膜を用い、かつ前記Cu膜
を形成した後、RTPによる熱処理により、前記Cu膜
中のCuを前記Al膜またはAl合金膜中に拡散させて
前記拡散障壁層を形成することを特徴とする請求項5に
記載の半導体装置の製造方法。 - 【請求項35】前記RTPによる熱処理は、熱処理時間
が30秒以上60秒以下、熱処理温度が前記熱処理時間
内におけるCu拡散距離が前記Al膜またはAl合金膜
の膜厚に相当する長さとなる温度以上であることを特徴
とする請求項34に記載の半導体装置の製造方法。 - 【請求項36】前記熱処理温度は、300℃以上Alの
共晶点温度以下であることを特徴とする請求項35に記
載の半導体装置の製造方法。 - 【請求項37】前記Al膜またはAl合金膜と前記Cu
膜との界面に自然酸化膜を介在させないことを特徴とす
る請求項34に記載の半導体装置の製造方法。 - 【請求項38】前記Al膜または前記Al合金膜からな
る配線を前記接続孔内に埋め込み形成した後、前記配線
の表面を酸素プラズマ処理することによって、前記配線
の表面における酸化膜の膜厚を一様にすることを特徴と
する請求項34に記載の半導体装置の製造方法。 - 【請求項39】前記高融点金属は、Ti、Co、Nb、
TaまたはHfであることを特徴とする請求項20に記
載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14584899A JP4083921B2 (ja) | 1998-05-29 | 1999-05-26 | 半導体装置の製造方法 |
| US09/321,848 US6403462B1 (en) | 1998-05-29 | 1999-05-28 | Method for manufacturing high reliability interconnection having diffusion barrier layer |
| US10/062,468 US6552434B2 (en) | 1998-05-29 | 2002-02-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14921198 | 1998-05-29 | ||
| JP10-149211 | 1998-05-29 | ||
| JP14584899A JP4083921B2 (ja) | 1998-05-29 | 1999-05-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049164A true JP2000049164A (ja) | 2000-02-18 |
| JP4083921B2 JP4083921B2 (ja) | 2008-04-30 |
Family
ID=26476866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14584899A Expired - Fee Related JP4083921B2 (ja) | 1998-05-29 | 1999-05-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6403462B1 (ja) |
| JP (1) | JP4083921B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028079A (ja) * | 2006-07-20 | 2008-02-07 | Denso Corp | 半導体装置およびその製造方法 |
| US8841675B2 (en) | 2011-09-23 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Minute transistor |
| CN119857921A (zh) * | 2025-01-10 | 2025-04-22 | 哈尔滨工业大学 | 一种适合铜/钛异种材料间的低应力扩散连接方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164307A (ja) * | 2000-11-24 | 2002-06-07 | Fujimi Inc | 研磨用組成物およびそれを用いた研磨方法 |
| KR100478483B1 (ko) * | 2002-10-02 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| TWI312370B (en) * | 2003-04-18 | 2009-07-21 | Nat Tsing Hua Universit | Conduction wires of electromigration effect-insignificant alloys and the designing method thereof |
| US7042097B2 (en) * | 2003-06-06 | 2006-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for reducing stress-induced voiding in an interconnect of integrated circuits |
| JP4970034B2 (ja) * | 2003-08-11 | 2012-07-04 | ハネウェル・インターナショナル・インコーポレーテッド | ターゲット/バッキングプレート構造物、及びターゲット/バッキングプレート構造物の形成法 |
| EP1805793A1 (en) * | 2004-10-22 | 2007-07-11 | Koninklijke Philips Electronics N.V. | Electromigration control |
| US7475368B2 (en) * | 2006-01-20 | 2009-01-06 | International Business Machines Corporation | Deflection analysis system and method for circuit design |
| US20070284662A1 (en) * | 2006-06-09 | 2007-12-13 | International Business Machines Corporation | Microelectronic structure including high current density resistor |
| US7768126B2 (en) * | 2006-09-29 | 2010-08-03 | Intel Corporation | Barrier formation and structure to use in semiconductor devices |
| US8089160B2 (en) * | 2007-12-12 | 2012-01-03 | International Business Machines Corporation | IC interconnect for high current |
| US7981771B2 (en) * | 2008-06-04 | 2011-07-19 | International Business Machines Corporation | Structures and methods to enhance Cu interconnect electromigration (EM) performance |
| US20110101534A1 (en) * | 2009-11-04 | 2011-05-05 | International Business Machines Corporation | Automated short length wire shape strapping and methods of fabricting the same |
| US8232646B2 (en) * | 2010-01-21 | 2012-07-31 | International Business Machines Corporation | Interconnect structure for integrated circuits having enhanced electromigration resistance |
| US8304863B2 (en) * | 2010-02-09 | 2012-11-06 | International Business Machines Corporation | Electromigration immune through-substrate vias |
| US8237286B2 (en) | 2010-04-15 | 2012-08-07 | International Business Machines Corporation | Integrated circuit interconnect structure |
| JP2013077711A (ja) * | 2011-09-30 | 2013-04-25 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP6100569B2 (ja) * | 2013-03-21 | 2017-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20150206794A1 (en) * | 2014-01-17 | 2015-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes |
| US9997406B2 (en) * | 2016-02-04 | 2018-06-12 | International Business Machines Corporation | Columnar interconnects and method of making them |
| WO2019045755A1 (en) * | 2017-09-01 | 2019-03-07 | Intel Corporation | METAL INTERCONNECTIONS, DEVICES AND METHODS |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3879840A (en) * | 1969-01-15 | 1975-04-29 | Ibm | Copper doped aluminum conductive stripes and method therefor |
| NL87258C (ja) * | 1969-01-15 | |||
| US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
| US4057824A (en) * | 1976-04-30 | 1977-11-08 | Rca Corporation | P+ Silicon integrated circuit interconnection lines |
| JPS539470A (en) * | 1976-07-15 | 1978-01-27 | Hitachi Ltd | Semiconductor device |
| US4529621A (en) * | 1983-10-05 | 1985-07-16 | Utah Computer Industries, Inc. | Process for depositing a thin-film layer of magnetic material onto an insulative dielectric layer of a semiconductor substrate |
| JPH0687464B2 (ja) * | 1986-12-17 | 1994-11-02 | 日本電装株式会社 | アルミニウム合金配線装置およびその製造方法 |
| JPH05121407A (ja) | 1991-10-30 | 1993-05-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05136137A (ja) | 1991-11-08 | 1993-06-01 | Toshiba Corp | 半導体装置の製造方法 |
| JP3369660B2 (ja) | 1992-08-31 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
| US5382831A (en) * | 1992-12-14 | 1995-01-17 | Digital Equipment Corporation | Integrated circuit metal film interconnect having enhanced resistance to electromigration |
| JPH06209002A (ja) | 1993-01-11 | 1994-07-26 | Kawasaki Steel Corp | 半導体装置 |
| US5488013A (en) * | 1993-12-20 | 1996-01-30 | International Business Machines Corporation | Method of forming transverse diffusion barrier interconnect structure |
| US5428233A (en) * | 1994-04-04 | 1995-06-27 | Motorola Inc. | Voltage controlled resistive device |
| KR100306527B1 (ko) * | 1994-06-15 | 2002-06-26 | 구사마 사부로 | 박막반도체장치의제조방법,박막반도체장치 |
| JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
| US5712510A (en) * | 1995-08-04 | 1998-01-27 | Advanced Micro Devices, Inc. | Reduced electromigration interconnection line |
| US6012336A (en) * | 1995-09-06 | 2000-01-11 | Sandia Corporation | Capacitance pressure sensor |
| US5689139A (en) * | 1995-09-11 | 1997-11-18 | Advanced Micro Devices, Inc. | Enhanced electromigration lifetime of metal interconnection lines |
| JPH09306988A (ja) * | 1996-03-13 | 1997-11-28 | Sony Corp | 多層配線の形成方法 |
| JPH10135298A (ja) * | 1996-10-31 | 1998-05-22 | Mitsubishi Electric Corp | 配線の信頼性評価装置及びその方法 |
| KR19980070753A (ko) * | 1997-01-28 | 1998-10-26 | 모리시타 요이치 | 반도체 소자 및 그 제조 공정 |
| JP3415387B2 (ja) | 1997-02-18 | 2003-06-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5744733A (en) * | 1997-04-09 | 1998-04-28 | Bridenbaugh; Paul Michael | Method for testing and screening electronic and photonic packages for hydrogen damage susceptibility |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5981378A (en) * | 1997-07-25 | 1999-11-09 | Vlsi Technology, Inc. | Reliable interconnect via structures and methods for making the same |
| US6001730A (en) * | 1997-10-20 | 1999-12-14 | Motorola, Inc. | Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers |
-
1999
- 1999-05-26 JP JP14584899A patent/JP4083921B2/ja not_active Expired - Fee Related
- 1999-05-28 US US09/321,848 patent/US6403462B1/en not_active Expired - Fee Related
-
2002
- 2002-02-05 US US10/062,468 patent/US6552434B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028079A (ja) * | 2006-07-20 | 2008-02-07 | Denso Corp | 半導体装置およびその製造方法 |
| US8841675B2 (en) | 2011-09-23 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Minute transistor |
| US9536994B2 (en) | 2011-09-23 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| CN119857921A (zh) * | 2025-01-10 | 2025-04-22 | 哈尔滨工业大学 | 一种适合铜/钛异种材料间的低应力扩散连接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6403462B1 (en) | 2002-06-11 |
| JP4083921B2 (ja) | 2008-04-30 |
| US6552434B2 (en) | 2003-04-22 |
| US20020130415A1 (en) | 2002-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000049164A (ja) | 半導体装置およびその製造方法 | |
| JP3707627B2 (ja) | 集積回路の製造方法 | |
| JP4771526B2 (ja) | 軟金属導体 | |
| JP3332456B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7176576B2 (en) | Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby | |
| JP5078259B2 (ja) | 1ないし5nmの厚さの金属キャップを用いる改良されたオンチップCu相互接続 | |
| CN103426862B (zh) | 铜互连结构及其形成方法 | |
| JPH09115866A (ja) | 半導体装置の製造方法 | |
| KR100359590B1 (ko) | 반도체장치및그제조방법 | |
| US7098537B2 (en) | Interconnect structure diffusion barrier with high nitrogen content | |
| US8084864B2 (en) | Electromigration resistant aluminum-based metal interconnect structure | |
| JPH05211147A (ja) | アルミニウム配線およびその形成方法 | |
| US6395629B1 (en) | Interconnect method and structure for semiconductor devices | |
| US7897508B2 (en) | Method to eliminate Cu dislocation for reliability and yield | |
| US20070145600A1 (en) | Semiconductor device and manufacturing method thereof | |
| Sullivan | Reliability considerations for copper metallizations in ULSI circuits | |
| US5565380A (en) | Semiconductor device and process for production thereof | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JP2001118922A (ja) | 半導体装置およびその製造方法 | |
| JP2001257209A (ja) | 配線膜の形成方法及び配線構造 | |
| JPH11154676A (ja) | 金属配線およびその形成方法 | |
| JP2002110804A (ja) | 半導体装置 | |
| JPH03225822A (ja) | 配線の製造方法 | |
| JP2000516404A (ja) | 半導体装置の製造方法と洗浄方法、及びその洗浄剤 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |