JP4078859B2

JP4078859B2 - 電子部品

Info

Publication number: JP4078859B2
Application number: JP2002076075A
Authority: JP
Inventors: 浅井　　康富; 祐司大谷; 長坂　　崇
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-03-19
Filing date: 2002-03-19
Publication date: 2008-04-23
Anticipated expiration: 2022-03-19
Also published as: JP2003272891A

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品に加わるサージを吸収するサージ吸収素子を備える電子部品に関する。
【０００２】
【従来の技術】
サージ吸収素子は、電子部品に加わる高電圧の静電気すなわちサージを吸収するものである。従来、この種のサージ吸収素子を備える電子部品としては、特開２００１−２１７５１８号公報に記載のような回路基板が提案されている。
【０００３】
このものは、ビアホールに絶縁体と導電体との混合物からなるサージ吸収材料を充填してなるサージ吸収素子を備えた回路基板である。この場合、サージ吸収素子を挟んで対向する電極が設けられ、当該電極間が所定電圧以上になると絶縁破壊して、サージをＧＮＤ（グランド）に逃がすことでサージ吸収を行うようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、本発明者等の検討によれば、上記したようなビアホールに形成されたサージ吸収素子では、対向する電極の面積が少ないため、放電電圧がばらつくことがわかった。その検討結果の一例を図１２に示す。
【０００５】
図１２（ａ）は、上記した従来のビアホールに充填形成されたサージ吸収素子について、対向電極間電圧（Ｖ）と対向電極間電流（ｍＡ）との関係を調べた結果を示す図である。対向電極間電流が急激に増加するときの対向電極間電圧が放電電圧であるが、この放電電圧は大きくばらつくことがわかる。
【０００６】
また、図１２（ｂ）は、サージ吸収素子を挟んで対向する電極の対向電極面積（ｍｍ²）と放電電圧との関係を調べた結果を示す図である。対向電極面積が大きくなるほど放電電圧のばらつきが小さくなっていくことがわかる。
【０００７】
この図１２に示すような本発明者等の検討結果によれば、放電電圧のばらつきを抑制するためには、対向する電極面積を大きくして放電面積を大きくすれば良い。そのためには、従来のサージ吸収素子では、ビアホールを大きくしなければならないが、ビアホールを大きくするには制約がある。
【０００８】
そこで、本発明は上記問題に鑑み、放電面積を適切に大きくすることのできるサージ吸収素子を備える電子部品を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、表面および内部に配線層が形成された複数のセラミック層（１１〜１４、２０）を積層することで表層配線（１５、１６）および内層配線（１７、１８）が形成されてなる積層基板（１０）を備え、複数のセラミック層の少なくとも一つが、絶縁体と導電体との混合物からなるサージ吸収材料がシート状に形成されてなるサージ吸収シート（２０）を構成することで、サージ吸収シートを内蔵してなる電子部品であって、内層配線（１７、１８）は、各セラミック層に形成されたビアホール（１７）および各セラミック層の間に形成された内部導体層（１８）により形成されており、サージ吸収シートには、複数のビアホールが接続されていることを特徴とする。
【００１３】
本発明によれば、サージ吸収材料をシート状に形成した構成としているから、放電面積を適切に大きくすることのできるサージ吸収素子を備える電子部品を提供することができる。
【００１４】
また、請求項１に記載の電子部品は、具体的には、請求項２に記載の発明のように、サージ吸収シート（２０）には、該サージ吸収シートを挟んで対向するように内部導体層（１８ａ〜１８ｄ）が形成されているものにできる。
【００１９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２０】
【発明の実施の形態】
（第１実施形態）
図１は、本発明の第１実施形態に係る電子部品としての積層基板１０を示す概略断面図である。この積層基板１０は、個々についてその表面および内部に配線層が形成された複数のセラミック層１１、１２、１３、１４、２０を積層して形成されたものである。
【００２１】
これらセラミック層１１〜１４、２０の積層体である積層基板１０の表面（図１中の上面）、裏面（図１中の下面）には、それぞれ表面配線１５、裏面配線１６が形成されており、これら表面および裏面配線１５、１６は表層配線１５、１６を構成している。
【００２２】
積層基板１０の内部には、各セラミック層に形成されたビアホール１７や各セラミック層の間に形成された内部導体層１８により、内層配線１７、１８が形成されている。そして、上記表面配線１５と裏面配線１６とは、内層配線１７、１８を介して電気的に接続されている。
【００２３】
また、積層基板１０の表面側においては、表面配線１５に導電性接着剤３１を介して半導体素子３０が搭載されている。この半導体素子３０は、その周囲の表面配線１５にボンディングワイヤ３２を介して結線され、電気的に接続されている。
【００２４】
ここにおいて、積層基板１０を構成するセラミック層１１〜１４、２０のうち、積層基板１０の厚み方向の中央部に位置するセラミック層２０が、サージ吸収を行うサージ吸収シート２０として構成されている。
【００２５】
このサージ吸収シート２０は、アルミナ等の絶縁体とタングステンまたはモリブデン等の導電体との混合物からなるサージ吸収材料をシート状に形成してなるものである。また、その他のセラミック層１１〜１４は、アルミナ等を主とした層であり、サージ吸収シート２０よりも絶縁性の大きいものである。
【００２６】
そして、サージ吸収シート２０およびサージ吸収シート２０を挟んで対向する内部導体層１８（１８ａ、１８ｂ、１８ｃ、１８ｄ）により、サージ吸収部２２、２４が構成されている。図１に示す例では、内部導体層１８ａと１８ｂを対向電極とするサージ吸収部２２、および、内部導体層１８ｃと１８ｄを対向電極とするサージ吸収部２４が形成されている。
【００２７】
このようなサージ吸収部２２、２４を有することにより、例えば、表面配線１５を通じて半導体素子３０に入ろうとするサージは、基板表面側に位置する内層配線１７、１８からサージ吸収部２２、２４を通り、基板裏面側に位置する内層配線１７、１８を通って裏面配線１６へ逃される。そのため、積層基板１０に実装された半導体素子３０等の部品はサージから保護される。
【００２８】
また、サージ吸収素子としての本実施形態のサージ吸収シート２０は、サージ吸収材料をシート状に形成した構成としている。そして、このシート２０を挟んで対向して電極１８ａ〜１８ｄを形成しており、従来のビアホールに充填されたサージ吸収素子の対向電極に比べて、対向電極の面積すなわち放電面積を大きくすることができる。
【００２９】
このように、本実施形態によれば、放電面積を適切に大きくすることのできるサージ吸収素子としてのサージ吸収シート２０を提供することができる。
【００３０】
また、本実施形態によれば、電子部品としての積層基板１０に対して、それを構成する少なくとも一つのセラミック層にサージ吸収シート２０を用いることにより、積層基板１０に適切にサージ吸収シート２０を内蔵することができる。そして、放電面積を適切に大きくすることのできるサージ吸収素子を備える電子部品としての積層基板１０を提供することができる。
【００３１】
次に、上記サージ吸収シート２０およびこれを内蔵する積層基板１０の製造方法について説明する。本製造方法は通常のセラミック積層基板の製法に準じて行うことができる。限定するものではないが本製造方法の一具体例について述べる。図２〜図４は本製造方法を断面的に示す工程図である。
【００３２】
まず、図２は、サージ吸収シート以外のセラミック層１１〜１４となるグリーンシート１００の製造工程を示す図である。なお、図２では、上記図１中の最上層のセラミック層１１の例を図示してあるが、他のセラミック層１２、１３、１４も同様に製造することができる。
【００３３】
図２（ａ）に示すように、ドクターブレード法により形成されたアルミナ粉末、カオリン、有機バインダ等からなるグリーンシート１００を用意する。そして、図２（ｂ）に示すように、このグリーンシート１００の所望の位置にパンチングすることにより、最終的に上記ビアホールとなる孔１０１をあける。
【００３４】
次に、図２（ｃ）に示すように、この孔１０１に対して、主にモリブデンからなる導体ペースト１０２を印刷にて充填する。この導体ペースト１０２は、最終的に上記ビアホールにおける内層配線となるものである。
【００３５】
次に、図２（ｄ）に示すように、グリーンシート１００の表面に、主にタングステンからなる導体ペースト１０３を印刷する。この導体ペースト１０３は、孔１０１に充填された導体ペースト１０２と導通するように印刷され、最終的に、上記内部導体層や表面配線、裏面配線となるものである。
【００３６】
以上、図２（ａ）〜（ｄ）の工程を各セラミック層１１〜１４について行い、最終的に各セラミック層１１〜１４となるグリーンシート１００を複数製造する。その一方、サージ吸収シート２０を用いて、これを積層基板１０に内蔵可能なように加工する。
【００３７】
図３は、サージ吸収シート２０の加工工程を示す図である。図３（ａ）に示すように、ドクターブレード法により形成されたタングステン粉末（導電体）、アルミナ粉末（絶縁体）、カオリン、有機バインダ等のサージ吸収材料からなるシート状のサージ吸収シート２０を用意する。
【００３８】
ここで、本実施形態のサージ吸収材料は、上記した特開２００１−２１７５１８号公報に準じたものにできるが、この従来公報のようにビアホールに充填する場合では、エチルセルロースやブチラール等のバインダを用いるのに対し、本実施形態では、シート状に加工するために鋭意検討し、アクリル系バインダを用いたものとしている。
【００３９】
そして、図３（ｂ）、（ｃ）に示すように、このサージ吸収シート２０の所望の位置にパンチングすることにより、最終的に上記ビアホールとなる孔２１をあけ、これに、主にモリブデンからなる導体ペースト２２を印刷にて充填する。
【００４０】
次に、図３（ｄ）に示すように、サージ吸収シート２０の表面に、主にタングステンからなる導体ペースト２３を印刷する。この導体ペースト２３のうち孔２１に充填された導体ペースト２２と導通するように印刷されたものは、最終的に上記内部配線を構成するものである。
【００４１】
また、サージ吸収シート２０の表面に印刷された導体ペースト２３のうち孔２１に充填された導体ペースト２２と導通しないものは、上記サージ吸収部を構成する対向電極の一方となるものである。
【００４２】
こうして、図３（ｄ）に示すように加工されたサージ吸収シート２０は、上記図２（ａ）〜（ｄ）に示す工程にて製造された複数のグリーンシート１００と積層され、焼成されて積層基板１０を形成する。その工程を図４示す。
【００４３】
まず、図４（ａ）、（ｂ）に示すように、サージ吸収シート２０を真ん中にしてグリーンシート１００を重ね合わせ、熱圧着を行い積層する。次に、この積層体を約１６００℃、還元雰囲気にて焼成する。このとき、図示しないが基板は約２０％収縮する。また、各ペーストは表面配線および内層配線１５〜１８となる。このようにして、サージ吸収シート２０を内蔵した積層基板１０が製造される。
【００４４】
なお、このように製造された積層基板１０に対しては、図示しないが、必要に応じ、ＩＣなどの実装性を確保するため表面配線１５を構成するタングステン上に銅めっきや金めっきを行ったり、厚膜抵抗体を印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。
【００４５】
次に、図４（ｃ）に示すように、できあがった積層基板１０の所定の表面配線１５に導電性接着剤３１を印刷にて塗布する。ここでは、例えば、銀フィラーを含有したエポキシ樹脂からなる導電性接着剤３１を用いている。そして、導電性接着剤３１の上に半導体素子３０を組み付け、硬化前の導電性接着剤３１の粘性により、半導体素子３０を基板１０に固着させておく。
【００４６】
次に、導電性接着剤３１を、例えば１５０℃の高温槽を用いて硬化させる。そして、ワイヤボンディングを行い、ワイヤ３２を形成する。こうして、上記図１に示す積層基板１０が完成する。
【００４７】
以上、半導体素子３０を積層基板１０に組み付ける例を示したが、積層基板１０には、コンデンサ、抵抗体、コイル、ダイオードなどのその他の部品を組み付けても良い。また、実装方法も導電性接着剤以外に、はんだなどの他の手法によるものとしても良い。
【００４８】
なお、サージ吸収シート２０は、複数層設けられていても良い。また、積層基板１０のどの層に形成しても良いが、他のセラミック層１１〜１４とは異なる材料で構成されその収縮率も異なるので、積層基板１０の反りの低減のために、積層基板１０厚み方向の中央部の層として位置することが好ましい。
【００４９】
また、積層基板１０に内蔵されるサージ吸収シート２０の変形例を図５（ａ）、（ｂ）に模式的に示す。図５（ａ）に示すように、サージ吸収シート２０は、積層基板１０を構成する一つのセラミック層（例えばセラミック層１３）において部分的に形成されているものであっても良い。
【００５０】
また、図５（ｂ）に示すように、サージ吸収シート２０を挟んで形成される配線のうち耐電圧が必要な両配線１８間においては、一方の配線１８と他方の配線１８とをサージ吸収シート２０を挟んで対向しないようにずらして形成することが好ましい。これは、サージ吸収シート２０が、それ以外のセラミック層１１〜１４に比べて絶縁性に劣るためである。
【００５１】
（第２実施形態）
図６は、本発明の第２実施形態に係るサージ吸収シート２０を備える電子部品２００の構成を示す図である。図６において、（ａ）は本電子部品２００を基板１０に実装した状態を示す図、（ｂ）は（ａ）中のＡ−Ａ断面図、（ｃ）は（ｂ）中のＢ−Ｂ断面図である。
【００５２】
本電子部品２００は、サージ吸収シート２０を内蔵することにより構成されたサージ吸収部品として適用される。つまり、上記第１実施形態は、積層基板に多数のサージ吸収部を形成する場合に適した構成のものであるが、基板に形成するサージ吸収部が少なくても良いときは、サージ吸収シート２０などの加工費により、基板としては割高となる。
【００５３】
そのような場合、図６（ａ）に示すように、サージ吸収部品２００を基板１０のランド１０ａにはんだ１０ｂなどで実装すれば、比較的コストを低くしつつ同様なサージ吸収効果が得られる。
【００５４】
本実施形態の電子部品としてのサージ吸収部品２００は、図６に示すように、サージ吸収シート２０が複数積層されて積層体を形成しており、各サージ吸収シート２０の間に内部電極層２１０が介在しており、積層体の外周端部には、内部電極層２１０と導通する一対の外部電極層２２０が設けられているものである。
【００５５】
サージ吸収シート２０は、上記第１実施形態と同様のものを採用でき、内部電極層２１０は導体ペースト等を用いて形成されたものである。また、外部電極層２２０は、内部電極層２１０との密着性確保などのために内側に位置する第１の外部電極層２２１と、その外側に位置し基板１０のランド１０ａと接続される第２の外部電極層２２２とからなる。
【００５６】
このサージ吸収部品２００によれば、各々対向する内部電極層２１０の間にサージ吸収を行うサージ吸収部が形成され、外部からのサージは一対の外部電極層２２０の一方からサージ吸収部に入力される。そして、一対の外部電極層２２０間にてサージ吸収効果が適切に発揮される。
【００５７】
そのため、例えば、基板１０の一方のランド１０ａからサージが入力されたときは、これに接続された一方の外部電極層２２０からサージ吸収部品２００内をサージ電流が流れ、他方の外部電極層２２０から他方のランド１０ａを介してＧＮＤ等へサージを逃がすことができる。
【００５８】
また、本実施形態によれば、サージ吸収シート２０の枚数を増やすことで、対向する内部電極層２１０の対向面積すなわち放電面積を増やすことができるため、サージ吸収効果のさらなる向上を図ることができる。
【００５９】
次に、上記サージ吸収部品２００の製造方法について説明する。図７、図８は本製造方法を図６（ｂ）に示す断面に対応した断面にて示す工程図である。
【００６０】
まず、図７（ａ）に示すように、ドクターブレード法により、タングステン粉末（導電体）、アルミナ粉末（絶縁体）、カオリン、有機バインダ等のサージ吸収材料からなるシート状のサージ吸収シート２０を複数枚形成する。ここにおけるサージ吸収材料も上記第１実施形態と同様のものである。
【００６１】
次に、図７（ｂ）に示すように、各サージ吸収シート２０の一面に、最終的に上記内部電極層となる導体ペースト２１１を印刷する。次に、図７（ｃ）、（ｄ）に示すように、これら各サージ吸収シート２０を重ね合わせて積層する。
【００６２】
次に、図８（ａ）に示すように、積層体の両外周端面に第１の外部電極層となるタングステンペーストを塗布して、このものを約１６００℃、還元雰囲気にて焼成する。なお、図示しないが、このとき積層体は約２０％収縮する。また、各ペーストはそれぞれ内部電極層２１０、第１の外部電極層２２１となる。
【００６３】
その後、図８（ｂ）に示すように、第１の外部電極層２２１の外表面に、第２の外部電極層２２２となるＮｉめっき、Ｓｎめっきを順次、バレル式の電気メッキにより形成する。こうして、上記サージ吸収部品２００ができあがる。この場合、外部電極層２２０は、内側から順にタングステンからなる第１層、Ｎｉめっきからなる第２層、Ｓｎめっきからなる第３層の３層構造のものということもできる。
【００６４】
なお、上記図７に示す工程は、１枚のサージ吸収シート２０よりも大きなシート部材を複数枚用意し、複数枚のシート部材に対して、導体ペースト２１１の印刷を行った後、これらを積層しても良い。この場合、１個のサージ吸収部品２００に対応した大きさに積層体を切り離すことで、複数個のサージ吸収部品２００を同時に作ることができる。
【００６５】
そして、このようにした場合には、切り離した後の積層体の端面にサージ吸収シート２０がだれることで、内部電極層となる導体ペースト２１１のうち外部電極層との接続部となる部位の露出が不十分となるため、切り離し後の積層体の端面を研磨することが好ましい。
【００６６】
また、本発明者等の検討によれば、上記サージ吸収部品２００においては、サージ吸収シート２０に用いるサージ吸収材料、内部電極層２１０に用いる内部電極層材料、外部電極層２２０に用いる外部電極層材料は、図９、図１０に示すような種々の組合せが可能である。
【００６７】
図９、図１０において、内部電極層２１０の第２層は、外部電極層２２０との接合性を確保するために外部電極層２２０との接合部にて第１層の上に用いられる層である。また、外部電極層２２０では、内側すなわち内部電極層との接合部側から順に第１層、第２層、第３層、第４層としている。
【００６８】
また、図９中にも示しているが、「タングステン（Ｗ）、モリブデン（Ｍｏ）、Ｗ＋Ｍｏ、Ｍｏ＋Ｍｎ、Ｗ＋Ｍｎのいずれか一つ」のことを「材料Ｍ１」と表すこととしている。また、図９、図１０に示すように、サージ吸収材料は、アルミナと材料Ｍ１との混合物の場合、ホウケイ酸ガラスとＮｉ、Ｃｕ、Ａｇ−Ｐｄのいずれか一つとの混合物の場合といった二つの場合に分かれ、前者は高融点材料、後者は低融点材料である。
【００６９】
例えば、図９の組合せ番号３では、サージ吸収材料がアルミナと材料Ｍ１との混合物からなり、内部電極層２１０が材料Ｍ１からなる１層のものであり、外部電極層２２０が材料Ｍ１にＩｒ（イリジウム）が混入されたものからなる第１層、Ｃｕ厚膜からなる第２層、Ｎｉめっきからなる第３層、Ｓｎめっきからなる第４層の４層構造のものであることを表している。
【００７０】
ここで、図９、図１０中、「材料Ｍ１（Ｉｒ混入）」は、材料Ｍ１にＩｒを少量混入したもので、例えばＷに５％以上のＩｒを混入するものである。これは、材料Ｍ１（例えばＷ）とＣｕ厚膜となるＣｕペーストとの接合性が悪いため、両者の間に「材料Ｍ１（Ｉｒ混入）」を介在させることで、Ｃｕペーストの密着力を確保するためのものである。
【００７１】
また、図９、図１０に示す組合せにおいて、組合せ番号１〜６のものは、外部電極層２２０の第１層まで配置した後、積層体の焼成を行い、次に外部電極層２２０の第２層以降の形成を行う。それ以外の組合せ番号７〜４６のものは、内部電極層２１０まで配置した後、積層体の焼成を行い、次に、外部電極層２２０の第１層以降の形成を行う。
【００７２】
また、図９、図１０の組合せに示されるように、外部電極層２２０としてめっきを行う場合があり、そのめっき条件によっては、サージ吸収シート２０のＷ粉までめっきされ短絡する可能性がある。図１１に示す変形例は、このめっきによる短絡の対策を施した変形例を示す図である。
【００７３】
図１１にて、（ａ）は概略断面図、（ｂ）は（ａ）中のＣ−Ｃ断面図である。図１１（ａ）に示す例では、積層体の最上層と最下層に、めっきが付着しないアルミナ等からなるシート２３０を設けて、めっきが内部電極層２１０に付着しないように保護している。
【００７４】
さらに、図１１（ｂ）に示すように、積層体の側面にも上記シート２３０と同様のシートやペースト印刷などの方法にて、めっきが付着しないめっき付着防止層２４０を形成しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電子部品としての積層基板を示す概略断面図である。
【図２】サージ吸収シート以外のセラミック層となるグリーンシートの製造工程を示す図である。
【図３】サージ吸収シートの加工工程を示す図である。
【図４】グリーンシートとサージ吸収シートとを積層してなる積層基板の製造工程を示す図である。
【図５】積層基板に内蔵されるサージ吸収シートの変形例を示す図である。
【図６】本発明の第２実施形態に係るサージ吸収シートを備える電子部品の構成を示す図である。
【図７】図６に示す電子部品の製造方法を示す工程図である。
【図８】図７に続く製造方法を示す工程図である。
【図９】上記第２実施形態のサージ吸収部品におけるサージ吸収材料、内部電極層材料、外部電極層材料の種々の組合せを示す図表である。
【図１０】図９に続くサージ吸収部品におけるサージ吸収材料、内部電極層材料、外部電極層材料の種々の組合せを示す図表である。
【図１１】本発明の他の実施形態を示す図である。
【図１２】本発明者等の検討による、サージ吸収素子における対向電極面積による放電電圧ばらつきの傾向を示す図である。
【符号の説明】
１０…積層基板、１１、１２、１３、１４…セラミック層、
１５…表面配線、１６…裏面配線、１７…ビアホール、１８…内部導体層、
２０…サージ吸収シート、２１０…内部電極層、２２０…外部電極層。

Claims

表面および内部に配線層が形成された複数のセラミック層（１１〜１４、２０）を積層することで表層配線（１５、１６）および内層配線（１７、１８）が形成されてなる積層基板（１０）を備え、
前記複数のセラミック層の少なくとも一つが、絶縁体と導電体との混合物からなるサージ吸収材料がシート状に形成されてなるサージ吸収シート（２０）を構成することで、前記サージ吸収シートを内蔵してなる電子部品であって、
前記内層配線（１７、１８）は、各セラミック層に形成されたビアホール（１７）および各セラミック層の間に形成された内部導体層（１８）により形成されており、前記サージ吸収シートには、複数の前記ビアホールが接続されていることを特徴とする電子部品。
前記サージ吸収シート（２０）には、該サージ吸収シートを挟んで対向するように内部導体層（１８ａ〜１８ｄ）が形成されていることを特徴とする請求項１に記載の電子部品。