JP4066381B2 - 車載電子制御装置 - Google Patents

Description

この発明は、たとえばエンジン制御装置や車両走行制御装置などに適用される車載電子制御装置に関し、特に、制御用マイクロプロセッサと併用されるバックアップメモリの異常点検方法の改良により、制御用マイクロプロセッサの制御負担を軽減し、制御の応答性を向上させるとともに、バックアップメモリの信頼性を向上させた車載電子制御装置に関するものである。

一般に、車載電子制御装置は、電源スイッチが閉路したときに車載バッテリから給電されて第１の安定化制御電圧を発生する主電源回路と、主電源回路を介して給電されるマイクロプロセッサ（制御用ＣＰＵ）と、車載バッテリから電源スイッチを介さずに直接給電されて第２の安定化制御電圧を発生する補助電源回路と、補助電源回路または主電源回路を介して常時給電される揮発性のバックアップメモリと、を備えている。

制御用ＣＰＵは、不揮発制御用メモリの内容（制御プログラムおよび基準制御定数）と各種の入力センサの動作状態とに応答して各種の電気負荷を制御する。
バックアップメモリは、不揮発制御用メモリ内の基準制御定数に対する学習補正変分値データが格納されている。

バックアップメモリは、ＲＡＭメモリの一部領域または全領域が使用され、このメモリ領域に格納されるデータとしては、たとえば運転性能を向上させるための学習データや制御精度を向上させるための校正値データ、または異常コード番号別の異常発生回数データなどがあげられる。

これらの保存データは、車載バッテリの異常電圧低下、またはバッテリの交換時の電源遮断時や運転中の異常ノイズの影響などによって、記憶内容が変化または消失する可能性がある。したがって、重要なデータは、電気的に書込みが可能な不揮発性のデータメモリに転送保存しておいて、データ消失時には初期化データとして活用されるようになっている。

なお、不揮発データメモリは、ＲＡＭメモリに比べて書込み所要時間が長く、書込み可能回数にも制限があるために、一般には、制御対象となるエンジンの停止後の電源遮断前に、一括転送書込みが実行されるようになっている。
また、万一にデータ消失が発生した場合に、再度学習補正してもよい程度の重要度の低いデータの場合には、初期化データとして、学習補正変分値データを初期化して、不揮発制御用メモリに格納されている基準制御定数をそのまま使用することによって、不揮発データメモリへの転送保存を不要にして、不揮発データメモリで必要とされる保存容量を抑制するようになっている。

このような技術背景のもとで、バックアップメモリの内容が正常であるか否かを常に点検し、異常があれば速やかに初期化処理を行うことが求められている。
しかしながら、一般的な車載電子制御装置においては、バックアップメモリの内容点検用の異常検出手段として、短時間に完全な点検が可能な万能的手段が存在せず、異常点検に過大な重点をおくと、マイクロプロセッサの制御性能に影響を及ぼすことが知られている。

従来の典型的な異常検出手段の１つとして、バックアップメモリを備えた電子制御装置が提案されている（たとえば、特許文献１参照）。
上記特許文献１に記載された従来装置は、常時バッテリ電源が供給され、制御には無関係で且つあらかじめ特定されたチェックデータを格納しているバックアップメモリと、制御実行中に更新されるような制御データをバックアップメモリに格納する制御データ格納手段と、制御データ格納手段で制御データが格納されるに際して、制御データの各ビットを反転した反転データをバックアップメモリに格納する反転データ格納手段と、バックアップメモリに格納された制御データと反転データの反転値とを比較して両者の一致を判定する判断手段と、判断手段で制御データと反転データの反転値とが不一致と判定された状態でバックアップメモリに初期値を書込む初期化手段とを備えている。

また、上記初期化手段は、チェックデータを偽チェックデータ（あらかじめ特定された値とは異なる値）に書換える第１の手段と、初期値を書込む初期化の終了後に、偽チェックデータに代えてあらかじめ特定されたチェックデータに書換える第２の手段とを備えている。
さらに、上記特許文献１には、反転データを相互に比較するミラーチェック方式と、特定チェックデータを用いたキーワード確認方式とが開示されており、これにより、初期化の完了に応答して特定チェックデータを偽データから正常データに置き換え、初期化の中断状態の検出を可能にして確実に初期化するようになっている。

これに対し、他の従来例として、電子機器の初期化装置および方法も提案されている（たとえば、特許文献２参照）。
上記特許文献２によれば、電源（電池）からの供給電圧によりバックアップされるメモリと、メモリへの供給電圧が所定値より低下した場合にこれを検知する検知手段と、検知手段で得た電圧低下状態を示す情報を記憶する記憶手段と、当該機器の電源投入時に記憶手段の内容をチェックし、電圧低下状態を示す情報が記憶されていた場合には、あらかじめ設定された初期化処理を実行する制御手段とを備えている。

上記特許文献２に記載された従来装置の場合は、バックアップメモリ自体の内容をチェックするのではなく、データ異常の発生原因となる電圧低下異常の有無を検出し、電圧低下異常が発生すれば、バックアップメモリの内容の如何を問わずに、バックアップメモリを初期化するようになっている。

特開平６−７４０８７号公報（図３、要約） 特開平７−３６５７４号公報（図１、要約）

従来の車載電子制御装置では、上記特許文献１の場合には、車載バッテリの接続遮断または異常電圧低下の履歴があって、バックアップメモリの内容が信頼できない状況であっても、偶然にも特定されたチェックデータに変化が発生していなければ、多数の保存データに関する反転データの照合を実行してみる必要が生じるので、異常点検に多大な時間を要するという課題があった。
また、上記特許文献２の場合には、電池電圧以外のノイズ誤動作などによるバックアップメモリの異常に対処することができず、高信頼性の異常検出を実現することができないという課題があった。

この発明の第１の目的は、バックアップメモリの異常検出（点検）に際して、複数の多様な異常検出手段を使い分けることにより、制御用マイクロプロセッサの制御負担を軽減して、制御の応答性を向上させるとともにバックアップデータの信頼性を向上させた車載電子制御装置を得ることにある。
また、この発明の第２の目的は、運転開始直前、運転開始直後、運転中、運転停止段階、駐車中などの多様なタイミングで、バックアップメモリの異常検出処理（点検）を実行することにより、制御用マイクロプロセッサの制御負担を軽減して、制御の応答性を向上させるとともにバックアップデータの信頼性を向上させた車載電子制御装置を得ることにある。

この発明による車載電子制御装置は、電源スイッチを介して車載バッテリに接続され、電源スイッチが閉路したときに車載バッテリから給電されて第１の安定化制御電圧を発生する主電源回路と、車載バッテリから直接給電されて第２の安定化制御電圧を発生する補助電源回路と、制御プログラムおよび基準制御定数が書込まれた不揮発制御用メモリを含むマイクロプロセッサからなる制御用ＣＰＵと、主電源回路または補助電源回路を介して常時給電され、不揮発制御用メモリに格納されている基準制御定数に対する学習補正データが格納される揮発性のバックアップメモリとを備え、制御用ＣＰＵは、各種の入力センサおよび各種の電気負荷に接続され且つ主電源回路を介して給電され、不揮発制御用メモリの内容および入力センサの動作状態に応答して電気負荷を制御する車載電子制御装置であって、補助電源回路の電源投入状態を検出する電源投入検出手段と、電源投入検出手段の検出動作に応動する電源遮断監視メモリと、バックアップメモリを初期化する初期化手段と、初期化手段の初期化完了状態を記憶する初期化完了記憶手段と、バックアップメモリに対する階層化異常を検出する階層化異常検出手段と、階層化異常検出手段による異常検出の実行を選択する異常検出選択手段とをさらに備え、電源投入検出手段は、補助電源回路が車載バッテリに接続されたことに応答して、電源遮断監視メモリの内容をリセット状態にすることにより、電源遮断状態が存在していたことを電源遮断監視メモリに記憶させ、初期化手段は、制御用ＣＰＵが主電源回路から給電され且つ電源遮断監視メモリの内容がセット状態を記憶していないときに応答して、制御用ＣＰＵによりバックアップメモリの内容を初期化し、初期化完了記憶手段は、制御用ＣＰＵによるバックアップメモリの初期化が完了したことに応答して、電源遮断監視メモリの内容をセット状態に書換え変更するとともに、初期化記憶確認手段または電圧監視手段を含み、初期化記憶確認手段は、電源遮断監視メモリの書換え変更が実行されたか否かを確認し、電圧監視手段は、電源遮断監視メモリに対する給電が実行されているか否かを監視し、階層化異常検出手段は、制御用ＣＰＵによって実行される複数の異常検出手段からなり、バックアップメモリの記憶内容に異常が有るか否かを判定し、バックアップメモリの記憶内容に異常が検出された場合には、バックアップメモリを初期化し、異常検出選択手段は、電源スイッチが投入された直後においては、階層化異常検出手段の中の一部の異常検出手段の実行結果に異常が検出されない場合でも、階層化異常検出手段の中の他の異常検出手段の実行を省略し、制御用ＣＰＵの運転中においては、階層化異常検出手段の中の他の少なくとも１つの異常検出手段を順次に反復実行するものである。

この発明によれば、車両の運転開始時におけるバックアップメモリの異常検出として、主電源回路に給電されているのに補助電源回路に給電されていない状態を初期化記憶確認手段または電圧監視手段によって検出するとともに、補助電源回路に給電されていても過去に車載バッテリの接続遮断または異常電圧低下履歴があるか否かを電源遮断監視メモリの状態によって判定し、接続遮断または異常電圧低下時には、バックアップメモリを初期化することにより、制御用ＣＰＵの制御負担を軽減して、制御の応答性を向上させるとともに、バックアップメモリの信頼性を向上させることができる。
また、車両の運転中においては、過大な運転ノイズによるバックアップメモリの内容の変化または消失に注目した多様な異常検出を順次に反復実行することにより、制御用ＣＰＵに対して過度で集中的な制御負担をかけないようにし、制御用ＣＰＵの制御負担を軽減して、制御の応答性を向上させるとともに、バックアップメモリの信頼性を向上させることができる。

実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について説明する。
図１はこの発明の実施の形態１に係る車載電子制御装置の全体回路構成を示すブロック図である。
図１において、車載電子制御装置１００ａは、主制御回路部１１０ａおよび付加制御回路部１４０を主体として構成され、図示しない密閉筐体に収納されている。

車載電子制御装置１００ａには、外部機器として、車載バッテリ１０１と、電源スイッチ１０２と、電磁コイル１０３ａおよび出力接点１０３ｂ（給電用開閉素子）からなる電源リレー１０４と、各種の車載の電気負荷１０５（表示機器またはアクチュエータなど）と、図示しない入力手段（各種操作スイッチなど）のＯＮ／ＯＦＦ動作を検出する各種の入力センサ１０６と、アナログ入力センサ１０７と、が接続されている。
入力センサ１０６は、たとえば回転センサなどを含み、車載電子制御装置１００ａの制御対象となるエンジン（図示せず）の運転／停止状態を検出するエンジン状態検出手段としても機能する。
または、電源スイッチ１０２がエンジン状態検出手段としても機能してもよい。この場合、電源スイッチ１０２のＯＮ／ＯＦＦ状態がエンジンの運転／停止状態を示すことになる。

車載電子制御装置１００ａは、主制御回路部１１０ａおよび付加制御回路部１４０に加え、電源リレー１０４を介して車載バッテリ１０１に接続されて第１の安定化制御電圧を発生する主電源回路（ＰＳＵ）１１４ａと、車載バッテリ１０１に直接接続されて第２の安定化制御電圧を発生する補助電源回路１１４ｂと、電気負荷１０５に接続された出力インタフェース回路（ＤＯＦ）１１５と、入力センサ１０６に接続された入力インタフェース回路（ＤＩＦ）１１６と、アナログ入力センサ１０７に接続されたアナログ入力インタフェース回路（ＡＩＦ）１１７と、主制御回路部１１０ａに接続されたウォッチドッグタイマ回路（ＷＤＴ）１１８と、車載バッテリ１０１に直接接続されて所定の安定化電圧を発生する安定化電源回路１２４とを備えている。

また、車載電子制御装置１００ａは、電源リレー１０４に接続されたトランジスタ１３０と、トランジスタ１３０を駆動する回路として覚醒タイマ回路部１２０ａに接続された駆動抵抗１３１ａおよびダイオード１３１ｂによる直列回路と、ウォッチドッグタイマ回路１１８に接続された駆動抵抗１３３ａおよびダイオード１３３ｂからなる直列回路と、電源スイッチ１０２に接続された駆動抵抗１３２ａおよびダイオード１３２ｂからなる直列回路と、電源スイッチ１０２に接続されたインタフェース素子１３４とを備えている。

車載電子制御装置１００ａ内の主制御回路部１１０ａは、マイクロプロセッサからなる制御用ＣＰＵ（ＭＣＰＵ）１１１ａと、制御用ＣＰＵ１１１ａと協働する不揮発制御用メモリ（ＦＭＥＭ）１１２ａと、不揮発制御用メモリ１１２ａ内の一部領域からなる不揮発データメモリ（ＤＭＥＭ）１１２ｃと、演算処理用のＲＡＭメモリ１１３ａと、ＲＡＭメモリ１１３ａ内の一部領域または全領域に対応したバックアップメモリ（ＢＭＥＭ）１１３ｃとにより構成されている。
不揮発制御用メモリ１１２ａは、制御プログラムや基準制御定数を格納するフラッシュメモリなどにより構成されている。
不揮発データメモリ１１２ｃは、不揮発制御用メモリ１１２ａとは異なる一括消去ブロックに属している。

付加制御回路部１４０は、主制御回路部１１０ａに接続された覚醒タイマ回路部１２０ａと、電源投入検出手段を構成するシュミット回路１２５と、シュミット回路１２５での比較基準となる基準電圧１２６を発生する基準電圧発生部（図示せず）と、シュミット回路１２５に接続された立上り微分回路１２７と、電源遮断監視メモリを構成するフリップフロップ回路１２８と、フリップフロップ回路１２８に接続されたプルダウン抵抗１２９とを備えている。

主電源回路１１４ａは、車載バッテリ１０１から出力接点１０３ｂを介して給電され、主制御回路部１１０ａに対して、第１の安定化制御電圧（ＤＣ５Ｖ、ＤＣ３．３Ｖ）を供給する。
第１の安定化制御電圧のうち、ＤＣ５Ｖは、インタフェース回路用の電源として主制御回路部１１０ａに供給される。
また、第１の安定化制御電圧のうち、ＤＣ３．３Ｖは、制御用ＣＰＵ１１１ａの演算回路部、不揮発制御用メモリ１１２ａ、不揮発データメモリ１１２ｃ、ＲＡＭメモリ１１３ａおよびバックアップメモリ１１３ｃに対する電源として供給される。

また、主制御回路部１１０ａには、主電源回路１１４ａのみならず、補助電源回路１１４ｂが設けられている。
補助電源回路１１４ｂは、出力接点１０３ｂを経由せずに、車載バッテリ１０１から電源端子ＳＬＴを介して直接給電されており、第２の安定化制御電圧（ＤＣ２．７Ｖ）を発生する。これにより、補助電源回路１１４ｂは、電源スイッチ１０２が開路されても、主制御回路部１１０ａ内のバックアップメモリ１１３ｃに対して常時給電するようになっている。

出力インタフェース回路１１５は、出力ラッチメモリおよび複数の出力トランジスタ（図示せず）を含み、制御用ＣＰＵ１１１ａの出力ポートＤＯと各種の電気負荷１０５との間に設けられている。
出力インタフェース回路１１５内の複数の出力トランジスタのうち、いずれかが導通すると、導通したトランジスタに接続されている電気負荷１０５は、車載バッテリ１０１から出力接点１０３ｂを介して給電駆動されるようになっている。

入力インタフェース回路１１６は、ノイズフィルタおよびデータセレクタ（図示せず）を含み、入力センサ１０６と制御用ＣＰＵ１１１ａの入力ポートＤＩ１との間に設けられている。
アナログ入力インタフェース回路１１７は、ノイズフィルタおよび多チャンネルＡＤ変換器（図示せず）を含み、アナログ入力センサ１０７と制御用ＣＰＵ１１１ａの入力ポートＤＩ２との間に設けられている。
アナログ入力インタフェース回路１１７は、アナログ入力センサ１０７からの各種アナログ入力信号をデジタル変換し、デジタル変換値を制御用ＣＰＵ１１１ａの入力ポートＤＩ２に供給する。

制御用ＣＰＵ１１１ａは、パルス列からなるウォッチドッグクリア信号ＷＤ１を発生する。
ウォッチドッグタイマ回路１１８は、制御用ＣＰＵ１１１ａからのウォッチドッグクリア信号ＷＤ１のパルス幅を監視して、パルス幅が所定値以上になると、リセットパルス信号ＲＳＴ１を発生して、制御用ＣＰＵ１１１ａをリセットして再起動させる。
また、ウォッチドッグタイマ回路１１８は、ウォッチドッグクリア信号ＷＤ１が正常なパルス列である場合には、運転状態信号出力ＯＵＴＥの論理レベルを「Ｈ」にする。

付加制御回路部１４０内の覚醒タイマ回路部１２０ａは、図２（後述する）のタイミングチャートに示すように、制御用ＣＰＵ１１１ａが発生する覚醒動作開始指令ＳＴＡ、覚醒時間データＴＩＭＥおよび覚醒出力信号停止指令ＳＴＰに応答して、覚醒出力信号ＷＵＰを発生する。
覚醒タイマ回路部１２０ａからの覚醒出力信号ＷＵＰは、覚醒モニタ信号ＭＮＴ２として、制御用ＣＰＵ１１１ａに入力されている。

安定化電源回路１２４は、車載バッテリ１０１から直接給電されて、所定の安定化電圧（ＤＣ５Ｖ）を付加制御回路部１４０に常時供給している。
安定化電源回路１２４が発生する所定の安定化電圧は、電圧監視信号ＭＮＴ１として、制御用ＣＰＵ１１１ａにも入力されている。

付加制御回路部１４０内のシュミット回路１２５（電源投入検出手段）の入力端子は、補助電源回路１１４ｂの出力端子、または入力端子（点線参照）に接続されている。
シュミット回路１２５は、基準電圧１２６に基づいて閾値を設定する閾値設定手段を含み、基準電圧１２６に比例した第１の電圧（閾値）Ｖ１と、第１の電圧Ｖ１よりも高い第２の電圧（閾値）Ｖ２（＞Ｖ１）とを設定する。

シュミット回路１２５は、入力電圧Ｖｉｎ（補助電源回路１１４ｂの入力電圧または出力電圧）が第１の電圧Ｖ１以下の状態から第２の電圧Ｖ２以上に上昇したことを検出したときに、フリップフロップ回路１２８（電源遮断監視メモリ）の内容をリセット状態にするようになっている。

すなわち、シュミット回路１２５の出力信号の論理レベルは、入力電圧Ｖｉｎが基準電圧１２６に比例した第１の電圧Ｖ１以下になると「Ｌ」となり、入力電圧Ｖｉｎが基準電圧１２６に比例した第２の電圧Ｖ２以上になると「Ｈ」となる。

また、立上り微分回路１２７は、シュミット回路１２５の出力端子に接続されており、シュミット回路１２５の出力端子の論理レベルが「Ｌ」から「Ｈ」に変化したことに応答して、立上り検出出力を発生する。立上り微分回路１２７からの立上り検出出力は、フリップフロップ回路１２８のリセット端子（Ｒ）に入力され、フリップフロップ回路１２８（電源遮断監視メモリ）をリセットする。

フリップフロップ回路１２８のセット出力（Ｓ）には、グランドに接続されたプルダウン抵抗１２９が接続され、プルダウン抵抗１２９の一端は、制御用ＣＰＵ１１１ａに接続されて初期化指令信号ＩＮＴを供給している。
これにより、セット出力（Ｓ）の論理レベルが「Ｌ」であるか、または安定化電源回路１２４の出力電圧が発生していない場合には、制御用ＣＰＵ１１１ａに接続された初期化指令信号ＩＮＴが論理レベル「Ｌ」となる。

制御用ＣＰＵ１１１ａは、初期化指令信号ＩＮＴが論理レベル「Ｌ」となることに応答して、バックアップメモリ１１３ｃを初期化する。
続いて、フリップフロップ回路１２８は、バックアップメモリ１１３ｃの初期化の完了に応答して、制御用ＣＰＵ１１１ａからの初期化完了信号ＦＩＮによってセットされるようになっている。
ただし、安定化電源回路１２４から所定の安定化電圧が発生していないときには、フリップフロップ回路１２８はセットされない状態となっている。

車載電子制御装置１００ａ内のトランジスタ１３０は、一端が車載バッテリ１０１の正極端子に接続された電磁コイル１０３ａの他端に接続されており、電源スイッチ１０２が閉路されると、駆動抵抗１３２ａおよびダイオード１３２ｂからなる直列回路を介して導通駆動され、電磁コイル１０３ａを付勢して出力接点１０３ｂを導通させるようになっている。

また、トランジスタ１３０は、電源リレー１０４内の出力接点１０３ｂが導通して制御用ＣＰＵ１１１ａが動作開始したことに応答して、ウォッチドッグタイマ回路１１８が発生する運転状態信号出力ＯＵＴＥ（または、制御用ＣＰＵ１１１ａが発生する自己保持駆動指令出力ＤＲ）により、駆動抵抗１３３ａおよびダイオード１３３ｂからなる直列回路を介して導通駆動される。
これにより、一旦制御用ＣＰＵ１１１ａが動作開始すると、電源スイッチ１０２を開路しても、電源リレー１０４内の出力接点１０３ｂは、自己保持動作を続けるようになっている。

インタフェース素子１３４（エンジン状態検出手段）は、電源スイッチ１０２の開閉動作に応答して、制御用ＣＰＵ１１１ａに反転論理信号ＩＧＳを入力する。
これにより、制御用ＣＰＵ１１１ａは、反転論理信号ＩＧＳに基づいて、電源スイッチ１０２が開路したことを検出すると、アクチュエータの原点復帰動作と、覚醒タイマ回路１２０ａに対する覚醒動作開始指令ＳＴＡの供給動作と、バックアップメモリ１１３ｃから不揮発データメモリ１１２ｃへの転送保存処理とを実行したうえで、自己保持駆動指令出力ＤＲを含む全ての制御出力停止し、その後、ウォッチドッグクリア信号ＷＤ１の発生を停止する。

この結果、ウォッチドッグタイマ回路１１８からの運転状態信号出力ＯＵＴＥや自己保持駆動指令出力ＤＲの論理レベルは「Ｌ」となり、トランジスタ１３０が不動通となって電源リレー１０４が消勢され、出力接点１０３ｂが開路する。
また、トランジスタ１３０は、駆動抵抗１３１ａおよびダイオード１３１ｂからなる直列回路を介して、覚醒タイマ回路部１２０ａにより駆動されており、覚醒出力信号ＷＵＰの論理レベルが「Ｈ」になると導通する。
これにより、電源リレー１０４が付勢され、出力接点１０３ｂ（給電用開閉素子）が閉路されて、制御用ＣＰＵ１１１ａが覚醒起動されるようになっている。

制御用ＣＰＵ１１１ａが覚醒起動されると、覚醒出力信号停止指令ＳＴＰによって覚醒出力信号ＷＵＰは停止され、覚醒出力信号ＷＵＰに代えて、制御用ＣＰＵ１１１ａが発生する自己保持駆動指令出力ＤＲ（または、ウォッチドッグタイマ１１８が発生する運転状態信号出力ＯＵＴＥ）によって、電源リレー１０４の動作は維持されるようになっている。

次に、図２のタイミングチャートを参照しながら、図１に示したこの発明の実施の形態１による回路動作について説明する。
図２において、（ａ）は電源端子ＳＬＴに対する車載バッテリ１０１の接続状態を示しており、上向き矢印の時点で、遮断状態にあった電源端子ＳＬＴに車載バッテリ１０１が接続されている。

また、図２（ｂ）は電源スイッチ１０２の投入状態を示しており、（ｂ）において、上向き矢印の時点で、電源スイッチ１０２が開路状態から閉路（投入）される。
図２（ｃ）は電源リレー１０４の出力接点１０３ｂの動作状態を示しており、（ｃ）において、出力接点１０３ｂは、上記（ｂ）における電源スイッチ１０２が閉路したこと（上向き矢印参照）、または後記（ｋ）における覚醒出力信号ＷＵＰが発生したこと（上向き矢印参照）に応答して、開路状態から閉路される（上向き矢印参照）。
また、出力接点１０３ｂは、後記（ｈ）における運転状態信号出力ＯＵＴＥが停止したこと（下向き矢印参照）に応答して、閉路状態から開路される（下向き矢印参照）。

図２（ｄ）は制御用ＣＰＵ１１１ａの動作状態を示しており、（ｄ）において、制御用ＣＰＵ１１１ａは、上記（ｃ）における出力接点１０３ｂの閉路期間（上向き矢印から下向き矢印までの期間）にわたって動作する。
図２（ｅ）は制御ＣＰＵ１１１ａによるバックアップメモリ１１３ｃの初期化動作の実行状態を示しており、（ｅ）において、バックアップメモリ１１３ｃの初期化は、後記（ｇ）におけるフリップフロップ回路１２８がリセット状態であるとき（白丸参照）に応答して実行される。

図２（ｆ）は初期化完了信号ＦＩＮの論理状態を示しており、（ｆ）において、初期化完了信号ＦＩＮの論理レベルは、上記（ｅ）における初期化完了（立ち下がり）に応答して「Ｈ」になる。
図２（ｇ）はフリップフロップ回路１２８（電源遮断監視メモリ）の論理状態を示しており、（ｇ）において、フリップフロップ回路１２８は、上記（ａ）における電源接続時点（上向き矢印参照）でリセット状態が確定し、上記（ｆ）における初期化完了信号ＦＩＮの発生（立ち上がり）に応答してセット状態に変化する。

図２（ｈ）は運転状態信号出力ＯＵＴＥの論理状態を示しており、（ｈ）において、制御ＣＰＵ１１１ａは、上記（ｄ）における制御ＣＰＵ１１１ａの動作開始（立ち上がり）に応答してウォッチドッグクリア信号ＷＤ１を発生し、このとき、ウォッチドッグタイマ回路１１８は、ウォッチドッグクリア信号ＷＤ１のパルス周期が所定値以下であれば正常運転状態を示すものとして、運転状態信号出力ＯＵＴＥの論理レベルを「Ｈ」にする。
図２（ｉ）は退避運転状態を示しており、（ｉ）において、バックアップメモリ１１３ｃの少なくとも１つの内容は、上記（ｂ）における電源スイッチ１０２の開路（下向き矢印参照）に応答して、不揮発データメモリ１１２ｃに転送退避される。

図２（ｊ）は覚醒動作開始指令ＳＴＡの論理状態を示しており、（ｊ）において、制御用ＣＰＵ１１１ａは、上記（ｉ）における退避運転の終了（立ち下がり）に応答して、覚醒タイマ回路部１２０ａに対して覚醒時間データＴＩＭＥを送信してから、覚醒動作開始指令ＳＴＡのパルス出力を論理レベル「Ｈ」にする。
この結果、上記（ｄ）のように制御用ＣＰＵ１１１ａの動作が停止し（立ち下がり）、上記（ｈ）のように運転状態信号出力ＯＵＴＥの論理レベルが「Ｌ」（下向き矢印参照）となり、電源リレー１０４が消勢されることによって、上記（ｃ）のように出力接点１０３ｂが開路する（下向き矢印参照）。

上記（ｂ）の電源スイッチ１０２が開路（下向き矢印参照）してから、上記（ｃ）の出力接点１０３ｂが開路（下向き矢印参照）するまでの期間Ｔａは、退避運転用の自己保持期間となる。
したがって、電源スイッチ１０２が開路すると、制御用ＣＰＵ１１１ａは、退避運転期間Ｔａの経過後に動作を停止する。
一方、覚醒タイマ回路部１２０ａは、電源スイッチ１０２の開路後も、安定化電源回路１２４から常時給電されて動作を継続している。したがって、上記（ｊ）における覚醒動作開始指令ＳＴＡが発生してから、覚醒時間Ｔｂが経過した後に、図２（ｋ）のように覚醒出力信号ＷＵＰが発生する。

図２（ｋ）は覚醒出力信号ＷＵＰの論理状態を示しており、覚醒出力信号ＷＵＰの発生（上向き矢印参照）に応答して、電源リレー１０４が付勢され、上記（ｃ）のように出力接点１０３ｂが閉路し（上向き矢印参照）、また、上記（ｄ）のように制御ＣＰＵ１１１ａの動作が開始して（立ち上がり）、上記（ｈ）のように運転状態信号出力ＯＵＴＥが発生する。

図２（ｌ）は覚醒出力信号停止指令ＳＴＰの論理状態を示しており、（ｌ）において、覚醒出力信号停止指令ＳＴＰは、覚醒開始後の上記（ｈ）における運転状態信号出力ＯＵＴＥの発生（立ち上がり）に応答して発生し（立ち上がり）、これにより、上記（ｋ）のように覚醒出力信号ＷＵＰが停止する。
図２（ｍ）は覚醒運転状態を示しており、覚醒運転は、覚醒開始後の上記（ｄ）における制御ＣＰＵ１１１ａの動作開始（上向き矢印参照）に応答して実行される。
また、制御用ＣＰＵ１１１ａは、図２（ｍ）における覚醒運転の終了（立ち下がり）に応答して停止する。

この結果、上記（ｈ）のように運転状態信号出力ＯＵＴＥが停止（下向き矢印参照）することによって、電源リレー１０４が消勢され、上記（ｃ）のように出力接点１０３ｂが開路する（下向き矢印参照）。
なお、上記（ｋ）における覚醒出力信号ＷＵＰの論理レベル「Ｈ」の区間Ｔｃは、覚醒出力信号発生区間である。
また、上記（ｋ）における覚醒出力信号ＷＵＰが停止してから、上記（ｃ）における出力接点１０３ｂ開路するまでの期間Ｔｄは、覚醒運転期間用の自己保持期間となる。

次に、図２のタイミングチャートに対応した図３および図４のフローチャートを参照しながら、図１に示したこの発明の実施の形態１による制御用ＣＰＵ１１１ａの具体的な処理動作について説明する。
なお、図４は図３内の処理ステップ３１０ｂ、３１０ｃの具体的な処理ルーチンを示している。

まず、図３において、制御用ＣＰＵ１１１ａが起動される前の外部動作として、車載電子制御装置１００ａが車載バッテリ１０１に接続される（破線ステップ３００）。
続いて、電源遮断監視メモリであるフリップフロップ回路１２８がリセットされ（破線ステップ３０１）、やがて電源スイッチ１０２が投入されると、電源リレー１０４が付勢されて出力接点１０３ｂが閉路する（破線ステップ３０２）。

この結果、制御用ＣＰＵ１１１ａへの給電が行われて、制御用ＣＰＵ１１１ａは、動作を開始し（ステップ３０３）、ウォッチドッグクリア信号ＷＤ１や自己保持用駆動信号ＤＲを発生する（ステップ３０４ａ）。
また、ウォッチドッグタイマ回路１１８は、ウォッチドッグクリア信号ＷＤ１の発生に応答して、運転状態信号出力ＯＵＴＥを発生してトランジスタ１３０の導通を維持し、電源を自己保持給電状態とし、電源スイッチ１０２が開路しても電磁コイル１０３ａの付勢が行われるようにする（破線ステップ３０４ｂ）。

次に、制御用ＣＰＵ１１１ａは、インタフェース素子１３４からの反転論理信号ＩＧＳを監視して、電源スイッチ１０２が引き続き閉路（ＯＮ）されているか否かを判定する（ステップ３１０ａ）。
ステップ３１０ａにおいて、電源スイッチ１０２が閉路（ＯＮ）している（すなわち、ＹＥＳ）と判定されれば、ステップ３１０ｂに移行して、図４内の中継端子Ａから中継端子Ｂまでの処理フロー（後述する）を実行する。
一方、ステップ３１０ａにおいて、電源スイッチ１０２が開路（ＯＦＦ）している（すなわち、ＮＯ）と判定されれば、ステップ３１０ｃに移行して、図４内の中継端子Ａから中継端子Ｃまでの処理フロー（後述する）を実行する。

電源スイッチ１０２が閉路（ＯＮ）している場合には、ステップ３１０ｂの実行に続いて、入力センサ１０６の動作状態や、アナログセンサ１０７の検出出力および不揮発制御用メモリ１１２ａの内容に応答して、電気負荷１０５の入出力制御を実行する（ステップ３２０ａ）。
電気負荷１０５の入出力制御（ステップ３２０ａ）の実行後は、逐次ステップ３１０ａに復帰し、制御用ＣＰＵ１１１ａは、電源スイッチ１０２が閉路しているか否かを監視しながら、ステップ３１０ｂおよび３２０ａを循環実行するようになっている。

一方、電源スイッチ１０２が開路（ＯＦＦ）している場合には、ステップ３１０ｃの実行に続いて、覚醒タイマ回路部１２０ａからの覚醒モニタ信号ＭＮＴ２の論理レベルが「Ｈ」（動作状態）であるか否かを監視して、覚醒タイマ回路部１２０ａが覚醒出力信号ＷＵＰを発生しているか否かを判定する（ステップ３１１）。

ステップ３１１において、覚醒モニタ信号ＭＮＴ２の論理レベルが「Ｌ」（すなわち、ＮＯ）と判定されれば、覚醒出力信号ＷＵＰが発生していないものと見なして、次の判定ステップ３１２に移行する。
一方、ステップ３１１において、覚醒モニタ信号ＭＮＴ２の論理レベルが「Ｈ」（すなわち、ＹＥＳ）と判定されれば、覚醒出力信号ＷＵＰが発生しているものと見なして、ステップ３１４に移行する。

ステップ３１１の判定結果が「ＮＯ」の場合、制御用ＣＰＵ１１１ａは、前段のステップ３１０ｃ（具体的処理は、図４内のＡ〜Ｃ参照）でバックアップメモリ１１３ｃの初期化が既に実行されたか否かを判定する（ステップ３１２）。
ステップ３１２において、バックアップメモリ１１３ｃが初期化されていない（すなわち、ＮＯ）と判定されれば、バックアップメモリ１１３ｃに格納されている各種学習記憶データや異常履歴データなどの重要データを、不揮発データメモリ１１２ｃに転送退避して（ステップ３２０ｂ）、ステップ３１３に移行する。

一方、ステップ３１２において、バックアップメモリ１１３ｃが既に初期化されている（すなわち、ＹＥＳ）と判定されれば、ステップ３２０ｂ（転送退避手段）を実行せずにステップ３１３に移行する。
このように、ステップ３１２の判定結果が「ＹＥＳ」であった場合（バックアップメモリ１１３ｃの内容に異常が検出されて、ステップ３１０ｃでバックアップメモリ１１３ｃが初期化されていた場合）、または、ステップ３１２の判定結果が「ＮＯ」であった場合の退避制御処理（ステップ３２０ｂ）に続いて、制御用ＣＰＵ１１１ａは、覚醒タイマ回路部１２０ａに対して次回の覚醒時間データＴＩＭＥを送信してから、覚醒動作開始指令ＳＴＡを発生し（ステップ３１３）、ステップ３１６ａに移行する。

一方、ステップ３１１の判定結果が「ＹＥＳ」の場合、制御用ＣＰＵ１１１ａは、覚醒出力信号停止指令ＳＴＰを発生し（ステップ３１４）、再度の覚醒起動を実行するか否かを判定する（ステップ３１５）。
ステップ３１５において、再起動を実行する（すなわち、ＹＥＳ）と判定されれば、ステップ３１３に移行し、一方、再起動を実行しない（すなわち、ＮＯ）と判定されれば、ステップ３１６ａに移行する。

ステップ３１６ａにおいて、制御用ＣＰＵ１１１ａは、自己保持駆動指令出力ＤＲおよびその他の制御出力を停止するとともに、ウォッチドッグクリア信号ＷＤ１を停止する。
続いて、制御用ＣＰＵ１１１ａの動作終了処理（ステップ３１７）に移行する。
なお、ステップ３１６ａに続いて、自己保持駆動指令出力ＤＲまたは運転状態信号出力ＯＵＴＥが停止したことに応答して、電源リレー１０４が消勢されて出力接点１０３ｂが開路し、電源保持状態は解除される（破線ステップ３１６ｂ）。
ステップ３１７に続いて、覚醒出力信号ＷＵＰにより電源スイッチ１０２が開路された状態で、電源リレー１０４が付勢されて制御用ＣＰＵ１１１ａに覚醒給電が行われ（破線ステップ３１８）、制御用ＣＰＵ１１１ａの動作開始処理（ステップ３０３）に復帰する。
この結果、制御用ＣＰＵ１１１ａは再起動される。

次に、図４を参照しながら、図３内の異常点検処理（ステップ３１０ｂ、３１０ｃ）の具体的な処理動作について説明する。
図４において、ステップ４１２は第１の異常検出手段、ステップ４１５は第２の異常検出手段、ステップ４１３ａおよび４１７は初期化手段、ステップ４１３ｂおよび４３４ｂは初期化完了記憶手段、ステップ４１４は初期化記憶確認手段、ステップ４２１は異常検出選択手段、ステップ４２２、４３１ａおよび４３１ｂは階層化異常検出手段、ステップ４２４および４３４ａは初期化手段（部分書換手段）、ステップ４３０ａは多階層選択手段、にそれぞれ対応している。

まず、図４内の中継端子Ａから中継端子Ｂに至る処理ステップ４１０〜４２５（図３内の異常点検ステップ３１０ｂ）について説明する。
中継端子Ａに続いて、制御用ＣＰＵ１１１ａは、反転論理信号ＩＧＳを監視することにより、電源スイッチ１０２が引き続き閉路（ＯＮ）されているか否かを再判定する（ステップ４１０）。

ステップ４１０において、電源スイッチ１０２が閉路（ＯＮ）している（すなわち、ＹＥＳ）と判定されれば、続いて、初回フラグ（図示せず）の動作を参照することにより、電源スイッチ１０２が投入されてから初めて実行される処理であるか否かを判定する（ステップ４１１）。

ステップ４１１において、今回が初回動作である（すなわち、ＹＥＳ）と判定されれば、続いて、フリップフロップ回路１２８のセット出力（Ｓ）である初期化指令信号ＩＮＴの論理レベルを参照して、初期化記憶が有る（論理レベル「Ｈ」）か否かを判定する（ステップ４１２）。
ステップ４１２は、初期化指令信号ＩＮＴの論理レベル「Ｌ」に応答する第１の異常検出手段を構成しており、初期化指令信号ＩＮＴの論理レベルが「Ｈ」であれば、初期化記憶が有り（すなわち、ＹＥＳ）と判定して、直ちに後述のステップ４１５に移行する。

一方、ステップ４１２において、初期化指令信号ＩＮＴの論理レベルが「Ｌ」であって、初期化記憶が無し（すなわち、ＮＯ）と判定されれば、バックアップメモリ１１３ｃを初期化する（ステップ４１３ａ）。
続いて、初期化完了信号ＦＩＮを発生することにより、フリップフロップ回路１２８をセットして初期化完了を記憶させる（ステップ４１３ｂ）。
また、ステップ４１２（第１の異常検出手段）の判定結果「ＮＯ」に基づき、初期化処理（ステップ４１３ａ）が実行されたことを履歴情報として、バックアップメモリ１１３ｃの第１アドレスに加算書込みし、異常発生回数の累積値を保存する（ステップ４１３ｃ）。

次に、フリップフロップ回路１２８のセット処理（ステップ４１３ｂ）が実行された後に、初期化指令信号ＩＮＴが論理レベル「Ｈ」になったか否かを再度判定する（ステップ４１４）。
ステップ４１４において、初期化指令信号ＩＮＴが論理レベル「Ｈ」になった（すなわち、ＹＥＳ）と判定されれば、ステップ４１５に移行する。

ステップ４１５は、第２の異常検出手段を構成しており、フリップフロップ回路１２８が初期化完了状態を記憶していると見なして、バックアップメモリ１１３ｃの中の特定アドレスのメモリがあらかじめ定められた特定数値データを正しく記憶しているか否かをチェックする。

次に、第２の異常検出手段（ステップ４１５）による異常点検結果から、異常の有無を判定し（ステップ４１６）、異常無し（すなわち、ＮＯ）と判定されれば、中継端子Ｂに移行し、図４の処理ルーチンを抜け出る。
一方、ステップ４１６において、異常有り（すなわち、ＹＥＳ）と判定されれば、バックアップッメモリ１１３ｃを初期化する（ステップ４１７）。
続いて、第２の異常検出手段（ステップ４１５）に基づく初期化処理が実行されたことを履歴情報として、バックアップメモリ１１３ｃの第２アドレスに書込み、異常発生回数の累積値を保存して（ステップ４１８）、中継端子Ｂに移行する。

一方、ステップ４１４の判定結果が「ＮＯ」であって、初期化記憶が無く、初期化指令信号ＩＮＴの論理レベルが「Ｌ」のままであれば、電源端子ＳＬＴに至る配線の断線、または安定化電源回路１２４の異常などによって、フリップフロップ回路１２８に対する給電が実行されていないものと見なして、警報表示手段（図示せず）を報知駆動して警報出力を発生する（ステップ４１９ａ）。
続いて、電源異常の履歴情報として、バックアップメモリ１１３ｃの第１０アドレスに加算書込みを行い、異常発生回数の累積値を保存して（ステップ４１９ｂ）、中継端子Ｂに移行する。

また、ステップ４１１の判定結果が「ＮＯ」であって、今回の処理が電源スイッチ１０２の投入後の初回動作でなければ、バックアップメモリ１１３ｃの異常点検を実行する時期であるか否かを判定し（ステップ４２０）、点検時期でない（すなわち、ＮＯ）と判定されれば、直ちに中継端子Ｂに移行して図４の処理ルーチンを抜け出る。
異常点検時期の判定処理（ステップ４２０）は、電源スイッチ１０２の投入後に、繰り返し実行される。

一方、ステップ４２０において、バックアップメモリ１１３ｃの異常点検時期である（すなわち、ＹＥＳ）と判定されれば、第２〜第５の点検項目番号の１つを順次選択決定し（ステップ４２１：異常検出選択手段）、選択された項目番号の異常検出手段を実行する（ステップ４２２：階層化異常検出手段）。
続いて、ステップ４２２の異常点検結果から異常の有無を判定し（ステップ４２３）、異常無し（すなわち、ＮＯ）と判定されれば、直ちに中継端子Ｂに移行する。

一方、ステップ４２３において、異常有り（すなわち、ＹＥＳ）と判定されれば、バックアップッメモリ１１３ｃの初期化処理または部分書換（後述する）を実行する（ステップ４２４）。
続いて、第ｎの異常検出手段に基づく初期化処理が実行されたことを履歴情報として、バックアップメモリ１１３ｃの第ｎアドレスに書込み、異常発生回数の累積値を保存して（ステップ４２５）、中継端子Ｂに移行する。
上記ステップ４１０〜４２５は、図３内のステップ３１０ｂの具体的処理動作となっており、中継端子Ｂに続いて、図３内のステップ３２０ａが実行されるようになっている。

次に、図４内の中継端子Ａから中継端子Ｃに至る処理ステップ４３０ａ〜４３６（図３内の異常点検ステップ３１０ｃ）について説明する。
前述のステップ４１０において、電源スイッチ１０２が開路（ＯＦＦ）状態にある（すなわち、ＮＯ）と判定されれば、制御用ＣＰＵ１１１ａは、多階層選択手段により点検項目を選択更新する（ステップ４３０ａ）。
続いて、覚醒モニタ信号ＭＮＴ２の論理レベルを監視して、覚醒運転中（論理レベルが「Ｈ」）であるか否かを判定する（ステップ４３０ｂ）。

ステップ４３０ｂにおいて、覚醒モニタ信号ＭＮＴ２の論理レベルが「Ｈ」であって、覚醒運転中である（すなわち、ＹＥＳ）と判定されれば、ステップ４３１ａに移行する。
一方、ステップ４３０ｂにおいて、覚醒モニタ信号ＭＮＴ２の論理レベルが「Ｌ」であって、覚醒運転中でない（すなわち、ＮＯ）と判定されれば、電源スイッチ１０２が開路した直後の退避運転中であると見なして、ステップ４３１ｂに移行する。

ステップ４３１ａ、４３１ｂは、階層化異常検出手段を構成しており、ステップ４３１ａにおける第１〜第５の点検項目番号の１つ、または、ステップ４３１ｂにおける第２〜第５の点検項目番号の１つを順次選択決定する。
これにより、ステップ４３１ａまたは４３１ｂにおいて、選択された項目番号の異常検出手段が実行されるようになっている。

次に、ステップ４３１ａまたは４３１ｂによる異常点検結果から、異常の有無を判定し（ステップ４３３）、異常無し（すなわち、ＮＯ）と判定されれば、ステップ４３６に移行し、一方、異常有り（すなわち、ＹＥＳ）と判定されれば、ステップ４３４ａに移行する。
ステップ４３３において、異常有りと判定された場合、制御用ＣＰＵ１１１ａは、バックアップッメモリ１１３ｃの初期化処理または部分書換（後述する）を実行する（ステップ４３４ａ）。

続いて、ステップ４３１ａ（階層化異常検出手段）で第１の異常検出手段が実行された場合に限り、フリップフロップ回路１２８に対して初期化完了信号ＦＩＮを送信する（ステップ４３４ｂ）。
また、第ｎの異常検出手段に基づく初期化処理が実行されたことを履歴情報として、バックアップメモリ１１３ｃの第ｎアドレスに書込み、異常発生回数の累積値を保存して（ステップ４３５）、ステップ４３６に移行する。

ステップ４３６において、制御用ＣＰＵ１１１ａは、ステップ４３０ａによる点検項目の選択更新が完了したか否かを判定し、点検項目が完了していない（すなわち、ＮＯ）と判定されれば、ステップ４３０ａに復帰する。
なお、ステップ４３０ａに復帰した後は、ステップ４３０ｂによる判定は、初回の判定結果に依存するようになっており、一旦、覚醒モニタ信号ＭＮＴ２の動作判定（すなわち、ＹＥＳ）が実行されると、ステップ４３０ａ、ステップ４３１ａ〜ステップ４３６が繰り返し実行される。
一方、ステップ４３６において、点検項目が完了している（すなわち、ＹＥＳ）と判定されれば、中継端子Ｃに移行して、図４の処理ルーチンを抜け出る。
上記ステップ４３０ａ〜４３６は、図３内のステップ３１０ｃの具体的処理動作となっており、中継端子Ｃに続いて、図３内のステップ３１１が実行されるようになっている。

以下、図３および図４に示した制御フロー全体に対して、補足説明を行う。
図３内のステップ３２０ｂ（転送退避手段）は、電源スイッチ１０２がＯＮからＯＦＦに変化して、電源リレー１０４による自己保持給電が実行されている「エンジンの停止状態」において実行される。

ステップ３２０ｂでは、バックアップメモリ１１３ｃの第１領域において学習項目別に格納された「学習補正データ」を、不揮発データメモリ１１２ｃの第１領域に転送保存するとともに、バックアップメモリ１１３ｃの第２領域において異常コード番号別に格納された「異常発生回数データ」を、不揮発データメモリ１１２ｃの第２領域に転送保存する。
このときの転送保存処理は、異常点検ステップ３１０ｃの中でバックアップメモリ１１３ｃが初期化されていた場合には、初期化判定ステップ３１２によって実行回避されるようになっている。

図４内の初期化ステップ４１３ａ、４１７、４２４、４３４ａにおいては、バックアップメモリ１１３ｃの第１領域および第２領域に対し、不揮発データメモリ１１２ｃの第１領域および第２領域の内容を読出して転送書込みを行い、残りの特定アドレスに対して特定数値データの書込みを行い、その他のアドレスのバックアップメモリ１１３ｃに対してリセット処理を行う。

ステップ４２２、４３１ａ、４３１ｂ（階層化異常検出手段）において、第１の異常検出手段（ステップ４１２）は、フリップフロップ回路１２８（電源遮断監視メモリ）がセット状態を記憶していないことに応答して、バックアップメモリ１１３ｃの記憶情報も消失したと判定するチェック手段を構成している。
また、第２の異常検出手段（ステップ４１５）は、バックアップメモリ１１３ｃの中の特定アドレスのメモリがあらかじめ定められた特定数値データを正しく記憶しているか否かをチェックするチェック手段を構成している。

また、バックアップメモリ１１３ｃの全体のサムチェックなどによるビット情報の欠落または混入の有無をチェックするチェック手段は、第３の異常検出手段を構成している。
また、バックアップメモリ１１３ｃの内容と不揮発制御用メモリ１１２ａに格納されている許容補正変動幅に関するデータとを比較して、バックアップメモリ１１３ｃ内の値が許容補正変動幅を超えているか否かをチェックするチェック手段は、第４の異常検出手段を構成している。
さらに、バックアップメモリ１１３ｃ内に格納された正論理データに対して反転論理データをあらかじめ追加格納しておき、異常点検時には、反転論理データと正論理データが相互に反転論理関係にあるか否かをチェックするチェック手段は、第５の異常検出手段を構成している。

初期化処理（部分書換）ステップ４２４、４３４ａにおいては、ステップ４２２、４３１ａ、４３１ｂ（階層化異常検出手段）で実行された異常検出手段が、第４または第５の異常検出手段によって、特定アドレスのデータメモリ内容が異常であったと判定されたときには、当該異常アドレスのデータメモリ内容のみを初期化する「部分書換」が実行される。

ステップ４２１（異常検出選択手段）においては、異常点検項目番号が順次更新されるが、今回の異常点検から次回の異常点検までの間に、点検時期判定ステップ４２０による「待ち時間」が発生するので、図３内の入出力制御ステップ３２０ａの動作を実行しながら、順次更新されるようになっている。
一方、ステップ４３０ａ（多階層選択手段）においても、異常点検項目番号が順次更新されているが、この場合には、更新待ち時間が発生しないので、１つの異常点検が実行されると、引き続き次の項目の異常点検が実行されるようになっている。

なお、第３の異常検出手段（サムチェック）においては、バックアップメモリ１１３ｃを複数グループに分割して、分割単位ごとに順次サムチェックを実行するように変更することもできる。
また、ビット情報の欠落または混入の有無をチェックする手段としては、サムチェック手段のほかに、全データの加算値を所定定数で除算して得られる剰余に注目し、点検時点で算出した剰余と、あらかじめ算出しておいた剰余とが等しいか否かを比較判定するなどの手段を使用することもできる。

以上のように、この発明の実施の形態１（図１参照）による車載電子制御装置１００ａは、電源スイッチ１０２が閉路したときに車載バッテリ１０１から給電されて第１の安定化制御電圧を発生する主電源回路１１４ａと、主電源回路１１４ａを介して給電される制御用ＣＰＵ１１１ａ（マイクロプロセッサ）と、車載バッテリ１０１から電源スイッチ１０２を介さずに直接給電されて第２の安定化制御電圧を発生する補助電源回路１１４ｂと、補助電源回路１１４ｂまたは主電源回路１１４ａを介して常時給電されて不揮発制御用メモリ１１２ａに格納されている基準制御定数に対する学習補正データが格納される揮発性のバックアップメモリ１１３ｃとを備え、制御用ＣＰＵ１１１ａは、制御プログラムおよび基準制御定数が書込まれた不揮発制御用メモリ１１２ａの内容と、入力センサ１０６およびアナログ入力センサ１０７の動作状態とに基づいて、電気負荷１０５を制御するようになっている。

車載電子制御装置１００ａは、さらに、補助電源回路１１４ｂの電源投入検出手段（シュミット回路１２５）と、バックアップメモリ１１３ｃに対する初期化手段（ステップ４１３ａ）と、初期化完了記憶手段（ステップ４１３ｂ）と、バックアップメモリ１１３ｃに対する階層化異常検出手段（ステップ４２２）と、異常検出選択手段（ステップ４２１）とを備えている。

車載電子制御装置１００ａ内の電源投入検出手段（シュミット回路１２５）は、補助電源回路１１４ｂが車載バッテリ１０１に接続されたことに応答して、電源遮断監視メモリ（フリップフロップ回路１２８）の内容をリセット状態にすることにより、電源遮断状態が存在していたことを記憶する。

初期化完了記憶手段（ステップ４１３ｂ）は、制御用ＣＰＵ１１１ａがバックアップメモリ１１３ｃの初期化を完了したことに応答して、電源遮断監視メモリ１２８の内容をセット状態に書換え変更する。
また、初期化完了記憶手段（ステップ４１３ｂ）は、書換え変更が実行されたか否かを確認する初期化記憶確認手段（ステップ４１４）、または電源遮断監視メモリ（フリップフロップ回路１２８）に対する給電が実行されているか否かを監視する電圧監視手段（電圧監視信号ＭＮＴ１）を含む。

初期化手段（ステップ４１３ａ）は、制御用ＣＰＵ１１１ａが主電源回路１１４ａから給電され且つ電源遮断監視メモリ（フリップフロップ回路１２８）の内容がセット状態を記憶していないときに応答して、制御用ＣＰＵ１１１ａによってバックアップメモリ１１３ｃの内容を初期化する。
階層化異常検出手段（ステップ４２２）は、制御用ＣＰＵ１１１ａによって実行され、バックアップメモリ１１３ｃの記憶内容に異常が有るか否かを判定し、異常が検出された場合には、バックアップメモリ１１３ｃを初期化するための多様な異常検出手段を構成している。

異常検出選択手段（ステップ４２１）は、電源スイッチ１０２が投入された直後においては、階層化異常検出手段４２２の中の一部の異常検出手段を実行し、実行結果に異常が検出されていなくても、他の異常検出手段の実行を省略する。
また、異常検出選択手段（ステップ４２１）は、制御用ＣＰＵ１１１ａの運転中においては、他の少なくとも１つの異常検出手段を順次に反復実行する。

また、この発明の実施の形態１によれば、電源投入検出手段（シュミット回路１２５）は、補助電源回路１１４ｂの入力電圧または出力電圧が第１の電圧Ｖ１（第１の閾値）以下の状態から第２の電圧Ｖ２（第２の閾値）以上に上昇したことを検出して、電源遮断監視メモリ（フリップフロップ回路１２８）の内容をリセット状態にする。
なお、補助電源回路１１４ｂの入力電圧または出力電圧が、第１の閾値に対応する値以上であるときには、バックアップメモリ１１３ｃの記憶動作は持続している。
したがって、第１の閾値（第１の電圧Ｖ１）以上の電圧で電源電圧が増減しても、不用意に電源遮断監視メモリ（フリップフロップ回路１２８）の内容がリセットされることがなく、不必要な初期化を回避することができる。

また、この発明の実施の形態１によれば、階層化異常検出手段（ステップ４２２）は、第１〜第３の異常検出手段の少なくとも１つを備え、第１の異常検出手段（ステップ４１２）は、電源遮断監視メモリ（フリップフロップ回路１２８）がセット状態を記憶していないことに応答して、バックアップメモリ１１３ｃの記憶情報も消失したと判定するチェック手段を構成している。
第２の異常検出手段（ステップ４１５）は、バックアップメモリ１１３ｃの中の特定アドレスのメモリがあらかじめ定められた特定数値データを正しく記憶しているか否かをチェックする。

第３の異常検出手段（サムチェック）は、バックアップメモリ１１３ｃ全体のサムチェックなどによるビット情報の欠落または混入の有無をチェックし、電源スイッチ１０２が投入された直後においては、少なくとも第１の異常検出手段が選択実行されるようになっている。
したがって、運転開始時には、たとえば第１、第２の異常検出手段が実行され、運転中には、第２、第３の異常検出手段が順次に反復実行され、電源電圧の低下異常や過大ノイズに起因するバックアップメモリ１１３ｃのデータの変化または消失を効率的に検出することができる。

また、この発明の実施の形態１によれば、車載電子制御装置１００ａは、エンジン状態検出手段となるインタフェース素子１３４と、覚醒タイマ回路部１２０ａと、異常検出手段に対する多階層選択手段（ステップ４３０ａ）とを備えている。
覚醒タイマ回路部１２０ａは、車載バッテリ１０１から所定の安定化電圧を発生する安定化電源回路１２４を介して常時給電され、主電源回路１１４ａが遮断されていた時間を計測して、計測時間が所定の目標覚醒時間に達したときに、覚醒出力信号ＷＵＰを発生して主電源回路１１４ａを車載バッテリ１０１に接続することにより、エンジンの停止状態において制御用ＣＰＵ１１１ａを覚醒起動する。

多階層選択手段（ステップ４３０ａ）は、制御用ＣＰＵ１１１ａがエンジンの停止状態で覚醒運転を実行しているときに応答して、階層化異常検出手段（ステップ４３１ａ）の中の複数の異常検出手段を集中実行し、異常が検出された場合には、バックアップメモリ１１３ｃを初期化する。
したがって、たとえば駐車中にバックアップメモリ１１３ｃの内容を詳細チェックしておき、仮に駐車中に異常が発生していれば、あらかじめ初期化しておくことによって、多忙な運転開始時には、簡易な異常チェックのみでエンジンを始動することができる。

また、この発明の実施の形態１によれば、階層化異常検出手段（ステップ４２２、４３１ａ、４３１ｂ）は、第４または第５の異常検出手段の少なくとも一方を含み、初期化手段は、部分書換手段（ステップ４２４、４３４ａ）を含む。
第４の異常検出手段は、バックアップメモリ１１３ｃの内容と、不揮発制御用メモリ１１２ａに格納されている許容補正変動幅に関するデータとを比較して、バックアップメモリ１１３ｃ内の値が許容補正変動幅を超えているか否かをチェックする。

第５の異常検出手段は、バックアップメモリ１１３ｃ内に格納された正論理データに対する反転論理データをあらかじめ追加格納しておいて、異常点検時には、反転論理データと正論理データとが相互に反転論理関係にあるか否かをチェックする。
部分書換手段（ステップ４２４、４３４ａ）は、第４または第５の異常検出手段によって特定アドレスのバックアップメモリ１１３ｃの内容が異常であると判定されたときに、当該異常アドレスのバックアップメモリ１１３ｃの内容を初期化する。
したがって、運転開始直後の状態を除く運転中、運転停止直前、駐車中、運転開始直前などにおける異常点検項目を拡大し、より詳細な異常点検を実行して、異常データのみを個別に初期化することができる。

また、この発明の実施の形態１によれば、主電源回路１１４ａは、電源スイッチ１０２を介して付勢される電源リレー１０４の出力接点１０３ｂを介して、車載バッテリ１０１から給電される。
また、電源リレー１０４は、制御用ＣＰＵ１１１ａの動作に応答して自己保持動作し、電源スイッチ１０２が開路しても給電持続し、制御用ＣＰＵ１１１ａの運転状態信号出力ＯＵＴＥまたは自己保持駆動指令出力ＤＲの停止に応答して消勢される。
また、電源リレー１０４の自己保持動作中に実行される転送退避手段３２０ｂと、退避先である不揮発データメモリ１１２ｃとを備えている。

転送退避手段３２０ｂは、バックアップメモリ１１３ｃの第１領域において学習項目別に格納された学習補正データを、不揮発データメモリ１１２ｃの第１領域に転送保存するとともに、バックアップメモリ１１３ｃの第２領域において異常コード番号別に格納された異常発生回数データを、不揮発データメモリ１１２ｃの第２領域に転送保存する。

初期化手段（ステップ４１３ａ、４２４、４３４ａ）は、バックアップメモリ１１３ｃの第１領域および第２領域に対しては、不揮発データメモリ１１２ｃの内容を読出して転送書込みを行い、残りの特定アドレスに対しては特定数値データを書込み、その他のアドレスのバックアップメモリ１１３ｃに対してはリセット処理を行う。
したがって、運転停止直後に、バックアップメモリ１１３ｃの内容を不揮発データメモリ１１２ｃに転送保存し、制御用ＣＰＵ１１１ａの負担を軽減して多数のデータを速やかに保存し、バックアップメモリ１１３ｃの内容に異常が発生した場合に再利用することができる。
また、不揮発データメモリ１１２ｃの容量を削減するとともに、初期化処理を単純化することができる。

また、この発明の実施の形態１によれば、異常検出手段に対する多階層選択手段（ステップ４３０ａ）を備えており、多階層選択手段（ステップ４３０ａ）は、電源スイッチ１０２が開路されたことによる自己保持給電が実行されているときに応答して、階層化異常検出手段（ステップ４３１ｂ）の中の複数の異常検出手段を集中実行し、異常が検出された場合には、バックアップメモリ１１３ｃを初期化する。
したがって、運転停止の直後で、詳細にバックアップメモリ１１３ｃの内容をチェックしておき、仮に運転中に異常が発生していれば、運転停止状態で初期化しておくことによって、多忙な運転開始時には、簡易な異常チェックのみでエンジンを始動することができる。

さらに、この発明の実施の形態１によれば、主電源回路１１４ａは、覚醒タイマ回路部１２０ａからの覚醒出力信号ＷＵＰに応動する給電用開閉素子（出力接点１０３ｂ）を介して、車載バッテリ１０１に接続されている。
これにより、制御用ＣＰＵ１１１ａに給電されたことに応答して、制御用ＣＰＵ１１１ａは覚醒起動されるようになっている。

給電用開閉素子は、電気負荷１０５に給電する電源リレー１０４の出力接点１０３ｂによって構成されている。
制御用ＣＰＵ１１１ａの起動に応答して、覚醒出力信号ＷＵＰは停止され、給電用開閉素子１０３ｂは、制御用ＣＰＵ１１１ａによって自己保持動作が実行され、制御用ＣＰＵ１１１ａの運転状態信号出力ＯＵＴＥまたは自己保持駆動指令出力ＤＲの停止に応答して、給電用開閉素子１０３ｂが開路するようになっている。
したがって、覚醒運転の必要時間は、制御用ＣＰＵ１１１ａにより決定され、覚醒タイマ回路部１２０ａが不必要に長時間の覚醒出力信号ＷＵＰを発生することがないので、車載バッテリ１０１の消費電力を低減することができる。

実施の形態２．
なお、上記実施の形態１（図１参照）では、付加制御回路部１４０を設けたが、図５のように、付加制御回路部１４０の一部を省略して、覚醒タイマ回路部１２０ｂに関連した運転予兆センサ１０９および給電用トランジスタ１４１などを設けてもよい。
以下、図５を参照しながら、この発明の実施の形態２ついて説明する。
図５はこの発明の実施の形態２に係る車載電子制御装置の全体回路構成を示すブロック図である。

図５において、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「ｂ」を付して詳述を省略し、図１との相違点を中心にして説明する。
この場合、車載電子制御装置１００ｂは、主電源回路１１４ａおよび補助電源回路１１４ｂから給電される主制御回路部１１０ｂと、安定化電源回路１２４から給電される覚醒タイマ回路部１２０ｂとを主体として構成され、図示しない密閉筐体に収納されている。

車載電子制御装置１００ｂは、覚醒タイマ回路部１２０ｂに関連して、給電用トランジスタ１４１と、トランジスタ１４２と、駆動抵抗１４３、１４４と、ダイオード１４５、１４６と、入力インタフェース回路１１９とを備えているとともに、主制御回路部１１０ｂに関連して、ベース抵抗１３５ａと、トランジスタ１３５ｂと、駆動抵抗１３５ｃと、逆流阻止ダイオード１３６とを備えている。

覚醒タイマ回路部１２０ｂの入力インタフェース回路１１９には、キーセンサまたはドアセンサなどの運転予兆センサ１０９が接続されている。
電磁コイル１０３ａを有する電源リレー１０４の出力接点１０３ｂは、逆流阻止ダイオード１３６を介して主電源回路１１４ａに接続されており、車載バッテリ１０１からの第１の給電回路を構成している。
また、給電用トランジスタ１４１は、第２の給電回路を構成する給電用開閉素子となっている。

主制御回路部１１０ｂは、制御用ＣＰＵ１１１ａと、直並列変換器（ＳＣＩ１）１１１ｂと、不揮発フラッシュメモリなどの不揮発制御用メモリ（ＦＭＥＭ）１１２ｂと、ＥＥＰＲＯＭメモリなどの不揮発データメモリ１１２ｄと、演算処理用のＲＡＭメモリ１１３ｂに含まれるバックアップメモリ（ＢＭＥＭ）１１３ｄとにより構成されており、制御用ＣＰＵ１１１ａの運転開始に応答して、ウォッチドッグクリア信号ＷＤ１および自己保持用駆動信号ＤＲを発生する。

電磁コイル１０３ａを付勢するためのトランジスタ１３０は、電源スイッチ１０２が閉路したことに応答して、駆動抵抗１３２を介して導通駆動される。
また、制御用ＣＰＵ１１１ａの動作中において、トランジスタ１３０は、自己保持用駆動信号ＤＲからベース抵抗１３５ａを介して導通駆動されるトランジスタ１３５ｂが導通するので、駆動抵抗１３５ｃおよびトランジスタ１３５ｂによって導通保持される。

覚醒タイマ回路部１２０ｂは、低速且つ低消費電力の覚醒用ＣＰＵ１２１ａと、直並列変換器１２１ｂと、マスクＲＯＭメモリなどの不揮発覚醒用メモリ１２２ａと、ＲＡＭメモリ１２３ａとにより構成され、出力接点１０３ｂ（第１の給電回路）が開路してから所定の目標覚醒時間が経過すると覚醒出力信号ＷＵＰを発生する。
なお、制御用ＣＰＵ１１１ａと覚醒用ＣＰＵ１２１ａとの間は、対構成の直並列変換器１１１ｂ、１２１ｂを介して、相互にシリアル交信できるように構成されている。

一方、運転予兆センサ１０９は、入力インタフェース回路１１９を介して覚醒用ＣＰＵ１２１ａの入力ポートに接続されている。
また、安定化電源回路１２４の出力電圧は、電圧監視信号ＭＮＴ１として制御用ＣＰＵ１１１ａに入力され、覚醒出力信号ＷＵＰも覚醒モニタ信号ＭＮＴ２として制御用ＣＰＵ１１１ａのモニタ入力端子ＭＮＴ２に接続されている。

給電用トランジスタ１４１（第２の給電回路）は、車載バッテリ１０１と主電源回路１１４ａとの間に接続されており、ベース回路に設けられたトランジスタ１４２が導通したときに、駆動抵抗１４３を介して導通駆動される。
トランジスタ１４２は、覚醒タイマ回路部１２０ｂの覚醒出力信号ＷＵＰの出力端子から、ダイオード１４６および駆動抵抗１４４からなる直列回路を介して導通駆動されるとともに、制御用ＣＰＵ１１１ａの自己保持用駆動出力ＤＲから、ダイオード１４５および駆動抵抗１４４からなる直列回路を介して導通保持される。

なお、トランジスタ１３５ｂ、１４２を導通保持するための自己保持用駆動出力ＤＲに代えて、制御用ＣＰＵ１１１ａが発生するウォッチドッグクリア信号ＷＤ１（パルス列）のパルス幅が所定値以下であるときに、ウォッチドッグタイマ回路１１８が発生する運転状態信号出力ＯＵＴＥを用いることもできる。
また、覚醒用ＣＰＵ１２１ａは、覚醒出力信号ＷＵＰを持続発生して、覚醒運転の終了に応答して制御用ＣＰＵ１１１ａによって覚醒出力信号ＷＵＰの発生を停止するようにすれば、自己保持用駆動信号ＤＲや運転状態信号出力ＯＵＴＥによるトランジスタ１４２の駆動は不要となる。

図５のように、車載電子制御装置１００ｂは、エンジンの運転／停止状態を検出するエンジン状態検出手段となるインタフェース素子１３４と、不揮発覚醒用メモリ１２２ａおよびＲＡＭメモリ１２３ａを含む覚醒用ＣＰＵ１２１ａからなる覚醒タイマ回路部１２０ｂと、バックアップメモリ１１３ｄを含む制御用ＣＰＵ１１１ａからなる主制御回路部１１０ｂとを備えている。
また、覚醒タイマ回路部１２０ｂは、ＲＡＭメモリ１２３ａに対する初期リセット手段を備え、主制御回路部１１０ｂは、バックアップメモリ１１３ｄに対する初期化手段と、初期化手段の初期化完了状態を記憶する初期化完了記憶手段と、バックアップメモリ１１３ｄに対する階層化異常検出手段と、階層化異常検出手段による異常検出の実行を選択する異常検出選択手段とを備えている。

覚醒タイマ回路部１２０ｂは、車載バッテリ１０１から所定の安定化電圧を発生する安定化電源回路１２４を介して常時給電され、主電源回路１１４ａが遮断されていた時間を計測し、計測時間が所定の目標覚醒時間に達したときに、覚醒出力信号ＷＵＰを発生して主電源回路１１４ａを車載バッテリ１０１に接続することにより、エンジンの停止状態において制御用ＣＰＵ１１１ａを覚醒起動する。
覚醒用ＣＰＵ１２１ａは、安定化電源回路１２４の出力電圧が所定値以上になったことに応答して起動され、初期リセット手段は、覚醒用ＣＰＵ１２１ａが起動された時点でＲＡＭメモリ１２３ａの内容をリセットする。

主制御回路部１１０ｂ内の初期化完了記憶手段は、制御用ＣＰＵ１１１ａがバックアップメモリ１１３ｄの初期化を完了したことに応答して、制御用ＣＰＵ１１１ａからシリアル送信された初期化完了信号（図２内のＦＩＮに相当）により、覚醒用ＣＰＵ１２１ａが特定アドレスのＲＡＭメモリ１１３ｂに対して初期化完了状態であることを書込み保存する。
また、初期化完了記憶手段は、初期化記憶確認手段または電圧監視手段を含み、初期化記憶確認手段は、ＲＡＭメモリ１１３ｂの書換え変更が実行されたか否かを確認し、電圧監視手段は、ＲＡＭメモリ１１３ｂに対する給電が実行されているか否かを監視する。

主制御回路部１１０ｂ内の初期化手段は、制御用ＣＰＵ１１１ａが主電源回路１１４ａから給電され、且つ特定アドレスのＲＡＭメモリ１１３ｂが初期化完了状態を記憶していないときに応答して、制御用ＣＰＵ１１１ａによりバックアップメモリ１１３ｄを初期化する。

主制御回路部１１０ｂ内の階層化異常検出手段は、制御用ＣＰＵ１１０ｂによって実行される複数の異常検出手段からなり、バックアップメモリ１１３ｄの記憶内容に異常が有るか否かを判定し、バックアップメモリ１１３ｄの記憶内容に異常が検出された場合には、バックアップメモリ１１３ｄを初期化する。
主制御回路部１１０ｂ内の異常検出選択手段は、電源スイッチ１０２が投入された直後においては、階層化異常検出手段の中の一部の異常検出手段を実行し、実行結果に異常が検出されていない場合でも、階層化異常検出手段の中の他の異常検出手段の実行を省略し、制御用ＣＰＵ１１１ａの運転中においては、他の少なくとも１つの異常検出手段を順次に反復実行する。

次に、図６を参照しながら、図５に示したこの発明の実施の形態２による具体的な処理動作について説明する。
図６は覚醒用ＣＰＵ１２１ａが不揮発覚醒用メモリ１２２ａと協働して実行する制御処理内容を説明するためのフローチャートである。
図６において、まず、車載バッテリ１０１が電源端子ＳＬＴに接続されて電源が立ち上がり（破線ステップ６００）、これに応答して、覚醒用ＣＰＵ１２１ａが動作を開始する（ステップ６０１）。

続いて、ＲＡＭメモリ１２３ａの内容を全て初期リセットし（ステップ６０２）、制御用ＣＰＵ１１１ａから初期化完了信号（図２内のＦＩＮに相当）がシリアル通信によって受信されたか否かを判定し、初期化完了信号の受信を待機する（ステップ６０３）。
ステップ６０３において、初期化完了信号を受信した（すなわち、ＹＥＳ）と判定されて、制御用ＣＰＵ１１１ａが初期化を完了すると、制御用ＣＰＵ１１１ａから送信された初期化完了情報を、ＲＡＭメモリ１２３ａの所定アドレスに転送書込みする（ステップ６０４）。

以上のステップ６０２〜６０４による処理動作の目的は、前述（図１参照）のフリップフロップ回路１２８のリセットからセットに至る一連の動作と同じである。
つまり、図６内のステップ６０２〜６０４では、前述のフリップフロップ回路１２８に代えて、ＲＡＭメモリ１２３ａ内の特定アドレスのメモリが使用されていることになる。

次に、制御用ＣＰＵ１１１ａから覚醒時間データＴＩＭＥおよび覚醒動作開始指令ＳＴＡを受信したか否かを判定して（ステップ６１０）、受信した（すなわち、ＹＥＳ）と判定されれば、計時動作を開始し（ステップ６１１）、指令された覚醒時間が経過して覚醒時刻に至ったか否かを判定する（ステップ６１２）。

ステップ６１２において、覚醒時刻に至った（すなわち、ＹＥＳ）と判定されれば、ステップ６１４（後述する）に移行し、一方、覚醒時刻に至っていない（すなわち、ＮＯ）と判定されれば、続いて、運転予兆センサ１０９が動作しているか否かを判定する（ステップ６１３ａ）。
ステップ６１３ａにおいて、運転予兆センサ１０９が動作している（すなわち、ＹＥＳ）と判定されれば、ステップ６１４に移行し、一方、運転予兆センサ１０９が動作していない（すなわち、ＮＯ）と判定されれば、ステップ６１１に復帰して計時動作を続行する。

一方、ステップ６１０において、覚醒時間データＴＩＭＥおよび覚醒動作開始指令ＳＴＡを受信していない（すなわち、ＮＯ）と判定され、覚醒動作開始指令ＳＴＡを受信していないときには、続いて、運転予兆センサ１０９が動作しているか否かを判定する（ステップ６１３ｂ）。
ステップ６１３ｂにおいて、運転予兆センサ１０９が動作している（すなわち、ＹＥＳ）と判定されれば、ステップ６１４に移行し、一方、運転予兆センサ１０９が動作していない（すなわち、ＮＯ）と判定されれば、ステップ６１０に復帰して覚醒動作開始指令ＳＴＡの受信を待機する。

上記ステップ６１２、６１３ａ、６１３ｂの判定結果が「ＹＥＳ」であったときには、覚醒出力信号ＷＵＰを発生し（ステップ６１４）、制御用ＣＰＵ１１１ａからの覚醒出力信号停止指令ＳＴＰを受信したか否かを判定する（ステップ６１５）。
ステップ６１５において、覚醒出力信号停止指令ＳＴＰを受信していない（すなわち、ＮＯ）と判定されれば、ステップ６１４に復帰して覚醒出力信号ＷＵＰを持続発生する。
一方、ステップ６１５において、覚醒出力信号停止指令ＳＴＰ受信した（すなわち、ＹＥＳ）と判定されれば、覚醒出力信号ＷＵＰの発生を停止するとともに、計時用カウンタの現在値をリセットして（ステップ６１６）、ステップ６１０に復帰する。

なお、上記判定ステップ６０２は、覚醒タイマ回路部１２０ｂ内のＲＡＭメモリ１２３ａに対する初期リセット手段の機能に対応する。
また、ステップ６０４は、主制御回路部１１０ｂ内の初期化完了記憶手段の機能に対応し、ステップ６１４は、覚醒出力信号発生手段の機能に対応する。

次に、図７および図８のフローチャートを参照しながら、図５に示したこの発明の実施の形態２による制御用ＣＰＵ１１１ａの動作について説明する。
なお、図７内のステップ７０３〜７１８は、前述（図３参照）のステップ３０３〜３１８と同様の処理である。
また、図８内のステップ８１０〜８３６は、前述（図４参照）のステップ４１０〜４３６と同様の処理である。

図７において、まず、制御用ＣＰＵ１１１ａが起動される前の外部動作として、車載電子制御装置１００ｂが車載バッテリ１０１に接続され（破線ステップ７００）、続いて、電源スイッチ１０２が投入されて電源リレー１０４が付勢され、出力接点１０３ｂが閉路する（破線ステップ７０２）。
この結果、制御用ＣＰＵ１１１ａに給電されて、制御用ＣＰＵ１１１ａは、動作を開始する（ステップ７０３）。

続いて、制御用ＣＰＵ１１１ａは、ウォッチドッグクリア信号ＷＤ１や自己保持用駆動信号ＤＲを発生する（ステップ７０４ａ）。
このとき、ウォッチドッグクリア信号ＷＤ１の発生に応答して、ウォッチドッグタイマ回路１１８は、運転状態信号出力ＯＵＴＥを発生するとともに、自己保持用駆動信号ＤＲによってトランジスタ１３０の導通を維持し、電源を自己保持給電状態にする（破線ステップ７０４ｂ）。
これにより、電源スイッチ１０２が開路しても、電磁コイル１０３ａの付勢が継続して行われる。

次に、制御用ＣＰＵ１１１ａは、反転論理信号ＩＧＳを監視することにより、電源スイッチ１０２が引き続き閉路（ＯＮ）されているか否かを判定する（ステップ７１０ａ）。
ステップ７１０ａにおいて、電源スイッチ１０２が閉路している（すなわち、ＹＥＳ）と判定されれば、図８内の中継端子Ｘから中継端子Ｙまでのフローを実行する（ステップ７１０ｂ）。
一方、ステップ７１０ａにおいて、電源スイッチ１０２が開路している（すなわち、ＮＯ）と判定されれば、図８内の中継端子Ｘから中継端子Ｚまでのフローを実行する（ステップ７１０ｂ）。

電源スイッチ１０２が閉路している場合には、ステップ７１０ｂに続いて、入出力制御（ステップ７２０ａ）が実行される。すなわち、入力センサ１０６の動作状態やアナログセンサ１０７の検出出力と、不揮発制御用メモリ１１２ｂの内容とに応答して、電気負荷１０５が制御される。
なお、ステップ７２０ａにおける入出力制御の過程では、逐次ステップ７１０ａに復帰して、電源スイッチ１０２が閉路しているか否かを監視しながら、ステップ７１０ｂおよび７２０ａを循環実行するようになっている。

一方、電源スイッチ１０２が開路している場合には、ステップ７１０ｃに続いて、覚醒モニタ信号ＭＮＴ２の論理レベルを監視することにより、覚醒タイマ回路部１２０ｂが覚醒出力信号ＷＵＰを発生しているか否かを判定する（ステップ７１１）。
ステップ７１１において、覚醒出力信号ＷＵＰを発生していない（すなわち、ＮＯ）と判定されれば、続いて、ステップ７１０ｃの処理中にバックアップメモリ１１３ｄが初期化されたか否かを判定する（ステップ７１２）。

ステップ７１２において、初期化されていない（すなわち、ＮＯ）と判定されれば、バックアップメモリ１１３ｄに格納されている各種学習記憶データや異常履歴データなどの重要データを、不揮発データメモリ１１２ｄに転送退避して（ステップ７２０ｂ）、ステップ７１３（後述する）に移行する。
一方、ステップ７１２において、初期化済み（すなわち、ＹＥＳ）と判定されれば、直ちにステップ７１３（後述する）に移行する。

一方、ステップ７１１において、覚醒出力信号ＷＵＰを発生している（すなわち、ＹＥＳ）と判定されれば、覚醒出力信号停止指令ＳＴＰを発生し（ステップ７１４）、続いて、再度の覚醒起動を実行するか否かを判定する（ステップ７１５）。
ステップ７１５において、再起動を実行する（すなわち、ＹＥＳ）と判定されれば、ステップ７１３に移行し、一方、再起動を実行しない（すなわち、ＮＯ）と判定されれば、ステップ７１６ａ（後述する）に移行する。

上記ステップ７１５の判定結果が「ＹＥＳ」であった場合、または、上記ステップ７１２の判定結果が「ＹＥＳ」であった（バックアップメモリ１１３ｄの内容に異常が有って、ステップ７１０ｃの処理中にバックアップメモリ１１３ｄが初期化されていた）場合、または、ステップ７２０ｂ（退避制御：転送退避手段）に続いて、制御用ＣＰＵ１１１ａは、覚醒タイマ回路部１２０ｂに対して次回の覚醒時間データＴＩＭＥを送信してから覚醒動作開始指令ＳＴＡを発生する（ステップ７１３）。

続いて、自己保持駆動指令出力ＤＲやその他の制御出力を停止するとともに、ウォッチドッグクリア信号ＷＤ１を停止し（ステップ７１６ａ）、制御用ＣＰＵ１１１ａの動作を終了する（ステップ７１７）。
なお、ステップ７１６ａにおいて、自己保持駆動指令出力ＤＲまたは運転状態信号出力ＯＵＴＥが停止したことに応答して、電源リレー１０４が消勢されて、出力接点１０３ｂが開路する（破線ステップ７１６ｂ）。

また、動作終了処理（ステップ７１７）に続いて、覚醒出力信号ＷＵＰによって電源スイッチ１０２が開路された状態でありながら、給電用トランジスタ１４１が導通して、制御用ＣＰＵ１１１ａに対して覚醒給電が実行される（破線ステップ７１８）。
この結果、ステップ７０３に復帰して、制御用ＣＰＵ１１１ａが再起動される。

次に、図８を参照しながら、図７内の異常点検処理（ステップ７１０ｂ、７１０ｃ）の具体的な処理動作について説明する。
まず、図８内の中継端子Ｘから中継端子Ｙに至る処理ステップ８１０〜８２５（図７内の異常点検ステップ７１０ｂ）について説明する。

図８内の中継端子Ｘに続いて、制御用ＣＰＵ１１１ａは、反転論理信号ＩＧＳを監視し、電源スイッチ１０２が引き続き閉路（ＯＮ）されているか否かを再判定する（ステップ８１０）。
ステップ８１０において、電源スイッチ１０２が閉路している（すなわち、ＹＥＳ）と判定されれば、ステップ８１１に移行し、一方、電源スイッチ１０２が開路している（すなわち、ＮＯ）と判定されれば、ステップ８３０ａ（後述する）に移行する。

ステップ８１１においては、図示しないフラグの動作により、電源スイッチ１０２が投入されてから初めて実行される処理であるか否かを判定し、初回動作である（すなわち、ＹＥＳ）と判定されればステップ８１２に移行し、初回動作でない（すなわち、ＮＯ）と判定されればステップ８２０に移行する。

ステップ８１２においては、前述（図６参照）の初期化完了記憶処理（ステップ６０４）で、ＲＡＭメモリ１２３ａが初期化完了情報を記憶しているか否かを読出しチェックし、初期化完了記憶が有るか否かを判定する。
ステップ８１２（第１の異常検出手段）において、初期化完了記憶が有る（すなわち、ＹＥＳ）と判定されればステップ８１５に移行し、初期化記憶が無い（すなわち、ＮＯ）と判定されればステップ８１３ａに移行する。

ステップ８１３ａにおいては、バックアップメモリ１１３ｄを初期化する。続いて、初期化完了情報をシリアル送信し、覚醒用ＣＰＵ１２１ａにより、ＲＡＭメモリ１２３ａの特定アドレスに初期化完了情報を格納する（ステップ８１３ｂ）。
続いて、ステップ８１２（第１の異常検出手段）の判定結果「ＮＯ」に応答してステップ８１３ａ（初期化処理）が実行されたことを、履歴情報としてバックアップメモリ１１３ｄの第１アドレスに加算書込みする（ステップ８１３ｃ）。これにより、異常発生回数の累積値が保存される。

次に、上記ステップ８１３ｂで、ＲＡＭメモリ１２３ａに対して初期化完了情報がシリアル送信されて、ＲＡＭメモリ１２３ａが初期化完了情報を記憶しているか否かを再確認する（ステップ８１４）。
ステップ８１２または８１４の判定結果が「ＹＥＳ」（ＲＡＭメモリ１２３ａが初期化完了状態を記憶）の場合には、バックアップメモリ１１３ｄの中の特定アドレスのメモリが、あらかじめ定められた特定数値データを正しく記憶しているか否かを判定する（ステップ８１５：第２の異常検出手段）。

続いて、ステップ８１５による異常点検結果として、異常の有無を判定し（ステップ８１６）、異常無し（すなわち、ＮＯ）と判定されれば中継端子Ｙに移行し、異常有り（すなわち、ＹＥＳ）と判定されれば、バックアップッメモリ１１３ｄを初期化する（ステップ８１７）。
また、ステップ８１５（第２の異常検出手段）に基づく初期化処理が実行されたことを、履歴情報としてバックアップメモリ１１３ｄの第２アドレスに書込み、異常発生回数の累積値を保存してから（ステップ８１８）、中継端子Ｙに移行する。

一方、ステップ８１４の判定結果が「ＮＯ」であって、初期化完了状態が記憶されていない場合には、電源端子ＳＬＴに至る配線の断線、または、安定化電源回路１２４の異常によって、覚醒タイマ回路部１２０ｂに対する給電が実行されていないものと見なして、警報出力を発生して警報表示手段（図示せず）を駆動して異常報知する（ステップ８１９ａ）。
続いて、電源異常の履歴情報として、バックアップメモリ１１３ｄの第１０アドレスに加算書込みし、異常発生回数の累積値を保存してから（ステップ８１９ｂ）、中継端子Ｙに移行する。

一方、ステップ８１１の判定結果が「ＮＯ」の場合に、電源スイッチ１０２の投入後に繰り返し実行されるステップ８２０では、バックアップメモリ１１３ｄの異常点検を実行する時期であるか否かを判定する。
ステップ８２０において、点検時期でない（すなわち、ＮＯ）と判定されれば、直ちに中継端子Ｙに移行して図８の処理ルーチンを抜け出る。
一方、ステップ８２０において、点検時期である（すなわち、ＹＥＳ）と判定されれば、第２〜第５の点検項目番号の１つを順次選択決定し（ステップ８２１：異常検出選択手段）、続いて、選択された項目番号の異常検出手段を実行する（ステップ８２２：階層化異常検出手段）。

続いて、ステップ８２２による異常点検結果として異常の有無を判定し（ステップ８２３）、異常無し（すなわち、ＮＯ）と判定されれば中継端子Ｙに移行し、異常有り（すなわち、ＹＥＳ）と判定されれば、ステップ８２４に移行する。
ステップ８２４では、バックアップッメモリ１１３ｄの初期化、または部分書換（後述する）が実行される。

最後に、第ｎの異常検出手段に基づく初期化処理が実行されたことを、履歴情報としてバックアップメモリ１１３ｄの第ｎアドレスに書込んで、異常発生回数の累積値を保存してから（ステップ８２５）、中継端子Ｙに移行する。
以上のステップ８１０〜８２５は、図７内のステップ７１０ｂの処理動作に相当しており、中継端子Ｙに続いて、図７内のステップ７２０ａが実行される。

次に、図８内の中継端子Ｘから中継端子Ｚに至る処理ステップ８３０ａ〜８３６（図７内の異常点検ステップ８１０ｃ）について説明する。
前述のステップ８１０において、電源スイッチ１０２が開路（ＯＦＦ）状態にある（すなわち、ＮＯ）と判定されれば、制御用ＣＰＵ１１１ａは、多階層選択手段により点検項目を選択更新する（ステップ８３０ａ）。

続いて、覚醒モニタ信号ＭＮＴ２の論理レベルを監視して、覚醒モニタ信号ＭＮＴ２が動作中（覚醒運転中）であるか否かを判定する（ステップ８３０ｂ）。
ステップ８３０ｂにおいて、覚醒運転中（すなわち、ＹＥＳ）と判定されればステップ８３１ａに移行し、一方、覚醒運転ではなく、電源スイッチ１０２が開路された直後の退避運転中（すなわち、ＮＯ）と判定されればステップ８３１ｂに移行する。

なお、ステップ８３０ａでは、ステップ８３１ａにおける第１〜第５の点検項目番号の１つ、またはステップ８３１ｂにおける第２〜第５の点検項目番号の１つを、順次選択決定する。
また、ステップ８３１ａまたは８３１ｂでは、選択された項目番号の異常検出手段が実行されるようになっており、ステップ８３１ａ、８３１ｂは、階層化異常検出手段を構成している。

続いて、ステップ８３１ａまたは８３１ｂによる異常点検結果として、異常の有無を判定し（ステップ８３３）、異常無し（すなわち、ＮＯ）と判定されればステップ８３６に移行し、異常有り（すなわち、ＹＥＳ）と判定されればステップ８３４ａに移行する。
ステップ８３４ａでは、バックアップッメモリ１１３ｄの初期化または部分書換（後述する）が実行される。

続いて、第１の異常検出手段がステップ８３１ａで実行された場合に限って、ＲＡＭメモリ１２３ａに対して初期化完了情報が送信される（ステップ８３４ｂ）。
また、第ｎの異常検出手段に基づく初期化処理が実行されたことを、履歴情報としてバックアップメモリ１１３ｄの第ｎアドレスに書込んで、異常発生回数の累積値を保存してから（ステップ８３５）、ステップ８３６に移行する。

ステップ８３６では、ステップ８３０ａによる点検項目の選択更新が完了したか否かを判定し、完了していない（すなわち、ＮＯ）と判定されればステップ８３０ａに復帰し、完了している（すなわち、ＹＥＳ）と判定されれば中継端子Ｚに移行する。
なお、ステップ８３０ａに復帰した後は、ステップ８３０ｂによる判定は、初回の判定結果に依存するようになっており、一旦、覚醒モニタ信号ＭＮＴ２の動作判定が行われると、ステップ８３０ａ、ステップ８３１ａ〜ステップ８３６が繰り返し実行される。
以上のステップ８３０ａ〜８３６は、図７内のステップ７１０ｃの処理動作に相当しており、中継端子Ｚに続いて、図７内のステップ７１１が実行される。

次に、図７および図８の制御フロー全体に対して補足説明を行う。
図７内のステップ７２０ｂ（転送退避手段）は、電源スイッチ１０２がＯＮからＯＦＦに変化し、電源リレー１０４による自己保持給電が実行されているエンジン停止状態において実行される。
すなわち、バックアップメモリ１１３ｄの第１領域において学習項目別に格納された学習補正データを、不揮発データメモリ１１２ｄの第１領域に転送保存するとともに、バックアップメモリ１１３ｄの第２領域において異常コード番号別に格納された異常発生回数データを、不揮発データメモリ１１２ｄの第２領域に転送保存する。

このときの転送保存処理は、ステップ７１０ｃ（図８内のステップ８３０ａ〜８３６）の処理中にバックアップメモリ１１３ｄが初期化されていた場合には、ステップ７１２の判定によって実行回避されるようになっている。
図８内の初期化処理（ステップ８１３ａ、８１７、８２４、８３４ａ）では、バックアップメモリ１１３ｄの第１領域および第２領域に対しては、不揮発データメモリ１１２ｄの第１領域および第２領域の内容を読出して転送書込みを行うとともに、残りの特定アドレスに対しては特定数値データを書込み、その他のアドレスのバックアップメモリ１１３ｄに対してはリセット処理を行う。

また、階層化異常検出手段（ステップ８２２、８３１ａ、８３１ｂ）において、第１の異常検出手段は、ＲＡＭメモリ１２３ａが初期化完了情報を記憶していないことに応答して、バックアップメモリ１１３ｄの記憶情報も消失したと判定するチェック手段となっている。
また、第２の異常検出手段は、バックアップメモリ１１３ｄの中の特定アドレスのメモリが、あらかじめ定められた特定数値データを正しく記憶しているか否かをチェックする。

また、第３の異常検出手段は、バックアップメモリ１１３ｄ全体のサムチェックなどによるビット情報の欠落または混入の有無をチェックする。
また、第４の異常検出手段は、バックアップメモリ１１３ｄの内容と不揮発制御用メモリ１１２ｂに格納されている許容補正変動幅に関するデータとを比較して、バックアップメモリ１１３ｃ内の値が許容補正変動幅を超えているか否かをチェックする。
さらに、第５の異常検出手段は、バックアップメモリ１１３ｄ内に格納された正論理データに対して反転論理データをあらかじめ追加格納しておいて、異常点検時には、反転論理データと正論理データとが相互に反転論理関係にあるか否かをチェックする。

ステップ８２４、８３４ａにおける初期化処理において、ステップ８２２、８３１ａ、８３１ｂで実行された異常検出手段が、第４または第５の異常検出手段によって特定アドレスのデータメモリの内容が異常であったときには、当該異常アドレスのデータメモリの内容のみを初期化する部分書換が実行される。

異常検出選択手段（ステップ８２１）では、異常点検項目番号が順次更新されるが、今回の異常点検から次回の異常点検までの間には、ステップ８２０による待ち時間が発生するので、図７における入出力制御のステップ７２０ａの動作を実行しながら、順次更新されるようになっている。
これに対し、多階層選択手段（ステップ８３０ａ）でも、異常点検項目番号が順次更新されているが、この場合には更新待ち時間が発生しないので、１つの異常点検が実行されると、引き続き次の項目の異常点検が実行される。

なお、第３の異常検出手段となるサムチェックでは、バックアップメモリ１１３ｄを複数グループに分割し、分割単位ごとに順次サムチェックを実行するように変更することもできる。
また、ビット情報の欠落または混入の有無をチェックする手段としては、サムチェック手段に限らず、たとえば、全データの加算値を所定定数で割って得られる剰余に注目し、点検時点で算出した剰余とあらかじめ算出しておいた剰余とが等しいか否かを比較判定するなどの手段を使用することもできる。

以上のように、この発明の実施の形態２による車載電子制御装置１００ｂは、電源スイッチ１０２が閉路したときに車載バッテリ１０１から給電されて第１の安定化制御電圧を発生する主電源回路１１４ａと、主電源回路１１４ａを介して給電される制御用ＣＰＵ１１１ａと、車載バッテリ１０１から電源スイッチ１０２を介さずに直接給電されて第２の安定化制御電圧を発生する補助電源回路１１４ｂと、補助電源回路１１４ｂまたは主電源回路１１４ａを介して常時給電される揮発性のバックアップメモリ１１３ｄとを備えている。

ここで、制御用ＣＰＵ１１１ａは、制御プログラムおよび基準制御定数が書込まれた不揮発制御用メモリ１１２ｂの内容と、入力センサ１０６およびアナログ入力センサ１０７の動作状態とに応答して、各種電気負荷１０５を制御するマイクロプロセッサにより構成されている。
また、バックアップメモリ１１３ｄは、不揮発制御用メモリ１１２ｂに格納されている基準制御定数に対する学習補正データを格納している。

また、車載電子制御装置１００ｂは、覚醒タイマ回路部１２０ｂを備えており、覚醒タイマ回路部１２０ｂは、不揮発覚醒用メモリ１２２ａおよび演算用ＲＡＭメモリ１２３ａを有するマイクロプロセッサからなる覚醒用ＣＰＵ１２１ａによって構成されている。
さらに、車載電子制御装置１００ｂは、ＲＡＭメモリ１２３ａに対する初期リセット手段（図６内のステップ６０２）と、バックアップメモリ１１３ｄに対する初期化手段（図８内のステップ８１３ａ）と、初期化完了記憶手段（ステップ８１３ｂ）と、バックアップメモリ１１３ｄに対する階層化異常検出手段（ステップ８２２）と、異常検出選択手段（ステップ８２１）とを備えている。

覚醒タイマ回路部１２０ｂは、車載バッテリ１０１から所定の安定化電圧を発生する安定化電源回路１２４を介して常時給電され、主電源回路１１４ａが遮断されていた時間を計測して計測時間が所定の目標覚醒時間に達したときに、覚醒出力信号ＷＵＰを発生して主電源回路１１４ａを車載バッテリ１０１に接続することにより、エンジン停止状態において制御用ＣＰＵ１１１ａを覚醒起動する。

初期リセット手段（ステップ６０２）は、安定化電源回路１２４の出力電圧が所定値以上になったことに応答して覚醒用ＣＰＵ１２１ａが起動された時点で、ＲＡＭメモリ１２３ａの内容をリセットする。

初期化完了記憶手段（ステップ８１３ｂ）は、制御用ＣＰＵ１１１ａがバックアップメモリ１１３ｄの初期化を完了したことに応答し、制御用ＣＰＵ１１１ａが初期化完了情報をシリアル送信することによって、覚醒用ＣＰＵ１２１ａが特定アドレスのＲＡＭメモリ１２３ａに対して初期化完了状態であることを書込み保存する。
また、初期化完了記憶手段（ステップ８１３ｂ）は、書換え変更が実行されたか否かを確認する初期化記憶確認手段（ステップ８１４）またはＲＡＭメモリ１２３ａに対する給電が実行されているか否かの電圧監視手段（電圧監視信号ＭＮＴ１）を含む。

制御用ＣＰＵ１１１ａ内の初期化手段（ステップ８１３ａ）は、制御用ＣＰＵ１１１ａが主電源回路１１４ａから給電され、且つ特定アドレスのＲＡＭメモリ１２３ａが初期化完了状態を記憶していないときに応答して、バックアップメモリ１１３ｄを初期化する。
階層化異常検出手段（ステップ８２２）は、制御用ＣＰＵ１１１ａによって実行され、バックアップメモリ１１３ｄの記憶内容に異常が有るか否かを判定し、異常が検出された場合には、バックアップメモリ１１３ｄを初期化するための複数の多様な異常検出手段を構成している。

異常検出選択手段（ステップ８２１）は、電源スイッチ１０２が投入された直後においては、階層化異常検出手段（ステップ８２２）の中の一部の異常検出手段を実行し、実行結果に異常が検出されていなくても、他の異常検出手段の実行を省略するとともに、制御用ＣＰＵ１１１ａの運転中においては、他の一部または全ての異常検出手段を順次に反復実行する。

以上のとおり、この発明の実施の形態２による車載電子制御装置１００ｂは、車両の運転開始時におけるバックアップメモリ１１３ｄの異常点検手段を備え、主電源回路１１４ａに給電されているのに安定化電源回路１２４に給電されていない状態を、初期化記憶確認手段（ステップ８１４）または電圧監視手段（電圧監視信号ＭＮＴ１）によって検出するとともに、安定化電源回路１２４に給電されていても、過去に車載バッテリ１０１の接続切断または異常電圧低下の履歴が有るか否かを、覚醒用ＣＰＵ１２１ａと協働するＲＡＭメモリ１２３ａの状態によって判定し、接続切断または異常電圧低下時には、バックアップメモリ１１３ｄを初期化するようになっている。

また、車両の運転中においては、過大な運転ノイズによるバックアップメモリ１１３ｄの内容の変化または消失に注目した多様な異常点検が順次に反復実行されることにより、制御用ＣＰＵ１１１ａに対して過度で集中的な制御負担をかけないように配慮されている。
したがって、制御用ＣＰＵ１１１ａの制御負担を軽減し、制御の応答性とバックアップメモリ１１３ｄの信頼性を向上させることができる。

また、階層化異常検出手段（ステップ８２２）は、第１、第２および第３の異常検出手段の少なくとも１つを含み、第１の異常検出手段（ステップ８１２）は、ＲＡＭメモリ１２３ａが初期化完了状態を記憶していないことに応答して、バックアップメモリ１１３ｄの記憶情報も消失したと判定（チェック）する。
第２の異常検出手段は、バックアップメモリ１１３ｄの中の特定アドレスのメモリが、あらかじめ定められた特定数値データを正しく記憶しているか否かをチェックする。
第３の異常検出手段は、バックアップメモリ１１３ｄ全体のサムチェックなどによるビット情報の欠落または混入の有無をチェックし、電源スイッチ１０２が投入された直後においては、少なくとも第１の異常検出手段（ステップ８１２）が選択実行される。

したがって、運転開始時は、たとえば第１、第２の異常検出手段を実行し、運転中は、第２、第３の異常検出手段を順次に反復実行することにより、車載バッテリ１０１の接続切断や異常電圧低下や過大ノイズに対するバックアップメモリ１１３ｄのデータの変化または、消失を効率的に検出することができる。

また、異常検出手段に対する多階層選択手段（ステップ８３０ａ）は、制御用ＣＰＵ１１１ａがエンジン停止状態で覚醒運転を実行しているときに応答して、階層化異常検出手段８３１ａの中の複数の異常検出手段を集中実行し、異常が検出された場合には、バックアップメモリ１１３ｄを初期化する。
したがって、駐車中に詳細にバックアップメモリ１１３ｄの内容をチェックしておき、仮に駐車中に異常が発生していれば、あらかじめ初期化しておくことによって、多忙な運転開始時には、簡易な異常チェックのみでエンジンを始動することができる。

また、覚醒タイマ回路部１２０ｂにおける覚醒用ＣＰＵ１２１ａには、ドアセンサまたはキーセンサなどによる運転予兆センサ１０９が接続されており、覚醒用ＣＰＵ１２１ａは、運転予兆センサ１０９の動作状態を監視して、エンジンの始動に先立って覚醒出力信号ＷＵＰを発生する。
したがって、運転開始直前で、詳細にバックアップメモリ１１３ｄの内容をチェックしておき、仮に駐車中に異常が発生していれば、運転開始直前に初期化しておくことによって、多忙な運転開始時には、簡易な異常チェックのみでエンジンを始動することができる。

また、階層化異常検出手段（ステップ８２２、８３１ａ、８３１ｂ）には、第４または第５の異常検出手段の少なくとも一方の手段が付加されるとともに、初期化手段は、部分書換手段（ステップ８２４、８３４ａ）を備えている。
第４の異常検出手段は、バックアップメモリ１１３ｄの内容と不揮発制御用メモリ１１２ｂに格納されている許容補正変動幅に関するデータとを比較して、バックアップメモリ１１３ｃ内の値が許容補正変動幅を超えているか否かをチェックする。
第５の異常検出手段は、バックアップメモリ１１３ｄ内に格納された正論理データに対して反転論理データをあらかじめ追加格納しておき、異常点検時には、反転論理データと正論理データとが相互に反転論理関係にあるか否かをチェックする。

部分書換手段（ステップ８２４、８３４ａ）は、第４または第５の異常検出手段によって特定アドレスのバックアップメモリ１１３ｄの内容が異常であると判定されたときに、当該異常アドレスのバックアップメモリ１１３ｄの内容を初期化する。
したがって、運転開始直後の状態を除く運転中、運転停止直前、駐車中、運転開始直前などにおける異常点検項目を拡大し、より詳細な異常点検を実行して、異常データのみを個別に初期化することができる。

また、主電源回路１１４ａは、電源スイッチ１０２を介して付勢される電源リレー１０４の出力接点１０３ｂを介して、車載バッテリ１０１から給電されており、電源リレー１０４は、制御用ＣＰＵ１１１ａの動作に応答して自己保持動作する。
これにより、電源スイッチ１０２が開路（ＯＦＦ）しても、給電持続して、制御用ＣＰＵ１１１ａの運転状態信号出力ＯＵＴＥまたは自己保持駆動指令出力ＤＲの停止に応答して、電源リレー１０４が消勢されるように構成されており、電源リレー１０４の自己保持動作中に実行される転送退避手段（ステップ７２０ｂ）と、退避先である不揮発データメモリ１１２ｄとを備えている。

転送退避手段７２０ｂは、バックアップメモリ１１３ｄの第１領域において学習項目別に格納された学習補正データを、不揮発データメモリ１１２ｄの第１領域に転送保存するとともに、バックアップメモリ１１３ｄの第２領域において異常コード番号別に格納された異常発生回数データを、不揮発データメモリ１１２ｄの第２領域に転送保存する。

初期化手段は、バックアップメモリ１１３ｄの第１領域および第２領域に対しては、不揮発データメモリ１１２ｄの内容を読出して転送書込みを行い、残りの特定アドレスに対しては特定数値データを書込み、その他のアドレスのバックアップメモリ１１３ｄに対しては、リセット処理を実行する。
したがって、運転停止直後にバックアップメモリ１１３ｄの内容を不揮発データメモリ１１２ｄに転送保存することにより、制御用ＣＰＵ１１１ａの負担を軽減して多数のデータを速やかに保存し、バックアップメモリ１１３ｄの内容に異常が発生した場合に再利用することができる。
また、不揮発データメモリ１１２ｄの容量を削減するとともに、初期化処理を単純化することができる。

また、異常検出手段に対する多階層選択手段（ステップ８３０ａ）は、電源スイッチ１０２が開路されたことによる自己保持給電が実行されているときに応答して、階層化異常検出手段８３１ｂの中の複数の異常検出手段を集中実行し、異常が検出された場合には、バックアップメモリ１１３ｄを初期化する。
したがって、運転停止直後で詳細にバックアップメモリ１１３ｄの内容をチェックしておき、仮に運転中に異常が発生していれば、運転停止状態で初期化しておくことによって、多忙な運転開始時は、簡易な異常チェックのみでエンジンを始動することができる。

また、主電源回路１１４ａは、覚醒タイマ回路部１２０ｂからの覚醒出力信号ＷＵＰに応動する給電用開閉素子を介して車載バッテリ１０１に接続され、制御用ＣＰＵ１１１ａに給電されたことに応答して制御用ＣＰＵ１１１ａが覚醒起動され、給電用開閉素子は、主電源回路１１４ａに対して単独接続された給電用トランジスタ１４１によって構成されている。

これにより、制御用ＣＰＵ１１１ａの起動に応答して覚醒出力信号ＷＵＰは停止され、給電用開閉素子（給電用トランジスタ１４１）は、制御用ＣＰＵ１１１ａによって自己保持動作が実行される。また、給電用開閉素子は、制御用ＣＰＵ１１１ａの運転状態信号出力ＯＵＴＥまたは自己保持駆動指令出力ＤＲの停止に応答して、開路するようになっている。
したがって、覚醒運転の必要時間は、制御用ＣＰＵ１１１ａが決定し、覚醒タイマ回路部１２０ｂが不必要に長時間の覚醒出力信号ＷＵＰを発生することがないので、車載バッテリ１０１の消費電力を低減することができる。

なお、上記実施の形態１、２では、バックアップメモリ１１３ｃ、１１３ｄの異常点検処理と、異常検出時の初期化処理とを実行する時期について、以下のような効果的で様々な時期が設定され得る。
すなわち、第１の時期は、電源スイッチ１０２を投入した直後の簡略チェックであり、第２の時期は、運転中において時分割処理される順次詳細チェックであり、第３の時期は、電源スイッチ１０２が遮断された直後にエンジン停止状態で実行される集中詳細チェックである。

さらに、覚醒タイマ回路部１２０ａ、１２０ｂが付加された場合には、第４の時期として、駐車中における覚醒起動による集中詳細チェックが挙げられ、第５の時期として、運転予兆センサ１０９（図５参照）を用いた運転直前の覚醒起動による集中詳細チェックとが挙げられる。

また、他の時期として、車載バッテリ１０１が取替え交換された直後において、集中詳細チェックを実行することも可能である。
たとえば、フリップフロップ回路１２８（図１参照）のリセット出力によってトランジスタ１３０を駆動し、電源リレー１０４を覚醒起動することによって集中詳細チェックを実行することができる。
同様に、ＲＡＭメモリ１２３ａ（図５参照）が初期リセットされたことに応答して、覚醒出力信号ＷＵＰを発生して、給電用トランジスタ１４１を駆動することによって、制御用ＣＰＵ１１１ａを覚醒起動して集中詳細チェックを実行することができる。

上記実施形態１、２では、第１〜第５の異常検出手段が適宜に選択使用されるようになっている。
第１〜第５の異常検出手段の中の第１の異常検出手段は、バックアップメモリ１１３ｃ、１１３ｄに対する電源遮断または電圧低下を検出することによって、異常原因を検出する異常原因検出手段を構成している。
第２の異常検出手段は、特定定数の保存確認による抜取り検査方式による。
第３の異常検出手段は、サムチェックなどによる全体推定手段となる。
第４、第５の異常検出手段は、個別点検方式による詳細チェック手段となる。

上記異常点検のうち、いずれかの異常点検で異常が検出されると、他の異常点検においても異常が検出される可能性が高いので、短時間で実行可能な異常点検を先に実行して、仮に異常が検出されなければ、次の項目の異常点検を順次実行し、いずれかの異常点検で異常が検出されたら、その時点で初期化するようにすればよい。
ただし、学習記憶データや異常履歴情報が不用意に初期化されないようにするために、第３の異常検出手段では、バックアップメモリ全体を複数グループに分割しておき、分割グループ単位毎にサムチェックを実行するとともに、第２の異常検出手段における特定数値の書込みも、サムチェックのグループ単位に分割書込みしておくことが望ましい。

なお、上記実施の形態１、２では、電源端子ＳＬＴに車載バッテリ１０１が接続されていることを検出するために、安定化電源回路１２４の出力電圧を、電圧監視信号ＭＮＴ１として制御用ＣＰＵ１１１ａに入力しているが、電圧監視信号ＭＮＴ１として、出力接点１０３ｂから給電されている状態で電源端子ＳＬＴに給電されていないことを検出するための断線検出用の論理回路に置き換えてもよい。

また、車載バッテリ１０１と電源端子ＳＬＴと間の接続が一旦切断された後に、再度接続されていれば、フリップフロップ回路１２８（図１参照）がリセットされていたり、ＲＡＭメモリ１２３ａ（図５参照）がリセットされていることに応答して、一旦切断されたことを検出することができる。
一方、電源端子ＳＬＴに至る配線の異常によって電源の接続が実行されない状態において、電源スイッチ１０２が閉路して、出力接点１０３ｂを介して給電された場合には、電圧監視信号ＭＮＴ１に基づいてバックアップメモリ１１３ｃ、１１３ｄを初期化することができる。

また、上記実施の形態２（図５参照）においては、制御用ＣＰＵ１１１ａと覚醒用ＣＰＵ１２１ａとの間でのシリアル交信が行えない状態を検出することによって、覚醒用ＣＰＵ１２１ａに給電されていないと判定することもできる。

さらに、車載電子制御装置１００ａ、１００ｂがエンジン制御装置である場合に、電源スイッチ１０２が開路（ＯＦＦ）されると、一般に、各種電気負荷１０５に対する駆動は停止され、この結果として、点火コイルや燃料噴射用電磁弁（図示せず）の動作が停止してエンジンが停止するが、電源スイッチ１０２が開路された後においても、エンジンをアイドル回転速度で継続運転して冷機を実行してから、自動的にエンジンを停止するような制御も可能である。
このような場合には、エンジンの低速運転中または、エンジン停止後にバックアップメモリ１１３ｃ、１１３ｄの異常点検や不揮発データメモリ１１２ｃ、１１２ｄへの転送保存などを実行することができる。

この発明の実施の形態１に係る車載電子制御装置の全体回路構成を示すブロック図である。 この発明の実施の形態１に係る電源回路の動作を示すタイミングチャートである。 この発明の実施の形態１に係る車載電子制御装置の全体動作を説明するためのフローチャートである。 この発明の実施の形態１に係る車載電子制御装置の部分動作を説明するためのフローチャートである。 この発明の実施の形態２に係る車載電子制御装置の全体回路構成を示すブロック図である。 この発明の実施の形態２に係る覚醒タイマ回路部の動作を説明するためのフローチャートである。 この発明の実施の形態２に係る車載電子制御装置の全体動作を説明するためのフローチャートである。 この発明の実施の形態２に係る車載電子制御装置の部分動作を説明するためのフローチャートである。

符号の説明

１００ａ、１００ｂ 車載電子制御装置、１０１ 車載バッテリ、１０２ 電源スイッチ、１０３ｂ 出力接点（給電用開閉素子）、１０５ 電気負荷、１０６ 入力センサ、１０７ アログ入力センサ、１０９ 運転予兆センサ、１１１ａ 制御用ＣＰＵ、１１２ａ、１１２ｂ 不揮発制御用メモリ、１１２ｃ、１１２ｄ 不揮発データメモリ、１１３ｃ、１１３ｄ バックアップメモリ、１１４ａ 主電源回路、１１４ｂ 補助電源回路、１２０ａ、１２０ｂ 覚醒タイマ回路部、１２１ａ 覚醒用ＣＰＵ、１２２ａ 不揮発覚醒用メモリ、１２３ａ ＲＡＭメモリ、１２４ 安定化電源回路、１２５ シュミット回路（電源投入検出手段）、１２８ フリップフロップ回路（電源遮断監視メモリ）、１４１ 給電用トランジスタ（給電用開閉素子）、ＷＵＰ 覚醒出力信号、ＯＵＴＥ 運転状態信号出力、ＤＲ 自己保持駆動指令出力、ＭＮＴ１ 電圧監視信号（電圧監視手段）、３２０ｂ 転送退避手段、４１２、８１２ 第１の異常検出手段、４１３ａ、４１７、８１３ａ、８１７ 初期化手段、４１３ｂ、８１３ｂ 初期化完了記憶手段、４１４、８１４ 初期化記憶確認手段、４１５、８１５ 第２の異常検出手段、４２１、８２１ 異常検出選択手段、４２２、８２２ 階層化異常検出手段、４２４、４３４ａ、８２４、８３４ａ 初期化手段（部分書換手段）、４３０ａ、８３０ａ 多階層選択手段、４３１ａ、８３１ａ 階層化異常検出手段、４３１ｂ、８３１ｂ 階層化異常検出手段、４３４ｂ、８３４ｂ 初期化完了記憶手段、６０２ 初期リセット手段、６０４ 初期化完了記憶手段、６１４ 覚醒出力信号発生手段、７２０ｂ 転送退避手段。

Claims (12)

1. 電源スイッチを介して車載バッテリに接続され、前記電源スイッチが閉路したときに前記車載バッテリから給電されて第１の安定化制御電圧を発生する主電源回路と、
   前記車載バッテリから直接給電されて第２の安定化制御電圧を発生する補助電源回路と、
   制御プログラムおよび基準制御定数が書込まれた不揮発制御用メモリを含むマイクロプロセッサからなる制御用ＣＰＵと、
   前記主電源回路または前記補助電源回路を介して常時給電され、前記不揮発制御用メモリに格納されている前記基準制御定数に対する学習補正データが格納される揮発性のバックアップメモリとを備え、
   前記制御用ＣＰＵは、各種の入力センサおよび各種の電気負荷に接続され且つ前記主電源回路を介して給電され、前記不揮発制御用メモリの内容および前記入力センサの動作状態に応答して前記電気負荷を制御する車載電子制御装置であって、
   前記補助電源回路の電源投入状態を検出する電源投入検出手段と、
   前記電源投入検出手段の検出動作に応動する電源遮断監視メモリと、
   前記バックアップメモリを初期化する初期化手段と、
   前記初期化手段の初期化完了状態を記憶する初期化完了記憶手段と、
   前記バックアップメモリに対する階層化異常を検出する階層化異常検出手段と、
   前記階層化異常検出手段による異常検出の実行を選択する異常検出選択手段と
   をさらに備え、
   前記電源投入検出手段は、前記補助電源回路が前記車載バッテリに接続されたことに応答して、前記電源遮断監視メモリの内容をリセット状態にすることにより、電源遮断状態が存在していたことを前記電源遮断監視メモリに記憶させ、
   前記初期化手段は、前記制御用ＣＰＵが前記主電源回路から給電され且つ前記電源遮断監視メモリの内容がセット状態を記憶していないときに応答して、前記制御用ＣＰＵにより前記バックアップメモリの内容を初期化し、
   前記初期化完了記憶手段は、前記制御用ＣＰＵによる前記バックアップメモリの初期化が完了したことに応答して、前記電源遮断監視メモリの内容をセット状態に書換え変更するとともに、初期化記憶確認手段または電圧監視手段を含み、
   前記初期化記憶確認手段は、前記電源遮断監視メモリの書換え変更が実行されたか否かを確認し、
   前記電圧監視手段は、前記電源遮断監視メモリに対する給電が実行されているか否かを監視し、
   前記階層化異常検出手段は、前記制御用ＣＰＵによって実行される複数の異常検出手段からなり、前記バックアップメモリの記憶内容に異常が有るか否かを判定し、前記バックアップメモリの記憶内容に異常が検出された場合には、前記バックアップメモリを初期化し、
   前記異常検出選択手段は、
   前記電源スイッチが投入された直後においては、前記階層化異常検出手段の中の一部の異常検出手段の実行結果に異常が検出されない場合でも、前記階層化異常検出手段の中の他の異常検出手段の実行を省略し、
   前記制御用ＣＰＵの運転中においては、前記階層化異常検出手段の中の他の少なくとも１つの異常検出手段を順次に反復実行することを特徴とする車載電子制御装置。
2. 前記電源投入検出手段は、第１の閾値と前記第１の閾値よりも高い第２の閾値とを設定する閾値設定手段を含み、前記補助電源回路の入力電圧または出力電圧が前記第１の閾値以下の状態から前記第２の閾値以上に上昇したことを検出したときに、前記電源遮断監視メモリの内容をリセット状態にし、
   前記バックアップメモリは、前記補助電源回路の入力電圧または出力電圧が前記第１の閾値に対応する値以上である場合には、記憶動作を持続することを特徴とする請求項１に記載の車載電子制御装置。
3. 前記階層化異常検出手段は、第１、第２および第３の異常検出手段の少なくとも１つを備え、
   前記第１の異常検出手段は、前記電源遮断監視メモリがセット状態を記憶していないことに応答して、前記バックアップメモリの記憶情報も消失したと判定するチェック手段を構成し、
   前記第２の異常検出手段は、前記バックアップメモリの中の特定アドレスのメモリがあらかじめ定められた特定数値データを正しく記憶しているか否かをチェックし、
   前記第３の異常検出手段は、前記バックアップメモリのビット情報の欠落または混入の有無のチェックし、
   前記電源スイッチが投入された直後においては、少なくとも前記第１の異常検出手段が選択実行されることを特徴とする請求項１または請求項２に車載電子制御装置。
4. 制御対象となるエンジンの運転／停止状態を検出するエンジン状態検出手段と、
   覚醒タイマ回路部と、
   前記階層化異常検出手段の中の少なくとも１つの異常検出手段に対する多階層選択手段と、
   前記車載バッテリから所定の安定化電圧を発生する安定化電源回路と
   をさらに備え、
   前記覚醒タイマ回路部は、前記安定化電源回路を介して常時給電され、前記主電源回路が遮断されていた時間を計測し、前記計測時間が所定の目標覚醒時間に達したときに、覚醒出力信号を発生して前記主電源回路を前記車載バッテリに接続することにより、前記エンジンの停止状態において前記制御用ＣＰＵを覚醒起動し、
   前記多階層選択手段は、前記制御用ＣＰＵが前記エンジンの停止状態で覚醒運転を実行しているときに応答して、前記階層化異常検出手段の中の複数の異常検出手段を集中実行し、異常が検出された場合には、前記バックアップメモリを初期化することを特徴とする請求項１から請求項３までのいずれか１項に記載の車載電子制御装置。
5. 電源スイッチを介して車載バッテリに接続され、前記電源スイッチが閉路したときに前記車載バッテリから給電されて第１の安定化制御電圧を発生する主電源回路と、
   前記車載バッテリから直接給電されて第２の安定化制御電圧を発生する補助電源回路と、
   制御プログラムおよび基準制御定数が書込まれた不揮発制御用メモリを含むマイクロプロセッサからなる制御用ＣＰＵと、
   前記主電源回路または前記補助電源回路を介して常時給電され、前記不揮発制御用メモリに格納されている前記基準制御定数に対する学習補正データが格納される揮発性のバックアップメモリとを備え、
   前記制御用ＣＰＵは、各種の入力センサおよび各種の電気負荷に接続され且つ前記主電源回路を介して給電され、前記不揮発制御用メモリの内容および前記入力センサの動作状態に応答して前記電気負荷を制御する車載電子制御装置であって、
   制御対象となるエンジンの運転／停止状態を検出するエンジン状態検出手段と、
   不揮発覚醒用メモリおよび演算用のＲＡＭメモリを含むマイクロプロセッサからなる覚醒用ＣＰＵによって構成された覚醒タイマ回路部と、
   前記ＲＡＭメモリに対する初期リセット手段と、
   前記バックアップメモリに対する初期化手段と、
   前記初期化手段の初期化完了状態を記憶する初期化完了記憶手段と、
   前記バックアップメモリに対する階層化異常検出手段と、
   前記階層化異常検出手段による異常検出の実行を選択する異常検出選択手段と
   をさらに備え、
   前記覚醒タイマ回路部は、前記車載バッテリから所定の安定化電圧を発生する安定化電源回路を介して常時給電され、前記主電源回路が遮断されていた時間を計測し、前記計測時間が所定の目標覚醒時間に達したときに、覚醒出力信号を発生して前記主電源回路を前記車載バッテリに接続することにより、前記エンジンの停止状態において前記制御用ＣＰＵを覚醒起動し、
   前記覚醒用ＣＰＵは、前記安定化電源回路の出力電圧が所定値以上になったことに応答して起動され、
   前記初期リセット手段は、前記覚醒用ＣＰＵが起動された時点で前記ＲＡＭメモリの内容をリセットし、
   前記初期化完了記憶手段は、前記制御用ＣＰＵが前記バックアップメモリの初期化を完了したことに応答して、前記制御用ＣＰＵからの初期化完了信号により、前記覚醒用ＣＰＵが特定アドレスの前記ＲＡＭメモリに対して初期化完了状態であることを書込み保存するとともに、初期化記憶確認手段または電圧監視手段を含み、
   前記初期化記憶確認手段は、前記ＲＡＭメモリの書換え変更が実行されたか否かを確認し、
   前記電圧監視手段は、前記ＲＡＭメモリに対する給電が実行されているか否かを監視し、
   前記初期化手段は、前記制御用ＣＰＵが前記主電源回路から給電され且つ特定アドレスの前記ＲＡＭメモリが初期化完了状態を記憶していないときに応答して、前記制御用ＣＰＵにより前記バックアップメモリを初期化し、
   前記階層化異常検出手段は、前記制御用ＣＰＵによって実行される複数の異常検出手段からなり、前記バックアップメモリの記憶内容に異常が有るか否かを判定し、前記バックアップメモリの記憶内容に異常が検出された場合には、前記バックアップメモリを初期化し、
   前記異常検出選択手段は、
   前記電源スイッチが投入された直後においては、前記階層化異常検出手段の中の一部の異常検出手段を実行し、実行結果に異常が検出されていない場合でも、前記階層化異常検出手段の中の他の異常検出手段の実行を省略し、
   前記制御用ＣＰＵの運転中においては、他の少なくとも１つの異常検出手段を順次に反復実行することを特徴とする車載電子制御装置。
6. 前記階層化異常検出手段は、第１、第２および第３の異常検出手段の少なくとも１つを備え、
   前記第１の異常検出手段は、前記ＲＡＭメモリが初期化完了状態を記憶していないことに応答して、前記バックアップメモリの記憶情報も消失したと判定するチェック手段を構成し、
   前記第２の異常検出手段は、前記バックアップメモリの中の特定アドレスのメモリがあらかじめ定められた特定数値データを正しく記憶しているか否かをチェックし、
   前記第３の異常検出手段は、前記バックアップメモリのビット情報の欠落または混入の有無のチェックし、
   前記電源スイッチが投入された直後においては、少なくとも前記第１の異常検出手段が選択実行されることを特徴とする請求項５に記載の車載電子制御装置。
7. 前記異常検出手段に対する多階層選択手段を備え、
   前記多階層選択手段は、前記制御用ＣＰＵが前記エンジンの停止状態で覚醒運転を実行しているときに応答して、前記階層化異常検出手段の中の複数の異常検出手段を集中実行し、異常が検出された場合には、前記バックアップメモリを初期化することを特徴とする請求項５または請求項６に記載の車載電子制御装置。
8. 前記覚醒タイマ回路部を構成する覚醒用ＣＰＵには、ドアセンサまたはキーセンサによる運転予兆センサが接続され、
   前記覚醒用ＣＰＵは、前記運転予兆センサの動作状態を監視して前記エンジンの始動に先立って前記覚醒出力信号を発生することを特徴とする請求項７に記載の車載電子制御装置。
9. 前記階層化異常検出手段は、第４または第５の異常検出手段の少なくとも一方を含み、
   前記初期化手段は、部分書換手段を含み、
   前記第４の異常検出手段は、前記バックアップメモリの内容と前記不揮発制御用メモリに格納されている許容補正変動幅に関するデータとを比較して、前記バックアップメモリ内の値が許容補正変動幅を超えているか否かをチェックし、
   前記第５の異常検出手段は、前記バックアップメモリ内に正論理データを格納するとともに、前記正論理データに対する反転論理データをあらかじめ追加格納しておき、異常点検時に前記反転論理データと前記正論理データとが相互に反転論理関係にあるか否かをチェックし、
   前記部分書換手段は、前記第４または第５の異常検出手段によって前記バックアップメモリの中の特定アドレスのメモリの内容が異常であると判定された場合に、前記異常アドレスのバックアップメモリの内容を初期化することを特徴とする請求項３または請求項６に記載の車載電子制御装置。
10. 前記電源スイッチを介して付勢される電源リレーと、
    前記電源リレーの自己保持動作中に実行される転送退避手段と、
    前記転送退避手段による退避先である不揮発データメモリとを備え、
    前記主電源回路は、前記電源リレーの出力接点を介して前記車載バッテリから給電され、
    前記電源リレーは、前記制御用ＣＰＵの動作に応答して自己保持動作することにより、前記電源スイッチが開路しても前記主電源回路に対する自己保持給電を持続し、前記制御用ＣＰＵの運転状態信号出力または自己保持駆動指令出力の停止に応答して消勢され、
    前記転送退避手段は、前記バックアップメモリの第１領域において学習項目別に格納された学習補正データを、前記不揮発データメモリの第１領域に転送保存するとともに、前記バックアップメモリの第２領域において異常コード番号別に格納された異常発生回数データを、前記不揮発データメモリの第２領域に転送保存し、
    前記初期化手段は、
    前記バックアップメモリの前記第１領域および前記第２領域に対しては、前記不揮発データメモリの内容を読出して転送書込みするとともに、
    前記バックアップメモリの残りの特定アドレスに対しては、あらかじめ定められた前記特定数値データを書込み、
    前記バックアップメモリの他のアドレスに対しては、リセット処理を行うことを特徴とする請求項１または請求項５に記載の車載電子制御装置。
11. 前記異常検出手段に対する多階層選択手段を備え、
    前記多階層選択手段は、前記電源スイッチの開路により自己保持給電が実行されているときに応答して、前記階層化異常検出手段の中の複数の異常検出手段を集中実行し、異常が検出された場合には、前記バックアップメモリを初期化することを特徴とする請求項１０に記載の車載電子制御装置。
12. 前記主電源回路は、前記覚醒タイマ回路部からの覚醒出力信号に応動する給電用開閉素子を介して前記車載バッテリに接続され、前記制御用ＣＰＵに給電されたことに応答して前記制御用ＣＰＵを覚醒起動し、
    前記給電用開閉素子は、前記電気負荷に給電する電源リレーの出力接点により、または前記主電源回路に対して単独接続された給電用トランジスタにより構成され、
    前記覚醒出力信号は、前記制御用ＣＰＵの起動に応答して停止され、
    前記給電用開閉素子は、前記制御用ＣＰＵによって自己保持動作されるとともに、前記制御用ＣＰＵの運転状態信号出力または自己保持駆動指令出力の停止に応答して開路することを特徴とする請求項４または請求項５に記載の車載電子制御装置。

Images