JP3983019B2 - 埋め込み構造を有する基板の製造方法および表示装置の製造方法 - Google Patents
埋め込み構造を有する基板の製造方法および表示装置の製造方法 Download PDFInfo
- Publication number
- JP3983019B2 JP3983019B2 JP2001255353A JP2001255353A JP3983019B2 JP 3983019 B2 JP3983019 B2 JP 3983019B2 JP 2001255353 A JP2001255353 A JP 2001255353A JP 2001255353 A JP2001255353 A JP 2001255353A JP 3983019 B2 JP3983019 B2 JP 3983019B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- substrate
- groove
- etching
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Surface Treatment Of Glass (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、配線、ブラックマトリクス(遮光膜)あるいは導波路として機能する埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法に関する。
【0002】
【従来の技術】
液晶表示装置や有機EL表示装置などの薄型表示装置の開発が進められ、その高精細化あるいは大画面化が進んでいる。これらの薄型表示装置には種々の駆動方式のものがあるが、表示品位に優れたものは、アクティブマトリクス駆動されるものが多い。
【0003】
アクティブマトリクス駆動の表示装置は、絵素ごとにアクティブ素子(例えばTFTやMIM)を有し、このアクティブ素子を介して、絵素の光学的な状態を変化させている。アクティブ素子はガラス基板上に形成され、アクティブ素子は走査線および信号線に接続されている。例えば、マトリクス状に配置された絵素ごとに設けられたTFTのそれぞれは、互いに交差するゲート線(走査線)およびソース線(信号線)に接続されている。
【0004】
このように、表面にアクティブ素子が形成されたガラス基板(「アクティブマトリクス基板」と呼ばれることもある。)は、一般に、走査線と信号線とが互いに交差した構造を有する。例えば、走査線の上を信号線が乗り越えるように形成される。この際、走査線と信号線との間に絶縁層が形成されているものの、信号線は、走査線によって形成される段差を乗り越えることになる。
【0005】
従って、走査線によって形成される段差によって信号線が分断されないようにするため、あるいは、液晶表示装置においては基板表面に形成される段差による液晶分子の配向の乱れを抑制するために、段差を低く形成するあるいは段差を緩やかにする必要がある。一方、走査線や信号線が所定の電気信号を伝導するためには、抵抗が十分に低いことが要求される。これらの条件を満足させるために、従来のアクティブマトリクス基板においては、段差による断線を抑制するために配線の厚さを制限(例えば0.3μm以下)し、十分に低い抵抗値が得られるような幅の配線を形成していた。さらに、配線の側面をテーパ状に形成することもなされていた。
【0006】
このように、従来は、厚さが制限された状況のもとで、所望の抵抗値が得られるように配線の幅を調整していた。すなわち、配線の設計の自由度が低く、例えば透過型液晶表示装置においては、所望の条件を満足する配線を実現するために開口率を犠牲にせざるを得なかった。このような配線構造によって開口率が制限されるという問題は、10型を超える表示装置で既に現れている。
【0007】
透過型液晶表示装置の開口率が低くなると、表示輝度の低下あるいは消費電力の増大を招くので、透過型表示装置の高性能化のために、線幅が狭くかつ十分に低い抵抗値を有する配線構造の実現が望まれている。
【0008】
【発明が解決しようとする課題】
上述の問題を解決するための方法として、基板の表面に形成された溝内に従来よりも厚い配線を形成することによって、基板の表面に形成される段差を抑制するとともに、十分に低い抵抗値を有する配線(「埋め込み配線」ということがある。)を実現する方法が考えられている(例えば、特開平4−170519号公報)。
【0009】
しかしながら、上記特開平4−170519号公報に、ガラス基板の表面に溝を形成する具体的な方法が記載されていないことに象徴されるように、ガラス基板の表面に埋め込み配線を形成する技術は未だに確立されていない。本発明者の検討によると、例えば、従来のフッ酸とフッ化アンモニウム系のエッチング液を用いてガラス基板をウェットエッチすると、エッチングされた表面が不均一(白濁したように観察される)となったり、十分なエッチング速度が得られなかったり、さらには、異常なサイドエッチによって溝の幅が必要以上に広くなるなどの問題があった。
【0010】
本発明は、上記諸点に鑑みてなされたものであり、上述のガラス基板上に形成され埋め込み配線に代表されるような埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明による埋め込み構造を有する基板の製造方法は、主面を有するガラス基板を用意する工程と、前記ガラス基板の前記主面にウェットエッチング法を用いて溝を形成する工程と、前記溝内に第1材料を堆積し、前記主面と略面一の表面を有する埋め込み構造を形成する工程とを包含し、前記溝を形成する工程は、フッ酸と、フッ化アンモニウムと、塩酸または臭酸とを含むエッチング液を用いて実行されることを特徴とし、そのことによって上記目的が達成される。
【0012】
前記溝の深さをd、前記溝の側壁部の曲率半径をrとしたとき、d≧rの関係にある溝を形成することができる。また、溝の深さdを0.5μm以上とすることができる。
【0013】
前記ガラス基板は、酸化ケイ素を主成分とし、酸化ケイ素以外の金属酸化物を含んでよい。前記ガラス基板は、無アルカリガラスであってよく、ソーダライムガラスであってもよい。
【0014】
前記溝を形成する工程は、前記主面の前記溝が形成される領域を露出するエッチングマスクを形成する工程を包含し、前記埋め込み構造を形成する工程は、前記エッチングマスクを用いて、前記主面の前記溝以外の領域に堆積された前記第1材料をリフトオフ法で除去する工程を包含する構成とすることができる。
【0015】
前記エッチングマスクを形成する工程の前に、前記主面と前記エッチングマスクとの密着性を向上させるために表面処理を前記主面に施す工程を包含することが好ましい。
【0016】
好ましい実施形態において、前記エッチングマスクはフォトレジスト層であって、前記表面処理はシリル化処理である。
【0017】
前記第1材料の堆積はスパッタ法で実行され得る。
【0018】
前記第1材料は導電性材料であって、前記埋め込み構造は配線であってよく、あるいは、前記第1材料は遮光性材料であって、前記埋め込み構造はブラックマトリクスであってもよい。
【0019】
また、前記第1材料は透光性材料であって、前記埋め込み構造は導波路であってもよい。
【0020】
本発明による表示装置の製造方法は、アクティブマトリクス基板と、表示媒体層とを備える表示装置の製造方法であって、前記アクティブマトリクス基板を作製する工程は、導電性材料または遮光性材料を用いて、上記埋め込み構造を有する基板の製造方法を用いて実行されることを特徴とし、そのことによって上記目的が達成される。
【0021】
前記埋め込み構造はゲート線であって、前記アクティブマトリクス基板を作製する工程は、前記ゲート線上に、逆スタッガ型TFTを作製する工程を包含してもよい。
【0022】
あるいは、前記埋め込み構造はソース線であって、前記アクティブマトリクス基板を作製する工程は、前記ソース線上に、スタッガ型TFTを作製する工程を包含してもよい。
【0023】
本発明による埋め込み構造を有する基板は、主面に形成された溝を有するガラス基板と、前記溝内に堆積された第1材料から形成され、前記主面と略面一の表面を有する埋め込み構造を有し、前記溝の深さをd、前記溝の側壁部の曲率半径をrとしたときd≧rの関係にあり、そのことによって上記目的が達成される。また、前記溝の内面の粗度が前記溝の深さdの10分の1以下であることが好ましい。これを超える粗度になると、配線層間絶縁耐圧の低下、配線間リーク電流の増加、配線の断線などの問題が生じることが実験的に確認されている。このような基板は、例えば上記のいずれかの製造方法によって形成され得る。
【0024】
前記第1材料は導電性材料であって、前記埋め込み構造は配線であってよく、あるいは、前記第1材料は遮光性材料であって、前記埋め込み構造はブラックマトリクスであってもよい。
【0025】
あるいは、前記第1材料は透光性材料であって、前記埋め込み構造は導波路であってもよい。
【0026】
本発明による表示装置は、導電性材料または遮光性材料を用いて形成された埋め込み構造を有するアクティブマトリクス基板と、表示媒体層とを備えることを特徴とし、そのことによって上記目的が達成される。
【0027】
前記埋め込み構造はゲート線であって、前記アクティブマトリクス基板は、前記ゲート線上に形成された逆スタッガ型TFTを有してもよい。
【0028】
前記埋め込み構造はソース線であって、前記アクティブマトリクス基板は、前記ソース線上に形成されたスタッガ型TFTを有してもよい。
【0029】
【発明の実施の形態】
本発明の埋め込み構造の形成には、ガラスを均一に且つ十分な速度でエッチングできるエッチング液を使用することが重要であり、フッ酸と、フッ化アンモニウムと、塩酸(HCl)または臭酸(HBr)とを含むエッチング液を用いることによって達成できる。
【0030】
まず、フッ酸(HF)とフッ化アンモニウム(NH4F)とを含む従来のエッチング液(「HF+NH4F系エッチング液」または「緩衝フッ酸系エッチング液」ということもある。)でガラスをエッチングした場合に発生する問題を説明する。なお、従来、ガラスのエッチングにフッ酸系エッチング液が用いられることもあったが、エッチング液中にフッ酸の濃度分布が形成されやすく、その結果エッチングが不均一となるため、緩衝作用を有するHF+NH4F系エッチング液が広く利用されている。
【0031】
HF+NH4F系エッチング液は、ガラス(ケイ酸塩ガラス)に一般的に含まれているケイ素以外の金属元素(例えば、Al、Ba、Ca、Mg)と反応し、金属塩を生成する。この金属塩のなかには、エッチング液(水溶液)に難溶性のもの(例えば、Ba塩)があり、難溶性の金属塩がエッチング面(エッチングされている表面)に生成されたり、あるいは、エッチング液中に不純物粒子(パーティクル)として浮遊していた金属塩がエッチング面に付着すると、金属塩で覆われた部分のエッチング面はエッチングされなくなるために、エッチング面の粗度が大きくなる。
【0032】
また、難溶性の金属塩の粒子は、エッチング浴中でエッチング液を循環させるための流路に設けたフィルタにつまり、エッチング液の均一な循環を妨げるので、例えば対角が10インチを超える大型のガラス基板を均一にエッチングすることが困難になることがある。
【0033】
本発明者の検討によると、HF+NH4F系エッチング液に塩酸を添加すると、酸化ケイ素およびケイ素以外の金属の塩の溶解が増す。この塩酸の添加効果を次に説明する。なお、ガラス基板としてソーダライムガラスを用いた例を示すが、無アルカリガラスについても同様に適用できる。
【0034】
エッチング液(フッ酸:フッ化アンモニウム=1:3(mol/kg単位)の混合液)に塩酸を添加することによって、金属塩の溶解性が増大し、その結果、エッチング面の粗度は減少する。しかしながら、塩酸の添加量が多くなりすぎると、再び粗度が増大する傾向になる。従って、金属塩を十分に溶解し、且つ、エッチング面の粗度が大きくなり過ぎないように、塩酸の添加量を調整することが好ましい。エッチングするガラスの組成にも依存するが、塩酸の添加量は、3mol/kg以上5mol/kg以下の範囲にあることが好ましい。
【0035】
このように、フッ酸と、フッ化アンモニウムと、塩酸とを含むエッチング液を用いることによって、難溶性の金属塩がエッチング面を覆うことが抑制されるので、表面粗度が小さい、具体的にはエッチング深さ(溝の深さdに対応)の10分の1以下のエッチング面を形成することができる。
【0036】
さらに、エッチング液中に浮遊する金属塩粒子の生成を抑制することができるので、エッチング液を均一にガラス基板の供給することが可能となり、例えば10型を超えるガラス基板を全面に亘って均一にエッチングすることができる。
【0037】
HF+NH4F系エッチング液に塩酸を添加することによって、不均一なエッチングの原因となる難溶性の金属塩を溶解できることを説明したが、塩酸に代えて、臭酸を用いても同様の効果を得ることができる。
【0038】
従来のHF+NH4F系エッチング液を用いてガラス基板に溝を形成すると、図1(a)、(b)および(c)を参照しながら説明する下記の問題が発生することがあった。
【0039】
一般に、ウェットエッチングは等方性エッチングなので、図1(a)に示したように、ガラス基板1の表面にエッチングマスク2を形成し、その開口部2a内に露出された部分をエッチングすることによって深さdの溝3を形成すると、理想的には、溝3の側壁部の曲率半径r0は深さdと等しくなる(r0=d)。
【0040】
しかしながら、実際に、HF+NH4F系エッチング液を用いてエッチングを行うと、図1(b)に示したように、異常なサイドエッチングが起こり、溝3の側壁部の曲率半径r1は溝3の深さdよりも大きくなる(r1>d)。この曲率半径r1は、ガラス基板1の表面と溝3の底面との間に形成された側壁部の平均的な曲率半径を示している。このような異常なサイドエッチングは、エッチングマスク2とガラス基板3の表面との間にエッチング液が浸透し、この界面からエッチングが進行することに起因している。従って、図1(b)に模式的に示したように、溝3の側壁部のうちガラス基板3の表面に近いほどその曲率半径r1’が大きくなっている。このように、図1(a)に示した理想的な場合に起こるサイドエッチングを越えたサイドエッチングのことを本明細書においては「異常サイドエッチング」と呼ぶことにする。
【0041】
異常サイドエッチングによって曲率半径r1>深さdの側壁部が形成された溝3内に、例えばスパッタ法を用いて金属材料(例えばAl)4を堆積すると、曲率半径r1が大きな表面への堆積速度は、曲率半径が小さな表面への堆積速度よりも速いので、図1(c)に模式的に示したように、異常サイドエッチングが起こった部分に堆積された金属材料4aは、ガラス基板3の表面より盛り上がる。その結果、金属材料を堆積した後、例えば、フォトリソグラフィプロセスで不要部分を除去しても、異常サイドエッチングが起こった部分に堆積された金属材料4aによる段差が残る。
【0042】
上述の異常サイドエッチングは、HF+NH4F系エッチング液によるガラスのエッチング速度が遅いために、典型的にはフォトレジストで形成されるエッチングマスク2とガラス基板1との界面にエッチング液が侵入するために起こる。
【0043】
本発明による埋め込み構造の形成方法は、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いるので、従来のHF+NH4F系エッチング液よりもエッチング速度が速くなり、エッチング液がガラス基板1とエッチングマスク2との間に侵入し、そこからのエッチングが進行する前に、所定の深さの溝3を形成することができる。従って、図1(a)に示したような曲率半径r0が深さdに実質的に等しい溝3を形成することができる。図1(a)に示したような断面形状の溝3内に金属材料4をスパッタ法で堆積すると、溝3の側面部のうち垂直に近い領域ほど堆積速度が遅いので、ガラス基板1の表面と略面一の表面を有する埋め込み構造が形成される。
【0044】
上述したように、本発明によるエッチング液を用いると、エッチング面を不均一にする金属塩の生成が抑制され、かつ、十分に速いエッチング速度が得られ、異常サイドエッチングの発生を防止できる。
【0045】
さらに、異常サイドエッチングは、ガラス基板1の表面とエッチングマスク2との密着性を向上することによっても防止することができる。例えば、エッチングマスク2を形成するためのフォトレジスト層をガラス基板1の表面に形成する前に、ガラス基板1の表面をシリル化することによって、密着性を向上することができる。このとき、シリル化処理によって、ガラス基板1とエッチングマスク2との界面を疎水性(撥水性)にすれば、エッチング液が界面に侵入することを防止し異常サイドエッチングを防止できるだけでなく、側面部のサイドエッチングそのものを抑制することによって、側面部の曲率半径rが深さdよりも小さい(r<d)断面形状を有する溝3を形成することが可能になる。すなわち、界面を疎水性にすることによって、異方的なエッチングが可能となる。
【0046】
ガラス基板1の表面とフォトレジストとの密着性を向上するとともに、疎水化できるシリル化剤として、例えば、HMDS(ヘキサメチルジシラザン)を好適に用いることができる。
【0047】
フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いると、エッチング面の粗度が小さく、且つ、異常サイドエッチングが抑制された断面形状の溝を従来よりも速く形成することが可能になる。上述のエッチング液を用いて形成された溝内に種々の材料を種々の方法で堆積することによって得られる埋め込み構造を用いて、種々の素子を構成することができる。
【0048】
例えば、上述したように、スパッタ法などを用いて、溝内に導電性材料(金属材料、ITOや半導体材料など)を堆積することによって、配線を形成することができる。この配線は、ガラス基板の表面と実質的に面一の表面を有するように形成されるので、その上に形成される例えばTFTや他の配線が段差による影響を受けることがない。
【0049】
また、溝を例えば0.5μm以上の深さに形成することが可能なので、従来よりも厚い配線を形成することが可能となり、配線の幅を従来よりも狭くできる。この埋め込み配線は、従来技術の欄で説明した液晶表示装置や有機EL表示装置などのアクティブマトリクス基板に応用され、開口率の向上や、あるいは配線同士の交差部に形成される容量を低減することができる。
【0050】
例えば、埋め込み配線でゲート線を形成し、ゲート線上に、逆スタッガ型TFTを作製してもよいし、埋め込み配線でソース線を形成し、ソース線上に、スタッガ型TFTを作製してもよい。
【0051】
あるいは、溝内に遮光性材料を堆積することによって、例えば特開平3−107128号公報に開示されているような、埋め込み型のブラックマトリクスを形成することができる。
【0052】
本発明による埋め込み構造の形成方法において、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いると、粗度の小さいエッチング面が形成されるので、エッチング面が光を散乱し白濁したように見えることが無く、表示装置を構成する透明基板(アクティブマトリクス基板やカラーフィルタ基板)として用いても、透過率の低下などの表示品位を低下させることがない。
【0053】
さらに、本発明によると、特開平3−29903号公報に開示されているように、溝内に透光性材料を堆積することによって、埋め込み型導波路を形成することもできる。本発明によるエッチング液を用いると、粗度の小さいエッチング面が形成されるので、エッチング面が光を散乱することが無く、導波路の損失を増大させることがない。
【0054】
次に、本発明による埋め込み配線を有するアクティブマトリクス基板の実施形態を図2(a)および(b)を参照しながら説明する。図2(a)はアクティブマトリクス基板100の上面図であり、図2(b)は図2(a)中のx−x’線に沿った断面図である。
【0055】
アクティブマトリクス基板100は、ガラス基板101に形成された溝102内にゲート線103が埋め込まれている。フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いて、後述する方法で形成された溝102は、側面部の曲率半径r≦溝の深さdの関係を満足するので、溝102内に例えばAlをスパッタ法で堆積することによって形成されたゲート線103の表面は、ガラス基板101の表面と略面一になっている。ガラス基板103のほぼ全面を覆うように設けられたゲート絶縁膜104上に、ソース線105が形成されている。ゲート線103はガラス基板101に略面一となるように埋め込まれているので、ゲート絶縁膜104の表面は実質的に平坦であり、ソース線105はゲート絶縁膜104の平坦な表面に形成されている。従って、ゲート線103との交差部においてソース線105が断線する惧れは全くない。この埋め込みゲート線103上に、公知の方法で逆スタッガ型のTFT(不図示)を形成し、さらにその他の構成要素(例えば、絵素電極)を公知の方法で形成することによってアクティブマトリクス基板100が得られる。
【0056】
本発明による埋め込み配線を用いることによって、配線の幅を従来よりも狭くできるので、配線の交差部に形成される容量が減少する。さらに、交差部は平坦な構造なので、断線の惧れがなく、交差部の容量をさらに減少させるために、例えば、図2(c)に示したように、ソース線105と交差する部分のゲート線103の幅を狭くした構成を採用しても良い。
【0057】
図2を参照しながら、ゲート線103を埋め込み配線とした例を説明したが、ゲート103に代えて、ソース線105を埋め込み配線とし、その上にスタッガ型のTFTを形成してもよい。もちろん、TFTに限られず、MIM素子を形成しても良い。
【0058】
次に、図3(a)から(e)を参照しながら、埋め込みゲート線103の形成方法を説明する。
【0059】
まず、図3(a)に示したように、ガラス基板101を用意する。このガラス基板101の表面にHMDS溶液を塗布し、ガラス基板101の表面をシリル化することによって、エッチングマスク201となるフォトレジスト層との密着性を向上する。また、このシリル化処理によって、エッチングマスク201とガラス基板101との界面に撥水性が付与されるので、異常サイドエッチングが抑制される。シリル化処理が終わったガラス基板101の表面上に、フォトレジスト(例えば、耐酸性を有するノボラック系レジスト)を塗布し、フォトリソグラフィプロセスで開口部201aを有するエッチングマスク201を形成する。
【0060】
次に、図3(b)に示したように、フッ酸と、フッ化アンモニウムと、塩酸または臭酸を含むエッチング液を用いて、開口部201a内に露出されたガラス基板101の表面をウェットエッチングする。ここでは、フッ酸:フッ化アンモニウム:塩酸=1:3:5(mol/kg単位)の混合溶液を用いて、25℃でエッチングを行った。このとき、本発明によるエッチング液を用いているので、エッチング速度が速く、且つ、金属塩が生成されず、粗度の小さい均一なエッチング面が得られる。さらに、エッチング速度が速いので側壁部の異常サイドエッチングが抑制されるとともに、シリル化による撥水作用のためにサイドエッチが抑制されるので、側壁部の曲率半径r≦溝の深さdの関係を満足する溝102が形成される。その結果、エッチングマスク201の一部201bが溝102内に張り出した状態で残る。
【0061】
次に、図3(c)に示したように、エッチングマスク201の溝102内に張り出した部分(張り出し部)201bを選択的に除去する。張り出し部201bの除去は、例えば、図3(b)の状態の基板を水(フォトレジストが耐性を有する液体)中で超音波洗浄(20kHz〜1MHz)することよって行われる。ガラス基板101上に存在するエッチングマスク201cは、ガラス基板101の表面に十分に強固に接着しているので、超音波の印加で剥離することがない。本実施形態では、シリル化処理の効果もあり、エッチングマスク201cはガラス基板101の表面に強固に接着した状態を維持している。
【0062】
次に、図3(d)に示すように、例えば、スパッタ法を用いて導電性材料103’を堆積する。導電性材料103’を堆積する厚さは、溝102の深さと同程度に調整する。導電性材料103’は単一の材料である必要はなく、複数の異なる材料を用いて積層構造としても良い。導電性材料としては、例えば、Ti,Al,Ta,Moなどの金属材料を好適に用いることができる。これらの材料は遮光性を備えているので、TFTのチャネル領域を遮光する膜としても機能する。なお、導電性材料103’の堆積方法は、スパッタ法に限られず、めっき法やCVD法などでもよい。
【0063】
次に、公知のレジスト剥離プロセスによって、エッチングマスク201cを除去する。このとき、エッチングマスク201c上に堆積された導電性材料103’がエッチングマスク201cとともに除去(リフトオフ)され、溝102内に面一に形成されたゲート配線103が形成される。
【0064】
この後、公知の方法で、ゲート絶縁膜の堆積、およびソース線の形成、ならびに、TFTなどの形成を経て、図2に示したアクティブマトリクス基板100が得られる。
【0065】
なお、上記の例では、リフトオフ法を用いてゲート線103のパターニングを行ったが、これに限られない。例えば、溝102を形成した後、エッチングマスク201を剥離し、その後、導電性材料103’を堆積した後、溝102内に堆積された導電性材料103’だけを選択的に残すように、フォトリソグラフィプロセス(フォトレジスト膜形成、露光、エッチング、レジスト剥離)を用いてゲート配線103をパターニングしてもよい。但し、この場合工程数が増える。
【0066】
理想的な等方性エッチングを実現すると、溝の幅(配線の幅)をL、溝の深さをd、パターニング幅(エッチングマスクの開口部の幅)をδとすると、L=2d+δの関係が成立する。ここで、i線を用いたフォトリソグラフィの解像限界が1.5μm程度で、深さdが1μm程度の溝を形成する場合を考えると、幅Lが3.5μm程度の溝(配線)を形成することができる。この配線は、30型程度の高精細液晶表示装置に適用しても、現在使われている配線材料を用いて十分に低い抵抗値を実現できる。従って、従来技術では10μm程度の線幅が必要とされる配線の幅を3.5μm程度にまで狭くすることができる。
【0067】
例えば、上述の埋め込みゲート線の構成を用いて、ゲート線:厚さ1μm、幅6μm、ソース線:厚さ0.5μm、幅4μmの30型QXGA(2048×1536)用のアクティブマトリクス基板を作製すると、従来の構成では65%程度であった開口率を83%まで上昇することがき、且つ、従来よりも配線の交差部に形成される容量が減少するので、消費電力を従来構成の約半分まで低減できる。
【0068】
次に、図4(a)および(b)を参照しながら、本発明による埋め込み配線を有するアクティブマトリクス基板を用いて構成された液晶表示装置400を説明する。図4(a)は液晶表示装置400が備えるアクティブマトリクス基板420の上面図であり、図4(b)は図4(a)中のa−a’線に対応した液晶表示装置400の断面図である。
【0069】
液晶表示装置400は、互いに対向して配置されたアクティブマトリクス基板420および対向基板440と、これらの基板間に挟持された液晶層460とを備えている。
【0070】
以下、アクティブマトリクス基板420の構成を説明する。アクティブマトリクス基板420は、ガラス基板420’上において、ゲート絶縁膜426を介して互いに交差するように配置されたゲート線422およびソース線428と、これらの交差部近傍に配置されたTFT450とを有している。
【0071】
また、アクティブマトリクス基板420は、ゲート線422と略平行に形成された補助容量配線432、TFT450に接続されたドレイン配線430、層間絶縁膜434に形成されたコンタクトホールを介してドレイン配線430に接続された画素電極436などを備えている。さらに、これらの素子や配線が形成された基板420’上には、液晶層460の液晶分子の配向方向を制御するための配向膜438が設けられている。
【0072】
アクティブマトリクス基板420において、ゲート線422、ゲート線422から延びるゲート電極424、および補助容量配線432は、ガラス基板420’上に形成された溝内に埋め込まれている。これらは、図3に示したアクティブマトリクス基板100と同様に、ガラス基板420’の表面と略面一となるように埋め込まれている。従って、ゲート絶縁膜426の表面は実質的に平坦であり、ソース線428は、このゲート絶縁膜426上に形成されているので、断線するおそれがない。
【0073】
このように構成されたアクティブマトリクス基板420では、ゲート線422を介してゲート電極424に書きこみタイミング信号が供給され、これによってTFT450がオン状態になったときに、ソース線428に付与されたデータ信号に基づいて画素電極436に所望の電圧が印加される。なお、補助容量配線432、ドレイン配線430、これらに挟まれた絶縁膜426によって補助容量が形成されている。
【0074】
一方、対向基板440は、ガラス基板440’と、ガラス基板440’上に形成された対向電極442や配向膜444などとを備えている。
【0075】
液晶表示装置400では、画素電極436と対向電極442とによって液晶層460に所望の電圧が印加され、このようにして液晶層460を透過する光を変調させることで画像の表示を行なうことができる。
【0076】
上記の例では、逆スタッガ型のTFTを有する液晶表示装置のゲート配線などに埋め込み構造を適用したが、スタッガ型TFTを有する液晶表示装置のソース配線およびドレイン電極に埋め込み構造を適用することができる。
【0077】
図5に示したスタッガ型TFT550は、ソース電極501およびドレイン電極502は、上記の例と同じプロセスを経て、ガラス基板503に埋め込まれている。半導体層(例えばアモルファスシリコン層)504がソース電極501およびドレイン電極502にまたがるように形成されている。その上にゲート絶縁層505およびゲート電極506がこの順で形成されている。また、ソース電極501とドレイン電極502との間には、半導体層504のチャネル領域に光が入射することを防止するための遮光層507が形成されている。遮光層507は、電気的に絶縁されており、不透明で反射率の低い材料で形成されることが好ましく、黒色のフォトレジスト材料が好ましい。なお、半導体層504として耐光性のある材料(例えばポリシリコン)を用いる場合には省略しても良い。
【0078】
図6を参照しながら、TFT550の形成方法を説明する。
【0079】
図6(a)に示すように、上述したプロセスと同様の工程を経て、ガラス基板601に溝602を形成し、フォトレジスト603の張り出し部を除去した後、スパッタ方によって、ソース電極および/またはドレイン電極となる金属配線604を溝602の深さと同程度の厚さになるように堆積する。
【0080】
図6(b)に示すように、さらにフォトレジスト605を塗布し、遮光層を形成する部分をパターニングによって除去する。
【0081】
次に、図6(c)に示すように、ドライエッチングプロセスによって、遮光層部分の金属配線を除去する。ドライエッチングは、例えば、BCl3などの塩素系ガスを用いたRIE法で行う。
【0082】
次に、図6(d)に示しように、遮光層部分の金属配線が除去された後、フォトレジスト605の上から遮光層材料を塗布する。
【0083】
次に、レジスト剥離プロセスによって、フォトレジスト603および605を除去する。フォトレジスト603および605上の金属配線材料および遮光層材料は、リフトオフされ、溝602内に金属配線604を分離するように、遮光層606が形成される。
【0084】
このようにして、埋め込みソース電極および埋め込みドレイン電極の間に遮光層606が形成される。この埋め込み構造の上面は平坦になっている。
【0085】
この上に、常法に従って、半導体層504、ゲート絶縁層505およびゲート電極506を形成することによって、図5に示したTFT550を得ることができる。
【0086】
このようにして形成されたTFT550は、半導体層504およびゲート絶縁層505が平坦なので、リーク電流が小さく、また不良動作や製造のばらつきが小さい。
【0087】
勿論、本発明は、例示した液晶表示装置に限られず、有機EL表示装置など、ガラス基板に配線構造を有する表示装置に広く適用することができる。
【0088】
【発明の効果】
本発明によると、ガラス基板上に形成され埋め込み配線に代表されるような埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法が提供される。本発明によると、溝の深さをd、溝の側壁部の曲率半径をrとしたとき、d≧rの関係にある溝が形成され、ガラス基板の表面と略面一の表面を有する埋め込み構造が形成される。本発明による埋め込み構造は、配線や遮光膜、光導波路として種々の素子に適用される。
【図面の簡単な説明】
【図1】従来のエッチング液による問題点を説明するための図である。
【図2】(a)、(b)および(c)は、本発明の実施形態のアクティブマトリクス基板の構造を模式的に示す図である。
【図3】本発明の実施形態のアクティブマトリクス基板の製造方法を説明するための図である。
【図4】本発明による埋め込み配線を有するアクティブマトリクス基板を用いて構成された液晶表示装置400を示す図であり、(a)は液晶表示装置400が備えるアクティブマトリクス基板420の上面図であり、(b)は(a)中のa−a’線に対応した断面図である。
【図5】本発明の実施形態のスタッガ型TFTの断面構造を模式的に示す図である。
【図6】(a)〜(e)は、図5に示したスタッガ型TFTの製造方法を説明するための図である。
【符号の説明】
1 ガラス基板
2 エッチングマスク
2a エッチングマスクの開口部
3 溝
4 金属材料
4a 異常サイドエッチング部上に堆積された金属材料
Claims (15)
- 主面を有するガラス基板を用意する工程と、
前記ガラス基板の前記主面にウェットエッチング法を用いて溝を形成する工程と、
前記溝内に第1材料を堆積し、前記主面と略面一の表面を有する埋め込み構造を形成する工程と、
を包含し、前記溝を形成する工程は、フッ酸と、フッ化アンモニウムと、塩酸または臭酸とを含むエッチング液を用いて実行される、埋め込み構造を有する基板の製造方法。 - 前記溝の深さをd、前記溝の側壁部の曲率半径をrとしたとき、d≧rの関係にある、請求項1に記載の基板の製造方法。
- 前記ガラス基板は、酸化ケイ素を主成分とし、酸化ケイ素以外の金属酸化物を含む、請求項1または2に記載の基板の製造方法。
- 前記ガラス基板は、無アルカリガラスである、請求項3に記載の基板の製造方法。
- 前記ガラス基板は、ソーダライムガラスである、請求項3に記載の基板の製造方法。
- 前記溝を形成する工程は、前記主面の前記溝が形成される領域を露出するエッチングマスクを形成する工程を包含し、
前記埋め込み構造を形成する工程は、前記エッチングマスクを用いて、前記主面の前記溝以外の領域に堆積された前記第1材料をリフトオフ法で除去する工程を包含する、請求項1から5のいずれかに記載の基板の製造方法。 - 前記エッチングマスクを形成する工程の前に、前記主面と前記エッチングマスクとの密着性を向上させるために表面処理を前記主面に施す工程を包含する、請求項6に記載の基板の製造方法。
- 前記エッチングマスクはフォトレジスト層であって、前記表面処理はシリル化処理である、請求項7に記載の基板の製造方法。
- 前記第1材料の堆積はスパッタ法で実行される、請求項1から8のいずれかに記載の基板の製造方法。
- 前記第1材料は導電性材料であって、前記埋め込み構造は配線である、請求項1から9のいずれかに記載の基板の製造方法。
- 前記第1材料は遮光性材料であって、前記埋め込み構造はブラックマトリクスである、請求項1から9のいずれかに記載の基板の製造方法。
- 前記第1材料は透光性材料であって、前記埋め込み構造は導波路である、請求項1から9のいずれかに記載の基板の製造方法。
- アクティブマトリクス基板と、表示媒体層とを備える表示装置の製造方法であって、前記アクティブマトリクス基板を作製する工程は、請求項10または11に記載の埋め込み構造を有する基板の製造方法を用いて実行される表示装置の製造方法。
- 前記埋め込み構造はゲート線であって、前記アクティブマトリクス基板を作製する工程は、前記ゲート線上に、逆スタッガ型TFTを作製する工程を包含する、請求項13に記載の表示装置の製造方法。
- 前記埋め込み構造はソース線であって、前記アクティブマトリクス基板を作製する工程は、前記ソース線上に、スタッガ型TFTを作製する工程を包含する、請求項13に記載の表示装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255353A JP3983019B2 (ja) | 2001-08-24 | 2001-08-24 | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 |
| KR10-2002-0049762A KR100484847B1 (ko) | 2001-08-24 | 2002-08-22 | 매립 구조를 갖는 기판, 그 기판을 포함하는 표시장치, 그기판의 제조 방법 및 그 표시장치의 제조방법 |
| US10/227,121 US6815720B2 (en) | 2001-08-24 | 2002-08-23 | Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device |
| TW91119149A TW574560B (en) | 2001-08-24 | 2002-08-23 | Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device |
| CNB021420505A CN1205504C (zh) | 2001-08-24 | 2002-08-23 | 具有埋置式结构的基片、包括该基片的显示器件、制造该基片的方法和制造显示器件的方法 |
| US10/956,886 US6992008B2 (en) | 2001-08-24 | 2004-10-01 | Method of making a substrate having buried structure and method for fabricating a display device including the substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255353A JP3983019B2 (ja) | 2001-08-24 | 2001-08-24 | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007070793A Division JP2007183672A (ja) | 2007-03-19 | 2007-03-19 | 埋め込み構造を有する基板およびそれを備える表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066864A JP2003066864A (ja) | 2003-03-05 |
| JP3983019B2 true JP3983019B2 (ja) | 2007-09-26 |
Family
ID=19083336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001255353A Expired - Fee Related JP3983019B2 (ja) | 2001-08-24 | 2001-08-24 | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6815720B2 (ja) |
| JP (1) | JP3983019B2 (ja) |
| KR (1) | KR100484847B1 (ja) |
| CN (1) | CN1205504C (ja) |
| TW (1) | TW574560B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576525B2 (en) * | 2001-03-19 | 2003-06-10 | International Business Machines Corporation | Damascene capacitor having a recessed plate |
| US7223694B2 (en) * | 2003-06-10 | 2007-05-29 | Intel Corporation | Method for improving selectivity of electroless metal deposition |
| KR101054819B1 (ko) | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP4440697B2 (ja) * | 2004-04-22 | 2010-03-24 | 浜松ホトニクス株式会社 | 光導波路基板及びその製造方法 |
| JP2006276622A (ja) * | 2005-03-30 | 2006-10-12 | Seiko Epson Corp | 液晶装置およびその製造方法、投射型表示装置 |
| TWI332707B (en) | 2005-08-04 | 2010-11-01 | Au Optronics Corp | Array substrate of a liquid crystal display and method of fabricating the same |
| JP2011217420A (ja) * | 2006-02-24 | 2011-10-27 | Panasonic Corp | 弾性表面波フィルタ、アンテナ共用器、及びそれらを用いた高周波モジュール、通信機器 |
| JP2006148170A (ja) * | 2006-02-28 | 2006-06-08 | Seiko Epson Corp | 配線パターン形成方法および配線パターン |
| TWI352430B (en) | 2006-10-14 | 2011-11-11 | Au Optronics Corp | Lcd tft array substrate and fabricating method the |
| JP5038047B2 (ja) * | 2006-10-14 | 2012-10-03 | 友達光電股▲ふん▼有限公司 | 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法 |
| JP5423674B2 (ja) * | 2008-06-25 | 2014-02-19 | 旭硝子株式会社 | 無アルカリガラス基板のエッチング方法及び表示デバイス |
| CN101935160B (zh) * | 2010-07-28 | 2011-11-30 | 东旭集团有限公司 | 显示器用平板玻璃工艺中使用的原配料湿润剂及制备方法 |
| CN101956184B (zh) * | 2010-09-29 | 2012-04-25 | 厦门华弘昌科技有限公司 | 瓷片上钼或钨图形选择性化学镀镍工艺及一种还原性微蚀液 |
| JP5881414B2 (ja) * | 2011-04-20 | 2016-03-09 | Hoya株式会社 | 携帯機器用カバーガラス |
| JP2013222089A (ja) * | 2012-04-17 | 2013-10-28 | Seiko Epson Corp | 電気泳動表示装置用基材の製造方法、電気泳動表示装置の製造方法 |
| KR102249532B1 (ko) * | 2013-12-27 | 2021-05-11 | 엘지디스플레이 주식회사 | 유리 석출물 발생을 억제하는 습식 식각액 |
| US9321677B2 (en) | 2014-01-29 | 2016-04-26 | Corning Incorporated | Bendable glass stack assemblies, articles and methods of making the same |
| KR102269921B1 (ko) * | 2014-03-31 | 2021-06-28 | 삼성디스플레이 주식회사 | 유리 강화용 조성물 및 이를 이용한 터치 스크린 글래스의 제조 방법 |
| US9884782B2 (en) | 2014-04-04 | 2018-02-06 | Corning Incorporated | Treatment of glass surfaces for improved adhesion |
| KR20160028587A (ko) * | 2014-09-03 | 2016-03-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치 |
| TWI705946B (zh) | 2014-09-05 | 2020-10-01 | 美商康寧公司 | 玻璃物品及改善玻璃物品可靠性的方法 |
| CN104460093A (zh) * | 2014-12-31 | 2015-03-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法、显示装置 |
| US10295875B2 (en) | 2017-05-12 | 2019-05-21 | A.U. Vista, Inc. | TFT array having conducting lines with low resistance |
| CN109270745B (zh) * | 2018-10-08 | 2020-11-24 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN109659230A (zh) * | 2018-12-13 | 2019-04-19 | 吉林华微电子股份有限公司 | 双面玻璃终端的半导体加工方法 |
| CN109860207B (zh) * | 2019-02-27 | 2022-07-19 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH02285081A (ja) * | 1989-04-25 | 1990-11-22 | Sanyo Chem Ind Ltd | エッチング液 |
| JPH0329903A (ja) | 1989-06-27 | 1991-02-07 | Seiko Epson Corp | 光導波路及びその製造方法 |
| JPH03107128A (ja) | 1989-09-20 | 1991-05-07 | Sharp Corp | アクティブマトリクス表示装置及びその製造方法 |
| US5091053A (en) | 1990-02-28 | 1992-02-25 | At&T Bell Laboratories | Matte finishes on optical fibers and other glass articles |
| JPH03297134A (ja) * | 1990-04-16 | 1991-12-27 | Nippon Telegr & Teleph Corp <Ntt> | パターン形成方法 |
| JPH0490514A (ja) * | 1990-08-02 | 1992-03-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPH04170519A (ja) * | 1990-11-01 | 1992-06-18 | Matsushita Electric Ind Co Ltd | 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子 |
| JP2603886B2 (ja) * | 1991-05-09 | 1997-04-23 | 日本電信電話株式会社 | 薄層soi型絶縁ゲート型電界効果トランジスタの製造方法 |
| JPH0541372A (ja) * | 1991-08-05 | 1993-02-19 | Sharp Corp | シリコン酸化膜のウエツトエツチング方法 |
| JPH06163583A (ja) * | 1992-11-16 | 1994-06-10 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JPH06163516A (ja) * | 1992-11-20 | 1994-06-10 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH06340448A (ja) | 1993-05-26 | 1994-12-13 | Asahi Glass Co Ltd | ガラスのエッチング処理方法 |
| JPH0854647A (ja) * | 1994-06-06 | 1996-02-27 | Nippon Sheet Glass Co Ltd | 光アクティブマトリクスおよびその製造方法 |
| JPH07333648A (ja) | 1994-06-07 | 1995-12-22 | Mitsubishi Electric Corp | 液晶表示装置およびその製法 |
| JP3107128B2 (ja) | 1994-07-08 | 2000-11-06 | 矢崎総業株式会社 | シート電線の絶縁構造および絶縁方法 |
| JPH08203132A (ja) * | 1995-01-30 | 1996-08-09 | Ricoh Co Ltd | 光ディスク原盤の製造方法 |
| JPH0990360A (ja) * | 1995-09-22 | 1997-04-04 | Nippon Sheet Glass Co Ltd | 平板型マイクロレンズアレイの製造方法及びこの平板型マイクロレンズアレイを用いた液晶表示素子の製造方法 |
| JPH09230371A (ja) * | 1996-02-20 | 1997-09-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板およびその製造方法 |
| JPH10161093A (ja) * | 1996-11-28 | 1998-06-19 | Sharp Corp | 液晶表示素子用配線基板の製造方法および液晶表示素子 |
| US6008877A (en) * | 1996-11-28 | 1999-12-28 | Sharp Kabushiki Kaisha | Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide |
| JP3610710B2 (ja) * | 1996-12-20 | 2005-01-19 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH1125454A (ja) * | 1997-06-30 | 1999-01-29 | Hoya Corp | 情報記録媒体用ガラス基板の製造方法、及び情報記録媒体の製造方法 |
| JPH1187290A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法 |
| JP3204316B2 (ja) * | 1998-12-28 | 2001-09-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3332005B2 (ja) * | 1999-04-06 | 2002-10-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3439387B2 (ja) * | 1999-07-27 | 2003-08-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6243517B1 (en) * | 1999-11-04 | 2001-06-05 | Sparkolor Corporation | Channel-switched cross-connect |
| KR100629174B1 (ko) * | 1999-12-31 | 2006-09-28 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
| US6288426B1 (en) * | 2000-02-28 | 2001-09-11 | International Business Machines Corp. | Thermal conductivity enhanced semiconductor structures and fabrication processes |
| TW580736B (en) * | 2000-04-27 | 2004-03-21 | Hitachi Ltd | Fabrication method for semiconductor device |
-
2001
- 2001-08-24 JP JP2001255353A patent/JP3983019B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-22 KR KR10-2002-0049762A patent/KR100484847B1/ko not_active Expired - Fee Related
- 2002-08-23 CN CNB021420505A patent/CN1205504C/zh not_active Expired - Fee Related
- 2002-08-23 TW TW91119149A patent/TW574560B/zh not_active IP Right Cessation
- 2002-08-23 US US10/227,121 patent/US6815720B2/en not_active Expired - Lifetime
-
2004
- 2004-10-01 US US10/956,886 patent/US6992008B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6815720B2 (en) | 2004-11-09 |
| US6992008B2 (en) | 2006-01-31 |
| TW574560B (en) | 2004-02-01 |
| US20030038903A1 (en) | 2003-02-27 |
| KR100484847B1 (ko) | 2005-04-22 |
| CN1205504C (zh) | 2005-06-08 |
| JP2003066864A (ja) | 2003-03-05 |
| US20050040526A1 (en) | 2005-02-24 |
| CN1402066A (zh) | 2003-03-12 |
| KR20030017403A (ko) | 2003-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3983019B2 (ja) | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 | |
| KR100714139B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3524029B2 (ja) | トップゲート型tft構造を形成する方法 | |
| US8305510B2 (en) | Liquid crystal display device with notched gate line and gate electrode | |
| US20100163883A1 (en) | Manufacturing method of electro line for liquid crystal display device | |
| JP4802462B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| CN100550399C (zh) | 薄膜晶体管衬底、薄膜晶体管的制造方法以及显示装置 | |
| KR20020064795A (ko) | 금속 막을 생산하는 방법과, 이러한 금속 막을 구비한박막 디바이스와, 이러한 박막 디바이스를 구비한 액정디스플레이 디바이스 | |
| JP2008010440A (ja) | アクティブマトリクス型tftアレイ基板およびその製造方法 | |
| CN100429754C (zh) | 半导体器件及形成图形方法 | |
| JP2000275660A (ja) | 液晶表示装置およびその製造方法 | |
| CN107293556A (zh) | 一种显示面板及显示装置 | |
| JP3513409B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2010002594A (ja) | 液晶表示装置およびその製造方法 | |
| CN107247376B (zh) | Tft基板的制作方法及液晶显示装置的制作方法 | |
| JP2007183672A (ja) | 埋め込み構造を有する基板およびそれを備える表示装置 | |
| JP5063936B2 (ja) | Tftアレイ基板の製造方法 | |
| KR20180010655A (ko) | 박막트랜지스터를 이용한 평판표시장치 제조방법 | |
| JP2008089994A (ja) | 画像表示装置およびその製造方法 | |
| JPH1010525A (ja) | 反射型基板およびその製造方法並びに反射型液晶表示装置 | |
| JPH07333648A (ja) | 液晶表示装置およびその製法 | |
| US20070085116A1 (en) | Array substrate for liquid crystal display device and manufacturing method of the same | |
| KR100455537B1 (ko) | 액정 표시 장치 및 투사형 액정 표시 장치 | |
| JP5032188B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2001264802A (ja) | マトリクスアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070508 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3983019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |