JP3616353B2 - 電圧比較回路 - Google Patents
電圧比較回路 Download PDFInfo
- Publication number
- JP3616353B2 JP3616353B2 JP2001180286A JP2001180286A JP3616353B2 JP 3616353 B2 JP3616353 B2 JP 3616353B2 JP 2001180286 A JP2001180286 A JP 2001180286A JP 2001180286 A JP2001180286 A JP 2001180286A JP 3616353 B2 JP3616353 B2 JP 3616353B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- inverter
- mode
- switches
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速Ａ／Ｄ変換器等に用いられるチョッパ型の電圧比較回路に関するものである。
【０００２】
【従来の技術】
従来、本願発明者等は、このような電圧比較回路として、特許第３１０５８６２号公報でインバータを用いたチョッパ型の電圧比較回路を提案している。以下、図７〜図１０を参照しながら同公報の電圧比較回路について説明する。図７は同公報の電圧比較回路、図８（ａ）、（ｂ）、（ｃ）はそれぞれ図７の電圧比較回路の入力サンプリングモード、増幅モード、ラッチモードにおける動作状態を示す。また、図９は各モード時における各スイッチの動作を示すタイムチャートである。図中１０１〜１０８はスイッチ、１１０，１１１，１１４，１１５は容量、１１２，１１３はインバータである。また、Ｖｉｐはアナログ入力信号の正側電圧、Ｖｉｎはアナログ入力信号の負側電圧、Ｖｒｐは基準電圧の正側電圧、Ｖｒｎは基準電圧の負側電圧である。
【０００３】
まず、入力サンプリングモードの場合、図８（ａ）及び図９に示すようにスイッチ１０１，１０２，１０５，１０６，１０７，１０８をオンにし、スイッチ１０３，１０４をオフにする。これによってアナログ入力信号の正側電圧Ｖｉｐとインバータ１１２のロジカルスレッショルド電圧ＶＬＴ１１２の差が容量１１０に蓄積され、アナログ入力信号の負側電圧Ｖｉｎとインバータ１１３のロジカルスレッショルド電圧ＶＬＴ１１３の差が容量１１１に蓄積される。
【０００４】
増幅モードでは、図８（ｂ）及び図９に示すようにスイッチ１０３，１０４をオンにし、スイッチ１０１，１０２，１０５，１０６，１０７，１０８をオフにする。これによって、インバータ１１２はアナログ入力信号の正側電圧Ｖｉｐと基準電圧の正側電圧Ｖｒｐの差分を増幅し、インバータ１１３はアナログ入力信号の負側電圧Ｖｉｎと基準電圧の負側電圧Ｖｒｎとの差を増幅して、それぞれ出力Ｖｏ１，Ｖｏ２を発生する。
【０００５】
次に、ラッチモードになると図８（ｃ）及び図９に示すようにスイッチ１０３，１０４，１０７，１０８をオンにし、スイッチ１０１，１０２，１０５，１０６をオフにする。これによってインバータ１１２，１１３は容量１１４，１１５を介して正帰還がかけられるのでフリップフロップとして動作する。この時、アナログ入力信号の正側電圧Ｖｉｐと基準電圧の正側電圧Ｖｒｐの差と、アナログ入力信号の負側電圧Ｖｉｎと基準電圧の負側電圧Ｖｒｎの差から生じる、インバータ１１２，１１３の出力振幅のアンバランスが拡大されて、最終的に図１０に示すインバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの伝達特性において、一方のインバータの出力電圧が電源電圧ＶＤＤに近いＡまで変化し、他方のインバータの出力電圧が接地電圧ＶＥに近いＣまで変化して、アナログ入力信号と基準電圧との大小が判別される。
【０００６】
ここで、容量１１０の静電容量をＣ１１０、容量１１０に蓄積される電荷をＱＣ１１０、容量１１１の静電容量をＣ１１１、容量１１１に蓄積される電荷をＱＣ１１１とすると、サンプリングモードで各々の容量に蓄積される電荷は、
ＱＣ１１０＝Ｃ１１０（Ｖｉｐ−ＶＬＴ１１２） …（１）
ＱＣ１１１＝Ｃ１１１（Ｖｉｎ−ＶＬＴ１１３） …（２）
となる。ＶＬＴ１１２，ＶＬＴ１１３はそれぞれインバータ１１２，１１３のロジカルスレッショルド電圧である。
【０００７】
また、インバータの１１２の入力端子の電圧をＶｇ１１２、インバータ１１３の入力端子の電圧をＶｇ１１３とすると、増幅モードの各々のインバータの入力端子の電圧は、サンプリングモードで容量に蓄積された電荷は増幅モードにおいても保存されているので、
となる。
【０００８】
更に、アナログ入力信号の正側電圧Ｖｉｐ、負側電圧Ｖｉｎをアナログ入力信号の同相電圧Ｖｉｃを基準とした正負のアナログ入力信号Ｖｉで表わし、基準電圧の正側電圧Ｖｒｐ、負側電圧Ｖｒｎを基準電圧の同相電圧Ｖｒｃを基準とした正負の基準電圧Ｖｒで表わすと、
Ｖｉｐ＝Ｖｉｃ＋Ｖｉ …（５）
Ｖｉｎ＝Ｖｉｃ−Ｖｉ …（６）
Ｖｒｐ＝Ｖｒｃ＋Ｖｒ …（７）
Ｖｒｎ＝Ｖｒｃ−Ｖｒ …（８）
となる。
【０００９】
そこで、これらの（５）〜（８）式を（３）、（４）式に代入すると、
となる。
【００１０】
Ｖｇ１１２とＶｇ１１３との差をとれば、アナログ入力信号の同相電圧Ｖｉｃと基準電圧の同相電圧Ｖｒｃとの差はキャンセルされるが、増幅モードでは容量１１０と容量１１１は電荷の再分配を行わないので、インバータ１１２，１１３の入力端子には、各々のインバータのロジカルスレッショルド電圧を基準としたアナログ入力信号Ｖｉと基準電圧Ｖｒとの差と、アナログ入力信号の同相電圧Ｖｉｃと基準電圧の同相電圧Ｖｒｃとの差が印加される。
【００１１】
【発明が解決しようとする課題】
このように従来の平衡型電圧比較回路では、アナログ入力信号と基準電圧との差分以外にアナログ入力信号の同相電圧と基準電圧の同相電圧との差までがインバータの入力端子に加えられるため、アナログ入力信号の同相電圧と基準電圧の同相電圧の差が大きくなると、インバータの出力が飽和してしまう。そのため、インバータ１１２，１１３の出力電圧にアンバランスが生じることができなくなり、ラッチモードでアナログ入力信号Ｖｉと基準電圧Ｖｒとの大小が判別できなくなってしまう。
【００１２】
電圧比較回路で用いられるインバータが出力振幅に制限の無い理想的なものである場合は、アナログ入力信号の同相電圧と基準電圧の同相電圧の差がインバータの入力に加えられても出力が飽和することが無いため、ラッチモードでインバータの出力差を増幅し、正常にアナログ入力信号と基準電圧との大小の判定を行うことができる。しかしながら、実際のインバータはインバータの出力振幅が有限であるため、アナログ入力信号の同相電圧と基準電圧の同相電圧との差が大きくなるとインバータの出力が飽和してしまい、インバータの出力差が無くなるため、ラッチモードで正常にアナログ入力信号と基準電圧との大小の判定を行う事ができなくなるという問題があった。
【００１３】
本発明は、上記先願発明を更に改良し、アナログ入力信号と基準電圧の同相電圧をキャンセルすることにより、正常にアナログ入力信号と基準電圧との大小判定を行うことが可能な電圧比較回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、上記目的を達成するため、アナログ入力信号の正側電圧、基準電圧の負側電圧にそれぞれ一方の端子が第１、第２のスイッチを介して接続され、他方側の端子が共通に接続された第１、第２の容量と、基準電圧の正側電圧、アナログ入力信号の負側電圧にそれぞれ一方の端子が第３、第４のスイッチを介して接続され、他方側の端子が共通に接続された第３、第４の容量と、前記第１、第２の容量の共通接続端子、前記第３、第４の容量の共通接続端子にそれぞれ接続され、各々入出力端子間に第５、第６のスイッチが接続された第１、第２のインバータと、前記第１のインバータの入力端子と第２のインバータの出力端子間、前記第２のインバータの入力端子と第１のインバータの出力端子間にそれぞれ接続された第７、第８のスイッチと、前記第１の容量と第４の容量の間、前記第２の容量と第３の容量の間にそれぞれ接続された第９、第１０のスイッチとを含み、第１の動作モードにおいて前記第９、第１０のスイッチを除くすべてのスイッチをオンし、第２の動作モードにおいて前記第９、第１０のスイッチをオン、残りのスイッチをオフし、第３の動作モードにおいて前記第７乃至第１０のスイッチをオンし、前記第１乃至第６のスイッチをオフすることによって前記第１、第２のインバータの出力からアナログ入力信号と基準電圧との比較結果を出力することを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
（第１の実施形態）
図１は本発明の電圧比較回路の第１の実施形態の構成を示す回路図である。また、図２（ａ）〜（ｃ）は図１の電圧比較回路の入力サンプリングモード、増幅モード、ラッチモードにおけるスイッチの動作状態を示す図、図３は各モードにおける各スイッチの動作状態を示すタイムチャートである。図中１〜１０はそれぞれ動作モードに応じてオン、オフするスイッチ、１１〜１４はそれぞれ容量、２１，２２は一対のインバータである。また、Ｖｉｐはアナログ入力信号の正側電圧、Ｖｉｎはアナログ入力信号の負側電圧、Ｖｒｎは基準電圧の負側電圧、Ｖｒｐは基準電圧の正側電圧である。
【００１７】
スイッチ１はアナログ入力信号の正側電圧Ｖｉｐと容量１１の間、スイッチ２はアナログ入力信号の負側電圧Ｖｉｎと容量１２の間、スイッチ３は基準電圧の負側電圧Ｖｒｎと容量１３の間、スイッチ４は基準電圧の正側電圧Ｖｒｐと容量１４の間に接続されている。容量１１と容量１３、容量１４と容量１２のスイッチとは反対側端子はそれぞれ共通に接続されている。
【００１８】
スイッチ５はインバータ２１の入出力端子間、スイッチ６はインバータ２２の入出力端子間、スイッチ７はインバータ２１の入力端子とインバータ２２の出力端子間、スイッチ８はインバータ２１の出力端子とインバータ２２の入力端子間に接続されている。また、スイッチ９はスイッチ１と容量１１の接続点とスイッチ２と容量１２の接続点との間、スイッチ１０はスイッチ３と容量１３の接続点とスイッチ４と容量１４の接続点との間に接続されている。
【００１９】
次に、本実施形態の具体的な動作を図１乃至図３を参照しながら詳細に説明する。図１の電圧比較回路の動作は図２（ａ）、（ｂ）、（ｃ）に示すように入力サンプリングモード、増幅モード、ラッチモードに分けられる。以下、各モード毎に動作を説明する。
【００２０】
まず、入力サンプリングモードの場合、図２（ａ）及び図３に示すようにスイッチ１，２，３，４，５，６，７，８をオンにし、スイッチ９，１０をオフにする。これによってアナログ入力信号の正側電圧Ｖｉｐとインバータ２１のロジカルスレッショルド電圧ＶＬＴ１の差が容量１１に蓄積され、基準電圧の負側電圧Ｖｒｎとインバータ２１のロジカルスレッショルド電圧ＶＬＴ１の差が容量１３に蓄積される。また、アナログ入力信号の負側電圧Ｖｉｎとインバータ２２のロジカルスレッショルド電圧ＶＬＴ２の差が容量１２に蓄積され、基準電圧の正側電圧Ｖｒｐとインバータ２２のロジカルスレッショルド電圧ＶＬＴ２の差が容量１４に蓄積される。
【００２１】
ここで、ロジカルスレッショルド電圧は図１０に示す伝達特性において入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが等しくなる点Ｂの電圧を示し、それぞれのインバータにおいて固有の値を持つ電圧であって、具体的にはインバータの入出力間を短絡したとき出力されるものである。
【００２２】
次に、増幅モードになると、図２（ｂ）及び図３に示すようにスイッチ９，１０をオンにし、スイッチ１，２，３，４，５，６，７，８をオフにする。これによって、容量１１と容量１２は直列に接続され、この直列回路に同じく直列に接続された容量１３，１４が並列に接続される。これによって、容量１１，１２，１３，１４の蓄積電荷が再分配され、インバータ２１，２２の入力端子間に、同相電圧の除去されたアナログ入力信号と、同相電圧の除去された基準電圧との差が現われる。この時、インバータ２１は入力端子のロジカルスレッショルド電圧ＶＬＴ１からの電位変動を増幅し、インバータ２２は入力端子のロジカルスレッショルド電圧ＶＬＴ２からの電位変動を増幅して、それぞれ出力Ｖｏ１，Ｖｏ２を発生する。
【００２３】
次いで、ラッチモードになると図２（ｃ）及び図３に示すようにスイッチ７，８，９，１０をオンにし、スイッチ１，２，３，４，５，６をオフにする。これによってインバータ２１，２２は正帰還がかけられるのでフリップフロップとして動作する。この時、アナログ入力信号の正側電圧Ｖｉｐと負側電圧Ｖｉｎの差動電圧と、基準電圧の正側電圧Ｖｒｐと負側電圧Ｖｒｎの差動電圧との違いから生じる、インバータ２１，２２の出力振幅のアンバランスが拡大されて、最終的に図１０に示すインバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの伝達特性において、一方のインバータの出力電圧が電源電圧ＶＤＤに近いＡまで変化し、他方のインバータの出力電圧が接地電圧ＶＥに近いＣまで変化して、アナログ入力信号と基準電圧との大小が判別される。以下、入力サンプリングモード、増幅モード、ラッチモードを繰り返し行い、その都度、アナログ入力信号と基準電圧との大小の判別を行う。
【００２４】
ここで、本実施形態において、アナログ入力信号と基準電圧のそれぞれの同相電圧を除去し、アナログ入力信号と基準電圧との大小の判別に影響を与えない原理について式を用いて説明する。
【００２５】
まず、容量１１の静電容量をＣ１１、容量１１に蓄積される電荷をＱＣ１１、容量１２の静電容量をＣ１２、容量１２に蓄積される電荷をＱＣ１２、容量１３の静電容量をＣ１３、容量１３に蓄積される電荷をＱＣ１３、容量１４の静電容量Ｃ１４、容量１４に蓄積される電荷をＱ１４とすると、サンプリングモードで各々の容量に蓄積される電荷は、
ＱＣ１１＝Ｃ１１（Ｖｉｐ−ＶＬＴ１） …（１１）
ＱＣ１２＝Ｃ１２（Ｖｉｎ−ＶＬＴ２） …（１２）
ＱＣ１３＝Ｃ１３（Ｖｒｎ−ＶＬＴ１） …（１３）
ＱＣ１４＝Ｃ１４（Ｖｒｐ−ＶＬＴ２） …（１４）
となる。
【００２６】
インバータ２１の入力端子とインバータ２２の入力端子間の電圧差をＶｄとすると、増幅モードの電圧差Ｖｄはサンプリングモードで容量に蓄積された電荷は増幅モードにおいても保存されているので、容量１１，１２，１３，１４に蓄積された電荷の再分配を行うと、
【００２７】
【数１】
となる。ここで、サンプリング容量Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４についてＣ１１＝Ｃ１２＝Ｃ１３＝Ｃ１４＝ＣＳとし、（１５）式に（１）、（２）、（３）、（４）式を代入すると、
【００２８】
【数２】
【００２９】
【数３】
となる。
【００３０】
インバータ２１のロジカルスレッショルド電圧ＶＬＴ１とインバータ２２のロジカルスレッショルド電圧ＶＬＴ２が等しいとすると（１６）式は、
Ｖｄ＝（Ｖｉｐ−Ｖｉｎ）−（Ｖｒｐ−Ｖｒｎ） …（１７）
となる。
【００３１】
また、アナログ入力信号の正側電圧Ｖｉｐ、負側電圧Ｖｉｎをアナログ入力信号の同相電圧Ｖｉｃを基準とした正負のアナログ入力信号Ｖｉ、基準電圧の正側電圧Ｖｒｐ、負側電圧Ｖｒｎを基準電圧の同相電圧Ｖｒｃを基準とした正負の基準電圧Ｖｒで表わすと先にも説明したように、
Ｖｉｐ＝Ｖｉｃ＋Ｖｉ …（５）
Ｖｉｎ＝Ｖｉｃ−Ｖｉ …（６）
Ｖｒｐ＝Ｖｒｃ＋Ｖｒ …（７）
Ｖｒｎ＝Ｖｒｃ−Ｖｒ …（８）
となるので、これらの（５）、（６）、（７）、（８）式を（１７）式に代入すると、
となる。
【００３２】
従って、（１８）式から明らかなようにアナログ入力信号の同相電圧Ｖｉｃ、基準電圧の同相電圧Ｖｒｃをキャンセルでき、アナログ入力信号と基準電圧の差だけがインバータ２１，２２の入力端子間に現われる。アナログ入力信号の同相電圧と基準電圧の同相電圧に差があっても増幅モードで増幅されるのは、アナログ入力信号と基準電圧の差だけなので、ラッチモードではアナログ入力信号の同相電圧と基準電圧の同相電圧に影響を受けずにアナログ入力信号Ｖｉと基準電圧Ｖｒとの大小を判別することができる。
【００３３】
また、アナログ入力信号と基準電圧を同時刻にサンプリングするため、電源電圧変動等により、インバータのロジカルスレッショルド電圧が変動した場合でもアナログ入力信号と基準電圧への影響が等しくなるので、ロジカルスレッショルド電圧の変動がアナログ入力信号と基準電圧との大小判別に与える影響を軽減できる効果もある。
【００３４】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４は本発明の第２の実施形態を示す回路図、図５（ａ）〜（ｃ）は図４の電圧比較回路の入力サンプリングモード、増幅モード、サンプリングモードにおけるスイッチの動作状態を示す図、図６は各モードにおけるスイッチの動作状態を示すダイムチャートである。図中１〜１０はスイッチ、１１〜１６は容量、２１，２２はインバータである。本実施形態では、インバータ２１の出力とスイッチ８との間に容量１５、インバータ２２の出力とスイッチ７との間に容量１６が接続されており、スイッチ７，８によって形成される正帰還ループに容量１５，１６が挿入されている点が図１と異なっている。その他の構成は図１と同様である。
【００３５】
次に、本実施形態の動作について図４〜図６を参照しながら詳細に説明する。本実施形態では、第１の実施形態の電圧比較回路と同様の動作を行うが、スイッチ７，８によって形成される正帰還ループに容量１５，１６が挿入されているため、ラッチモードでアナログ入力信号と基準電圧との大小の判定を行うとインバータ２１，２２の出力端子は図１０に示すインバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの伝達特性において、一方のインバータの出力電圧が電源電圧ＶＤＤに近いＡまで変化し、他方のインバータの出力電圧が接地電圧ＶＥに近いＣまで変化する。
【００３６】
この場合、インバータ２１の入力端子はインバータ２２の出力端子に、インバータ２２の入力端子はインバータ２１の出力端子にそれぞれスイッチと容量を介して接続されているため、インバータ２１の入力端子の電圧はインバータ２２の出力端子の電圧を容量１６とインバータ２１の入力端子の入力容量とで分圧された電圧に留まり、インバータ２２の入力端子の電圧はインバータ２１の出力端子の電圧を容量１５とインバータ２２の入力端子の入力容量とで分圧された電圧に留まる。
【００３７】
本実施形態の電圧比較回路の動作はそれぞれ図５（ａ）、（ｂ）、（ｃ）に示すように入力サンプリングモード、増幅モード、ラッチモードとに分けることができる。以下、それぞれの動作モード毎に説明する。
【００３８】
まず、入力サンプリングモードでは図５（ａ）及び図６に示すようにスイッチ１，２，３，４，５，６，７，８をオンにし、スイッチ９，１０をオフにする。これによってアナログ入力信号の正側電圧Ｖｉｐとインバータ２１のロジカルスレッショルド電圧ＶＬＴ１の差が容量１１に蓄積され、基準電圧の負側電圧Ｖｒｎとインバータ２１のロジカルスレッショルド電圧ＶＬＴ１の差が容量１３に蓄積される。また、アナログ入力信号の負側電圧Ｖｉｎとインバータ２２のロジカルスレッショルド電圧ＶＬＴ２の差が容量１２に蓄積され、基準電圧の正側電圧Ｖｒｐとインバータ２２のロジカルスレッショルド電圧ＶＬＴ２の差が容量１４に蓄積されると共に、ロジカルスレッショルド電圧ＶＬＴ１，ＶＬＴ２の差が容量１５，１６に蓄積される。
【００３９】
次に、増幅モードになると図５（ｂ）及び図６に示すようにスイッチ９，１０をオンにし、スイッチ１，２，３，４，５，６，７，８をオフにする。これによって、容量１１と容量１２が直列に接続され、この直列回路に同じく直列に接続された容量１３，１４が並列に接続される。これによって、容量１１，１２，１３，１４の蓄積電荷が再分配され、インバータ２１，２２の入力端子間に同相電圧の除去されたアナログ入力信号と、同相電圧の除去された基準電圧との差が現われる。この時、インバータ２１は入力端子のロジカルスレッショルド電圧ＶＬＴ１からの電位変動を増幅し、インバータ２２は入力端子のロジカルスレッショルド電圧ＶＬＴ２からの電位変動を増幅して、それぞれ出力Ｖｏ１，Ｖｏ２を発生する。
【００４０】
ラッチモードでは、図５（ｃ）及び図６に示すようにスイッチ７，８，９，１０をオンにし、スイッチ１，２，３，４，５，６をオフにする。これによってインバータ２１，２２は容量１５，１６を介して正帰還がかけられるのでフリップフロップとして動作する。この時、アナログ入力信号の正側電圧Ｖｉｐと負側電圧Ｖｉｎの差動電圧と、基準電圧の正側電圧Ｖｒｐと負側電圧Ｖｒｎの差動電圧との違いから生じる、インバータ２１，２２の出力振幅のアンバランスが拡大されて、最終的に図１０に示すインバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの伝達特性において、一方のインバータの出力電圧が電源電圧ＶＤＤに近いＡまで変化し、他方のインバータの出力電圧が接地電圧ＶＥに近いＣまで変化して、アナログ入力信号と基準電圧との大小が判別される。
【００４１】
本実施形態においては、第１の実施形態と同様にアナログ入力信号の同相電圧と基準電圧の同相電圧に影響を受けずにアナログ入力信号Ｖｉと基準電圧Ｖｒとの大小を判別できる。また、スイッチ７，８で構成される正帰還ループに挿入された容量１５，１６の働きによりラッチモードのインバータ２１，２２の入力端子の電圧とインバータ２１，２２の各々のロジカルスレッショルド電圧との差が小さくなるため、ラッチモードからサンプリングモードに遷移する時にインバータ２１，２２の入力端子をそれぞれのインバータのロジカルスレッショルド電圧へ充放電させる時間が短くて済み、サンプリングに必要な時間を短くできるので電圧比較回路を高速動作させることができる。
【００４２】
なお、第１、第２の実施形態においてインバータ２１、２２の電源入力と電源間に定電流回路を挿入してもよい。こうすることによって、２個のインバータ２１、２２に流れる最大電流が電源電圧に拘わらずほぼ一定になり、電源電圧が変化してもインバータの消費電流の変化を小さくすることができる。
【００４３】
【発明の効果】
以上説明したように本発明によれば、アナログ入力信号の同相電圧と基準電圧の同相電圧をキャンセルすることにより、これらの同相電圧の影響を受けずにアナログ入力信号と基準電圧との大小を判別することができる。また、正帰還ループに容量を挿入することにより、サンプリングに必要な時間を短くでき、高速動作を行うことができる。
【図面の簡単な説明】
【図１】本発明の電圧比較回路の第１の実施形態を示す回路図である。
【図２】図１の実施形態の入力サンプリングモード、増幅モード、ラッチモードにおける各スイッチの動作状態を示す図である。
【図３】図１の実施形態の各動作モードにおける各スイッチの動作状態を示すタイムチャートである。
【図４】本発明の第２の実施形態を示す回路図である。
【図５】図４の実施形態の入力サンプリングモード、増幅モード、ラッチモードにおける各スイッチの動作状態を示す図である。
【図６】図４の実施形態の各動作モードにおける各スイッチの動作状態を示すタイムチャートである。
【図７】従来例の電圧比較回路を示す回路図である。
【図８】図７の電圧比較回路の入力サンプリングモード、増幅モード、ラッチモードにおける各スイッチの動作状態を示す図である。
【図９】図７の電圧比較回路の各動作モードにおける各スイッチの動作状態を示すタイムチャートである。
【図１０】インバータの伝達特性を示す図である。
【符号の説明】
１〜１０ スイッチ
１１〜１６ 容量
２１，２２ インバータ
【発明の属する技術分野】
本発明は、高速Ａ／Ｄ変換器等に用いられるチョッパ型の電圧比較回路に関するものである。
【０００２】
【従来の技術】
従来、本願発明者等は、このような電圧比較回路として、特許第３１０５８６２号公報でインバータを用いたチョッパ型の電圧比較回路を提案している。以下、図７〜図１０を参照しながら同公報の電圧比較回路について説明する。図７は同公報の電圧比較回路、図８（ａ）、（ｂ）、（ｃ）はそれぞれ図７の電圧比較回路の入力サンプリングモード、増幅モード、ラッチモードにおける動作状態を示す。また、図９は各モード時における各スイッチの動作を示すタイムチャートである。図中１０１〜１０８はスイッチ、１１０，１１１，１１４，１１５は容量、１１２，１１３はインバータである。また、Ｖｉｐはアナログ入力信号の正側電圧、Ｖｉｎはアナログ入力信号の負側電圧、Ｖｒｐは基準電圧の正側電圧、Ｖｒｎは基準電圧の負側電圧である。
【０００３】
まず、入力サンプリングモードの場合、図８（ａ）及び図９に示すようにスイッチ１０１，１０２，１０５，１０６，１０７，１０８をオンにし、スイッチ１０３，１０４をオフにする。これによってアナログ入力信号の正側電圧Ｖｉｐとインバータ１１２のロジカルスレッショルド電圧ＶＬＴ１１２の差が容量１１０に蓄積され、アナログ入力信号の負側電圧Ｖｉｎとインバータ１１３のロジカルスレッショルド電圧ＶＬＴ１１３の差が容量１１１に蓄積される。
【０００４】
増幅モードでは、図８（ｂ）及び図９に示すようにスイッチ１０３，１０４をオンにし、スイッチ１０１，１０２，１０５，１０６，１０７，１０８をオフにする。これによって、インバータ１１２はアナログ入力信号の正側電圧Ｖｉｐと基準電圧の正側電圧Ｖｒｐの差分を増幅し、インバータ１１３はアナログ入力信号の負側電圧Ｖｉｎと基準電圧の負側電圧Ｖｒｎとの差を増幅して、それぞれ出力Ｖｏ１，Ｖｏ２を発生する。
【０００５】
次に、ラッチモードになると図８（ｃ）及び図９に示すようにスイッチ１０３，１０４，１０７，１０８をオンにし、スイッチ１０１，１０２，１０５，１０６をオフにする。これによってインバータ１１２，１１３は容量１１４，１１５を介して正帰還がかけられるのでフリップフロップとして動作する。この時、アナログ入力信号の正側電圧Ｖｉｐと基準電圧の正側電圧Ｖｒｐの差と、アナログ入力信号の負側電圧Ｖｉｎと基準電圧の負側電圧Ｖｒｎの差から生じる、インバータ１１２，１１３の出力振幅のアンバランスが拡大されて、最終的に図１０に示すインバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの伝達特性において、一方のインバータの出力電圧が電源電圧ＶＤＤに近いＡまで変化し、他方のインバータの出力電圧が接地電圧ＶＥに近いＣまで変化して、アナログ入力信号と基準電圧との大小が判別される。
【０００６】
ここで、容量１１０の静電容量をＣ１１０、容量１１０に蓄積される電荷をＱＣ１１０、容量１１１の静電容量をＣ１１１、容量１１１に蓄積される電荷をＱＣ１１１とすると、サンプリングモードで各々の容量に蓄積される電荷は、
ＱＣ１１０＝Ｃ１１０（Ｖｉｐ−ＶＬＴ１１２） …（１）
ＱＣ１１１＝Ｃ１１１（Ｖｉｎ−ＶＬＴ１１３） …（２）
となる。ＶＬＴ１１２，ＶＬＴ１１３はそれぞれインバータ１１２，１１３のロジカルスレッショルド電圧である。
【０００７】
また、インバータの１１２の入力端子の電圧をＶｇ１１２、インバータ１１３の入力端子の電圧をＶｇ１１３とすると、増幅モードの各々のインバータの入力端子の電圧は、サンプリングモードで容量に蓄積された電荷は増幅モードにおいても保存されているので、
【０００８】
更に、アナログ入力信号の正側電圧Ｖｉｐ、負側電圧Ｖｉｎをアナログ入力信号の同相電圧Ｖｉｃを基準とした正負のアナログ入力信号Ｖｉで表わし、基準電圧の正側電圧Ｖｒｐ、負側電圧Ｖｒｎを基準電圧の同相電圧Ｖｒｃを基準とした正負の基準電圧Ｖｒで表わすと、
Ｖｉｐ＝Ｖｉｃ＋Ｖｉ …（５）
Ｖｉｎ＝Ｖｉｃ−Ｖｉ …（６）
Ｖｒｐ＝Ｖｒｃ＋Ｖｒ …（７）
Ｖｒｎ＝Ｖｒｃ−Ｖｒ …（８）
となる。
【０００９】
そこで、これらの（５）〜（８）式を（３）、（４）式に代入すると、
【００１０】
Ｖｇ１１２とＶｇ１１３との差をとれば、アナログ入力信号の同相電圧Ｖｉｃと基準電圧の同相電圧Ｖｒｃとの差はキャンセルされるが、増幅モードでは容量１１０と容量１１１は電荷の再分配を行わないので、インバータ１１２，１１３の入力端子には、各々のインバータのロジカルスレッショルド電圧を基準としたアナログ入力信号Ｖｉと基準電圧Ｖｒとの差と、アナログ入力信号の同相電圧Ｖｉｃと基準電圧の同相電圧Ｖｒｃとの差が印加される。
【００１１】
【発明が解決しようとする課題】
このように従来の平衡型電圧比較回路では、アナログ入力信号と基準電圧との差分以外にアナログ入力信号の同相電圧と基準電圧の同相電圧との差までがインバータの入力端子に加えられるため、アナログ入力信号の同相電圧と基準電圧の同相電圧の差が大きくなると、インバータの出力が飽和してしまう。そのため、インバータ１１２，１１３の出力電圧にアンバランスが生じることができなくなり、ラッチモードでアナログ入力信号Ｖｉと基準電圧Ｖｒとの大小が判別できなくなってしまう。
【００１２】
電圧比較回路で用いられるインバータが出力振幅に制限の無い理想的なものである場合は、アナログ入力信号の同相電圧と基準電圧の同相電圧の差がインバータの入力に加えられても出力が飽和することが無いため、ラッチモードでインバータの出力差を増幅し、正常にアナログ入力信号と基準電圧との大小の判定を行うことができる。しかしながら、実際のインバータはインバータの出力振幅が有限であるため、アナログ入力信号の同相電圧と基準電圧の同相電圧との差が大きくなるとインバータの出力が飽和してしまい、インバータの出力差が無くなるため、ラッチモードで正常にアナログ入力信号と基準電圧との大小の判定を行う事ができなくなるという問題があった。
【００１３】
本発明は、上記先願発明を更に改良し、アナログ入力信号と基準電圧の同相電圧をキャンセルすることにより、正常にアナログ入力信号と基準電圧との大小判定を行うことが可能な電圧比較回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、上記目的を達成するため、アナログ入力信号の正側電圧、基準電圧の負側電圧にそれぞれ一方の端子が第１、第２のスイッチを介して接続され、他方側の端子が共通に接続された第１、第２の容量と、基準電圧の正側電圧、アナログ入力信号の負側電圧にそれぞれ一方の端子が第３、第４のスイッチを介して接続され、他方側の端子が共通に接続された第３、第４の容量と、前記第１、第２の容量の共通接続端子、前記第３、第４の容量の共通接続端子にそれぞれ接続され、各々入出力端子間に第５、第６のスイッチが接続された第１、第２のインバータと、前記第１のインバータの入力端子と第２のインバータの出力端子間、前記第２のインバータの入力端子と第１のインバータの出力端子間にそれぞれ接続された第７、第８のスイッチと、前記第１の容量と第４の容量の間、前記第２の容量と第３の容量の間にそれぞれ接続された第９、第１０のスイッチとを含み、第１の動作モードにおいて前記第９、第１０のスイッチを除くすべてのスイッチをオンし、第２の動作モードにおいて前記第９、第１０のスイッチをオン、残りのスイッチをオフし、第３の動作モードにおいて前記第７乃至第１０のスイッチをオンし、前記第１乃至第６のスイッチをオフすることによって前記第１、第２のインバータの出力からアナログ入力信号と基準電圧との比較結果を出力することを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
（第１の実施形態）
図１は本発明の電圧比較回路の第１の実施形態の構成を示す回路図である。また、図２（ａ）〜（ｃ）は図１の電圧比較回路の入力サンプリングモード、増幅モード、ラッチモードにおけるスイッチの動作状態を示す図、図３は各モードにおける各スイッチの動作状態を示すタイムチャートである。図中１〜１０はそれぞれ動作モードに応じてオン、オフするスイッチ、１１〜１４はそれぞれ容量、２１，２２は一対のインバータである。また、Ｖｉｐはアナログ入力信号の正側電圧、Ｖｉｎはアナログ入力信号の負側電圧、Ｖｒｎは基準電圧の負側電圧、Ｖｒｐは基準電圧の正側電圧である。
【００１７】
スイッチ１はアナログ入力信号の正側電圧Ｖｉｐと容量１１の間、スイッチ２はアナログ入力信号の負側電圧Ｖｉｎと容量１２の間、スイッチ３は基準電圧の負側電圧Ｖｒｎと容量１３の間、スイッチ４は基準電圧の正側電圧Ｖｒｐと容量１４の間に接続されている。容量１１と容量１３、容量１４と容量１２のスイッチとは反対側端子はそれぞれ共通に接続されている。
【００１８】
スイッチ５はインバータ２１の入出力端子間、スイッチ６はインバータ２２の入出力端子間、スイッチ７はインバータ２１の入力端子とインバータ２２の出力端子間、スイッチ８はインバータ２１の出力端子とインバータ２２の入力端子間に接続されている。また、スイッチ９はスイッチ１と容量１１の接続点とスイッチ２と容量１２の接続点との間、スイッチ１０はスイッチ３と容量１３の接続点とスイッチ４と容量１４の接続点との間に接続されている。
【００１９】
次に、本実施形態の具体的な動作を図１乃至図３を参照しながら詳細に説明する。図１の電圧比較回路の動作は図２（ａ）、（ｂ）、（ｃ）に示すように入力サンプリングモード、増幅モード、ラッチモードに分けられる。以下、各モード毎に動作を説明する。
【００２０】
まず、入力サンプリングモードの場合、図２（ａ）及び図３に示すようにスイッチ１，２，３，４，５，６，７，８をオンにし、スイッチ９，１０をオフにする。これによってアナログ入力信号の正側電圧Ｖｉｐとインバータ２１のロジカルスレッショルド電圧ＶＬＴ１の差が容量１１に蓄積され、基準電圧の負側電圧Ｖｒｎとインバータ２１のロジカルスレッショルド電圧ＶＬＴ１の差が容量１３に蓄積される。また、アナログ入力信号の負側電圧Ｖｉｎとインバータ２２のロジカルスレッショルド電圧ＶＬＴ２の差が容量１２に蓄積され、基準電圧の正側電圧Ｖｒｐとインバータ２２のロジカルスレッショルド電圧ＶＬＴ２の差が容量１４に蓄積される。
【００２１】
ここで、ロジカルスレッショルド電圧は図１０に示す伝達特性において入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが等しくなる点Ｂの電圧を示し、それぞれのインバータにおいて固有の値を持つ電圧であって、具体的にはインバータの入出力間を短絡したとき出力されるものである。
【００２２】
次に、増幅モードになると、図２（ｂ）及び図３に示すようにスイッチ９，１０をオンにし、スイッチ１，２，３，４，５，６，７，８をオフにする。これによって、容量１１と容量１２は直列に接続され、この直列回路に同じく直列に接続された容量１３，１４が並列に接続される。これによって、容量１１，１２，１３，１４の蓄積電荷が再分配され、インバータ２１，２２の入力端子間に、同相電圧の除去されたアナログ入力信号と、同相電圧の除去された基準電圧との差が現われる。この時、インバータ２１は入力端子のロジカルスレッショルド電圧ＶＬＴ１からの電位変動を増幅し、インバータ２２は入力端子のロジカルスレッショルド電圧ＶＬＴ２からの電位変動を増幅して、それぞれ出力Ｖｏ１，Ｖｏ２を発生する。
【００２３】
次いで、ラッチモードになると図２（ｃ）及び図３に示すようにスイッチ７，８，９，１０をオンにし、スイッチ１，２，３，４，５，６をオフにする。これによってインバータ２１，２２は正帰還がかけられるのでフリップフロップとして動作する。この時、アナログ入力信号の正側電圧Ｖｉｐと負側電圧Ｖｉｎの差動電圧と、基準電圧の正側電圧Ｖｒｐと負側電圧Ｖｒｎの差動電圧との違いから生じる、インバータ２１，２２の出力振幅のアンバランスが拡大されて、最終的に図１０に示すインバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの伝達特性において、一方のインバータの出力電圧が電源電圧ＶＤＤに近いＡまで変化し、他方のインバータの出力電圧が接地電圧ＶＥに近いＣまで変化して、アナログ入力信号と基準電圧との大小が判別される。以下、入力サンプリングモード、増幅モード、ラッチモードを繰り返し行い、その都度、アナログ入力信号と基準電圧との大小の判別を行う。
【００２４】
ここで、本実施形態において、アナログ入力信号と基準電圧のそれぞれの同相電圧を除去し、アナログ入力信号と基準電圧との大小の判別に影響を与えない原理について式を用いて説明する。
【００２５】
まず、容量１１の静電容量をＣ１１、容量１１に蓄積される電荷をＱＣ１１、容量１２の静電容量をＣ１２、容量１２に蓄積される電荷をＱＣ１２、容量１３の静電容量をＣ１３、容量１３に蓄積される電荷をＱＣ１３、容量１４の静電容量Ｃ１４、容量１４に蓄積される電荷をＱ１４とすると、サンプリングモードで各々の容量に蓄積される電荷は、
ＱＣ１１＝Ｃ１１（Ｖｉｐ−ＶＬＴ１） …（１１）
ＱＣ１２＝Ｃ１２（Ｖｉｎ−ＶＬＴ２） …（１２）
ＱＣ１３＝Ｃ１３（Ｖｒｎ−ＶＬＴ１） …（１３）
ＱＣ１４＝Ｃ１４（Ｖｒｐ−ＶＬＴ２） …（１４）
となる。
【００２６】
インバータ２１の入力端子とインバータ２２の入力端子間の電圧差をＶｄとすると、増幅モードの電圧差Ｖｄはサンプリングモードで容量に蓄積された電荷は増幅モードにおいても保存されているので、容量１１，１２，１３，１４に蓄積された電荷の再分配を行うと、
【００２７】
【数１】
【００２８】
【数２】
【数３】
【００３０】
インバータ２１のロジカルスレッショルド電圧ＶＬＴ１とインバータ２２のロジカルスレッショルド電圧ＶＬＴ２が等しいとすると（１６）式は、
Ｖｄ＝（Ｖｉｐ−Ｖｉｎ）−（Ｖｒｐ−Ｖｒｎ） …（１７）
となる。
【００３１】
また、アナログ入力信号の正側電圧Ｖｉｐ、負側電圧Ｖｉｎをアナログ入力信号の同相電圧Ｖｉｃを基準とした正負のアナログ入力信号Ｖｉ、基準電圧の正側電圧Ｖｒｐ、負側電圧Ｖｒｎを基準電圧の同相電圧Ｖｒｃを基準とした正負の基準電圧Ｖｒで表わすと先にも説明したように、
Ｖｉｐ＝Ｖｉｃ＋Ｖｉ …（５）
Ｖｉｎ＝Ｖｉｃ−Ｖｉ …（６）
Ｖｒｐ＝Ｖｒｃ＋Ｖｒ …（７）
Ｖｒｎ＝Ｖｒｃ−Ｖｒ …（８）
となるので、これらの（５）、（６）、（７）、（８）式を（１７）式に代入すると、
【００３２】
従って、（１８）式から明らかなようにアナログ入力信号の同相電圧Ｖｉｃ、基準電圧の同相電圧Ｖｒｃをキャンセルでき、アナログ入力信号と基準電圧の差だけがインバータ２１，２２の入力端子間に現われる。アナログ入力信号の同相電圧と基準電圧の同相電圧に差があっても増幅モードで増幅されるのは、アナログ入力信号と基準電圧の差だけなので、ラッチモードではアナログ入力信号の同相電圧と基準電圧の同相電圧に影響を受けずにアナログ入力信号Ｖｉと基準電圧Ｖｒとの大小を判別することができる。
【００３３】
また、アナログ入力信号と基準電圧を同時刻にサンプリングするため、電源電圧変動等により、インバータのロジカルスレッショルド電圧が変動した場合でもアナログ入力信号と基準電圧への影響が等しくなるので、ロジカルスレッショルド電圧の変動がアナログ入力信号と基準電圧との大小判別に与える影響を軽減できる効果もある。
【００３４】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４は本発明の第２の実施形態を示す回路図、図５（ａ）〜（ｃ）は図４の電圧比較回路の入力サンプリングモード、増幅モード、サンプリングモードにおけるスイッチの動作状態を示す図、図６は各モードにおけるスイッチの動作状態を示すダイムチャートである。図中１〜１０はスイッチ、１１〜１６は容量、２１，２２はインバータである。本実施形態では、インバータ２１の出力とスイッチ８との間に容量１５、インバータ２２の出力とスイッチ７との間に容量１６が接続されており、スイッチ７，８によって形成される正帰還ループに容量１５，１６が挿入されている点が図１と異なっている。その他の構成は図１と同様である。
【００３５】
次に、本実施形態の動作について図４〜図６を参照しながら詳細に説明する。本実施形態では、第１の実施形態の電圧比較回路と同様の動作を行うが、スイッチ７，８によって形成される正帰還ループに容量１５，１６が挿入されているため、ラッチモードでアナログ入力信号と基準電圧との大小の判定を行うとインバータ２１，２２の出力端子は図１０に示すインバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの伝達特性において、一方のインバータの出力電圧が電源電圧ＶＤＤに近いＡまで変化し、他方のインバータの出力電圧が接地電圧ＶＥに近いＣまで変化する。
【００３６】
この場合、インバータ２１の入力端子はインバータ２２の出力端子に、インバータ２２の入力端子はインバータ２１の出力端子にそれぞれスイッチと容量を介して接続されているため、インバータ２１の入力端子の電圧はインバータ２２の出力端子の電圧を容量１６とインバータ２１の入力端子の入力容量とで分圧された電圧に留まり、インバータ２２の入力端子の電圧はインバータ２１の出力端子の電圧を容量１５とインバータ２２の入力端子の入力容量とで分圧された電圧に留まる。
【００３７】
本実施形態の電圧比較回路の動作はそれぞれ図５（ａ）、（ｂ）、（ｃ）に示すように入力サンプリングモード、増幅モード、ラッチモードとに分けることができる。以下、それぞれの動作モード毎に説明する。
【００３８】
まず、入力サンプリングモードでは図５（ａ）及び図６に示すようにスイッチ１，２，３，４，５，６，７，８をオンにし、スイッチ９，１０をオフにする。これによってアナログ入力信号の正側電圧Ｖｉｐとインバータ２１のロジカルスレッショルド電圧ＶＬＴ１の差が容量１１に蓄積され、基準電圧の負側電圧Ｖｒｎとインバータ２１のロジカルスレッショルド電圧ＶＬＴ１の差が容量１３に蓄積される。また、アナログ入力信号の負側電圧Ｖｉｎとインバータ２２のロジカルスレッショルド電圧ＶＬＴ２の差が容量１２に蓄積され、基準電圧の正側電圧Ｖｒｐとインバータ２２のロジカルスレッショルド電圧ＶＬＴ２の差が容量１４に蓄積されると共に、ロジカルスレッショルド電圧ＶＬＴ１，ＶＬＴ２の差が容量１５，１６に蓄積される。
【００３９】
次に、増幅モードになると図５（ｂ）及び図６に示すようにスイッチ９，１０をオンにし、スイッチ１，２，３，４，５，６，７，８をオフにする。これによって、容量１１と容量１２が直列に接続され、この直列回路に同じく直列に接続された容量１３，１４が並列に接続される。これによって、容量１１，１２，１３，１４の蓄積電荷が再分配され、インバータ２１，２２の入力端子間に同相電圧の除去されたアナログ入力信号と、同相電圧の除去された基準電圧との差が現われる。この時、インバータ２１は入力端子のロジカルスレッショルド電圧ＶＬＴ１からの電位変動を増幅し、インバータ２２は入力端子のロジカルスレッショルド電圧ＶＬＴ２からの電位変動を増幅して、それぞれ出力Ｖｏ１，Ｖｏ２を発生する。
【００４０】
ラッチモードでは、図５（ｃ）及び図６に示すようにスイッチ７，８，９，１０をオンにし、スイッチ１，２，３，４，５，６をオフにする。これによってインバータ２１，２２は容量１５，１６を介して正帰還がかけられるのでフリップフロップとして動作する。この時、アナログ入力信号の正側電圧Ｖｉｐと負側電圧Ｖｉｎの差動電圧と、基準電圧の正側電圧Ｖｒｐと負側電圧Ｖｒｎの差動電圧との違いから生じる、インバータ２１，２２の出力振幅のアンバランスが拡大されて、最終的に図１０に示すインバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの伝達特性において、一方のインバータの出力電圧が電源電圧ＶＤＤに近いＡまで変化し、他方のインバータの出力電圧が接地電圧ＶＥに近いＣまで変化して、アナログ入力信号と基準電圧との大小が判別される。
【００４１】
本実施形態においては、第１の実施形態と同様にアナログ入力信号の同相電圧と基準電圧の同相電圧に影響を受けずにアナログ入力信号Ｖｉと基準電圧Ｖｒとの大小を判別できる。また、スイッチ７，８で構成される正帰還ループに挿入された容量１５，１６の働きによりラッチモードのインバータ２１，２２の入力端子の電圧とインバータ２１，２２の各々のロジカルスレッショルド電圧との差が小さくなるため、ラッチモードからサンプリングモードに遷移する時にインバータ２１，２２の入力端子をそれぞれのインバータのロジカルスレッショルド電圧へ充放電させる時間が短くて済み、サンプリングに必要な時間を短くできるので電圧比較回路を高速動作させることができる。
【００４２】
なお、第１、第２の実施形態においてインバータ２１、２２の電源入力と電源間に定電流回路を挿入してもよい。こうすることによって、２個のインバータ２１、２２に流れる最大電流が電源電圧に拘わらずほぼ一定になり、電源電圧が変化してもインバータの消費電流の変化を小さくすることができる。
【００４３】
【発明の効果】
以上説明したように本発明によれば、アナログ入力信号の同相電圧と基準電圧の同相電圧をキャンセルすることにより、これらの同相電圧の影響を受けずにアナログ入力信号と基準電圧との大小を判別することができる。また、正帰還ループに容量を挿入することにより、サンプリングに必要な時間を短くでき、高速動作を行うことができる。
【図面の簡単な説明】
【図１】本発明の電圧比較回路の第１の実施形態を示す回路図である。
【図２】図１の実施形態の入力サンプリングモード、増幅モード、ラッチモードにおける各スイッチの動作状態を示す図である。
【図３】図１の実施形態の各動作モードにおける各スイッチの動作状態を示すタイムチャートである。
【図４】本発明の第２の実施形態を示す回路図である。
【図５】図４の実施形態の入力サンプリングモード、増幅モード、ラッチモードにおける各スイッチの動作状態を示す図である。
【図６】図４の実施形態の各動作モードにおける各スイッチの動作状態を示すタイムチャートである。
【図７】従来例の電圧比較回路を示す回路図である。
【図８】図７の電圧比較回路の入力サンプリングモード、増幅モード、ラッチモードにおける各スイッチの動作状態を示す図である。
【図９】図７の電圧比較回路の各動作モードにおける各スイッチの動作状態を示すタイムチャートである。
【図１０】インバータの伝達特性を示す図である。
【符号の説明】
１〜１０ スイッチ
１１〜１６ 容量
２１，２２ インバータ
Claims (5)
- アナログ入力信号の正側電圧、基準電圧の負側電圧にそれぞれ一方の端子が第１、第２のスイッチを介して接続され、他方側の端子が共通に接続された第１、第２の容量と、基準電圧の正側電圧、アナログ入力信号の負側電圧にそれぞれ一方の端子が第３、第４のスイッチを介して接続され、他方側の端子が共通に接続された第３、第４の容量と、前記第１、第２の容量の共通接続端子、前記第３、第４の容量の共通接続端子にそれぞれ接続され、各々入出力端子間に第５、第６のスイッチが接続された第１、第２のインバータと、前記第１のインバータの入力端子と第２のインバータの出力端子間、前記第２のインバータの入力端子と第１のインバータの出力端子間にそれぞれ接続された第７、第８のスイッチと、前記第１の容量と第４の容量の間、前記第２の容量と第３の容量の間にそれぞれ接続された第９、第１０のスイッチとを含み、第１の動作モードにおいて前記第９、第１０のスイッチを除くすべてのスイッチをオンし、第２の動作モードにおいて前記第９、第１０のスイッチをオン、残りのスイッチをオフし、第３の動作モードにおいて前記第７乃至第１０のスイッチをオンし、前記第１乃至第６のスイッチをオフすることによって前記第１、第２のインバータの出力からアナログ入力信号と基準電圧との比較結果を出力することを特徴とする電圧比較回路。
- 前記第７、第８のスイッチにそれぞれ直列に第５、第６の容量を接続したことを特徴とする請求項１に記載の電圧比較回路。
- 前記第１の動作モード、第２の動作モード、第３の動作モードを繰り返し行い、その都度、前記第１、第２のインバータの出力からアナログ入力信号と基準電圧の比較結果を出力することを特徴とする請求項１又は２のいずれか１項に記載の電圧比較回路。
- 前記第２の動作モードにおいて前記第９、第１０のスイッチをオンし、前記第１の容量と第４の容量の直列回路、前記第２の容量と第３の容量の直列回路を並列接続することによって、アナログ入力信号の同相電圧、基準電圧の同相電圧を除去することを特徴とする請求項１乃至３のいずれか１項に記載の電圧比較回路。
- 前記第１及び第２のインバータの電源入力と電源間に定電流回路が挿入されていることを特徴とする請求項１乃至４のいずれか１項に記載の電圧比較回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180286A JP3616353B2 (ja) | 2001-06-14 | 2001-06-14 | 電圧比較回路 |
| TW091112235A TWI262651B (en) | 2001-06-14 | 2002-06-06 | Voltage comparing circuit |
| US10/166,316 US6559688B2 (en) | 2001-06-14 | 2002-06-10 | Voltage comparing circuit |
| DE60201778T DE60201778T2 (de) | 2001-06-14 | 2002-06-12 | Spannungskomparatorschaltung |
| EP20020090213 EP1267492B1 (en) | 2001-06-14 | 2002-06-12 | Voltage comparing circuit |
| CNB021232202A CN1321498C (zh) | 2001-06-14 | 2002-06-13 | 电压比较电路 |
| KR10-2002-0033191A KR100450165B1 (ko) | 2001-06-14 | 2002-06-14 | 전압 비교 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180286A JP3616353B2 (ja) | 2001-06-14 | 2001-06-14 | 電圧比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002374153A JP2002374153A (ja) | 2002-12-26 |
| JP3616353B2 true JP3616353B2 (ja) | 2005-02-02 |
Family
ID=19020728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001180286A Expired - Fee Related JP3616353B2 (ja) | 2001-06-14 | 2001-06-14 | 電圧比較回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6559688B2 (ja) |
| EP (1) | EP1267492B1 (ja) |
| JP (1) | JP3616353B2 (ja) |
| KR (1) | KR100450165B1 (ja) |
| CN (1) | CN1321498C (ja) |
| DE (1) | DE60201778T2 (ja) |
| TW (1) | TWI262651B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007058011A1 (ja) * | 2005-11-21 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | 全差動型比較器及び全差動型増幅回路 |
| JP4939096B2 (ja) * | 2006-04-04 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 増幅器及びこれを用いた駆動回路 |
| JP4961159B2 (ja) * | 2006-04-14 | 2012-06-27 | オリンパス株式会社 | 増幅回路及びその応用回路 |
| US7724170B2 (en) * | 2007-12-02 | 2010-05-25 | The Chinese University Of Hong Kong | Sensor interface devices and amplifiers |
| JP5104383B2 (ja) * | 2008-02-20 | 2012-12-19 | 富士通株式会社 | 電子回路装置 |
| CN101540598B (zh) * | 2008-03-21 | 2011-07-06 | 盛群半导体股份有限公司 | 改善低电压输出的比较器电路架构 |
| US8198920B2 (en) * | 2009-03-23 | 2012-06-12 | Atmel Corporation | Low current comparator with programmable hysteresis |
| JP6503198B2 (ja) * | 2015-03-05 | 2019-04-17 | エイブリック株式会社 | 比較回路およびセンサ装置 |
| DE102017216667A1 (de) * | 2017-09-20 | 2019-03-21 | Robert Bosch Gmbh | Vorrichtung und Verfahren zum Erzeugen einer differenziellen Spannung |
| CN209803679U (zh) * | 2019-07-11 | 2019-12-17 | 京东方科技集团股份有限公司 | 用于可穿戴设备的自动唤醒电路、可穿戴设备 |
| JP7356866B2 (ja) * | 2019-10-31 | 2023-10-05 | ローム株式会社 | 電圧コンパレータ |
| KR20230159144A (ko) * | 2022-05-13 | 2023-11-21 | 삼성전자주식회사 | 피드백 회로를 포함하는 비교기 회로 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61200715A (ja) * | 1985-03-01 | 1986-09-05 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較器 |
| JPH03105862A (ja) | 1989-09-19 | 1991-05-02 | Japan Storage Battery Co Ltd | クラッド式鉛蓄電池 |
| JP3031486B2 (ja) * | 1990-11-30 | 2000-04-10 | 日本テキサス・インスツルメンツ株式会社 | 差動チョッパ形コンパレータ |
| US5332931A (en) * | 1991-06-24 | 1994-07-26 | Harris Corporation | High speed differential comparator |
| JP2762868B2 (ja) * | 1992-09-29 | 1998-06-04 | 日本電気株式会社 | 電圧比較回路 |
| JP3222276B2 (ja) * | 1993-07-30 | 2001-10-22 | セイコーインスツルメンツ株式会社 | コンパレータ回路およびコンパレータ回路の制御方法 |
| FR2722625B1 (fr) | 1994-07-18 | 1996-10-04 | Thomson Consumer Electronics | Convertisseur a/n a comparaison multiple utilisant le principe d'interpolation |
| JP2937027B2 (ja) | 1994-09-07 | 1999-08-23 | 日本電気株式会社 | コンパレータ |
| JP3092525B2 (ja) * | 1996-09-20 | 2000-09-25 | 日本電気株式会社 | チョッパ型コンパレータ |
| JP3709640B2 (ja) * | 1996-12-27 | 2005-10-26 | ソニー株式会社 | 電圧比較回路およびそれを用いたアナログ／ディジタル変換回路 |
| JPH10256884A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | 電圧比較器及びａ／ｄコンバータ |
| JP3439322B2 (ja) * | 1997-06-17 | 2003-08-25 | Ｎｅｃエレクトロニクス株式会社 | 差動入力チョッパ型電圧比較回路 |
| JP3105862B2 (ja) | 1998-02-27 | 2000-11-06 | 日本電気株式会社 | 電圧比較回路 |
| JPH11308082A (ja) * | 1998-04-20 | 1999-11-05 | Texas Instr Japan Ltd | チョッパ型コンパレータ |
-
2001
- 2001-06-14 JP JP2001180286A patent/JP3616353B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-06 TW TW091112235A patent/TWI262651B/zh not_active IP Right Cessation
- 2002-06-10 US US10/166,316 patent/US6559688B2/en not_active Expired - Fee Related
- 2002-06-12 EP EP20020090213 patent/EP1267492B1/en not_active Expired - Lifetime
- 2002-06-12 DE DE60201778T patent/DE60201778T2/de not_active Expired - Fee Related
- 2002-06-13 CN CNB021232202A patent/CN1321498C/zh not_active Expired - Fee Related
- 2002-06-14 KR KR10-2002-0033191A patent/KR100450165B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020095446A (ko) | 2002-12-26 |
| CN1392668A (zh) | 2003-01-22 |
| US6559688B2 (en) | 2003-05-06 |
| JP2002374153A (ja) | 2002-12-26 |
| DE60201778D1 (de) | 2004-12-09 |
| DE60201778T2 (de) | 2005-12-15 |
| EP1267492B1 (en) | 2004-11-03 |
| US20020196054A1 (en) | 2002-12-26 |
| EP1267492A1 (en) | 2002-12-18 |
| CN1321498C (zh) | 2007-06-13 |
| KR100450165B1 (ko) | 2004-09-30 |
| TWI262651B (en) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3616353B2 (ja) | 電圧比較回路 | |
| JP4352562B2 (ja) | 信号処理装置 | |
| JP2008104197A (ja) | 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法 | |
| CN100542043C (zh) | 逐次逼近ad转换器 | |
| CN101313468B (zh) | 全差动型比较器和全差动型放大电路 | |
| US9071208B2 (en) | Signal amplification circuit and signal amplification determination circuit including the signal amplification circuit | |
| US8324968B2 (en) | Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device | |
| JP3105862B2 (ja) | 電圧比較回路 | |
| CN101142489A (zh) | 用于电流感测的设备 | |
| JP2004138482A (ja) | 電流検出回路 | |
| CN111175676B (zh) | 低压传感器系统及其失调消除方法 | |
| CN104821795A (zh) | 放大电路 | |
| JP2008157917A (ja) | 容量差検出回路 | |
| JP6899686B2 (ja) | 差動増幅装置 | |
| TWI439046B (zh) | 自動調零放大器及相關的偵測模組 | |
| KR102445540B1 (ko) | 저잡음 고감도 터치 센싱 시스템 및 저잡음 고감도 터치 센싱 회로 | |
| JP2008259090A (ja) | 増幅回路及び増幅回路装置 | |
| JP2006074084A (ja) | 増幅回路 | |
| WO2016017702A1 (ja) | 積分回路及びａｄ変換器 | |
| JP3916560B2 (ja) | キャパシタ切替えパイプライン・アナログデジタル変換器 | |
| JP2017220691A (ja) | 増幅回路、及びマルチパスネステッドミラー増幅回路 | |
| JP2005303427A (ja) | 増幅回路 | |
| JP5466598B2 (ja) | 半導体装置 | |
| JP2015002470A (ja) | 信号検出回路 | |
| Christoforou | A chopper-based CMOS current sense instrumentation amplifier [for GSM] |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |