[go: up one dir, main page]

JP3698160B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3698160B2
JP3698160B2 JP2004004003A JP2004004003A JP3698160B2 JP 3698160 B2 JP3698160 B2 JP 3698160B2 JP 2004004003 A JP2004004003 A JP 2004004003A JP 2004004003 A JP2004004003 A JP 2004004003A JP 3698160 B2 JP3698160 B2 JP 3698160B2
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
recess
resin layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004004003A
Other languages
English (en)
Other versions
JP2005197568A (ja
Inventor
元彦 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004004003A priority Critical patent/JP3698160B2/ja
Priority to US11/030,165 priority patent/US7375007B2/en
Publication of JP2005197568A publication Critical patent/JP2005197568A/ja
Application granted granted Critical
Publication of JP3698160B2 publication Critical patent/JP3698160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W20/023
    • H10W20/0238
    • H10W20/0245
    • H10W20/0249
    • H10W20/20
    • H10W74/129
    • H10W90/00
    • H10W90/26
    • H10W90/297
    • H10W90/722

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
3次元的実装形態の半導体装置が開発されている。また、3次元的実装を可能にするため、半導体基板に貫通電極を形成することが知られている。例えば、半導体基板の表面から凹部を形成し、凹部に導電部を形成し、半導体基板の裏面を研磨及びエッチングして凹部内の導電部を露出させる。従来の方法によれば、ウエットエッチング工程を行う場合に、導電部がエッチャント(エッチング液)にさらされることがあった。この場合、導電部がウエットエッチングされない性質を有していないと、導電部までもがエッチングされ、貫通電極が形成できなくなる。なお、導電部又はエッチャントの材料選択の自由度を高めることは重要である。
本発明の目的は、高品質の貫通電極を形成することにある。
特開2001−53218号公報
(1)本発明に係る半導体装置の製造方法は、
(a)集積回路が形成された半導体基板に第1の面から凹部を形成すること、
(b)前記凹部の少なくとも底面に樹脂層を設けること、
(c)前記凹部の前記樹脂層よりも内側に導電部を形成すること、
(d)ウエットエッチングすることによって、前記半導体基板の前記第1の面とは反対側の第2の面から前記樹脂層を露出させること、
(e)前記半導体基板の前記第2の面から前記導電部を露出させること、
を含む。本発明によれば、樹脂層はウエットエッチングされにくい、あるいは、ウエットエッチングされにくい材料のものが多いので、導電部のウエットエッチングを防止し、導電部の損傷を防止することができる。したがって、高品質の貫通電極を形成することができる。
(2)この半導体装置の製造方法において、
前記(b)工程で、前記樹脂層を、前記凹部の前記底面及び前記底面から連続するように内壁面に設けてもよい。これによれば、樹脂層が凹部の高さ方向に導電部を覆っているので、ウエットエッチング工程において、半導体基板の第2の面から導電部をより高く突出させることができる。
(3)この半導体装置の製造方法において、
前記(b)工程で、前記樹脂層の材料を、液滴吐出方式によって設けてもよい。
(4)この半導体装置の製造方法において、
前記(b)工程後に、前記凹部の前記樹脂層よりも内側に絶縁層を形成することをさらに含み、
前記(c)工程で、前記導電部を前記絶縁層よりも内側に形成してもよい。これによって、導電部と半導体基板の電気的な接続を遮断することができる。
(5)この半導体装置の製造方法において、
前記(d)工程前に、
前記半導体基板を前記第2の面から研磨することをさらに含んでもよい。これによって、短時間かつ簡単な工程で半導体基板の一部を除去して薄くすることができる。
(6)この半導体装置の製造方法において、
前記(e)工程は、
(e)前記樹脂層を除去すること、
(e)前記半導体基板を前記第2の面からドライエッチングすることを含んでもよい。
(7)この半導体装置の製造方法において、
前記半導体基板には、複数の前記集積回路が形成され、それぞれの前記集積回路に対応して前記凹部を形成し、
前記半導体基板を切断することをさらに含んでもよい。
(8)本発明に係る半導体装置の製造方法は、上記方法によって製造された複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることをさらに含む。
以下、本発明の実施の形態について図面を参照して説明する。
図1〜図13は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
本実施の形態では、半導体基板(例えばシリコン基板)10を使用する。半導体基板10は、半導体ウエハであってもよいし、半導体チップであってもよい。半導体基板10には、集積回路12が形成されている。半導体基板10を複数の半導体チップに切り出す場合、個々の半導体チップが個々の集積回路12を有することになる。半導体基板10には、複数の電極(例えばパッド)14が形成されている。各電極14は、集積回路12に電気的に接続されている。1つの半導体チップ(又は集積回路12)に対応して複数の電極14が形成されていてもよい。各電極14は、アルミニウムで形成されていてもよい。電極14の表面の形状は特に限定されないが矩形であることが多い。
半導体基板10には、1層又は複数層のパッシベーション膜16,18が形成されている。パッシベーション膜16,18は、例えば、SiO2、SiN、ポリイミド樹脂などで形成することができる。図1に示す例では、パッシベーション膜16上に、電極14と、集積回路12と電極14を接続する配線(図示せず)とが形成されている。また、他のパッシベーション膜18が電極14の表面の少なくとも一部を避けて形成されている。パッシベーション膜18は、電極14の表面を覆って形成した後、その一部をエッチングして電極14の一部を露出させてもよい。エッチングにはドライエッチング及びウエットエッチングのいずれを適用してもよい。パッシベーション膜18のエッチングのときに、電極14の表面がエッチングされてもよい。
本実施の形態では、半導体基板10に、その第1の面20から凹部22(図3参照)を形成する。第1の面20は、電極14が形成された側(集積回路12が形成された側)の面である。凹部22は、集積回路12の素子及び配線を避けて形成する。図2に示すように、電極14に貫通穴24を形成してもよい。貫通穴24の形成には、エッチング(ドライエッチング又はウエットエッチング)を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト(図示せず)を形成した後に行ってもよい。電極14の下にパッシベーション膜16が形成されている場合、これにも貫通穴26(図3参照)を形成する。電極14のエッチングがパッシベーション膜16で止まる場合、貫通穴26の形成には、電極14のエッチングに使用したエッチャントを別のエッチャントに換えてもよい。その場合、再び、リソグラフィ工程によってパターニングされたレジスト(図示せず)を形成してもよい。
図3に示すように、貫通穴24(及び貫通穴26)と連通するように、半導体基板10に凹部22を形成する。貫通穴24(及び貫通穴26)と凹部22を合わせて、凹部ということもできる。凹部22の形成にも、エッチング(ドライエッチング又はウエットエッチング)を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト(図示せず)を形成した後に行ってもよい。あるいは、凹部22の形成に、レーザ(例えばCO2レーザ、YAGレーザ等)を使用してもよい。レーザは、貫通穴24,26の形成に適用してもよい。一種類のエッチャント又はレーザによって、凹部22及び貫通穴24,26の形成を連続して行ってもよい。凹部22の形成には、サンドブラスト加工を適用してもよい。
図4に示すように、凹部22の少なくとも底面(例えば底面のみ)に樹脂層28を設ける。樹脂層28は、凹部22の底面の全部を覆うように設ける。ただし、樹脂層28によって凹部22を埋めないようにする。樹脂層28によって凹部を形成してもよい。樹脂層28の材料を、液滴吐出方式によって凹部22内に吐出させてもよい。液滴吐出方式の一例として、インクジェット方式を適用してもよいし、ディスペンサによる吐出を行ってもよい。あるいは、印刷方式(例えばスクリーン印刷方式)を適用して、樹脂層28の材料を凹部22とオーバーラップする領域に印刷してもよい。樹脂層28の材料は、例えばポリイミド樹脂であってもよいし、半導体装置製造プロセスに使用される公知のものを使用することができる。なお、樹脂層28が熱硬化性を有する場合、樹脂層28を設ける工程は樹脂の硬化工程を含んでもよい。
図5に示すように、凹部22の内側に絶縁層29を形成してもよい。絶縁層29は、凹部22の樹脂層28よりも内側に形成する。絶縁層29は、酸化膜又は窒化膜であってもよい。例えば、半導体基板10がシリコンから形成されている場合、絶縁層29はシリコン酸化膜(SiO)であってもよいしシリコン窒化膜(SiN)であってもよい。図5に示す例では、絶縁層29は、凹部22の底面の樹脂層28上に形成するが、樹脂層28のみによって絶縁処理を図れる場合には形成しなくてもよい。図5に示すように、凹部22の内壁面が露出している場合、絶縁層29は凹部22の内壁面にも形成する。絶縁層29は、凹部22を埋め込まないように形成する。すなわち、絶縁層29によって凹部を形成する。絶縁層29は、パッシベーション膜16の貫通穴26の内壁面に形成してもよい。絶縁層29は、パッシベーション膜18上に形成してもよい。
絶縁層29は、電極14の貫通穴24の内壁面に形成してもよい。絶縁層29は、電極14の一部(例えばその上面)を避けて形成する。電極14の表面全体を覆って絶縁層29を形成し、その一部をエッチング(ドライエッチング又はウエットエッチング)して、電極14の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト(図示せず)を形成した後に行ってもよい。
次に、凹部22に導電部30(図7参照)を設ける。導電部30は、凹部22の樹脂層28よりも内側に形成する。導電部30は、凹部22の絶縁層29よりも内側に形成する。導電部30は、Cu又はWなどで形成してもよい。図6に示すように、導電部30の外層部32を形成した後に、その中心部34を形成してもよい。中心部34は、Cu,W,ドープドポリシリコン(例えば低温ポリシリコン)のいずれかで形成することができる。外層部32は、少なくともバリア層を含んでもよい。バリア層は、中心部34又は次に説明するシード層の材料が、半導体基板10(例えばSi)に拡散することを防止するものである。バリア層は、中心部34とは異なる材料(例えばTiW、TiN)で形成してもよい。中心部34を電解メッキで形成する場合、外層部32は、シード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、中心部34と同じ材料(例えばCu)で形成する。なお、導電部30(少なくともその中心部34)は、無電解メッキやインクジェット方式によって形成してもよい。
図7に示すように、外層部32をパッシベーション膜18上にも形成した場合、図8に示すように、外層部32のパッシベーション膜18(及び絶縁層29)上の部分をエッチングする。外層部32を形成した後、中心部34を形成することで、導電部30を設けることができる。導電部30の一部は、半導体基板10の凹部22内に位置する。凹部22の内壁面と導電部30との間には絶縁層29が介在するので、両者の電気的な接続が遮断される。導電部30は、電極14と電気的に接続されている。例えば、電極14の絶縁層29からの露出部に導電部30が接触していてもよい。導電部30の一部は、パッシベーション膜18上に位置していてもよい。導電部30は、電極14の領域内にのみ設けてもよい。導電部30は、少なくとも凹部22の上方で突出していてもよい。例えば、導電部30は、パッシベーション膜18(及び絶縁層29)より突出していてもよい。
図9に示すように、導電部30上に、ろう材36を設けてもよい。ろう材36は、例えばハンダで形成し、軟ろう及び硬ろうのいずれで形成してもよい。ろう材36は、導電部30以外の領域をレジストで覆って形成してもよい。
図10に示すように、ウエットエッチングすることによって、半導体基板10の第2の面(第1の面20とは反対側の面)21から樹脂層28を露出させる。ウエットエッチング工程前に、半導体基板10を第2の面21から研磨(研削)してもよい。例えば、機械的研磨・研削及び化学的研磨・研削の少なくとも1つの方法によって、半導体基板10を削ってもよい。本工程は、凹部22に設けられた樹脂層28が露出する手前まで行う。本工程を行うことによって、短時間かつ簡単な工程で、半導体基板10の一部を除去して薄くすることができる。あるいは、本工程を省略して、ウエットエッチング工程を行ってもよい。
ウエットエッチングすることによって、半導体基板10の一部を、樹脂層28が露出する厚みまで除去する。その場合、導電部30は露出させない。絶縁層28は露出させないほうが好ましいが露出させても構わない。半導体基板10をスピンさせた状態で、エッチャント(エッチング液)を半導体基板10の第2の面21に垂らすことによって、ウエットエッチング(いわゆるスピンエッチング)してもよい。エッチャントとして、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液を使用してもよい。研磨・研削工程後に本工程を行う場合には、本工程において、研磨・研削工程で生じる半導体基板10のクラックを除去することができる。また、ウエットエッチングは、ドライエッチングよりも処理速度が速く、単純なプロセスで行うことができる。
本実施の形態よれば、樹脂層28は、絶縁層(例えばSiO)29及び導電部(例えばCu)30のいずれよりも、ウエットエッチングされにくい(エッチングレートが低い)。あるいは、樹脂層28は、それらよりもウエットエッチングされにくい材料のものが多い。そのため、樹脂層28はウエットエッチングされず、これによって導電部30がウエットエッチングされないようにすることができるので、導電部30の損傷を防止し、高品質の貫通電極を形成することができる。また、半導体装置の製造方法に関して、歩留まりの向上を図ることができる。また、例えば長時間又は高濃度下でウエットエッチングすることができ、導電部30を損傷させることなく、半導体基板10のエッチング量を多くすることができるので、エッチング加工性に優れている。さらに、導電部30はその材料又はエッチャントの選択によらず、ウエットエッチングされないようになっているので、導電部30又はエッチャントの材料選択の自由度を高めることができる。
図11に示すように、半導体基板10の第2の面21から導電部30を露出させる。まず、樹脂層28を除去する。これによって絶縁層29を露出させてもよい。樹脂層28の除去は、例えば所定の溶剤を使用して樹脂を溶かしてもよい。
その後、半導体基板10を第2の面21からドライエッチングしてもよい。ドライエッチングによって、絶縁層28で覆われた状態で導電部30を突出させてもよいし、絶縁層28から露出するように導電部30を突出させてもよい。エッチングは、半導体基板(例えばSi)10に対するエッチング量が絶縁層(例えばSiO2)29に対するエッチング量よりも多くなる性質のエッチャントによって行ってもよい。エッチャントは、SF6又はCF4又はCl2ガスであってもよい。なお、可能であれば、ドライエッチングによって樹脂層28を除去してもよい。
以上の工程により、半導体基板10の第2の面21から導電部30を露出(例えば突出)させることができる。導電部30は、半導体基板10の第1及び第2の面20,21の貫通電極となっている。本実施の形態では、貫通電極の損傷を防止することができる。
図12に示すように、半導体基板10が半導体ウエハである場合、それぞれの集積回路12(図1参照)に対応して凹部22などを形成し、半導体基板10を切断(例えばダイシング)してもよい。切断には、カッタ(例えばダイサ)38又はレーザ(例えばCOレーザ、YAGレーザなど)を使用してもよい。こうして、半導体基板10を複数の半導体チップ40に個片にすることができる。
図13に示すように、複数の半導体装置(例えば半導体チップ40を含む)を積層し、導電部30(及びろう材36)を通してそれぞれの電気的接続を図ってもよい。本実施の形態は、このような3次元実装を行うときに効果的である。図13に示す例では、半導体装置は、複数の半導体チップ40を有する。第1の面20の方向に最も外側(図13では最も下)に位置する半導体チップ40は、外部端子(例えばハンダボール)42を有する。外部端子42は、応力緩和層(例えば樹脂層)44上に形成された配線46上に設けられている。配線46は、第1の面20側で導電部30に電気的に接続されている。
図14は、本実施の形態の変形例を説明する図である。本変形例では、樹脂層50を凹部22の底面及び底面から連続するように内壁面に設ける。その場合、樹脂層50によって凹部22を埋めずに、樹脂層50の内側に凹部を形成する。図14に示すように、樹脂層50は、凹部22の内壁面(半導体基板10の部分)の全部を覆ってもよいし、一部(凹部22の底面に近い部分)のみを覆ってもよい。樹脂層50は、凹部22の内面の全部を覆うように設けてもよい。本変形例によれば、上述の実施の形態による効果を有するとともに、樹脂層50が凹部22の高さ方向に導電部30(及び絶縁層29)を覆っているので、ウエットエッチング工程において、半導体基板10の第2の面21から導電部30をより高く突出させることができる。なお、その他の詳細は、上述した内容を適用することができる。
図15は、本実施の形態の他の変形例を説明する図である。本変形例では、凹部22の少なくとも底面(図15では底面及びそれに連続する内壁面)に樹脂層52を設けた後、凹部22の樹脂層52よりも内側に導電部30を形成する。本変形例では、上述の絶縁層29は形成しない。言い換えれば、凹部22の内側に形成する絶縁層を樹脂で形成する。樹脂層52によって凹部22を埋めずに、樹脂層52の内側に凹部を形成する。導電部30と半導体基板10の絶縁を図るためには、樹脂層28を凹部22の内面(底面及び内壁面)の全部を覆うように設ける。本変形例によれば、上述の変形例による効果を有するとともに、上述の絶縁層29の形成工程を省略することができるので、製造プロセスの簡略化を図ることができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図2は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図3は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図4は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図5は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図6は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図7は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図8は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図9は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図10は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図11は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図12は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図13は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図14は、本発明の実施の形態の変形例を説明する図である。 図15は、本発明の実施の形態の他の変形例を説明する図である。
符号の説明
10…半導体基板 12…集積回路 14…電極 16…パッシベーション膜
18…パッシベーション膜 20…第1の面 21…第2の面 22…凹部
28…樹脂層 29…絶縁層 30…導電部 50…樹脂層 52…樹脂層

Claims (7)

  1. (a)集積回路が形成された半導体基板に第1の面から凹部を形成すること、
    (b)前記凹部の底面のみに樹脂層を設け、さらに、前記凹部の前記樹脂層よりも内側に前記樹脂層よりもウエットエッチングされやすい絶縁層を形成すること、
    (c)前記凹部の前記絶縁層よりも内側に導電部を形成すること、
    (d)ウエットエッチングすることによって、前記半導体基板の前記第1の面とは反対側の第2の面から前記樹脂層及び前記絶縁層を露出させること、
    (e)ウエットエッチング以外の工程により前記樹脂層及び前記絶縁層を除去することによって、前記半導体基板の前記第2の面から前記導電部を露出させること、
    を含む半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記(b)工程で、前記絶縁層を、前記凹部の前記樹脂層上及び前記凹部の内壁面に連続するように設ける半導体装置の製造方法。
  3. 請求項1又は請求項2記載の半導体装置の製造方法において、
    前記(b)工程で、前記樹脂層の材料を、液滴吐出方式によって設ける半導体装置の製造方法。
  4. 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
    前記(d)工程前に、
    前記半導体基板を前記第2の面から研磨することをさらに含む半導体装置の製造方法。
  5. 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
    前記(e)工程で、前記半導体基板を前記第2の面からドライエッチングする半導体装置の製造方法。
  6. 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
    前記半導体基板には、複数の前記集積回路が形成され、それぞれの前記集積回路に対応して前記凹部を形成し、
    前記半導体基板を切断することをさらに含む半導体装置の製造方法。
  7. 請求項1から請求項6のいずれかに記載の方法によって製造された複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることをさらに含む半導体装置の製造方法。
JP2004004003A 2004-01-09 2004-01-09 半導体装置の製造方法 Expired - Fee Related JP3698160B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004004003A JP3698160B2 (ja) 2004-01-09 2004-01-09 半導体装置の製造方法
US11/030,165 US7375007B2 (en) 2004-01-09 2005-01-07 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004004003A JP3698160B2 (ja) 2004-01-09 2004-01-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005197568A JP2005197568A (ja) 2005-07-21
JP3698160B2 true JP3698160B2 (ja) 2005-09-21

Family

ID=34737176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004004003A Expired - Fee Related JP3698160B2 (ja) 2004-01-09 2004-01-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7375007B2 (ja)
JP (1) JP3698160B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
DE102007039754A1 (de) * 2007-06-22 2008-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Substraten
JP2010177541A (ja) * 2009-01-30 2010-08-12 Pre-Tech At:Kk Siウェーハの加工ダメージ除去方法
FR2978610A1 (fr) * 2011-07-28 2013-02-01 St Microelectronics Crolles 2 Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
JP5696647B2 (ja) * 2011-11-18 2015-04-08 富士通株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607148A (ja) 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JP2940041B2 (ja) 1990-01-12 1999-08-25 日本電気株式会社 多層構造半導体装置の製造方法
JP3792954B2 (ja) 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
JP2002076308A (ja) 2000-08-31 2002-03-15 Fujitsu Ltd 半導体装置およびその製造方法
JP4651169B2 (ja) * 2000-08-31 2011-03-16 富士通株式会社 半導体装置及びその製造方法
JP4408006B2 (ja) 2001-06-28 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP2003076111A (ja) 2001-09-07 2003-03-14 Ricoh Co Ltd 画像形成装置
JP3895987B2 (ja) 2001-12-27 2007-03-22 株式会社東芝 半導体装置およびその製造方法
EP1391923B1 (en) * 2002-03-19 2012-05-09 Seiko Epson Corporation Manufacturing method of semiconductor device
ATE358893T1 (de) 2002-03-19 2007-04-15 Scheuten Glasgroep Bv Selbstjustierende serienverschaltung von dünn- und dickschichten und verfahren zur herstellung
JP4110390B2 (ja) 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7375007B2 (en) 2008-05-20
JP2005197568A (ja) 2005-07-21
US20050153479A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
JP4129643B2 (ja) 半導体装置の製造方法
JP4110390B2 (ja) 半導体装置の製造方法
CN100367452C (zh) 半导体装置及其制造方法
CN100438022C (zh) 半导体装置及其制造方法、电路基板及电子机器
JP3918935B2 (ja) 半導体装置の製造方法
US7138710B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP4492196B2 (ja) 半導体装置の製造方法、回路基板、並びに電子機器
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
JP2004297019A (ja) 半導体装置、回路基板及び電子機器
JP3690407B2 (ja) 半導体装置の製造方法
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
CN112447641A (zh) 半导体器件
JP3698160B2 (ja) 半導体装置の製造方法
JP2004343088A (ja) 半導体装置及びその製造方法
JP2004281793A (ja) 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2005310816A (ja) 半導体装置および半導体装置の製造方法、回路基板、並びに電子機器
JP7556505B2 (ja) 半導体装置及びその製造方法
JP4324768B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4019985B2 (ja) 半導体装置の製造方法、回路基板、及び電子機器
JP2004281982A (ja) 半導体装置及びその製造方法
JP2005210048A (ja) 半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004221350A (ja) 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2008034704A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3698160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees