JP3649039B2 - 電源装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電源装置に関するものである。
【０００２】
【従来の技術】
図４２に従来の電源装置の回路図を示す。この電源装置は、交流電源ＡＣの電源電圧を整流する整流回路１と、整流回路１の低電位側の出力端子にカソードが接続された充電用のダイオードＤ１と、整流回路１の高電位側の出力端子とダイオードＤ１のアノードとの間に接続された電界効果トランジスタ（以下、ＭＯＳＦＥＴと略す）よりなるスイッチング素子Ｑ１，Ｑ２の直列回路と、ダイオードＤ１と並列に接続された充電用のコンデンサＣ４と、整流回路１の出力端子とダイオードＤ１との接続点に一端が接続された直流カット用のコンデンサＣ１と、スイッチング素子Ｑ１，Ｑ２の接続点とコンデンサＣ１の他端との間に接続された負荷回路４と、整流回路１の脈流電圧を部分平滑する部分平滑回路３と、スイッチング素子Ｑ１，Ｑ２をオン／オフさせる制御信号を発生する制御用ＩＣ１０と、制御用ＩＣ１０の制御信号に応じてスイッチング素子Ｑ１，Ｑ２を駆動する駆動用ＩＣ１１とを備えており、スイッチング素子Ｑ１，Ｑ２などから所謂ハーフブリッジ型のインバータ回路２が構成される（例えば特開平８−２５１９４２号公報参照）。
【０００３】
ここで、負荷回路４は、スイッチング素子Ｑ１，Ｑ２の接続点とコンデンサＣ１の他端との間に一次巻線Ｐが接続されたリーケージトランスＬＴと、リーケージトランスＬＴの二次巻線Ｓの両端間に接続された直流カット用コンデンサＣ２及び放電灯Ｌａの直列回路と、放電灯Ｌａに並列接続された共振用コンデンサＣ３とで構成される。
【０００４】
また、部分平滑回路３は、スイッチング素子Ｑ１，Ｑ２の直列回路と並列に接続された平滑コンデンサＣ５、チョッパ用チョークＬ１及び放電用ダイオードＤ２の直列回路と、スイッチング素子Ｑ１，Ｑ２の直列回路と並列に接続されたコンデンサＣ８と、チョッパ用チョークＬ１及びダイオードＤ２の接続点とスイッチング素子Ｑ１，Ｑ２の接続点との間に接続された充電用ダイオードＤ３と、平滑コンデンサＣ５及びチョッパ用チョークＬ１の直列回路と並列に接続されたダイオードＤ４とで構成され、低電位側のスイッチング素子Ｑ２と共に所謂降圧チョッパ回路を構成している。
【０００５】
この電源装置の動作を以下に簡単に説明する。駆動用ＩＣ１１は、制御用ＩＣ１０の発生したパルス信号に基づいて、所定のパルス幅を有する所定周波数の駆動信号をスイッチング素子Ｑ１，Ｑ２のゲートに出力し、スイッチング素子Ｑ１，Ｑ２を所定周波数で交互にオン・オフさせる。
【０００６】
まず、部分平滑回路３の動作を説明する。部分平滑回路３では、スイッチング素子Ｑ２がオンになると、交流電源ＡＣ→整流回路１→平滑コンデンサＣ５→チョッパ用チョークＬ１→ダイオードＤ３→スイッチング素子Ｑ２→ダイオードＤ１→整流回路１→交流電源ＡＣの経路で電流が流れて、チョッパ用チョークＬ１にエネルギが蓄積される。
【０００７】
その後、スイッチング素子Ｑ２がオフになり、スイッチング素子Ｑ１がオンになると、チョッパ用チョークＬ１に蓄積されたエネルギにより、チョッパ用チョークＬ１→ダイオードＤ４→平滑コンデンサＣ５→チョッパ用チョークＬ１の経路と、チョッパ用チョークＬ１→ダイオードＤ３→スイッチング素子Ｑ１の寄生ダイオード→コンデンサＣ５→チョッパ用チョークＬ１の経路とで回生電流が流れる。尚、部分平滑回路３の平滑動作は、整流回路１の脈流電圧が平滑コンデンサＣ５の両端電圧よりも高い期間のみで行われ、この平滑動作が行われる期間では、包絡線が脈流電圧に比例したような波形になる入力電流が流れる。而して、平滑コンデンサＣ５の両端間には、整流回路１の脈流電圧を部分的に平滑したような、脈流電圧のピーク値よりも低い電圧を得ることができる。
【０００８】
次にインバータ回路２の動作を説明する。インバータ回路２では、スイッチング素子Ｑ１がオンになると、平滑コンデンサＣ５に充電された電荷が、平滑コンデンサＣ５→スイッチング素子Ｑ１→リーケージトランスＬＴ→コンデンサＣ１→コンデンサＣ４→ダイオードＤ２→チョッパ用チョークＬ１→平滑コンデンサＣ５の経路で放出され、コンデンサＣ１，Ｃ４が充電される。そして、整流回路１の出力電圧とコンデンサＣ４の両端電圧との和が、部分平滑回路３に発生する電圧を上回ると、交流電源ＡＣ→整流回路１→スイッチング素子Ｑ１→リーケージトランスＬＴ→コンデンサＣ１→整流回路１→交流電源ＡＣの経路で入力電流が引き込まれ、リーケージトランスＬＴにエネルギが蓄積される。
【０００９】
その後、スイッチング素子Ｑ１がオフになり、スイッチング素子Ｑ２がオンになると、リーケージトランスＬＴ→コンデンサＣ１→整流回路１→交流電源ＡＣ→整流回路１→コンデンサＣ８→スイッチング素子Ｑ２の寄生ダイオード→リーケージトランスＬＴの経路で回生電流が流れるとともに、直流カット用のコンデンサＣ１を電源として、コンデンサＣ１→リーケージトランスＬＴ→スイッチング素子Ｑ２→コンデンサＣ４→コンデンサＣ１の経路で電流が流れる。ここで、コンデンサＣ４に充電された電荷が放出され略０になると、コンデンサＣ１→リーケージトランスＬＴ→スイッチング素子Ｑ２→ダイオードＤ１→コンデンサＣ１の経路で電流が流れる。さらにスイッチング素子Ｑ２がオフになり、スイッチング素子Ｑ１がオンになると、リーケージトランスＬＴ→スイッチング素子Ｑ１の寄生ダイオード→コンデンサＣ８→ダイオードＤ１→コンデンサＣ１→リーケージトランスＬＴの経路で電流が流れる。
【００１０】
尚、一連の動作で流れる電流は、リーケージトランスＬＴの漏れインダクタンスとコンデンサＣ３と放電灯Ｌａとの共振動作による共振電流が、リーケージトランスＬＴの巻線比に応じて一次側に流れるものであり、リーケージトランスＬＴの一次側に流れる共振電流の一部は、交流電源ＡＣから引き込まれる入力電流となっている。すなわち、インバータ回路２と部分平滑回路３とにより入力電流が引き込まれる期間を設けており、整流回路１の脈流電圧が高い期間では部分平滑回路３によって、整流回路１の脈流電圧が低い期間ではインバータ回路２によって入力電流歪みを改善している。
【００１１】
また、上述した図４２の電源装置において、制御用ＩＣ１０及び駆動用ＩＣ１１の代わりに、駆動用のカレントトランスＣＴを設けた電源装置も提供されており、この電源装置では、図４３に示すように、スイッチング素子Ｑ１，Ｑ２の接続点とリーケージトランスＬＴとの間にカレントトランスＣＴの一次巻線ｎ１１を接続するとともに、スイッチング素子Ｑ１のゲート・ソース間にインピーダンス要素Ｚ１を介して一次巻線ｎ１１に磁気結合された補助巻線ｎ１２を接続し、スイッチング素子Ｑ２のゲート・ソース間にインピーダンス要素Ｚ２を介して一次巻線ｎ１１に磁気結合された補助巻線ｎ１３を接続している。本回路では、電源を投入すると図示しない起動回路によってスイッチング素子Ｑ１，Ｑ２が自励発振を開始する。尚、インバータ回路２や部分平滑回路３の動作は上述した図４２の回路と同様であるので、その説明は省略する。
【００１２】
【発明が解決しようとする課題】
上述した電源装置の内、前者の電源装置ではスイッチング素子Ｑ１，Ｑ２のオン／オフを制御するための制御用ＩＣ１０、駆動用ＩＣ１１が必要になり、特にスイッチング素子Ｑ１，Ｑ２を駆動する駆動用ＩＣ１１には高耐圧の素子を用いる必要があるからコストアップとなるという問題があった。また、前者の電源装置は所謂他励式のインバータ回路２であり、スイッチング素子Ｑ１，Ｑ２に流れる共振電流の位相と無関係に、スイッチング素子Ｑ１，Ｑ２が発振動作するため、共振電流の位相が進相モードとなって、スイッチング素子Ｑ１，Ｑ２が同時にオンする虞があり、スイッチング素子Ｑ１，Ｑ２が同時にオンするとスイッチング素子Ｑ１，Ｑ２に過大なストレスが印加されるという問題があった。
【００１３】
また、後者の電源装置では、制御用ＩＣ１０や駆動用ＩＣ１１は不要であるが、スイッチング素子Ｑ１，Ｑ２を自励発振させるためのカレントトランスＣＴが別途必要となり、コストアップとなるという問題があった。
【００１４】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、製造コストを低減し、且つ、スイッチング素子に過大なストレスが印加されるのを防止した電源装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、交流電源の電源電圧を整流する整流回路と、整流回路の出力端子間に第１の充電用ダイオードを介して接続された第１及び第２のスイッチング手段の直列回路を有し直流電圧を高周波電圧に変換するインバータ回路と、第１の充電用ダイオードと並列に接続された充電用コンデンサと、整流回路の出力端子及び充電用ダイオードの接続点と第１及び第２のスイッチング手段の接続点との間に直流カット用コンデンサを介して接続された負荷回路と、整流回路の脈流電圧を部分的に平滑してインバータ回路に供給する部分平滑回路とを備えた電源装置において、上記負荷回路は、一次巻線が上記直流カット用コンデンサと直列に接続されたリーケージトランスと、リーケージトランスの２次巻線に接続された負荷と、負荷に並列接続され負荷及びリーケージトランスの漏れインダクタンスと共に共振回路を構成する共振用コンデンサとを備えており、リーケージトランスの１次側には第１及び第２のスイッチング手段をそれぞれ駆動するための第１及び第２の駆動巻線が設けられて、第１及び第２の駆動巻線の一端がそれぞれ第１及び第２のスイッチング手段の制御端子に接続され、且つ、上記部分平滑回路は、第１及び第２のスイッチング手段の直列回路と並列に接続された平滑コンデンサ及び平滑コンデンサの放電電流を流す放電用ダイオードの直列回路と、第１及び第２のスイッチング手段の直列回路と並列に接続された第１のコンデンサと、第１又は第２のスイッチング手段の内の何れか一方を介して平滑コンデンサに充電電流を流す第２の充電用ダイオードと、平滑コンデンサの充電経路に挿入されたチョッパ用チョークとを有する降圧チョッパ回路から構成され、上記チョッパ用チョークを、リーケージトランスの一次巻線又は二次巻線の内の何れか一方で構成したことを特徴とする。
【００１６】
この発明によれば、負荷回路を構成するリーケージトランスに設けた第１及び第２の駆動巻線によって、第１及び第２のスイッチング手段を自励発振させる回路を構成しているので、別途第１及び第２のスイッチング手段をオンオフさせるための他励式の制御回路を設けたり、負荷回路を構成するリーケージトランスとは別に第１及び第２のスイッチング手段を自励発振させるためのカレントトランスを設ける必要がなく、第１及び第２のスイッチング手段をオン／オフさせる回路の部品数を減らして、コストダウンを図ることができ、且つ、第１及び第２のスイッチング手段は自励発振しているので、進相モードとなって第１及び第２のスイッチング手段が同時にオンすることはなく、第１及び第２のスイッチング手段に過大なストレスが加わるのを防止できる。しかも、降圧チョッパ回路の動作により、整流回路の出力電圧と充電用コンデンサの両端電圧との和が平滑コンデンサの両端電圧よりも低い期間では、整流回路から入力電流が引き込まれ平滑コンデンサが充電されるので、入力電流の波形歪みを改善することができ、且つインバータ回路のスイッチング手段により降圧チョッパ回路のスイッチング手段を兼用しているので、部品数を減らし てコストダウンを図ることができる。そのうえリーケージトランスの巻線でチョッパ用チョークを兼用することにより、部品数が減り、さらにコストダウンを図ることができる。
【００１７】
請求項２の発明では、請求項１の発明において、第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、第１及び第２の駆動巻線は各スイッチング素子の制御端子と一方の出力端子との間にそれぞれ接続され、各スイッチング素子の制御端子と一方の出力端子との間には第１及び第２のインダクタがそれぞれ接続されたことを特徴とし、整流回路の脈流電圧の山部と谷部とでは部分平滑回路の出力が異なるので、第１及び第２の駆動巻線に発生する電圧信号が異なり、第１及び第２のスイッチング手段のオン期間すなわちスイッチング周波数が変化するが、各スイッチング手段の制御端子と一方の出力端子との間に第１及び第２のインダクタを接続することによって、各スイッチング手段の制御端子に入力された電圧信号を指数関数的に減衰させることができ、脈流電圧の山部と谷部とで両スイッチング手段のオン期間の差、すなわちスイッチング周波数の差を小さくでき、負荷電流のリップルを低減することができる。
【００１８】
請求項３の発明では、請求項２の発明において、第１及び第２の駆動巻線と各スイッチング素子の制御端子との間にそれぞれ第２及び第３のコンデンサが接続されたことを特徴とし、第１のインダクタ及び第２のコンデンサと、第２のインダクタ及び第３のコンデンサとがそれぞれ共振回路を構成し、各スイッチング手段の制御端子に入力された電圧信号によって共振回路が共振動作するから、各スイッチング手段の制御端子に略正弦波状の電圧信号を印加することができ、脈流電圧の山部と谷部とで両スイッチング手段のオン期間の差、すなわちスイッチング周波数の差を小さくでき、負荷電流のリップルを低減することができる。しかも、制御端子に印加される電圧信号を略正弦波状とすることにより、電圧信号の立ち下がりが急峻になり、スイッチング素子がオンからオフに移行する時間が短くなるので、スイッチングロスを低減することができる。
【００１９】
請求項４の発明では、請求項１の発明において、第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、第１及び第２の駆動巻線は各スイッチング素子の制御端子と一方の出力端子との間にそれぞれ接続されており、各スイッチング素子の制御端子に入力される入力信号の電圧値を積分する積分回路と、積分回路の出力電圧が所定の電圧値に達すると各スイッチング素子をオフさせる制御回路とを各スイッチング素子にそれぞれ設けたことを特徴とし、積分回路で制御端子に入力される電圧信号を積分し、その積分値が所定の電圧値に達すると制御回路が各スイッチング素子をオフさせているので、脈流電圧の山部と谷部とで各スイッチング素子のオン期間、すなわちスイッチング周波数を略一定にすることができ、負荷電流のリップルを低減することができる。しかも積分回路は電源変動の影響を受けにくいから、電源変動によってスイッチング周波数が変化するのを抑制することができる。
【００２０】
請求項５の発明では、請求項４の発明において、上記負荷は予熱用の電極を有する放電灯からなり、低圧側のスイッチング素子に設けられた積分回路に、予熱時に積分回路の時定数を変化させて放電灯に予熱電流を流す時定数可変手段を設けたことを特徴とし、予熱時に時定数可変手段が積分回路の時定数を変化させることによって、各スイッチング素子のオン期間を変化させて放電灯に予熱電流を流すことができ、各スイッチング素子をオン／オフさせるための回路に予熱電流を流す機能を付加しているので、予熱電流を流すための回路を少ない部品で実現でき、コストダウンを図ることができる。
【００２１】
請求項６の発明では、請求項４の発明において、上記負荷は放電灯からなり、低圧側のスイッチング素子に設けられた制御回路に放電灯の寿命末期を検出する寿命末期検出手段を設け、寿命末期検出手段が放電灯の寿命末期を検出すると制御回路がスイッチング素子のスイッチング動作を停止させることを特徴とし、寿命末期検出手段が放電灯の寿命末期を検出すると、制御回路がスイッチング素子のスイッチング動作を停止させているので、スイッチング素子に過大なストレスがかかるのを防止することができ、制御回路に寿命末期検出手段を付加することによって、寿命末期時に回路素子を保護する回路を少ない部品数で実現でき、コストダウンを図ることができる。
【００２２】
請求項７の発明では、請求項１の発明において、第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、リーケージトランスの二次側には第１及び第２のスイッチング手段をそれぞれ駆動するための第３及び第４の駆動巻線が設けられ、第１及び第２のスイッチング手段の制御端子と一方の出力端子との間には、第１及び第３の駆動巻線の直列回路と第２及び第４の駆動巻線の直列回路がそれぞれ接続されたことを特徴とし、リーケージトランスの一次側と二次側に発生した電圧信号を合成して、各スイッチング手段の制御端子に印加しており、リーケージトランスの二次側には共振電圧に比例した電圧が発生するので、制御端子に印加される電圧信号の波形を正弦波に近づけることができ、リーケージトランスの一次側に発生した電圧のみを各スイッチング手段の制御端子に印加する場合に比べて、脈流電圧の山部と谷部とで各スイッチング手段のオン時間の差すなわちスイッチング周波数の差が小さくなり、負荷電流のリップル値を低減でき、且つ、制御端子に印加される電圧信号の立ち下がりが急峻になるから、スイッチング素子がオンからオフに移行する時間が短くなり、スイッチングロスを低減できる。
【００２３】
請求項８の発明では、請求項２乃至７の何れか１つの発明において、上記電圧駆動型のスイッチング素子はＭＯＳ型電界効果トランジスタからなることを特徴とし、望ましい実施態様である。
【００２４】
請求項９の発明では、請求項１乃至８の何れか１つの発明において、上記整流回路は、第１乃至第４のダイオードがブリッジ接続されたダイオードブリッジと、ダイオードブリッジの直流出力端に順方向に接続された第５のダイオードからなることを特徴とし、望ましい実施態様である。
【００２５】
【発明の実施の形態】
本発明の実施の形態を図面を参照して説明する。
【００２６】
（参考例１）
図１に本発明に係る電源装置の参考例１の回路図を示す。この電源装置は、フィルタ回路５を介して入力された交流電源ＡＣの電源電圧を全波整流する整流回路１と、整流回路１の低電位側の出力端子にカソードが接続された第１の充電用ダイオードＤ１と、整流回路１の高電位側の出力端子とダイオードＤ１のアノードとの間に接続された第１及び第２のスイッチング手段たるスイッチング素子Ｑ１，Ｑ２の直列回路と、ダイオードＤ１と並列に接続された充電用コンデンサＣ４と、整流回路１の出力端子とダイオードＤ１との接続点に一端が接続された直流カット用のコンデンサＣ１と、スイッチング素子Ｑ１，Ｑ２の接続点とコンデンサＣ１の他端との間に接続された負荷回路４と、整流回路１の脈流電圧を部分平滑する部分平滑回路３とを備えており、スイッチング素子Ｑ１，Ｑ２は電圧駆動型のスイッチング素子（例えば、ＭＯＳＦＥＴ）から構成される。
【００２７】
ここで、負荷回路４は、スイッチング素子Ｑ１，Ｑ２の接続点とコンデンサＣ１の他端との間に一次巻線Ｐが接続されたリーケージトランスＬＴと、リーケージトランスＬＴの二次巻線Ｓの両端間に接続された直流カット用コンデンサＣ２及び負荷たる放電灯Ｌａの直列回路と、放電灯Ｌａに並列接続された共振用コンデンサＣ３とを備え、リーケージトランスＬＴの漏れインダクタンスと放電灯Ｌａと共振用コンデンサＣ３などから共振回路が構成される。また、スイッチング素子Ｑ１，Ｑ２などから所謂ハーフブリッジ型のインバータ回路２を構成している。
【００２８】
ここで、スイッチング素子Ｑ１のゲート・ソース間には抵抗Ｒ１を介して、リーケージトランスＬＴの一次側に磁気結合された第１の駆動巻線ｎ１が接続され、スイッチング素子Ｑ２のゲート・ソース間には抵抗Ｒ２を介して、リーケージトランスＬＴの一次側に磁気結合された第２の駆動巻線ｎ２が接続されている。尚、一次巻線Ｐと駆動巻線ｎ１とは極性が同じであり、一次巻線Ｐと駆動巻線ｎ２とは極性が逆である。
【００２９】
次に、この電源装置の動作を図２（ａ）（ｂ）及び図３（ａ）〜（ｆ）を参照して説明する。尚、図２（ａ）は部分平滑回路３の出力電圧であり、図２（ｂ）はリーケージトランスＬＴの一次巻線Ｐの両端電圧である。また、図３（ａ）〜（ｆ）中の矢印や電流の流れる経路を示しており、図３（ａ）〜（ｆ）では抵抗Ｒ１，Ｒ２をインピーダンス要素Ｚ１，Ｚ２として図示している。
【００３０】
電源が投入されると図示しない起動回路がスイッチング素子Ｑ１をオンして、図３（ａ）に示すように、部分平滑回路３からスイッチング素子Ｑ１→リーケージトランスＬＴ→コンデンサＣ１→コンデンサＣ４→部分平滑回路３の経路で電流が流れ、コンデンサＣ１，Ｃ４が充電される。この時、コンデンサＣ１の両端間には略一定の電圧が発生し、コンデンサＣ１の両端電圧とリーケージトランスＬＴの一次巻線Ｐの両端電圧との和が部分平滑回路３の出力電圧と略等しくなるので、リーケージトランスＬＴの一次巻線Ｐには、スイッチング素子Ｑ１のオン状態が維持される向きの電圧が印加され、スイッチング素子Ｑ１がオンになる。
【００３１】
ここで、コンデンサＣ４の両端電圧が増加し、整流回路１の出力電圧とコンデンサＣ４の両端電圧との和が、部分平滑回路３の発生する電圧を上回ると、図３（ｂ）に示すように、交流電源ＡＣ→フィルタ回路５→整流回路１→スイッチング素子Ｑ１→リーケージトランスＬＴ→コンデンサＣ１→整流回路１→フィルタ回路５→交流電源ＡＣの経路で入力電流が流れ、リーケージトランスＬＴにエネルギが蓄積される。
【００３２】
その後、リーケージトランスＬＴの一次側のインピーダンスが減少し、リーケージトランスＬＴの一次側に設けられた駆動巻線ｎ１に発生する電圧が、スイッチング素子Ｑ１のスレッショルド電圧以下になると、スイッチング素子Ｑ１がオフになる。
【００３３】
スイッチング素子Ｑ１がオフになると、図３（ｃ）に示すように、リーケージトランスＬＴ→コンデンサＣ１→整流回路１→フィルタ回路５→交流電源ＡＣ→フィルタ回路５→整流回路１→部分平滑回路３→スイッチング素子Ｑ２の寄生ダイオード→リーケージトランスＬＴの経路で回生電流が流れるため、スイッチング素子Ｑ２のドレイン・ソース間電圧は略０Ｖとなり、リーケージトランスＬＴの一次側にはコンデンサＣ１の両端電圧と同電位を維持しようとする方向に電圧が発生するので、スイッチング素子Ｑ２をオンにする電圧が駆動巻線ｎ２の両端間に発生し、スイッチング素子Ｑ２がオンになる。
【００３４】
スイッチング素子Ｑ２がオンになると、コンデンサＣ１に充電された電荷が放出され、コンデンサＣ１→リーケージトランスＬＴ→スイッチング素子Ｑ２→コンデンサＣ４→コンデンサＣ１の経路で電流が流れる（図３（ｄ）参照）。この時、コンデンサＣ４に充電された電荷が放出され、コンデンサＣ４の両端電圧が略０Ｖになると、コンデンサＣ１→リーケージトランスＬＴ→スイッチング素子Ｑ２→ダイオードＤ１→コンデンサＣ１の経路で電流が流れる（図３（ｅ）参照）。
【００３５】
その後、リーケージトランスＬＴの一次側のインピーダンスが低下し、駆動巻線ｎ２で発生する電圧が、スイッチング素子Ｑ２のスレッショルド電圧以下になると、スイッチング素子Ｑ２はオフになる。スイッチング素子Ｑ２がオフになると、図３（ｆ）に示すように、リーケージトランスＬＴ→スイッチング素子Ｑ１の寄生ダイオード→部分平滑回路３→ダイオードＤ１→コンデンサＣ１→リーケージトランスＬＴの経路で回生電流が流れるため、スイッチング素子Ｑ１のドレイン・ソース間電圧は略０Ｖとなる。ここで、リーケージトランスＬＴの一次巻線Ｐに発生する電圧とコンデンサＣ１の両端電圧との和の電圧が、部分平滑回路３に発生する電圧と略等しくなるような極性の電圧がリーケージトランスＬＴの一次巻線Ｐに発生するので、駆動巻線ｎ１にスイッチング素子Ｑ１をオンにするような電圧が発生し、スイッチング素子Ｑ１がオンになる。以上のような一連の動作を繰り返すことによって、スイッチング素子Ｑ１，Ｑ２が自励発振する。
【００３６】
このように、本参考例の電源装置では、共振回路を構成するリーケージトランスＬＴを利用し、リーケージトランスＬＴの一次側にスイッチング素子Ｑ１，Ｑ２をそれぞれ駆動するための駆動巻線ｎ１，ｎ２を設けているので、従来の電源装置のようにスイッチング素子Ｑ１，Ｑ２の駆動回路や駆動用のカレントトランスを別途設けた場合に比べて、スイッチング素子Ｑ１，Ｑ２をオン／オフさせる回路の構成を簡単にでき、製造コストを低減することができる。また、本参考例の電源装置では、スイッチング素子Ｑ１，Ｑ２の内の一方がオフになって、その回生電流が流れると、他方のスイッチング素子Ｑ１，Ｑ２がオンになっているので、スイッチング素子Ｑ１，Ｑ２が同時にオンになることはなく、スイッチング素子Ｑ１，Ｑ２に過大なストレスがかかることはない。
【００３７】
（参考例２）
図６に参考例２の電源装置の回路図を示す。この電源装置では、参考例１の電源装置において、部分平滑回路３を、スイッチング素子Ｑ１，Ｑ２の直列回路と並列に接続された平滑コンデンサＣ５、チョッパ用チョークＬ１及び放電用ダイオードＤ２の直列回路と、スイッチング素子Ｑ１，Ｑ２の直列回路と並列に接続されたコンデンサＣ８と、チョッパ用チョークＬ１及びダイオードＤ２の接続点とスイッチング素子Ｑ１，Ｑ２の接続点との間に接続された充電用ダイオードＤ３とで構成しており、低電位側のスイッチング素子Ｑ２と共に所謂降圧チョッパ回路を構成している。尚、部分平滑回路３以外の構成は参考例１の電源装置と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００３８】
次に、この電源装置の動作について以下に簡単に説明する。尚、インバータ回路２の動作は参考例１と同様であるので、その説明は省略する。
【００３９】
部分平滑回路３では、スイッチング素子Ｑ２がオンになると、交流電源ＡＣ→フィルタ回路５→整流回路１→平滑コンデンサＣ５→チョッパ用チョークＬ１→ダイオードＤ３→スイッチング素子Ｑ２→ダイオードＤ１→整流回路１→フィルタ回路５→交流電源ＡＣの経路で電流が流れて、チョッパ用チョークＬ１にエネルギが蓄積される。
【００４０】
その後、スイッチング素子Ｑ２がオフになり、スイッチング素子Ｑ１がオンになると、チョッパ用チョークＬ１に蓄積されたエネルギにより、チョッパ用チョークＬ１→ダイオードＤ３→スイッチング素子Ｑ１の寄生ダイオード→コンデンサＣ５→チョッパ用チョークＬ１の経路で電流が流れる。而して、平滑コンデンサＣ５の両端間には、整流回路１の脈流電圧を部分的に平滑したような、脈流電圧のピーク値よりも低い電圧を得ることができる。尚、部分平滑回路３の平滑動作は、整流回路１の脈流電圧が平滑コンデンサＣ５の両端電圧よりも高い期間のみで行われ、この平滑動作が行われる期間では、包絡線が脈流電圧に比例したような波形になる入力電流が流れる。
【００４１】
（実施形態１）
図７に本実施形態の電源装置の回路図を示す。本実施形態では、参考例１の電源装置において、部分平滑回路３を、スイッチング素子Ｑ１，Ｑ２の直列回路と並列に接続された平滑コンデンサＣ５及び放電用ダイオードＤ２の直列回路と、スイッチング素子Ｑ１，Ｑ２の直列回路と並列に接続されたコンデンサＣ８と、平滑コンデンサＣ５及びダイオードＤ２の接続点にアノードが接続されるとともに、リーケージトランスＬＴの一次巻線Ｐ及びコンデンサＣ１の接続点にカソードが接続された充電用ダイオードＤ３とで構成しており、リーケージトランスＬＴの一次巻線Ｐ及び低電位側のスイッチング素子Ｑ２と共に所謂降圧チョッパ回路を構成している。本実施形態の電源装置では、リーケージトランスＬＴの一次巻線をチョッパ用チョークと兼用しているので、参考例２の電源装置に比べて部品数を少なくでき、さらにコストダウンを図ることができる。尚、部分平滑回路３以外の構成は参考例１の電源装置と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００４２】
次に、この電源装置の動作について以下に簡単に説明する。尚、インバータ回路２の動作は参考例１と同様であるので、その説明は省略する。
【００４３】
部分平滑回路３では、スイッチング素子Ｑ２がオンになると、交流電源ＡＣ→フィルタ回路５→整流回路１→平滑コンデンサＣ５→ダイオードＤ３→リーケージトランスＬＴの一次巻線Ｐ→スイッチング素子Ｑ２→ダイオードＤ１→整流回路１→フィルタ回路５→交流電源ＡＣの経路で電流が流れて、リーケージトランスＬＴの一次巻線Ｐにエネルギが蓄積される。
【００４４】
その後、スイッチング素子Ｑ２がオフになり、スイッチング素子Ｑ１がオンになると、リーケージトランスＬＴの一次巻線Ｐに蓄積されたエネルギにより、リーケージトランスＬＴの一次巻線Ｐ→スイッチング素子Ｑ１の寄生ダイオード→コンデンサＣ５→ダイオードＤ３→リーケージトランスＬＴの一次巻線Ｐの経路で電流が流れる。而して、平滑コンデンサＣ５の両端間には、整流回路１の脈流電圧を部分的に平滑したような、脈流電圧のピーク値よりも低い電圧を得ることができる。尚、部分平滑回路３の平滑動作は、整流回路１の脈流電圧が平滑コンデンサＣ５の両端電圧よりも高い期間のみで行われ、この平滑動作が行われる期間では、包絡線が脈流電圧に比例したような波形になる入力電流が流れる。
【００４５】
（実施形態２）
ところで、図４（ａ）（ｂ）は、参考例１の電源装置で整流回路１の脈流電圧のピーク値付近（山部）における、スイッチング素子Ｑ２のゲート・ソース間電圧ＶＱ２とドレイン電流ＩＱ２の波形図であり、図５（ａ）（ｂ）は、整流回路１の脈流電圧の０Ｖ付近（谷部）における、スイッチング素子Ｑ２のゲート・ソース間電圧ＶＱ２とドレイン電流ＩＱ２の波形図である。ここで、整流回路１の脈流電圧に応じて、コンデンサＣ４を介して電流が流れる期間が変化するので、脈流電圧の谷部ではゲート・ソース間電圧ＶＱ２の傾きが脈流電圧の山部に比べて大きくなり、したがって脈流電圧の谷部におけるスイッチング素子Ｑ２のオン期間ｔ２は、脈流電圧の山部におけるオン期間ｔ１に比べて短くなるから、スイッチング素子の発振周波数が高くなり、負荷電流のリップルが大きくなる虞がある。
【００４６】
そこで、図８に示す電源装置では、参考例１の電源装置において、スイッチング素子Ｑ１のゲート・ソース間に、インダクタＬ２と、アノードが互いに接続されたツェナダイオードＺＤ１，ＺＤ２の直列回路とをそれぞれ接続し、スイッチング素子Ｑ２のゲート・ソース間に、インダクタＬ３と、アノードが互いに接続されたツェナダイオードＺＤ３，ＺＤ４の直列回路とをそれぞれ接続している。ここで、ツェナダイオードＺＤ１〜ＺＤ４は、それぞれ、スイッチング素子Ｑ１，Ｑ２のゲート電極（制御端子）に印加される電圧信号の最大値及び最小値をツェナー電圧ＶＺＤ，−ＶＺＤにクランプするために設けられている。尚、インダクタＬ２，Ｌ３及びツェナダイオードＺＤ１〜ＺＤ４以外の構成は参考例１の電源装置と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００４７】
図９（ａ）（ｂ）は、整流回路１の脈流電圧のピーク値付近（山部）における、スイッチング素子Ｑ２のゲート・ソース間電圧ＶＱ２とドレイン電流ＩＱ２の波形図であり、図１０（ａ）（ｂ）は、整流回路１の脈流電圧の０Ｖ付近（谷部）における、スイッチング素子Ｑ２のゲート・ソース間電圧ＶＱ２とドレイン電流ＩＱ２の波形図である。尚、図９（ａ）、図１０（ａ）中に一点鎖線で示した波形は、それぞれ、インダクタＬ２，Ｌ３及びツェナダイオードＺＤ１〜ＺＤ４が設けられていない場合の電圧波形である。
【００４８】
この電源装置の動作は、参考例１で説明した電源装置と基本的に同じであるが、この電源装置では、スイッチング素子Ｑ１，Ｑ２のゲート・ソース間にインダクタＬ２，Ｌ３をそれぞれ接続しているので、スイッチング素子Ｑ１，Ｑ２のゲート・ソース間電圧は、ゲート電極に入力される電圧信号が立ち上がった時点から指数関数的に減衰する。したがって、整流回路１の脈流電圧の山部付近と谷部付近でのスイッチング素子Ｑ１，Ｑ２のオン時間の差が小さくなり、スイッチング素子Ｑ１，Ｑ２の発振周波数の差が小さくなるから、負荷電流のリップルが小さくなる。
【００４９】
ところで、図１１及び図１２に示す電源装置は、参考例２および実施形態１の電源装置において、図８に示す電源装置と同様に、スイッチング素子Ｑ１のゲート・ソース間に、インダクタＬ２と、アノードが互いに接続されたツェナダイオードＺＤ１，ＺＤ２の直列回路とをそれぞれ接続し、スイッチング素子Ｑ２のゲート・ソース間に、インダクタＬ３と、アノードが互いに接続されたツェナダイオードＺＤ３，ＺＤ４の直列回路とをそれぞれ接続したものであり、上述と同様の効果を得ることができる。
【００５０】
（実施形態３）
図１３に示す電源装置では、参考例１の電源装置において、スイッチング素子Ｑ１のゲート・ソース間にインダクタＬ２と、アノードが互いに接続されたツェナダイオードＺＤ１，ＺＤ２の直列回路とをそれぞれ接続すると共に、スイッチング素子Ｑ１のゲート電極と抵抗Ｒ１との間にコンデンサＣ６を接続し、スイッチング素子Ｑ２のゲート・ソース間に、インダクタＬ３と、アノードが互いに接続されたツェナダイオードＺＤ３，ＺＤ４の直列回路とをそれぞれ接続すると共に、スイッチング素子Ｑ２のゲート電極と抵抗Ｒ２との間にコンデンサＣ７を接続している。尚、インダクタＬ２，Ｌ３、コンデンサＣ６，Ｃ７及びツェナダイオードＺＤ１〜ＺＤ４以外の構成は参考例１と同様であるので、同一の構成要素には同一の符号を付して、その説明は省略する。
【００５１】
この電源装置の動作は、参考例１で説明した電源装置と基本的に同じであるが、この電源装置では、スイッチング素子Ｑ１，Ｑ２のゲート電極と抵抗Ｒ１，Ｒ２との間にそれぞれ接続されたコンデンサＣ６，Ｃ７と、スイッチング素子Ｑ１，Ｑ２のゲート・ソース間に接続されたインダクタＬ２，Ｌ３とで共振回路が構成される。したがって、駆動巻線ｎ１，ｎ２に発生した電圧信号によって、コンデンサＣ６，Ｃ７及びインダクタＬ２，Ｌ３からなる共振回路がそれぞれ共振動作するので、図１４及び図１５に示すように、スイッチング素子Ｑ１，Ｑ２のゲート電極に、ピーク値がツェナダイオードＺＤ１〜ＺＤ４のツェナ電圧ＶＺＤ，−ＶＺＤにクランプされた略正弦波状の電圧信号を印加することができる。而して、参考例１の電源装置に比べて、整流回路１の脈流電圧の山部付近と谷部付近でのスイッチング素子Ｑ１，Ｑ２のオン時間の差が小さくなり、スイッチング素子Ｑ１，Ｑ２の発振周波数の差が小さくなるから、負荷電流のリップルが小さくなる。また、ゲート電極に印加される電圧信号の立ち下がりが急峻になるため、スイッチング素子がオンからオフに移行する時間が短くなり、スイッチングロスが低減される。
【００５２】
尚、図１４（ａ）（ｂ）は、整流回路１の脈流電圧のピーク値付近（山部）における、スイッチング素子Ｑ２のゲート・ソース間電圧ＶＱ２とドレイン電流ＩＱ２の波形図であり、図１５（ａ）（ｂ）は、整流回路１の脈流電圧の０Ｖ付近（谷部）における、スイッチング素子Ｑ２のゲート・ソース間電圧ＶＱ２とドレイン電流ＩＱ２の波形図である。また、図１４（ａ）、図１５（ａ）中に一点鎖線で示した波形は、それぞれ、インダクタＬ２，Ｌ３、コンデンサＣ６，Ｃ７及びツェナダイオードＺＤ１〜ＺＤ４が設けられていない場合の電圧波形である。
【００５３】
ところで、図１６及び図１７に示す電源装置は、参考例２および実施形態１の電源装置において、図１３の電源装置と同様に、スイッチング素子Ｑ１のゲート・ソース間に、インダクタＬ２と、アノードが互いに接続されたツェナダイオードＺＤ１，ＺＤ２の直列回路とをそれぞれ接続すると共に、スイッチング素子Ｑ１のゲート電極と抵抗Ｒ１との間にコンデンサＣ６を接続し、スイッチング素子Ｑ２のゲート・ソース間に、インダクタＬ３と、アノードが互いに接続されたツェナダイオードＺＤ３，ＺＤ４の直列回路とをそれぞれ接続すると共に、スイッチング素子Ｑ２のゲート電極と抵抗Ｒ２との間にコンデンサＣ７を接続したものであり、上述と同様の効果を得ることができる。
【００５４】
（実施形態４）
図１８に示す電源装置では、参考例１の電源装置において、各スイッチング素子Ｑ１，Ｑ２のゲート電極に入力される入力信号の電圧値を積分する積分回路６ａ，６ｂと、積分回路６ａ，６ｂの出力電圧が所定の電圧値に達すると、スイッチング素子Ｑ１，Ｑ２を強制的にオフさせる信号引き抜き回路７ａ，７ｂとを各スイッチング素子Ｑ１，Ｑ２にそれぞれ設けている。また、スイッチング素子Ｑ１，Ｑ２のゲート電極とリーケージトランスＬＴの駆動巻線ｎ１，ｎ２との間に、抵抗Ｒ１，Ｒ２の代わりに、インピーダンス要素Ｚ１，Ｚ２をそれぞれ接続している。尚、積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂ以外の構成は参考例１の電源装置と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００５５】
図１９は高電位側のスイッチング素子Ｑ１に設けた積分回路６ａ及び信号引き抜き回路７ａを示す要部回路図である。尚、低電位側のスイッチング素子Ｑ２に設けた積分回路６ｂ及び信号引き抜き回路７ｂも同様の回路構成を有しているので、図示及び説明は省略する。
【００５６】
積分回路６ａは、スイッチング素子Ｑ１のゲート・ソース間に接続された抵抗Ｒ１１，Ｒ１２及びコンデンサＣ１１の直列回路と、抵抗Ｒ１１，Ｒ１２の接続点にカソードが接続されると共に、抵抗Ｒ１２及びコンデンサＣ１１の接続点にアノードが接続されたダイオードＤ１１と、抵抗Ｒ１２及びコンデンサＣ１１の接続点にカソードが接続されると共に、コンデンサＣ１１の他端にアノードが接続されたダイオードＤ１２とで構成されている。
【００５７】
また、信号引き抜き回路７ａは、スイッチング素子Ｑ１のゲート電極に一端が接続された抵抗Ｒ１３と、抵抗Ｒ１３の他端にアノードが接続されたダイオードＤ１３と、ダイオードＤ１３のカソードにコレクタが接続されると共に、エミッタがスイッチング素子Ｑ１のソース電極に接続されたＮＰＮ形のトランジスタＱ１１と、抵抗Ｒ１２及びコンデンサＣ１１の接続点とトランジスタＱ１１のベースとの間に接続された抵抗Ｒ１５と、エミッタがスイッチング素子Ｑ１のゲート電極に接続されると共に、ベースが抵抗Ｒ１３及びダイオードＤ１３の接続点に接続されたＰＮＰ形のトランジスタＱ１２と、トランジスタＱ１２のコレクタにアノードが接続されたダイオードＤ１４と、ダイオードＤ１４のカソードとスイッチング素子Ｑ１のソース電極との間に接続された抵抗Ｒ１４とで構成されている。尚、図１９に示す回路では、インピーダンス要素Ｚ１が抵抗Ｒ１から構成されており、またスイッチング素子Ｑ１のゲート・ソース間に、抵抗Ｒ１６と、アノードが互いに接続されたツェナダイオードＺＤ１，ＺＤ２の直列回路とがそれぞれ接続されている。
【００５８】
この電源装置の動作は、参考例１で説明した電源装置と基本的に同じであるので、積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂの動作について、高電位側に設けられた積分回路６ａ及び信号引き抜き回路７ａを例に、図２０及び図２１の波形図を参照して説明する。尚、低電位側に設けた積分回路６ｂ及び信号引き抜き回路７ｂの動作も同様であるので、その説明は省略する。
【００５９】
ここで、図２０は、整流回路１の脈流電圧のピーク値付近（山部）における、スイッチング素子Ｑ１のゲート・ソース間電圧ＶＱ１と、コンデンサＣ１１の両端電圧ＶＣ１１と、スイッチング素子Ｑ１のドレイン電流ＩＱ１の波形図であり、図２１は、整流回路１の脈流電圧の０Ｖ付近（谷部）における、スイッチング素子Ｑ１のゲート・ソース間電圧ＶＱ１と、コンデンサＣ１１の両端電圧ＶＣ１１と、スイッチング素子Ｑ１のドレイン電流ＩＱ１の波形図である。尚、図２０中に一点鎖線で示した波形は、積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂが設けられていない場合の電圧波形である。
【００６０】
駆動巻線ｎ１の両端間に電圧が発生し、スイッチング素子Ｑ１のゲート電極に電圧信号が入力されると、スイッチング素子Ｑ１がオンになる。この時、スイッチング素子Ｑ１のゲート電極に入力された電圧信号により、抵抗Ｒ１１，Ｒ１２を介してコンデンサＣ１１が充電される。そして、コンデンサＣ１１の両端電圧ＶＣ１１がトランジスタＱ１１のしきい値電圧Ｖ１に達すると、トランジスタＱ１１がオンし、抵抗Ｒ１３、ダイオードＤ１３及びトランジスタＱ１１を介して電流が流れる。この時、抵抗Ｒ１３の両端電圧がトランジスタＱ１２のしきい値電圧よりも高くなるので、トランジスタＱ１２がオンになり、スイッチング素子Ｑ１のゲート電極の電荷が引き抜かれて、スイッチング素子Ｑ１がオフになる。この時、スイッチング素子Ｑ１のゲート電極には逆方向の電圧が印加されるので、コンデンサＣ１１に蓄積された電荷はダイオードＤ１１及び抵抗Ｒ１１を介して放電される。
【００６１】
また、スイッチング素子Ｑ１がオフになると、リーケージトランスＬＴの回生電流によって駆動巻線ｎ２の両端間に電圧が発生し、スイッチング素子Ｑ２のゲート電極に電圧信号が入力され、スイッチング素子Ｑ２がオンになる。スイッチング素子Ｑ２がオンになると、スイッチング素子Ｑ２に設けられた積分回路６ｂ、信号引き抜き回路７ｂが上述と同様の動作を行い、積分回路６ｂの出力が所定の電圧値に達すると信号引き抜き回路７ｂが入力信号を引き抜いて、スイッチング素子Ｑ２をオフさせる。
【００６２】
上述のように、この電源装置では、積分回路６ａ，６ｂの出力電圧が所定の電圧値に達すると（駆動巻線ｎ１，ｎ２に電圧が発生してから一定時間が経過すると）、信号引き抜き回路７ａ，７ｂがスイッチング素子Ｑ１，Ｑ２のゲート電極の電荷を引き抜いて、強制的にオフしているので、参考例１の電源装置に比べて、整流回路１の脈流電圧の山部付近と谷部付近でのスイッチング素子Ｑ１，Ｑ２のオン時間の差が小さくなり、スイッチング素子Ｑ１，Ｑ２の発振周波数の差が小さくなるから、負荷電流のリップルが小さくなる。また、ゲート電極に印加される電圧信号の立ち下がりが急峻になるため、スイッチング損失も低減される。そのうえ、積分回路６ａ，６ｂではゲート電極に印加される電圧信号を積分しているので、電源変動の影響を受けにくく、電源電圧変動によるスイッチング素子Ｑ１，Ｑ２のオン時間の変動を抑制できる。
【００６３】
ところで、図２２及び図２３に示す電源装置は、参考例２および実施形態１の電源装置において、図１８に示す電源装置の積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂを各スイッチング素子Ｑ１，Ｑ２にそれぞれ設けたものであり、上述と同様の効果を得ることができる。
【００６４】
（実施形態５）
図２４に本実施形態の電源装置の要部回路図を示す。尚、基本的な回路構成は図２３に示す実施形態４の電源装置と同様であり、積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂの回路構成のみが異なっているので、異なる部分についてのみ以下に説明する。尚、実施形態４の電源装置と同一の構成要素には同一の符号を付して、その説明を省略する。
【００６５】
図２４は、高電位側のスイッチング素子Ｑ１に設けた積分回路６ａ及び信号引き抜き回路７ａの回路図である。尚、低電位側のスイッチング素子Ｑ２に設けた積分回路６ｂ及び信号引き抜き回路７ｂの回路構成も同様であるので、図示及び説明は省略する。
【００６６】
積分回路６ａは、スイッチング素子Ｑ１のゲート・ソース間に接続された抵抗Ｒ１１，Ｒ１２及びコンデンサＣ１１の直列回路と、抵抗Ｒ１１，Ｒ１２の接続点にカソードが接続されると共に、抵抗Ｒ１２及びコンデンサＣ１１の接続点にアノードが接続されたダイオードＤ１１とで構成されている。
【００６７】
一方、信号引き抜き回路７ａは、スイッチング素子Ｑ１のゲート電極に一端が接続された抵抗Ｒ１３と、抵抗Ｒ１３の他端にコレクタが接続されると共に、エミッタがスイッチング素子Ｑ１のソース電極に接続されたＮＰＮ形のトランジスタＱ１１と、抵抗１２及びコンデンサＣ１１の接続点とトランジスタＱ１１のベースとの間に接続された抵抗Ｒ１５と、エミッタがスイッチング素子Ｑ１のゲート電極に接続されると共に、コレクタがスイッチング素子Ｑ１のソース電極に接続されたトランジスタＱ１２とで構成され、トランジスタＱ１２のベースは抵抗Ｒ１３及びトランジスタＱ１１の接続点に接続されている。尚、図２４に示す回路では、スイッチング素子Ｑ１のゲート電極にツェナダイオードＺＤ１のカソードが接続され、ツェナダイオードＺＤ１のアノードはスイッチング素子Ｑ１のソース電極に接続されている。またスイッチング素子Ｑ１のゲート・ソース間には抵抗Ｒ１６が接続されている。
【００６８】
この電源装置の動作は、参考例１で説明した電源装置と基本的に同じであるので、積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂの動作について、高電位側に設けられた積分回路６ａ及び信号引き抜き回路７ａを例に、図２５及び図２６の波形図を参照して説明する。尚、低電位側に設けた積分回路６ｂ及び信号引き抜き回路７ｂの動作も同様であるので、その説明は省略する。
【００６９】
ここで、図２５は、整流回路１の脈流電圧のピーク値付近（山部）における、スイッチング素子Ｑ１のゲート・ソース間電圧ＶＱ１と、コンデンサＣ１１の両端電圧ＶＣ１１と、スイッチング素子Ｑ１のドレイン電流ＩＱ１の波形図であり、図２６は、整流回路１の脈流電圧の０Ｖ付近（谷部）における、スイッチング素子Ｑ１のゲート・ソース間電圧ＶＱ１と、コンデンサＣ１１の両端電圧ＶＣ１１と、スイッチング素子Ｑ１のドレイン電流ＩＱ１の波形図である。尚、図２５中に一点鎖線で示した波形は、積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂが設けられていない場合の電圧波形である。
【００７０】
駆動巻線ｎ１の両端間に電圧が発生し、スイッチング素子Ｑ１のゲート電極に電圧信号が入力されると、スイッチング素子Ｑ１がオンになる。この時、スイッチング素子Ｑ１のゲート電極に入力された電圧信号により、抵抗Ｒ１１，Ｒ１２を介してコンデンサＣ１１が充電される。そして、コンデンサＣ１１の両端電圧ＶＣ１１がトランジスタＱ１１のしきい値電圧Ｖ１に達すると、トランジスタＱ１１がオンし、抵抗Ｒ１３及びトランジスタＱ１１を介して電流が流れる。この時、抵抗Ｒ１３の両端電圧がトランジスタＱ１２のしきい値電圧よりも高くなるので、トランジスタＱ１２がオンになり、スイッチング素子Ｑ１のゲート電極の電荷が引き抜かれて、スイッチング素子Ｑ１がオフになる。また、スイッチング素子Ｑ１のゲート電圧はツェナダイオードＺＤ１により略０Ｖとなるので、コンデンサＣ１１に蓄積された電荷はダイオードＤ１１及び抵抗Ｒ１１を介して放電される。
【００７１】
次に、スイッチング素子Ｑ１がオフになると、リーケージトランスＬＴの回生電流によって駆動巻線ｎ２の両端間に電圧が発生し、スイッチング素子Ｑ２のゲート電極に電圧信号が入力され、スイッチング素子Ｑ２がオンになる。スイッチング素子Ｑ２がオンになると、スイッチング素子Ｑ２に設けられた積分回路６ｂ、信号引き抜き回路７ｂが上述と同様の動作を行い、積分回路６ｂの出力が所定の電圧値に達すると信号引き抜き回路７ｂが入力信号を引き抜いて、スイッチング素子Ｑ２をオフさせる。
【００７２】
このように、本実施形態の電源装置では、積分回路６ａ，６ｂの出力電圧が所定の電圧値に達すると、信号引き抜き回路７ａ，７ｂがスイッチング素子Ｑ１，Ｑ２のゲート電極に入力される入力信号を引き抜いているので、参考例１の電源装置に比べて、整流回路１の脈流電圧の山部付近と谷部付近でのスイッチング素子Ｑ１，Ｑ２のオン時間の差が小さくなり、スイッチング素子Ｑ１，Ｑ２の発振周波数の差が小さくなるから、負荷電流のリップルが小さくなる。また、ゲート電極に印加される電圧信号の立ち下がりが急峻になるため、スイッチング素子がオンからオフに移行する時間が短くなり、スイッチングロスが低減される。
【００７３】
（実施形態６）
図２７に本実施形態の電源装置の要部回路図を示す。尚、積分回路６ａ，６ｂ以外の構成は実施形態５の電源装置と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００７４】
図２７は、高電位側のスイッチング素子Ｑ１に設けた積分回路６ａ及び信号引き抜き回路７ａの回路図である。尚、低電位側のスイッチング素子Ｑ２に設けた積分回路６ｂ及び信号引き抜き回路７ｂの回路構成も同様であるので、図示及び説明は省略する。
【００７５】
本実施形態の積分回路６ａでは、実施形態５において、駆動巻線ｎ１と並列に抵抗Ｒ１７及びツェナダイオードＺＤ１１の直列回路を接続し、ツェナダイオードＺＤ１１と並列に抵抗Ｒ１１，Ｒ１２及びコンデンサＣ１１の直列回路を接続しており、抵抗Ｒ１７及びツェナダイオードＺＤ１１の直列回路からなる電源回路によって、駆動用巻線ｎ１に発生する電圧を安定化し、安定化された電圧により抵抗Ｒ１１，Ｒ１２を介してコンデンサＣ１１が充電される。
【００７６】
この電源装置の動作は、参考例１で説明した電源装置と基本的に同じであるので、積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂの動作について、高電位側に設けられた積分回路６ａ及び信号引き抜き回路７ａを例に、図２８及び図２９の波形図を参照して説明する。尚、低電位側に設けた積分回路６ｂ及び信号引き抜き回路７ｂの動作も同様であるので、その説明は省略する。
【００７７】
ここで、図２８は、整流回路１の脈流電圧のピーク値付近（山部）における、スイッチング素子Ｑ１のゲート・ソース間電圧ＶＱ１と、ツェナダイオードＺＤ１１の両端電圧ＶＺＤ１１と、コンデンサＣ１１の両端電圧ＶＣ１１と、スイッチング素子Ｑ１のドレイン電流ＩＱ１の波形図であり、図２９は、整流回路１の脈流電圧の０Ｖ付近（谷部）におけるスイッチング素子Ｑ１のゲート・ソース間電圧ＶＱ１と、ツェナダイオードＺＤ１１の両端電圧ＶＺＤ１１と、コンデンサＣ１１の両端電圧ＶＣ１１と、スイッチング素子Ｑ１のドレイン電流ＩＱ１の波形図である。尚、図２８中に一点鎖線で示した波形は、積分回路６ａ，６ｂ及び信号引き抜き回路７ａ，７ｂが設けられていない場合の電圧波形である。
【００７８】
駆動巻線ｎ１の両端間に電圧が発生し、スイッチング素子Ｑ１のゲート電極に電圧信号が入力されると、スイッチング素子Ｑ１がオンになる。この時、スイッチング素子Ｑ１のゲート電極に入力された電圧信号は抵抗Ｒ１７及びツェナダイオードＺＤ１１からなる電源回路によって安定化され、ツェナダイオードＺＤ１１の両端電圧ＶＺＤ１１によって、抵抗Ｒ１１，Ｒ１２を介してコンデンサＣ１１が充電される。そして、コンデンサＣ１１の両端電圧ＶＣ１１がトランジスタＱ１１のしきい値電圧Ｖ１に達すると、トランジスタＱ１１がオンし、抵抗Ｒ１３及びトランジスタＱ１１を介して電流が流れる。この時、抵抗Ｒ１３の両端電圧がトランジスタＱ１２のしきい値電圧よりも高くなるので、トランジスタＱ１２がオンになり、スイッチング素子Ｑ１のゲート電極の電荷が引き抜かれて、スイッチング素子Ｑ１がオフになる。また、スイッチング素子Ｑ１のゲート電圧はツェナダイオードＺＤ１により略０Ｖとなるので、コンデンサＣ１１に蓄積された電荷はダイオードＤ１１及び抵抗Ｒ１１を介して放電される。
【００７９】
次に、スイッチング素子Ｑ１がオフになると、リーケージトランスＬＴの回生電流によって駆動巻線ｎ２の両端間に電圧が発生し、スイッチング素子Ｑ２のゲート電極に電圧信号が入力され、スイッチング素子Ｑ２がオンになる。スイッチング素子Ｑ２がオンになると、スイッチング素子Ｑ２に設けられた積分回路６ｂ、信号引き抜き回路７ｂが上述と同様の動作を行い、積分回路６ｂの出力が所定の電圧値に達すると信号引き抜き回路７ｂが入力信号を引き抜いて、スイッチング素子Ｑ２をオフさせる。
【００８０】
このように、本実施形態の積分回路６ａ，６ｂでは、抵抗Ｒ１７及びツェナダイオードＺＤ１１からなる電源回路によって安定化された電圧を積分しており、積分回路６ａ，６ｂの出力電圧が所定の電圧値に達すると、信号引き抜き回路７ａ，７ｂがスイッチング素子Ｑ１，Ｑ２のゲート電極に入力される入力信号を引き抜いているので、実施形態５の電源装置に比べて、整流回路１の脈流電圧の山部付近と谷部付近でのスイッチング素子Ｑ１，Ｑ２のオン時間の差がさらに小さくなり、スイッチング素子Ｑ１，Ｑ２の発振周波数の差が小さくなるから、負荷電流のリップルが小さくなる。また、ゲート電極に印加される電圧信号の立ち下がりが急峻になるため、スイッチング素子がオンからオフに移行する時間が短くなり、スイッチングロスが低減される。
【００８１】
（実施形態７）
図３０に示す電源装置では、図１８に示す電源装置において、低電位側のスイッチング素子Ｑ２に設けられた積分回路６ｂに時定数を変化させる時定数可変手段８を設けるとともに、低電位側のスイッチング素子Ｑ１に設けられた信号引き抜き回路７ｂに、放電灯Ｌａの寿命末期を検出する寿命末期検出回路９を設けており、寿命末期検出回路９が放電灯Ｌａの寿命末期を検出すると、信号引き抜き回路７ｂがスイッチング素子Ｑ１，Ｑ２のスイッチング動作を停止させている。尚、図１８の電源装置と同一の構成要素には同一の符号を付して、その説明を省略する。
【００８２】
図３１（ａ）に高電位側のスイッチング素子Ｑ１に設けた積分回路６ａ及び信号引き抜き回路６ｂの要部回路図を示し、図３１（ｂ）に低電位側のスイッチング素子Ｑ２に設けた積分回路６ｂ、信号引き抜き回路７ｂ、時定数可変手段８及び寿命末期検出回路８の要部回路図を示す。高電位側のスイッチング素子Ｑ１に設けた積分回路６ａ及び信号引き抜き回路７ａの回路構成は実施形態４と同様であるので、その説明は省略し、低電位側のスイッチング素子Ｑ２に設けた積分回路６ｂ、信号引き抜き回路７ｂ、時定数可変手段８及び寿命末期検出回路９について以下に説明する。
【００８３】
低電位側のスイッチング素子Ｑ２に設けた積分回路６ｂは、高電位側のスイッチング素子Ｑ１に設けた積分回路６ａにおいて、抵抗Ｒ１２及びダイオードＤ１１の並列回路と、ダイオードＤ１２及びコンデンサＣ１１の並列回路との間に、抵抗Ｒ１９、コンデンサＣ１２及びダイオードＤ１５の並列回路からなる時定数可変手段８を設けている。
【００８４】
寿命末期検出回路９は、リーケージトランスＬＴの二次側に設けられた補助巻線ｎ５の一端にアノードが接続されたダイオードＤ２１と、ダイオードＤ２１のカソードと補助巻線ｎ５の他端との間に接続された抵抗Ｒ２１，Ｒ２２の直列回路と、抵抗Ｒ２１，Ｒ２２の接続点にアノードが接続されたダイオードＤ２２と、抵抗Ｒ２２及び補助巻線ｎ５の接続点とダイオードＤ２２のカソードとの間に接続された電解コンデンサよりなるコンデンサＣ２１と、ダイオードＤ２２及びコンデンサＣ２１の接続点にアノードが接続されたダイオードＤ２３と、ダイオードＤ２３のカソードに抵抗Ｒ２３，Ｒ２４の直列回路を介してコレクタが接続されると共に、コンデンサＣ２１の低電位側端子にエミッタが接続されたＮＰＮ形トランジスタＱ２２と、ダイオードＤ２３及び抵抗Ｒ２３の接続点にカソードが接続されると共に、トランジスタＱ２２のベースにアノードが接続されたツェナダイオードＺＤ２１と、抵抗Ｒ２３，Ｒ２４の接続点にエミッタが接続され、コレクタがトランジスタＱ２２のベースに接続されるとともに、ベースがトランジスタＱ２２のコレクタに接続されたトランジスタＱ２２と、抵抗Ｒ２３，Ｒ２４の接続点にカソードが接続されると共に、ダイオードＤ１３及びトランジスタＱ１１の接続点にアノードが接続されたダイオードＤ２４とで構成される。
【００８５】
この電源装置の動作は、実施形態４で説明した電源装置と基本的に同じであるので、時定数可変手段８及び寿命末期検出回路９の動作について以下に説明する。
【００８６】
電源投入時に、駆動巻線ｎ２の両端間に電圧が発生し、スイッチング素子Ｑ２のゲート電極に電圧信号が入力されると、スイッチング素子Ｑ２がオンになる。この時、スイッチング素子Ｑ２のゲート電極に入力された電圧信号によりコンデンサＣ１１が充電される。そして、コンデンサＣ１１の両端電圧がトランジスタＱ１１のスレッショルド電圧に達すると、トランジスタＱ１１がオンになる。トランジスタＱ１１がオンになると、トランジスタＱ１２がオンになって、スイッチング素子Ｑ２のゲート電極の電荷が引き抜かれ、スイッチング素子Ｑ２がオフになる。
【００８７】
ところで、定常点灯時にはコンデンサＣ１２に充分電荷が充電されてるため、抵抗Ｒ１１，Ｒ１２，Ｒ１３を介してコンデンサＣ１１に充電電流が流れるが、電源投入時はコンデンサＣ１２が充電されていないため、抵抗Ｒ１１，Ｒ１２及びコンデンサＣ１２を介してコンデンサＣ１１に充電電流が流れる。したがって、コンデンサＣ１１の充電時間が短くなり、コンデンサＣ１１の両端電圧がスレッショルド電圧に達するまでの時間が定常点灯時に比べて短くなるから、電源投入時は定常点灯時に比べてスイッチング素子Ｑ２のオン期間が短くなり、放電灯Ｌａに予熱電流を流すことができる。
【００８８】
また、放電灯の寿命末期時にエミレス現象が発生すると、補助巻線ｎ５の両端電圧が増加して、コンデンサＣ２１の両端電圧が増加する。そして、コンデンサＣ２１の両端電圧がツェナダイオードＺＤ２１のツェナー電圧よりも高くなると、ツェナダイオードＺＤ２１に電流が流れ、トランジスタＱ２２がオンする。トランジスタＱ２２がオンすると、コンデンサＣ２１→ダイオードＤ２３→抵抗Ｒ２３→抵抗Ｒ２４→トランジスタＱ２２→コンデンサＣ２１の経路でコンデンサＣ２１の放電電流が流れ、抵抗Ｒ２４の両端電圧によってトランジスタＱ２１がオンする。トランジスタＱ２１，Ｑ２２がオンになると、抵抗Ｒ２３，Ｒ２４の接続点の電位が低下するので、ダイオードＤ２４が導通し、トランジスタＱ１２がオンになる。したがって、スイッチング素子Ｑ２のゲート電極の電荷が引き抜かれ、スイッチング素子Ｑ２がオフになり、コンデンサＣ２１に充電された電荷がなくなってトランジスタＱ２１，Ｑ２２がオフになるまでの間、スイッチング素子Ｑ１，Ｑ２の発振動作を停止するため、寿命末期時にスイッチング素子Ｑ１，Ｑ２に過大な電流が流れて、破損するのを防止することができる。
【００８９】
ところで、図３２及び図３３に示す電源装置は、参考例２および実施形態１の電源装置において、本実施形態の時定数可変手段８及び寿命末期検出回路９を、低電位側のスイッチング素子Ｑ２に設けられた積分回路６ｂ及び引き抜き回路７ｂにそれぞれ設けても良く、上述と同様の効果を得ることができる。
【００９０】
また、図３４（ａ）（ｂ）に示すように、実施形態５の電源装置において、本実施形態の時定数可変手段８及び寿命末期検出回路９を、低電位側のスイッチング素子Ｑ２に設けられた積分回路６ｂ及び引き抜き回路７ｂにそれぞれ設けても良いし、図３５（ａ）（ｂ）に示すように、実施形態６の電源装置において、本実施形態の時定数可変手段８及び寿命末期検出回路９を、低電位側のスイッチング素子Ｑ２に設けられた積分回路６ｂ及び引き抜き回路７ｂにそれぞれ設けても良く上述と同様の効果を得ることができる。
【００９１】
（実施形態８）
図３６に示す電源装置では、参考例１の電源装置において、リーケージトランスＬＴの二次側に第３及び第４の駆動巻線たる駆動巻線ｎ３，ｎ４を設け、スイッチング素子Ｑ１のゲート・ソース間に抵抗Ｒ１を介して駆動巻線ｎ１，ｎ３の直列回路を接続すると共に、スイッチング素子Ｑ２のゲート・ソース間に抵抗Ｒ２を介して駆動巻線ｎ２，ｎ４の直列回路を接続している。尚、駆動巻線ｎ３，ｎ４以外の構成は参考例１と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００９２】
次に、この電源装置の動作について図３９及び図４０を参照して簡単に説明する。図３９は、整流回路１の脈流電圧のピーク値付近（山部）において、駆動巻線ｎ２，ｎ４に発生する電圧Ｖｎ２，Ｖｎ４と、スイッチング素子Ｑ２のゲート・ソース間電圧ＶＱ２と、ドレイン電流ＩＱ２の波形図であり、図４０は、整流回路１の脈流電圧の０Ｖ付近（谷部）において、駆動巻線ｎ２，ｎ４に発生する電圧Ｖｎ２，Ｖｎ４と、スイッチング素子Ｑ１のゲート・ソース間電圧ＶＱ２と、ドレイン電流ＩＱ２の波形図である。この電源装置の動作は、参考例１の電源装置と基本的に同じであるが、図３９及び図４０に示すように、スイッチング素子Ｑ２（Ｑ１）のゲート電極には、それぞれ、リーケージトランスの１次側に設けた駆動巻線ｎ２（ｎ１）に発生する電圧と、２次側に設けた駆動巻線ｎ４（ｎ３）に発生する電圧とを合成した電圧が印加される。ここで、リーケージトランスＬＴの二次側には共振電圧に比例した略正弦波状の電圧が発生するので、スイッチング素子Ｑ２のゲート・ソース間に略正弦波状の電圧信号を印加させることができ、参考例１の電源装置に比べて、整流回路１の脈流電圧の山部付近と谷部付近でのスイッチング素子Ｑ１，Ｑ２のオン時間の差が小さくなり、スイッチング素子Ｑ１，Ｑ２の発振周波数の差が小さくなるから、負荷電流のリップルが小さくなる。また、ゲート電極に印加される電圧信号の立ち下がりが急峻になるため、スイッチング素子Ｑ１，Ｑ２がオンからオフに移行する時間が短くなり、スイッチングロスも低減される。
【００９３】
ところで、図３７及び図３８に示す電源装置は、参考例２および実施形態１の電源装置において、リーケージトランスＬＴの二次側に第３及び第４の駆動巻線たる駆動巻線ｎ３，ｎ４を設け、スイッチング素子Ｑ１のゲート・ソース間に抵抗Ｒ１を介して駆動巻線ｎ１，ｎ３の直列回路を接続すると共に、スイッチング素子Ｑ２のゲート・ソース間に抵抗Ｒ２を介して駆動巻線ｎ２，ｎ４の直列回路を接続したものであり、上述と同様の効果を得ることができる。
【００９４】
なお上述した各実施形態の電源装置において、図４１（ａ）に示すように、整流回路２を、４個のダイオード（第１乃至第４のダイオード）Ｄ３１〜Ｄ３４がブリッジ接続されたダイオードブリッジＤＢと、ダイオードブリッジＤＢの高電位側の出力端子に順方向に接続されたダイオード（第５のダイオード）Ｄ３５とで構成しても良いし、図４１（ｂ）に示すように、ダイオードブリッジＤＢと、ダイオードブリッジＤＢの低電位側の出力端子に順方向に接続されたダイオードＤ３５とで構成しても良い。また、ダイオードブリッジＤＢの直流出力端子間にフィルタ用のコンデンサＣ９を接続しても良い。
【００９５】
【発明の効果】
上述のように、請求項１の発明は、交流電源の電源電圧を整流する整流回路と、整流回路の出力端子間に第１の充電用ダイオードを介して接続された第１及び第２のスイッチング手段の直列回路を有し直流電圧を高周波電圧に変換するインバータ回路と、第１の充電用ダイオードと並列に接続された充電用コンデンサと、整流回路の出力端子及び充電用ダイオードの接続点と第１及び第２のスイッチング手段の接続点との間に直流カット用コンデンサを介して接続された負荷回路と、整流回路の脈流電圧を部分的に平滑してインバータ回路に供給する部分平滑回路とを備えた電源装置において、上記負荷回路は、一次巻線が上記直流カット用コンデンサと直列に接続されたリーケージトランスと、リーケージトランスの２次巻線に接続された負荷と、負荷に並列接続され負荷及びリーケージトランスの漏れインダクタンスと共に共振回路を構成する共振用コンデンサとを備えており、リーケージトランスの１次側には第１及び第２のスイッチング手段をそれぞれ駆動するための第１及び第２の駆動巻線が設けられて、第１及び第２の駆動巻線の一端がそれぞれ第１及び第２のスイッチング手段の制御端子に接続され、且つ、上記部分平滑回路は、第１及び第２のスイッチング手段の直列回路と並列に接続された平滑コンデンサ及び平滑コンデンサの放電電流を流す放電用ダイオードの直列回路と、第１及び第２のスイッチング手段の直列回路と並列に接続された第１のコンデンサと、第１又は第２のスイッチング手段の内の何れか一方を介して平滑コンデンサに充電電流を流す第２の充電用ダイオードと、平滑コンデンサの充電経路に挿入されたチョッパ用チョークとを有する降圧チョッパ回路から構成され、上記チョッパ用チョークを、リーケージトランスの一次巻線又は二次巻線の内の何れか一方で構成したことを特徴とする。
【００９６】
この発明によれば、負荷回路を構成するリーケージトランスに設けた第１及び第２の駆動巻線によって、第１及び第２のスイッチング手段を自励発振させる回路を構成しているので、別途第１及び第２のスイッチング手段をオンオフさせるための他励式の制御回路を設けたり、負荷回路を構成するリーケージトランスとは別に第１及び第２のスイッチング手段を自励発振させるためのカレントトランスを設ける必要がなく、第１及び第２のスイッチング手段をオン／オフさせる回路の部品数を減らして、コストダウンを図ることができ、且つ、第１及び第２のスイッチング手段は自励発振しているので、進相モードとなって第１及び第２のスイッチング手段が同時にオンすることはなく、第１及び第２のスイッチング手段に過大なストレスが加わるのを防止できるという効果がある。さらに、降圧チョッパ回路の動作により、整流回路の出力電圧と充電用コンデンサの両端電圧との和が平滑コンデンサの両端電圧よりも低い期間では、整流回路から入力電流が引き込まれ平滑コンデンサが充電されるので、入力電流の波形歪みを改善することができ、且つインバータ回路のスイッチング手段により降圧チョッパ回路のスイッチング手段を兼用しているので、部品数を減らしてコストダウンを図ることができるという効果がある。そのうえ、リーケージトランスの巻線でチョッパ用チョークを兼用することにより、部品数が減り、さらにコストダウンを図ることができるという効果がある。
【００９７】
請求項２の発明は、請求項１の発明において、第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、第１及び第２の駆動巻線は各スイッチング素子の制御端子と一方の出力端子との間にそれぞれ接続され、各スイッチング素子の制御端子と一方の出力端子との間には第１及び第２のインダクタがそれぞれ接続されたことを特徴とし、整流回路の脈流電圧の山部と谷部とでは部分平滑回路の出力が異なるので、第１及び第２の駆動巻線に発生する電圧信号が異なり、第１及び第２のスイッチング手段のオン期間すなわちスイッチング周波数が変化するが、各スイッチング手段の制御端子と一方の出力端子との間に第１及び第２のインダクタを接続することによって、各スイッチング手段の制御端子に入力された電圧信号を指数関数的に減衰させることができ、脈流電圧の山部と谷部とで両スイッチング手段のオン期間の差、すなわちスイッチング周波数の差を小さくでき、負荷電流のリップルを低減できるという効果がある。
【００９８】
請求項３の発明は、請求項２の発明において、第１及び第２の駆動巻線と各スイッチング素子の制御端子との間にそれぞれ第２及び第３のコンデンサが接続されたことを特徴とし、第１のインダクタ及び第２のコンデンサと、第２のインダクタ及び第３のコンデンサとがそれぞれ共振回路を構成し、各スイッチング手段の制御端子に入力された電圧信号によって共振回路が共振動作するから、各スイッチング手段の制御端子に略正弦波状の電圧信号を印加することができ、脈流電圧の山部と谷部とで両スイッチング手段のオン期間の差、すなわちスイッチング周波数の差を小さくでき、負荷電流のリップルを低減することができる。しかも、制御端子に印加される電圧信号を略正弦波状とすることにより、電圧信号の立ち下がりが急峻になり、スイッチング素子がオンからオフに移行する時間が短くなるので、スイッチングロスを低減できるという効果がある。
【００９９】
請求項４の発明は、請求項１の発明において、第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、第１及び第２の駆動巻線は各スイッチング素子の制御端子と一方の出力端子との間にそれぞれ接続されており、各スイッチング素子の制御端子に入力される入力信号の電圧値を積分する積分回路と、積分回路の出力電圧が所定の電圧値に達すると各スイッチング素子をオフさせる制御回路とを各スイッチング素子にそれぞれ設けたことを特徴とし、積分回路で制御端子に入力される電圧信号を積分し、その積分値が所定の電圧値に達すると制御回路が各スイッチング素子をオフさせているので、脈流電圧の山部と谷部とで各スイッチング素子のオン期間、すなわちスイッチング周波数を略一定にすることができ、負荷電流のリップルを低減することができる。しかも積分回路は電源変動の影響を受けにくいから、電源変動によってスイッチング周波数が変化するのを抑制できるという効果がある。
【０１００】
請求項５の発明は、請求項４の発明において、上記負荷は予熱用の電極を有する放電灯からなり、低圧側のスイッチング素子に設けられた積分回路に、予熱時に積分回路の時定数を変化させて放電灯に予熱電流を流す時定数可変手段を設けたことを特徴とし、予熱時に時定数可変手段が積分回路の時定数を変化させることによって、各スイッチング素子のオン期間を変化させて放電灯に予熱電流を流すことができ、各スイッチング素子をオン／オフさせるための回路に予熱電流を流す機能を付加しているので、予熱電流を流すための回路を少ない部品で実現でき、コストダウンを図ることができるという効果がある。
【０１０１】
請求項６の発明は、請求項４の発明において、上記負荷は放電灯からなり、低圧側のスイッチング素子に設けられた制御回路に放電灯の寿命末期を検出する寿命末期検出手段を設け、寿命末期検出手段が放電灯の寿命末期を検出すると制御回路がスイッチング素子のスイッチング動作を停止させることを特徴とし、寿命末期検出手段が放電灯の寿命末期を検出すると、制御回路がスイッチング素子のスイッチング動作を停止させているので、スイッチング素子に過大なストレスがかかるのを防止することができ、制御回路に寿命末期検出手段を付加することによって、寿命末期時に回路素子を保護する回路を少ない部品数で実現でき、コストダウンを図ることができるという効果がある。
【０１０２】
請求項７の発明は、請求項１の発明において、第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、リーケージトランスの二次側には第１及び第２のスイッチング手段をそれぞれ駆動するための第３及び第４の駆動巻線が設けられ、第１及び第２のスイッチング手段の制御端子と一方の出力端子との間には、第１及び第３の駆動巻線の直列回路と第２及び第４の駆動巻線の直列回路がそれぞれ接続されたことを特徴とし、リーケージトランスの一次側と二次側に発生した電圧信号を合成して、各スイッチング手段の制御端子に印加しており、リーケージトランスの二次側には共振電圧に比例した電圧が発生するので、制御端子に印加される電圧信号の波形を正弦波に近づけることができ、リーケージトランスの一次側に発生した電圧のみを各スイッチング手段の制御端子に印加する場合に比べて、脈流電圧の山部と谷部とで各スイッチング手段のオン時間の差すなわちスイッチング周波数の差が小さくなり、負荷電流のリップル値を低減でき、且つ、制御端子に印加される電圧信号の立ち下がりが急峻になるから、スイッチング素子がオンからオフに移行する時間が短くなり、スイッチングロスを低減できるという効果がある。
【０１０３】
請求項８の発明は、請求項２乃至７の何れか１つの発明において、上記電圧駆動型のスイッチング素子はＭＯＳ型電界効果トランジスタからなることを特徴とし、望ましい実施態様である。
【０１０４】
請求項９の発明は、請求項１乃至８の何れか１つの発明において、上記整流回路は、第１乃至第４のダイオードがブリッジ接続されたダイオードブリッジと、ダイオードブリッジの直流出力端に順方向に接続された第５のダイオードからなることを特徴とし、望ましい実施態様である。
【図面の簡単な説明】
【図１】 参考例１の電源装置を示す回路図である。
【図２】（ａ）（ｂ）は同上の電源装置の各部の波形図である。
【図３】（ａ）〜（ｆ）は同上の電源装置の動作を説明する説明図である。
【図４】（ａ）（ｂ）は同上の電源装置の各部の波形図である。
【図５】（ａ）（ｂ）は同上の電源装置の各部の波形図である。
【図６】 参考例２の電源装置を示す回路図である。
【図７】 実施形態１の電源装置を示す回路図である。
【図８】 参考例の電源装置を示す回路図である。
【図９】（ａ）（ｂ）は同上の電源装置の各部の波形図である。
【図１０】（ａ）（ｂ）は同上の電源装置の各部の波形図である。
【図１１】 同上の別の電源装置の回路図である。
【図１２】 実施形態２の電源装置の回路図である。
【図１３】 参考例の電源装置を示す回路図である。
【図１４】（ａ）（ｂ）は同上の電源装置の各部の波形図である。
【図１５】（ａ）（ｂ）は同上の電源装置の各部の波形図である。
【図１６】 同上の別の電源装置の回路図である。
【図１７】 実施形態３の電源装置の回路図である。
【図１８】 参考例の電源装置を示す回路図である。
【図１９】 同上の電源装置の要部回路図である。
【図２０】 同上の電源装置の各部の波形図である。
【図２１】 同上の電源装置の各部の波形図である。
【図２２】 同上の別の電源装置の回路図である。
【図２３】 実施形態４の電源装置の回路図である。
【図２４】 実施形態５の電源装置の要部回路図である。
【図２５】 同上の電源装置の各部の波形図である。
【図２６】 同上の電源装置の各部の波形図である。
【図２７】 実施形態６の電源装置の要部回路図である。
【図２８】 同上の電源装置の各部の波形図である。
【図２９】 同上の電源装置の各部の波形図である。
【図３０】 参考例の電源装置を示す回路図である。
【図３１】（ａ）（ｂ）は同上の電源装置の要部回路図である。
【図３２】 同上の別の電源装置の回路図である。
【図３３】 実施形態７の電源装置の回路図である。
【図３４】（ａ）（ｂ）は同上のさらに別の電源装置の要部回路図である。
【図３５】（ａ）（ｂ）は同上のさらにまた別の電源装置の要部回路図である。
【図３６】 参考例の電源装置を示す回路図である。
【図３７】 同上の別の電源装置の回路図である。
【図３８】 実施形態８の電源装置の回路図である。
【図３９】 同上の電源装置の各部の波形図である。
【図４０】 同上の電源装置の各部の波形図である。
【図４１】（ａ）（ｂ）は同上の電源装置の要部回路図である。
【図４２】 従来の電源装置の回路図である。
【図４３】 従来の別の電源装置の回路図である。
【符号の説明】
１ 整流回路
４ 負荷回路
Ｃ１〜Ｃ３ コンデンサ
Ｄ１ ダイオード
Ｌａ 放電灯
ＬＴ リーケージトランス
ｎ１，ｎ２ 駆動巻線
Ｑ１，Ｑ２ スイッチング素子
Ｒ１，Ｒ２ 抵抗

Claims (9)

1. 交流電源の電源電圧を整流する整流回路と、整流回路の出力端子間に第１の充電用ダイオードを介して接続された第１及び第２のスイッチング手段の直列回路を有し直流電圧を高周波電圧に変換するインバータ回路と、第１の充電用ダイオードと並列に接続された充電用コンデンサと、整流回路の出力端子及び充電用ダイオードの接続点と第１及び第２のスイッチング手段の接続点との間に直流カット用コンデンサを介して接続された負荷回路と、整流回路の脈流電圧を部分的に平滑してインバータ回路に供給する部分平滑回路とを備えた電源装置において、上記負荷回路は、一次巻線が上記直流カット用コンデンサと直列に接続されたリーケージトランスと、リーケージトランスの２次巻線に接続された負荷と、負荷に並列接続され負荷及びリーケージトランスの漏れインダクタンスと共に共振回路を構成する共振用コンデンサとを備えており、リーケージトランスの１次側には第１及び第２のスイッチング手段をそれぞれ駆動するための第１及び第２の駆動巻線が設けられて、第１及び第２の駆動巻線の一端がそれぞれ第１及び第２のスイッチング手段の制御端子に接続され、且つ、上記部分平滑回路は、第１及び第２のスイッチング手段の直列回路と並列に接続された平滑コンデンサ及び平滑コンデンサの放電電流を流す放電用ダイオードの直列回路と、第１及び第２のスイッチング手段の直列回路と並列に接続された第１のコンデンサと、第１又は第２のスイッチング手段の内の何れか一方を介して平滑コンデンサに充電電流を流す第２の充電用ダイオードと、平滑コンデンサの充電経路に挿入されたチョッパ用チョークとを有する降圧チョッパ回路から構成され、上記チョッパ用チョークを、リーケージトランスの一次巻線又は二次巻線の内の何れか一方で構成したことを特徴とする電源装置。
2. 第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、第１及び第２の駆動巻線は各スイッチング素子の制御端子と一方の出力端子との間にそれぞれ接続され、各スイッチング素子の制御端子と一方の出力端子との間には第１及び第２のインダクタがそれぞれ接続されたことを特徴とする請求項１記載の電源装置。
3. 第１及び第２の駆動巻線と各スイッチング素子の制御端子との間にそれぞれ第２及び第３のコンデンサが接続されたことを特徴とする請求項２記載の電源装置。
4. 第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、第１及び第２の駆動巻線は各スイッチング素子の制御端子と一方の出力端子との間にそれぞれ接続されており、各スイッチング素子の制御端子に入力される入力信号の電圧値を積分する積分回路と、積分回路の出力電圧が所定の電圧値に達すると各スイッチング素子をオフさせる制御回路とを各スイッチング素子にそれぞれ設けたことを特徴とする請求項１記載の電源装置。
5. 上記負荷は予熱用の電極を有する放電灯からなり、低圧側のスイッチング素子に設けられた積分回路に、予熱時に積分回路の時定数を変化させて放電灯に予熱電流を流す時定数可変手段を設けたことを特徴とする請求項４記載の電源装置。
6. 上記負荷は放電灯からなり、低圧側のスイッチング素子に設けられた制御回路に放電灯の寿命末期を検出する寿命末期検出手段を設け、寿命末期検出手段が放電灯の寿命末期を検出すると制御回路がスイッチング素子のスイッチング動作を停止させることを特徴とする請求項４記載の電源装置。
7. 第１及び第２のスイッチング手段は、制御端子と一方の出力端子との間に電圧信号が入力されると出力端子間が導通する電圧駆動型のスイッチング素子からなり、リーケージトランスの二次側には第１及び第２のスイッチング手段をそれぞれ駆動するための第３及び第４の駆動巻線が設けられ、第１及び第２のスイッチング手段の制御端子と一方の出力端子との間には、第１及び第３の駆動巻線の直列回路と第２及び第４の駆動巻線の直列回路とがそれぞれ接続されたことを特徴とする請求項１記載の電源装置。
8. 上記電圧駆動型のスイッチング素子はＭＯＳ型電界効果トランジスタからなることを特徴とする請求項２乃至７の何れか１つに記載の電源装置。
9. 上記整流回路は、第１乃至第４のダイオードがブリッジ接続されたダイオードブリッジと、ダイオードブリッジの直流出力端に順方向に接続された第５のダイオードからなることを特徴とする請求項１乃至８の何れか１つに記載の電源装置。

Images