JP2002125380A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2002125380A JP2002125380A JP2000313989A JP2000313989A JP2002125380A JP 2002125380 A JP2002125380 A JP 2002125380A JP 2000313989 A JP2000313989 A JP 2000313989A JP 2000313989 A JP2000313989 A JP 2000313989A JP 2002125380 A JP2002125380 A JP 2002125380A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- rectifier
- capacitor
- output
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 409
- 238000009499 grossing Methods 0.000 claims abstract description 131
- 238000004804 winding Methods 0.000 claims description 137
- 238000001514 detection method Methods 0.000 claims description 82
- 230000005856 abnormality Effects 0.000 claims description 63
- 230000000670 limiting effect Effects 0.000 claims description 24
- 238000004904 shortening Methods 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 10
- 230000006872 improvement Effects 0.000 claims description 6
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 38
- 230000036961 partial effect Effects 0.000 abstract description 9
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 description 38
- 238000010586 diagram Methods 0.000 description 25
- 230000007423 decrease Effects 0.000 description 20
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000001172 regenerating effect Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 206010011906 Death Diseases 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】異常状態が解除されたときにはインバータ回路
を容易に再起動することができる電源装置を提供する。 【解決手段】インバータ回路ＩＮＶには、負荷回路Ｚに
含まれる放電灯の予熱を制御する予熱回路ＰＨを備える
とともに、放電灯がエミレス状態になると予熱回路ＰＨ
を通してインバータ回路ＩＮＶを間欠的に発振させるエ
ミレス検出回路ＥＬが付設される。インバータ回路ＩＮ
Ｖは、ハーフブリッジ型を基本構成としてスイッチング
素子Ｑ１，Ｑ２の一方を部分平滑用に兼用してあり、し
かも帰還トランスＤＴ１を用いて自励動作するように構
成される。部分平滑用の平滑コンデンサＣ０の両端間に
は、エミレス検出回路ＥＬの動作によるインバータ回路
ＩＮＶの発振停止時に平滑コンデンサＣ０の電荷を放電
させる放電抵抗Ｒｄが接続される。
を容易に再起動することができる電源装置を提供する。 【解決手段】インバータ回路ＩＮＶには、負荷回路Ｚに
含まれる放電灯の予熱を制御する予熱回路ＰＨを備える
とともに、放電灯がエミレス状態になると予熱回路ＰＨ
を通してインバータ回路ＩＮＶを間欠的に発振させるエ
ミレス検出回路ＥＬが付設される。インバータ回路ＩＮ
Ｖは、ハーフブリッジ型を基本構成としてスイッチング
素子Ｑ１，Ｑ２の一方を部分平滑用に兼用してあり、し
かも帰還トランスＤＴ１を用いて自励動作するように構
成される。部分平滑用の平滑コンデンサＣ０の両端間に
は、エミレス検出回路ＥＬの動作によるインバータ回路
ＩＮＶの発振停止時に平滑コンデンサＣ０の電荷を放電
させる放電抵抗Ｒｄが接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、商用電源のような
交流電源から電力変換を行って高周波電力を負荷回路に
供給する電源装置に関するものである。
交流電源から電力変換を行って高周波電力を負荷回路に
供給する電源装置に関するものである。
【０００２】
【従来の技術】一般にこの種の電源装置は、図２１に示
すように、交流電源Ｖｉｎを整流器ＤＢにより整流し、
整流器ＤＢの出力をインバータ回路ＩＮＶにより高周波
電力に変換して負荷回路Ｚに供給する構成を有する。図
示するインバータ回路ＩＮＶでは、いわゆるハーフブリ
ッジ型の直列インバータを基本構成としインバータ回路
ＩＮＶに高調波低減機能を持たせた複合型部分平滑方式
と称する構成を採用しており、インバータ回路ＩＮＶを
構成するスイッチング素子Ｑ１，Ｑ２に帰還トランスＤ
Ｔ１を介してインバータ回路ＩＮＶの出力が帰還される
ことによって、両スイッチング素子Ｑ１，Ｑ２が自励動
作するように構成されている。また、負荷回路Ｚとして
は、リーケージトランスからなる出力トランスＬＴ１
と、出力トランスＬＴ１のリーケージインダクタンスと
ともに共振回路を構成するように出力トランスＬＴ１の
２次側に接続したコンデンサＣ４と、コンデンサＣ４に
並列接続した蛍光灯のような熱陰極型の放電灯ＦＬとを
含む。具体的には、出力トランスＬＴ１の２次巻線ｎ２
の各一端に放電灯ＦＬの各フィラメントの一端がそれぞ
れ接続され、各フィラメントの他端間にコンデンサＣ４
が接続されることになる。
すように、交流電源Ｖｉｎを整流器ＤＢにより整流し、
整流器ＤＢの出力をインバータ回路ＩＮＶにより高周波
電力に変換して負荷回路Ｚに供給する構成を有する。図
示するインバータ回路ＩＮＶでは、いわゆるハーフブリ
ッジ型の直列インバータを基本構成としインバータ回路
ＩＮＶに高調波低減機能を持たせた複合型部分平滑方式
と称する構成を採用しており、インバータ回路ＩＮＶを
構成するスイッチング素子Ｑ１，Ｑ２に帰還トランスＤ
Ｔ１を介してインバータ回路ＩＮＶの出力が帰還される
ことによって、両スイッチング素子Ｑ１，Ｑ２が自励動
作するように構成されている。また、負荷回路Ｚとして
は、リーケージトランスからなる出力トランスＬＴ１
と、出力トランスＬＴ１のリーケージインダクタンスと
ともに共振回路を構成するように出力トランスＬＴ１の
２次側に接続したコンデンサＣ４と、コンデンサＣ４に
並列接続した蛍光灯のような熱陰極型の放電灯ＦＬとを
含む。具体的には、出力トランスＬＴ１の２次巻線ｎ２
の各一端に放電灯ＦＬの各フィラメントの一端がそれぞ
れ接続され、各フィラメントの他端間にコンデンサＣ４
が接続されることになる。
【０００３】このような構成の負荷回路Ｚを採用するに
は、放電灯ＦＬを予熱するための他制回路としての予熱
回路ＰＨが必要であり、また放電灯ＦＬの寿命末期状態
（いわゆるエミレス状態）を検出するために異常検出回
路としてのエミレス検出回路ＥＬも設けられる。ここ
に、寿命末期状態とは、放電灯ＦＬに設けた２個の熱陰
極（フィラメント）のうちの一方の熱陰極において電子
放出物質（エミッタ）が蒸発することによって放電灯Ｆ
Ｌが半波点灯状態になる状態を意味している。
は、放電灯ＦＬを予熱するための他制回路としての予熱
回路ＰＨが必要であり、また放電灯ＦＬの寿命末期状態
（いわゆるエミレス状態）を検出するために異常検出回
路としてのエミレス検出回路ＥＬも設けられる。ここ
に、寿命末期状態とは、放電灯ＦＬに設けた２個の熱陰
極（フィラメント）のうちの一方の熱陰極において電子
放出物質（エミッタ）が蒸発することによって放電灯Ｆ
Ｌが半波点灯状態になる状態を意味している。
【０００４】インバータ回路ＩＮＶは、一対のスイッチ
ング素子Ｑ１，Ｑ２の直列回路が整流器ＤＢの直流出力
端間に接続されるとともに、帰還トランスＤＴ１の１次
巻線と負荷回路Ｚと直流カット用のコンデンサＣ１との
直列回路が一方のスイッチング素子Ｑ１に並列に接続さ
れ、さらに一方のスイッチング素子Ｑ２を部分平滑回路
とともに降圧チョッパ型アクティブフィルタを構成する
スイッチング素子に兼用した構成を有する。ここに、上
記一方のスイッチング素子Ｑ１は他方のスイッチング素
子Ｑ２に対して整流器ＤＢの出力端の高電位側に接続さ
れているから必要に応じてハイサイドのスイッチング素
子Ｑ１と呼び、上記他方のスイッチング素子Ｑ２を必要
に応じてローサイドのスイッチング素子Ｑ２と呼ぶ。各
スイッチング素子Ｑ１，Ｑ２にはＭＯＳＦＥＴを用いて
あり、スイッチング素子Ｑ１，Ｑ２のオフ時にもボディ
ダイオードを通してオン時とは逆向きの電流を流すこと
が可能になっている。つまり、スイッチング素子として
は、トランジスタのコレクタ・エミッタにダイオードを
逆並列に接続した構成と等価である。ここで逆並列と
は、トランジスタのオン時におけるコレクタとエミッタ
との間の順方向電流とは逆向きの電流をダイオードに流
すことができる極性で、ダイオードをトランジスタのコ
レクタ・エミッタに並列に接続することを意味してい
る。
ング素子Ｑ１，Ｑ２の直列回路が整流器ＤＢの直流出力
端間に接続されるとともに、帰還トランスＤＴ１の１次
巻線と負荷回路Ｚと直流カット用のコンデンサＣ１との
直列回路が一方のスイッチング素子Ｑ１に並列に接続さ
れ、さらに一方のスイッチング素子Ｑ２を部分平滑回路
とともに降圧チョッパ型アクティブフィルタを構成する
スイッチング素子に兼用した構成を有する。ここに、上
記一方のスイッチング素子Ｑ１は他方のスイッチング素
子Ｑ２に対して整流器ＤＢの出力端の高電位側に接続さ
れているから必要に応じてハイサイドのスイッチング素
子Ｑ１と呼び、上記他方のスイッチング素子Ｑ２を必要
に応じてローサイドのスイッチング素子Ｑ２と呼ぶ。各
スイッチング素子Ｑ１，Ｑ２にはＭＯＳＦＥＴを用いて
あり、スイッチング素子Ｑ１，Ｑ２のオフ時にもボディ
ダイオードを通してオン時とは逆向きの電流を流すこと
が可能になっている。つまり、スイッチング素子として
は、トランジスタのコレクタ・エミッタにダイオードを
逆並列に接続した構成と等価である。ここで逆並列と
は、トランジスタのオン時におけるコレクタとエミッタ
との間の順方向電流とは逆向きの電流をダイオードに流
すことができる極性で、ダイオードをトランジスタのコ
レクタ・エミッタに並列に接続することを意味してい
る。
【０００５】帰還トランスＤＴ１は２個の２次巻線を備
え、各２次巻線には抵抗Ｒ１，Ｒ２がそれぞれ接続さ
れ、各２次巻線と各抵抗Ｒ１，Ｒ２との直列回路は各ス
イッチング素子Ｑ１，Ｑ２のゲート・ソースに並列に接
続されている。ただし、各トランジスタＱ１，Ｑ２に対
する帰還トランスＤＴ１の各２次巻線の極性は互いに逆
にしてあり、一方のスイッチング素子Ｑ１のオン時には
他方のトランジスタＱ２がオフになる関係としている。
また、ローサイドのスイッチング素子Ｑ２のゲートには
起動回路が接続される。起動回路は、抵抗Ｒ３とコンデ
ンサＣ３との直列回路が整流器ＤＢの直流出力端間に接
続され、抵抗Ｒ３とコンデンサＣ３との接続点がトリガ
素子ＴＤ１を介してスイッチング素子Ｑ２のゲートに接
続されるとともに、抵抗Ｒ３とコンデンサＣ３との接続
点がダイオードＤ４を介してスイッチング素子Ｑ２のド
レインに接続された構成を有している。ここに、ダイオ
ードＤ４の極性は、ローサイドのスイッチング素子Ｑ２
のオン時にコンデンサＣ３の電荷を放電できる極性とし
てある。
え、各２次巻線には抵抗Ｒ１，Ｒ２がそれぞれ接続さ
れ、各２次巻線と各抵抗Ｒ１，Ｒ２との直列回路は各ス
イッチング素子Ｑ１，Ｑ２のゲート・ソースに並列に接
続されている。ただし、各トランジスタＱ１，Ｑ２に対
する帰還トランスＤＴ１の各２次巻線の極性は互いに逆
にしてあり、一方のスイッチング素子Ｑ１のオン時には
他方のトランジスタＱ２がオフになる関係としている。
また、ローサイドのスイッチング素子Ｑ２のゲートには
起動回路が接続される。起動回路は、抵抗Ｒ３とコンデ
ンサＣ３との直列回路が整流器ＤＢの直流出力端間に接
続され、抵抗Ｒ３とコンデンサＣ３との接続点がトリガ
素子ＴＤ１を介してスイッチング素子Ｑ２のゲートに接
続されるとともに、抵抗Ｒ３とコンデンサＣ３との接続
点がダイオードＤ４を介してスイッチング素子Ｑ２のド
レインに接続された構成を有している。ここに、ダイオ
ードＤ４の極性は、ローサイドのスイッチング素子Ｑ２
のオン時にコンデンサＣ３の電荷を放電できる極性とし
てある。
【０００６】部分平滑回路は、平滑コンデンサＣ０とイ
ンダクタンス素子としてのインダクタＬ１とダイオード
Ｄ３との直列回路を整流器ＤＢの直流出力端間に接続
し、インダクタＬ１とダイオードＤ３との接続点にダイ
オードＤ１を介して帰還トランスＤＴ１と負荷回路Ｚと
の接続点を接続した構成を有している。したがって、平
滑コンデンサＣ０とインダクタＬ１とダイオードＤ１と
帰還トランスＤＴ１の１次巻線とローサイドのスイッチ
ング素子Ｑ２とからなる直列回路は整流器ＤＢの直流出
力端間に接続される。ダイオードＤ１の極性は、スイッ
チング素子Ｑ２のオン時に整流器ＤＢ−平滑コンデンサ
Ｃ０−インダクタＬ１−ダイオードＤ１−帰還トランス
ＤＴ１の１次巻線−スイッチング素子Ｑ２−整流器ＤＢ
の経路で平滑コンデンサＣ０に充電電流を流せる極性と
してある。また、ダイオードＤ３の極性は、スイッチン
グ素子Ｑ２のオン時に平滑コンデンサＣ０−コンデンサ
Ｃ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−ス
イッチング素子Ｑ２−ダイオードＤ３−インダクタＬ１
−平滑コンデンサＣ０の経路で平滑コンデンサＣ０の放
電電流を流せる極性としてある。スイッチング素子Ｑ２
のオン時に平滑コンデンサＣ０が充電されるか放電され
るかは、整流器ＤＢの出力電圧と平滑コンデンサＣ０の
両端電圧との大小関係による。部分平滑回路を構成する
平滑コンデンサＣ０とインダクタＬ１とダイオードＤ３
との直列回路には力率改善用のコンデンサＣ２が並列接
続される。
ンダクタンス素子としてのインダクタＬ１とダイオード
Ｄ３との直列回路を整流器ＤＢの直流出力端間に接続
し、インダクタＬ１とダイオードＤ３との接続点にダイ
オードＤ１を介して帰還トランスＤＴ１と負荷回路Ｚと
の接続点を接続した構成を有している。したがって、平
滑コンデンサＣ０とインダクタＬ１とダイオードＤ１と
帰還トランスＤＴ１の１次巻線とローサイドのスイッチ
ング素子Ｑ２とからなる直列回路は整流器ＤＢの直流出
力端間に接続される。ダイオードＤ１の極性は、スイッ
チング素子Ｑ２のオン時に整流器ＤＢ−平滑コンデンサ
Ｃ０−インダクタＬ１−ダイオードＤ１−帰還トランス
ＤＴ１の１次巻線−スイッチング素子Ｑ２−整流器ＤＢ
の経路で平滑コンデンサＣ０に充電電流を流せる極性と
してある。また、ダイオードＤ３の極性は、スイッチン
グ素子Ｑ２のオン時に平滑コンデンサＣ０−コンデンサ
Ｃ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−ス
イッチング素子Ｑ２−ダイオードＤ３−インダクタＬ１
−平滑コンデンサＣ０の経路で平滑コンデンサＣ０の放
電電流を流せる極性としてある。スイッチング素子Ｑ２
のオン時に平滑コンデンサＣ０が充電されるか放電され
るかは、整流器ＤＢの出力電圧と平滑コンデンサＣ０の
両端電圧との大小関係による。部分平滑回路を構成する
平滑コンデンサＣ０とインダクタＬ１とダイオードＤ３
との直列回路には力率改善用のコンデンサＣ２が並列接
続される。
【０００７】ところで、上述したように、図示するイン
バータ回路ＩＮＶは自励動作するから、定常動作時（つ
まり、放電灯ＦＬが安定に点灯している期間）には制御
は不要であるが、予熱期間には放電灯ＦＬが点灯しない
ように負荷回路Ｚに電力を供給し、寿命末期時にはイン
バータ回路ＩＮＶにストレスがかからないようにインバ
ータ回路ＩＮＶの出力を低減（動作の停止も含む）する
ように、定常動作時とは異なる動作が必要になる。そこ
で、予熱期間の制御を行う予熱回路ＰＨと、寿命末期時
の制御を行うエミレス検出回路ＥＬとを設け、予熱回路
ＰＨとエミレス検出回路ＥＬとにより、ローサイドのス
イッチング素子Ｑ２のオンオフを制御可能としてある。
要するに、インバータ回路ＩＮＶは自励動作するが、定
常動作時とは異なる動作が必要なときにのみ、ローサイ
ドのスイッチング素子Ｑ２に対して他制制御を行う構成
を採用している。
バータ回路ＩＮＶは自励動作するから、定常動作時（つ
まり、放電灯ＦＬが安定に点灯している期間）には制御
は不要であるが、予熱期間には放電灯ＦＬが点灯しない
ように負荷回路Ｚに電力を供給し、寿命末期時にはイン
バータ回路ＩＮＶにストレスがかからないようにインバ
ータ回路ＩＮＶの出力を低減（動作の停止も含む）する
ように、定常動作時とは異なる動作が必要になる。そこ
で、予熱期間の制御を行う予熱回路ＰＨと、寿命末期時
の制御を行うエミレス検出回路ＥＬとを設け、予熱回路
ＰＨとエミレス検出回路ＥＬとにより、ローサイドのス
イッチング素子Ｑ２のオンオフを制御可能としてある。
要するに、インバータ回路ＩＮＶは自励動作するが、定
常動作時とは異なる動作が必要なときにのみ、ローサイ
ドのスイッチング素子Ｑ２に対して他制制御を行う構成
を採用している。
【０００８】予熱回路ＰＨは、スイッチング素子Ｑ２の
ゲートにエミッタが接続されるとともにソースにコレク
タが接続されたｐｎｐ形のトランジスタＱ６を備え、こ
のトランジスタＱ６のベース・コレクタにはｎｐｎ形の
トランジスタＱ５のコレクタ・エミッタが並設に接続さ
れる。また、トランジスタＱ６のエミッタ・コレクタに
は、抵抗Ｒ１０とダイオードＤ１０と容量が比較的大き
い他制用のコンデンサＣｔ１と容量が比較的小さいコン
デンサＣｐ１との直列回路が並列に接続され、両コンデ
ンサＣｔ１，Ｃｐ１の接続点に抵抗Ｒ１１を介してトラ
ンジスタＱ５のベースが接続される。さらに、予熱回路
ＰＨは、コンデンサＣｔ１，Ｃｐ１の接続点にアノード
が接続され抵抗Ｒ１０とダイオードＤ１０との接続点に
カソードが接続されたダイオードＤ８を有するととも
に、コンデンサＣｐ１に並列に接続されカソードがコン
デンサＣｔ１，Ｃｐ１の接続点に接続されたダイオード
Ｄ９を有している。
ゲートにエミッタが接続されるとともにソースにコレク
タが接続されたｐｎｐ形のトランジスタＱ６を備え、こ
のトランジスタＱ６のベース・コレクタにはｎｐｎ形の
トランジスタＱ５のコレクタ・エミッタが並設に接続さ
れる。また、トランジスタＱ６のエミッタ・コレクタに
は、抵抗Ｒ１０とダイオードＤ１０と容量が比較的大き
い他制用のコンデンサＣｔ１と容量が比較的小さいコン
デンサＣｐ１との直列回路が並列に接続され、両コンデ
ンサＣｔ１，Ｃｐ１の接続点に抵抗Ｒ１１を介してトラ
ンジスタＱ５のベースが接続される。さらに、予熱回路
ＰＨは、コンデンサＣｔ１，Ｃｐ１の接続点にアノード
が接続され抵抗Ｒ１０とダイオードＤ１０との接続点に
カソードが接続されたダイオードＤ８を有するととも
に、コンデンサＣｐ１に並列に接続されカソードがコン
デンサＣｔ１，Ｃｐ１の接続点に接続されたダイオード
Ｄ９を有している。
【０００９】エミレス検出回路ＥＬは、負荷回路Ｚに設
けた出力トランスＬＴ１に付設した検出巻線ｎ３の誘起
電圧を放電灯ＦＬの両端電圧に比例した電圧として取り
出し、ダイオードＤ１４により半波整流した後に抵抗Ｒ
４，Ｒ５の直列回路により分圧するとともにダイオード
Ｄ１１を介してコンデンサＣ５により平滑し、このコン
デンサＣ５の両端電圧をエミレス状態の判別に用いてい
る。コンデンサＣ５の両端電圧は、ツェナダイオードＺ
Ｄ１と抵抗Ｒ７との直列回路に印加され、ツェナダイオ
ードＺＤ１と抵抗Ｒ７との接続点にはトランジスタＱ４
のベースが接続される。このトランジスタＱ４はｎｐｎ
形でありｐｎｐ形のトランジスタＱ３のベースにコレク
タが接続され、トランジスタＱ３のコレクタにベースが
接続される。また、抵抗Ｒ７はトランジスタＱ４のエミ
ッタとベースとの間に接続される。トランジスタＱ３の
エミッタとベースとの間には抵抗Ｒ８が接続され、トラ
ンジスタＱ３，Ｑ４と抵抗Ｒ７，Ｒ８とからなる回路に
は、ダイオードＤ５および抵抗Ｒ６の直列回路を介して
コンデンサＣ５の両端電圧が印加される。さらに、トラ
ンジスタＱ３のエミッタと抵抗Ｒ８との接続点には、上
述した予熱回路ＰＨのトランジスタＱ６のベースにアノ
ードを接続したダイオードＤ７のカソードが接続される
とともに、ダイオードＤ６のカソードが接続される。ダ
イオードＤ６のアノードは、予熱回路ＰＨにおけるダイ
オードＤ１０とコンデンサＣｔ１との接続点に抵抗Ｒ９
を介して接続される。
けた出力トランスＬＴ１に付設した検出巻線ｎ３の誘起
電圧を放電灯ＦＬの両端電圧に比例した電圧として取り
出し、ダイオードＤ１４により半波整流した後に抵抗Ｒ
４，Ｒ５の直列回路により分圧するとともにダイオード
Ｄ１１を介してコンデンサＣ５により平滑し、このコン
デンサＣ５の両端電圧をエミレス状態の判別に用いてい
る。コンデンサＣ５の両端電圧は、ツェナダイオードＺ
Ｄ１と抵抗Ｒ７との直列回路に印加され、ツェナダイオ
ードＺＤ１と抵抗Ｒ７との接続点にはトランジスタＱ４
のベースが接続される。このトランジスタＱ４はｎｐｎ
形でありｐｎｐ形のトランジスタＱ３のベースにコレク
タが接続され、トランジスタＱ３のコレクタにベースが
接続される。また、抵抗Ｒ７はトランジスタＱ４のエミ
ッタとベースとの間に接続される。トランジスタＱ３の
エミッタとベースとの間には抵抗Ｒ８が接続され、トラ
ンジスタＱ３，Ｑ４と抵抗Ｒ７，Ｒ８とからなる回路に
は、ダイオードＤ５および抵抗Ｒ６の直列回路を介して
コンデンサＣ５の両端電圧が印加される。さらに、トラ
ンジスタＱ３のエミッタと抵抗Ｒ８との接続点には、上
述した予熱回路ＰＨのトランジスタＱ６のベースにアノ
ードを接続したダイオードＤ７のカソードが接続される
とともに、ダイオードＤ６のカソードが接続される。ダ
イオードＤ６のアノードは、予熱回路ＰＨにおけるダイ
オードＤ１０とコンデンサＣｔ１との接続点に抵抗Ｒ９
を介して接続される。
【００１０】次に、図２１に示した回路の動作を説明す
る。電源が投入されると、起動回路を構成するコンデン
サＣ３に整流器ＤＢから抵抗Ｒ３を介して充電電流が流
れ、コンデンサＣ３の電位が上昇してトリガ素子ＴＤ１
のブレークオーバ電圧に達すると、トリガ素子ＴＤ１が
導通しコンデンサＣ３の電荷がトリガ素子ＴＤ１を通し
て抵抗Ｒ２および帰還トランスＤＴ１の２次巻線を通し
て放出されることにより、スイッチング素子Ｑ２のゲー
ト・ソースに電圧が印加されてスイッチング素子Ｑ２が
オンになる。
る。電源が投入されると、起動回路を構成するコンデン
サＣ３に整流器ＤＢから抵抗Ｒ３を介して充電電流が流
れ、コンデンサＣ３の電位が上昇してトリガ素子ＴＤ１
のブレークオーバ電圧に達すると、トリガ素子ＴＤ１が
導通しコンデンサＣ３の電荷がトリガ素子ＴＤ１を通し
て抵抗Ｒ２および帰還トランスＤＴ１の２次巻線を通し
て放出されることにより、スイッチング素子Ｑ２のゲー
ト・ソースに電圧が印加されてスイッチング素子Ｑ２が
オンになる。
【００１１】ここで、電源投入直後には平滑コンデンサ
Ｃ０は充電されていないから、スイッチング素子Ｑ２が
オンになると、整流器ＤＢ−コンデンサＣ１−負荷回路
Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子
Ｑ２−整流器ＤＢの経路に電流が流れるとともに、整流
器ＤＢ−平滑コンデンサＣ０−インダクタＬ１−ダイオ
ードＤ１−帰還トランスＤＴ１の１次巻線−スイッチン
グ素子Ｑ２−整流器ＤＢの経路に電流が流れる。平滑コ
ンデンサＣ０およびコンデンサＣ１が充電されて帰還ト
ランスＤＴ１の１次巻線に流れる電流が減少すると２次
巻線に電圧が誘起されなくなりスイッチング素子Ｑ２が
オフになる。スイッチング素子Ｑ２がオフになると、負
荷回路Ｚの回生電流が、負荷回路Ｚ−帰還トランスＤＴ
１の１次巻線−スイッチング素子Ｑ１のボディダイオー
ド−コンデンサＣ１−負荷回路Ｚの経路で流れるととも
に、インダクタＬ１の蓄積エネルギがダイオードＤ１−
帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ１
のボディダイオード−平滑コンデンサＣ０の経路で放出
される。その後、帰還トランスＤＴ１の蓄積エネルギが
放出されることにより帰還トランスＤＴ１の２次巻線に
逆向きの電圧が誘起され、スイッチング素子Ｑ１がオン
になる。
Ｃ０は充電されていないから、スイッチング素子Ｑ２が
オンになると、整流器ＤＢ−コンデンサＣ１−負荷回路
Ｚ−帰還トランスＤＴ１の１次巻線−スイッチング素子
Ｑ２−整流器ＤＢの経路に電流が流れるとともに、整流
器ＤＢ−平滑コンデンサＣ０−インダクタＬ１−ダイオ
ードＤ１−帰還トランスＤＴ１の１次巻線−スイッチン
グ素子Ｑ２−整流器ＤＢの経路に電流が流れる。平滑コ
ンデンサＣ０およびコンデンサＣ１が充電されて帰還ト
ランスＤＴ１の１次巻線に流れる電流が減少すると２次
巻線に電圧が誘起されなくなりスイッチング素子Ｑ２が
オフになる。スイッチング素子Ｑ２がオフになると、負
荷回路Ｚの回生電流が、負荷回路Ｚ−帰還トランスＤＴ
１の１次巻線−スイッチング素子Ｑ１のボディダイオー
ド−コンデンサＣ１−負荷回路Ｚの経路で流れるととも
に、インダクタＬ１の蓄積エネルギがダイオードＤ１−
帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ１
のボディダイオード−平滑コンデンサＣ０の経路で放出
される。その後、帰還トランスＤＴ１の蓄積エネルギが
放出されることにより帰還トランスＤＴ１の２次巻線に
逆向きの電圧が誘起され、スイッチング素子Ｑ１がオン
になる。
【００１２】スイッチング素子Ｑ１がオンになると、コ
ンデンサＣ１を電源としてコンデンサＣ１−スイッチン
グ素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路
Ｚ−コンデンサＣ１の経路で電流が流れる。コンデンサ
Ｃ１が放電されると帰還トランスＤＴ１の１次巻線に流
れる電流が減少し、２次巻線に電圧が誘起されなくなる
からスイッチング素子Ｑ１がオフになり、負荷回路Ｚ−
コンデンサＣ１−平滑コンデンサＣ０−インダクタＬ１
−ダイオードＤ１−負荷回路Ｚの経路と、負荷回路Ｚ−
コンデンサＣ１−コンデンサＣ２−スイッチング素子Ｑ
２のボディダイオード−帰還トランスＤＴ１の１次巻線
−負荷回路Ｚの経路とに電流が流れる。その後、帰還ト
ランスＤＴ１の蓄積エネルギが放出されることにより帰
還トランスＤＴ１の２次巻線に逆向きの電圧が誘起さ
れ、スイッチング素子Ｑ２が再びオンになる。このよう
な動作の繰り返しによってスイッチング素子Ｑ１，Ｑ２
が交互にオンオフされ、負荷回路Ｚに交番電流が流れ
る。このような動作を以下ではインバータ回路ＩＮＶの
発振と呼ぶ。
ンデンサＣ１を電源としてコンデンサＣ１−スイッチン
グ素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路
Ｚ−コンデンサＣ１の経路で電流が流れる。コンデンサ
Ｃ１が放電されると帰還トランスＤＴ１の１次巻線に流
れる電流が減少し、２次巻線に電圧が誘起されなくなる
からスイッチング素子Ｑ１がオフになり、負荷回路Ｚ−
コンデンサＣ１−平滑コンデンサＣ０−インダクタＬ１
−ダイオードＤ１−負荷回路Ｚの経路と、負荷回路Ｚ−
コンデンサＣ１−コンデンサＣ２−スイッチング素子Ｑ
２のボディダイオード−帰還トランスＤＴ１の１次巻線
−負荷回路Ｚの経路とに電流が流れる。その後、帰還ト
ランスＤＴ１の蓄積エネルギが放出されることにより帰
還トランスＤＴ１の２次巻線に逆向きの電圧が誘起さ
れ、スイッチング素子Ｑ２が再びオンになる。このよう
な動作の繰り返しによってスイッチング素子Ｑ１，Ｑ２
が交互にオンオフされ、負荷回路Ｚに交番電流が流れ
る。このような動作を以下ではインバータ回路ＩＮＶの
発振と呼ぶ。
【００１３】上述の動作から明らかなように、スイッチ
ング素子Ｑ２のオン時に平滑コンデンサＣ０がインダク
タＬ１を通して充電され、スイッチング素子Ｑ２のオフ
時にインダクタＬ１から放出されるエネルギがスイッチ
ング素子Ｑ１のボディダイオードを通して平滑コンデン
サＣ０が蓄積されるから、この動作は降圧型チョッパ型
アクティブフィルタと同様の機能であって、コンデンサ
Ｃ０の両端電圧は整流器ＤＢの出力電圧のピーク電圧よ
りも十分に低い電圧になる。
ング素子Ｑ２のオン時に平滑コンデンサＣ０がインダク
タＬ１を通して充電され、スイッチング素子Ｑ２のオフ
時にインダクタＬ１から放出されるエネルギがスイッチ
ング素子Ｑ１のボディダイオードを通して平滑コンデン
サＣ０が蓄積されるから、この動作は降圧型チョッパ型
アクティブフィルタと同様の機能であって、コンデンサ
Ｃ０の両端電圧は整流器ＤＢの出力電圧のピーク電圧よ
りも十分に低い電圧になる。
【００１４】インバータ回路ＩＮＶが発振を開始する
と、スイッチング素子Ｑ２をオンにするためにスイッチ
ング素子Ｑ２のゲート・ソースに印加される電圧が、抵
抗Ｒ１０とダイオードＤ１０とコンデンサＣｔ１とコン
デンサＣｐ１との直列回路である積分回路にも印加さ
れ、コンデンサＣｔ１，Ｃｐ１が充電される。コンデン
サＣｔ１はコンデンサＣｐ１の容量よりも大きいから、
コンデンサＣｔ１，Ｃｐ１の接続点の電位は比較的短い
時間で上昇してトランジスタＱ５，Ｑ６がオンになり、
スイッチング素子Ｑ２のゲート・ソースを短絡してスイ
ッチング素子Ｑ２をオフにする。したがって、抵抗Ｒ１
０、ダイオードＤ１０、コンデンサＣｔ１，Ｃｐ１から
なる積分回路の時定数を適宜に設定することによって、
スイッチング素子Ｑ２のオン期間を自励動作させる場合
よりも短くすることができる。つまり、スイッチング素
子Ｑ２のオン期間が短くなることによって、交流電源Ｖ
ｉｎからインバータ回路ＩＮＶに供給されるエネルギが
少なくなり、またスイッチング素子Ｑ２のオン期間が短
くなることによってスイッチング素子Ｑ１，Ｑ２がオン
オフする周期が短くなり、負荷回路Ｚに印加される高周
波電圧の周波数が高くなって、負荷回路Ｚに含まれる共
振回路（リーケージインダクタンスとコンデンサＣ４と
からなる）のインピーダンスが大きくなり、結果的に放
電灯ＦＬへの供給電力が低減する。つまり、放電灯ＦＬ
の熱陰極（フィラメント）に予熱電流を流すことができ
る。
と、スイッチング素子Ｑ２をオンにするためにスイッチ
ング素子Ｑ２のゲート・ソースに印加される電圧が、抵
抗Ｒ１０とダイオードＤ１０とコンデンサＣｔ１とコン
デンサＣｐ１との直列回路である積分回路にも印加さ
れ、コンデンサＣｔ１，Ｃｐ１が充電される。コンデン
サＣｔ１はコンデンサＣｐ１の容量よりも大きいから、
コンデンサＣｔ１，Ｃｐ１の接続点の電位は比較的短い
時間で上昇してトランジスタＱ５，Ｑ６がオンになり、
スイッチング素子Ｑ２のゲート・ソースを短絡してスイ
ッチング素子Ｑ２をオフにする。したがって、抵抗Ｒ１
０、ダイオードＤ１０、コンデンサＣｔ１，Ｃｐ１から
なる積分回路の時定数を適宜に設定することによって、
スイッチング素子Ｑ２のオン期間を自励動作させる場合
よりも短くすることができる。つまり、スイッチング素
子Ｑ２のオン期間が短くなることによって、交流電源Ｖ
ｉｎからインバータ回路ＩＮＶに供給されるエネルギが
少なくなり、またスイッチング素子Ｑ２のオン期間が短
くなることによってスイッチング素子Ｑ１，Ｑ２がオン
オフする周期が短くなり、負荷回路Ｚに印加される高周
波電圧の周波数が高くなって、負荷回路Ｚに含まれる共
振回路（リーケージインダクタンスとコンデンサＣ４と
からなる）のインピーダンスが大きくなり、結果的に放
電灯ＦＬへの供給電力が低減する。つまり、放電灯ＦＬ
の熱陰極（フィラメント）に予熱電流を流すことができ
る。
【００１５】コンデンサＣｔ１は電源投入後にインバー
タ回路ＩＮＶの発振に伴って徐々に充電され、図２２
（ａ）のように両端電圧が上昇するから、積分回路にし
だいに電流が流れなくなる。コンデンサＣｔ１の両端電
圧が上昇すれば、コンデンサＣｔ１，Ｃｐ１の接続点の
電位が低下するから、トランジスタＱ５のベース電位が
低下して、トランジスタＱ５，Ｑ６がオフに保たれるよ
うになる。つまり、予熱回路ＰＨの動作によって、スイ
ッチング素子Ｑ２のオン期間は図２２（ｂ）のように電
源投入から徐々に長くなり、最終的に予熱回路ＰＨのト
ランジスタＱ５，Ｑ６がオフに保たれるようになると、
他制制御が停止して定常動作時のオン期間と等しくな
る。予熱回路ＰＨによる予熱が終了すれば、インバータ
回路ＩＮＶの発振の周波数は低くなり、負荷回路Ｚに含
まれる共振回路の共振周波数に近付くから、図２２
（ｃ）のように、放電灯ＦＬに印加される電圧が上昇し
て放電灯ＦＬが点灯する。
タ回路ＩＮＶの発振に伴って徐々に充電され、図２２
（ａ）のように両端電圧が上昇するから、積分回路にし
だいに電流が流れなくなる。コンデンサＣｔ１の両端電
圧が上昇すれば、コンデンサＣｔ１，Ｃｐ１の接続点の
電位が低下するから、トランジスタＱ５のベース電位が
低下して、トランジスタＱ５，Ｑ６がオフに保たれるよ
うになる。つまり、予熱回路ＰＨの動作によって、スイ
ッチング素子Ｑ２のオン期間は図２２（ｂ）のように電
源投入から徐々に長くなり、最終的に予熱回路ＰＨのト
ランジスタＱ５，Ｑ６がオフに保たれるようになると、
他制制御が停止して定常動作時のオン期間と等しくな
る。予熱回路ＰＨによる予熱が終了すれば、インバータ
回路ＩＮＶの発振の周波数は低くなり、負荷回路Ｚに含
まれる共振回路の共振周波数に近付くから、図２２
（ｃ）のように、放電灯ＦＬに印加される電圧が上昇し
て放電灯ＦＬが点灯する。
【００１６】ところで、上述の動作では整流器ＤＢの出
力電圧がインバータ回路ＩＮＶの電源になる場合につい
てのみ説明したが、実際には、交流電源Ｖｉｎの電圧の
絶対値と平滑コンデンサＣ０の両端電圧とのうち電圧の
高いほうがインバータ回路ＩＮＶの電源になる。交流電
源Ｖｉｎの電圧の絶対値が平滑コンデンサＣ０の両端電
圧よりも高いときは整流器ＤＢの出力電圧のピーク付近
に対応するから山部と呼び、逆の関係を谷部と呼ぶ。山
部では上述したように整流器ＤＢの出力を電源としてイ
ンバータ回路ＩＮＶが発振するのに対して、谷部では以
下のように平滑コンデンサＣ０を電源として動作する。
ここに、山部において整流器ＤＢから平滑コンデンサＣ
０に流れる充電電流のピーク値は整流器ＤＢの出力電圧
に比例するから、上述した回路では高力率が得られる。
力電圧がインバータ回路ＩＮＶの電源になる場合につい
てのみ説明したが、実際には、交流電源Ｖｉｎの電圧の
絶対値と平滑コンデンサＣ０の両端電圧とのうち電圧の
高いほうがインバータ回路ＩＮＶの電源になる。交流電
源Ｖｉｎの電圧の絶対値が平滑コンデンサＣ０の両端電
圧よりも高いときは整流器ＤＢの出力電圧のピーク付近
に対応するから山部と呼び、逆の関係を谷部と呼ぶ。山
部では上述したように整流器ＤＢの出力を電源としてイ
ンバータ回路ＩＮＶが発振するのに対して、谷部では以
下のように平滑コンデンサＣ０を電源として動作する。
ここに、山部において整流器ＤＢから平滑コンデンサＣ
０に流れる充電電流のピーク値は整流器ＤＢの出力電圧
に比例するから、上述した回路では高力率が得られる。
【００１７】しかして、谷部においては、スイッチング
素子Ｑ２がオンになると、平滑コンデンサＣ０−コンデ
ンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線
−スイッチング素子Ｑ２−ダイオードＤ３−インダクタ
Ｌ１−平滑コンデンサＣ０の経路に電流が流れる。スイ
ッチング素子Ｑ２がオフになると、負荷回路Ｚからの回
生電流が、負荷回路Ｚ−帰還トランスＤＴ１の１次巻線
−スイッチング素子Ｑ１のボディダイオード−コンデン
サＣ１−負荷回路Ｚの経路もしくは負荷回路Ｚ−帰還ト
ランスＤＴ１の１次巻線−スイッチング素子Ｑ１のボデ
ィダイオード−コンデンサＣ２−整流器ＤＢ−コンデン
サＣ１−負荷回路Ｚの経路に流れる。このような経路を
通ることによって、谷部においても交流電源Ｖｉｎから
整流器ＤＢへの入力電流を流すことができ高調波を低減
することができる。
素子Ｑ２がオンになると、平滑コンデンサＣ０−コンデ
ンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線
−スイッチング素子Ｑ２−ダイオードＤ３−インダクタ
Ｌ１−平滑コンデンサＣ０の経路に電流が流れる。スイ
ッチング素子Ｑ２がオフになると、負荷回路Ｚからの回
生電流が、負荷回路Ｚ−帰還トランスＤＴ１の１次巻線
−スイッチング素子Ｑ１のボディダイオード−コンデン
サＣ１−負荷回路Ｚの経路もしくは負荷回路Ｚ−帰還ト
ランスＤＴ１の１次巻線−スイッチング素子Ｑ１のボデ
ィダイオード−コンデンサＣ２−整流器ＤＢ−コンデン
サＣ１−負荷回路Ｚの経路に流れる。このような経路を
通ることによって、谷部においても交流電源Ｖｉｎから
整流器ＤＢへの入力電流を流すことができ高調波を低減
することができる。
【００１８】その後、スイッチング素子Ｑ１がオンにな
ると、コンデンサＣ１−スイッチング素子Ｑ１−帰還ト
ランスＤＴ１の１次巻線−負荷回路Ｚ−コンデンサＣ１
の経路で電流が流れる。さらに、スイッチング素子Ｑ１
がオフになると、負荷回路Ｚ−コンデンサＣ１−平滑コ
ンデンサＣ０−インダクタＬ１−ダイオードＤ１−負荷
回路Ｚの経路と、負荷回路Ｚ−コンデンサＣ１−コンデ
ンサＣ２−スイッチング素子Ｑ２のボディダイオード−
帰還トランスＤＴ１の１次巻線−負荷回路Ｚの経路とに
電流が流れる。その後、スイッチング素子Ｑ２が再びオ
ンになるから、上述の動作の繰り返しによってスイッチ
ング素子Ｑ１，Ｑ２が交互にオンオフされ、負荷回路Ｚ
に交番電流が流れる。
ると、コンデンサＣ１−スイッチング素子Ｑ１−帰還ト
ランスＤＴ１の１次巻線−負荷回路Ｚ−コンデンサＣ１
の経路で電流が流れる。さらに、スイッチング素子Ｑ１
がオフになると、負荷回路Ｚ−コンデンサＣ１−平滑コ
ンデンサＣ０−インダクタＬ１−ダイオードＤ１−負荷
回路Ｚの経路と、負荷回路Ｚ−コンデンサＣ１−コンデ
ンサＣ２−スイッチング素子Ｑ２のボディダイオード−
帰還トランスＤＴ１の１次巻線−負荷回路Ｚの経路とに
電流が流れる。その後、スイッチング素子Ｑ２が再びオ
ンになるから、上述の動作の繰り返しによってスイッチ
ング素子Ｑ１，Ｑ２が交互にオンオフされ、負荷回路Ｚ
に交番電流が流れる。
【００１９】上述のように山部においては交流電源Ｖｉ
ｎから整流器ＤＢへの入力電流を流すことができ、この
入力電流はスイッチング素子Ｑ１，Ｑ２のオンオフに応
じて高周波的に流れるから、交流電源Ｖｉｎと整流器Ｄ
Ｂとの間にスイッチング素子Ｑ１，Ｑ２のオンオフの周
波数を阻止する程度の高周波フィルタを挿入すること
で、インバータ回路ＩＮＶから交流電源Ｖｉｎへの高周
波の周り込みを抑制することができ、結果的に交流電源
Ｖｉｎからの入力電流の高調波歪を抑制することができ
る。しかも、上述のように、平滑コンデンサＣ０への充
電電流のピーク値が整流器ＤＢの出力電圧に比例してい
るから、充電電流の包絡線は整流器ＤＢの出力電圧に相
似することになり高力率を得ることができる。
ｎから整流器ＤＢへの入力電流を流すことができ、この
入力電流はスイッチング素子Ｑ１，Ｑ２のオンオフに応
じて高周波的に流れるから、交流電源Ｖｉｎと整流器Ｄ
Ｂとの間にスイッチング素子Ｑ１，Ｑ２のオンオフの周
波数を阻止する程度の高周波フィルタを挿入すること
で、インバータ回路ＩＮＶから交流電源Ｖｉｎへの高周
波の周り込みを抑制することができ、結果的に交流電源
Ｖｉｎからの入力電流の高調波歪を抑制することができ
る。しかも、上述のように、平滑コンデンサＣ０への充
電電流のピーク値が整流器ＤＢの出力電圧に比例してい
るから、充電電流の包絡線は整流器ＤＢの出力電圧に相
似することになり高力率を得ることができる。
【００２０】図２１に示した回路構成では、電源投入直
後に平滑コンデンサＣ０が充電されていない状態であっ
ても、予熱回路ＰＨによって電源投入直後のスイッチン
グ素子Ｑ２のオン期間を短くしておけば、平滑コンデン
サＣ０への充電電流による突入電流が流れるのを防止す
ることができる。
後に平滑コンデンサＣ０が充電されていない状態であっ
ても、予熱回路ＰＨによって電源投入直後のスイッチン
グ素子Ｑ２のオン期間を短くしておけば、平滑コンデン
サＣ０への充電電流による突入電流が流れるのを防止す
ることができる。
【００２１】また、平滑コンデンサＣ０の両端電圧が零
付近であると、インダクタＬ１の蓄積エネルギが大きく
なるから、インダクタＬ１の蓄積エネルギを放出する期
間のほうが負荷回路Ｚの回生電流を流す期間よりも長く
なる。ここに、インダクタＬ１の蓄積エネルギによる電
流および負荷回路Ｚの回生電流は、スイッチング素子Ｑ
１のボディダイオードを通過する。仮にスイッチング素
子Ｑ１のボディダイオードに電流が流れている期間内で
スイッチング素子Ｑ２がオンになるとすれば、スイッチ
ング素子Ｑ１のボディダイオードの逆回復時間にスイッ
チング素子Ｑ１のボディダイオードとスイッチング素子
Ｑ２とに同じ向きの電流が流れ、結果的にスイッチング
素子Ｑ１，Ｑ２の直列回路の両端間が導通して過大な電
流（いわゆる貫通電流）が流れることになる。しかしな
がら、図２１に示す構成では、インダクタＬ１の蓄積エ
ネルギを放出する経路内に帰還トランスＤＴ１の１次巻
線を挿入しているから、スイッチング素子Ｑ１のボディ
ダイオードに電流が流れている間にスイッチング素子Ｑ
２がオンになることがなく、結果的に電源投入直後のよ
うに、スイッチング素子Ｑ１のボディダイオードに定常
動作時よりも長い期間に亘って電流が流れたとしても、
２個のスイッチング素子Ｑ１，Ｑ２の直列回路に貫通電
流が流れるのを防止することができるのである。
付近であると、インダクタＬ１の蓄積エネルギが大きく
なるから、インダクタＬ１の蓄積エネルギを放出する期
間のほうが負荷回路Ｚの回生電流を流す期間よりも長く
なる。ここに、インダクタＬ１の蓄積エネルギによる電
流および負荷回路Ｚの回生電流は、スイッチング素子Ｑ
１のボディダイオードを通過する。仮にスイッチング素
子Ｑ１のボディダイオードに電流が流れている期間内で
スイッチング素子Ｑ２がオンになるとすれば、スイッチ
ング素子Ｑ１のボディダイオードの逆回復時間にスイッ
チング素子Ｑ１のボディダイオードとスイッチング素子
Ｑ２とに同じ向きの電流が流れ、結果的にスイッチング
素子Ｑ１，Ｑ２の直列回路の両端間が導通して過大な電
流（いわゆる貫通電流）が流れることになる。しかしな
がら、図２１に示す構成では、インダクタＬ１の蓄積エ
ネルギを放出する経路内に帰還トランスＤＴ１の１次巻
線を挿入しているから、スイッチング素子Ｑ１のボディ
ダイオードに電流が流れている間にスイッチング素子Ｑ
２がオンになることがなく、結果的に電源投入直後のよ
うに、スイッチング素子Ｑ１のボディダイオードに定常
動作時よりも長い期間に亘って電流が流れたとしても、
２個のスイッチング素子Ｑ１，Ｑ２の直列回路に貫通電
流が流れるのを防止することができるのである。
【００２２】ところで、負荷回路Ｚにおいて放電灯ＦＬ
がエミレス状態になるか放電灯ＦＬが外されたとする
と、放電灯ＦＬの定常点灯時よりも出力トランスＬＴ１
の２次巻線ｎ２の両端電圧が上昇し、結果的に検出巻線
ｎ３の両端電圧も上昇する。つまり、コンデンサＣ５の
両端電圧が上昇するから、ツェナダイオードＺＤ１のブ
レークオーバ電圧を越えるとツェナダイオードＺＤ１が
導通してトランジスタＱ４がオンになる。トランジスタ
Ｑ４がオンになると、コンデンサＣ５−ダイオードＤ５
−抵抗Ｒ６−トランジスタＱ３のエミッタ・ベース−ト
ランジスタＱ４のコレクタ・エミッタ−コンデンサＣ５
の経路に電流を流すことができ、トランジスタＱ３がオ
ンになる。このとき、トランジスタＱ３のエミッタ・コ
レクタとトランジスタＱ４のベース・エミッタの経路で
も電流が流れ、トランジスタＱ３，Ｑ４のオン状態がラ
ッチされる。このラッチ状態はコンデンサＣ５からオン
を維持できる電流が供給される限り継続する。ここに、
抵抗Ｒ７，Ｒ８は保護用に設けられている。
がエミレス状態になるか放電灯ＦＬが外されたとする
と、放電灯ＦＬの定常点灯時よりも出力トランスＬＴ１
の２次巻線ｎ２の両端電圧が上昇し、結果的に検出巻線
ｎ３の両端電圧も上昇する。つまり、コンデンサＣ５の
両端電圧が上昇するから、ツェナダイオードＺＤ１のブ
レークオーバ電圧を越えるとツェナダイオードＺＤ１が
導通してトランジスタＱ４がオンになる。トランジスタ
Ｑ４がオンになると、コンデンサＣ５−ダイオードＤ５
−抵抗Ｒ６−トランジスタＱ３のエミッタ・ベース−ト
ランジスタＱ４のコレクタ・エミッタ−コンデンサＣ５
の経路に電流を流すことができ、トランジスタＱ３がオ
ンになる。このとき、トランジスタＱ３のエミッタ・コ
レクタとトランジスタＱ４のベース・エミッタの経路で
も電流が流れ、トランジスタＱ３，Ｑ４のオン状態がラ
ッチされる。このラッチ状態はコンデンサＣ５からオン
を維持できる電流が供給される限り継続する。ここに、
抵抗Ｒ７，Ｒ８は保護用に設けられている。
【００２３】上述のようにしてトランジスタＱ３，Ｑ４
がオンになると、ダイオードＤ７を介してトランジスタ
Ｑ３，Ｑ４に接続されたトランジスタＱ６がオンにな
り、結果的にスイッチング素子Ｑ２がオフになって、イ
ンバータ回路ＩＮＶの発振が停止する。またこのとき、
抵抗Ｒ９およびダイオードＤ６を通してコンデンサＣｔ
１，Ｃｐ１の電荷が放電するから、予熱回路ＰＨは電源
投入直後と同様の状態にリセットされる。
がオンになると、ダイオードＤ７を介してトランジスタ
Ｑ３，Ｑ４に接続されたトランジスタＱ６がオンにな
り、結果的にスイッチング素子Ｑ２がオフになって、イ
ンバータ回路ＩＮＶの発振が停止する。またこのとき、
抵抗Ｒ９およびダイオードＤ６を通してコンデンサＣｔ
１，Ｃｐ１の電荷が放電するから、予熱回路ＰＨは電源
投入直後と同様の状態にリセットされる。
【００２４】エミレス状態によってトランジスタＱ３，
Ｑ４がオンになり、インバータ回路ＩＮＶの発振が停止
すると、コンデンサＣ５に充電電流が流れなくなってコ
ンデンサＣ５の両端電圧が低下する。こうして、トラン
ジスタＱ３，Ｑ４をオン状態に維持することができなく
なるまではインバータ回路ＩＮＶの停止状態が維持され
る。コンデンサＣ５の両端電圧が低下してトランジスタ
Ｑ３，Ｑ４のオン状態が維持できなくなると、起動回路
が動作してインバータ回路ＩＮＶは再起動され、予熱回
路ＰＨの動作が開始される。エミレス状態が継続してい
る間には、このような動作が繰り返され、インバータ回
路ＩＮＶは間欠的に発振する。
Ｑ４がオンになり、インバータ回路ＩＮＶの発振が停止
すると、コンデンサＣ５に充電電流が流れなくなってコ
ンデンサＣ５の両端電圧が低下する。こうして、トラン
ジスタＱ３，Ｑ４をオン状態に維持することができなく
なるまではインバータ回路ＩＮＶの停止状態が維持され
る。コンデンサＣ５の両端電圧が低下してトランジスタ
Ｑ３，Ｑ４のオン状態が維持できなくなると、起動回路
が動作してインバータ回路ＩＮＶは再起動され、予熱回
路ＰＨの動作が開始される。エミレス状態が継続してい
る間には、このような動作が繰り返され、インバータ回
路ＩＮＶは間欠的に発振する。
【００２５】一方、放電灯ＦＬが外された場合には、負
荷回路Ｚに含まれるコンデンサＣ４も回路から分離され
ることになり共振回路が機能しないから、インバータ回
路ＩＮＶの発振が一旦停止すると、起動回路が動作して
もインバータ回路ＩＮＶの発振が開始されることはな
く、次に放電灯ＦＬが装着されるまではインバータ回路
ＩＮＶの発振は停止することになる。
荷回路Ｚに含まれるコンデンサＣ４も回路から分離され
ることになり共振回路が機能しないから、インバータ回
路ＩＮＶの発振が一旦停止すると、起動回路が動作して
もインバータ回路ＩＮＶの発振が開始されることはな
く、次に放電灯ＦＬが装着されるまではインバータ回路
ＩＮＶの発振は停止することになる。
【００２６】上述のように動作するエミレス検出回路Ｅ
Ｌを設けたことによって、エミレス状態ではインバータ
回路ＩＮＶが間欠発振し、結果的に放電灯ＦＬは点滅す
ることになるから、使用者に対して放電灯ＦＬが寿命末
期であることを報知することができ、しかもエミレス状
態での電流が半波で流れることによって生じる回路への
ストレスを軽減することができるのである。エミレス状
態によるインバータ回路ＩＮＶの間欠発振の際には、各
部の波形は図２３のようになる。図２３（ａ）はコンデ
ンサＣ５の両端電圧を示しており、時刻ｔ０においてエ
ミレス状態になり検出巻線ｎ３からコンデンサＣ５への
充電電流が流れることで、コンデンサＣ５の両端電圧が
上昇してツェナダイオードＺＤ１のブレークオーバ電圧
ＶＺＤ１に達している。このときトランジスタＱ３，Ｑ
４がオンになって、図２３（ｃ）のように、インバータ
回路ＩＮＶの発振が停止するから、コンデンサＣ５の両
端電圧が徐々に低下する。また、トランジスタＱ３，Ｑ
４がオンになることによって予熱回路ＰＨのコンデンサ
Ｃｔ１が放電するから、図２３（ｂ）のように、コンデ
ンサＣｔ１の両端電圧はインバータ回路ＩＮＶの停止期
間にはほぼ０Ｖに保たれる。
Ｌを設けたことによって、エミレス状態ではインバータ
回路ＩＮＶが間欠発振し、結果的に放電灯ＦＬは点滅す
ることになるから、使用者に対して放電灯ＦＬが寿命末
期であることを報知することができ、しかもエミレス状
態での電流が半波で流れることによって生じる回路への
ストレスを軽減することができるのである。エミレス状
態によるインバータ回路ＩＮＶの間欠発振の際には、各
部の波形は図２３のようになる。図２３（ａ）はコンデ
ンサＣ５の両端電圧を示しており、時刻ｔ０においてエ
ミレス状態になり検出巻線ｎ３からコンデンサＣ５への
充電電流が流れることで、コンデンサＣ５の両端電圧が
上昇してツェナダイオードＺＤ１のブレークオーバ電圧
ＶＺＤ１に達している。このときトランジスタＱ３，Ｑ
４がオンになって、図２３（ｃ）のように、インバータ
回路ＩＮＶの発振が停止するから、コンデンサＣ５の両
端電圧が徐々に低下する。また、トランジスタＱ３，Ｑ
４がオンになることによって予熱回路ＰＨのコンデンサ
Ｃｔ１が放電するから、図２３（ｂ）のように、コンデ
ンサＣｔ１の両端電圧はインバータ回路ＩＮＶの停止期
間にはほぼ０Ｖに保たれる。
【００２７】図２３（ａ）に示すように時刻ｔ１におい
てコンデンサＣ５の両端電圧が低下してトランジスタＱ
３，Ｑ４のオン状態を維持できなくなると、図２３
（ｃ）のようにインバータ回路ＩＮＶが起動され、予熱
回路ＰＨも起動される。したがって、図２３（ｂ）のよ
うにコンデンサＣｔ１の両端電圧が徐々に上昇し、スイ
ッチング素子Ｑ２のオフ期間が短くなって、図２３
（ｃ）のようにインバータ回路ＩＮＶの出力も増加す
る。エミレス状態が継続していれば、図２３（ａ）のよ
うにコンデンサＣ５の両端電圧が再び上昇するから、イ
ンバータ回路ＩＮＶは再び停止する。このように、イン
バータ回路ＩＮＶは発振と停止とを繰り返し、結果的に
放電灯ＦＬが点滅することになる。
てコンデンサＣ５の両端電圧が低下してトランジスタＱ
３，Ｑ４のオン状態を維持できなくなると、図２３
（ｃ）のようにインバータ回路ＩＮＶが起動され、予熱
回路ＰＨも起動される。したがって、図２３（ｂ）のよ
うにコンデンサＣｔ１の両端電圧が徐々に上昇し、スイ
ッチング素子Ｑ２のオフ期間が短くなって、図２３
（ｃ）のようにインバータ回路ＩＮＶの出力も増加す
る。エミレス状態が継続していれば、図２３（ａ）のよ
うにコンデンサＣ５の両端電圧が再び上昇するから、イ
ンバータ回路ＩＮＶは再び停止する。このように、イン
バータ回路ＩＮＶは発振と停止とを繰り返し、結果的に
放電灯ＦＬが点滅することになる。
【００２８】上述した構成では寿命末期時にはインバー
タ回路ＩＮＶが間欠的に発振するから、寿命末期となっ
た放電灯ＦＬを取り外して正常な放電灯ＦＬを再装着す
れば、放電灯ＦＬを自動的に点灯させることができる。
つまり、いわゆる自己復帰型として動作するから、外来
ノイズがコンデンサＣ５やトランジスタＱ４のベースに
印加されインバータ回路ＩＮＶが誤動作して停止したと
しても、電源を再投入することなくインバータ回路ＩＮ
Ｖの発振が自動的に復帰するという利点を有している。
タ回路ＩＮＶが間欠的に発振するから、寿命末期となっ
た放電灯ＦＬを取り外して正常な放電灯ＦＬを再装着す
れば、放電灯ＦＬを自動的に点灯させることができる。
つまり、いわゆる自己復帰型として動作するから、外来
ノイズがコンデンサＣ５やトランジスタＱ４のベースに
印加されインバータ回路ＩＮＶが誤動作して停止したと
しても、電源を再投入することなくインバータ回路ＩＮ
Ｖの発振が自動的に復帰するという利点を有している。
【００２９】ところで、電源装置としては、図２４に示
すように、図２１に示した電源装置における整流器ＤＢ
とコンデンサＣ１との接続点にアノードを接続するとと
もにスイッチング素子Ｑ１と平滑コンデンサＣ０との接
続点にカソードを接続したダイオードＤ２と、このダイ
オードＤ２に並列に接続した力率改善用のインピーダン
ス素子としてのコンデンサＣ６とを付加した構成が知ら
れている。この構成では、電源投入からインバータ回路
ＩＮＶの発振までの動作は図２１に示した回路構成とほ
ぼ同様である。
すように、図２１に示した電源装置における整流器ＤＢ
とコンデンサＣ１との接続点にアノードを接続するとと
もにスイッチング素子Ｑ１と平滑コンデンサＣ０との接
続点にカソードを接続したダイオードＤ２と、このダイ
オードＤ２に並列に接続した力率改善用のインピーダン
ス素子としてのコンデンサＣ６とを付加した構成が知ら
れている。この構成では、電源投入からインバータ回路
ＩＮＶの発振までの動作は図２１に示した回路構成とほ
ぼ同様である。
【００３０】通常動作時において、谷部であると、平滑
コンデンサＣ０を電源としてインバータ回路ＩＮＶが動
作する。すなわち、スイッチング素子Ｑ２のオン時に、
平滑コンデンサＣ０−コンデンサＣ６−コンデンサＣ１
−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッ
チング素子Ｑ２−ダイオードＤ３−インダクタＬ１−平
滑コンデンサＣ０の経路で共振電流が流れ、この間にコ
ンデンサＣ６が充電される。コンデンサＣ６が充電され
て、整流器ＤＢの出力電圧とコンデンサＣ６の両端電圧
との和が平滑コンデンサＣ０の両端電圧に達すると、上
記経路での共振電流が流れなくなり、整流器ＤＢ−コン
デンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻
線−スイッチング素子Ｑ２−整流器ＤＢの経路で電流が
流れる。要するに、スイッチング素子Ｑ２のオン期間
に、コンデンサＣ６を充電する期間と交流電源Ｖｉｎか
ら整流器ＤＢへの入力電流が流れる期間とが生じる。こ
こで、整流器ＤＢの出力電圧が高いときほど交流電源Ｖ
ｉｎから整流器ＤＢへの入力電流が流れる期間の割合が
多くなる。
コンデンサＣ０を電源としてインバータ回路ＩＮＶが動
作する。すなわち、スイッチング素子Ｑ２のオン時に、
平滑コンデンサＣ０−コンデンサＣ６−コンデンサＣ１
−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−スイッ
チング素子Ｑ２−ダイオードＤ３−インダクタＬ１−平
滑コンデンサＣ０の経路で共振電流が流れ、この間にコ
ンデンサＣ６が充電される。コンデンサＣ６が充電され
て、整流器ＤＢの出力電圧とコンデンサＣ６の両端電圧
との和が平滑コンデンサＣ０の両端電圧に達すると、上
記経路での共振電流が流れなくなり、整流器ＤＢ−コン
デンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻
線−スイッチング素子Ｑ２−整流器ＤＢの経路で電流が
流れる。要するに、スイッチング素子Ｑ２のオン期間
に、コンデンサＣ６を充電する期間と交流電源Ｖｉｎか
ら整流器ＤＢへの入力電流が流れる期間とが生じる。こ
こで、整流器ＤＢの出力電圧が高いときほど交流電源Ｖ
ｉｎから整流器ＤＢへの入力電流が流れる期間の割合が
多くなる。
【００３１】スイッチング素子Ｑ２がオフになると、負
荷回路Ｚからの回生電流が、負荷回路Ｚ−帰還トランス
ＤＴ１の１次巻線−スイッチング素子Ｑ１のボディダイ
オード−コンデンサＣ２−整流器ＤＢ−コンデンサＣ１
−負荷回路Ｚの経路で流れる。つまり、この経路を通る
ことによって、谷部においても交流電源Ｖｉｎから整流
器ＤＢへの入力電流を流していることになる。この電流
のピーク値は山部と同様に交流電源Ｖｉｎの電圧の絶対
値にほぼ比例する大きさで流れるから高力率を得ること
ができる。
荷回路Ｚからの回生電流が、負荷回路Ｚ−帰還トランス
ＤＴ１の１次巻線−スイッチング素子Ｑ１のボディダイ
オード−コンデンサＣ２−整流器ＤＢ−コンデンサＣ１
−負荷回路Ｚの経路で流れる。つまり、この経路を通る
ことによって、谷部においても交流電源Ｖｉｎから整流
器ＤＢへの入力電流を流していることになる。この電流
のピーク値は山部と同様に交流電源Ｖｉｎの電圧の絶対
値にほぼ比例する大きさで流れるから高力率を得ること
ができる。
【００３２】スイッチング素子Ｑ１がオンになると、コ
ンデンサＣ１を電源としてコンデンサＣ１−コンデンサ
Ｃ６−スイッチング素子Ｑ１−帰還トランスＤＴ１の１
次巻線−負荷回路Ｚ−コンデンサＣ１の経路で共振電流
が流れ、その後、コンデンサＣ６の電荷が減少して零に
なると、コンデンサＣ１−ダイオードＤ２−スイッチン
グ素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路
Ｚ−コンデンサＣ１の経路で共振電流が流れる。さら
に、スイッチング素子Ｑ１がオフになると、負荷回路Ｚ
の回生電流が、負荷回路Ｚ−コンデンサＣ１−ダイオー
ドＤ２−平滑コンデンサＣ０−インダクタＬ１−ダイオ
ードＤ１−負荷回路Ｚの経路で流れることになる。
ンデンサＣ１を電源としてコンデンサＣ１−コンデンサ
Ｃ６−スイッチング素子Ｑ１−帰還トランスＤＴ１の１
次巻線−負荷回路Ｚ−コンデンサＣ１の経路で共振電流
が流れ、その後、コンデンサＣ６の電荷が減少して零に
なると、コンデンサＣ１−ダイオードＤ２−スイッチン
グ素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷回路
Ｚ−コンデンサＣ１の経路で共振電流が流れる。さら
に、スイッチング素子Ｑ１がオフになると、負荷回路Ｚ
の回生電流が、負荷回路Ｚ−コンデンサＣ１−ダイオー
ドＤ２−平滑コンデンサＣ０−インダクタＬ１−ダイオ
ードＤ１−負荷回路Ｚの経路で流れることになる。
【００３３】上述した動作を繰り返すことによって、負
荷回路Ｚに高周波電圧が印加され、負荷回路Ｚに含まれ
ている放電灯ＦＬを高周波で点灯させることができる。
図２４に示した回路構成では、図２１の回路構成にコン
デンサＣ６とダイオードＤ２との並列回路を付加したこ
とによって、谷部において交流電源Ｖｉｎから整流器Ｄ
Ｂに入力電流を流す期間を図２１の回路構成よりも長く
することができ、結果的に高調波歪を図２１の回路構成
よりもさらに低減することが可能になる。しかも、入力
電流のピーク値を交流電源Ｖｉｎの入力電圧の絶対値に
ほぼ比例するように流すことができるから高力率が得ら
れることになる。
荷回路Ｚに高周波電圧が印加され、負荷回路Ｚに含まれ
ている放電灯ＦＬを高周波で点灯させることができる。
図２４に示した回路構成では、図２１の回路構成にコン
デンサＣ６とダイオードＤ２との並列回路を付加したこ
とによって、谷部において交流電源Ｖｉｎから整流器Ｄ
Ｂに入力電流を流す期間を図２１の回路構成よりも長く
することができ、結果的に高調波歪を図２１の回路構成
よりもさらに低減することが可能になる。しかも、入力
電流のピーク値を交流電源Ｖｉｎの入力電圧の絶対値に
ほぼ比例するように流すことができるから高力率が得ら
れることになる。
【００３４】なお、図２４に示した回路構成における山
部の動作は、図２１に示した回路と同様である。つま
り、スイッチング素子Ｑ２のオン時には、負荷回路Ｚを
通る経路と平滑コンデンサＣ０およびインダクタＬ１を
通る経路で電流を流し、スイッチング素子Ｑ２がオフに
なると、インダクタＬ１−帰還トランスＤＴ１の１次巻
線−スイッチング素子Ｑ１のボディダイオード−平滑コ
ンデンサＣ０−インダクタＬ１の経路で回生電流が流れ
る。また、スイッチング素子Ｑ１がオンになれば、コン
デンサＣ１−コンデンサＣ６−スイッチング素子Ｑ１−
帰還トランスＤＴ１の１次巻線−負荷回路Ｚ−コンデン
サＣ１の経路で共振電流が流れ、コンデンサＣ６の電荷
が減少すればコンデンサＣ１−ダイオードＤ２−スイッ
チング素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷
回路Ｚ−コンデンサＣ１の経路で共振電流が流れる。さ
らに、スイッチング素子Ｑ１がオフになれば、負荷回路
Ｚ−コンデンサＣ１−ダイオードＤ２−平滑コンデンサ
Ｃ０−インダクタＬ１−ダイオードＤ１−負荷回路Ｚの
経路に電流が流れる。
部の動作は、図２１に示した回路と同様である。つま
り、スイッチング素子Ｑ２のオン時には、負荷回路Ｚを
通る経路と平滑コンデンサＣ０およびインダクタＬ１を
通る経路で電流を流し、スイッチング素子Ｑ２がオフに
なると、インダクタＬ１−帰還トランスＤＴ１の１次巻
線−スイッチング素子Ｑ１のボディダイオード−平滑コ
ンデンサＣ０−インダクタＬ１の経路で回生電流が流れ
る。また、スイッチング素子Ｑ１がオンになれば、コン
デンサＣ１−コンデンサＣ６−スイッチング素子Ｑ１−
帰還トランスＤＴ１の１次巻線−負荷回路Ｚ−コンデン
サＣ１の経路で共振電流が流れ、コンデンサＣ６の電荷
が減少すればコンデンサＣ１−ダイオードＤ２−スイッ
チング素子Ｑ１−帰還トランスＤＴ１の１次巻線−負荷
回路Ｚ−コンデンサＣ１の経路で共振電流が流れる。さ
らに、スイッチング素子Ｑ１がオフになれば、負荷回路
Ｚ−コンデンサＣ１−ダイオードＤ２−平滑コンデンサ
Ｃ０−インダクタＬ１−ダイオードＤ１−負荷回路Ｚの
経路に電流が流れる。
【００３５】電源装置としては図２５、図２６に示すよ
うに、パルス幅設定回路ＰＷを付加した回路構成も知ら
れている。図２５は図２１の回路にパルス幅設定回路Ｐ
Ｗを付加したものであり、図２６は図２４の回路にパル
ス幅設定回路ＰＷを付加したものである。パルス幅設定
回路ＰＷは、予熱回路ＰＨと同様に、スイッチング素子
Ｑ２のオン時間を制御するものであって、予熱回路ＰＨ
においてスイッチング素子Ｑ２のゲート電位を制御する
トランジスタＱ６のベース・コレクタにコレクタ・エミ
ッタを接続したｎｐｎ形のトランジスタＱ７を備える。
パルス幅設定回路ＰＨは、制御用電源Ｖｃｃの両端間に
接続された抵抗Ｒ１３とコンデンサＣ８との直列回路を
備え、トランジスタＱ７のベースは抵抗Ｒ１２を介して
抵抗Ｒ１３とコンデンサＣ８との接続点に接続される。
また、コンデンサＣ８にはトランジスタＱ８のコレクタ
・エミッタが並列に接続される。ところで、スイッチン
グ素子Ｑ２には２本の抵抗Ｒ１４，Ｒ１５の直列回路が
直流インピーダンス素子として並列接続され、両抵抗Ｒ
１４，Ｒ１５の接続点にトランジスタＱ８のベースが接
続される。また、トランジスタＱ８のベース・エミッタ
にはコンデンサＣ７が並列接続されている。
うに、パルス幅設定回路ＰＷを付加した回路構成も知ら
れている。図２５は図２１の回路にパルス幅設定回路Ｐ
Ｗを付加したものであり、図２６は図２４の回路にパル
ス幅設定回路ＰＷを付加したものである。パルス幅設定
回路ＰＷは、予熱回路ＰＨと同様に、スイッチング素子
Ｑ２のオン時間を制御するものであって、予熱回路ＰＨ
においてスイッチング素子Ｑ２のゲート電位を制御する
トランジスタＱ６のベース・コレクタにコレクタ・エミ
ッタを接続したｎｐｎ形のトランジスタＱ７を備える。
パルス幅設定回路ＰＨは、制御用電源Ｖｃｃの両端間に
接続された抵抗Ｒ１３とコンデンサＣ８との直列回路を
備え、トランジスタＱ７のベースは抵抗Ｒ１２を介して
抵抗Ｒ１３とコンデンサＣ８との接続点に接続される。
また、コンデンサＣ８にはトランジスタＱ８のコレクタ
・エミッタが並列に接続される。ところで、スイッチン
グ素子Ｑ２には２本の抵抗Ｒ１４，Ｒ１５の直列回路が
直流インピーダンス素子として並列接続され、両抵抗Ｒ
１４，Ｒ１５の接続点にトランジスタＱ８のベースが接
続される。また、トランジスタＱ８のベース・エミッタ
にはコンデンサＣ７が並列接続されている。
【００３６】パルス幅設定回路ＰＷでは、スイッチング
素子Ｑ２のオンオフに応じてコンデンサＣ７の両端電圧
が変化するから、スイッチング素子Ｑ２のオンオフに応
じてトランジスタＱ８がオンオフされる。トランジスタ
Ｑ８がオンになればコンデンサＣ８は放電され、トラン
ジスタＱ８がオフになれば制御用電源Ｖｃｃから抵抗Ｒ
１３を介してコンデンサＣ８が充電される。
素子Ｑ２のオンオフに応じてコンデンサＣ７の両端電圧
が変化するから、スイッチング素子Ｑ２のオンオフに応
じてトランジスタＱ８がオンオフされる。トランジスタ
Ｑ８がオンになればコンデンサＣ８は放電され、トラン
ジスタＱ８がオフになれば制御用電源Ｖｃｃから抵抗Ｒ
１３を介してコンデンサＣ８が充電される。
【００３７】すなわち、スイッチング素子Ｑ２がオンに
なると、トランジスタＱ８がオフになってコンデンサＣ
８が充電され、抵抗Ｒ１３とコンデンサＣ８とにより決
まる所定時間の経過後にトランジスタＱ７がオンになっ
て、トランジスタＱ６をオンにし、結果的にスイッチン
グ素子Ｑ２をオフにする。このように、スイッチング素
子Ｑ２のオン期間が抵抗Ｒ１３とコンデンサＣ８とから
なる積分回路の時定数によって決まることになる。スイ
ッチング素子Ｑ２がオフになれば、トランジスタＱ７が
オンになるからコンデンサＣ８が放電され、次にスイッ
チング素子Ｑ２がオンになるときに備える。このよう
に、パルス幅設定回路ＰＷは、スイッチング素子Ｑ２の
オン期間を決定することになる。
なると、トランジスタＱ８がオフになってコンデンサＣ
８が充電され、抵抗Ｒ１３とコンデンサＣ８とにより決
まる所定時間の経過後にトランジスタＱ７がオンになっ
て、トランジスタＱ６をオンにし、結果的にスイッチン
グ素子Ｑ２をオフにする。このように、スイッチング素
子Ｑ２のオン期間が抵抗Ｒ１３とコンデンサＣ８とから
なる積分回路の時定数によって決まることになる。スイ
ッチング素子Ｑ２がオフになれば、トランジスタＱ７が
オンになるからコンデンサＣ８が放電され、次にスイッ
チング素子Ｑ２がオンになるときに備える。このよう
に、パルス幅設定回路ＰＷは、スイッチング素子Ｑ２の
オン期間を決定することになる。
【００３８】
【発明が解決しようとする課題】ところで、図２１、図
２４、図２５、図２６に示した各電源装置は、いずれも
エミレス状態や放電灯ＦＬが外れたときには負荷回路Ｚ
の状態が急激に変動して、電力の供給が電力の消費に対
して過剰になり、平滑コンデンサＣ０の両端電圧が上昇
した状態でインバータ回路ＩＮＶの発振が停止すること
になる。エミレス状態のように、インバータ回路ＩＮＶ
が停止した後に再起動すれば、コンデンサＣ３からスイ
ッチング素子Ｑ２のゲートに起動電圧が印加され、コン
デンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１−スイッ
チング素子Ｑ２を通る経路で共振電流を流すことができ
るが、平滑コンデンサＣ０の両端電圧が高いものである
から、平滑コンデンサＣ０−インダクタＬ１−ダイオー
ドＤ１−帰還トランスＤＴ１の１次巻線−スイッチング
素子Ｑ２の経路には十分な電流を流すことができず（流
れない場合もある）、帰還トランスＤＴ１においてスイ
ッチング素子Ｑ１，Ｑ２を駆動するに足る２次出力を得
られないことがある。その結果、エミレス状態が検出さ
れた後に、放電灯ＦＬを自動的に再点灯させることがで
きない場合が生じる。
２４、図２５、図２６に示した各電源装置は、いずれも
エミレス状態や放電灯ＦＬが外れたときには負荷回路Ｚ
の状態が急激に変動して、電力の供給が電力の消費に対
して過剰になり、平滑コンデンサＣ０の両端電圧が上昇
した状態でインバータ回路ＩＮＶの発振が停止すること
になる。エミレス状態のように、インバータ回路ＩＮＶ
が停止した後に再起動すれば、コンデンサＣ３からスイ
ッチング素子Ｑ２のゲートに起動電圧が印加され、コン
デンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１−スイッ
チング素子Ｑ２を通る経路で共振電流を流すことができ
るが、平滑コンデンサＣ０の両端電圧が高いものである
から、平滑コンデンサＣ０−インダクタＬ１−ダイオー
ドＤ１−帰還トランスＤＴ１の１次巻線−スイッチング
素子Ｑ２の経路には十分な電流を流すことができず（流
れない場合もある）、帰還トランスＤＴ１においてスイ
ッチング素子Ｑ１，Ｑ２を駆動するに足る２次出力を得
られないことがある。その結果、エミレス状態が検出さ
れた後に、放電灯ＦＬを自動的に再点灯させることがで
きない場合が生じる。
【００３９】しかも、エミレス状態や放電灯ＦＬが外れ
てインバータ回路ＩＮＶの発振を停止させたときに予熱
回路ＰＨのコンデンサＣｔ１を放電させるから、予熱回
路ＰＨがスイッチング素子Ｑ２のオン期間を短くしてお
り、帰還トランスＤＴ１の１次巻線に流れる電流が一層
弱まることになる。したがって、インバータ回路ＩＮＶ
の間欠発振時において、インバータ回路ＩＮＶが停止状
態から発振状態に移行する際に起動回路が動作している
にもかかわらずインバータ回路ＩＮＶを起動できない場
合がある。
てインバータ回路ＩＮＶの発振を停止させたときに予熱
回路ＰＨのコンデンサＣｔ１を放電させるから、予熱回
路ＰＨがスイッチング素子Ｑ２のオン期間を短くしてお
り、帰還トランスＤＴ１の１次巻線に流れる電流が一層
弱まることになる。したがって、インバータ回路ＩＮＶ
の間欠発振時において、インバータ回路ＩＮＶが停止状
態から発振状態に移行する際に起動回路が動作している
にもかかわらずインバータ回路ＩＮＶを起動できない場
合がある。
【００４０】とくに、図２５、図２６に示す電源装置で
は、エミレス状態や放電灯ＦＬが外れることによりエミ
レス検出回路ＥＬが動作してスイッチング素子Ｑ２がオ
フになったとすると、整流器ＤＢの直流出力端間には、
直流的にインピーダンスが無限大であるコンデンサＣ１
と、直流的にインピーダンスが零である負荷回路Ｚと帰
還トランスＤＴ１との直列回路とのほかに、抵抗Ｒ１
４，Ｒ１５の直列回路が挿入されるから、コンデンサＣ
１に通常の動作時よりも高い電圧が印加された状態でイ
ンバータ回路ＩＮＶの動作が停止することになる。この
ようにコンデンサＣ１の両端電圧が高いと、再起動して
スイッチング素子Ｑ２がオンになったときに、コンデン
サＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−
スイッチング素子Ｑ２の経路に流れる電流が小さくな
り、また上述のように再起動時には平滑コンデンサＣ０
−インダクタＬ１−帰還トランスＤＴ１の１次巻線−ス
イッチング素子Ｑ２の経路に流れる電流も小さいから、
結局、インバータ回路ＩＮＶを起動できない場合がより
多くなる。要するに、スイッチング素子Ｑ２に抵抗Ｒ１
４，Ｒ１５の直列回路が並列に接続されていることが再
起動を困難にする原因になっている。
は、エミレス状態や放電灯ＦＬが外れることによりエミ
レス検出回路ＥＬが動作してスイッチング素子Ｑ２がオ
フになったとすると、整流器ＤＢの直流出力端間には、
直流的にインピーダンスが無限大であるコンデンサＣ１
と、直流的にインピーダンスが零である負荷回路Ｚと帰
還トランスＤＴ１との直列回路とのほかに、抵抗Ｒ１
４，Ｒ１５の直列回路が挿入されるから、コンデンサＣ
１に通常の動作時よりも高い電圧が印加された状態でイ
ンバータ回路ＩＮＶの動作が停止することになる。この
ようにコンデンサＣ１の両端電圧が高いと、再起動して
スイッチング素子Ｑ２がオンになったときに、コンデン
サＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻線−
スイッチング素子Ｑ２の経路に流れる電流が小さくな
り、また上述のように再起動時には平滑コンデンサＣ０
−インダクタＬ１−帰還トランスＤＴ１の１次巻線−ス
イッチング素子Ｑ２の経路に流れる電流も小さいから、
結局、インバータ回路ＩＮＶを起動できない場合がより
多くなる。要するに、スイッチング素子Ｑ２に抵抗Ｒ１
４，Ｒ１５の直列回路が並列に接続されていることが再
起動を困難にする原因になっている。
【００４１】さらに、図２６に示す電源装置では、上述
のような問題に加えて、インバータ回路ＩＮＶの共振電
流の一部に入力電流を取り込むように動作するから、エ
ミレス状態や放電灯ＦＬが外れた場合のような軽負荷時
であって出力電力に対して入力電力が過剰になると、図
２５に示した回路構成よりも平滑コンデンサＣ０やコン
デンサＣ１の両端電圧が上昇しやすく、とくにエミレス
回路動作時におけるコンデンサＣ１の両端電圧の上昇が
大きいから、図２５の回路構成よりもさらに再起動が困
難になる。
のような問題に加えて、インバータ回路ＩＮＶの共振電
流の一部に入力電流を取り込むように動作するから、エ
ミレス状態や放電灯ＦＬが外れた場合のような軽負荷時
であって出力電力に対して入力電力が過剰になると、図
２５に示した回路構成よりも平滑コンデンサＣ０やコン
デンサＣ１の両端電圧が上昇しやすく、とくにエミレス
回路動作時におけるコンデンサＣ１の両端電圧の上昇が
大きいから、図２５の回路構成よりもさらに再起動が困
難になる。
【００４２】本発明は上記事由に鑑みて為されたもので
あり、その目的は、負荷の異常状態が解除されるとイン
バータ回路を容易に通常動作状態に復帰させることがで
きる電源装置を提供することにある。
あり、その目的は、負荷の異常状態が解除されるとイン
バータ回路を容易に通常動作状態に復帰させることがで
きる電源装置を提供することにある。
【００４３】
【課題を解決するための手段】請求項１の発明は、交流
電源を整流する整流器と、整流器の出力端に接続され負
荷回路に出力電力を供給するインバータ回路と、インバ
ータ回路の出力電力を制限する機能を有した他制回路
と、負荷回路の異常を検出するとインバータ回路の動作
を一旦停止させるように他制回路を制御した後に通常動
作時の出力電力に復帰させるように他制回路を制御する
異常検出回路とを備え、インバータ回路が、整流器の出
力端間に接続され交互にオンオフされる２個のスイッチ
ング素子の直列回路と、出力電力の一部を帰還すること
によりスイッチング素子を交互にオンオフさせる帰還ト
ランスと、負荷回路と帰還トランスの１次巻線との直列
回路が整流器の直流出力端の一方と両スイッチング素子
の接続点との間に接続された直流カット用のコンデンサ
と、一方のスイッチング素子とインダクタンス素子と帰
還トランスの１次巻線との直列回路が整流器の出力端間
に接続され整流器の出力電圧を部分平滑する平滑コンデ
ンサとを備え、インバータ回路の停止時に平滑コンデン
サの電荷を放電させる放電用インピーダンス素子が付加
されて成るものである。
電源を整流する整流器と、整流器の出力端に接続され負
荷回路に出力電力を供給するインバータ回路と、インバ
ータ回路の出力電力を制限する機能を有した他制回路
と、負荷回路の異常を検出するとインバータ回路の動作
を一旦停止させるように他制回路を制御した後に通常動
作時の出力電力に復帰させるように他制回路を制御する
異常検出回路とを備え、インバータ回路が、整流器の出
力端間に接続され交互にオンオフされる２個のスイッチ
ング素子の直列回路と、出力電力の一部を帰還すること
によりスイッチング素子を交互にオンオフさせる帰還ト
ランスと、負荷回路と帰還トランスの１次巻線との直列
回路が整流器の直流出力端の一方と両スイッチング素子
の接続点との間に接続された直流カット用のコンデンサ
と、一方のスイッチング素子とインダクタンス素子と帰
還トランスの１次巻線との直列回路が整流器の出力端間
に接続され整流器の出力電圧を部分平滑する平滑コンデ
ンサとを備え、インバータ回路の停止時に平滑コンデン
サの電荷を放電させる放電用インピーダンス素子が付加
されて成るものである。
【００４４】請求項２の発明は、交流電源を整流する整
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続されるととも
にインダクタンス素子と帰還トランスの１次巻線との直
列回路が他方のスイッチング素子の両端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサと、負荷
回路と帰還トランスの１次巻線と直流カット用のコンデ
ンサとの直列回路における整流器側の一端と両スイッチ
ング素子の直列回路との間に整流器から平滑コンデンサ
への充電電流を流す極性で挿入されたダイオードと、ダ
イオードに並列接続された力率改善用のインピーダンス
素子とを備え、インバータ回路の停止時に平滑コンデン
サの電荷を放電させる放電用インピーダンス素子が付加
されて成るものである。
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続されるととも
にインダクタンス素子と帰還トランスの１次巻線との直
列回路が他方のスイッチング素子の両端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサと、負荷
回路と帰還トランスの１次巻線と直流カット用のコンデ
ンサとの直列回路における整流器側の一端と両スイッチ
ング素子の直列回路との間に整流器から平滑コンデンサ
への充電電流を流す極性で挿入されたダイオードと、ダ
イオードに並列接続された力率改善用のインピーダンス
素子とを備え、インバータ回路の停止時に平滑コンデン
サの電荷を放電させる放電用インピーダンス素子が付加
されて成るものである。
【００４５】請求項３の発明は、請求項１または請求項
２の発明において、前記インダクタンス素子がインダク
タであることを特徴とする。
２の発明において、前記インダクタンス素子がインダク
タであることを特徴とする。
【００４６】請求項４の発明は、請求項１または請求項
２の発明において、前記インダクタンス素子が前記負荷
回路に含まれるインダクタンス成分であることを特徴と
する。
２の発明において、前記インダクタンス素子が前記負荷
回路に含まれるインダクタンス成分であることを特徴と
する。
【００４７】請求項５の発明は、交流電源を整流する整
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続され整流器の
出力電圧を部分平滑する平滑コンデンサと、前記一方の
スイッチング素子に並列接続された直流インピーダンス
素子とを備え、直流インピーダンスとともに分圧回路を
形成してインバータ回路の停止時に直流カット用のコン
デンサの両端電圧の上昇を抑制する分圧用インピーダン
ス素子が付加されて成るものである。
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続され整流器の
出力電圧を部分平滑する平滑コンデンサと、前記一方の
スイッチング素子に並列接続された直流インピーダンス
素子とを備え、直流インピーダンスとともに分圧回路を
形成してインバータ回路の停止時に直流カット用のコン
デンサの両端電圧の上昇を抑制する分圧用インピーダン
ス素子が付加されて成るものである。
【００４８】請求項６の発明は、交流電源を整流する整
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続されるととも
にインダクタンス素子と帰還トランスの１次巻線との直
列回路が他方のスイッチング素子の両端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサと、負荷
回路と帰還トランスの１次巻線と直流カット用のコンデ
ンサとの直列回路における整流器側の一端と両スイッチ
ング素子の直列回路との間に整流器から平滑コンデンサ
への充電電流を流す極性で挿入されたダイオードと、ダ
イオードに並列接続された力率改善用のインピーダンス
素子と、前記一方のスイッチング素子に並列接続された
直流インピーダンス素子とを備え、直流インピーダンス
とともに分圧回路を形成してインバータ回路の停止時に
直流カット用のコンデンサの両端電圧の上昇を抑制する
分圧用インピーダンス素子が付加されて成るものであ
る。
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続されるととも
にインダクタンス素子と帰還トランスの１次巻線との直
列回路が他方のスイッチング素子の両端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサと、負荷
回路と帰還トランスの１次巻線と直流カット用のコンデ
ンサとの直列回路における整流器側の一端と両スイッチ
ング素子の直列回路との間に整流器から平滑コンデンサ
への充電電流を流す極性で挿入されたダイオードと、ダ
イオードに並列接続された力率改善用のインピーダンス
素子と、前記一方のスイッチング素子に並列接続された
直流インピーダンス素子とを備え、直流インピーダンス
とともに分圧回路を形成してインバータ回路の停止時に
直流カット用のコンデンサの両端電圧の上昇を抑制する
分圧用インピーダンス素子が付加されて成るものであ
る。
【００４９】請求項７の発明は、請求項５または請求項
６の発明において、前記インダクタンス素子がインダク
タであることを特徴とする。
６の発明において、前記インダクタンス素子がインダク
タであることを特徴とする。
【００５０】請求項８の発明は、請求項５または請求項
６の発明において、前記インダクタンス素子が前記負荷
回路に含まれるインダクタンス成分であることを特徴と
する。
６の発明において、前記インダクタンス素子が前記負荷
回路に含まれるインダクタンス成分であることを特徴と
する。
【００５１】請求項９の発明は、交流電源を整流する整
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続され整流器の
出力電圧を部分平滑する平滑コンデンサとを備え、他制
回路が、スイッチング素子のオン時間を通常動作時より
も短縮する機能を有するとともに、両端電圧が高いほど
スイッチング素子のオン時間を長くする関係に接続され
ている他制用コンデンサを備え、異常検出回路がインバ
ータ回路の出力電力を復帰させる時点での他制用コンデ
ンサの両端電圧を電源投入直後よりも高く設定するもの
である。
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続され整流器の
出力電圧を部分平滑する平滑コンデンサとを備え、他制
回路が、スイッチング素子のオン時間を通常動作時より
も短縮する機能を有するとともに、両端電圧が高いほど
スイッチング素子のオン時間を長くする関係に接続され
ている他制用コンデンサを備え、異常検出回路がインバ
ータ回路の出力電力を復帰させる時点での他制用コンデ
ンサの両端電圧を電源投入直後よりも高く設定するもの
である。
【００５２】請求項１０の発明は、交流電源を整流する
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の動作を一旦停止させる
ように他制回路を制御した後に通常動作時の出力電力に
復帰させるように他制回路を制御する異常検出回路とを
備え、インバータ回路が、整流器の出力端間に接続され
交互にオンオフされる２個のスイッチング素子の直列回
路と、出力電力の一部を帰還することによりスイッチン
グ素子を交互にオンオフさせる帰還トランスと、負荷回
路と帰還トランスの１次巻線との直列回路が整流器の直
流出力端の一方と両スイッチング素子の接続点との間に
接続された直流カット用のコンデンサと、一方のスイッ
チング素子とインダクタンス素子と帰還トランスの１次
巻線との直列回路が整流器の出力端間に接続されるとと
もにインダクタンス素子と帰還トランスの１次巻線との
直列回路が他方のスイッチング素子の両端間に接続され
整流器の出力電圧を部分平滑する平滑コンデンサと、負
荷回路と帰還トランスの１次巻線と直流カット用のコン
デンサとの直列回路における整流器側の一端と両スイッ
チング素子の直列回路との間に整流器から平滑コンデン
サへの充電電流を流す極性で挿入されたダイオードと、
ダイオードに並列接続された力率改善用のインピーダン
ス素子とを備え、他制回路が、スイッチング素子のオン
時間を通常動作時よりも短縮する機能を有するととも
に、両端電圧が高いほどスイッチング素子のオン時間を
長くする関係に接続されている他制用コンデンサを備
え、異常検出回路がインバータ回路の出力電力を復帰さ
せる時点での他制用コンデンサの両端電圧を電源投入直
後よりも高く設定するものである。
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の動作を一旦停止させる
ように他制回路を制御した後に通常動作時の出力電力に
復帰させるように他制回路を制御する異常検出回路とを
備え、インバータ回路が、整流器の出力端間に接続され
交互にオンオフされる２個のスイッチング素子の直列回
路と、出力電力の一部を帰還することによりスイッチン
グ素子を交互にオンオフさせる帰還トランスと、負荷回
路と帰還トランスの１次巻線との直列回路が整流器の直
流出力端の一方と両スイッチング素子の接続点との間に
接続された直流カット用のコンデンサと、一方のスイッ
チング素子とインダクタンス素子と帰還トランスの１次
巻線との直列回路が整流器の出力端間に接続されるとと
もにインダクタンス素子と帰還トランスの１次巻線との
直列回路が他方のスイッチング素子の両端間に接続され
整流器の出力電圧を部分平滑する平滑コンデンサと、負
荷回路と帰還トランスの１次巻線と直流カット用のコン
デンサとの直列回路における整流器側の一端と両スイッ
チング素子の直列回路との間に整流器から平滑コンデン
サへの充電電流を流す極性で挿入されたダイオードと、
ダイオードに並列接続された力率改善用のインピーダン
ス素子とを備え、他制回路が、スイッチング素子のオン
時間を通常動作時よりも短縮する機能を有するととも
に、両端電圧が高いほどスイッチング素子のオン時間を
長くする関係に接続されている他制用コンデンサを備
え、異常検出回路がインバータ回路の出力電力を復帰さ
せる時点での他制用コンデンサの両端電圧を電源投入直
後よりも高く設定するものである。
【００５３】請求項１１の発明は、請求項９または請求
項１０の発明において、前記インダクタンス素子がイン
ダクタであることを特徴とする。
項１０の発明において、前記インダクタンス素子がイン
ダクタであることを特徴とする。
【００５４】請求項１２の発明は、請求項９または請求
項１０の発明において、前記インダクタンス素子が前記
負荷回路に含まれるインダクタンス成分であることを特
徴とする。
項１０の発明において、前記インダクタンス素子が前記
負荷回路に含まれるインダクタンス成分であることを特
徴とする。
【００５５】請求項１３の発明は、交流電源を整流する
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の出力電力を一旦低減さ
せるように他制回路を制御した後に通常動作時の出力電
力に復帰させるように他制回路を制御する異常検出回路
とを備え、インバータ回路が、整流器の出力端間に接続
され交互にオンオフされる２個のスイッチング素子の直
列回路と、出力電力の一部を帰還することによりスイッ
チング素子を交互にオンオフさせる帰還トランスと、負
荷回路と帰還トランスの１次巻線との直列回路が整流器
の直流出力端の一方と両スイッチング素子の接続点との
間に接続された直流カット用のコンデンサと、一方のス
イッチング素子とインダクタンス素子と帰還トランスの
１次巻線との直列回路が整流器の出力端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサとを備
え、他制回路が、スイッチング素子のオン時間を通常動
作時よりも短縮する機能を有するとともに、両端電圧が
高いほどスイッチング素子のオン時間を長くする関係に
接続されている他制用コンデンサを備え、異常検出回路
がインバータ回路の出力電力を復帰させる時点での他制
用コンデンサの両端電圧を電源投入直後よりも高く設定
するものである。
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の出力電力を一旦低減さ
せるように他制回路を制御した後に通常動作時の出力電
力に復帰させるように他制回路を制御する異常検出回路
とを備え、インバータ回路が、整流器の出力端間に接続
され交互にオンオフされる２個のスイッチング素子の直
列回路と、出力電力の一部を帰還することによりスイッ
チング素子を交互にオンオフさせる帰還トランスと、負
荷回路と帰還トランスの１次巻線との直列回路が整流器
の直流出力端の一方と両スイッチング素子の接続点との
間に接続された直流カット用のコンデンサと、一方のス
イッチング素子とインダクタンス素子と帰還トランスの
１次巻線との直列回路が整流器の出力端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサとを備
え、他制回路が、スイッチング素子のオン時間を通常動
作時よりも短縮する機能を有するとともに、両端電圧が
高いほどスイッチング素子のオン時間を長くする関係に
接続されている他制用コンデンサを備え、異常検出回路
がインバータ回路の出力電力を復帰させる時点での他制
用コンデンサの両端電圧を電源投入直後よりも高く設定
するものである。
【００５６】請求項１４の発明は、交流電源を整流する
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の出力電力を一旦低減さ
せるように他制回路を制御した後に通常動作時の出力電
に復帰させるように他制回路を制御する異常検出回路と
を備え、インバータ回路が、整流器の出力端間に接続さ
れ交互にオンオフされる２個のスイッチング素子の直列
回路と、出力電力の一部を帰還することによりスイッチ
ング素子を交互にオンオフさせる帰還トランスと、負荷
回路と帰還トランスの１次巻線との直列回路が整流器の
直流出力端の一方と両スイッチング素子の接続点との間
に接続された直流カット用のコンデンサと、一方のスイ
ッチング素子とインダクタンス素子と帰還トランスの１
次巻線との直列回路が整流器の出力端間に接続されると
ともにインダクタンス素子と帰還トランスの１次巻線と
の直列回路が他方のスイッチング素子の両端間に接続さ
れ整流器の出力電圧を部分平滑する平滑コンデンサと、
負荷回路と帰還トランスの１次巻線と直流カット用のコ
ンデンサとの直列回路における整流器側の一端と両スイ
ッチング素子の直列回路との間に整流器から平滑コンデ
ンサへの充電電流を流す極性で挿入されたダイオード
と、ダイオードに並列接続された力率改善用のインピー
ダンス素子とを備え、他制回路が、スイッチング素子の
オン時間を通常動作時よりも短縮する機能を有するとと
もに、両端電圧が高いほどスイッチング素子のオン時間
を長くする関係に接続されている他制用コンデンサを備
え、異常検出回路がインバータ回路の出力電力を復帰さ
せる時点での他制用コンデンサの両端電圧を電源投入直
後よりも高く設定するものである。
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の出力電力を一旦低減さ
せるように他制回路を制御した後に通常動作時の出力電
に復帰させるように他制回路を制御する異常検出回路と
を備え、インバータ回路が、整流器の出力端間に接続さ
れ交互にオンオフされる２個のスイッチング素子の直列
回路と、出力電力の一部を帰還することによりスイッチ
ング素子を交互にオンオフさせる帰還トランスと、負荷
回路と帰還トランスの１次巻線との直列回路が整流器の
直流出力端の一方と両スイッチング素子の接続点との間
に接続された直流カット用のコンデンサと、一方のスイ
ッチング素子とインダクタンス素子と帰還トランスの１
次巻線との直列回路が整流器の出力端間に接続されると
ともにインダクタンス素子と帰還トランスの１次巻線と
の直列回路が他方のスイッチング素子の両端間に接続さ
れ整流器の出力電圧を部分平滑する平滑コンデンサと、
負荷回路と帰還トランスの１次巻線と直流カット用のコ
ンデンサとの直列回路における整流器側の一端と両スイ
ッチング素子の直列回路との間に整流器から平滑コンデ
ンサへの充電電流を流す極性で挿入されたダイオード
と、ダイオードに並列接続された力率改善用のインピー
ダンス素子とを備え、他制回路が、スイッチング素子の
オン時間を通常動作時よりも短縮する機能を有するとと
もに、両端電圧が高いほどスイッチング素子のオン時間
を長くする関係に接続されている他制用コンデンサを備
え、異常検出回路がインバータ回路の出力電力を復帰さ
せる時点での他制用コンデンサの両端電圧を電源投入直
後よりも高く設定するものである。
【００５７】請求項１５の発明は、請求項１３または請
求項１４の発明において、前記インダクタンス素子がイ
ンダクタであることを特徴とする。
求項１４の発明において、前記インダクタンス素子がイ
ンダクタであることを特徴とする。
【００５８】請求項１６の発明は、請求項１３または請
求項１４の発明において、前記インダクタンス素子が前
記負荷回路に含まれるインダクタンス成分であることを
特徴とする。
求項１４の発明において、前記インダクタンス素子が前
記負荷回路に含まれるインダクタンス成分であることを
特徴とする。
【００５９】
【発明の実施の形態】（第１の実施の形態）本実施形態
は、図１に示すように、基本的には図２１に示した構成
と同様のものであって、平滑コンデンサＣ０とインダク
タＬ１との直列回路に放電用インピーダンス素子として
の放電抵抗Ｒｄを並列接続した点のみが相違する。放電
抵抗Ｒｄは通常の動作には影響しない程度の抵抗値に設
定され、またエミレス検出回路ＥＬによってスイッチン
グ素子Ｑ２がオフに保たれている間に平滑コンデンサＣ
０の放電できる程度の抵抗値に設定されている。他の構
成および動作は図２１に示した従来構成と同様である。
は、図１に示すように、基本的には図２１に示した構成
と同様のものであって、平滑コンデンサＣ０とインダク
タＬ１との直列回路に放電用インピーダンス素子として
の放電抵抗Ｒｄを並列接続した点のみが相違する。放電
抵抗Ｒｄは通常の動作には影響しない程度の抵抗値に設
定され、またエミレス検出回路ＥＬによってスイッチン
グ素子Ｑ２がオフに保たれている間に平滑コンデンサＣ
０の放電できる程度の抵抗値に設定されている。他の構
成および動作は図２１に示した従来構成と同様である。
【００６０】しかして、本実施形態の構成によれば、エ
ミレス検出回路ＥＬによりエミレス状態や放電灯ＦＬの
外れ状態が検出されてスイッチング素子Ｑ２がオフにな
ると、コンデンサＣ５が放電されてスイッチング素子Ｑ
２が再び起動されるまでの間に平滑コンデンサＣ０の電
荷が放電抵抗Ｒｄを通して放電されることになる。した
がって、コンデンサＣ５が放電され、かつ予熱回路ＰＨ
に設けたコンデンサＣｔ１，Ｃｐ１が放電された状態
で、起動回路によりスイッチング素子Ｑ２が再起動され
る時点では、平滑コンデンサＣ０の両端電圧が低下して
おり、電源投入直後と同様に、平滑コンデンサＣ０−イ
ンダクタＬ−ダイオードＤ１−帰還トランスＤＴ１の１
次巻線−スイッチング素子Ｑ２の経路で、インバータ回
路ＩＮＶを発振させるのに十分な大きさの電流を流すこ
とができる。つまり、インバータ回路ＩＮＶの再起動が
容易になるのである。ここに、放電抵抗Ｒｄの抵抗値と
コンデンサＣ５の放電時間との関係を適宜に選択すれ
ば、再起動時に平滑コンデンサＣ０の電荷をほぼ零にす
ることができ、この場合には電源投入時と同程度の大き
な電流を帰還トランスＤＴ１の１次巻線に流すことが可
能になる。しかも、従来構成に放電抵抗Ｒｄを追加する
だけであるから、インバータ回路ＩＮＶの再起動におけ
る起動性能を高める構成を安価に実現することができ
る。
ミレス検出回路ＥＬによりエミレス状態や放電灯ＦＬの
外れ状態が検出されてスイッチング素子Ｑ２がオフにな
ると、コンデンサＣ５が放電されてスイッチング素子Ｑ
２が再び起動されるまでの間に平滑コンデンサＣ０の電
荷が放電抵抗Ｒｄを通して放電されることになる。した
がって、コンデンサＣ５が放電され、かつ予熱回路ＰＨ
に設けたコンデンサＣｔ１，Ｃｐ１が放電された状態
で、起動回路によりスイッチング素子Ｑ２が再起動され
る時点では、平滑コンデンサＣ０の両端電圧が低下して
おり、電源投入直後と同様に、平滑コンデンサＣ０−イ
ンダクタＬ−ダイオードＤ１−帰還トランスＤＴ１の１
次巻線−スイッチング素子Ｑ２の経路で、インバータ回
路ＩＮＶを発振させるのに十分な大きさの電流を流すこ
とができる。つまり、インバータ回路ＩＮＶの再起動が
容易になるのである。ここに、放電抵抗Ｒｄの抵抗値と
コンデンサＣ５の放電時間との関係を適宜に選択すれ
ば、再起動時に平滑コンデンサＣ０の電荷をほぼ零にす
ることができ、この場合には電源投入時と同程度の大き
な電流を帰還トランスＤＴ１の１次巻線に流すことが可
能になる。しかも、従来構成に放電抵抗Ｒｄを追加する
だけであるから、インバータ回路ＩＮＶの再起動におけ
る起動性能を高める構成を安価に実現することができ
る。
【００６１】エミレス検出回路ＥＬにおいてエミレス状
態が検出されインバータ回路ＩＮＶが間欠発振を行う際
には、各部の波形は図２のようになる。図２（ａ）はコ
ンデンサＣ５の両端電圧を示しており、時刻ｔ０におい
てエミレス状態になり検出巻線ｎ３からコンデンサＣ５
への充電電流が流れることで、コンデンサＣ５の両端電
圧が上昇してツェナダイオードＺＤ１のブレークオーバ
電圧ＶＺＤ１に達している。このときトランジスタＱ
３，Ｑ４がオンになって、図２（ｃ）のように、インバ
ータ回路ＩＮＶの発振が停止するから、コンデンサＣ５
の両端電圧が徐々に低下する。また、トランジスタＱ
３，Ｑ４がオンになることによって予熱回路ＰＨのコン
デンサＣｔ１が放電するから、図２（ｂ）のように、コ
ンデンサＣｔ１の両端電圧はインバータ回路ＩＮＶの停
止期間にはほぼ０Ｖに保たれる。こうしてインバータ回
路ＩＮＶの発振が停止すると、上述したように放電抵抗
Ｒｄを通して平滑コンデンサＣ０が放電されるのであっ
て、図２（ｄ）のように平滑コンデンサＣ０の両端電圧
が徐々に低下する。
態が検出されインバータ回路ＩＮＶが間欠発振を行う際
には、各部の波形は図２のようになる。図２（ａ）はコ
ンデンサＣ５の両端電圧を示しており、時刻ｔ０におい
てエミレス状態になり検出巻線ｎ３からコンデンサＣ５
への充電電流が流れることで、コンデンサＣ５の両端電
圧が上昇してツェナダイオードＺＤ１のブレークオーバ
電圧ＶＺＤ１に達している。このときトランジスタＱ
３，Ｑ４がオンになって、図２（ｃ）のように、インバ
ータ回路ＩＮＶの発振が停止するから、コンデンサＣ５
の両端電圧が徐々に低下する。また、トランジスタＱ
３，Ｑ４がオンになることによって予熱回路ＰＨのコン
デンサＣｔ１が放電するから、図２（ｂ）のように、コ
ンデンサＣｔ１の両端電圧はインバータ回路ＩＮＶの停
止期間にはほぼ０Ｖに保たれる。こうしてインバータ回
路ＩＮＶの発振が停止すると、上述したように放電抵抗
Ｒｄを通して平滑コンデンサＣ０が放電されるのであっ
て、図２（ｄ）のように平滑コンデンサＣ０の両端電圧
が徐々に低下する。
【００６２】平滑コンデンサＣ０の両端電圧が零に近く
なる時刻ｔ１においてコンデンサＣ５の両端電圧が低下
してトランジスタＱ３，Ｑ４のオン状態を維持できなく
なると、図２（ｃ）のようにインバータ回路ＩＮＶが起
動され、図２（ｄ）のように平滑コンデンサＣ０の両端
電圧が上昇するとともに予熱回路ＰＨが起動される。し
たがって、図２（ｂ）のようにコンデンサＣｔ１の両端
電圧が徐々に上昇し、スイッチング素子Ｑ２のオフ期間
が短くなって、図２（ｃ）のようにインバータ回路ＩＮ
Ｖの出力も増加する。エミレス状態が継続していれば、
図２（ａ）のようにコンデンサＣ５の両端電圧が再び上
昇するから、インバータ回路ＩＮＶは再び停止する。こ
のように、インバータ回路ＩＮＶは発振と停止とを繰り
返し、結果的に放電灯ＦＬが点滅する。
なる時刻ｔ１においてコンデンサＣ５の両端電圧が低下
してトランジスタＱ３，Ｑ４のオン状態を維持できなく
なると、図２（ｃ）のようにインバータ回路ＩＮＶが起
動され、図２（ｄ）のように平滑コンデンサＣ０の両端
電圧が上昇するとともに予熱回路ＰＨが起動される。し
たがって、図２（ｂ）のようにコンデンサＣｔ１の両端
電圧が徐々に上昇し、スイッチング素子Ｑ２のオフ期間
が短くなって、図２（ｃ）のようにインバータ回路ＩＮ
Ｖの出力も増加する。エミレス状態が継続していれば、
図２（ａ）のようにコンデンサＣ５の両端電圧が再び上
昇するから、インバータ回路ＩＮＶは再び停止する。こ
のように、インバータ回路ＩＮＶは発振と停止とを繰り
返し、結果的に放電灯ＦＬが点滅する。
【００６３】（第２の実施の形態）本実施形態は、図３
に示すように、図１に示した第１の実施の形態の構成に
対して整流器ＤＢとコンデンサＣ１との接続点にアノー
ドを接続するとともにスイッチング素子Ｑ１と平滑コン
デンサＣ０との接続点にカソードを接続したダイオード
Ｄ２を付加するとともに、ダイオードＤ２に並列接続し
たコンデンサＣ６を付加したものである。言い換える
と、図２４に示した従来構成において、平滑コンデンサ
Ｃ０とインダクタＬ１との直列回路に放電抵抗Ｒｄを並
列接続した構成を有する。放電抵抗Ｒｄの抵抗値は第１
の実施の形態と同様の基準で設定されるものであり、通
常の動作には影響を与えず、かつエミレス検出回路ＥＬ
によりスイッチング素子Ｑ２がオフに保たれている間に
平滑コンデンサＣ０を放電して、再起動時には平滑コン
デンサＣ０を通して帰還トランスＤＴ１の１次巻線に流
れる電流がインバータ回路ＩＮＶを発振させるのに十分
な程度となるように設定されるのである。他の構成およ
び動作は図２４に示した従来構成と同様である。
に示すように、図１に示した第１の実施の形態の構成に
対して整流器ＤＢとコンデンサＣ１との接続点にアノー
ドを接続するとともにスイッチング素子Ｑ１と平滑コン
デンサＣ０との接続点にカソードを接続したダイオード
Ｄ２を付加するとともに、ダイオードＤ２に並列接続し
たコンデンサＣ６を付加したものである。言い換える
と、図２４に示した従来構成において、平滑コンデンサ
Ｃ０とインダクタＬ１との直列回路に放電抵抗Ｒｄを並
列接続した構成を有する。放電抵抗Ｒｄの抵抗値は第１
の実施の形態と同様の基準で設定されるものであり、通
常の動作には影響を与えず、かつエミレス検出回路ＥＬ
によりスイッチング素子Ｑ２がオフに保たれている間に
平滑コンデンサＣ０を放電して、再起動時には平滑コン
デンサＣ０を通して帰還トランスＤＴ１の１次巻線に流
れる電流がインバータ回路ＩＮＶを発振させるのに十分
な程度となるように設定されるのである。他の構成およ
び動作は図２４に示した従来構成と同様である。
【００６４】放電抵抗Ｒｄを設けたことによる効果は第
１の実施の形態と同様であって、エミレス検出回路ＥＬ
が動作してインバータ回路ＩＮＶが停止した後に、イン
バータ回路ＩＮＶを再起動する際には平滑コンデンサＣ
０の両端電圧が低下しており、電源投入直後と同様に、
平滑コンデンサＣ０−インダクタＬ−ダイオードＤ１−
帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２
の経路で、インバータ回路ＩＮＶを発振させるのに十分
な大きさの電流を流すことができる。つまり、インバー
タ回路ＩＮＶの再起動が容易になるのである。ここに、
放電抵抗Ｒｄの抵抗値とコンデンサＣ５の放電時間との
関係を適宜に選択すれば、再起動時に平滑コンデンサＣ
０の電荷をほぼ零にすることができ、この場合には電源
投入時と同程度の大きな電流を帰還トランスＤＴ１の１
次巻線に流すことが可能になる。しかも、従来構成に放
電抵抗Ｒｄを追加するだけであるから、インバータ回路
ＩＮＶの再起動における起動性能を高める構成を安価に
実現することができる。
１の実施の形態と同様であって、エミレス検出回路ＥＬ
が動作してインバータ回路ＩＮＶが停止した後に、イン
バータ回路ＩＮＶを再起動する際には平滑コンデンサＣ
０の両端電圧が低下しており、電源投入直後と同様に、
平滑コンデンサＣ０−インダクタＬ−ダイオードＤ１−
帰還トランスＤＴ１の１次巻線−スイッチング素子Ｑ２
の経路で、インバータ回路ＩＮＶを発振させるのに十分
な大きさの電流を流すことができる。つまり、インバー
タ回路ＩＮＶの再起動が容易になるのである。ここに、
放電抵抗Ｒｄの抵抗値とコンデンサＣ５の放電時間との
関係を適宜に選択すれば、再起動時に平滑コンデンサＣ
０の電荷をほぼ零にすることができ、この場合には電源
投入時と同程度の大きな電流を帰還トランスＤＴ１の１
次巻線に流すことが可能になる。しかも、従来構成に放
電抵抗Ｒｄを追加するだけであるから、インバータ回路
ＩＮＶの再起動における起動性能を高める構成を安価に
実現することができる。
【００６５】（第３の実施の形態）本実施形態は、図４
に示すように、第２の実施の形態とは部分平滑回路を構
成するダイオードＤ１のカソードの接続位置を変更した
ものである。すなわち、第２の実施の形態では、ダイオ
ードＤ１のカソードを負荷回路Ｚと帰還トランスＤＴ１
の１次巻線との接続点に接続していたのに対して、本実
施形態では、ダイオードＤ１のカソードを負荷回路Ｚと
コンデンサＣ１との接続点に接続してある。また、第２
の実施の形態では部分平滑回路にインダクタＬ１を設け
ていたのに対して、本実施形態ではインダクタＬ１を省
略し、放電抵抗Ｒｄは平滑コンデンサＣ０に並列接続し
てある。要するに、部分平滑回路を構成するインダクタ
Ｌ１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１
や帰還トランスＤＴ１のインダクタンスをインダクタン
ス素子として用いているのである。このような構成を採
用することによって、インダクタＬ１を削減することが
でき、放電抵抗Ｒｄの追加に対してインダクタＬ１を削
減し、結果的に部品点数の増減をなくすことができる。
他の構成および動作は第２の実施の形態と同様である。
に示すように、第２の実施の形態とは部分平滑回路を構
成するダイオードＤ１のカソードの接続位置を変更した
ものである。すなわち、第２の実施の形態では、ダイオ
ードＤ１のカソードを負荷回路Ｚと帰還トランスＤＴ１
の１次巻線との接続点に接続していたのに対して、本実
施形態では、ダイオードＤ１のカソードを負荷回路Ｚと
コンデンサＣ１との接続点に接続してある。また、第２
の実施の形態では部分平滑回路にインダクタＬ１を設け
ていたのに対して、本実施形態ではインダクタＬ１を省
略し、放電抵抗Ｒｄは平滑コンデンサＣ０に並列接続し
てある。要するに、部分平滑回路を構成するインダクタ
Ｌ１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１
や帰還トランスＤＴ１のインダクタンスをインダクタン
ス素子として用いているのである。このような構成を採
用することによって、インダクタＬ１を削減することが
でき、放電抵抗Ｒｄの追加に対してインダクタＬ１を削
減し、結果的に部品点数の増減をなくすことができる。
他の構成および動作は第２の実施の形態と同様である。
【００６６】（第４の実施の形態）本実施形態は、図５
に示すように、図２５に示した従来構成に対してコンデ
ンサＣ１に分圧用インピーダンス素子としての分圧抵抗
Ｒｓを並列接続した点のみが相違するものである。分圧
抵抗Ｒｓは通常の動作には影響しない程度の抵抗値に設
定され、またエミレス検出回路ＥＬによってスイッチン
グ素子Ｑ２がオフに保たれている間に抵抗Ｒ１４，Ｒ１
５とともにインバータ回路ＩＮＶに印加される電圧を分
圧し、コンデンサＣ１の両端電圧が通常動作時よりも上
昇するのを防止する程度の抵抗値に設定される。他の構
成および動作は図２５に示した従来構成と同様である。
に示すように、図２５に示した従来構成に対してコンデ
ンサＣ１に分圧用インピーダンス素子としての分圧抵抗
Ｒｓを並列接続した点のみが相違するものである。分圧
抵抗Ｒｓは通常の動作には影響しない程度の抵抗値に設
定され、またエミレス検出回路ＥＬによってスイッチン
グ素子Ｑ２がオフに保たれている間に抵抗Ｒ１４，Ｒ１
５とともにインバータ回路ＩＮＶに印加される電圧を分
圧し、コンデンサＣ１の両端電圧が通常動作時よりも上
昇するのを防止する程度の抵抗値に設定される。他の構
成および動作は図２５に示した従来構成と同様である。
【００６７】本実施形態の構成によれば、エミレス検出
回路ＥＬによりエミレス状態や放電灯ＦＬの外れ状態が
検出されてスイッチング素子Ｑ２がオフになると、コン
デンサＣ５が放電されてスイッチング素子Ｑ２が再び起
動されるまでの間には、コンデンサＣ１の両端電圧は、
インバータ回路ＩＮＶへの電源電圧を分圧抵抗Ｒｓと抵
抗Ｒ１４，Ｒ１５とにより分圧した電圧になる。ここ
に、負荷回路Ｚや帰還トランスＤＴ１の１次巻線の直流
抵抗は抵抗Ｒ１４，Ｒ１５や分圧抵抗Ｒｓに比較して十
分に小さいものとしている。コンデンサＣ１の両端電圧
は分圧抵抗Ｒｓの両端電圧であるから、分圧抵抗Ｒｓを
抵抗Ｒ１４，Ｒ１５の大きさに応じて適宜に設定するこ
とによって、コンデンサＣ１の両端電圧が過大になるの
を防止することができる。
回路ＥＬによりエミレス状態や放電灯ＦＬの外れ状態が
検出されてスイッチング素子Ｑ２がオフになると、コン
デンサＣ５が放電されてスイッチング素子Ｑ２が再び起
動されるまでの間には、コンデンサＣ１の両端電圧は、
インバータ回路ＩＮＶへの電源電圧を分圧抵抗Ｒｓと抵
抗Ｒ１４，Ｒ１５とにより分圧した電圧になる。ここ
に、負荷回路Ｚや帰還トランスＤＴ１の１次巻線の直流
抵抗は抵抗Ｒ１４，Ｒ１５や分圧抵抗Ｒｓに比較して十
分に小さいものとしている。コンデンサＣ１の両端電圧
は分圧抵抗Ｒｓの両端電圧であるから、分圧抵抗Ｒｓを
抵抗Ｒ１４，Ｒ１５の大きさに応じて適宜に設定するこ
とによって、コンデンサＣ１の両端電圧が過大になるの
を防止することができる。
【００６８】要するに本実施形態の構成によれば、イン
バータ回路ＩＮＶの発振が停止している期間におけるコ
ンデンサＣ１の両端電圧の上昇を抑制することができる
から、コンデンサＣ５が放電され、かつ予熱回路ＰＨに
設けたコンデンサＣｔ１，Ｃｐ１が放電された状態で、
起動回路によりスイッチング素子Ｑ２が再起動される時
点では、電源からコンデンサＣ１−負荷回路Ｚ−帰還ト
ランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路
でインバータ回路ＩＮＶを発振させるのに十分な電流を
流すことができる。つまり、インバータ回路ＩＮＶの再
起動が容易になる。ここに、従来構成に対して分圧抵抗
Ｒｓを追加するだけであるから、インバータ回路ＩＮＶ
の再起動における起動性能を高める構成を安価に実現す
ることができる。また、本実施形態ではコンデンサＣ１
を放電させる必要はなく、分圧抵抗ＲｓはコンデンサＣ
１の両端電圧の上昇を抑制しているだけであり、コンデ
ンサＣ１の放電電流を流す必要がないから、分圧抵抗Ｒ
ｓには定格電力の小さい抵抗器を用いることができ、第
１ないし第３の実施の形態に用いる放電抵抗Ｒｄよりも
分圧抵抗Ｒｓには安価な抵抗器を用いることができる。
バータ回路ＩＮＶの発振が停止している期間におけるコ
ンデンサＣ１の両端電圧の上昇を抑制することができる
から、コンデンサＣ５が放電され、かつ予熱回路ＰＨに
設けたコンデンサＣｔ１，Ｃｐ１が放電された状態で、
起動回路によりスイッチング素子Ｑ２が再起動される時
点では、電源からコンデンサＣ１−負荷回路Ｚ−帰還ト
ランスＤＴ１の１次巻線−スイッチング素子Ｑ２の経路
でインバータ回路ＩＮＶを発振させるのに十分な電流を
流すことができる。つまり、インバータ回路ＩＮＶの再
起動が容易になる。ここに、従来構成に対して分圧抵抗
Ｒｓを追加するだけであるから、インバータ回路ＩＮＶ
の再起動における起動性能を高める構成を安価に実現す
ることができる。また、本実施形態ではコンデンサＣ１
を放電させる必要はなく、分圧抵抗ＲｓはコンデンサＣ
１の両端電圧の上昇を抑制しているだけであり、コンデ
ンサＣ１の放電電流を流す必要がないから、分圧抵抗Ｒ
ｓには定格電力の小さい抵抗器を用いることができ、第
１ないし第３の実施の形態に用いる放電抵抗Ｒｄよりも
分圧抵抗Ｒｓには安価な抵抗器を用いることができる。
【００６９】（第５の実施の形態）本実施形態は、図６
に示すように、図２６に示した従来構成に対してコンデ
ンサＣ１に分圧抵抗Ｒｓを並列接続した点、整流器ＤＢ
の交流入力端にインダクタＬｆを接続するとともに整流
器ＤＢの直流出力端間にコンデンサＣｆを接続し、さら
に整流器ＤＢの一方（正極）の直流出力端とダイオード
Ｄ２との間にダイオードＤ１１を挿入した点が相違す
る。つまり、第４の実施の形態に対して、コンデンサＣ
ｆ、インダクタＬｆ、ダイオードＤ１１を付加するとと
もに、ダイオードＤ１１とコンデンサＣ１との接続点に
アノードを接続しスイッチング素子Ｑ１と平滑コンデン
サＣ１との接続点にカソードを接続したダイオードＤ２
を付加し、さらにダイオードＤ２にコンデンサＣ６を並
列接続した構成を有している。
に示すように、図２６に示した従来構成に対してコンデ
ンサＣ１に分圧抵抗Ｒｓを並列接続した点、整流器ＤＢ
の交流入力端にインダクタＬｆを接続するとともに整流
器ＤＢの直流出力端間にコンデンサＣｆを接続し、さら
に整流器ＤＢの一方（正極）の直流出力端とダイオード
Ｄ２との間にダイオードＤ１１を挿入した点が相違す
る。つまり、第４の実施の形態に対して、コンデンサＣ
ｆ、インダクタＬｆ、ダイオードＤ１１を付加するとと
もに、ダイオードＤ１１とコンデンサＣ１との接続点に
アノードを接続しスイッチング素子Ｑ１と平滑コンデン
サＣ１との接続点にカソードを接続したダイオードＤ２
を付加し、さらにダイオードＤ２にコンデンサＣ６を並
列接続した構成を有している。
【００７０】コンデンサＣｆとインダクタＬｆとはフィ
ルタ回路を構成し、このフィルタ回路によって交流電源
Ｖｉｎから整流器ＤＢへの入力電流から高周波成分を除
去する。言い換えると、フィルタ回路によってインバー
タ回路ＩＮＶから交流電源Ｖｉｎへの高周波電流の漏洩
を防止する。また、ダイオードＤ１１はフィルタ回路用
のコンデンサＣｆがインバータ回路ＩＮＶの共振動作に
影響しないように分離させるために設けてある。
ルタ回路を構成し、このフィルタ回路によって交流電源
Ｖｉｎから整流器ＤＢへの入力電流から高周波成分を除
去する。言い換えると、フィルタ回路によってインバー
タ回路ＩＮＶから交流電源Ｖｉｎへの高周波電流の漏洩
を防止する。また、ダイオードＤ１１はフィルタ回路用
のコンデンサＣｆがインバータ回路ＩＮＶの共振動作に
影響しないように分離させるために設けてある。
【００７１】基本的な動作は図２６に示した従来構成と
同様であって、分圧抵抗Ｒｓの機能は第４の実施の形態
と同様である。すなわち、分圧抵抗Ｒｓは通常の動作に
は影響しない程度の抵抗値に設定され、またエミレス検
出回路ＥＬによってスイッチング素子Ｑ２がオフに保た
れている間に抵抗Ｒ１４，Ｒ１５とともにインバータ回
路ＩＮＶに印加される電圧を分圧し、コンデンサＣ１の
両端電圧が通常動作時よりも上昇するのを防止する程度
の抵抗値に設定される。
同様であって、分圧抵抗Ｒｓの機能は第４の実施の形態
と同様である。すなわち、分圧抵抗Ｒｓは通常の動作に
は影響しない程度の抵抗値に設定され、またエミレス検
出回路ＥＬによってスイッチング素子Ｑ２がオフに保た
れている間に抵抗Ｒ１４，Ｒ１５とともにインバータ回
路ＩＮＶに印加される電圧を分圧し、コンデンサＣ１の
両端電圧が通常動作時よりも上昇するのを防止する程度
の抵抗値に設定される。
【００７２】分圧抵抗Ｒｓを設けたことによる効果は第
４の実施の形態と同様であって、エミレス検出回路ＥＬ
によりエミレス状態や放電灯ＦＬの外れ状態が検出され
てスイッチング素子Ｑ２がオフになると、コンデンサＣ
５が放電されてスイッチング素子Ｑ２が再び起動される
までの間には、コンデンサＣ１の両端電圧は、インバー
タ回路ＩＮＶへの電源電圧を分圧抵抗Ｒｓと抵抗Ｒ１
４，Ｒ１５とにより分圧した電圧になり、分圧抵抗Ｒｓ
を抵抗Ｒ１４，Ｒ１５の大きさに応じて適宜に設定する
ことによって、コンデンサＣ１の両端電圧が過大になる
のを防止することができる。
４の実施の形態と同様であって、エミレス検出回路ＥＬ
によりエミレス状態や放電灯ＦＬの外れ状態が検出され
てスイッチング素子Ｑ２がオフになると、コンデンサＣ
５が放電されてスイッチング素子Ｑ２が再び起動される
までの間には、コンデンサＣ１の両端電圧は、インバー
タ回路ＩＮＶへの電源電圧を分圧抵抗Ｒｓと抵抗Ｒ１
４，Ｒ１５とにより分圧した電圧になり、分圧抵抗Ｒｓ
を抵抗Ｒ１４，Ｒ１５の大きさに応じて適宜に設定する
ことによって、コンデンサＣ１の両端電圧が過大になる
のを防止することができる。
【００７３】このように、インバータ回路ＩＮＶの発振
が停止している期間におけるコンデンサＣ１の両端電圧
の上昇を抑制することができるから、コンデンサＣ５が
放電され、かつ予熱回路ＰＨに設けたコンデンサＣｔ
１，Ｃｐ１が放電された状態で、起動回路によりスイッ
チング素子Ｑ２が再起動される時点では、電源からコン
デンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻
線−スイッチング素子Ｑ２の経路でインバータ回路ＩＮ
Ｖを発振させるのに十分な電流を流すことができる。つ
まり、インバータ回路ＩＮＶの再起動が容易になる。
が停止している期間におけるコンデンサＣ１の両端電圧
の上昇を抑制することができるから、コンデンサＣ５が
放電され、かつ予熱回路ＰＨに設けたコンデンサＣｔ
１，Ｃｐ１が放電された状態で、起動回路によりスイッ
チング素子Ｑ２が再起動される時点では、電源からコン
デンサＣ１−負荷回路Ｚ−帰還トランスＤＴ１の１次巻
線−スイッチング素子Ｑ２の経路でインバータ回路ＩＮ
Ｖを発振させるのに十分な電流を流すことができる。つ
まり、インバータ回路ＩＮＶの再起動が容易になる。
【００７４】（第６の実施の形態）本実施形態は、図７
に示すように、図６に示した第５の実施の形態に対して
分圧抵抗ＲｓとコンデンサＣ１との接続関係を変更した
ものである。すなわち、第５の実施の形態では、分圧抵
抗ＲｓをコンデンサＣ１に並列接続していたのに対し
て、本実施形態では分圧抵抗ＲｓをダイオードＤ１１と
コンデンサＣ１との直列回路に並列接続している。この
構成では、コンデンサＣ１と分圧抵抗Ｒｓとの間にダイ
オードＤ１１が挿入され、ダイオードＤ１１の極性はコ
ンデンサＣ１の電荷が分圧抵抗Ｒｓを通して放電するの
を阻止する向きになっている。その結果、エミレス検出
回路ＥＬの動作によってインバータ回路ＩＮＶの発振が
停止している間に、コンデンサＣ１の電荷が抵抗Ｒｓを
通して放電するのを確実に防止して抵抗Ｒｓによる損失
を第５の実施の形態よりも低減することができる。他の
構成および動作は第５の実施の形態と同様である。
に示すように、図６に示した第５の実施の形態に対して
分圧抵抗ＲｓとコンデンサＣ１との接続関係を変更した
ものである。すなわち、第５の実施の形態では、分圧抵
抗ＲｓをコンデンサＣ１に並列接続していたのに対し
て、本実施形態では分圧抵抗ＲｓをダイオードＤ１１と
コンデンサＣ１との直列回路に並列接続している。この
構成では、コンデンサＣ１と分圧抵抗Ｒｓとの間にダイ
オードＤ１１が挿入され、ダイオードＤ１１の極性はコ
ンデンサＣ１の電荷が分圧抵抗Ｒｓを通して放電するの
を阻止する向きになっている。その結果、エミレス検出
回路ＥＬの動作によってインバータ回路ＩＮＶの発振が
停止している間に、コンデンサＣ１の電荷が抵抗Ｒｓを
通して放電するのを確実に防止して抵抗Ｒｓによる損失
を第５の実施の形態よりも低減することができる。他の
構成および動作は第５の実施の形態と同様である。
【００７５】（第７の実施の形態）本実施形態は、図８
に示すように、図６に示した第５の実施の形態に対して
分圧抵抗ＲｓとコンデンサＣ１との接続関係を変更した
ものである。すなわち、第５の実施の形態では、分圧抵
抗ＲｓをコンデンサＣ１に並列接続していたのに対し
て、本実施形態では分圧抵抗ＲｓをダイオードＤ２とコ
ンデンサＣ１との直列回路に並列接続している。この構
成では、コンデンサＣ１と分圧抵抗Ｒｓとの間にダイオ
ードＤ２が挿入されているが、第５の実施の形態と同様
に、分圧抵抗Ｒｓの抵抗値を適宜に設定すれば、エミレ
ス検出回路ＥＬの動作によってインバータ回路ＩＮＶの
発振が停止している間にコンデンサＣ１の両端電圧が通
常動作時よりも高くなるのを防止することができる。他
の構成および動作は第５の実施の形態と同様である。
に示すように、図６に示した第５の実施の形態に対して
分圧抵抗ＲｓとコンデンサＣ１との接続関係を変更した
ものである。すなわち、第５の実施の形態では、分圧抵
抗ＲｓをコンデンサＣ１に並列接続していたのに対し
て、本実施形態では分圧抵抗ＲｓをダイオードＤ２とコ
ンデンサＣ１との直列回路に並列接続している。この構
成では、コンデンサＣ１と分圧抵抗Ｒｓとの間にダイオ
ードＤ２が挿入されているが、第５の実施の形態と同様
に、分圧抵抗Ｒｓの抵抗値を適宜に設定すれば、エミレ
ス検出回路ＥＬの動作によってインバータ回路ＩＮＶの
発振が停止している間にコンデンサＣ１の両端電圧が通
常動作時よりも高くなるのを防止することができる。他
の構成および動作は第５の実施の形態と同様である。
【００７６】（第８の実施の形態）本実施形態は、図９
に示すように、図６に示した第５の実施の形態に対して
分圧抵抗Ｒｓの接続位置を変更したものである。すなわ
ち、第５の実施の形態では、分圧抵抗Ｒｓをコンデンサ
Ｃ１に並列接続していたのに対して、本実施形態では分
圧抵抗Ｒｓをスイッチング素子Ｑ１に並列接続してい
る。エミレス検出回路ＥＬが動作してスイッチング素子
Ｑ２がオフになったときには、負荷回路Ｚおよび帰還ト
ランスＤＴ１の１次巻線による直流インピーダンスはほ
ぼ零とみなしてよいから、スイッチング素子Ｑ１に分圧
抵抗Ｒｓを並列接続した状態と、コンデンサＣ１に分圧
抵抗Ｒｓを並列接続した状態とはほぼ等価になる。その
結果、本実施形態においても、第５の実施の形態と同様
に、分圧抵抗Ｒｓの抵抗値を適宜に設定すれば、エミレ
ス検出回路ＥＬの動作によってインバータ回路ＩＮＶの
発振が停止している間にコンデンサＣ１の両端電圧が通
常動作時よりも高くなるのを防止することができる。他
の構成および動作は第５の実施の形態と同様である。
に示すように、図６に示した第５の実施の形態に対して
分圧抵抗Ｒｓの接続位置を変更したものである。すなわ
ち、第５の実施の形態では、分圧抵抗Ｒｓをコンデンサ
Ｃ１に並列接続していたのに対して、本実施形態では分
圧抵抗Ｒｓをスイッチング素子Ｑ１に並列接続してい
る。エミレス検出回路ＥＬが動作してスイッチング素子
Ｑ２がオフになったときには、負荷回路Ｚおよび帰還ト
ランスＤＴ１の１次巻線による直流インピーダンスはほ
ぼ零とみなしてよいから、スイッチング素子Ｑ１に分圧
抵抗Ｒｓを並列接続した状態と、コンデンサＣ１に分圧
抵抗Ｒｓを並列接続した状態とはほぼ等価になる。その
結果、本実施形態においても、第５の実施の形態と同様
に、分圧抵抗Ｒｓの抵抗値を適宜に設定すれば、エミレ
ス検出回路ＥＬの動作によってインバータ回路ＩＮＶの
発振が停止している間にコンデンサＣ１の両端電圧が通
常動作時よりも高くなるのを防止することができる。他
の構成および動作は第５の実施の形態と同様である。
【００７７】（第９の実施の形態）本実施形態は、図１
０に示すように、図６に示した第５の実施の形態に対し
てダイオードＤ１のカソードの接続位置を変更したもの
である。すなわち、ダイオードＤ１のカソードを、第５
の実施の形態では負荷回路Ｚと帰還トランスＤＴ１の１
次巻線との接続点に接続していたのに対して、本実施形
態ではコンデンサＣ１と負荷回路Ｚとの接続点に接続し
てある。また、本実施形態では平滑コンデンサＣ０に直
列接続してあったインダクタＬ１を省略してある。この
構成は第１の実施の形態に対する第３の実施の形態の変
更点と同様の変更であって、インダクタＬ１に代えて、
負荷回路Ｚに設けた出力トランスＬＴ１や帰還トランス
ＤＴ１のインダクタンスを用いている。本実施形態の構
成を採用することによって、インダクタＬ１を削減する
ことができ、第５の実施の形態よりも部品点数を低減す
ることができる。他の構成および動作は第５の実施の形
態と同様である。
０に示すように、図６に示した第５の実施の形態に対し
てダイオードＤ１のカソードの接続位置を変更したもの
である。すなわち、ダイオードＤ１のカソードを、第５
の実施の形態では負荷回路Ｚと帰還トランスＤＴ１の１
次巻線との接続点に接続していたのに対して、本実施形
態ではコンデンサＣ１と負荷回路Ｚとの接続点に接続し
てある。また、本実施形態では平滑コンデンサＣ０に直
列接続してあったインダクタＬ１を省略してある。この
構成は第１の実施の形態に対する第３の実施の形態の変
更点と同様の変更であって、インダクタＬ１に代えて、
負荷回路Ｚに設けた出力トランスＬＴ１や帰還トランス
ＤＴ１のインダクタンスを用いている。本実施形態の構
成を採用することによって、インダクタＬ１を削減する
ことができ、第５の実施の形態よりも部品点数を低減す
ることができる。他の構成および動作は第５の実施の形
態と同様である。
【００７８】（第１０の実施の形態）本実施形態は、図
１１に示すように、図１０に示した第９の実施の形態に
対して分圧抵抗ＲｓとコンデンサＣ１との接続関係を変
更したものである。すなわち、第９の実施の形態では、
分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに
対して、本実施形態では分圧抵抗ＲｓをダイオードＤ１
１とコンデンサＣ１との直列回路に並列接続している。
換言すれば、本実施形態と第９の実施の形態との関係
は、第６の実施の形態と第５の実施の形態との関係と同
様である。
１１に示すように、図１０に示した第９の実施の形態に
対して分圧抵抗ＲｓとコンデンサＣ１との接続関係を変
更したものである。すなわち、第９の実施の形態では、
分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに
対して、本実施形態では分圧抵抗ＲｓをダイオードＤ１
１とコンデンサＣ１との直列回路に並列接続している。
換言すれば、本実施形態と第９の実施の形態との関係
は、第６の実施の形態と第５の実施の形態との関係と同
様である。
【００７９】したがって、本実施形態の構成では、コン
デンサＣ１と分圧抵抗Ｒｓとの間にダイオードＤ１１が
挿入され、ダイオードＤ１１の極性はコンデンサＣ１の
電荷が分圧抵抗Ｒｓを通して放電するのを阻止する向き
になる結果、エミレス検出回路ＥＬの動作によってイン
バータ回路ＩＮＶの発振が停止している間に、コンデン
サＣ１の電荷が抵抗Ｒｓを通して放電するのを確実に防
止して抵抗Ｒｓによる損失を第９の実施の形態よりも低
減することができる。他の構成および動作は第９の実施
の形態と同様である。
デンサＣ１と分圧抵抗Ｒｓとの間にダイオードＤ１１が
挿入され、ダイオードＤ１１の極性はコンデンサＣ１の
電荷が分圧抵抗Ｒｓを通して放電するのを阻止する向き
になる結果、エミレス検出回路ＥＬの動作によってイン
バータ回路ＩＮＶの発振が停止している間に、コンデン
サＣ１の電荷が抵抗Ｒｓを通して放電するのを確実に防
止して抵抗Ｒｓによる損失を第９の実施の形態よりも低
減することができる。他の構成および動作は第９の実施
の形態と同様である。
【００８０】（第１１の実施の形態）本実施形態は、図
１２に示すように、図１０に示した第９の実施の形態に
対して分圧抵抗ＲｓとコンデンサＣ１との接続関係を変
更したものである。すなわち、第９の実施の形態では、
分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに
対して、本実施形態では分圧抵抗ＲｓをダイオードＤ２
とコンデンサＣ１との直列回路に並列接続している。換
言すれば、本実施形態と第９の実施の形態との関係は、
第７の実施の形態と第５の実施の形態との関係と同様で
ある。
１２に示すように、図１０に示した第９の実施の形態に
対して分圧抵抗ＲｓとコンデンサＣ１との接続関係を変
更したものである。すなわち、第９の実施の形態では、
分圧抵抗ＲｓをコンデンサＣ１に並列接続していたのに
対して、本実施形態では分圧抵抗ＲｓをダイオードＤ２
とコンデンサＣ１との直列回路に並列接続している。換
言すれば、本実施形態と第９の実施の形態との関係は、
第７の実施の形態と第５の実施の形態との関係と同様で
ある。
【００８１】したがって、本実施形態の構成では、第９
の実施の形態と同様に、分圧抵抗Ｒｓの抵抗値を適宜に
設定すれば、エミレス検出回路ＥＬの動作によってイン
バータ回路ＩＮＶの発振が停止している間にコンデンサ
Ｃ１の両端電圧が通常動作時よりも高くなるのを防止す
ることができる。他の構成および動作は第９の実施の形
態と同様である。
の実施の形態と同様に、分圧抵抗Ｒｓの抵抗値を適宜に
設定すれば、エミレス検出回路ＥＬの動作によってイン
バータ回路ＩＮＶの発振が停止している間にコンデンサ
Ｃ１の両端電圧が通常動作時よりも高くなるのを防止す
ることができる。他の構成および動作は第９の実施の形
態と同様である。
【００８２】（第１２の実施の形態）本実施形態は、図
１３に示すように、図１０に示した第９の実施の形態に
対して分圧抵抗Ｒｓの接続位置を変更したものである。
すなわち、第９の実施の形態では、分圧抵抗Ｒｓをコン
デンサＣ１に並列接続していたのに対して、本実施形態
では分圧抵抗Ｒｓをスイッチング素子Ｑ１に並列接続し
ている。換言すれば、本実施形態と第９の実施の形態と
の関係は、第８の実施の形態と第５の実施の形態との関
係と同様である。
１３に示すように、図１０に示した第９の実施の形態に
対して分圧抵抗Ｒｓの接続位置を変更したものである。
すなわち、第９の実施の形態では、分圧抵抗Ｒｓをコン
デンサＣ１に並列接続していたのに対して、本実施形態
では分圧抵抗Ｒｓをスイッチング素子Ｑ１に並列接続し
ている。換言すれば、本実施形態と第９の実施の形態と
の関係は、第８の実施の形態と第５の実施の形態との関
係と同様である。
【００８３】本実施形態の構成によれば、エミレス検出
回路ＥＬが動作してスイッチング素子Ｑ２がオフになっ
たときには、負荷回路Ｚおよび帰還トランスＤＴ１の１
次巻線による直流インピーダンスはほぼ零とみなしてよ
いから、スイッチング素子Ｑ１に分圧抵抗Ｒｓを並列接
続した状態と、コンデンサＣ１に分圧抵抗Ｒｓを並列接
続した状態とはほぼ等価になる。その結果、本実施形態
においても、第９の実施の形態と同様に、分圧抵抗Ｒｓ
の抵抗値を適宜に設定すれば、エミレス検出回路ＥＬの
動作によってインバータ回路ＩＮＶの発振が停止してい
る間にコンデンサＣ１の両端電圧が通常動作時よりも高
くなるのを防止することができる。他の構成および動作
は第９の実施の形態と同様である。
回路ＥＬが動作してスイッチング素子Ｑ２がオフになっ
たときには、負荷回路Ｚおよび帰還トランスＤＴ１の１
次巻線による直流インピーダンスはほぼ零とみなしてよ
いから、スイッチング素子Ｑ１に分圧抵抗Ｒｓを並列接
続した状態と、コンデンサＣ１に分圧抵抗Ｒｓを並列接
続した状態とはほぼ等価になる。その結果、本実施形態
においても、第９の実施の形態と同様に、分圧抵抗Ｒｓ
の抵抗値を適宜に設定すれば、エミレス検出回路ＥＬの
動作によってインバータ回路ＩＮＶの発振が停止してい
る間にコンデンサＣ１の両端電圧が通常動作時よりも高
くなるのを防止することができる。他の構成および動作
は第９の実施の形態と同様である。
【００８４】（第１３の実施の形態）本実施形態は、図
２５に示した従来構成において、エミレス検出回路ＥＬ
の動作によってインバータ回路ＩＮＶが一旦停止した後
の再起動時に予熱回路ＰＨが予熱動作を最初から行うの
ではなく、予熱動作を途中から行うようにすることによ
って、帰還トランスＤＴ１の１次巻線に流れる電流不足
による再起動の困難性を解消しようとするものである。
つまり、インバータ回路ＩＮＶが間欠発振を行っている
ときには、熱陰極（フィラメント）の温度は比較的高
く、予熱動作を最初から行う必要はないと考えられる。
そこで、本実施形態では、インバータ回路ＩＮＶの発振
開始時におけるスイッチング素子Ｑ２のオン期間を再起
動時には電源投入時よりも長くし、帰還トランスＤＴ１
の１次巻線に十分な電流を流すことによって再起動を容
易にしている。
２５に示した従来構成において、エミレス検出回路ＥＬ
の動作によってインバータ回路ＩＮＶが一旦停止した後
の再起動時に予熱回路ＰＨが予熱動作を最初から行うの
ではなく、予熱動作を途中から行うようにすることによ
って、帰還トランスＤＴ１の１次巻線に流れる電流不足
による再起動の困難性を解消しようとするものである。
つまり、インバータ回路ＩＮＶが間欠発振を行っている
ときには、熱陰極（フィラメント）の温度は比較的高
く、予熱動作を最初から行う必要はないと考えられる。
そこで、本実施形態では、インバータ回路ＩＮＶの発振
開始時におけるスイッチング素子Ｑ２のオン期間を再起
動時には電源投入時よりも長くし、帰還トランスＤＴ１
の１次巻線に十分な電流を流すことによって再起動を容
易にしている。
【００８５】図２５に示した従来構成では、エミレス検
出回路ＥＬの動作時に、エミレス検出回路ＥＬにおける
コンデンサＣ５が放電されてインバータ回路ＩＮＶが再
起動されるまでの間に、予熱回路ＰＨのコンデンサＣｔ
１の電荷を完全に放電させるように抵抗Ｒ９を設定して
いたのに対して、本実施形態では抵抗Ｒ９の抵抗値を従
来構成よりも大きくすることによって上述の動作を実現
している。すなわち、抵抗Ｒ９を従来構成よりも大きく
設定することによりコンデンサＣ５の電荷が放電されて
エミレス検出回路ＥＬによるインバータ回路ＩＮＶの停
止状態が解除されても、コンデンサＣｔ１には電荷が残
るようにしている。要するに、本実施形態の構成は図２
５に示した回路と同等の回路であって、図１に示した第
１の実施の形態から放電抵抗Ｒｄを削除した構成もしく
は図５に示した第４の実施の形態から分圧抵抗Ｒｓを削
除した構成と同等の回路である。この構成によれば、イ
ンバータ回路ＩＮＶが再起動するときにはコンデンサＣ
ｔ１の電荷が残っているから、スイッチング素子Ｑ２の
オン期間のうち予熱回路ＰＨによって強制的に短縮され
る期間が少なくなり、結果的にインバータ回路ＩＮＶの
再起動時におけるスイッチング素子Ｑ２のオン期間を電
源投入時よりも長くすることができる。
出回路ＥＬの動作時に、エミレス検出回路ＥＬにおける
コンデンサＣ５が放電されてインバータ回路ＩＮＶが再
起動されるまでの間に、予熱回路ＰＨのコンデンサＣｔ
１の電荷を完全に放電させるように抵抗Ｒ９を設定して
いたのに対して、本実施形態では抵抗Ｒ９の抵抗値を従
来構成よりも大きくすることによって上述の動作を実現
している。すなわち、抵抗Ｒ９を従来構成よりも大きく
設定することによりコンデンサＣ５の電荷が放電されて
エミレス検出回路ＥＬによるインバータ回路ＩＮＶの停
止状態が解除されても、コンデンサＣｔ１には電荷が残
るようにしている。要するに、本実施形態の構成は図２
５に示した回路と同等の回路であって、図１に示した第
１の実施の形態から放電抵抗Ｒｄを削除した構成もしく
は図５に示した第４の実施の形態から分圧抵抗Ｒｓを削
除した構成と同等の回路である。この構成によれば、イ
ンバータ回路ＩＮＶが再起動するときにはコンデンサＣ
ｔ１の電荷が残っているから、スイッチング素子Ｑ２の
オン期間のうち予熱回路ＰＨによって強制的に短縮され
る期間が少なくなり、結果的にインバータ回路ＩＮＶの
再起動時におけるスイッチング素子Ｑ２のオン期間を電
源投入時よりも長くすることができる。
【００８６】本実施形態の動作は図１４のようになる。
図１４（ａ）はコンデンサＣ５の両端電圧を示してお
り、時刻ｔ０においてエミレス状態になり検出巻線ｎ３
からコンデンサＣ５への充電電流が流れることで、コン
デンサＣ５の両端電圧が上昇してツェナダイオードＺＤ
１のブレークオーバ電圧ＶＺＤ１に達している。このと
きトランジスタＱ３，Ｑ４がオンになって、図１４
（ｃ）のように、インバータ回路ＩＮＶの発振が停止す
るから、コンデンサＣ５の両端電圧が徐々に低下する。
ここで、トランジスタＱ３，Ｑ４がオンになることによ
って予熱回路ＰＨのコンデンサＣｔ１は抵抗Ｒ９を通し
て放電するが、図１４（ｂ）のように、コンデンサＣｔ
１の両端電圧はインバータ回路ＩＮＶの停止期間におい
ては０Ｖにならないようにしてある。
図１４（ａ）はコンデンサＣ５の両端電圧を示してお
り、時刻ｔ０においてエミレス状態になり検出巻線ｎ３
からコンデンサＣ５への充電電流が流れることで、コン
デンサＣ５の両端電圧が上昇してツェナダイオードＺＤ
１のブレークオーバ電圧ＶＺＤ１に達している。このと
きトランジスタＱ３，Ｑ４がオンになって、図１４
（ｃ）のように、インバータ回路ＩＮＶの発振が停止す
るから、コンデンサＣ５の両端電圧が徐々に低下する。
ここで、トランジスタＱ３，Ｑ４がオンになることによ
って予熱回路ＰＨのコンデンサＣｔ１は抵抗Ｒ９を通し
て放電するが、図１４（ｂ）のように、コンデンサＣｔ
１の両端電圧はインバータ回路ＩＮＶの停止期間におい
ては０Ｖにならないようにしてある。
【００８７】図１４（ａ）に示すように時刻ｔ１におい
てコンデンサＣ５の両端電圧が低下してトランジスタＱ
３，Ｑ４のオン状態を維持できなくなると、図１４
（ｃ）のようにインバータ回路ＩＮＶが起動され、予熱
回路ＰＨも起動される。この時点では図１４（ｂ）のよ
うにコンデンサＣｔ１の両端電圧は０Ｖではないからス
イッチング素子Ｑ２のオフ期間は比較的短く、図１４
（ｃ）のようにインバータ回路ＩＮＶの出力は比較的大
きい状態から再起動されることになる。エミレス状態が
継続していれば、図１４（ａ）のようにコンデンサＣ５
の両端電圧が再び上昇するから、インバータ回路ＩＮＶ
は再び停止する。このように、インバータ回路ＩＮＶは
発振と停止とを繰り返し、結果的に放電灯ＦＬが点滅す
ることになる。
てコンデンサＣ５の両端電圧が低下してトランジスタＱ
３，Ｑ４のオン状態を維持できなくなると、図１４
（ｃ）のようにインバータ回路ＩＮＶが起動され、予熱
回路ＰＨも起動される。この時点では図１４（ｂ）のよ
うにコンデンサＣｔ１の両端電圧は０Ｖではないからス
イッチング素子Ｑ２のオフ期間は比較的短く、図１４
（ｃ）のようにインバータ回路ＩＮＶの出力は比較的大
きい状態から再起動されることになる。エミレス状態が
継続していれば、図１４（ａ）のようにコンデンサＣ５
の両端電圧が再び上昇するから、インバータ回路ＩＮＶ
は再び停止する。このように、インバータ回路ＩＮＶは
発振と停止とを繰り返し、結果的に放電灯ＦＬが点滅す
ることになる。
【００８８】本実施形態の動作を示す図１４と従来構成
の動作を示す図２３とを比較すればわかるように、本実
施形態ではコンデンサＣ５が放電されてインバータ回路
ＩＮＶが再起動する時刻ｔ１において、コンデンサＣｔ
１には電荷が十分に残されており、結果的に再起動時に
は帰還トランスＤＴ１に十分に大きい電流を流すことが
可能になっている。その結果、従来構成に比較して再起
動が容易になるのである。他の構成および動作は図２５
に示した従来構成と同様である。
の動作を示す図２３とを比較すればわかるように、本実
施形態ではコンデンサＣ５が放電されてインバータ回路
ＩＮＶが再起動する時刻ｔ１において、コンデンサＣｔ
１には電荷が十分に残されており、結果的に再起動時に
は帰還トランスＤＴ１に十分に大きい電流を流すことが
可能になっている。その結果、従来構成に比較して再起
動が容易になるのである。他の構成および動作は図２５
に示した従来構成と同様である。
【００８９】（第１４の実施の形態）本実施形態は、図
１５に示すように、第１３の実施の形態の構成に対し
て、整流器ＤＢの交流入力端にインダクタＬｆを接続す
るとともに整流器ＤＢの直流出力端間にコンデンサＣｆ
を接続し、整流器ＤＢの一方（正極）の直流出力端とダ
イオードＤ２との間にダイオードＤ１１を挿入し、さら
にダイオードＤ１１とコンデンサＣ１との接続点にアノ
ードを接続しスイッチング素子Ｑ１と平滑コンデンサＣ
１との接続点にカソードを接続したダイオードＤ２を付
加し、加えてダイオードＤ２にコンデンサＣ６を並列接
続した構成を有している。コンデンサＣｆとインダクタ
Ｌｆとはフィルタ回路を構成し、このフィルタ回路によ
って交流電源Ｖｉｎから整流器ＤＢへの入力電流から高
周波成分を除去する。言い換えると、フィルタ回路によ
ってインバータ回路ＩＮＶから交流電源Ｖｉｎへの高周
波電流の漏洩を防止する。また、ダイオードＤ１１はフ
ィルタ回路用のコンデンサＣｆがインバータ回路ＩＮＶ
の共振動作に影響しないように分離させるために設けて
ある。本実施形態の構成と第１３の実施の形態との関係
は、図５に示した第４の実施の形態と図６に示した第５
の実施の形態との関係と同様である。また、ダイオード
Ｄ２とコンデンサＣ６とによる動作は、図２４に示した
従来構成と同様である。
１５に示すように、第１３の実施の形態の構成に対し
て、整流器ＤＢの交流入力端にインダクタＬｆを接続す
るとともに整流器ＤＢの直流出力端間にコンデンサＣｆ
を接続し、整流器ＤＢの一方（正極）の直流出力端とダ
イオードＤ２との間にダイオードＤ１１を挿入し、さら
にダイオードＤ１１とコンデンサＣ１との接続点にアノ
ードを接続しスイッチング素子Ｑ１と平滑コンデンサＣ
１との接続点にカソードを接続したダイオードＤ２を付
加し、加えてダイオードＤ２にコンデンサＣ６を並列接
続した構成を有している。コンデンサＣｆとインダクタ
Ｌｆとはフィルタ回路を構成し、このフィルタ回路によ
って交流電源Ｖｉｎから整流器ＤＢへの入力電流から高
周波成分を除去する。言い換えると、フィルタ回路によ
ってインバータ回路ＩＮＶから交流電源Ｖｉｎへの高周
波電流の漏洩を防止する。また、ダイオードＤ１１はフ
ィルタ回路用のコンデンサＣｆがインバータ回路ＩＮＶ
の共振動作に影響しないように分離させるために設けて
ある。本実施形態の構成と第１３の実施の形態との関係
は、図５に示した第４の実施の形態と図６に示した第５
の実施の形態との関係と同様である。また、ダイオード
Ｄ２とコンデンサＣ６とによる動作は、図２４に示した
従来構成と同様である。
【００９０】本実施形態においても第１３の実施の形態
と同様に、エミレス検出回路ＥＬの動作によってインバ
ータ回路ＩＮＶの発振が停止した後にコンデンサＣ５が
放電してインバータ回路ＩＮＶが再起動する際に、コン
デンサＣｔ１の電荷が完全に放電してしまわないように
抵抗Ｒ９を設定しているのであって、第１３の実施の形
態と同様の動作によって再起動が容易になる。他の構成
および動作は第１３の実施の形態と同様である。
と同様に、エミレス検出回路ＥＬの動作によってインバ
ータ回路ＩＮＶの発振が停止した後にコンデンサＣ５が
放電してインバータ回路ＩＮＶが再起動する際に、コン
デンサＣｔ１の電荷が完全に放電してしまわないように
抵抗Ｒ９を設定しているのであって、第１３の実施の形
態と同様の動作によって再起動が容易になる。他の構成
および動作は第１３の実施の形態と同様である。
【００９１】（第１５の実施の形態）本実施形態は、図
１６に示すように、図１５に示した第１４の実施の形態
に対してダイオードＤ１のカソードの接続位置を変更し
たものである。すなわち、ダイオードＤ１のカソード
を、第１４の実施の形態では負荷回路Ｚと帰還トランス
ＤＴ１の１次巻線との接続点に接続していたのに対し
て、本実施形態ではコンデンサＣ１と負荷回路Ｚとの接
続点に接続してある。また、本実施形態では平滑コンデ
ンサＣ０に直列接続してあったインダクタＬ１を省略し
てある。この構成は第１の実施の形態に対する第３の実
施の形態の変更点と同様の変更であって、インダクタＬ
１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１や
帰還トランスＤＴ１のインダクタンスを用いている。本
実施形態の構成を採用することによって、インダクタＬ
１を削減することができ、第１４の実施の形態よりも部
品点数を低減することができる。他の構成および動作は
第１４の実施の形態と同様である。
１６に示すように、図１５に示した第１４の実施の形態
に対してダイオードＤ１のカソードの接続位置を変更し
たものである。すなわち、ダイオードＤ１のカソード
を、第１４の実施の形態では負荷回路Ｚと帰還トランス
ＤＴ１の１次巻線との接続点に接続していたのに対し
て、本実施形態ではコンデンサＣ１と負荷回路Ｚとの接
続点に接続してある。また、本実施形態では平滑コンデ
ンサＣ０に直列接続してあったインダクタＬ１を省略し
てある。この構成は第１の実施の形態に対する第３の実
施の形態の変更点と同様の変更であって、インダクタＬ
１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１や
帰還トランスＤＴ１のインダクタンスを用いている。本
実施形態の構成を採用することによって、インダクタＬ
１を削減することができ、第１４の実施の形態よりも部
品点数を低減することができる。他の構成および動作は
第１４の実施の形態と同様である。
【００９２】（第１６の実施の形態）上述した各実施形
態では、エミレス検出回路ＥＬの動作時にインバータ回
路ＩＮＶの発振を一旦停止させた後に再起動させること
によってインバータ回路ＩＮＶが間欠発振動作となるよ
うに制御していたが、本実施形態はエミレス検出回路Ｅ
Ｌの動作時にインバータ回路ＩＮＶの発振を停止させる
のではなく、インバータ回路ＩＮＶの出力を低下させる
ようにしたものである。したがって、エミレス検出回路
ＥＬの動作時にインバータ回路ＩＮＶは通常出力と低出
力とを交互に繰り返すことになる。
態では、エミレス検出回路ＥＬの動作時にインバータ回
路ＩＮＶの発振を一旦停止させた後に再起動させること
によってインバータ回路ＩＮＶが間欠発振動作となるよ
うに制御していたが、本実施形態はエミレス検出回路Ｅ
Ｌの動作時にインバータ回路ＩＮＶの発振を停止させる
のではなく、インバータ回路ＩＮＶの出力を低下させる
ようにしたものである。したがって、エミレス検出回路
ＥＬの動作時にインバータ回路ＩＮＶは通常出力と低出
力とを交互に繰り返すことになる。
【００９３】具体的には、本実施形態は、図１７に示す
ように、図２５に示した従来構成において、予熱回路Ｐ
ＨのコンデンサＣｔ１に、ｐｎｐ形のトランジスタＱ１
０のコレクタ・エミッタと抵抗Ｒ１６との直列回路を並
列接続し、トランジスタＱ１０のベースに抵抗Ｒ９の一
端を接続し、さらにダイオードＤ７を削除した構成とし
てある。つまり、図２５に示した従来構成では抵抗Ｒ９
の一端をコンデンサＣｔ１の一端に直截に接続していた
のに対して、本実施形態では抵抗Ｒ９の一端をトランジ
スタＱ１０のベース・エミッタと抵抗Ｒ１６とを介して
コンデンサＣｔ１の一端に接続しているのである。
ように、図２５に示した従来構成において、予熱回路Ｐ
ＨのコンデンサＣｔ１に、ｐｎｐ形のトランジスタＱ１
０のコレクタ・エミッタと抵抗Ｒ１６との直列回路を並
列接続し、トランジスタＱ１０のベースに抵抗Ｒ９の一
端を接続し、さらにダイオードＤ７を削除した構成とし
てある。つまり、図２５に示した従来構成では抵抗Ｒ９
の一端をコンデンサＣｔ１の一端に直截に接続していた
のに対して、本実施形態では抵抗Ｒ９の一端をトランジ
スタＱ１０のベース・エミッタと抵抗Ｒ１６とを介して
コンデンサＣｔ１の一端に接続しているのである。
【００９４】この構成によれば、ダイオードＤ７を設け
ていないからエミレス検出回路ＥＬの動作時に予熱回路
ＰＨのトランジスタＱ６がオンになることはなく、イン
バータ回路ＩＮＶは停止することがない。また、エミレ
ス検出回路ＥＬが動作することによってトランジスタＱ
１０がオンになったときに、コンデンサＣｔ１の両端電
圧は抵抗Ｒ１６を含む分圧回路（抵抗Ｒ１６のほか抵抗
Ｒ７〜Ｒ９を含む）で決まる電圧に低下し、コンデンサ
Ｃｔ１の両端電圧は０Ｖにはならない。つまり、エミレ
ス検出回路ＥＬの動作時にはスイッチング素子Ｑ２のオ
ン期間は、通常動作時よりは短くなるが電源投入直後よ
りは長くなる。このように、エミレス検出回路ＥＬの動
作時には、インバータ回路ＩＮＶは通常動作時よりも出
力を低下させて動作を継続することになる。また、エミ
レス検出回路ＥＬのコンデンサＣ５が放電してトランジ
スタＱ３，Ｑ４がオフになると、トランジスタＱ１０も
オフになり、コンデンサＣｔ１の両端電圧が上昇して通
常動作に移行する。
ていないからエミレス検出回路ＥＬの動作時に予熱回路
ＰＨのトランジスタＱ６がオンになることはなく、イン
バータ回路ＩＮＶは停止することがない。また、エミレ
ス検出回路ＥＬが動作することによってトランジスタＱ
１０がオンになったときに、コンデンサＣｔ１の両端電
圧は抵抗Ｒ１６を含む分圧回路（抵抗Ｒ１６のほか抵抗
Ｒ７〜Ｒ９を含む）で決まる電圧に低下し、コンデンサ
Ｃｔ１の両端電圧は０Ｖにはならない。つまり、エミレ
ス検出回路ＥＬの動作時にはスイッチング素子Ｑ２のオ
ン期間は、通常動作時よりは短くなるが電源投入直後よ
りは長くなる。このように、エミレス検出回路ＥＬの動
作時には、インバータ回路ＩＮＶは通常動作時よりも出
力を低下させて動作を継続することになる。また、エミ
レス検出回路ＥＬのコンデンサＣ５が放電してトランジ
スタＱ３，Ｑ４がオフになると、トランジスタＱ１０も
オフになり、コンデンサＣｔ１の両端電圧が上昇して通
常動作に移行する。
【００９５】本実施形態の動作は図１８のようになる。
図１８（ａ）はコンデンサＣ５の両端電圧を示してお
り、時刻ｔ０においてエミレス状態になり検出巻線ｎ３
からコンデンサＣ５への充電電流が流れることで、コン
デンサＣ５の両端電圧が上昇してツェナダイオードＺＤ
１のブレークオーバ電圧ＶＺＤ１に達している。このと
きトランジスタＱ３，Ｑ４がオンになって、図１８
（ｃ）のように、インバータ回路ＩＮＶは発振を継続す
るものの通常動作時よりも低出力になる。こうしてコン
デンサＣ５の両端電圧が徐々に低下する。ここで、トラ
ンジスタＱ３，Ｑ４がオンになることによって予熱回路
ＰＨのコンデンサＣｔ１の両端電圧は図１８（ｂ）のよ
うに抵抗Ｒ１６を含む分圧回路で決まる電圧まで低下す
る。
図１８（ａ）はコンデンサＣ５の両端電圧を示してお
り、時刻ｔ０においてエミレス状態になり検出巻線ｎ３
からコンデンサＣ５への充電電流が流れることで、コン
デンサＣ５の両端電圧が上昇してツェナダイオードＺＤ
１のブレークオーバ電圧ＶＺＤ１に達している。このと
きトランジスタＱ３，Ｑ４がオンになって、図１８
（ｃ）のように、インバータ回路ＩＮＶは発振を継続す
るものの通常動作時よりも低出力になる。こうしてコン
デンサＣ５の両端電圧が徐々に低下する。ここで、トラ
ンジスタＱ３，Ｑ４がオンになることによって予熱回路
ＰＨのコンデンサＣｔ１の両端電圧は図１８（ｂ）のよ
うに抵抗Ｒ１６を含む分圧回路で決まる電圧まで低下す
る。
【００９６】図１８（ａ）に示すように時刻ｔ１におい
てコンデンサＣ５の両端電圧が低下してトランジスタＱ
３，Ｑ４のオン状態を維持できなくなると、図１８
（ｃ）のようにインバータ回路ＩＮＶの出力が再び増大
する。この時点において図１８（ｂ）のようにコンデン
サＣｔ１の両端電圧は０Ｖではないからスイッチング素
子Ｑ２のオフ期間は比較的短く、図１８（ｃ）のように
インバータ回路ＩＮＶの出力は比較的大きい状態から増
加することになる。エミレス状態が継続していれば、図
１８（ａ）のようにコンデンサＣ５の両端電圧が再び上
昇するから、インバータ回路ＩＮＶは再び低出力にな
る。このように、インバータ回路ＩＮＶは通常動作と低
出力動作とを交互に繰り返し、負荷回路Ｚへの供給電力
を変化させることになる。つまり、負荷回路Ｚに含まれ
る放電灯ＦＬの明るさを変化させることによりエミレス
を報知できるようになっている。
てコンデンサＣ５の両端電圧が低下してトランジスタＱ
３，Ｑ４のオン状態を維持できなくなると、図１８
（ｃ）のようにインバータ回路ＩＮＶの出力が再び増大
する。この時点において図１８（ｂ）のようにコンデン
サＣｔ１の両端電圧は０Ｖではないからスイッチング素
子Ｑ２のオフ期間は比較的短く、図１８（ｃ）のように
インバータ回路ＩＮＶの出力は比較的大きい状態から増
加することになる。エミレス状態が継続していれば、図
１８（ａ）のようにコンデンサＣ５の両端電圧が再び上
昇するから、インバータ回路ＩＮＶは再び低出力にな
る。このように、インバータ回路ＩＮＶは通常動作と低
出力動作とを交互に繰り返し、負荷回路Ｚへの供給電力
を変化させることになる。つまり、負荷回路Ｚに含まれ
る放電灯ＦＬの明るさを変化させることによりエミレス
を報知できるようになっている。
【００９７】本実施形態の動作を示す図１６と従来構成
の動作を示す図２３とを比較すればわかるように、本実
施形態ではエミレス検出回路ＥＬが動作する時刻ｔ０に
おいてインバータ回路ＩＮＶの発振は停止することがな
く、またコンデンサＣ５が放電された時刻ｔ１におい
て、コンデンサＣｔ１には電荷が残されており、帰還ト
ランスＤＴ１に十分に大きい電流を流すことが可能にな
っている。その結果、従来構成に比較して再起動の問題
が生じることがなく、またエミレス状態においては出力
を低減させることで回路ストレスを低減することが可能
になっている。
の動作を示す図２３とを比較すればわかるように、本実
施形態ではエミレス検出回路ＥＬが動作する時刻ｔ０に
おいてインバータ回路ＩＮＶの発振は停止することがな
く、またコンデンサＣ５が放電された時刻ｔ１におい
て、コンデンサＣｔ１には電荷が残されており、帰還ト
ランスＤＴ１に十分に大きい電流を流すことが可能にな
っている。その結果、従来構成に比較して再起動の問題
が生じることがなく、またエミレス状態においては出力
を低減させることで回路ストレスを低減することが可能
になっている。
【００９８】（第１７の実施の形態）本実施形態は、図
１９に示すように、図１７に示した第１６の実施の形態
の構成に対して、整流器ＤＢの交流入力端にインダクタ
Ｌｆを接続するとともに整流器ＤＢの直流出力端間にコ
ンデンサＣｆを接続し、整流器ＤＢの一方（正極）の直
流出力端とダイオードＤ２との間にダイオードＤ１１を
挿入し、さらにダイオードＤ１１とコンデンサＣ１との
接続点にアノードを接続しスイッチング素子Ｑ１と平滑
コンデンサＣ１との接続点にカソードを接続したダイオ
ードＤ２を付加し、加えてダイオードＤ２にコンデンサ
Ｃ６を並列接続した構成を有している。コンデンサＣｆ
とインダクタＬｆとはフィルタ回路を構成し、このフィ
ルタ回路によって交流電源Ｖｉｎから整流器ＤＢへの入
力電流から高周波成分を除去する。言い換えると、フィ
ルタ回路によってインバータ回路ＩＮＶから交流電源Ｖ
ｉｎへの高周波電流の漏洩を防止する。また、ダイオー
ドＤ１１はフィルタ回路用のコンデンサＣｆがインバー
タ回路ＩＮＶの共振動作に影響しないように分離させる
ために設けてある。本実施形態の構成と第１６の実施の
形態との関係は、図５に示した第４の実施の形態と図６
に示した第５の実施の形態との関係と同様である。ま
た、ダイオードＤ２とコンデンサＣ６とによる動作は、
図２４に示した従来構成と同様である。
１９に示すように、図１７に示した第１６の実施の形態
の構成に対して、整流器ＤＢの交流入力端にインダクタ
Ｌｆを接続するとともに整流器ＤＢの直流出力端間にコ
ンデンサＣｆを接続し、整流器ＤＢの一方（正極）の直
流出力端とダイオードＤ２との間にダイオードＤ１１を
挿入し、さらにダイオードＤ１１とコンデンサＣ１との
接続点にアノードを接続しスイッチング素子Ｑ１と平滑
コンデンサＣ１との接続点にカソードを接続したダイオ
ードＤ２を付加し、加えてダイオードＤ２にコンデンサ
Ｃ６を並列接続した構成を有している。コンデンサＣｆ
とインダクタＬｆとはフィルタ回路を構成し、このフィ
ルタ回路によって交流電源Ｖｉｎから整流器ＤＢへの入
力電流から高周波成分を除去する。言い換えると、フィ
ルタ回路によってインバータ回路ＩＮＶから交流電源Ｖ
ｉｎへの高周波電流の漏洩を防止する。また、ダイオー
ドＤ１１はフィルタ回路用のコンデンサＣｆがインバー
タ回路ＩＮＶの共振動作に影響しないように分離させる
ために設けてある。本実施形態の構成と第１６の実施の
形態との関係は、図５に示した第４の実施の形態と図６
に示した第５の実施の形態との関係と同様である。ま
た、ダイオードＤ２とコンデンサＣ６とによる動作は、
図２４に示した従来構成と同様である。
【００９９】本実施形態においても第１６の実施の形態
と同様に、エミレス検出回路ＥＬが動作したときにイン
バータ回路ＩＮＶは発振を継続するが低出力になる。ま
た、その後にコンデンサＣ５が放電してインバータ回路
ＩＮＶの出力が再び増大する際に、コンデンサＣｔ１の
両端電圧が０Ｖにならないように抵抗Ｒ１６およびトラ
ンジスタＱ１０を設けてある。他の構成および動作は第
１３の実施の形態と同様である。
と同様に、エミレス検出回路ＥＬが動作したときにイン
バータ回路ＩＮＶは発振を継続するが低出力になる。ま
た、その後にコンデンサＣ５が放電してインバータ回路
ＩＮＶの出力が再び増大する際に、コンデンサＣｔ１の
両端電圧が０Ｖにならないように抵抗Ｒ１６およびトラ
ンジスタＱ１０を設けてある。他の構成および動作は第
１３の実施の形態と同様である。
【０１００】（第１８の実施の形態）本実施形態は、図
２０に示すように、図１９に示した第１７の実施の形態
に対してダイオードＤ１のカソードの接続位置を変更し
たものである。すなわち、ダイオードＤ１のカソード
を、第１７の実施の形態では負荷回路Ｚと帰還トランス
ＤＴ１の１次巻線との接続点に接続していたのに対し
て、本実施形態ではコンデンサＣ１と負荷回路Ｚとの接
続点に接続してある。また、本実施形態では平滑コンデ
ンサＣ０に直列接続してあったインダクタＬ１を省略し
てある。この構成は第１の実施の形態に対する第３の実
施の形態の変更点と同様の変更であって、インダクタＬ
１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１や
帰還トランスＤＴ１のインダクタンスを用いている。本
実施形態の構成を採用することによって、インダクタＬ
１を削減することができ、第１７の実施の形態よりも部
品点数を低減することができる。他の構成および動作は
第１７の実施の形態と同様である。
２０に示すように、図１９に示した第１７の実施の形態
に対してダイオードＤ１のカソードの接続位置を変更し
たものである。すなわち、ダイオードＤ１のカソード
を、第１７の実施の形態では負荷回路Ｚと帰還トランス
ＤＴ１の１次巻線との接続点に接続していたのに対し
て、本実施形態ではコンデンサＣ１と負荷回路Ｚとの接
続点に接続してある。また、本実施形態では平滑コンデ
ンサＣ０に直列接続してあったインダクタＬ１を省略し
てある。この構成は第１の実施の形態に対する第３の実
施の形態の変更点と同様の変更であって、インダクタＬ
１に代えて、負荷回路Ｚに設けた出力トランスＬＴ１や
帰還トランスＤＴ１のインダクタンスを用いている。本
実施形態の構成を採用することによって、インダクタＬ
１を削減することができ、第１７の実施の形態よりも部
品点数を低減することができる。他の構成および動作は
第１７の実施の形態と同様である。
【０１０１】なお、上述した各実施形態において、負荷
回路Ｚの構成は従来構成として示したもののほか、共振
回路を含む負荷回路であればどのような構成でも採用す
ることができ、また負荷回路Ｚに放電灯ＦＬを含む回路
構成において放電灯ＦＬの灯数は１灯に限定されるもの
ではない。
回路Ｚの構成は従来構成として示したもののほか、共振
回路を含む負荷回路であればどのような構成でも採用す
ることができ、また負荷回路Ｚに放電灯ＦＬを含む回路
構成において放電灯ＦＬの灯数は１灯に限定されるもの
ではない。
【０１０２】
【発明の効果】請求項１の発明は、交流電源を整流する
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の動作を一旦停止させる
ように他制回路を制御した後に通常動作時の出力電力に
復帰させるように他制回路を制御する異常検出回路とを
備え、インバータ回路が、整流器の出力端間に接続され
交互にオンオフされる２個のスイッチング素子の直列回
路と、出力電力の一部を帰還することによりスイッチン
グ素子を交互にオンオフさせる帰還トランスと、負荷回
路と帰還トランスの１次巻線との直列回路が整流器の直
流出力端の一方と両スイッチング素子の接続点との間に
接続された直流カット用のコンデンサと、一方のスイッ
チング素子とインダクタンス素子と帰還トランスの１次
巻線との直列回路が整流器の出力端間に接続され整流器
の出力電圧を部分平滑する平滑コンデンサとを備え、イ
ンバータ回路の停止時に平滑コンデンサの電荷を放電さ
せる放電用インピーダンス素子が付加されて成るもので
あり、異常検出回路の動作によるインバータ回路の停止
時に平滑コンデンサを放電させるから、再起動時には帰
還トランスの１次巻線に平滑コンデンサを通して十分に
大きい電流を流し、インバータ回路の起動性を高めるこ
とができる。その結果、間欠動作時における再起動が容
易になる。
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の動作を一旦停止させる
ように他制回路を制御した後に通常動作時の出力電力に
復帰させるように他制回路を制御する異常検出回路とを
備え、インバータ回路が、整流器の出力端間に接続され
交互にオンオフされる２個のスイッチング素子の直列回
路と、出力電力の一部を帰還することによりスイッチン
グ素子を交互にオンオフさせる帰還トランスと、負荷回
路と帰還トランスの１次巻線との直列回路が整流器の直
流出力端の一方と両スイッチング素子の接続点との間に
接続された直流カット用のコンデンサと、一方のスイッ
チング素子とインダクタンス素子と帰還トランスの１次
巻線との直列回路が整流器の出力端間に接続され整流器
の出力電圧を部分平滑する平滑コンデンサとを備え、イ
ンバータ回路の停止時に平滑コンデンサの電荷を放電さ
せる放電用インピーダンス素子が付加されて成るもので
あり、異常検出回路の動作によるインバータ回路の停止
時に平滑コンデンサを放電させるから、再起動時には帰
還トランスの１次巻線に平滑コンデンサを通して十分に
大きい電流を流し、インバータ回路の起動性を高めるこ
とができる。その結果、間欠動作時における再起動が容
易になる。
【０１０３】請求項２の発明は、交流電源を整流する整
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続されるととも
にインダクタンス素子と帰還トランスの１次巻線との直
列回路が他方のスイッチング素子の両端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサと、負荷
回路と帰還トランスの１次巻線と直流カット用のコンデ
ンサとの直列回路における整流器側の一端と両スイッチ
ング素子の直列回路との間に整流器から平滑コンデンサ
への充電電流を流す極性で挿入されたダイオードと、ダ
イオードに並列接続された力率改善用のインピーダンス
素子とを備え、インバータ回路の停止時に平滑コンデン
サの電荷を放電させる放電用インピーダンス素子が付加
されて成るものであり、異常検出回路の動作によるイン
バータ回路の停止時に平滑コンデンサを放電させること
から、再起動時には帰還トランスの１次巻線に平滑コン
デンサを通して十分に大きい電流を流し、インバータ回
路の起動性を高めることができる。その結果、間欠動作
時における再起動が容易になる。しかも、力率改善用の
インピーダンス素子を設けているから、交流電源から整
流器への入力電流の休止期間が少なくなり比較的簡単な
構成の高周波阻止用のフィルタ回路を用いるだけで高周
波歪を低減することができ、また入力電流が交流電源か
らの入力電圧の絶対値にほぼ比例することによって高力
率を得ることができる。
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続されるととも
にインダクタンス素子と帰還トランスの１次巻線との直
列回路が他方のスイッチング素子の両端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサと、負荷
回路と帰還トランスの１次巻線と直流カット用のコンデ
ンサとの直列回路における整流器側の一端と両スイッチ
ング素子の直列回路との間に整流器から平滑コンデンサ
への充電電流を流す極性で挿入されたダイオードと、ダ
イオードに並列接続された力率改善用のインピーダンス
素子とを備え、インバータ回路の停止時に平滑コンデン
サの電荷を放電させる放電用インピーダンス素子が付加
されて成るものであり、異常検出回路の動作によるイン
バータ回路の停止時に平滑コンデンサを放電させること
から、再起動時には帰還トランスの１次巻線に平滑コン
デンサを通して十分に大きい電流を流し、インバータ回
路の起動性を高めることができる。その結果、間欠動作
時における再起動が容易になる。しかも、力率改善用の
インピーダンス素子を設けているから、交流電源から整
流器への入力電流の休止期間が少なくなり比較的簡単な
構成の高周波阻止用のフィルタ回路を用いるだけで高周
波歪を低減することができ、また入力電流が交流電源か
らの入力電圧の絶対値にほぼ比例することによって高力
率を得ることができる。
【０１０４】請求項３の発明は、請求項１または請求項
２の発明において、前記インダクタンス素子がインダク
タであるから、インダクタンス素子を目的仕様に応じて
設計するのが容易になり、請求項４の発明は、請求項１
または請求項２の発明において、前記インダクタンス素
子が前記負荷回路に含まれるインダクタンス成分である
から、部品点数の低減につながる。
２の発明において、前記インダクタンス素子がインダク
タであるから、インダクタンス素子を目的仕様に応じて
設計するのが容易になり、請求項４の発明は、請求項１
または請求項２の発明において、前記インダクタンス素
子が前記負荷回路に含まれるインダクタンス成分である
から、部品点数の低減につながる。
【０１０５】請求項５の発明は、交流電源を整流する整
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続され整流器の
出力電圧を部分平滑する平滑コンデンサと、前記一方の
スイッチング素子に並列接続された直流インピーダンス
素子とを備え、直流インピーダンスとともに分圧回路を
形成してインバータ回路の停止時に直流カット用のコン
デンサの両端電圧の上昇を抑制する分圧用インピーダン
ス素子が付加されて成るものであり、異常検出回路の動
作によるインバータ回路の停止時に直流カット用のコン
デンサの両端電圧の上昇を抑制しているから、再起動時
には帰還トランスの１次巻線に直流カット用のコンデン
サを通して十分に大きい電流を流し、インバータ回路の
起動性を高めることができる。その結果、間欠動作時に
おける再起動が容易になる。
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続され整流器の
出力電圧を部分平滑する平滑コンデンサと、前記一方の
スイッチング素子に並列接続された直流インピーダンス
素子とを備え、直流インピーダンスとともに分圧回路を
形成してインバータ回路の停止時に直流カット用のコン
デンサの両端電圧の上昇を抑制する分圧用インピーダン
ス素子が付加されて成るものであり、異常検出回路の動
作によるインバータ回路の停止時に直流カット用のコン
デンサの両端電圧の上昇を抑制しているから、再起動時
には帰還トランスの１次巻線に直流カット用のコンデン
サを通して十分に大きい電流を流し、インバータ回路の
起動性を高めることができる。その結果、間欠動作時に
おける再起動が容易になる。
【０１０６】請求項６の発明は、交流電源を整流する整
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続されるととも
にインダクタンス素子と帰還トランスの１次巻線との直
列回路が他方のスイッチング素子の両端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサと、負荷
回路と帰還トランスの１次巻線と直流カット用のコンデ
ンサとの直列回路における整流器側の一端と両スイッチ
ング素子の直列回路との間に整流器から平滑コンデンサ
への充電電流を流す極性で挿入されたダイオードと、ダ
イオードに並列接続された力率改善用のインピーダンス
素子と、前記一方のスイッチング素子に並列接続された
直流インピーダンス素子とを備え、直流インピーダンス
とともに分圧回路を形成してインバータ回路の停止時に
直流カット用のコンデンサの両端電圧の上昇を抑制する
分圧用インピーダンス素子が付加されて成るものであ
り、異常検出回路の動作によるインバータ回路の停止時
に直流カット用のコンデンサの両端電圧の上昇を抑制し
ているから、再起動時には帰還トランスの１次巻線に直
流カット用のコンデンサを通して十分に大きい電流を流
し、インバータ回路の起動性を高めることができる。そ
の結果、間欠動作時における再起動が容易になる。しか
も、力率改善用のインピーダンス素子を設けているか
ら、交流電源から整流器への入力電流の休止期間が少な
くなり比較的簡単な構成の高周波阻止用のフィルタ回路
を用いるだけで高周波歪を低減することができ、また入
力電流が交流電源からの入力電圧の絶対値にほぼ比例す
ることによって高力率を得ることができる。
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続されるととも
にインダクタンス素子と帰還トランスの１次巻線との直
列回路が他方のスイッチング素子の両端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサと、負荷
回路と帰還トランスの１次巻線と直流カット用のコンデ
ンサとの直列回路における整流器側の一端と両スイッチ
ング素子の直列回路との間に整流器から平滑コンデンサ
への充電電流を流す極性で挿入されたダイオードと、ダ
イオードに並列接続された力率改善用のインピーダンス
素子と、前記一方のスイッチング素子に並列接続された
直流インピーダンス素子とを備え、直流インピーダンス
とともに分圧回路を形成してインバータ回路の停止時に
直流カット用のコンデンサの両端電圧の上昇を抑制する
分圧用インピーダンス素子が付加されて成るものであ
り、異常検出回路の動作によるインバータ回路の停止時
に直流カット用のコンデンサの両端電圧の上昇を抑制し
ているから、再起動時には帰還トランスの１次巻線に直
流カット用のコンデンサを通して十分に大きい電流を流
し、インバータ回路の起動性を高めることができる。そ
の結果、間欠動作時における再起動が容易になる。しか
も、力率改善用のインピーダンス素子を設けているか
ら、交流電源から整流器への入力電流の休止期間が少な
くなり比較的簡単な構成の高周波阻止用のフィルタ回路
を用いるだけで高周波歪を低減することができ、また入
力電流が交流電源からの入力電圧の絶対値にほぼ比例す
ることによって高力率を得ることができる。
【０１０７】請求項７の発明は、請求項５または請求項
６の発明において、前記インダクタンス素子がインダク
タであるから、インダクタンス素子を目的仕様に応じて
設計するのが容易になり、請求項８の発明は、請求項５
または請求項６の発明において、前記インダクタンス素
子が前記負荷回路に含まれるインダクタンス成分である
から、部品点数の低減につながる。
６の発明において、前記インダクタンス素子がインダク
タであるから、インダクタンス素子を目的仕様に応じて
設計するのが容易になり、請求項８の発明は、請求項５
または請求項６の発明において、前記インダクタンス素
子が前記負荷回路に含まれるインダクタンス成分である
から、部品点数の低減につながる。
【０１０８】請求項９の発明は、交流電源を整流する整
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続され整流器の
出力電圧を部分平滑する平滑コンデンサとを備え、他制
回路が、スイッチング素子のオン時間を通常動作時より
も短縮する機能を有するとともに、両端電圧が高いほど
スイッチング素子のオン時間を長くする関係に接続され
ている他制用コンデンサを備え、異常検出回路がインバ
ータ回路の出力電力を復帰させる時点での他制用コンデ
ンサの両端電圧を電源投入直後よりも高く設定するもの
であり、異常検出回路の動作によってインバータ回路の
動作が停止した後の再起動時にはインバータ回路を比較
的高出力の状態で再起動することになり、帰還トランス
の１次巻線に十分に大きい電流を流し、インバータ回路
の起動性を高めることができる。その結果、間欠動作時
における再起動が容易になる。
流器と、整流器の出力端に接続され負荷回路に出力電力
を供給するインバータ回路と、インバータ回路の出力電
力を制限する機能を有した他制回路と、負荷回路の異常
を検出するとインバータ回路の動作を一旦停止させるよ
うに他制回路を制御した後に通常動作時の出力電力に復
帰させるように他制回路を制御する異常検出回路とを備
え、インバータ回路が、整流器の出力端間に接続され交
互にオンオフされる２個のスイッチング素子の直列回路
と、出力電力の一部を帰還することによりスイッチング
素子を交互にオンオフさせる帰還トランスと、負荷回路
と帰還トランスの１次巻線との直列回路が整流器の直流
出力端の一方と両スイッチング素子の接続点との間に接
続された直流カット用のコンデンサと、一方のスイッチ
ング素子とインダクタンス素子と帰還トランスの１次巻
線との直列回路が整流器の出力端間に接続され整流器の
出力電圧を部分平滑する平滑コンデンサとを備え、他制
回路が、スイッチング素子のオン時間を通常動作時より
も短縮する機能を有するとともに、両端電圧が高いほど
スイッチング素子のオン時間を長くする関係に接続され
ている他制用コンデンサを備え、異常検出回路がインバ
ータ回路の出力電力を復帰させる時点での他制用コンデ
ンサの両端電圧を電源投入直後よりも高く設定するもの
であり、異常検出回路の動作によってインバータ回路の
動作が停止した後の再起動時にはインバータ回路を比較
的高出力の状態で再起動することになり、帰還トランス
の１次巻線に十分に大きい電流を流し、インバータ回路
の起動性を高めることができる。その結果、間欠動作時
における再起動が容易になる。
【０１０９】請求項１０の発明は、交流電源を整流する
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の動作を一旦停止させる
ように他制回路を制御した後に通常動作時の出力電力に
復帰させるように他制回路を制御する異常検出回路とを
備え、インバータ回路が、整流器の出力端間に接続され
交互にオンオフされる２個のスイッチング素子の直列回
路と、出力電力の一部を帰還することによりスイッチン
グ素子を交互にオンオフさせる帰還トランスと、負荷回
路と帰還トランスの１次巻線との直列回路が整流器の直
流出力端の一方と両スイッチング素子の接続点との間に
接続された直流カット用のコンデンサと、一方のスイッ
チング素子とインダクタンス素子と帰還トランスの１次
巻線との直列回路が整流器の出力端間に接続されるとと
もにインダクタンス素子と帰還トランスの１次巻線との
直列回路が他方のスイッチング素子の両端間に接続され
整流器の出力電圧を部分平滑する平滑コンデンサと、負
荷回路と帰還トランスの１次巻線と直流カット用のコン
デンサとの直列回路における整流器側の一端と両スイッ
チング素子の直列回路との間に整流器から平滑コンデン
サへの充電電流を流す極性で挿入されたダイオードと、
ダイオードに並列接続された力率改善用のインピーダン
ス素子とを備え、他制回路が、スイッチング素子のオン
時間を通常動作時よりも短縮する機能を有するととも
に、両端電圧が高いほどスイッチング素子のオン時間を
長くする関係に接続されている他制用コンデンサを備
え、異常検出回路がインバータ回路の出力電力を復帰さ
せる時点での他制用コンデンサの両端電圧を電源投入直
後よりも高く設定するものであり、異常検出回路の動作
によってインバータ回路の動作が停止した後の再起動時
にはインバータ回路を比較的高出力の状態で再起動する
ことになり、帰還トランスの１次巻線に十分に大きい電
流を流し、インバータ回路の起動性を高めることができ
る。その結果、間欠動作時における再起動が容易にな
る。しかも、力率改善用のインピーダンス素子を設けて
いるから、交流電源から整流器への入力電流の休止期間
が少なくなり比較的簡単な構成の高周波阻止用のフィル
タ回路を用いるだけで高周波歪を低減することができ、
また入力電流が交流電源からの入力電圧の絶対値にほぼ
比例することによって高力率を得ることができる。
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の動作を一旦停止させる
ように他制回路を制御した後に通常動作時の出力電力に
復帰させるように他制回路を制御する異常検出回路とを
備え、インバータ回路が、整流器の出力端間に接続され
交互にオンオフされる２個のスイッチング素子の直列回
路と、出力電力の一部を帰還することによりスイッチン
グ素子を交互にオンオフさせる帰還トランスと、負荷回
路と帰還トランスの１次巻線との直列回路が整流器の直
流出力端の一方と両スイッチング素子の接続点との間に
接続された直流カット用のコンデンサと、一方のスイッ
チング素子とインダクタンス素子と帰還トランスの１次
巻線との直列回路が整流器の出力端間に接続されるとと
もにインダクタンス素子と帰還トランスの１次巻線との
直列回路が他方のスイッチング素子の両端間に接続され
整流器の出力電圧を部分平滑する平滑コンデンサと、負
荷回路と帰還トランスの１次巻線と直流カット用のコン
デンサとの直列回路における整流器側の一端と両スイッ
チング素子の直列回路との間に整流器から平滑コンデン
サへの充電電流を流す極性で挿入されたダイオードと、
ダイオードに並列接続された力率改善用のインピーダン
ス素子とを備え、他制回路が、スイッチング素子のオン
時間を通常動作時よりも短縮する機能を有するととも
に、両端電圧が高いほどスイッチング素子のオン時間を
長くする関係に接続されている他制用コンデンサを備
え、異常検出回路がインバータ回路の出力電力を復帰さ
せる時点での他制用コンデンサの両端電圧を電源投入直
後よりも高く設定するものであり、異常検出回路の動作
によってインバータ回路の動作が停止した後の再起動時
にはインバータ回路を比較的高出力の状態で再起動する
ことになり、帰還トランスの１次巻線に十分に大きい電
流を流し、インバータ回路の起動性を高めることができ
る。その結果、間欠動作時における再起動が容易にな
る。しかも、力率改善用のインピーダンス素子を設けて
いるから、交流電源から整流器への入力電流の休止期間
が少なくなり比較的簡単な構成の高周波阻止用のフィル
タ回路を用いるだけで高周波歪を低減することができ、
また入力電流が交流電源からの入力電圧の絶対値にほぼ
比例することによって高力率を得ることができる。
【０１１０】請求項１１の発明は、請求項９または請求
項１０の発明において、前記インダクタンス素子がイン
ダクタであるから、インダクタンス素子を目的仕様に応
じて設計するのが容易になり、請求項１２の発明は、請
求項９または請求項１０の発明において、前記インダク
タンス素子が前記負荷回路に含まれるインダクタンス成
分であるから、部品点数の低減につながる。
項１０の発明において、前記インダクタンス素子がイン
ダクタであるから、インダクタンス素子を目的仕様に応
じて設計するのが容易になり、請求項１２の発明は、請
求項９または請求項１０の発明において、前記インダク
タンス素子が前記負荷回路に含まれるインダクタンス成
分であるから、部品点数の低減につながる。
【０１１１】請求項１３の発明は、交流電源を整流する
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の出力電力を一旦低減さ
せるように他制回路を制御した後に通常動作時の出力電
力に復帰させるように他制回路を制御する異常検出回路
とを備え、インバータ回路が、整流器の出力端間に接続
され交互にオンオフされる２個のスイッチング素子の直
列回路と、出力電力の一部を帰還することによりスイッ
チング素子を交互にオンオフさせる帰還トランスと、負
荷回路と帰還トランスの１次巻線との直列回路が整流器
の直流出力端の一方と両スイッチング素子の接続点との
間に接続された直流カット用のコンデンサと、一方のス
イッチング素子とインダクタンス素子と帰還トランスの
１次巻線との直列回路が整流器の出力端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサとを備
え、他制回路が、スイッチング素子のオン時間を通常動
作時よりも短縮する機能を有するとともに、両端電圧が
高いほどスイッチング素子のオン時間を長くする関係に
接続されている他制用コンデンサを備え、異常検出回路
がインバータ回路の出力電力を復帰させる時点での他制
用コンデンサの両端電圧を電源投入直後よりも高く設定
するものであり、異常検出回路が動作してもインバータ
回路は出力を低下させるだけであって動作を停止させる
ことがなく、インバータ回路の回路ストレスを少なくす
ることができる。しかも、インバータ回路を通常動作に
復帰する際にはインバータ回路を比較的高出力の状態で
再起動することになり、帰還トランスの１次巻線に十分
に大きい電流を流し、インバータ回路の起動性を高める
ことができる。その結果、間欠動作時における再起動が
容易になる。
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の出力電力を一旦低減さ
せるように他制回路を制御した後に通常動作時の出力電
力に復帰させるように他制回路を制御する異常検出回路
とを備え、インバータ回路が、整流器の出力端間に接続
され交互にオンオフされる２個のスイッチング素子の直
列回路と、出力電力の一部を帰還することによりスイッ
チング素子を交互にオンオフさせる帰還トランスと、負
荷回路と帰還トランスの１次巻線との直列回路が整流器
の直流出力端の一方と両スイッチング素子の接続点との
間に接続された直流カット用のコンデンサと、一方のス
イッチング素子とインダクタンス素子と帰還トランスの
１次巻線との直列回路が整流器の出力端間に接続され整
流器の出力電圧を部分平滑する平滑コンデンサとを備
え、他制回路が、スイッチング素子のオン時間を通常動
作時よりも短縮する機能を有するとともに、両端電圧が
高いほどスイッチング素子のオン時間を長くする関係に
接続されている他制用コンデンサを備え、異常検出回路
がインバータ回路の出力電力を復帰させる時点での他制
用コンデンサの両端電圧を電源投入直後よりも高く設定
するものであり、異常検出回路が動作してもインバータ
回路は出力を低下させるだけであって動作を停止させる
ことがなく、インバータ回路の回路ストレスを少なくす
ることができる。しかも、インバータ回路を通常動作に
復帰する際にはインバータ回路を比較的高出力の状態で
再起動することになり、帰還トランスの１次巻線に十分
に大きい電流を流し、インバータ回路の起動性を高める
ことができる。その結果、間欠動作時における再起動が
容易になる。
【０１１２】請求項１４の発明は、交流電源を整流する
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の出力電力を一旦低減さ
せるように他制回路を制御した後に通常動作時の出力電
に復帰させるように他制回路を制御する異常検出回路と
を備え、インバータ回路が、整流器の出力端間に接続さ
れ交互にオンオフされる２個のスイッチング素子の直列
回路と、出力電力の一部を帰還することによりスイッチ
ング素子を交互にオンオフさせる帰還トランスと、負荷
回路と帰還トランスの１次巻線との直列回路が整流器の
直流出力端の一方と両スイッチング素子の接続点との間
に接続された直流カット用のコンデンサと、一方のスイ
ッチング素子とインダクタンス素子と帰還トランスの１
次巻線との直列回路が整流器の出力端間に接続されると
ともにインダクタンス素子と帰還トランスの１次巻線と
の直列回路が他方のスイッチング素子の両端間に接続さ
れ整流器の出力電圧を部分平滑する平滑コンデンサと、
負荷回路と帰還トランスの１次巻線と直流カット用のコ
ンデンサとの直列回路における整流器側の一端と両スイ
ッチング素子の直列回路との間に整流器から平滑コンデ
ンサへの充電電流を流す極性で挿入されたダイオード
と、ダイオードに並列接続された力率改善用のインピー
ダンス素子とを備え、他制回路が、スイッチング素子の
オン時間を通常動作時よりも短縮する機能を有するとと
もに、両端電圧が高いほどスイッチング素子のオン時間
を長くする関係に接続されている他制用コンデンサを備
え、異常検出回路がインバータ回路の出力電力を復帰さ
せる時点での他制用コンデンサの両端電圧を電源投入直
後よりも高く設定するものであり、異常検出回路が動作
してもインバータ回路は出力を低下させるだけであって
動作を停止させることがなく、インバータ回路の回路ス
トレスを少なくすることができる。しかも、インバータ
回路を通常動作に復帰する際にはインバータ回路を比較
的高出力の状態で再起動することになり、帰還トランス
の１次巻線に十分に大きい電流を流し、インバータ回路
の起動性を高めることができる。その結果、間欠動作時
における再起動が容易になる。しかも、力率改善用のイ
ンピーダンス素子を設けているから、交流電源から整流
器への入力電流の休止期間が少なくなり比較的簡単な構
成の高周波阻止用のフィルタ回路を用いるだけで高周波
歪を低減することができ、また入力電流が交流電源から
の入力電圧の絶対値にほぼ比例することによって高力率
を得ることができる。
整流器と、整流器の出力端に接続され負荷回路に出力電
力を供給するインバータ回路と、インバータ回路の出力
電力を制限する機能を有した他制回路と、負荷回路の異
常を検出するとインバータ回路の出力電力を一旦低減さ
せるように他制回路を制御した後に通常動作時の出力電
に復帰させるように他制回路を制御する異常検出回路と
を備え、インバータ回路が、整流器の出力端間に接続さ
れ交互にオンオフされる２個のスイッチング素子の直列
回路と、出力電力の一部を帰還することによりスイッチ
ング素子を交互にオンオフさせる帰還トランスと、負荷
回路と帰還トランスの１次巻線との直列回路が整流器の
直流出力端の一方と両スイッチング素子の接続点との間
に接続された直流カット用のコンデンサと、一方のスイ
ッチング素子とインダクタンス素子と帰還トランスの１
次巻線との直列回路が整流器の出力端間に接続されると
ともにインダクタンス素子と帰還トランスの１次巻線と
の直列回路が他方のスイッチング素子の両端間に接続さ
れ整流器の出力電圧を部分平滑する平滑コンデンサと、
負荷回路と帰還トランスの１次巻線と直流カット用のコ
ンデンサとの直列回路における整流器側の一端と両スイ
ッチング素子の直列回路との間に整流器から平滑コンデ
ンサへの充電電流を流す極性で挿入されたダイオード
と、ダイオードに並列接続された力率改善用のインピー
ダンス素子とを備え、他制回路が、スイッチング素子の
オン時間を通常動作時よりも短縮する機能を有するとと
もに、両端電圧が高いほどスイッチング素子のオン時間
を長くする関係に接続されている他制用コンデンサを備
え、異常検出回路がインバータ回路の出力電力を復帰さ
せる時点での他制用コンデンサの両端電圧を電源投入直
後よりも高く設定するものであり、異常検出回路が動作
してもインバータ回路は出力を低下させるだけであって
動作を停止させることがなく、インバータ回路の回路ス
トレスを少なくすることができる。しかも、インバータ
回路を通常動作に復帰する際にはインバータ回路を比較
的高出力の状態で再起動することになり、帰還トランス
の１次巻線に十分に大きい電流を流し、インバータ回路
の起動性を高めることができる。その結果、間欠動作時
における再起動が容易になる。しかも、力率改善用のイ
ンピーダンス素子を設けているから、交流電源から整流
器への入力電流の休止期間が少なくなり比較的簡単な構
成の高周波阻止用のフィルタ回路を用いるだけで高周波
歪を低減することができ、また入力電流が交流電源から
の入力電圧の絶対値にほぼ比例することによって高力率
を得ることができる。
【０１１３】請求項１５の発明は、請求項１３または請
求項１４の発明において、前記インダクタンス素子がイ
ンダクタであるから、インダクタンス素子を目的仕様に
応じて設計するのが容易になり、請求項１６の発明は、
請求項１３または請求項１４の発明において、前記イン
ダクタンス素子が前記負荷回路に含まれるインダクタン
ス成分であるから、部品点数の低減につながる。
求項１４の発明において、前記インダクタンス素子がイ
ンダクタであるから、インダクタンス素子を目的仕様に
応じて設計するのが容易になり、請求項１６の発明は、
請求項１３または請求項１４の発明において、前記イン
ダクタンス素子が前記負荷回路に含まれるインダクタン
ス成分であるから、部品点数の低減につながる。
【図１】本発明の第１の実施の形態を示す回路図であ
る。
る。
【図２】同上の動作説明図である。
【図３】本発明の第２の実施の形態を示す回路図であ
る。
る。
【図４】本発明の第３の実施の形態を示す回路図であ
る。
る。
【図５】本発明の第４の実施の形態を示す回路図であ
る。
る。
【図６】本発明の第５の実施の形態を示す回路図であ
る。
る。
【図７】本発明の第６の実施の形態を示す回路図であ
る。
る。
【図８】本発明の第７の実施の形態を示す回路図であ
る。
る。
【図９】本発明の第８の実施の形態を示す回路図であ
る。
る。
【図１０】本発明の第９の実施の形態を示す回路図であ
る。
る。
【図１１】本発明の第１０の実施の形態を示す回路図で
ある。
ある。
【図１２】本発明の第１１の実施の形態を示す回路図で
ある。
ある。
【図１３】本発明の第１２の実施の形態を示す回路図で
ある。
ある。
【図１４】本発明の第１３の実施の形態の動作説明図で
ある。
ある。
【図１５】本発明の第１４の実施の形態を示す回路図で
ある。
ある。
【図１６】本発明の第１５の実施の形態を示す回路図で
ある。
ある。
【図１７】本発明の第１６の実施の形態を示す回路図で
ある。
ある。
【図１８】同上の動作説明図である。
【図１９】本発明の第１７の実施の形態を示す回路図で
ある。
ある。
【図２０】本発明の第１８の実施の形態を示す回路図で
ある。
ある。
【図２１】従来例を示す回路図である。
【図２２】同上の動作説明図である。
【図２３】同上の動作説明図である。
【図２４】他の従来例を示す回路図である。
【図２５】さらに他の従来例を示す回路図である。
【図２６】別の従来例を示す回路図である。
Ｃ０ 平滑コンデンサ Ｃ１ （直流カット用の）コンデンサ Ｃ６ コンデンサ Ｃｔ１ （他制用の）コンデンサ Ｄ２ ダイオード ＤＢ 整流器 ＤＴ１ 帰還トランス ＥＬ エミレス検出回路 ＩＮＶ インバータ回路 Ｌ１ インダクタ ＬＴ１ 出力トランス ＰＨ 予熱回路 Ｑ１，Ｑ２ スイッチング素子 Ｒ１４，Ｒ１５ 抵抗 Ｒｄ 放電抵抗 Ｒｓ 分圧抵抗 Ｖｉｎ 交流電源 Ｚ 負荷回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 善宣 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 大山 丈二 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 井戸 滋 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 3K072 AA02 BA03 BB01 BC01 CB02 DB03 DC06 DD04 EA01 EA02 GA03 GB12 GC02 HA05 5H007 AA02 AA08 BB03 CA02 CB03 CB09 CB17 CC32
Claims (16)
- 【請求項１】 交流電源を整流する整流器と、整流器の
出力端に接続され負荷回路に出力電力を供給するインバ
ータ回路と、インバータ回路の出力電力を制限する機能
を有した他制回路と、負荷回路の異常を検出するとイン
バータ回路の動作を一旦停止させるように他制回路を制
御した後に通常動作時の出力電力に復帰させるように他
制回路を制御する異常検出回路とを備え、インバータ回
路が、整流器の出力端間に接続され交互にオンオフされ
る２個のスイッチング素子の直列回路と、出力電力の一
部を帰還することによりスイッチング素子を交互にオン
オフさせる帰還トランスと、負荷回路と帰還トランスの
１次巻線との直列回路が整流器の直流出力端の一方と両
スイッチング素子の接続点との間に接続された直流カッ
ト用のコンデンサと、一方のスイッチング素子とインダ
クタンス素子と帰還トランスの１次巻線との直列回路が
整流器の出力端間に接続され整流器の出力電圧を部分平
滑する平滑コンデンサとを備え、インバータ回路の停止
時に平滑コンデンサの電荷を放電させる放電用インピー
ダンス素子が付加されて成ることを特徴とする電源装
置。 - 【請求項２】 交流電源を整流する整流器と、整流器の
出力端に接続され負荷回路に出力電力を供給するインバ
ータ回路と、インバータ回路の出力電力を制限する機能
を有した他制回路と、負荷回路の異常を検出するとイン
バータ回路の動作を一旦停止させるように他制回路を制
御した後に通常動作時の出力電力に復帰させるように他
制回路を制御する異常検出回路とを備え、インバータ回
路が、整流器の出力端間に接続され交互にオンオフされ
る２個のスイッチング素子の直列回路と、出力電力の一
部を帰還することによりスイッチング素子を交互にオン
オフさせる帰還トランスと、負荷回路と帰還トランスの
１次巻線との直列回路が整流器の直流出力端の一方と両
スイッチング素子の接続点との間に接続された直流カッ
ト用のコンデンサと、一方のスイッチング素子とインダ
クタンス素子と帰還トランスの１次巻線との直列回路が
整流器の出力端間に接続されるとともにインダクタンス
素子と帰還トランスの１次巻線との直列回路が他方のス
イッチング素子の両端間に接続され整流器の出力電圧を
部分平滑する平滑コンデンサと、負荷回路と帰還トラン
スの１次巻線と直流カット用のコンデンサとの直列回路
における整流器側の一端と両スイッチング素子の直列回
路との間に整流器から平滑コンデンサへの充電電流を流
す極性で挿入されたダイオードと、ダイオードに並列接
続された力率改善用のインピーダンス素子とを備え、イ
ンバータ回路の停止時に平滑コンデンサの電荷を放電さ
せる放電用インピーダンス素子が付加されて成ることを
特徴とする電源装置。 - 【請求項３】 前記インダクタンス素子がインダクタで
あることを特徴とする請求項１または請求項２記載の電
源装置。 - 【請求項４】 前記インダクタンス素子が前記負荷回路
に含まれるインダクタンス成分であることを特徴とする
請求項１または請求項２記載の電源装置。 - 【請求項５】 交流電源を整流する整流器と、整流器の
出力端に接続され負荷回路に出力電力を供給するインバ
ータ回路と、インバータ回路の出力電力を制限する機能
を有した他制回路と、負荷回路の異常を検出するとイン
バータ回路の動作を一旦停止させるように他制回路を制
御した後に通常動作時の出力電力に復帰させるように他
制回路を制御する異常検出回路とを備え、インバータ回
路が、整流器の出力端間に接続され交互にオンオフされ
る２個のスイッチング素子の直列回路と、出力電力の一
部を帰還することによりスイッチング素子を交互にオン
オフさせる帰還トランスと、負荷回路と帰還トランスの
１次巻線との直列回路が整流器の直流出力端の一方と両
スイッチング素子の接続点との間に接続された直流カッ
ト用のコンデンサと、一方のスイッチング素子とインダ
クタンス素子と帰還トランスの１次巻線との直列回路が
整流器の出力端間に接続され整流器の出力電圧を部分平
滑する平滑コンデンサと、前記一方のスイッチング素子
に並列接続された直流インピーダンス素子とを備え、直
流インピーダンスとともに分圧回路を形成してインバー
タ回路の停止時に直流カット用のコンデンサの両端電圧
の上昇を抑制する分圧用インピーダンス素子が付加され
て成ることを特徴とする電源装置。 - 【請求項６】 交流電源を整流する整流器と、整流器の
出力端に接続され負荷回路に出力電力を供給するインバ
ータ回路と、インバータ回路の出力電力を制限する機能
を有した他制回路と、負荷回路の異常を検出するとイン
バータ回路の動作を一旦停止させるように他制回路を制
御した後に通常動作時の出力電力に復帰させるように他
制回路を制御する異常検出回路とを備え、インバータ回
路が、整流器の出力端間に接続され交互にオンオフされ
る２個のスイッチング素子の直列回路と、出力電力の一
部を帰還することによりスイッチング素子を交互にオン
オフさせる帰還トランスと、負荷回路と帰還トランスの
１次巻線との直列回路が整流器の直流出力端の一方と両
スイッチング素子の接続点との間に接続された直流カッ
ト用のコンデンサと、一方のスイッチング素子とインダ
クタンス素子と帰還トランスの１次巻線との直列回路が
整流器の出力端間に接続されるとともにインダクタンス
素子と帰還トランスの１次巻線との直列回路が他方のス
イッチング素子の両端間に接続され整流器の出力電圧を
部分平滑する平滑コンデンサと、負荷回路と帰還トラン
スの１次巻線と直流カット用のコンデンサとの直列回路
における整流器側の一端と両スイッチング素子の直列回
路との間に整流器から平滑コンデンサへの充電電流を流
す極性で挿入されたダイオードと、ダイオードに並列接
続された力率改善用のインピーダンス素子と、前記一方
のスイッチング素子に並列接続された直流インピーダン
ス素子とを備え、直流インピーダンスとともに分圧回路
を形成してインバータ回路の停止時に直流カット用のコ
ンデンサの両端電圧の上昇を抑制する分圧用インピーダ
ンス素子が付加されて成ることを特徴とする電源装置。 - 【請求項７】 前記インダクタンス素子がインダクタで
あることを特徴とする請求項５または請求項６記載の電
源装置。 - 【請求項８】 前記インダクタンス素子が前記負荷回路
に含まれるインダクタンス成分であることを特徴とする
請求項５または請求項６記載の電源装置。 - 【請求項９】 交流電源を整流する整流器と、整流器の
出力端に接続され負荷回路に出力電力を供給するインバ
ータ回路と、インバータ回路の出力電力を制限する機能
を有した他制回路と、負荷回路の異常を検出するとイン
バータ回路の動作を一旦停止させるように他制回路を制
御した後に通常動作時の出力電力に復帰させるように他
制回路を制御する異常検出回路とを備え、インバータ回
路が、整流器の出力端間に接続され交互にオンオフされ
る２個のスイッチング素子の直列回路と、出力電力の一
部を帰還することによりスイッチング素子を交互にオン
オフさせる帰還トランスと、負荷回路と帰還トランスの
１次巻線との直列回路が整流器の直流出力端の一方と両
スイッチング素子の接続点との間に接続された直流カッ
ト用のコンデンサと、一方のスイッチング素子とインダ
クタンス素子と帰還トランスの１次巻線との直列回路が
整流器の出力端間に接続され整流器の出力電圧を部分平
滑する平滑コンデンサとを備え、他制回路が、スイッチ
ング素子のオン時間を通常動作時よりも短縮する機能を
有するとともに、両端電圧が高いほどスイッチング素子
のオン時間を長くする関係に接続されている他制用コン
デンサを備え、異常検出回路がインバータ回路の出力電
力を復帰させる時点での他制用コンデンサの両端電圧を
電源投入直後よりも高く設定することを特徴とする電源
装置。 - 【請求項１０】 交流電源を整流する整流器と、整流器
の出力端に接続され負荷回路に出力電力を供給するイン
バータ回路と、インバータ回路の出力電力を制限する機
能を有した他制回路と、負荷回路の異常を検出するとイ
ンバータ回路の動作を一旦停止させるように他制回路を
制御した後に通常動作時の出力電力に復帰させるように
他制回路を制御する異常検出回路とを備え、インバータ
回路が、整流器の出力端間に接続され交互にオンオフさ
れる２個のスイッチング素子の直列回路と、出力電力の
一部を帰還することによりスイッチング素子を交互にオ
ンオフさせる帰還トランスと、負荷回路と帰還トランス
の１次巻線との直列回路が整流器の直流出力端の一方と
両スイッチング素子の接続点との間に接続された直流カ
ット用のコンデンサと、一方のスイッチング素子とイン
ダクタンス素子と帰還トランスの１次巻線との直列回路
が整流器の出力端間に接続されるとともにインダクタン
ス素子と帰還トランスの１次巻線との直列回路が他方の
スイッチング素子の両端間に接続され整流器の出力電圧
を部分平滑する平滑コンデンサと、負荷回路と帰還トラ
ンスの１次巻線と直流カット用のコンデンサとの直列回
路における整流器側の一端と両スイッチング素子の直列
回路との間に整流器から平滑コンデンサへの充電電流を
流す極性で挿入されたダイオードと、ダイオードに並列
接続された力率改善用のインピーダンス素子とを備え、
他制回路が、スイッチング素子のオン時間を通常動作時
よりも短縮する機能を有するとともに、両端電圧が高い
ほどスイッチング素子のオン時間を長くする関係に接続
されている他制用コンデンサを備え、異常検出回路がイ
ンバータ回路の出力電力を復帰させる時点での他制用コ
ンデンサの両端電圧を電源投入直後よりも高く設定する
ことを特徴とする電源装置。 - 【請求項１１】 前記インダクタンス素子がインダクタ
であることを特徴とする請求項９または請求項１０記載
の電源装置。 - 【請求項１２】 前記インダクタンス素子が前記負荷回
路に含まれるインダクタンス成分であることを特徴とす
る請求項９または請求項１０記載の電源装置。 - 【請求項１３】 交流電源を整流する整流器と、整流器
の出力端に接続され負荷回路に出力電力を供給するイン
バータ回路と、インバータ回路の出力電力を制限する機
能を有した他制回路と、負荷回路の異常を検出するとイ
ンバータ回路の出力電力を一旦低減させるように他制回
路を制御した後に通常動作時の出力電力に復帰させるよ
うに他制回路を制御する異常検出回路とを備え、インバ
ータ回路が、整流器の出力端間に接続され交互にオンオ
フされる２個のスイッチング素子の直列回路と、出力電
力の一部を帰還することによりスイッチング素子を交互
にオンオフさせる帰還トランスと、負荷回路と帰還トラ
ンスの１次巻線との直列回路が整流器の直流出力端の一
方と両スイッチング素子の接続点との間に接続された直
流カット用のコンデンサと、一方のスイッチング素子と
インダクタンス素子と帰還トランスの１次巻線との直列
回路が整流器の出力端間に接続され整流器の出力電圧を
部分平滑する平滑コンデンサとを備え、他制回路が、ス
イッチング素子のオン時間を通常動作時よりも短縮する
機能を有するとともに、両端電圧が高いほどスイッチン
グ素子のオン時間を長くする関係に接続されている他制
用コンデンサを備え、異常検出回路がインバータ回路の
出力電力を復帰させる時点での他制用コンデンサの両端
電圧を電源投入直後よりも高く設定することを特徴とす
る電源装置。 - 【請求項１４】 交流電源を整流する整流器と、整流器
の出力端に接続され負荷回路に出力電力を供給するイン
バータ回路と、インバータ回路の出力電力を制限する機
能を有した他制回路と、負荷回路の異常を検出するとイ
ンバータ回路の出力電力を一旦低減させるように他制回
路を制御した後に通常動作時の出力電に復帰させるよう
に他制回路を制御する異常検出回路とを備え、インバー
タ回路が、整流器の出力端間に接続され交互にオンオフ
される２個のスイッチング素子の直列回路と、出力電力
の一部を帰還することによりスイッチング素子を交互に
オンオフさせる帰還トランスと、負荷回路と帰還トラン
スの１次巻線との直列回路が整流器の直流出力端の一方
と両スイッチング素子の接続点との間に接続された直流
カット用のコンデンサと、一方のスイッチング素子とイ
ンダクタンス素子と帰還トランスの１次巻線との直列回
路が整流器の出力端間に接続されるとともにインダクタ
ンス素子と帰還トランスの１次巻線との直列回路が他方
のスイッチング素子の両端間に接続され整流器の出力電
圧を部分平滑する平滑コンデンサと、負荷回路と帰還ト
ランスの１次巻線と直流カット用のコンデンサとの直列
回路における整流器側の一端と両スイッチング素子の直
列回路との間に整流器から平滑コンデンサへの充電電流
を流す極性で挿入されたダイオードと、ダイオードに並
列接続された力率改善用のインピーダンス素子とを備
え、他制回路が、スイッチング素子のオン時間を通常動
作時よりも短縮する機能を有するとともに、両端電圧が
高いほどスイッチング素子のオン時間を長くする関係に
接続されている他制用コンデンサを備え、異常検出回路
がインバータ回路の出力電力を復帰させる時点での他制
用コンデンサの両端電圧を電源投入直後よりも高く設定
することを特徴とする電源装置。 - 【請求項１５】 前記インダクタンス素子がインダクタ
であることを特徴とする請求項１３または請求項１４記
載の電源装置。 - 【請求項１６】 前記インダクタンス素子が前記負荷回
路に含まれるインダクタンス成分であることを特徴とす
る請求項１３または請求項１４記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313989A JP3820865B2 (ja) | 2000-10-13 | 2000-10-13 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313989A JP3820865B2 (ja) | 2000-10-13 | 2000-10-13 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002125380A true JP2002125380A (ja) | 2002-04-26 |
| JP3820865B2 JP3820865B2 (ja) | 2006-09-13 |
Family
ID=18793316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313989A Expired - Fee Related JP3820865B2 (ja) | 2000-10-13 | 2000-10-13 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3820865B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006092942A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Lighting & Technology Corp | 放電ランプ点灯装置および照明器具 |
| JP2011114914A (ja) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | 電源装置及び照明器具 |
| CN113949052A (zh) * | 2021-10-13 | 2022-01-18 | 国网福建省电力有限公司 | 一种变压器绕组直流电阻反电动势抑制电路 |
-
2000
- 2000-10-13 JP JP2000313989A patent/JP3820865B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006092942A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Lighting & Technology Corp | 放電ランプ点灯装置および照明器具 |
| JP2011114914A (ja) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | 電源装置及び照明器具 |
| CN113949052A (zh) * | 2021-10-13 | 2022-01-18 | 国网福建省电力有限公司 | 一种变压器绕组直流电阻反电动势抑制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3820865B2 (ja) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031342A (en) | Universal input warm-start linear ballast | |
| US5138235A (en) | Starting and operating circuit for arc discharge lamp | |
| EP1991033A2 (en) | Program start ballast | |
| EP2169816B1 (en) | Startup circuit for power factor correction controller IC | |
| JPS6277860A (ja) | 電源装置 | |
| JP2002125380A (ja) | 電源装置 | |
| US8354795B1 (en) | Program start ballast with true parallel lamp operation | |
| KR100493923B1 (ko) | 사이리스터 보호회로를 갖는 전자식 안정기 | |
| JP4706148B2 (ja) | 放電ランプ点灯装置 | |
| JP3687026B2 (ja) | 放電灯点灯装置 | |
| KR200308320Y1 (ko) | 사이리스터 보호회로를 갖는 전자식 안정기 | |
| JP3654035B2 (ja) | 電源装置 | |
| JP3777718B2 (ja) | 放電灯点灯装置 | |
| JP3763242B2 (ja) | 放電灯点灯装置 | |
| JP2000308365A (ja) | 電源装置 | |
| KR100866098B1 (ko) | 점등시 오동작이 방지되는 예열 점등식 전자식 안정기 | |
| JP3200871B2 (ja) | インバータ装置 | |
| KR100837152B1 (ko) | 오동작이 방지되는 사이리스터 보호회로를 갖는 전자식안정기 | |
| JP2001068290A (ja) | 放電灯点灯装置 | |
| JP2000270556A (ja) | 電源装置 | |
| JP2006147367A (ja) | パルス発生回路、放電灯点灯装置及び照明装置 | |
| JP3246110B2 (ja) | 放電ランプ点灯装置 | |
| CN203027582U (zh) | 一种电路简单的高性能荧光灯电子镇流器 | |
| JPH09261968A (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
| JP2001237095A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |