[go: up one dir, main page]

JP3578009B2 - テープキャリア及びその製造方法 - Google Patents

テープキャリア及びその製造方法 Download PDF

Info

Publication number
JP3578009B2
JP3578009B2 JP27036699A JP27036699A JP3578009B2 JP 3578009 B2 JP3578009 B2 JP 3578009B2 JP 27036699 A JP27036699 A JP 27036699A JP 27036699 A JP27036699 A JP 27036699A JP 3578009 B2 JP3578009 B2 JP 3578009B2
Authority
JP
Japan
Prior art keywords
plating
tape carrier
tape
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27036699A
Other languages
English (en)
Other versions
JP2001093944A (ja
Inventor
進一 永森
隆弘 殿岡
竜弥 川井
忠勝 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP27036699A priority Critical patent/JP3578009B2/ja
Publication of JP2001093944A publication Critical patent/JP2001093944A/ja
Application granted granted Critical
Publication of JP3578009B2 publication Critical patent/JP3578009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W72/701

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップのパッケージに用いられるテープキャリア及びその製造方法に係わり、特に、電気的に高い信頼性を実現し得るテープキャリア及びその製造方法に関する。
【0002】
【従来の技術】
最近、ノートブック型パソコン、ハンディビデオ機器及び携帯電話などの携帯可能な電子機器が広く販売されている。また、これらの電子機器では、半導体装置を実装する際のパッケージに対し、小形化、高機能化の要求が高まっている。
【0003】
この種のパッケージには、絶縁テープ上に配線を形成し、半導体チップを搭載可能なテープキャリアが知られている。係るテープキャリアに半導体チップが搭載されて樹脂封止され、パッケージ化されると、プリント配線板等に実装可能な半導体装置が製造される。このようなテープキャリアは、パッケージを大幅に薄型化し得る利点を有する。
【0004】
また、テープキャリアやリードフレーム等においては、プリント配線板への実装等、外部接続用のランドを格子状に配置したBGA(Ball Grid Array) 型が知られている。BGA型は、格子状のランド配置により、ランド間隔を拡大可能であり、実装を容易化し得る利点を有する。
【0005】
ここで、BGA型のテープキャリアに関し、図10及び図11を用いて説明する。図10(a)に示すように、25μm厚のポリイミドテープ1の片面に接着剤2が塗布され、図10(b)に示すように、この接着剤2上に、複数の配線からなるGND配線層となる35μm厚の第1銅箔3が貼付けられる。
【0006】
また、図10(c)に示すように、ポリイミドテープ1の他の片面にも接着剤4が塗布され、しかる後、図10(d)に示すように、半導体チップを搭載するための開口部5(以下、デバイスホールという)が金型を用いて打抜きにより形成される。
【0007】
続いて、図10(e)に示すように、この接着剤4上に配線層となる18μm厚の第2銅箔6が貼付けられ、図10(f)に示すように、1回目に貼付けた銅箔3がエッチングされて複数のランド3aを有する複数の配線からなるGND(第1)配線層3bが形成される。
【0008】
また、図11(g)に示すように、エキシマレーザにより、ポリイミドテープ1に第2銅箔6に達する深さの穴7が形成され、レーザ加工後の酸化を阻止するため、洗浄工程により洗浄される。
【0009】
この洗浄の後、乾燥されると、この穴7は導電性金属のめっき(又は導電性ペーストの印刷)により充填され、図11(h)に示すように、第2銅箔6とGND配線層3bとが電気的に接続されてバイアホール8が形成される。
【0010】
また、この第2銅箔6が図11(i)に示すようにエッチングされ、デバイスホール5近傍に複数の半導体接続用電極6aを有する第2配線層6bが形成される。ここで、各半導体接続用電極6aは、第2配線層6bから連続的に櫛歯状に形成され、先端がデバイスホール5の周縁よりも内側に位置している。
【0011】
さらに、図11(j)に示すように、この半導体接続電極6a及びランド3aの表面が金等のめっき処理によりめっき層9等で被覆される。
【0012】
また、これらの各配線層3b,6bを後工程にて用いられるハンダ等から保護するため、図11(k)に示すように、ソルダーレジスト(SR)からなる表面保護層10が各半導体接続用電極6a及び各ランド3a以外の各配線層3b,6bの表面に選択的に形成される。なお、この表面保護層10は、めっき層9よりも先に形成してもよい。
【0013】
しかる後、半導体接続用電極6aに半導体チップが接続され(図示せず)、樹脂封止され(図示せず)、図11(l)に示すように、各ランド3aに夫々ハンダボール11がマウントされる。以上の加工が完了した絶縁テープは、実際に製品となるテープキャリア部分が、金型による打抜き加工又はレーザ等による切取り加工により区分される。これにより、テープキャリアが完成する。
【0014】
続いて、以上のような製造工程において、図11(j)のめっき工程について詳述する。各ランド3a及び各半導体接続用電極6aをめっきする際には、無電解めっきに比べ、安価で速いめっき速度を有する電解めっきが好ましい。
【0015】
具体的には、電解めっきでは、各ランド3a及び各半導体接続用電極6aに導通をとる必要上、図12に示すように、各スプロケットホール12列の内側で且つ、最終製品となる領域を囲む梯子形状に形成された主めっきリード13と、最終製品における各ランド(外部接続用電極)3aとの間を導通させるように各めっきリード14が形成されている。
【0016】
【発明が解決しようとする課題】
しかしながら以上のようなテープキャリア及びその製造方法では、最終製品の領域を取得する際に、各めっきリード14の位置する不要領域を図12に示す破線部分14xで切断すると、各めっきリード14の断面が露出してしまう。ここで、各めっきリード14の断面の露出は、筐体等と接触して電気的にショートしたり、異物が断面に付着して隣接する各めっきリード14同士がショートする可能性を生じさせ、電気的な信頼性を低下させてしまう問題がある。
【0017】
また、この問題は、特に、BGA型のテープキャリアと、金型による打抜き加工でリード断面が露出したテープキャリアとに顕著に現れる。
例えばBGA型のテープキャリアの場合、めっきリードは、格子状の各ランドから延伸されるため、キャリア端部での間隔が接近してショートし易くなっている。
【0018】
また、金型による打抜き加工は、短い加工時間で且つ外形加工が容易なため、大量生産用に好まれる。しかし、加工断面をバリ状に広げる傾向があり、この傾向は、めっきリードが延伸し易い金属のときに強く現れる。ここで、めっきリードの材質は、安価で優れた導電性をもつ銅が好まれるが、銅は延伸し易く、断面が広がり易い。
【0019】
一方、以上のような問題を解決する観点から、各めっきリード14の断面の露出を阻止するリード端処理方式が考えられている。例えば、図13(a)に示すように、GND配線層3b、ランド3a及びめっきリード14の形成後、図13(b)に示すように、電解めっき前に切断線近傍のめっきリード14上にめっきレジストを形成する。
【0020】
しかる後、図13(c)に示すように、電解めっきにより、めっきレジストから露出したGND配線層3b上、ランド3a上及びめっきリード14上に、Ni,Au等のめっき層9aを形成し、その後、図14(d)に示すように、めっきレジストを剥離する。
【0021】
続いて、めっき層9aをエッチングのレジストとして、図14(e)に示すように、再度、エッチングを施し、めっき層9aのない部分のめっきリード14を除去する。
【0022】
さらに、図14(f)に示すように、ランド3a及び半導体接続用電極6aを除く全面にソルダレジスト10を形成し、図15に示すように、めっきリード14の除去された破線部分14xに対し、金型による打抜き加工を行う。
【0023】
これにより、各ランド3aを含む内側の必要な領域と、各ランド3aよりも外側の不要な領域とは、各めっきリード14の位置した領域を境界にして分離される。但し、図16に示すように、めっきリード14の断面は露出しない。
【0024】
しかしながら、この種のリード端処理方式は、工程数を増加させてしまう。また、めっきレジスト15を形成する際に、めっきレジスト15の塗布、露光、現像という工程を経るため、ランド3aの表面汚染により、電解めっきが不可となる可能性があり、信頼性を低下させてしまう。
【0025】
さらに、めっきレジスト15は、例えば金めっき液の如き、めっき液に対する耐性を必要とし、ゴム系レジストのように強い耐性のものが用いられる。このため、めっきレジスト15は、剥離が困難となっている一方、強力な剥離液が完成品に悪影響を与える可能性があるために使用不可となっている。すなわち、めっきレジスト15は、剥離工程が困難となっている。
【0026】
また、上述したリード端処理方式は、再エッチングのとき、前工程で形成しためっき層9aがエッチング液で汚染される可能性を有している。
【0027】
本発明は上記実情を考慮してなされたもので、端部での各めっきリード間のショートを阻止でき、電気的に高い信頼性を実現し得るテープキャリアを提供することを目的とする。
【0028】
また、他の発明の目的は、各めっきリードの断面を露出させないテープキャリアを簡易で且つ信頼性の高い工程で製造し得るテープキャリアの製造方法を提供することにある。
【0029】
【課題を解決するための手段】
請求項1に対応する発明は、前記絶縁テープの少なくとも一方の面上に選択的に形成された複数の配線からなる配線層と、前記配線層内の各配線の一端に形成された複数の半導体チップ接続用電極と、前記各半導体チップ接続用電極に電気的に導通する各配線の他端に形成され、且つ前記配線層とは異なる材質からなるめっき層を表面に有する複数のランドと、前記各ランドから連続的に前記絶縁テープの端部まで延在して形成された複数のめっきリードと、前記配線を保護するソルダレジストとを備えたテープキャリアにおいて、前記絶縁テープの端部における前記各めっきリードの端部を被覆する絶縁樹脂層を備えたテープキャリアである。
【0030】
また、請求項2に対応する発明は、請求項1に対応するテープキャリアにおいて、前記各ランドが格子状に配置されたテープキャリアである。
【0031】
さらに、請求項3に対応する発明は、請求項1又は請求項2に対応するテープキャリアにおいて、前記絶縁テープの端部及び前記各めっきリードの端部が金型を用いた打抜き加工により形成されたテープキャリアである。
【0032】
また、請求項4に対応する発明は、絶縁テープの少なくとも一方の面上に導電箔を形成する導電箔形成工程と、前記導電箔形成工程により形成された導電箔をパターニングして、複数の配線からなる配線層、前記配線層内の各配線の一端に位置する複数の半導体チップ接続用電極、前記各配線の他端に位置する複数のランド、及び前記各ランドから連続的に延在した複数のめっきリードを形成するパターニング工程と、前記各配線と前記絶縁テープとを覆うようにソルダレジストを形成するソルダレジスト形成工程と、前記各めっきリードを用いた電解めっきにより、前記各半導体チップ接続用電極及び前記各ランドの表面にめっき層を形成する電解めっき工程と、前記絶縁テープのうち、前記各めっきリードの位置する領域を切断するリード切断工程と、前記リード切断工程により得られた各めっきリードの切断面を絶縁樹脂によって被覆するリード断面被覆工程とを含んでいるテープキャリアの製造方法である。
【0033】
さらに、請求項5に対応する発明は、請求項4に対応するテープキャリアの製造方法において、前記パターニング工程としては、前記各ランドを格子状に配置するように形成するテープキャリアの製造方法である。
【0034】
また、請求項6に対応する発明は、請求項4又は請求項5に対応するテープキャリアの製造方法において、前記取出し工程としては、金型を用いた打抜き加工で行うテープキャリアの製造方法である。
【0035】
(作用)
従って、請求項1,4に対応する発明は以上のような手段を講じたことにより、絶縁樹脂層が、絶縁テープの端部における各めっきリードの端部を被覆するので、端部での各めっきリード間のショートを阻止でき、電気的に高い信頼性を実現させることができる。
【0036】
また、請求項2に対応する発明は、各ランドが格子状に配置されたため、請求項1に対応する作用に加え、高密度で実装の容易なテープキャリアを高い信頼性で実現させることができる。
【0037】
さらに、請求項3に対応する発明は、絶縁テープの端部及び各めっきリードの端部が、金型を用いた打抜き加工により形成されるため、請求項1又は請求項2に対応する作用に加え、大量生産に適したテープキャリアを実現することができる。
【0038】
また、請求項4に対応する発明は、リード切断工程により得られた各めっきリードの切断面を絶縁樹脂によって被覆するリード断面被覆工程により、従来のめっきレジストによる工程数増加や表面汚染の問題を解消でき、もって、各めっきリードの断面を露出させないテープキャリアを簡易で且つ信頼性の高い工程で製造することができる。
【0039】
さらに、請求項5に対応する発明は、パターニング工程が各ランドを格子状に配置するように形成するため、請求項4に対応する作用に加え、高密度で実装の容易なテープキャリアを製造することができる。
【0040】
また、請求項6に対応する発明は、取出し工程としては、金型を用いた打ち抜き加工で行うため、請求項4又は請求項5に対応する作用に加え、高い生産効率を実現させることができる。
【0041】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【0042】
(第1の実施の形態)
図1は本発明の第1の実施の形態に係るテープキャリアの概略構成を模式的に示す平面図であり、図2はこのテープキャリアの構成を模式的に示す断面図であって、図10乃至図12と同一部分には同一符号を付してその詳しい説明は省略し、ここでは異なる部分について主に述べる。
【0043】
本実施形態は、端部での各めっきリード14間のショートを阻止でき、電気的に高い信頼性の実現を図るものであり、具体的には、図2に示すように、ポリイミドテープ1の端部における各めっきリード14の端部を被覆する絶縁樹脂層21を備えている。
【0044】
ここで、絶縁樹脂層21は、表面及び裏面を保護するソルダレジストと同一又は異なる任意の絶縁樹脂が使用可能となっている。絶縁樹脂層21としては、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリエチレン系樹脂等が使用可能となっている。絶縁樹脂層21の市販品には、PSR−4000(太陽インキ製造株式会社製)やUFR−1000(味の素株式会社製)等がある。
【0045】
絶縁樹脂層21の形成方法としては、各種コーター、ディスペンサー、スクリーン印刷等の塗布方式が適宜、使用可能となっている。
【0046】
次に、以上のようなテープキャリアの製造方法及び作用を説明する。
【0047】
(製造方法)
始めに、前述同様に、25μm厚のポリイミド(絶縁)テープ1の片面上に接着剤2を介して35μm厚の第1銅箔3が貼着され、この貼着されたポリイミドテープ1と第1銅箔3との略中央が金型で打ち抜かれることにより、図3(a)に示すように、半導体チップ搭載用のデバイスホール5が形成される。
【0048】
続いて、ポリイミドテープの他の片面上に接着剤層を介して、第2銅箔6が貼着され、しかる後、第1銅箔3がパターニングされて、複数のGND配線からなるGND(第1)配線層3b及び各ランド3aが形成される。
【0049】
また前述同様に、図3(b)に示すように、GND配線層3b又は各ランド3aと第2銅箔6とを電気的に接続するように各ランド3a側からポリイミドテープ1を貫通するように各バイアホール(層間接続部材)8が選択的に形成される。
【0050】
次に、各バイアホール8を露出させないように第2銅箔6がパターニングされて、複数の配線からなる第2配線層6b、半導体接続用電極6aが形成され、しかる後、図3(c)に示すように、電解めっきにより、各ランド3aの表面にめっき層9が形成される。
【0051】
ここで、めっき層9の形成工程においては、まず、主めっきリード13にめっき電極(図示せず)が接続される。次に、電解めっきにより、GND配線層3b、第2配線層6b、半導体接続用電極6a及び各ランド3aの表面に、5μm厚のニッケルめっき層が形成され、同様に電解めっきにより、このニッケルめっき層上に0.3μm厚の金めっき層が形成される。
【0052】
また、ニッケル及び金のめっき層9の形成の後、エポキシ樹脂からなるソルダレジストが表面保護層10として表面及び裏面にスクリーン印刷され、露光、現像工程を経てランド3a上及び半導体接続用電極6a上などの部分が露出される。
【0053】
その後、金型を用いた打抜き加工により、前述同様に、各めっきリード14の位置する領域(図1中の破線部分14x)が切断される。しかる後、ポリイミドテープ1の端部の断面部分に絶縁樹脂層21が塗布形成されることにより、断面部分が絶縁樹脂層21によって被覆される。
【0054】
これにより、図2に示した構造の出荷可能なテープキャリアが完成する。
このテープキャリアは、図4に示すように、デバイスホール5の周縁よりも内側に位置するように、半導体チップ22が半導体接続用電極6aに電気的に接続され、しかる後、各ランド3aを露出させるようにしつつ全体が絶縁樹脂23にて封止され、これら各ランド3aにハンダボール11が形成される。
【0055】
また、このチップキャリアは、各ハンダボール11が形成されると、各ハンダボール11を介してマザーボード等の外部要素と接続可能な半導体装置が完成する。
【0056】
上述したように本実施形態によれば、絶縁樹脂層21が、ポリイミドテープ1の端部における各めっきリード14の端部を被覆するので、従来とは異なり、筐体や異物等から各めっきリード14の端部が保護される。これにより、端部での各めっきリード14間のショートを阻止でき、電気的に高い信頼性を実現させることができる。
【0057】
また、この絶縁樹脂層21は、各めっきリード14の切断面を絶縁樹脂によって被覆するリード断面被覆工程により形成されるため、従来のめっきレジストによる工程数増加や表面汚染の問題を解消でき、もって、各めっきリード14の断面を露出させないテープキャリアを簡易で且つ信頼性の高い工程で製造することができる。
【0058】
さらに、各ランド3aが格子状に配置されたため、高密度で実装の容易なテープキャリアを高い信頼性で実現及び製造することができる。
【0059】
また、ポリイミドテープ1の端部及び各めっきリード14の端部が、金型を用いた打抜き加工により形成されるため、生産効率が高く、大量生産に適したテープキャリアを実現及び製造することができる。また、金型を用いた打抜き加工に伴い、各めっきリード14の断面にバリ状の広がりが発生しても、各めっきリード14の断面が絶縁樹脂層で保護されるため、電気的に高い信頼性を得ることができる。
【0060】
(第2の実施形態)
次に、本発明の第2の実施形態に係るテープキャリアについて説明する。
図5はこのテープキャリアの概略構成を模式的に示す平面図であり、図6はこのテープキャリアの構成を模式的に示す断面図であって、第1の実施の形態とは異なり、1層の配線層を有する1層構造のテープキャリアを示している。
【0061】
このテープキャリアは、略中央に半導体チップを搭載するためのデバイスホール40が形成された絶縁性のポリイミドテープ41と、ポリイミドテープ41の片面上に選択的に形成された複数の配線からなる配線層42と、配線層42から連続的に形成され、且つ表面にめっき層43aを有し、外部要素と電気的に接続するための複数のランド43と、配線層42から連続的に櫛歯状に形成され、先端44aがデバイスホールの周縁よりも内側に位置する半導体接続用電極44と、ポリイミドテープ41の端部における各めっきリード46の端部を被覆する絶縁樹脂層45を備えている。
【0062】
なお、各めっきリード46は、テープキャリアが1層構成であることから、前述した各めっきリード14の符号を付け直したものの、各めっきリード14と同様のものである。同じく、主めっきリード47は主めっきリード13と同様のものである。
【0063】
次に、以上のようなテープキャリアの製造方法及び作用を説明する。
【0064】
(製造方法)
前述同様に、25μm厚のポリイミドテープ41の略中央が金型で打ち抜かれることにより、半導体チップ搭載用のデバイスホール40が形成され、図7(a)に示すように、このデバイスホール40を有するポリイミドテープ41の片面に接着剤48を介して導電箔42aが貼着される。
【0065】
続いて、図5及び図7(b)に示すように、貼着された導電箔42aがパターニングされて、複数の配線からなる配線層42、各ランド43、半導体接続用電極44、めっきリード46及び主めっきリード47が形成される。
【0066】
また、電解めっきにより、前述同様に、配線層42、各ランド43、半導体接続用電極44、めっきリード46及び主めっきリード47の表面に、5μm厚のニッケルめっき層及び0.3μm厚の金めっき層からなるめっき層43aが順次形成される。
【0067】
しかる後、第1の実施形態同様にエポキシ樹脂からなるソルダレジストが、表面保護層49として表面及び裏面に塗布される。続いて、金型を用いた打抜き加工により、前述同様に、各めっきリードの位置する領域が切断される。
【0068】
しかる後、ポリイミドテープ41の端部の断面部分に絶縁樹脂層45が塗布形成されることにより、断面部分が絶縁樹脂層45によって被覆される。
【0069】
これにより、図8に示す構造の出荷可能なテープキャリアが完成される。また、前述同様に、選択エッチングにて先端接続部材45が除去されると、最終的にテープキャリアが完成される。なお、この最終的な完成品を出荷しても良いのは言うまでもない。
【0070】
このテープキャリアは、前述同様に、図9に示すように、半導体チップ51が半導体接続用電極44に電気的に接続され、各ランド43を露出させつつ全体が絶縁樹脂52にて封止され、各ランド43にハンダボール53が形成されると、各ハンダボール53を介してマザーボード等の外部要素と接続可能な半導体装置となる。
【0071】
本実施形態では、テープキャリアを1層構造としたことにより、製造に手間のかかるバイアホールを無くして回路構成並びに製造工程を簡略化でき、もって、信頼性を向上させることができる。
【0072】
上述したように第2の実施の形態によれば、第1の実施の形態の効果を奏する1層構造のテープキャリアを実現することができる。
【0073】
(他の実施の形態)
なお、上記第1の実施形態では、2層の配線層3b,6bをもつ2層構造のチップキャリアを例に挙げて説明したが、これに限らず、同様の製造工程により製造できる3層以上の配線層をもつ多層構造のチップキャリアとしても、本発明を同様に実施して同様の効果を得ることができる。
【0074】
また、上記第1又は第2の実施形態では、めっき層9,43aの形成の後に表面保護層10を形成し、その後に打抜き加工を行なう場合について説明したが、これに限らず、表面保護層10の形成の後にめっき層9,43aを形成し、その後に打抜き加工(又は切断加工)を行なう製造工程に変形しても、本発明を同様に実施して同様の効果を得ることができる。
【0075】
また、この変形例に限らず、めっき層9,43aの形成の後に打抜き加工(又は切断加工)を行ない、その後に表面保護層10を形成する製造工程に変形してもよく、この変形例の場合、本発明を同様に実施して同様の効果を得ることに加え、さらに、表面保護層10の形成と同時に断面に絶縁樹脂層21を形成できるので、工程を簡略化させることができる。
【0076】
また、上記第1又は第2の実施形態では、表面のめっき層9,43aを金とした場合について説明したが、これに限らず、外部接続用のハンダボール11,53に対して良好な親和性をもつ材料をめっき層9,43aとしても、本発明を同様に実施して同様の効果を得ることができる。具体的には、例えば、すず、ニッケル、銀、パラジウム、ハンダ等の材料をめっき層とすることが親和性や導電性の観点から好ましい。
【0077】
また、上記第1又は第2の実施形態では、金型を用いた打抜き加工を行う場合について説明したが、これに限らず、レーザ等を用いた切抜き加工を行う製造方法に変形しても、金型を用いた打抜き加工に比べて加工速度が低下するものの、本発明を同様に実施して同様の効果を得ることができる。
【0078】
また、上記第1又は第2の実施形態では、BGA型のテープキャリアの場合について説明したが、これに限らず、他の型のテープキャリアに変形しても、側面にめっきリードの断面を有する構成であれば、本発明を同様に実施して同様の効果を得ることができる。
【0079】
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【0080】
【発明の効果】
以上説明したように本発明によれば、端部での各めっきリード間のショートを阻止でき、電気的に高い信頼性を実現できるテープキャリアを提供できる。
【0081】
また、各めっきリードの断面を露出させないテープキャリアを簡易で且つ信頼性の高い工程で製造できるテープキャリアの製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るテープキャリアの概略構成を示す平面図
【図2】同実施の形態におけるテープキャリアの構成を模式的に示す断面図
【図3】同実施の形態におけるテープキャリアの製造方法を模式的に示す工程断面図
【図4】同実施の形態における半導体装置の構成を模式的に示す断面図
【図5】本発明の第2の実施の形態に係るテープキャリアの概略構成を示す平面図
【図6】同実施の形態におけるテープキャリアの構成を模式的に示す断面図
【図7】同実施の形態におけるテープキャリアの製造方法を模式的に示す工程断面図
【図8】同実施の形態におけるテープキャリアの構成を模式的に示す断面図
【図9】同実施の形態における半導体装置の構成を模式的に示す断面図
【図10】従来のテープキャリアの製造方法を模式的に示す工程断面図
【図11】従来のテープキャリアの製造方法を模式的に示す工程断面図
【図12】従来のテープキャリアの概略構成を示す平面図
【図13】従来のテープキャリアの製造方法を模式的に示す部分平面図
【図14】従来のテープキャリアの製造方法を模式的に示す部分平面図
【図15】従来のテープキャリアの製造方法を模式的に示す部分平面図
【図16】従来の製造方法によるテープキャリア端部の概略構成を示す部分断面図
【符号の説明】
1,41…ポリイミドテープ
2,4,48…接着剤
3…第1銅箔
3a,43…ランド
3b…GND配線層
5,40…デバイスホール
6…第2銅箔
6a,44…半導体接続用電極
6b…第2配線層
7…穴
8…バイアホール
9…めっき層
10…表面保護層
11,53…ハンダボール
12…スプロケットホール
13、47…主めっきリード
14、46…めっきリード
15…めっきレジスト
16…破線部分(打抜き領域)
21,45…絶縁樹脂層
22,51…半導体チップ
23,52…絶縁樹脂

Claims (6)

  1. 絶縁テープと、
    前記絶縁テープの少なくとも一方の面上に選択的に形成された複数の配線からなる配線層と、
    前記配線層内の各配線の一端に形成された複数の半導体チップ接続用電極と、
    前記各半導体チップ接続用電極に電気的に導通する各配線の他端に形成され、且つ前記配線層とは異なる材質からなるめっき層を表面に有する複数のランドと、
    前記各ランドから連続的に前記絶縁テープの端部まで延在して形成された複数のめっきリードと、
    前記配線を保護するソルダレジストとを備えたテープキャリアにおいて、
    前記絶縁テープの端部における前記各めっきリードの端部を被覆する絶縁樹脂層を備えたことを特徴とするテープキャリア。
  2. 請求項1に記載のテープキャリアにおいて、
    前記各ランドは、格子状に配置されたことを特徴とするテープキャリア。
  3. 請求項1又は請求項2に記載のテープキャリアにおいて、
    前記絶縁テープの端部及び前記各めっきリードの端部は、金型を用いた打抜き加工により形成されたことを特徴とするテープキャリア。
  4. 絶縁テープの少なくとも一方の面上に導電箔を形成する導電箔形成工程と、
    前記導電箔形成工程により形成された導電箔をパターニングして、複数の配線からなる配線層、前記配線層内の各配線の一端に位置する複数の半導体チップ接続用電極、前記各配線の他端に位置する複数のランド、及び前記各ランドから連続的に延在した複数のめっきリードを形成するパターニング工程と、
    前記各配線と前記絶縁テープとを覆うようにソルダレジストを形成するソルダレジスト形成工程と、
    前記各めっきリードを用いた電解めっきにより、前記各半導体チップ接続用電極及び前記各ランドの表面にめっき層を形成する電解めっき工程と、
    前記絶縁テープのうち、前記各めっきリードの位置する領域を切断するリード切断工程と、
    前記リード切断工程により得られた各めっきリードの切断面を絶縁樹脂によって被覆するリード断面被覆工程と
    を含んでいることを特徴とするテープキャリアの製造方法。
  5. 請求項4に記載のテープキャリアの製造方法において、
    前記パターニング工程は、前記各ランドを格子状に配置するように形成することを特徴とするテープキャリアの製造方法。
  6. 請求項4又は請求項5に記載のテープキャリアの製造方法において、
    前記リード切断工程は、金型を用いた打抜き加工で行うことを特徴とするテープキャリアの製造方法。
JP27036699A 1999-09-24 1999-09-24 テープキャリア及びその製造方法 Expired - Fee Related JP3578009B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27036699A JP3578009B2 (ja) 1999-09-24 1999-09-24 テープキャリア及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27036699A JP3578009B2 (ja) 1999-09-24 1999-09-24 テープキャリア及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001093944A JP2001093944A (ja) 2001-04-06
JP3578009B2 true JP3578009B2 (ja) 2004-10-20

Family

ID=17485273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27036699A Expired - Fee Related JP3578009B2 (ja) 1999-09-24 1999-09-24 テープキャリア及びその製造方法

Country Status (1)

Country Link
JP (1) JP3578009B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549499B2 (ja) * 2000-08-09 2010-09-22 大日本印刷株式会社 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置
JP2015046571A (ja) * 2013-08-02 2015-03-12 日本特殊陶業株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2001093944A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
US8003444B2 (en) Semiconductor device and manufacturing method thereof
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
JP3990962B2 (ja) 配線基板の製造方法
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP5231340B2 (ja) 配線基板の製造方法
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP3707481B2 (ja) 半導体装置の製造方法
JP4032063B2 (ja) 半導体装置の製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US20120097430A1 (en) Packaging substrate and method of fabricating the same
JPH07283336A (ja) チップキャリア
KR100300922B1 (ko) 반도체장치
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
TWI398936B (zh) 無核心層封裝基板及其製法
JP3524441B2 (ja) 配線形成方法
JP3578009B2 (ja) テープキャリア及びその製造方法
KR100649878B1 (ko) 반도체 패키지
JP3684700B2 (ja) テープキャリア及びその製造方法
JP3522403B2 (ja) 半導体装置
US20160007463A1 (en) Electronic device module and method of manufacturing the same
JP3957928B2 (ja) 半導体装置およびその製造方法
JP2000082760A (ja) 半導体装置
JP2003249743A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees