[go: up one dir, main page]

JP2000082760A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000082760A
JP2000082760A JP11155704A JP15570499A JP2000082760A JP 2000082760 A JP2000082760 A JP 2000082760A JP 11155704 A JP11155704 A JP 11155704A JP 15570499 A JP15570499 A JP 15570499A JP 2000082760 A JP2000082760 A JP 2000082760A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring pattern
circuit board
pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11155704A
Other languages
English (en)
Other versions
JP2000082760A5 (ja
Inventor
Takeshi Toyoda
剛士 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP11155704A priority Critical patent/JP2000082760A/ja
Publication of JP2000082760A publication Critical patent/JP2000082760A/ja
Publication of JP2000082760A5 publication Critical patent/JP2000082760A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W70/681
    • H10W72/5522
    • H10W72/884
    • H10W74/00
    • H10W90/734
    • H10W90/754

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 加熱実装時に、半導体チップの剥離やボンデ
ィングワイヤの切断などが発生しないようにして、半導
体装置の信頼性を高める。 【解決手段】 回路基板25の上面に半導体チップ29
を接着剤27で搭載するダイパターン17と、半導体チ
ップ29の各電極とボンディングワイヤ31で接続され
る接続電極19とを設け、裏面にダイパターン17又は
接続電極19とスルーホール15,13を通して電気的
に接続される配線パターン10c,10bと、各配線パ
ターン10bと電気的に接続される多数の半田バンプ3
5とを設け、半導体チップ29と対向する部分の配線パ
ターン10cを、半導体チップ29の全周に亘ってその
外形寸法よりも大きい所定範囲内の全面に形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、回路基板に半導
体チップを接着剤を用いて搭載して樹脂封止するととも
に、その回路基板の裏面に半田バンプを配置してなる表
面実装型の半導体装置に関する。
【0002】
【従来の技術】近年、電子回路の高機能化に伴い、多数
の電極端子を有する半導体装置が開発されている。その
代表的なものとして、プラスチック・ボールグリッドア
レイ(Plastic Ball Grid Array :以下「PBGA」と
いう)とよばれる表面実装型多端子パッケージがある。
このPBGAは、外部端子をパッケージの裏面全体に配
置可能であるため、多ピン型LSIに適しており、かつ
実装面積が小さいという特徴を有している。
【0003】ここで、従来のPBGAの一例を図8およ
び図9によって説明する。なお、図8はPBGAの断面
図、図9はその裏面図である。PBGA4は、図8に示
すように、回路基板25の半導体チップ29を搭載する
面(以下「上面」という)に形成されたダイパターン1
7上に、半導体チップ29を接着剤27により固定する
とともに、回路基板25の裏面に多数の半田バンプ35
を設け、上面の半導体チップ29と後述するボンディン
グワイヤ31を含む大部分を、エポキシ樹脂等の熱硬化
性樹脂による封止樹脂33で封止している。
【0004】回路基板25は、ビスマレイミド−トリア
ジン樹脂からなる樹脂基板11の上面および下面に被覆
された厚さ約18μmの銅箔とその上に形成された銅メ
ッキ層とをエッチングすることによって、上面にダイパ
ターン17および接続電極19を形成し、裏面に共通配
線パターン10aおよび個別配線パターン10bからな
る配線パターンを形成している。
【0005】ダイパターン17は、樹脂基板11の上面
中央部に放射状に形成され、半導体チップ29を接着剤
27を用いて搭載し、半導体チップ29の電源グランド
となると共に、発熱を放散させる役割を兼ねている。接
着剤27には、フィラー(添加剤)に銀を使用したエポ
キシ系の導電性接着剤が使用される。導電性接着剤を使
用する理由は、半導体チップ29の裏面から接着剤27
とダイパターン17、後述する放熱用スルーホール1
5、共通配線パターン10a、パッド電極21、および
半田パンプ35を経由して、外部のアースと電気的な導
通を確保するためである。
【0006】接続電極19は、ダイパターン17を取り
囲むようにその外側に多数放射状に形成され、それぞれ
半導体チップ29の各電極とボンディングワイヤ31に
よって接続されている。そのボンディングワイヤ31に
は、電気的特性が良好で、且つ接続電極19との密着性
が良好な直径0.03mm前後の金線が用いられる。
【0007】回路基板25のダイパターン17が形成さ
れている領域には、放熱用スルーホール15が設けられ
ている。この放熱用スルーホール15は、内周面に銅メ
ッキが施されており、ダイパターン17と裏面の共通配
線パターン10aとを電気的に接続するとともに、半導
体チップ29が発生する熱を放散させる役目をなす。
【0008】また、この回路基板25の周縁に近い接続
電極19の外端部にも、内周面に銅メッキが施されたス
ルーホール13が設けられている。このスルーホール1
3によって、上面の各接続電極19と裏面の各個別配線
パターン10bとがそれぞれ電気的に接続される。
【0009】そして、図9に示すように、回路基板25
の裏面に形成されている共通配線パターン10aは、半
導体チップ29の裏面に対向する中央部に、アースをと
るための複数個の半田バンブ35の配設領域に亘る種々
のパターン形状(この例では正方形)に形成されてい
る。個別配線パターン10bは、その共通配線パターン
10aの周囲に多数形成されており、回路基板25の各
辺に沿って多数形成された各スルーホール13と各半田
バンプ35(共通配線パターン10a上の9個の半田バ
ンプを除く)とを個別に接続する。
【0010】共通配線パターン10aおよび各個別配線
パターン10bの半田バンプ35の取付位置には、それ
ぞれパッド電極21が形成され、そこに各半田バンプ3
5が整列して設けられている。この多数の半田バンプ3
5は、半導体チップ29の各電極に代わってPBGA4
の裏面から突出し、このPBGA4を実装するマザーボ
ードの電極パターンと電気的に接続する接続端子の役目
をなす。この半田バンプ35には、錫と鉛の比率が約
6:4の組成の半田が用いられる。
【0011】なお、回路基板25の封止樹脂33に覆わ
れた部分と裏面の各パッド電極21を形成する部分を除
く全面を、変性エポキシ樹脂を用いた保護用レジスト2
3によって被覆している。但し、図9は裏面の保護用レ
ジスト23を除去して示している。
【0012】
【発明が解決しようとする課題】このような構成を有す
るPBGAは、表面実装可能で半田バンプのピッチを微
細化せずに多ピンに対応でき、一括加熱により実装でき
るため、歩留まりが高いという利点があるが、その構造
に次のような問題があった。
【0013】一般にPBGAは、程度の差はあるもの
の、保管中に図8に示した回路基板25および封止樹脂
33より周囲の大気に含まれる湿気を吸収する。したが
って、その吸湿したPBGA4を、マザーボード基板に
実装するために加熱炉で加熱すると、吸湿した水分が気
化膨張して応力が発生する。この応力により、図10に
示すように、ダイパターン17と接着剤27との界面で
剥離が発生し、隙間28ができる。
【0014】この剥離が生じる理由についてさらに詳細
に説明する。PBGA4の吸湿は、封止樹脂33に被覆
されている回路基板25の上面よりも半田バンプ35側
の裏面から吸収する量が多く、特に、半導体チップ29
の裏面より小さい共通配線パターン10aの周囲から吸
湿する量が多い。そして、その吸湿した水分は、保護用
レジスト23とスルーホール15を経由して、ダイパタ
ーン17の近傍に溜まりやすい。
【0015】一方、ダイパターン17は、搭載する半導
体チップ29との導電性を良好にすとともに腐食を防止
するため、その表面に金メッキ処理が施されているが、
金は不活性金属であり、接着剤27の主成分であるエポ
キシ樹脂との密着力が弱いという欠点がある。このた
め、半導体チップ29を接着剤27によってダイパター
ン17に接着しても、密着力が弱いだけに剥離しやす
い。
【0016】したがって、ダイパターン17の近傍に溜
った水分が加熱炉で加熱されて気化膨張し、応力が発生
すると、ダイパターン17と接着剤27との界面におい
てその影響が顕著に現れ、剥離が発生しやすい。この剥
離によって、図10に破線A,Bで囲んで示すように、
ボンディングワイヤ31の切断や接続電極からの剥離が
発生することがあり、半導体装置の信頼性が損なわれる
という問題があった。
【0017】この発明は、PBGA型の半導体装置にお
ける上述した問題を解決するためになされたものであ
り、半導体装置をマザーボードに実装する際の加熱によ
って、半導体チップがダイパターンから剥離して、ボン
ディングワイヤが切断したり接続電極から剥離したりす
ることがないようにして、半導体装置の信頼性を高める
ことを目的とする。
【0018】
【課題を解決するための手段】この発明は、回路基板に
半導体チップを接着剤を用いて搭載して樹脂封止してな
る半導体装置において、上記の目的を達成するため、次
のように構成したものである。
【0019】上記回路基板の一方の面に、半導体チップ
を接着剤を用いて搭載するためのダイパターンと、半導
体チップの各電極とそれぞれボンディングワイヤによっ
て接続される多数の接続電極とを有するとともに、他方
の面に、ダイパターン又は接続電極とスルーホールを通
して電気的に接続された配線パターンと、その配線パタ
ーン上に設けられた多数のパッド電極と、その各パッド
電極を介して配線パターンと電気的に接続される多数の
半田バンプとを有する。
【0020】そして、上記回路基板の他方の面の配線パ
ターンの半導体チップと対向する部分を、該半導体チッ
プの全周に亘ってその外形寸法よりも大きい所定範囲内
のほぼ全面に形成する。
【0021】このような構成にすることにより、この半
導体装置においては、湿気が半導体基板の裏面側から内
部に浸透しようとしたときに、回路基板の裏面の半導体
チップの全周に亘ってその外形寸法よりも大きい範囲内
のほぼ全面に形成された配線パターンによって、半導体
チップの周囲からの浸透が効果的に阻止される。そのた
め、ダイパターンの近傍に水分が溜るのを大幅に抑制す
ることができ、加熱による水分の気化膨張による応力の
発生も大幅に低減し、半導体チップとダイパターンとの
剥離を防止することができる。
【0022】また、上記配線パターンの前記半導体チッ
プの裏面と対向する部分を、僅かな間隙によって互いに
電気的に絶縁された複数の部分に分割して形成してもよ
い。それによって、電源アース用の共通配線パターンだ
けでなく、他の信号用の配線パターンも、回路基板の裏
面側の半導体チップの裏面と対向する部分に形成するこ
とができ、且つダイパターン近傍への吸湿を効果的に抑
制することができる。
【0023】
【発明の実施の形態】以下、この発明による半導体装置
の実施の形態を図面を用いて説明する。図1はこの発明
による半導体装置の一実施形態を示すプラスチック・ボ
ールグリッドアレイ(PBGA)の図2のA−A線に沿
う断面図、図2はその平面図、図3はその裏面図であ
る。これらの図において、図8及び図9と対応する部分
には同一の符号を付している。まず、これらの図を用い
てこの発明による半導体装置の一実施形態であるPBG
Aの構造について説明する。
【0024】このPBGA1は、回路基板25の半導体
チップ29を搭載する面(上面)に形成されたダイパタ
ーン17上に半導体チップ29を導電性の接着剤27に
より固定するとともに、回路基板25の裏面に多数の半
田バンプ35を設け、上面の半導体チップ29とボンデ
ィングワイヤ31を含む大部分を封止樹脂33で封止し
てなるものである。封止樹脂としてはエポキシ樹脂等の
熱硬化性樹脂を使用する。なお、図2では図示の都合
上、この封止樹脂33自体の図示を省略し、その封止領
域を破線Cで示している。
【0025】回路基板25は、樹脂基板11の上下両面
に、それぞれ被覆された厚さ約18μmの銅箔とその上
に形成された銅メッキ層とをエッチングすることによっ
て、上面にダイパターン17および接続電極19を形成
し、裏面に共通配線パターン10cと個別配線パターン
10bからなる配線パターンを形成している。
【0026】この樹脂基板11は、平面視矩形状で板厚
が約0.2mmから0.4mmの板材であって、その材
質にはビスマレイミド―トリアジン樹脂、例えば、CC
L−H832(三菱瓦斯化学株式会社製の商品名)のガ
ラス布基材銅張積層板が用いられる。
【0027】ダイパターン17は、樹脂基板11の上面
中央部において、十字とX字を組み合わせた形状の放射
状に形成されている。これは、半導体チップ29を接着
剤27を用いて搭載するために形成したパターンであっ
て、半導体チップ29の電源グランドとしての機能と、
半導体チップ29で発生する熱をスルーホール15を介
して放散させる機能とを有している。
【0028】接続電極19は、ダイパターン17を取り
囲むように、回路基板25の各辺の周縁部付近から内側
に向かう方向に多数(図2では各辺に沿って10個ず
つ)平行に形成されている。その各々は、図2に示すよ
うに、内側に形成した正方形の接続端子部19aと外側
に形成した円形のスルーホール形成部19cとを帯状部
19bで接続した形状を呈しており、半導体チップ29
の図示しない各電極と各接続電極19の接続端子部19
aとが、図1に示すボンディングワイヤ31によって接
続されている(図2では、図示の都合上ボンディングワ
イヤ31を省略している)。
【0029】そして、ダイパターン17と、各接続電極
19の表面には、金メッキ処理による金メッキ層49が
形成されている。この金メッキ層49は、それぞれ形成
される表面の腐食を防止するとともに、半導体チップ2
9との電気的な接続状態を良好にするために形成され
る。ところが、金は不活性金属であって、半導体チップ
29の接着に用いる接着剤27の主成分であるエポキシ
樹脂との接着力が非常に小さい。そこで、ダイパターン
17の形状を図2に示したような形状にすることによっ
て、樹脂基板11の露出部分11aを設け、半導体チッ
プ29の裏面に接着する接着剤27と樹脂基板11との
接着強度を高めている。
【0030】回路基板25において、ダイパターン17
の形成されている部分の略中央部に放熱用のスルーホー
ル15が四個設けられている。各スルーホール15は、
直径0.3mm程度の大きさを有し、回路基板25の上
面と裏面とに連通して形成され、銅メッキ処理により内
周面にダイパターン17と連続する銅メッキ層45が形
成されている。この銅メッキ層45によって、樹脂基板
11の上面のダイパターン17を裏面の共通配線パター
ン10cに電気的に接続している。
【0031】なお、各スルーホール15は、半導体チッ
プ29が発生する熱を放散させる機能も有しているた
め、半導体チップ29を搭載するダイパターン17の形
成されている部分に設けられている。
【0032】また、各接続電極19のスルーホール形成
部19cが形成されている部分にもそれぞれスルーホー
ル13が設けられている。このスルーホール13も、直
径0.3mm前後の大きさを有し、その内周面にスルー
ホール15同様に銅メッキ層45が形成されている。こ
の銅メッキ層45によって、樹脂基板11の上面の各接
続電極19を裏面の各個別配線パターン10bに接続し
ている。
【0033】接着剤27には、添加剤に銀を使用したエ
ポキシ系の導電性接着剤が使用されている。この接着剤
27を用いて、半導体チップ29を接着したときの層厚
は60μm前後である。この接着剤27に導電性接着剤
を使用する理由は、半導体チップ29の裏面から接着剤
27と、ダイパターン17、スルーホール15、および
後述するパッド電極21および半田バンプ35とを経由
して、外部のアースに電気的に接続するためである。
【0034】そして、この回路基板25の裏面に形成さ
れている配線パターンは、図3に示すように、中央部に
形成された共通配線パターン10cと、その周囲に線状
に多数形成された個別配線パターン10bとからなって
いる。
【0035】共通配線パターン10cは、半導体チップ
29を回路基板25に搭載したときに、その半導体チッ
プ29と対向する部分に正方形もしくは矩形に形成さ
れ、半導体チップ29の全周に亘ってその外形寸法より
も大きい所定範囲内の全面に形成されている。したがっ
て、この共通配線パターン10cの外周部は、半導体チ
ップ29の外周に対応する位置より外側まで延びてい
る。この共通配線パターン10cは、その領域に配置さ
れる各半田バンプ35(図3では9個)を共通する外部
のアースに接続するためと、放熱および外部から半導体
チップ29の周辺部に侵入する湿気を遮断する役目を兼
ねている。
【0036】各個別配線パターン10bは、その一端部
がそれぞれスルーホール13に接続され、他端部がパッ
ド電極21を介して各半田バンプ35に接続されること
によって、樹脂基板11の上面の各接続電極19と裏面
の各半田バンプ35(共通配線パターン10c内のもの
を除く)とを1対1に接続している。
【0037】各パッド電極21は、各個別配線パターン
10bおよび共通配線パターン10c上の各半田バンプ
35が設けられる部分に設けられた薄膜状の電極であっ
て、下層側から厚さ約12〜22μmの銅メッキ、厚さ
約5〜15μmニッケルメッキ、および厚さ約0.3〜
0.7μmの金メッキを順次施してなる3層構造で形成
されている(その詳細は後述する)。このパッド電極2
1を形成することによって、そこに設けられる半田バン
プ35と配線パターン10b又は10cとの電気的な接
続を確実にする。
【0038】そして、各半田バンプ35は、半導体チッ
プ29の各電極に代わってPBGA1の裏面から外側に
突出する接続端子としての機能を有している。すなわ
ち、半導体チップ29の各電極を、PBGA1を実装す
るマザーボードの電極パターンに対して、ボンディング
ワイヤ31、接続電極19、スルーホール13およびパ
ッド電極21を通じて接続し、両者における信号の入出
力を確保する接続端子となるものである。
【0039】このPBGA1が図示しないマザーボード
に実装されると、各半田バンプ35によってPBGA1
とマザーボードとが電気的に接続される。なお、半田バ
ンプ35には、すずと鉛の混合比率が約6:4となる組
成の半田を用いる。
【0040】この回路基板25は、その上面のダイパタ
ーン17および接続電極19に内側部分と、裏面の各半
田バンプ35を除く部分を保護用レジスト23によって
被覆する。ただし、図示の都合上、図2および図3で
は、その保護用レジスト23を省略して示している。な
お、保護用レジスト23としては、液状の変性エポキシ
樹脂、例えば、PSR−4000(太陽インキ製造株式
会社の商品名)のアルカリ現像型ソルダーレジストを用
いることができる。
【0041】また、回路基板25の上面において、半導
体チップ29の各電極と各接続電極19の接続端子部1
9aとは、ボンディングワイヤ31で各々電気的に接続
されている。このボンディングワイヤ31には、直径
0.03mm前後の金線が用いられる。これは、金が展
延性が大きい上に断線しにくく、不活性で安定している
ために、腐食したり大気中で酸化することもなく、容易
に真球を形成できるため生産性に優れているからであ
る。
【0042】なお、半導体チップ29およびボンディン
グワイヤ31を封止樹脂33で樹脂封止するのは、両者
の遮蔽と保護のためであるが、この封止樹脂33には、
熱硬化性樹脂のエポキシ樹脂を用いている。
【0043】以上のようにして、ダイパターン17がス
ルーホール15、共通配線パターン10cおよびパッド
電極21を介して中央部の9個の半田バンプ35に共通
に接続され、また、各接続電極19がスルーホール1
3、個別配線パターン10bおよびパッド電極21を介
して他の各半田バンプ35に個別に接続されている。そ
して、半導体チップ29は、各電極がボンディングワイ
ヤ31によって接続電極19に接続されているため、接
続電極19を経て各半田バンプ35に接続されることに
なる。
【0044】この実施形態のPBGA1は、以上のよう
に構成したことにより、裏面に形成した共通配線パター
ン10cによって、次のような作用効果がもたらされ
る。
【0045】すなわち、この共通配線パターン10c
が、回路基板25の裏面の半導体チップ29と対向する
部分に、その半導体チップの全周に亘ってその外形寸法
よりも大きい正方形又は矩形領域の範囲内の全面に形成
されているので、大気中に含まれる湿気が回路基板25
の裏面側から浸透しようとしたときに、特に問題となる
ダイパターン17が形成されている半導体チップ29の
裏面および外周部付近では、その浸透が銅箔および銅メ
ッキ層からなる共通配線パターン10cによって効果的
に阻止される。
【0046】そのため、ダイパターン17が形成されて
いる領域における水分の蓄積を大幅に抑制することがで
きる。したがって、このPBGA1をマザーボードに実
装する際に加熱しても、その水分の気化膨張により半導
体チップ29がダイパターン17から剥離したり、ボン
ディングワイヤ31が切断したり接続電極19から剥離
するようなことが生じなくなり、半導体装置の信頼性を
高めることができる。
【0047】次に、この実施形態のPBGA1の製造方
法を説明するが、まずその回路基板の製造方法を図4か
ら図6を用いて説明する。なお、図4〜図6は、回路基
板25の各製造工程における要部を破断して示す断面図
である。回路基板25を製造するには、まず樹脂基板1
1を用意する。この実施形態に使用する樹脂基板11
は、正方形で板厚が0.2mmから0.4mmのビスマ
レイミド−トリアジン樹脂からなり、上下両面に厚さ約
18μmの銅箔が張り付けられている。
【0048】その樹脂基板11の中央部と周辺部付近の
所定の位置に切削ドリルを用いて、孔開け加工を施し、
4個の放熱用スルーホール15と40個のスルーホール
13とを形成する。なお、図4から図6では、この放熱
用スルーホール15とスルーホール13を1個ずつ示し
ている。
【0049】続いて、この各スルーホール15,13の
内壁面を含む樹脂基板11の表面を洗浄した後に、樹脂
基板11の全表面に無電解銅メッキおよび電解銅メッキ
処理を施し、図4に示すように、厚さ約12〜22μm
の銅メッキ層45を形成する。この銅メッキ層45は、
図4に示すように、樹脂基板11の上下面の銅箔44の
全面からスルーホール15,13の内壁面にも連続して
形成される。
【0050】次いで、この銅メッキ層45を形成した樹
脂基板11の上下両面に感光性ドライフィルム(図示せ
ず)を張り付け、所要のフォトマスクを用いて露光及び
現像処理を行ない、エッチングレジスト膜を形成する。
その後、一般的なエッチング液である塩化第二銅を樹脂
基板11の上面および裏面に吹き付けることによって、
エッチングレジスト膜に被覆されていない露出部分の銅
メッキ層45を銅箔44とともに除去する。
【0051】この工程を経ることにより、銅メッキ層4
5の残った部分が、樹脂基板11の上面側においては、
図2に示したダイパターン17および各接続電極19と
なり、下面側においては、共通配線パターン10cおよ
び個別配線パターン10bとなる。また、こうして形成
されるダイパターン17と共通配線パターン10cがス
ルーホール15の内壁面に形成されている銅メッキ層4
5を介して互いに接続され、また、各接続電極19と各
個別配線パターン10bとがスルーホール13の内壁面
に形成されている銅メッキ層45を介して互いに接続さ
れる。
【0052】さらに続いて、このように各パターン及び
接続電極を形成した樹脂基板11の上下両面に、メッキ
レジストの積層処理(ラミネート)を施す。そして、所
要フォトマスクを用いて露光及び現像処理を行い、上面
のダイパターン17および接続電極19の接続端子側の
部分、裏面の共通配線パターン10cおよび各個別配線
パターン10bのパッド電極21となるべき部分のメッ
キレジストを除去して開口させ、図5に示すように保護
用レジスト23をパターン形成する。
【0053】そして、図6に示すように、樹脂基板11
の上面側および裏面側の保護用レジスト23によって被
覆されない部分、すなわち、ダイパターン17上、接続
電極19の接続端子側の部分上、およびパッド電極21
となる部分上に、次のようにしてニッケルメッキ層47
と金メッキ層49を形成する。
【0054】すなわち、銅メッキ層45上に厚さ約5〜
15μmのニッケルメッキ層47を形成し、その表面に
厚さ約0.3μm〜0.7μmの金メッキ層49を形成
する。その金メッキ層49は、電気的な接続状態を良好
にするためのものであり、ニッケルメッキ層47は、金
メッキ層49と銅メッキ層45との化学的な変化に伴う
性質の劣化を回避するために形成するものである。
【0055】このようにして回路基板25を作成した
後、そのダイパターン17を形成した領域に導電性の接
着剤27を塗布し、その上に半導体チップ29を載置し
て、接着剤27が完全に硬化するまで乾燥させる。これ
によって、半導体チップ29が回路基板25上に固定さ
れる。
【0056】次に、半導体チップ29の各電極と、回路
基板25上に設けられた各接続電極19とをそれぞれボ
ンディングワイヤ31で接続する。この工程では、ボー
ルボンディング法を採用する。すなわち、各ボンディン
グワイヤ31の先端に放電処理を施すことによって予め
ボールを形成し、そのボールを圧しつぶすことによっ
て、一端を半導体チップ29の電極に圧着し、他端を接
続電極19の接続端子部19a(図2参照)の表面の金
メッキ層49に圧着して、半導体チップ29と回路基板
25とが電気的に接続される。
【0057】そして、半導体チップ29およびボンディ
ングワイヤ31を封止樹脂33で次のようにして封止す
る。すなわち、封止樹脂を型の中に挿入し、加熱しなが
らプランジャで加圧することにより、溶融した封止樹脂
をランナを通して型の所要部に供給して形成されるトラ
ンスファモールドで行う。
【0058】続いて、回路基板25の裏面に次のように
して半田バンプ35を設ける。まず、回路基板25の裏
面における各パッド電極21に、半田の付着性を良くす
るためにフラックス液を塗布し、その各パッド電極21
上に直径が0.6〜0.8mmの半田ボールを供給す
る。
【0059】その後、加熱炉で、約220〜230℃の
温度で加熱することにより、各半田ボールがそれぞれパ
ッド電極21上に接合して半田バンプ35が設けられ
る。なお、この過程で用いるフラックス液は、ロジン系
の材料であり、また、半田ボールには、すずと鉛の混合
比率が約6:4の組成の半田を使用する。最後に、アル
コール系の洗浄液を用いて回路基板25の裏面を洗浄
し、裏面に残ったフラックス液を除去すると、PBGA
1が完成する。
【0060】次に、この発明による半導体装置の他の実
施形態として、図7に示すPBGAについて説明する。
図7はそのPBGA2の図3と同様な裏面図であり、図
3と同じ部分には同一の符号を付している。このPBG
A2は、前述のPBGA1と比較して、その半導体チッ
プと対向する部分の配線パターンの構成が相違するだけ
で、その他の構成はPBGA1と同じであるので、その
説明は省略する。
【0061】このPBGA2の回路基板25の裏面中央
部の半導体チップ29と対向する部分の配線パターン
は、中心部の1個の半田ボール35と4個の放熱用スル
ーホール15を含む正方形のパターン10eと、その回
りを囲むようにそれぞれ2個ずつの半田ボール35を設
ける略長方形の4つのパターン10dに分割されてい
る。各パターン10d,10eの相互間は、僅かな間隙
によって互いに電気的に絶縁されており、全てアース電
極となるだけでなく、個々に異なる電圧あるいは信号の
伝達を行うことが可能である。
【0062】この配線パターン10d,10eも、その
全体として、回路基板25の裏面の半導体半導体チップ
の全周に亘る外形寸法よりも大きい所定範囲内のほぼ全
面に形成されている。
【0063】したがって、このPBGA2もPBGA1
と同様に、回路基板25の裏面側から半導体チップ29
の裏面及び周辺部に湿気が浸透するのを効果的に阻止す
ることができるので、ダイパターン17の近傍に水分が
溜るを防止でき、実装時に加熱しても、半導体チップ2
9がダイパターン17から剥離したり、ボンディングワ
イヤ31が切断したりすることがなくなり、信頼性の高
い半導体装置となる。
【0064】なお、このPBGA2の半導体チップ29
と対向する部分の配線パターン10d,10eは、前述
のPBGA1の共通配線パターン10cと相違し、各パ
ターン10d,10eの相互間に僅かな隙間があるた
め、半導体チップ29の裏面への湿気の侵入は若干生じ
る。しかし、その周辺部からの湿気の侵入は略確実に防
ぐことができる。
【0065】
【発明の効果】以上説明したように、この発明による半
導体装置は、回路基板の裏面に形成される配線パターン
の半導体チップの裏面と対向する部分が、半導体チップ
の全周に亘ってその外形寸法よりも大きい所定範囲内の
ほぼ全面に形成されているので、回路基板の裏面の半導
体チップの裏面に対応する部分及びその周囲からの湿気
の浸透を、その配線パターンによって効果的に阻止する
ことができる。したがって、ダイパターン付近に吸湿に
よる水分が蓄積して、実装の際の加熱によりその水分が
気化膨張し、その応力により半導体チップがダイパター
ンから剥離したり、ボンディングワイヤが断線するよう
なことが殆ど発生しなくなり、半導体装置の信頼性を高
めることができる。
【図面の簡単な説明】
【図1】この発明による半導体装置の一実施形態を示す
図2のA−A線に沿う断面図である。
【図2】同じくその半導体装置の平面図である。
【図3】同じくその半導体装置の裏面図である。
【図4】図1から図3に示した半導体装置の回路基板を
製造する始めの工程を回路基板の要部を破断して示す断
面図である。
【図5】図4の次の工程を示す同様な断面図である。
【図6】図5の次の工程を示す同様な断面図である。
【図7】この発明による半導体装置の他の実施形態を示
す図3と同様な裏面図である。
【図8】従来の半導体装置の例を示す図1と同様な断面
図である。
【図9】同じくその半導体装置の裏面図である。
【図10】同じくその半導体装置における問題点を説明
するための図8と同様な断面図である。
【符号の説明】
1,2:PBGA(半導体装置) 10b:個別配線パターン 10c:共通配線パターン 10d,10e:配線パターン 11:樹脂基板 13:スルーホール 15:放熱用スルーホール 17:ダイパターン 19:接続電極 21:パッド電極 23:保護用レジスト 25:回路基板 27:接着剤 29:半導体チップ 31:ボンディングワイヤ 33:封止樹脂 35:半田バンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 回路基板に半導体チップを接着剤を用い
    て搭載して樹脂封止してなる半導体装置であって、 前記回路基板は、その一方の面に、前記半導体チップを
    接着剤を用いて搭載するためのダイパターンと、前記半
    導体チップの各電極とそれぞれボンディングワイヤによ
    って接続される多数の接続電極とを有し、 他方の面に、前記ダイパターン又は接続電極とスルーホ
    ールを通して電気的に接続された配線パターンと、該配
    線パターン上に設けられた多数のパッド電極と、その各
    パッド電極を介して前記配線パターンと電気的に接続さ
    れる多数の半田バンプとを有し、 前記回路基板の他方の面の配線パターンの前記半導体チ
    ップと対向する部分が、該半導体チップの全周に亘って
    その外形寸法よりも大きい所定範囲内のほぼ全面に形成
    されていることを特徴とする半導体装置。
  2. 【請求項2】 前記配線パターンの前記半導体チップと
    対向する部分が、僅かな間隙によって互いに電気的に絶
    縁された複数の部分に分割されている請求項1記載の半
    導体装置。
JP11155704A 1998-06-25 1999-06-02 半導体装置 Pending JP2000082760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11155704A JP2000082760A (ja) 1998-06-25 1999-06-02 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17851398 1998-06-25
JP10-178513 1998-06-25
JP11155704A JP2000082760A (ja) 1998-06-25 1999-06-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2000082760A true JP2000082760A (ja) 2000-03-21
JP2000082760A5 JP2000082760A5 (ja) 2006-03-09

Family

ID=26483632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11155704A Pending JP2000082760A (ja) 1998-06-25 1999-06-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2000082760A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386634B1 (ko) * 2000-12-29 2003-06-02 앰코 테크놀로지 코리아 주식회사 비지에이 패키지용 기판의 습기 배출공 형성방법
JP2006524904A (ja) * 2003-02-10 2006-11-02 スカイワークス ソリューションズ,インコーポレイテッド インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ
JP2009100398A (ja) * 2007-10-19 2009-05-07 Epson Toyocom Corp 圧電デバイス
JP2011044747A (ja) * 2010-11-29 2011-03-03 Renesas Electronics Corp 半導体装置の製造方法
JP2012124537A (ja) * 2012-03-26 2012-06-28 Renesas Electronics Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386634B1 (ko) * 2000-12-29 2003-06-02 앰코 테크놀로지 코리아 주식회사 비지에이 패키지용 기판의 습기 배출공 형성방법
JP2006524904A (ja) * 2003-02-10 2006-11-02 スカイワークス ソリューションズ,インコーポレイテッド インダクタンスが減少し、ダイ接着剤の流出が減少した半導体ダイパッケージ
JP2009100398A (ja) * 2007-10-19 2009-05-07 Epson Toyocom Corp 圧電デバイス
JP2011044747A (ja) * 2010-11-29 2011-03-03 Renesas Electronics Corp 半導体装置の製造方法
JP2012124537A (ja) * 2012-03-26 2012-06-28 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
CN1063579C (zh) 半导体装置
US5866942A (en) Metal base package for a semiconductor device
JP3356921B2 (ja) 半導体装置およびその製造方法
KR100300922B1 (ko) 반도체장치
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
JPH07283336A (ja) チップキャリア
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
CN107210267B (zh) 半导体器件
JP3524441B2 (ja) 配線形成方法
JPH0883865A (ja) 樹脂封止型半導体装置
JP2000082760A (ja) 半導体装置
US10356911B2 (en) Electronic device module and method of manufacturing the same
JPH104151A (ja) 半導体装置およびその製造方法
JP3520764B2 (ja) 半導体装置およびその製造方法
JP3938017B2 (ja) 電子装置
JP3768653B2 (ja) 半導体装置
JP3417292B2 (ja) 半導体装置
JPH11154717A (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3578009B2 (ja) テープキャリア及びその製造方法
JP2000223613A (ja) 半導体装置
JP4371238B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023