JP3471685B2 - 半導体基材及びその製造方法 - Google Patents
半導体基材及びその製造方法Info
- Publication number
- JP3471685B2 JP3471685B2 JP33559199A JP33559199A JP3471685B2 JP 3471685 B2 JP3471685 B2 JP 3471685B2 JP 33559199 A JP33559199 A JP 33559199A JP 33559199 A JP33559199 A JP 33559199A JP 3471685 B2 JP3471685 B2 JP 3471685B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- crystal
- growth
- uneven surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、半導体基材及びそ
の作製方法に関し、特に転位欠陥が生じ易い半導体材料
を用いる場合に有用な構造及び方法に関するものであ
る。
の作製方法に関し、特に転位欠陥が生じ易い半導体材料
を用いる場合に有用な構造及び方法に関するものであ
る。
【０００２】
【従来の技術】ＧａＮ系材料を結晶成長する場合、Ｇａ
Ｎ系材料は格子整合する基板がないためにサファイア、
ＳｉＣ、スピネル、最近ではＳｉなどの格子整合しない
基板を用いている。しかしながら、格子整合しないこと
に起因し作製したＧａＮの膜中には１０１０個／ｃｍ２
もの転位が存在している。近年高輝度の発光ダイオー
ド、半導体レーザーなどが実現されているが、特性向上
を図るためには転位密度の低減が望まれている。
Ｎ系材料は格子整合する基板がないためにサファイア、
ＳｉＣ、スピネル、最近ではＳｉなどの格子整合しない
基板を用いている。しかしながら、格子整合しないこと
に起因し作製したＧａＮの膜中には１０１０個／ｃｍ２
もの転位が存在している。近年高輝度の発光ダイオー
ド、半導体レーザーなどが実現されているが、特性向上
を図るためには転位密度の低減が望まれている。
【０００３】
【発明が解決しようとする課題】この転位密度低減を図
る方法としては、例えばＧａＮ系半導体結晶等を、サフ
ァイア基板上にバッファ層、ＧａＮ層を成長しこれを下
地基板とし、前記基板上に部分的なマスクを設けて選択
成長する事でラテラル方向の結晶成長を行わせ、転位密
度を低減した高品質な結晶を得る方法が提案されている
（例えば特開平１０−３１２９７１号公報）。
る方法としては、例えばＧａＮ系半導体結晶等を、サフ
ァイア基板上にバッファ層、ＧａＮ層を成長しこれを下
地基板とし、前記基板上に部分的なマスクを設けて選択
成長する事でラテラル方向の結晶成長を行わせ、転位密
度を低減した高品質な結晶を得る方法が提案されている
（例えば特開平１０−３１２９７１号公報）。
【０００４】しかしながら上記の方法によれば、マスク
層上にラテラル方向成長された部分において、ラテラル
成長方向にc軸が微小量ながら傾斜するといった問題が
生じ、これにより結晶品質が低下するという新たな問題
が有ることが判明した（ＭＲＳ１９９８ Fall、Meeting
予稿集Ｇ３・１）。これは、Ｘ線ロッキングカーブ測
定（ＸＲＣ）の入射方位依存性を測定（¢スキャン）す
ることでも確認できる。即ち、ラテラル成長方向からの
入射Ｘ線によるＸ線ロッキングカーブの半値全幅（ＦＷ
ＨＭ）は、マスク層のストライプ方向からのＸ線による
ＦＷＨＭ値より大きくなっており、Ｃ軸の微小傾斜（チ
ルティング）に方位依存性がある事を示している。この
事は、マスク上のラテラル成長の合体部分に新たな欠陥
を多数誘起する可能性を示唆している。
層上にラテラル方向成長された部分において、ラテラル
成長方向にc軸が微小量ながら傾斜するといった問題が
生じ、これにより結晶品質が低下するという新たな問題
が有ることが判明した（ＭＲＳ１９９８ Fall、Meeting
予稿集Ｇ３・１）。これは、Ｘ線ロッキングカーブ測
定（ＸＲＣ）の入射方位依存性を測定（¢スキャン）す
ることでも確認できる。即ち、ラテラル成長方向からの
入射Ｘ線によるＸ線ロッキングカーブの半値全幅（ＦＷ
ＨＭ）は、マスク層のストライプ方向からのＸ線による
ＦＷＨＭ値より大きくなっており、Ｃ軸の微小傾斜（チ
ルティング）に方位依存性がある事を示している。この
事は、マスク上のラテラル成長の合体部分に新たな欠陥
を多数誘起する可能性を示唆している。
【０００５】また、マスク層材料として汎用されている
ものはＳｉＯ２なのであるが、その上に結晶成長層が積
重されるとＳｉ成分がこの結晶成長層中に移行するとい
う、いわゆるオートドーピング汚染の問題があることも
判明した。さらに、Ａｌを含む半導体材料、例えばＡｌ
ＧａＮをＳｉＯ２マスク層付き基板上に成長させた場
合、マスク層上にも結晶成長し、選択成長自体が効果的
に行えないという問題もあった。
ものはＳｉＯ２なのであるが、その上に結晶成長層が積
重されるとＳｉ成分がこの結晶成長層中に移行するとい
う、いわゆるオートドーピング汚染の問題があることも
判明した。さらに、Ａｌを含む半導体材料、例えばＡｌ
ＧａＮをＳｉＯ２マスク層付き基板上に成長させた場
合、マスク層上にも結晶成長し、選択成長自体が効果的
に行えないという問題もあった。
【０００６】このような問題を解消する試みとして、Ｓ
ｉＣのベース基板上にバッファ層及びＧａＮ層を設けた
基板に対して、ＳｉＣ層にまで至るストライプ溝加工を
施して凸部を形成し、この凸部の上方部に位置すること
になるＧａＮ層から結晶成長させる方法が提案されてい
る（MRS 1998 Fall Meeting予稿集G3．38）。この方
法によればＳｉＯ２マスク層無しで選択成長させる事も
出来、上述のＳｉＯ２マスクを用いることに起因する各
種の問題を解消することが可能となる。
ｉＣのベース基板上にバッファ層及びＧａＮ層を設けた
基板に対して、ＳｉＣ層にまで至るストライプ溝加工を
施して凸部を形成し、この凸部の上方部に位置すること
になるＧａＮ層から結晶成長させる方法が提案されてい
る（MRS 1998 Fall Meeting予稿集G3．38）。この方
法によればＳｉＯ２マスク層無しで選択成長させる事も
出来、上述のＳｉＯ２マスクを用いることに起因する各
種の問題を解消することが可能となる。
【０００７】上記方法は、ベース基板としてサファイア
基板を使用する事ができその方法も開示されている（例
えば、特開平１１−１９１６５９号公報）。しかしなが
ら上記方法では、サファイアベース基板上にバッファ層
材料ならびにＧａＮ系材料を結晶成長させ、一旦成長炉
から取り出し溝加工を施し、その後再び結晶成長を行う
というステップが必要となることから、製造プロセスが
複雑化するという新たな不都合が発生し、作業工程が多
くなりコストがかかるなどの問題を有していた。
基板を使用する事ができその方法も開示されている（例
えば、特開平１１−１９１６５９号公報）。しかしなが
ら上記方法では、サファイアベース基板上にバッファ層
材料ならびにＧａＮ系材料を結晶成長させ、一旦成長炉
から取り出し溝加工を施し、その後再び結晶成長を行う
というステップが必要となることから、製造プロセスが
複雑化するという新たな不都合が発生し、作業工程が多
くなりコストがかかるなどの問題を有していた。
【０００８】またＳｉ基板上にＧａＮ系材料を結晶成長
する試みもなされているが、ＧａＮ系結晶を成長すると
熱膨張係数差に起因した反りやクラックが発生し良質の
結晶成長を行えない問題があった。
する試みもなされているが、ＧａＮ系結晶を成長すると
熱膨張係数差に起因した反りやクラックが発生し良質の
結晶成長を行えない問題があった。
【０００９】従って本発明は上記問題に鑑み、マスク層
を用いる事に起因する種々の問題を回避し、かつ製造工
程の簡略化を図ることを目的としている。また従来困難
であったＡｌＧａＮの選択成長ができない問題を解決す
る事を目的としている。さらにＳｉ基板等を用いた場合
の反りやクラックの発生を押さえることを目的としてい
る。
を用いる事に起因する種々の問題を回避し、かつ製造工
程の簡略化を図ることを目的としている。また従来困難
であったＡｌＧａＮの選択成長ができない問題を解決す
る事を目的としている。さらにＳｉ基板等を用いた場合
の反りやクラックの発生を押さえることを目的としてい
る。
【００１０】
【課題を解決するための手段】本発明の半導体基材は、
基板と、該基板上に気相成長された半導体結晶とからな
る半導体基材であって、半導体結晶は、Ａｌ x Ｇａ 1-x-y
Ｉｎ y Ｎ（０≦ｘ≦１、０≦ｙ≦１）によって決定され
る半導体からなる結晶である。基板は、前記半導体結晶
層を成長させるためのベースとなる基板であって、サフ
ァイア（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３
Ｃ）、Ｓｉ、スピネル、ＺｎＯ、ＧａＡｓ、またはＮＧ
Ｏからなり、前記基板の結晶成長面は凹凸面とされ、前
記半導体結晶は、基板の凹凸面における凸部の上方部と
凹部の表面とから結晶が成長し、凹部に空洞を形成する
ことなく基板の凹凸面を覆っているものである。また
は、基板は、前記半導体結晶層を成長させるためのベー
スとなる基板であって、ＧａＮ、ＡｌＧａＮ、ＡｌＮを
除く材料からなり、前記基板の結晶成長面は凹凸面とさ
れ、前記半導体結晶は、基板の凹凸面における凸部の上
方部と凹部の表面とから結晶が成長し、凸部の上方部を
起点とし横方向に成長した膜と、凹部の表面から成長し
た膜とが互いにつながって、基板の凹凸面を覆っている
ものである。
基板と、該基板上に気相成長された半導体結晶とからな
る半導体基材であって、半導体結晶は、Ａｌ x Ｇａ 1-x-y
Ｉｎ y Ｎ（０≦ｘ≦１、０≦ｙ≦１）によって決定され
る半導体からなる結晶である。基板は、前記半導体結晶
層を成長させるためのベースとなる基板であって、サフ
ァイア（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３
Ｃ）、Ｓｉ、スピネル、ＺｎＯ、ＧａＡｓ、またはＮＧ
Ｏからなり、前記基板の結晶成長面は凹凸面とされ、前
記半導体結晶は、基板の凹凸面における凸部の上方部と
凹部の表面とから結晶が成長し、凹部に空洞を形成する
ことなく基板の凹凸面を覆っているものである。また
は、基板は、前記半導体結晶層を成長させるためのベー
スとなる基板であって、ＧａＮ、ＡｌＧａＮ、ＡｌＮを
除く材料からなり、前記基板の結晶成長面は凹凸面とさ
れ、前記半導体結晶は、基板の凹凸面における凸部の上
方部と凹部の表面とから結晶が成長し、凸部の上方部を
起点とし横方向に成長した膜と、凹部の表面から成長し
た膜とが互いにつながって、基板の凹凸面を覆っている
ものである。
【００１１】上記基板の結晶成長面の凸部を、平行なス
トライプ形状からなる凸部とすることが好ましい。さら
に、ストライプの長手方向が半導体結晶の＜１−１００
＞方向であるストライプとすることがより好ましい。
トライプ形状からなる凸部とすることが好ましい。さら
に、ストライプの長手方向が半導体結晶の＜１−１００
＞方向であるストライプとすることがより好ましい。
【００１２】本発明にかかるより具体的な半導体基材
は、基板と該基板上に気相成長された半導体結晶とから
なる半導体基材であって、前記基板の結晶成長面が凹凸
面とされ、前記半導体結晶は該凹凸面における凸部の上
方部から専ら結晶成長された半導体基材において、前記
凹凸面が成長された半導体結晶で覆われており、この半
導体結晶層と前記凹凸面における凹部との間には空洞部
が形成されていることを特徴とするものである。
は、基板と該基板上に気相成長された半導体結晶とから
なる半導体基材であって、前記基板の結晶成長面が凹凸
面とされ、前記半導体結晶は該凹凸面における凸部の上
方部から専ら結晶成長された半導体基材において、前記
凹凸面が成長された半導体結晶で覆われており、この半
導体結晶層と前記凹凸面における凹部との間には空洞部
が形成されていることを特徴とするものである。
【００１３】また、当該半導体基材を、基板の結晶成長
面を凹凸面とし、半導体結晶を、〔基板の凹凸面におけ
る凸部の上方部と凹部の表面から結晶が成長し、凸部の
上方部を起点とし横方向に成長した膜と、凹部の表面か
ら成長した膜とが互いにつながって、基板の凹凸面を覆
って形成された第一の半導体結晶〕と、この第一の半導
体結晶の表面を凹凸面とし、〔その凹凸面における凸部
の上方部と凹部の表面から結晶が成長し、凸部の上方部
を起点とし横方向に成長した膜と、凹部の表面から成長
した膜とが互いにつながって、基板の凹凸面を覆って形
成された第二の半導体結晶〕と、とからなる構成とする
こともできる。さらに、前記半導体基材における第二の
半導体結晶の表面を凹凸面とし、その上に同様に気相成
長法により形成された第３の半導体層乃至は同様の工程
を繰り返すことで多重的に形成された複数の半導体層を
具備させるようにしても良い。
面を凹凸面とし、半導体結晶を、〔基板の凹凸面におけ
る凸部の上方部と凹部の表面から結晶が成長し、凸部の
上方部を起点とし横方向に成長した膜と、凹部の表面か
ら成長した膜とが互いにつながって、基板の凹凸面を覆
って形成された第一の半導体結晶〕と、この第一の半導
体結晶の表面を凹凸面とし、〔その凹凸面における凸部
の上方部と凹部の表面から結晶が成長し、凸部の上方部
を起点とし横方向に成長した膜と、凹部の表面から成長
した膜とが互いにつながって、基板の凹凸面を覆って形
成された第二の半導体結晶〕と、とからなる構成とする
こともできる。さらに、前記半導体基材における第二の
半導体結晶の表面を凹凸面とし、その上に同様に気相成
長法により形成された第３の半導体層乃至は同様の工程
を繰り返すことで多重的に形成された複数の半導体層を
具備させるようにしても良い。
【００１４】本発明の半導体基材の製造方法は、上記の
基板上に上記の半導体結晶を気相成長させるにあたり、
予め基板表面に凹凸面加工を施し、次いで該基板に対し
て原料ガスを供給し、前記凹凸面における凸部の上方部
と凹部の表面とから結晶を成長させ、凸部の上方部を起
点とし横方向に成長させた膜と、凹部の表面から成長さ
せた膜とを互いにつなげて基板の凹凸面を覆う半導体結
晶、または、凸部の上方部と凹部の表面とから結晶を成
長させて凹部に空洞を形成することなく基板の凹凸面を
覆う半導体結晶とすることを特徴とする。
基板上に上記の半導体結晶を気相成長させるにあたり、
予め基板表面に凹凸面加工を施し、次いで該基板に対し
て原料ガスを供給し、前記凹凸面における凸部の上方部
と凹部の表面とから結晶を成長させ、凸部の上方部を起
点とし横方向に成長させた膜と、凹部の表面から成長さ
せた膜とを互いにつなげて基板の凹凸面を覆う半導体結
晶、または、凸部の上方部と凹部の表面とから結晶を成
長させて凹部に空洞を形成することなく基板の凹凸面を
覆う半導体結晶とすることを特徴とする。
【００１５】
【作用】本発明は、バッファ層等すら形成していない状
態の基板に対して凹凸面を設けることで、結晶成長当初
から実質的に低転位領域を形成可能なラテラル成長を起
こす素地面を予め提供しておく点に特徴を有する。即
ち、気相成長させた場合、成長初期には基板表面全体で
結晶成長が起こり得るが、やがて凸部の上方部での成長
が優位となり、この結果凹部に原材料が拡散しにくくな
り、ひいては凸部の上方部から専ら成長された層にて上
記の凹凸面が覆われるというものである。この凸部の成
長ではＣ軸と垂直方向のいわゆるラテラル成長が起き、
実質的に低転位領域の形成がマスク層レス（従来のよう
にマスク層を用いることなしに）で達成されることにな
る。そして成長が、基板直上に位置する層（例えばバッ
ファ層）の結晶成長から行い得ることになるので、その
後の成長工程を連続して行うことができるものである。
態の基板に対して凹凸面を設けることで、結晶成長当初
から実質的に低転位領域を形成可能なラテラル成長を起
こす素地面を予め提供しておく点に特徴を有する。即
ち、気相成長させた場合、成長初期には基板表面全体で
結晶成長が起こり得るが、やがて凸部の上方部での成長
が優位となり、この結果凹部に原材料が拡散しにくくな
り、ひいては凸部の上方部から専ら成長された層にて上
記の凹凸面が覆われるというものである。この凸部の成
長ではＣ軸と垂直方向のいわゆるラテラル成長が起き、
実質的に低転位領域の形成がマスク層レス（従来のよう
にマスク層を用いることなしに）で達成されることにな
る。そして成長が、基板直上に位置する層（例えばバッ
ファ層）の結晶成長から行い得ることになるので、その
後の成長工程を連続して行うことができるものである。
【００１６】
【発明の実施の態様】以下図面に基いて、本発明の実施
態様につき詳細に説明する。図１（ａ）乃至（ｃ）は本
発明に係る半導体基材の結晶成長状態を説明するための
断面図である。図において、１は基板であり、２は該基
板１上に気相成長された半導体結晶をそれぞれ示してい
る。基板１の結晶成長面には凸部１１及び凹部１２が形
成されており、前記凸部１１の上方部から専ら結晶成長
が行われるよう構成されている。
態様につき詳細に説明する。図１（ａ）乃至（ｃ）は本
発明に係る半導体基材の結晶成長状態を説明するための
断面図である。図において、１は基板であり、２は該基
板１上に気相成長された半導体結晶をそれぞれ示してい
る。基板１の結晶成長面には凸部１１及び凹部１２が形
成されており、前記凸部１１の上方部から専ら結晶成長
が行われるよう構成されている。
【００１７】本発明でいう基板とは、各種の半導体結晶
層を成長させるためのベースとなる基板であって、格子
整合のためのバッファ層等も未だ形成されていない状態
のものを言う。このような基板としては、サファイア
（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、
ＧａＮ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯな
どを用いることができるが、発明の目的に対応するなら
ばこのほかの材料を用いてもよい。またこれら基板から
ｏｆｆしたものを用いてもよい。
層を成長させるためのベースとなる基板であって、格子
整合のためのバッファ層等も未だ形成されていない状態
のものを言う。このような基板としては、サファイア
（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、
ＧａＮ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯな
どを用いることができるが、発明の目的に対応するなら
ばこのほかの材料を用いてもよい。またこれら基板から
ｏｆｆしたものを用いてもよい。
【００１８】基板1上に成長される半導体結晶としては
種々の半導体材料を用いることができ、Ａｌ x Ｇａ1-x-y
Ｉｎ y Ｎ（０≦ｘ≦１，０≦ｙ≦１）ではｘ、ｙの組成
比を変化させたＧａＮ、ＡｌＧａＮ、ＩｎＧａＮなどが
例示できる。
種々の半導体材料を用いることができ、Ａｌ x Ｇａ1-x-y
Ｉｎ y Ｎ（０≦ｘ≦１，０≦ｙ≦１）ではｘ、ｙの組成
比を変化させたＧａＮ、ＡｌＧａＮ、ＩｎＧａＮなどが
例示できる。
【００１９】中でも、ＡｌＧａＮ等のＡｌを含有する半
導体材料の場合、従来のマスク方式ではＳｉＯ２マスク
層上に成長するという問題があったが、本発明によると
マスクレス化によりかかる問題が解消されるため、従来
できなかったＡｌＧａＮのラテラル成長が可能となり低
転位で高品質な膜の成長が基板直上から可能となる。こ
のため紫外線発光素子等で問題となるＧａＮ層による光
吸収がなくなり応用上特に好適である。
導体材料の場合、従来のマスク方式ではＳｉＯ２マスク
層上に成長するという問題があったが、本発明によると
マスクレス化によりかかる問題が解消されるため、従来
できなかったＡｌＧａＮのラテラル成長が可能となり低
転位で高品質な膜の成長が基板直上から可能となる。こ
のため紫外線発光素子等で問題となるＧａＮ層による光
吸収がなくなり応用上特に好適である。
【００２０】基板1の結晶成長面に形成される凸部１１
は、その上方部から専ら結晶成長が行われるような形状
とすると有効である。「上方部から専ら結晶成長が行わ
れる」とは、凸部１１の頂点ないし頂面及びその近傍で
の結晶成長が優勢に行い得る状態をいい、成長初期には
凹部での成長が生じてもよいが最終的には凸部１１の結
晶成長が優勢となることを指す。つまり上方部を起点と
したラテラル成長により低転位領域が形成されれば、従
来のマスクを要するＥＬＯと同様の効果がある。これが
本発明ではマスクレスで成長可能である事が特徴であ
る。以下、この点についての説明を、図1〜図３に基づ
いて行う。
は、その上方部から専ら結晶成長が行われるような形状
とすると有効である。「上方部から専ら結晶成長が行わ
れる」とは、凸部１１の頂点ないし頂面及びその近傍で
の結晶成長が優勢に行い得る状態をいい、成長初期には
凹部での成長が生じてもよいが最終的には凸部１１の結
晶成長が優勢となることを指す。つまり上方部を起点と
したラテラル成長により低転位領域が形成されれば、従
来のマスクを要するＥＬＯと同様の効果がある。これが
本発明ではマスクレスで成長可能である事が特徴であ
る。以下、この点についての説明を、図1〜図３に基づ
いて行う。
【００２１】図１〜３は凸部１１をストライプ状に形成
したものの横断面図である。先ず、図１では、(ａ)図に
示すように溝幅Ｂに対し溝深さ（凸部高さ）ｈが深い基
板１を用いる場合を例示している。この場合原料ガスが
凹部１２及びその近傍に十分至らず、凸部１１の上方部
からしか結晶成長が起こらない。図１(ｂ)において、２
０はこの結晶成長開始時の結晶単位を示している。この
ような状況下、結晶成長が続くと凸部１１の上方部を起
点とし横方向に成長した膜がつながって、やがて図１
(ｃ)のように凹部に空洞部１３を残したまま、基板１の
凹凸面を覆うことになる。この場合、横方向に成長した
部分、つまり凹部１２上部には低転位領域が形成され、
作製した膜の高品質化が図れている。
したものの横断面図である。先ず、図１では、(ａ)図に
示すように溝幅Ｂに対し溝深さ（凸部高さ）ｈが深い基
板１を用いる場合を例示している。この場合原料ガスが
凹部１２及びその近傍に十分至らず、凸部１１の上方部
からしか結晶成長が起こらない。図１(ｂ)において、２
０はこの結晶成長開始時の結晶単位を示している。この
ような状況下、結晶成長が続くと凸部１１の上方部を起
点とし横方向に成長した膜がつながって、やがて図１
(ｃ)のように凹部に空洞部１３を残したまま、基板１の
凹凸面を覆うことになる。この場合、横方向に成長した
部分、つまり凹部１２上部には低転位領域が形成され、
作製した膜の高品質化が図れている。
【００２２】図２は、溝幅Ｂに対し溝深さ（凸部高さ）
ｈが浅い場合、もしくは凸部１１の幅Ａに対し溝幅Ｂが
広い基板１を用いる場合を例示している（図２(ａ)参
照）。この場合、原料ガスは凹部１２及びその近傍にま
で到達し得るため凹部１２での成長も生じる。また、凸
部１１の上方部からも結晶成長が生じ、図２(ｂ)に示す
ように、凸部１１の上方部と凹部１２表面に、それぞれ
結晶単位２０、２１が生成される状態となる。このよう
な状況下、結晶成長が続くと凸部１１の上方部を起点と
し横方向に成長した膜がつながって、やがて図２(ｃ)の
ように基板１の凹凸面を覆うことになる。この場合も凹
部１２上部には低転位領域が形成され、作製した膜の高
品質化が図れている。
ｈが浅い場合、もしくは凸部１１の幅Ａに対し溝幅Ｂが
広い基板１を用いる場合を例示している（図２(ａ)参
照）。この場合、原料ガスは凹部１２及びその近傍にま
で到達し得るため凹部１２での成長も生じる。また、凸
部１１の上方部からも結晶成長が生じ、図２(ｂ)に示す
ように、凸部１１の上方部と凹部１２表面に、それぞれ
結晶単位２０、２１が生成される状態となる。このよう
な状況下、結晶成長が続くと凸部１１の上方部を起点と
し横方向に成長した膜がつながって、やがて図２(ｃ)の
ように基板１の凹凸面を覆うことになる。この場合も凹
部１２上部には低転位領域が形成され、作製した膜の高
品質化が図れている。
【００２３】図３は、溝幅Ｂに対し溝深さ（凸部高さ）
ｈが非常に浅い場合、もしくは凸部１１の幅Ａに対し溝
幅Ｂが非常に広い基板１を用いる場合を例示している
（図３(ａ)参照）。この場合も原料ガスは凹部１２及び
その近傍にまで到達し得るため凹部１２での成長も生じ
る。また、凸部１１の上方部からも結晶成長が生じ、図
３(ｂ) に示すように、凸部１１の上方部と凹部１２表
面に、それぞれ結晶単位２０、２１が生成される状態と
なる。このような状況下、結晶成長が続くと上方部を起
点とし横方向に成長した膜及び凹部から成長した膜がつ
ながって、やがて図３(ｃ)のように基板１の凹凸面を覆
うことになる。この場合も凹部１２を起点とした部分に
は低転位領域は形成され難いが、凸部１１を起点とし横
方向成長した部分には低転位領域が形成され、作製した
膜全体でみるとの高品質化が図り得る。
ｈが非常に浅い場合、もしくは凸部１１の幅Ａに対し溝
幅Ｂが非常に広い基板１を用いる場合を例示している
（図３(ａ)参照）。この場合も原料ガスは凹部１２及び
その近傍にまで到達し得るため凹部１２での成長も生じ
る。また、凸部１１の上方部からも結晶成長が生じ、図
３(ｂ) に示すように、凸部１１の上方部と凹部１２表
面に、それぞれ結晶単位２０、２１が生成される状態と
なる。このような状況下、結晶成長が続くと上方部を起
点とし横方向に成長した膜及び凹部から成長した膜がつ
ながって、やがて図３(ｃ)のように基板１の凹凸面を覆
うことになる。この場合も凹部１２を起点とした部分に
は低転位領域は形成され難いが、凸部１１を起点とし横
方向成長した部分には低転位領域が形成され、作製した
膜全体でみるとの高品質化が図り得る。
【００２４】本発明にあっては、このような凸部１１で
あれば特に制限はなく各種の形状を採用することができ
る。具体的には、上述したような溝幅Ｂに対し溝深さ
（凸部高さ）ｈが深い場合、溝幅Ｂに対し溝深さ（凸部
高さ）ｈが浅い場合、さらに溝幅Ｂに対し溝深さ（凸部
高さ）ｈが非常に浅い場合、もしくは凸部１１の幅Ａに
対し溝幅Ｂが非常に広い場合など種々の組み合わせを行
う事ができる。特に溝幅Ｂに対し溝深さ（凸部高さ）ｈ
が深い場合、気相成長時に原料ガスが実質的に底部まで
拡散できないため原料が効率良く凸部１１上部の成長に
寄与する点で好ましい。また凸部１１の幅Ａに対し溝幅
Ｂが広い場合、横方向成長の領域が多くなり低転位領域
が広く形成される点で好ましい。
あれば特に制限はなく各種の形状を採用することができ
る。具体的には、上述したような溝幅Ｂに対し溝深さ
（凸部高さ）ｈが深い場合、溝幅Ｂに対し溝深さ（凸部
高さ）ｈが浅い場合、さらに溝幅Ｂに対し溝深さ（凸部
高さ）ｈが非常に浅い場合、もしくは凸部１１の幅Ａに
対し溝幅Ｂが非常に広い場合など種々の組み合わせを行
う事ができる。特に溝幅Ｂに対し溝深さ（凸部高さ）ｈ
が深い場合、気相成長時に原料ガスが実質的に底部まで
拡散できないため原料が効率良く凸部１１上部の成長に
寄与する点で好ましい。また凸部１１の幅Ａに対し溝幅
Ｂが広い場合、横方向成長の領域が多くなり低転位領域
が広く形成される点で好ましい。
【００２５】このような凹凸面の形成の態様としては、
島状の点在型の凸部、ストライプ型の凸条からなる凸
部、格子状の凸部、これらを形成する線が曲線である凸
部などが例示できる。これら凸部の態様の中でも、スト
ライプ型の凸条を設ける態様のものは、その作製工程を
簡略化できると共に、規則的なパターンが作製容易であ
る点で好ましい。ストライプの長手方向は任意であって
よいが、基板上に成長させる材料をＧａＮとしたとき、
ＧａＮ系材料の＜１１−２０＞方向や、＜１−１００＞
方向が好ましい。特に＜１−１００＞方向にした場合、
｛１−１０１｝面などの斜めファセットが形成され難い
ため横方向成長（ラテラル成長）が早くなる。この結果
凹凸面を覆うのが速くなる点で特に好ましい。
島状の点在型の凸部、ストライプ型の凸条からなる凸
部、格子状の凸部、これらを形成する線が曲線である凸
部などが例示できる。これら凸部の態様の中でも、スト
ライプ型の凸条を設ける態様のものは、その作製工程を
簡略化できると共に、規則的なパターンが作製容易であ
る点で好ましい。ストライプの長手方向は任意であって
よいが、基板上に成長させる材料をＧａＮとしたとき、
ＧａＮ系材料の＜１１−２０＞方向や、＜１−１００＞
方向が好ましい。特に＜１−１００＞方向にした場合、
｛１−１０１｝面などの斜めファセットが形成され難い
ため横方向成長（ラテラル成長）が早くなる。この結果
凹凸面を覆うのが速くなる点で特に好ましい。
【００２６】図1に示す実施例のように、空洞部１３を
残したまま基板１の凹凸面を埋め込み、続いてその上に
発光部を成長して発光素子を作製した場合、空洞部と半
導体界面の屈折率差が大きく取れる。この結果発光部下
方に向かった光がこの界面で反射される割合が増える。
例えばＬＥＤを、サファイア基板面を下側にしてダイボ
ンドを行った場合は、上方に取り出せる光量が増えるた
め好ましい。
残したまま基板１の凹凸面を埋め込み、続いてその上に
発光部を成長して発光素子を作製した場合、空洞部と半
導体界面の屈折率差が大きく取れる。この結果発光部下
方に向かった光がこの界面で反射される割合が増える。
例えばＬＥＤを、サファイア基板面を下側にしてダイボ
ンドを行った場合は、上方に取り出せる光量が増えるた
め好ましい。
【００２７】また空洞部１３を残したまま埋め込む事
は、基板１とその上に成長する半導体層との接触面積を
小さくできるという事であるため、半導体中に格子定数
差や熱膨張係数差に起因する歪を低減できる面で好まし
い。この歪の低減は、サファイア上にＧａＮ系材料を厚
く成長した時に発生する反りを低減させる効果がある。
特に従来法ではＳｉ基板上にＧａＮ系材料を結晶成長す
る際に熱膨張係数差に起因した反りやクラックが発生し
良質の結晶成長を行えない問題があったが、本発明によ
る歪低減によりこの問題を解消できる。
は、基板１とその上に成長する半導体層との接触面積を
小さくできるという事であるため、半導体中に格子定数
差や熱膨張係数差に起因する歪を低減できる面で好まし
い。この歪の低減は、サファイア上にＧａＮ系材料を厚
く成長した時に発生する反りを低減させる効果がある。
特に従来法ではＳｉ基板上にＧａＮ系材料を結晶成長す
る際に熱膨張係数差に起因した反りやクラックが発生し
良質の結晶成長を行えない問題があったが、本発明によ
る歪低減によりこの問題を解消できる。
【００２８】さらに基板１とその上に成長する半導体層
２との接触面積を小さくできる事を利用すると、半導体
層２を厚く成長していった場合、この小さい接触部に応
力が集中し、この部分から基板１と半導体層２の分離が
可能となる。これを応用する事でＧａＮなどの基板が作
製可能となる。
２との接触面積を小さくできる事を利用すると、半導体
層２を厚く成長していった場合、この小さい接触部に応
力が集中し、この部分から基板１と半導体層２の分離が
可能となる。これを応用する事でＧａＮなどの基板が作
製可能となる。
【００２９】以上、基板１の上に半導体層２を一層だけ
成長する場合について説明したが、転位欠陥をより少な
くするために、同様な工程を２回繰り返すようにしても
よい。即ち図５に示すように、上記と同様な手法にて基
板１の凹凸面を覆うように第一の半導体層２ａの結晶成
長を行った後に、該第一の半導体層２ａの表面を凹凸面
とする加工を施し、その上に気相成長により第一半導体
層２ａの凸部の上方部から専ら結晶成長するようにして
第二の半導体結晶２ｂを形成することもできる。この場
合、特に基板１の凸部１１と上記第一の半導体層２ａに
形成する凸部１１ａの位置とを、垂直方向にずらす態様
にすれば、第二の半導体層２ｂには第一の半導体層２ａ
の凸部１１ａ上部にある多くの転位が伝播しないことに
なる。つまり、かかる構成とすれば、第二の半導体層２
ｂ全域を低転位領域とすることができ、より高品質の半
導体層が得られるものである。
成長する場合について説明したが、転位欠陥をより少な
くするために、同様な工程を２回繰り返すようにしても
よい。即ち図５に示すように、上記と同様な手法にて基
板１の凹凸面を覆うように第一の半導体層２ａの結晶成
長を行った後に、該第一の半導体層２ａの表面を凹凸面
とする加工を施し、その上に気相成長により第一半導体
層２ａの凸部の上方部から専ら結晶成長するようにして
第二の半導体結晶２ｂを形成することもできる。この場
合、特に基板１の凸部１１と上記第一の半導体層２ａに
形成する凸部１１ａの位置とを、垂直方向にずらす態様
にすれば、第二の半導体層２ｂには第一の半導体層２ａ
の凸部１１ａ上部にある多くの転位が伝播しないことに
なる。つまり、かかる構成とすれば、第二の半導体層２
ｂ全域を低転位領域とすることができ、より高品質の半
導体層が得られるものである。
【００３０】また、第二の半導体結晶２ｂの表面をさら
に凹凸面とし、その上に同様に気相成長法により形成さ
れる第３の半導体層を形成するようにしても良い。或い
は、さらに同様の工程を繰り返して、複数の半導体層を
多重的に形成するようにしても良い。このような構成と
すれば、上述したような上下間の凸部の位置調整を意図
的に行わずとも、層を重ねる毎に伝播する転位を漸減さ
せることができる。
に凹凸面とし、その上に同様に気相成長法により形成さ
れる第３の半導体層を形成するようにしても良い。或い
は、さらに同様の工程を繰り返して、複数の半導体層を
多重的に形成するようにしても良い。このような構成と
すれば、上述したような上下間の凸部の位置調整を意図
的に行わずとも、層を重ねる毎に伝播する転位を漸減さ
せることができる。
【００３１】凸部の形成は、例えば通常のフォトリソグ
ラフイ技術を使って凸部形状に応じてパターン化し、Ｒ
ＩＥ技術等を使ってエッチング加工を行うことで作製で
きる。
ラフイ技術を使って凸部形状に応じてパターン化し、Ｒ
ＩＥ技術等を使ってエッチング加工を行うことで作製で
きる。
【００３２】基板上に半導体層の結晶成長を行う方法は
ＨＶＰＥ、ＭＯＣＶＤ、ＭＢＥ法などがよい。厚膜を作
製する場合はＨＶＰＥ法が好ましいが、薄膜を形成する
場合はＭＯＣＶＤ法が好ましい。
ＨＶＰＥ、ＭＯＣＶＤ、ＭＢＥ法などがよい。厚膜を作
製する場合はＨＶＰＥ法が好ましいが、薄膜を形成する
場合はＭＯＣＶＤ法が好ましい。
【００３３】基板上に半導体層の結晶成長を行う時の成
長条件（ガス種、成長圧力、成長温度、など）は、本発
明の効果が出る範囲内であれば、目的に応じ使い分けれ
ばよい。
長条件（ガス種、成長圧力、成長温度、など）は、本発
明の効果が出る範囲内であれば、目的に応じ使い分けれ
ばよい。
【００３４】
【実施例】［実施例1］ｃ面サファイア基板上にフォト
レジストのパターニング（幅：2μｍ、周期：４μｍ、
ストライプ方位：ストライプ延伸方向がサファイア基板
の＜１１−２０＞方向）を行い、ＲＩＥ（Reactive Ion
Etching）装置で５μｍの深さまで断面方形型にエッチ
ングした。この時のアスペクト比は２．５であった。フ
ォトレジストを除去後、ＭＯＶＰＥ装置に基板を装着し
た。その後、水素雰囲気下で１１００℃まで昇温し、サ
ーマルエッチングを行った。その後温度を５００℃まで
下げ、３族原料としてトリメチルガリウム（以下ＴＭ
Ｇ）を、Ｎ原料としてアンモニアを流し、ＧａＮ低温バ
ッファー層を成長した。つづいて温度を１０００℃に昇
温し原料としてＴＭＧ・アンモニアを、ドーパントとし
てシランを流しｎ型ＧａＮ層を成長した。その時の成長
時間は、通常の凹凸の施していない場合のＧａＮ成長に
おける４μｍに相当する時間とした。
レジストのパターニング（幅：2μｍ、周期：４μｍ、
ストライプ方位：ストライプ延伸方向がサファイア基板
の＜１１−２０＞方向）を行い、ＲＩＥ（Reactive Ion
Etching）装置で５μｍの深さまで断面方形型にエッチ
ングした。この時のアスペクト比は２．５であった。フ
ォトレジストを除去後、ＭＯＶＰＥ装置に基板を装着し
た。その後、水素雰囲気下で１１００℃まで昇温し、サ
ーマルエッチングを行った。その後温度を５００℃まで
下げ、３族原料としてトリメチルガリウム（以下ＴＭ
Ｇ）を、Ｎ原料としてアンモニアを流し、ＧａＮ低温バ
ッファー層を成長した。つづいて温度を１０００℃に昇
温し原料としてＴＭＧ・アンモニアを、ドーパントとし
てシランを流しｎ型ＧａＮ層を成長した。その時の成長
時間は、通常の凹凸の施していない場合のＧａＮ成長に
おける４μｍに相当する時間とした。
【００３５】成長後の断面を観察すると基板凹部に若干
の成長の痕跡は見られるものの、図１(ｃ)に示すように
凹部に空洞部１３を残したまま凹凸部を覆い、平坦にな
ったＧａＮ膜が得られた。
の成長の痕跡は見られるものの、図１(ｃ)に示すように
凹部に空洞部１３を残したまま凹凸部を覆い、平坦にな
ったＧａＮ膜が得られた。
【００３６】比較のために、通常のｃ面サファイア基板
上に同じ成長条件で成膜したＧａＮ層と、同じパターン
のＳｉＯ２マスクを使ってＥＬＯ成長したＧａＮ膜を用
意した。評価は、ＩｎＧａＮ（ＩｎＮ混晶比＝０．２、
１００ｎｍ厚）を続けて成長して現れるピット（転位に
対応している）をカウントして転位密度とした。キヤリ
ヤ密度はホール効果測定で評価し、結晶軸のゆらぎはＸ
ＲＣの¢スキャンで評価した。評価結果を表1、図４に
示す。
上に同じ成長条件で成膜したＧａＮ層と、同じパターン
のＳｉＯ２マスクを使ってＥＬＯ成長したＧａＮ膜を用
意した。評価は、ＩｎＧａＮ（ＩｎＮ混晶比＝０．２、
１００ｎｍ厚）を続けて成長して現れるピット（転位に
対応している）をカウントして転位密度とした。キヤリ
ヤ密度はホール効果測定で評価し、結晶軸のゆらぎはＸ
ＲＣの¢スキャンで評価した。評価結果を表1、図４に
示す。
【００３７】
【表1】
【００３８】実施例のサンプルでは、転位密度の低減が
従来ＥＬＯと同程度に図れている事が判る。その一方、
キャリア濃度は通常ＧａＮ成長と同程度であった。また
ＸＲＣのＦＷＨＭは１０７ｓｅｃと一番小さく、総合的
にみて高品質の膜であるといえる。図４のＸＲＣの¢ス
キャンデータからも、またＳｉＯ２マスクを使ったＥＬ
Ｏ成長によるＧａＮ膜のように、ラテラル成長方向付近
で強まる結晶軸のゆらぎも無い、高品質な結晶であるこ
とが確認された。
従来ＥＬＯと同程度に図れている事が判る。その一方、
キャリア濃度は通常ＧａＮ成長と同程度であった。また
ＸＲＣのＦＷＨＭは１０７ｓｅｃと一番小さく、総合的
にみて高品質の膜であるといえる。図４のＸＲＣの¢ス
キャンデータからも、またＳｉＯ２マスクを使ったＥＬ
Ｏ成長によるＧａＮ膜のように、ラテラル成長方向付近
で強まる結晶軸のゆらぎも無い、高品質な結晶であるこ
とが確認された。
【００３９】［実施例２］実施例1の内、凹凸部の形状
を以下の様に変更した以外は同じとした。（幅：２μ
ｍ、周期：４μｍ、ストライプ方位：サファイア基板の
＜１１−２０＞）を行い、ＲＩＥ（Reactive Ion Etchi
ng）装置で０．５μｍの深さまで断面方形型にエッチン
グした。この時のアスペクト比は０．２５であった。
を以下の様に変更した以外は同じとした。（幅：２μ
ｍ、周期：４μｍ、ストライプ方位：サファイア基板の
＜１１−２０＞）を行い、ＲＩＥ（Reactive Ion Etchi
ng）装置で０．５μｍの深さまで断面方形型にエッチン
グした。この時のアスペクト比は０．２５であった。
【００４０】成長後の断面を観察すると、図２(ｃ)に示
すように、凹凸部が埋め込まれると共に、凹部１２に相
当していた部分が空洞部１３及びその底部のＧａＮ膜２
１に代替された成長となっている事が判明した。この膜
を評価するためにＩｎＧａＮ（ＩｎＮ混晶比＝０．２、
１００ｎｍ厚）を続けて成長し、上述と同じく現れるピ
ットの観察を行った。凸部上部には転位に対応したピッ
トが多数見られたが、凸部の上方部を起点とし横方向に
成長した部分にみられるピットは少なかった。一方凹部
中央にはピットが多数見られた。この膜の転位密度を数
えると９×１０７ｃｍ−３と実施例１に比較しては多く
なっていたものの、通常のＧａＮ成長に比べると低減し
ていた。これは凸部の上方部を起点とし横方向に成長し
た部分及び凹部から成長した膜がつながった状態で凹凸
部が覆われた結果、凹部中央部には転位の多い領域が残
留したものと考えられる。
すように、凹凸部が埋め込まれると共に、凹部１２に相
当していた部分が空洞部１３及びその底部のＧａＮ膜２
１に代替された成長となっている事が判明した。この膜
を評価するためにＩｎＧａＮ（ＩｎＮ混晶比＝０．２、
１００ｎｍ厚）を続けて成長し、上述と同じく現れるピ
ットの観察を行った。凸部上部には転位に対応したピッ
トが多数見られたが、凸部の上方部を起点とし横方向に
成長した部分にみられるピットは少なかった。一方凹部
中央にはピットが多数見られた。この膜の転位密度を数
えると９×１０７ｃｍ−３と実施例１に比較しては多く
なっていたものの、通常のＧａＮ成長に比べると低減し
ていた。これは凸部の上方部を起点とし横方向に成長し
た部分及び凹部から成長した膜がつながった状態で凹凸
部が覆われた結果、凹部中央部には転位の多い領域が残
留したものと考えられる。
【００４１】［実施例３］実施例1で得られた膜に連続
してｎ型ＡｌＧａＮクラッド層、ＩｎＧａＮ発光層、ｐ
型ＡｌＧａＮクラッド層、ｐ型ＧａＮコンタクト層を順
に形成し、発光波長３７０ｎｍの紫外ＬＥＤウエハーを
作製した。その後、電極形成、素子分離を行い、ＬＥＤ
素子とした。ウェハ全体で採取されたＬＥＤチップの出
力の平均値と逆電流特性を評価した。比較対象として
は、従来のＥＬＯ技術を使って上記構造を作製した紫外
ＬＥＤチップと通常のサファイア基板を使って上記構造
を作製した紫外ＬＥＤチップである。これらの評価結果
を表２に示す。
してｎ型ＡｌＧａＮクラッド層、ＩｎＧａＮ発光層、ｐ
型ＡｌＧａＮクラッド層、ｐ型ＧａＮコンタクト層を順
に形成し、発光波長３７０ｎｍの紫外ＬＥＤウエハーを
作製した。その後、電極形成、素子分離を行い、ＬＥＤ
素子とした。ウェハ全体で採取されたＬＥＤチップの出
力の平均値と逆電流特性を評価した。比較対象として
は、従来のＥＬＯ技術を使って上記構造を作製した紫外
ＬＥＤチップと通常のサファイア基板を使って上記構造
を作製した紫外ＬＥＤチップである。これらの評価結果
を表２に示す。
【００４２】
【表２】
【００４３】表２に示すように本発明を用い作製したサ
ンプルでは従来例に比べ出力が高く、リーク電流の少な
い高品質のＬＥＤが作製できる事がわかった。
ンプルでは従来例に比べ出力が高く、リーク電流の少な
い高品質のＬＥＤが作製できる事がわかった。
【００４４】［実施例４］実施例１の内、半導体層成長
時にトリメチルアルミニウム（ＴＭＡ）を追加した以外
は同じとした。結果、ＡｌＧａＮ（Ａｌ組成０．２）の
膜が凹部に空洞を残し、凹凸部を覆うように平坦な膜が
成長できていた。凹部上部の、凸部の上方部を起点とし
横方向に成長した部分にみられるピットは少なかった。
これにより従来のＥＬＯ技術では成し得なかったＡｌＧ
ａＮ膜の高品質化（低転位密度化）が本発明を用いてで
きた事を確認した。
時にトリメチルアルミニウム（ＴＭＡ）を追加した以外
は同じとした。結果、ＡｌＧａＮ（Ａｌ組成０．２）の
膜が凹部に空洞を残し、凹凸部を覆うように平坦な膜が
成長できていた。凹部上部の、凸部の上方部を起点とし
横方向に成長した部分にみられるピットは少なかった。
これにより従来のＥＬＯ技術では成し得なかったＡｌＧ
ａＮ膜の高品質化（低転位密度化）が本発明を用いてで
きた事を確認した。
【００４５】［実施例５］次にＧａＮを基板として用い
た例を示す。ＧａＮ基板上にフォトレジストのパターニ
ング（幅：２μｍ、周期：４μｍ、ストライプ方位：Ｇ
ａＮ基板の＜１−１００＞）を行い、ＲＩＥ装置で５μ
ｍの深さまで断面方形型にエッチングした。この時のア
スペクト比は２．５であった。フォトレジストを除去
後、MOVPE装置に基板を装着した。その後、窒素、水
素、アンモニア混合雰囲気下で１０００℃まで昇温し
た。その後、原料としてＴＭＧ・アンモニアを、ドーパ
ントとしてシランを流しｎ型ＧａＮ層を成長した。その
時の成長時間は、通常の凹凸の施していない場合のＧａ
Ｎ成長における４μｍに相当する時間とした。
た例を示す。ＧａＮ基板上にフォトレジストのパターニ
ング（幅：２μｍ、周期：４μｍ、ストライプ方位：Ｇ
ａＮ基板の＜１−１００＞）を行い、ＲＩＥ装置で５μ
ｍの深さまで断面方形型にエッチングした。この時のア
スペクト比は２．５であった。フォトレジストを除去
後、MOVPE装置に基板を装着した。その後、窒素、水
素、アンモニア混合雰囲気下で１０００℃まで昇温し
た。その後、原料としてＴＭＧ・アンモニアを、ドーパ
ントとしてシランを流しｎ型ＧａＮ層を成長した。その
時の成長時間は、通常の凹凸の施していない場合のＧａ
Ｎ成長における４μｍに相当する時間とした。
【００４６】成長後の断面を観察すると基板凹部への成
長、凸部側面への成長が見られるものの、図５(ａ)〜
(ｃ)に示すように空洞部を残したまま凹凸部を覆い、平
坦になったＧａＮ膜が得られた。続いて得られた膜のピ
ットの評価を行った。基板としてもちいたＧａＮのピッ
ト密度は２×１０５ｃｍ−３であったが、本実施例の成
長を行うと凸部上部で１×１０５ｃｍ−３、凹部上部で
５×１０３ｃｍ−３にピットが減少している事がわかっ
た。このように既に転位の少ない基板に対しても更なる
転位密度低減効果があることが確認できた。
長、凸部側面への成長が見られるものの、図５(ａ)〜
(ｃ)に示すように空洞部を残したまま凹凸部を覆い、平
坦になったＧａＮ膜が得られた。続いて得られた膜のピ
ットの評価を行った。基板としてもちいたＧａＮのピッ
ト密度は２×１０５ｃｍ−３であったが、本実施例の成
長を行うと凸部上部で１×１０５ｃｍ−３、凹部上部で
５×１０３ｃｍ−３にピットが減少している事がわかっ
た。このように既に転位の少ない基板に対しても更なる
転位密度低減効果があることが確認できた。
【００４７】［実施例６］実施例1で作製したＧａＮ結
晶を第一結晶とし、その上に第二結晶を成長させた。ま
ずＧａＮ第一結晶にフォトレジストのパターニング
（幅：２μｍ、周期：４μｍ、ストライプ方位：ＧａＮ
基板の＜１−１００＞）を行い、ＲＩＥ装置で２μｍの
深さまで断面方形型にエッチングした。この時のパター
ニングは基板凸部の上に第一結晶の凹部がくるような配
置とした。この時のアスペクト比は１であった。フォト
レジストを除去後、MOVPE装置に基板を装着した。その
後、窒素、水素、アンモニア混合雰囲気下で１０００℃
まで昇温した。その後、原料としてＴＭＧ・アンモニア
を、ドーパントとしてシランを流しｎ型ＧａＮ層を成長
した。その時の成長時間は、通常の凹凸の施していない
場合のＧａＮ成長における４μｍに相当する時間とし
た。
晶を第一結晶とし、その上に第二結晶を成長させた。ま
ずＧａＮ第一結晶にフォトレジストのパターニング
（幅：２μｍ、周期：４μｍ、ストライプ方位：ＧａＮ
基板の＜１−１００＞）を行い、ＲＩＥ装置で２μｍの
深さまで断面方形型にエッチングした。この時のパター
ニングは基板凸部の上に第一結晶の凹部がくるような配
置とした。この時のアスペクト比は１であった。フォト
レジストを除去後、MOVPE装置に基板を装着した。その
後、窒素、水素、アンモニア混合雰囲気下で１０００℃
まで昇温した。その後、原料としてＴＭＧ・アンモニア
を、ドーパントとしてシランを流しｎ型ＧａＮ層を成長
した。その時の成長時間は、通常の凹凸の施していない
場合のＧａＮ成長における４μｍに相当する時間とし
た。
【００４８】成長後の断面を観察すると基板凹部への成
長、凸部側面への成長が見られるものの、図５に示すよ
うに空洞部を残したまま凹凸部を覆い、平坦になったＧ
ａＮ膜が得られた。続いて得られた膜のピットの評価を
行ったところ８×１０５ｃｍ −３にピットが減少してい
る事がわかった。このように本実施例を繰り返す事によ
り更なる転位密度低減効果があることが確認できた。
長、凸部側面への成長が見られるものの、図５に示すよ
うに空洞部を残したまま凹凸部を覆い、平坦になったＧ
ａＮ膜が得られた。続いて得られた膜のピットの評価を
行ったところ８×１０５ｃｍ −３にピットが減少してい
る事がわかった。このように本実施例を繰り返す事によ
り更なる転位密度低減効果があることが確認できた。
【００４９】
【発明の効果】以上説明した通りの本発明の半導体基材
及びその作製方法によれば、基板に対して凸部を設けて
おくことで、マスク層を使用することなく低転位領域を
形成可能なラテラル成長を行わせることができる。従っ
てマスク層を形成することに起因する問題点である軸の
微小チルティングによるラテラル成長部の合体部分の新
たな欠陥の発生の問題やオートドーピングの問題、Al含
有半導体材料が選択成長不可という問題を解消できる。
また、基板に凹凸面を設けた後に、一回の成長でバッ
ファ層成長から発光部等の半導体結晶層の成長を連続し
て行えるので、製造プロセスの簡略化が図れるという利
点がある。さらに空洞部の利用による反射率向上や、残
留歪の現象などの効果もあり特性向上、低コスト化の面
から非常に価値のある発明である。
及びその作製方法によれば、基板に対して凸部を設けて
おくことで、マスク層を使用することなく低転位領域を
形成可能なラテラル成長を行わせることができる。従っ
てマスク層を形成することに起因する問題点である軸の
微小チルティングによるラテラル成長部の合体部分の新
たな欠陥の発生の問題やオートドーピングの問題、Al含
有半導体材料が選択成長不可という問題を解消できる。
また、基板に凹凸面を設けた後に、一回の成長でバッ
ファ層成長から発光部等の半導体結晶層の成長を連続し
て行えるので、製造プロセスの簡略化が図れるという利
点がある。さらに空洞部の利用による反射率向上や、残
留歪の現象などの効果もあり特性向上、低コスト化の面
から非常に価値のある発明である。
【図１】本発明に係わる半導体基材の結晶成長状態を説
明するための断面図である。
明するための断面図である。
【図２】本発明に係わる半導体基材の結晶成長状態を説
明するための断面図である。
明するための断面図である。
【図３】本発明に係わる半導体基材の結晶成長状態を説
明するための断面図である。
明するための断面図である。
【図４】ＸＲＣのθスキャンデータ−を示すグラフ図で
ある。
ある。
【図５】本発明に係わる半導体基材の結晶成長状態を説
明するための断面図である。
明するための断面図である。
１ 基板
１１ 凸部
１２ 凹部
１３ 空洞部
２ 半導体層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 湖東 雅弘
兵庫県伊丹市池尻４丁目３番地 三菱電
線工業株式会社伊丹製作所内
(56)参考文献 特開2000−106455（ＪＰ，Ａ)
特開2000−156524（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/205
Claims (14)
- 【請求項１】 基板と、該基板上に気相成長された半導
体結晶とからなる半導体基材であって、半導体結晶は、Ａｌ x Ｇａ 1-x-y Ｉｎ y Ｎ（０≦ｘ≦１、
０≦ｙ≦１）によって決定される半導体からなる結晶で
あり、基板は、前記半導体結晶層を成長させるためのベ
ースとなる基板であって、サファイア（Ｃ面、Ａ面、Ｒ
面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、Ｓｉ、スピネル、
ＺｎＯ、ＧａＡｓ、またはＮＧＯからなり、 前記基板の結晶成長面は凹凸面とされ、 前記半導体結晶は、基板の凹凸面における凸部の上方部
と凹部の表面とから結晶が成長し、凹部に空洞を形成す
ることなく基板の凹凸面を覆っているものである、 半導体基材。 - 【請求項２】 上記基板の結晶成長面の凸部が、平行な
ストライプ形状からなる凸部であることを特徴とする請
求項１記載の半導体基材。 - 【請求項３】 上記ストライプの長手方向が上記半導体
結晶の＜１−１００＞方向であることを特徴とする請求
項２記載の半導体基材。 - 【請求項４】 基板と、該基板上に気相成長された半導
体結晶とからなる半導体基材であって、 半導体結晶は、Ａｌ x Ｇａ 1-x-y Ｉｎ y Ｎ（０≦ｘ≦１、
０≦ｙ≦１）によって決定される半導体からなる結晶で
あり、基板は、前記半導体結晶層を成長させるためのベ
ースとなる基板であって、ＧａＮ、ＡｌＧａＮ、ＡｌＮ
を除く材料からなり、 前記基板の結晶成長面は凹凸面とされ、 前記半導体結晶は、基板の凹凸面における凸部の上方部
と凹部の表面とから結晶が成長し、凸部の上方部を起点
とし横方向に成長した膜と、凹部の表面から成長した膜
とが互いにつながって、基板の凹凸面を覆っているもの
である、 半導体基材。 - 【請求項５】 上記凹部において、半導体結晶と基板と
の間に空洞が存在し ないものである、請求項４記載の半
導体基材。 - 【請求項６】 上記基板の結晶成長面の凸部が、平行な
ストライプ形状からなる凸部であることを特徴とする請
求項４記載の半導体基材。 - 【請求項７】 上記ストライプの長手方向が上記半導体
結晶の＜１−１００＞方向であることを特徴とする請求
項６記載の半導体基材。 - 【請求項８】 基板と、該基板上に気相成長された半導
体結晶とからなる半導体基材であって、 半導体結晶は、Ａｌ x Ｇａ 1-x-y Ｉｎ y Ｎ（０≦ｘ≦１、
０≦ｙ≦１）によって決定される半導体からなる結晶で
あり、基板は、前記半導体結晶層を成長させるためのベ
ースとなる基板であって、サファイア（Ｃ面、Ａ面、Ｒ
面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、Ｓｉ、スピネル、
ＺｎＯ、ＧａＡｓ、またはＮＧＯからなり、 前記 基板の結晶成長面は凹凸面とされ、前記半導体結晶は、 基板の凹凸面における凸部の上方部と凹部の表面とから
結晶が成長し、凹部に空洞を形成することなく基板の凹
凸面を覆って 形成された第一の半導体結晶と、 この第一の半導体結晶の表面を凹凸面とし、その凹凸面
における凸部の上方部と凹部の表面とから結晶が成長
し、凹部に空洞を形成することなく該凹凸面を覆って形
成された第二の半導体結晶と、 からなることを特徴とする半導体基材。 - 【請求項９】 基板と、該基板上に気相成長された半導
体結晶とからなる半導体基材であって、 半導体結晶は、Ａｌ x Ｇａ 1-x-y Ｉｎ y Ｎ（０≦ｘ≦１、
０≦ｙ≦１）によって決定される半導体からなる結晶で
あり、基板は、前記半導体結晶層を成長させるためのベ
ースとなる基板であって、ＧａＮ、ＡｌＧａＮ、ＡｌＮ
を除く材料からなり、 前記基板の結晶成長面は凹凸面とされ、 前記半導体結晶は、 基板の凹凸面における凸部の上方部と凹部の表面とから
結晶が成長し、凸部の 上方部を起点とし横方向に成長し
た膜と、凹部の表面から成長した膜とが互いにつながっ
て、基板の凹凸面を覆って形成された第一の半導体結晶
と、 この第一の半導体結晶の表面を凹凸面とし、その凹凸面
における凸部の上方部と凹部の表面とから結晶が成長
し、凸部の上方部を起点とし横方向に成長した膜と、凹
部の表面から成長した膜とが互いにつながって、該凹凸
面を覆って形成された第二の半導体結晶と、 からなることを特徴とする半導体基材。 - 【請求項１０】 上記基板の凹部において、半導体結晶
と基板との間に空洞が存在しないものである、請求項９
記載の半導体基材。 - 【請求項１１】 請求項８〜１０のいずれかに記載の半
導体基材における第二の半導体結晶の表面を凹凸面と
し、その上に同様に気相成長法により形成された第３の
半導体層乃至は同様の工程を繰り返すことで多重的に形
成された複数の半導体層を有することを特徴とする半導
体基材。 - 【請求項１２】 基板と、該基板上に気相成長された半
導体結晶とからなる半導体基材を製造する方法であっ
て、 半導体結晶は、Ａｌ x Ｇａ 1-x-y Ｉｎ y Ｎ（０≦ｘ≦１、
０≦ｙ≦１）によって決定される半導体からなる結晶で
あり、基板は、前記半導体結晶層を成長させるためのベ
ースとなる基板であって、サファイア（Ｃ面、Ａ面、Ｒ
面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、Ｓｉ、スピネル、
ＺｎＯ、ＧａＡｓ、またはＮＧＯからなり、 基板上に半導体結晶を気相成長させるにあたり、予め基
板表面に凹凸面加工を施し、次いで該基板に対して原料
ガスを供給し、前記凹凸面における凸部の上方部と凹部
の表面とから結晶を成長させ、凹部に空洞を形成するこ
となく基板の凹凸面を覆わせることを特徴とする、半導
体基材の製造方法。 - 【請求項１３】 基板と、該基板上に気相成長された半
導体結晶とからなる半導体基材を製造する方法であっ
て、 半導体結晶は、Ａｌ x Ｇａ 1-x-y Ｉｎ y Ｎ（０≦ｘ≦１、
０≦ｙ≦１）によって決定される半導体からなる結晶で
あり、基板は、前記半導体結晶層を成長させるためのベ
ースとなる基板であって、ＧａＮ、ＡｌＧａＮ、ＡｌＮ
を除く材料から なり、 基板上に半導体結晶を気相成長させるにあたり、予め基
板表面に凹凸面加工を施し、次いで該基板に対して原料
ガスを供給し、前記凹凸面における凸部の上方部と凹部
の表面とから結晶を成長させ、凸部の上方部を起点とし
横方向に成長させた膜と、凹部の表面から成長させた膜
とを互いにつなげて基板の凹凸面を覆う半導体結晶とす
ることを特徴とする、半導体基材の製造方法。 - 【請求項１４】 上記凹部において、半導体結晶と基板
との間に空洞が存在しないものである、請求項１３記載
の半導体基材の製造方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33559199A JP3471685B2 (ja) | 1999-03-17 | 1999-11-26 | 半導体基材及びその製造方法 |
| KR1020017011785A KR100677683B1 (ko) | 1999-03-17 | 2000-03-15 | 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법 |
| EP00909660A EP1184897B8 (en) | 1999-03-17 | 2000-03-15 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| DE60043122T DE60043122D1 (de) | 1999-03-17 | 2000-03-15 | Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode |
| PCT/JP2000/001588 WO2000055893A1 (en) | 1999-03-17 | 2000-03-15 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| DE60030279T DE60030279T2 (de) | 1999-03-17 | 2000-03-15 | Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode |
| EP04022766A EP1501118B1 (en) | 1999-03-17 | 2000-03-15 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US09/936,683 US6940098B1 (en) | 1999-03-17 | 2000-03-15 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US10/842,777 US7115486B2 (en) | 1999-03-17 | 2004-05-11 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US11/529,905 US7504324B2 (en) | 1999-03-17 | 2006-09-29 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
| US11/541,201 US7589001B2 (en) | 1999-03-17 | 2006-09-29 | Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7213399 | 1999-03-17 | ||
| JP11-72133 | 1999-03-17 | ||
| JP33559199A JP3471685B2 (ja) | 1999-03-17 | 1999-11-26 | 半導体基材及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000331947A JP2000331947A (ja) | 2000-11-30 |
| JP3471685B2 true JP3471685B2 (ja) | 2003-12-02 |
Family
ID=26413260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33559199A Expired - Fee Related JP3471685B2 (ja) | 1999-03-17 | 1999-11-26 | 半導体基材及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3471685B2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4766071B2 (ja) * | 1999-03-17 | 2011-09-07 | 三菱化学株式会社 | 半導体基材及びその製造方法 |
| JP4925497B2 (ja) * | 1999-06-28 | 2012-04-25 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 半導体装置の組立方法およびｉｉｉ−ｖ族半導体装置 |
| JP3455512B2 (ja) * | 1999-11-17 | 2003-10-14 | 日本碍子株式会社 | エピタキシャル成長用基板およびその製造方法 |
| WO2001059819A1 (en) * | 2000-02-09 | 2001-08-16 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby |
| JP2002008985A (ja) * | 2000-06-21 | 2002-01-11 | Nichia Chem Ind Ltd | 窒化物半導体の製造方法及び窒化物半導体基板 |
| JP4644942B2 (ja) * | 2001-01-18 | 2011-03-09 | ソニー株式会社 | 結晶膜、結晶基板および半導体装置の製造方法 |
| WO2002064864A1 (en) * | 2001-02-14 | 2002-08-22 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US7053420B2 (en) | 2001-03-21 | 2006-05-30 | Mitsubishi Cable Industries, Ltd. | GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof |
| JP3595276B2 (ja) * | 2001-03-21 | 2004-12-02 | 三菱電線工業株式会社 | 紫外線発光素子 |
| JP3595277B2 (ja) * | 2001-03-21 | 2004-12-02 | 三菱電線工業株式会社 | ＧａＮ系半導体発光ダイオード |
| JP3805673B2 (ja) * | 2001-03-23 | 2006-08-02 | 松下電器産業株式会社 | 窒化物半導体基板の製造方法 |
| JP4631214B2 (ja) * | 2001-06-05 | 2011-02-16 | ソニー株式会社 | 窒化物半導体膜の製造方法 |
| JP4055503B2 (ja) | 2001-07-24 | 2008-03-05 | 日亜化学工業株式会社 | 半導体発光素子 |
| JP5800452B2 (ja) * | 2001-07-24 | 2015-10-28 | 日亜化学工業株式会社 | 半導体発光素子 |
| JP2003068654A (ja) | 2001-08-27 | 2003-03-07 | Hoya Corp | 化合物単結晶の製造方法 |
| JP2003218396A (ja) * | 2001-11-15 | 2003-07-31 | Mitsubishi Cable Ind Ltd | 紫外線発光素子 |
| JP4284188B2 (ja) | 2001-12-20 | 2009-06-24 | パナソニック株式会社 | 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法 |
| WO2004064212A1 (ja) | 2003-01-14 | 2004-07-29 | Matsushita Electric Industrial Co. Ltd. | 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法 |
| JP3819398B2 (ja) * | 2004-04-27 | 2006-09-06 | 三菱電線工業株式会社 | 半導体発光素子およびその製造方法 |
| JP4822674B2 (ja) * | 2004-04-30 | 2011-11-24 | パナソニック株式会社 | 窒化物半導体素子およびその製造方法 |
| JP4689195B2 (ja) * | 2004-06-10 | 2011-05-25 | シャープ株式会社 | 半導体素子の製造方法 |
| JP4651312B2 (ja) * | 2004-06-10 | 2011-03-16 | シャープ株式会社 | 半導体素子の製造方法 |
| JP4487654B2 (ja) * | 2004-06-29 | 2010-06-23 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| JP4679867B2 (ja) * | 2004-09-27 | 2011-05-11 | シャープ株式会社 | 窒化物半導体発光素子、及びその製造方法 |
| JP2006278477A (ja) * | 2005-03-28 | 2006-10-12 | Kyocera Corp | 半導体成長用基板、エピタキシャル基板とそれを用いた半導体装置、および、エピタキシャル基板の製造方法 |
| CN100364123C (zh) * | 2005-04-29 | 2008-01-23 | 清华大学 | GaN基发光器件制作方法及其器件结构 |
| US7646027B2 (en) | 2005-05-06 | 2010-01-12 | Showa Denko K.K. | Group III nitride semiconductor stacked structure |
| JP2006093744A (ja) * | 2005-12-22 | 2006-04-06 | Mitsubishi Cable Ind Ltd | 紫外線発光素子 |
| JP4915009B2 (ja) * | 2006-01-10 | 2012-04-11 | 国立大学法人山口大学 | 半導体部材の製造方法 |
| JP4877144B2 (ja) * | 2007-08-10 | 2012-02-15 | 三菱化学株式会社 | エピタキシャルウェハの製造方法 |
| JP4802220B2 (ja) * | 2008-06-20 | 2011-10-26 | 住友電気工業株式会社 | 半導体素子の製造方法 |
| EP2221853B1 (en) * | 2009-02-19 | 2012-04-25 | S.O.I. TEC Silicon | Relaxation and transfer of strained material layers |
| CN102082222A (zh) * | 2009-12-01 | 2011-06-01 | 鸿富锦精密工业（深圳）有限公司 | 发光二极管芯片及其制造方法 |
| TWI562195B (en) * | 2010-04-27 | 2016-12-11 | Pilegrowth Tech S R L | Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication |
| JP5834952B2 (ja) * | 2012-01-25 | 2015-12-24 | 日亜化学工業株式会社 | 窒化物半導体基板の製造方法 |
| CN104603959B (zh) * | 2013-08-21 | 2017-07-04 | 夏普株式会社 | 氮化物半导体发光元件 |
| JP2016100593A (ja) * | 2014-11-26 | 2016-05-30 | 株式会社Flosfia | 結晶性積層構造体 |
| JP7344426B2 (ja) * | 2014-11-26 | 2023-09-14 | 株式会社Flosfia | 結晶性積層構造体 |
| JP2017088419A (ja) * | 2015-11-02 | 2017-05-25 | 住友電気工業株式会社 | 積層体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106455A (ja) | 1998-07-31 | 2000-04-11 | Sharp Corp | 窒化物半導体構造とその製法および発光素子 |
| JP2000156524A (ja) | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | 半導体装置、半導体基板とそれらの製造方法 |
-
1999
- 1999-11-26 JP JP33559199A patent/JP3471685B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106455A (ja) | 1998-07-31 | 2000-04-11 | Sharp Corp | 窒化物半導体構造とその製法および発光素子 |
| JP2000156524A (ja) | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | 半導体装置、半導体基板とそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000331947A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3471685B2 (ja) | 半導体基材及びその製造方法 | |
| JP3556916B2 (ja) | 半導体基材の製造方法 | |
| KR100677683B1 (ko) | 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법 | |
| JP3471700B2 (ja) | 半導体基材 | |
| US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| JP2009132613A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット | |
| JP2001210598A (ja) | エピタキシャル成長用基板およびその製造方法 | |
| JP4766071B2 (ja) | 半導体基材及びその製造方法 | |
| JP3441415B2 (ja) | 半導体結晶の製造方法 | |
| JP2005340747A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット | |
| US7005685B2 (en) | Gallium-nitride-based compound semiconductor device | |
| JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
| KR100809229B1 (ko) | 질화물 반도체 발광 소자 및 제조방법 | |
| JP3934320B2 (ja) | ＧａＮ系半導体素子とその製造方法 | |
| JP3471687B2 (ja) | 半導体基材及びその製造方法 | |
| JP4780113B2 (ja) | 半導体発光素子 | |
| JP4788665B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2000077770A (ja) | 半導体レ―ザおよび半導体レ―ザの形成方法 | |
| JP3927218B2 (ja) | 半導体基材 | |
| JP3811144B2 (ja) | 半導体結晶の製造方法 | |
| JP4612617B2 (ja) | 半導体基材 | |
| JP2004006931A (ja) | 半導体基材及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3471685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |