[go: up one dir, main page]

JP3324770B2 - 半導体デバイスのバーンイン及びテスト用半導体ウェーハ - Google Patents

半導体デバイスのバーンイン及びテスト用半導体ウェーハ

Info

Publication number
JP3324770B2
JP3324770B2 JP00300292A JP300292A JP3324770B2 JP 3324770 B2 JP3324770 B2 JP 3324770B2 JP 00300292 A JP00300292 A JP 00300292A JP 300292 A JP300292 A JP 300292A JP 3324770 B2 JP3324770 B2 JP 3324770B2
Authority
JP
Japan
Prior art keywords
conductors
wafer
layer
semiconductor
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00300292A
Other languages
English (en)
Other versions
JPH04314346A (ja
Inventor
エム．チウ アンソニー
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH04314346A publication Critical patent/JPH04314346A/ja
Application granted granted Critical
Publication of JP3324770B2 publication Critical patent/JP3324770B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイスのテスト
及びバーンインに関し、より詳細にはダイシングする前
にウェハ全体をテストしバーンインする方法に関する。
【０００２】
【従来の技術】大概のＭＯＳ半導体製品は製造時に欠陥
のあるデバイスによる電界故障を回避するためにバーン
イン及びテストを行う必要がある。ある手順では高電圧
でプロービングすることにより応力を使用して不良チッ
プを検出且つ選択した後にパッケージング及びバーンイ
ンが行われる。
【０００３】従来のウェハプローブシステムで使用され
るものと類似の高ピン数コンタクト組立体は、バーンイ
ン期間中に３０００〜６０００の全てのボンドパッドと
の良好な接触を維持することが困難であるために実際的
ではない。この期間は２０〜１２０時間である。このよ
うな高ピン数バーンインプローブ構成は不可能ではない
が高価である。
【０００４】メッキ技術を使用して製造する再使用可能
な可撓性コンタクト組立体は個別ピンプローブよりも低
廉ではあるが、この種のコンタクトはアルミボンドパッ
ドの自然酸化により裸アルミボンドパッドに使用するこ
とはできない。この種のコンタクト組立体を使用するに
は一般的にボンドパッドのバンピング及び酸化物除去工
程を必要とする。しかしながら、この処理方法はコンタ
クト圧に対して極めて敏感であり非実用的と考えられ
る。
【０００５】本発明ではウェハ上の各半導体の各ボンド
パッドに対して確実なコンタクトがなされる。多層構造
で使用することができる。
【０００６】多層構造では、コンタクトはウェハのエッ
ジ周りに形成される。複数の導体の第一層がウェハ表面
にわたって絶縁層上に形成される。各被テストデバイス
上の各ボンドパッドに対して１本の導体がある。第１の
導体層上に第２の金属導体層が形成される。第２のリー
ド層が共通ボンドパッド（例えば、各デバイスのピン
１）を互いに相互接続し、且つウェハのエッジ上のコン
タクトに接続される。このようにして、ウェハ上の１列
のデバイス内の半導体デバイスは有効に並列接続され
る。このバーンイン法は全てのアドレス線及び入力線を
同時に活性化できるメモリデバイスに対して極めて有用
である。この第１層の導体はフェーズリンクを介して第
２層導体へ接続することができる。これらのリンクは後
にレーザにより切断して非作動もしくは短絡デバイスを
“切り離す”ことができる。
【０００７】
【０００８】デバイスがウェーハ上にある間に、デバイ
スにバーンイン電圧を接続することができる。バーンイ
ンを行った後、バーンインメタル相互接続構造が除去さ
れる。不良デバイスを識別するテストを行って不良デバ
イスにスクラップマークを付すことができる。次にデバ
イスを分離して実装し最終テストを行う。
【０００９】
【実施例】図１は複数個の半導体デバイス１２を形成し
た半導体ウェハ１１を示す。ウェハ１１はそのエッジ周
りにデバイスの無い余白部１３を有している。後記する
ように、半導体デバイスとのコンタクトアクセスを提供
してテスト及びバーンインを行うためのテスト点がこの
余白部１３上に形成される。
【００１０】図２はボンドパッド１４を有する３個の半
導体デバイス１２を示すウェーハ１１の部分拡大図であ
る。ボンドパッド１４はデバイス１２のコンタクトであ
る。
【００１１】図３は各半導体デバイス１２に対して接続
インターフェイスを提供する第１工程を示す。各個別半
導体デバイスにわたって、ウェーハ表面上に第１の相互
接続層が形成される。それは次のような手順で行われ
る。熱可塑性等の接着剤をウェーハ上に塗布し、次にポ
リイミド等の絶縁剤を接着剤上に塗布する。次に、絶縁
材をパターニングして各ポンドパッド１４上に開口を設
ける。ＴｉＷ等の第１の金属層を絶縁材上に設け、次に
銅等の第２の金属を設ける。次に、金属層をパターニン
グし且つエッチングしてフューズリンク導体１５、後に
切断して短絡したデバイスを分離するための露出導体、
を形成する。各導体１５は一端がデバイスボンドパッド
１４に接続されている。各導体１５の、デバイスボンド
パッドに接続された方とは、反対端にビアパッド１６が
形成されている。
【００１２】図４はウェーハ１１上の各半導体デバイス
に対して接続インターフェイスを提供する第２工程を示
す。工程を続けると、ウェーハ上に導体１５及びビアパ
ッド１６を被覆して絶縁体が設けられる。ポリイミド上
にビアパターンがエッチングされる。例えばＴｉＷ層に
続く銅層により、絶縁体上に第２の金属層が施される。
第２の金属層をパターン化し且つエッチングして相互接
続導体１７が形成される。このマスキング工程中にポリ
イミドもエッチングされ、（図示せぬ）導体１５の一部
が露呈される。これらの各導体は特定列内の各デバイス
のビアパッドに接続される。例えば、ビアパッドに接続
する導体１５により各デバイスの各ボンドパッドへ接続
される。例えば、導体１７ａは各導体１５及びビアパッ
ド１６によりボンドパッドＰ1 ，Ｐ2 ，Ｐ3 へ接続され
る。各導体１７はウェーハ１１の非パターン化領域に配
置されたテスト点１８へ接続される。
【００１３】ウェーハ上のデバイスの予備テストにより
非作動デバイスを標定することができる。非作動デバイ
スは、例えばレーザ光線により、デバイスのコネクタ１
５を切断することにより電気的に切り離される。開路も
しくは短絡に対する予備テストを行った後、残りのデバ
イスにバーンインを行ってされに欠陥デバイスがあるか
どうかを決定する。バーンイン及び予備テストを行った
後、２つの導体層１５，１７は除去され、ウェーハは個
別デバイスへ分割されて組み立てられる。
【００１４】
【００１５】
【００１６】本発明の相互接続システムの一つの利点は
ウェーハを個別デバイスへ分割する前に予備テストを平
行に実施し、次に相互接続を除去して最終的に個別デバ
イスの組立て及びテストを行うことができることであ
る。ウェーハ形状でデバイスをテストするには、各デバ
イスの“出力”ピンをコンタクトする必要がある。これ
は、出力ピンをウェーハ上のより便利な位置へ接続する
プローブカードもしくは付加金属層により達成される。
【００１７】以上の説明に関して更に以下の項を開示す
る。 (1) 半導体ウェーハから分離する前の半導体デバイス
のバーンイン及びテスト用相互接続システムにおいて、
該システムは、各々が複数のボンドパッドを有し行列構
成とされた複数の半導体デバイスを有する半導体ウェー
ハと、デバイス及びボンドパッドから絶縁されたウェー
ハ上の少くとも一層の複数の電気的に分離された導体
と、前記複数の電気的に分離された各導体と一列内の前
記各デバイス上の対応するボンドパッド間の電気的接続
と、前記複数の電気的に分離された各導体に接続された
前記ウェーハ上の複数のテスト点、からなる相互接続シ
ステム。
【００１８】(2) 第(1) 項記載の相互接続システムに
おいて、前記複数の分離された各導体と一列内の前記各
デバイス上の対応するボンドパッド間の接続はフューズ
リンクである相互接続システム。
【００１９】(3) 第(1) 項記載の相互接続システムに
おいて、前記少くとも一層の複数の電気的に分離された
導体から絶縁された第２層の複数のコネクタを含み、前
記第２レベルの相互接続の前記各導体はビアを介して前
記第１層の前記複数の電気的に分離されたコネクタの一
つに接続されている、相互接続システム。
【００２０】(4) 第(3) 項記載の相互接続システムに
おいて、前記第２層の複数の相互接続の各導体はフュー
ズリンクを介してウェーハ上のボンドパッドへ接続され
ている、相互接続システム。
【００２１】(5) 半導体ウェーハから分離する前の半
導体デバイスのバーンイン及びテスト用相互接続システ
ムにおいて、該システムは、各々が複数のボンドパッド
を有し行列配置された複数の半導体デバイスを有する半
導体ウェーハと、デバイス及びボンドパッドから絶縁さ
れたウェーハ上の第１層の複数の電気的に分離された導
体と、第１層の複数の電気的に分離された導体から絶縁
されたウェーハ上の第２層の複数の電気的に分離された
導体と、前記第１層の電気的に分離された各導体と前記
第２層の複数の電気的に分離された導体の１本との間の
相互接続と、前記第２の複数の電気的に分離された導体
内の前記各導体に接続された前記ウェーハ上の複数のコ
ンタクトテスト点、からなる相互接続システム。
【００２２】(6) 第(5) 項記載の相互接続システムに
おいて、前記複数のテスト点の各々とボンドパッド間の
相互接続はフューズリンクである、相互接続システム。
【００２３】(7) 第(5) 項記載の相互接続システムに
おいて、デバイスから絶縁され且つデバイス上のボンド
パッド及びウェーハ上のコンタクトテスト点に接続され
た複数の電気的に分離された導体はウェーハ上に一層し
かない、相互接続システム。
【００２４】(8) 半導体ウェーハから分離する前の半
導体デバイスのバーンイン及びテスト用相互接続システ
ムの形成方法において、該方法は次の工程すなわち、半
導体ウェーハ表面及びその上に形成された半導体デバイ
ス上に絶縁材料層を形成し各半導体デバイスは複数のボ
ンドパッドを有し絶縁層はボンドパッド上に開口を有
し、絶縁層内の開口中を延在して半導体デバイス上のボ
ンドパッドと接触する第１の金属層を絶縁層上に堆積
し、前記第１の金属層をエッチングして複数の導体を形
成し、半導体ウェーハ周辺の半導体デバイスを含まない
位置にテスト点コンタクトを形成し、各テスト点コンタ
クトをボンドパッドに接続された複数の導体の各々と相
互接続する、からなる相互接続システム形成方法。
【００２５】(9) 第(8) 項記載の方法において、半導
体デバイス上のボンドパッドを複数の導体へ接続するフ
ューズリンクを形成する工程を含む、相互接続システム
形成方法。
【００２６】(10) 第(8) 項記載の方法において、エッ
チング後に金属層上に第２の絶縁材層を形成し、ビア形
成後に第２の絶縁材層上に第２の金属層を堆積させ、第
２の金属層をエッチングして第２の複数の導体を形成
し、第１の金属層の導体を前記第２の金属層の導体へ接
続する、工程を含む相互システム形成方法。
【００２７】(11) 第(10)項記載の方法において、前記
第１の金属層から形成された導体はビアを介して前記第
２の金属層から形成された導体へ接続される、工程を含
む相互システム形成方法。
【００２８】(12) 第(8) 項記載の方法において、絶縁
材を堆積させる前に接着剤層を設ける工程を含む、相互
接続システム形成方法。
【００２９】(13) 第(9) 項記載の方法において、フュ
ーズリンクはバーンイン中に過負荷が生じる場合に開路
する低許容電力導体である、相互接続システム形成方
法。
【００３０】(14) 第(8) 項記載の方法において、半導
体デバイスは半導体ウェーハ上に配列されており、一列
内の各半導体デバイス上の複数の対応するボンドパッド
を並列接続するステップを含み、相互接続システム形成
方法。
【００３１】(15) 半導体デバイスを半導体ウェーハか
ら分離する前の各々が複数のボンドパッドを有する複数
の半導体デバイスのテスト及びバーンイン方法におい
て、半導体は半導体ウェーハ表面に複数列に形成されて
おり、該方法は次の工程すなわち、半導体デバイスの各
列に対する半導体デバイス上の対応するボンドパッドを
並列接続し、一行の半導体デバイスの並列接続された各
組のボンドパッドを半導体ウェーハ上のテスト点コンタ
クトへ接続し、各半導体デバイスのテスト及びバーンイ
ンを行うように各テスト点コンタクトへテスト及びバー
ンイン電圧を印加する、ことからなるテスト及びバーン
イン方法。
【００３２】(16) 第(15)項記載の方法において、不良
としてテストされる各半導体を並列接続から切り離す工
程を含む、テスト及びバーンイン方法。
【００３３】(17) 第(16)項記載の方法において、各半
導体入力信号ボンドパッドはフューズリンクにより並列
接続されており、レーザ光線によりフューズリンクを開
路してバーンインを行う前に不良デバイスを切り離す工
程を含む、テスト及びバーンイン方法。
【００３４】(18) 第(15)項記載の方法において、デバ
イスをウェーハから分離する前にウェーハから相互接続
回路を除去する工程を含む、テスト及びバーンイン方
法。
【００３５】(19) 第(2) 項記載の相互接続システムに
おいて、フューズリンクはバーンイン中に過負荷が生じ
る場合に開路する低許容電力材である、相互接続システ
ム。
【００３６】(20) デバイスが形成されている半導体ウ
ェーハから分離する前に半導体デバイス１２のテスト及
びバーンインを行う相互接続システム及び方法はデバイ
ス上にコンタクト１６及び導体１７の相互接続層を形成
し、次にデバイス上でテスト及びバーンインを行うこと
を含んでいる。さらにテスト及びバーンインを行う前に
不良デバイスが導体から切り離される。ウェーハ上のデ
バイスを切り離す前、且つさらにテスト及びパッケージ
ングを行う前に相互接続が除去される。
【図面の簡単な説明】
【図１】複数個のデバイスが形成された半導体ウェーハ
を示す図。
【図２】ウェーハ上の３個のデバイスの拡大図。
【図３】第１の導体層を有する３個のデバイスを示す
図。
【図４】第２の導体層を有する図３の３個のデバイスを
示す図。
【符号の説明】
１１ ウェーハ １２ 半導体デバイス １３ 余白部 １４ ボンドパッド １５ フューズリンク導体 １６ ビアパッド １７ 相互接続導体 １７ａ 導体 １８ テスト点 Ｐ1 ボンドパッド Ｐ2 ボンドパッド Ｐ3 ボンドパッド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−169435（ＪＰ，Ａ) 特開 昭49−75279（ＪＰ，Ａ) 特開 平２−86142（ＪＰ，Ａ) 特開 昭61−87349（ＪＰ，Ａ) 実開 平１−162260（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウェーハから分離する前に、その
    上にある半導体デバイスのバーンイン及びテストを行う
    ための半導体ウェーハであって、 複数の半導体デバイスを持つ半導体ウェーハを有し、こ
    こで各半導体デバイスは複数のボンドパットと、半導体
    デバイスの上面を規定する複数の端を有し、更に半導体
    デバイスより絶縁されたウェーハの上に複数導体の第１
    層を有し、ここで前記第１層の複数導体の各々は、前記
    半導体デバイスの少なくとも１つの上に延びて、全体に
    その半導体デバイスの周囲の内側に有り、１つのボンド
    パットに接続されており、更にウェーハの上に、複数導
    体の第１層から絶縁されて、複数導体の第２層を有し、
    更に複数導体の前記第１層の各導体と複数導体の前記第
    ２層の１つの導体間を結ぶ相互接続を有し、更に前記ウ
    ェーハ上に複数のテスト接点を有し、ここで前記テスト
    接点の各々は複数導体の前記第２層中の導体の１つに接
    続されている、 ことを特徴とする半導体ウェーハ。
  2. 【請求項２】 請求項１の半導体ウェーハであって、前
    記半導体デバイスが前記半導体ウェーハ上に行・列状に
    配置されている半導体ウェーハ。
  3. 【請求項３】 請求項２の半導体ウェーハであって、複
    数導体の前記第１層の導体が行方向に延びており、かつ
    複数導体の前記第２層の導体が列方向に延びている半導
    体ウェーハ。
  4. 【請求項４】 請求項１の半導体ウェーハであって、複
    数導体の前記第１層の導体の各々は、バーンイン時過負
    荷において開放される低電力用導体のフューズリンクを
    介して１つのボンドパットに接続されている半導体ウェ
    ーハ。
JP00300292A 1991-01-11 1992-01-10 半導体デバイスのバーンイン及びテスト用半導体ウェーハ Expired - Lifetime JP3324770B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65019891A 1991-01-11 1991-01-11
US650198 2000-08-29

Publications (2)

Publication Number Publication Date
JPH04314346A JPH04314346A (ja) 1992-11-05
JP3324770B2 true JP3324770B2 (ja) 2002-09-17

Family

ID=24607895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00300292A Expired - Lifetime JP3324770B2 (ja) 1991-01-11 1992-01-10 半導体デバイスのバーンイン及びテスト用半導体ウェーハ

Country Status (1)

Country Link
JP (1) JP3324770B2 (ja)

Also Published As

Publication number Publication date
JPH04314346A (ja) 1992-11-05

Similar Documents

Publication Publication Date Title
US5444366A (en) Wafer burn-in and test system
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US5844317A (en) Consolidated chip design for wire bond and flip-chip package technologies
US6121677A (en) Reduced size integrated circuits and methods using test pads located in scribe regions of integrated circuits wafers
JP2840544B2 (ja) 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法
US6204074B1 (en) Chip design process for wire bond and flip-chip package
US4977441A (en) Semiconductor device and tape carrier
JP3183825B2 (ja) マルチチップ・モジュールのバーンイン・ストレス付加および同時テスト方法および装置
US5517127A (en) Additive structure and method for testing semiconductor wire bond dies
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
JPH03187236A (ja) 集積回路組付け用の受動基板を試験する試験回路
JPH08504036A (ja) エリアアレイ配線チップのｔａｂテスト
KR20020074997A (ko) 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및그 제조방법
JP3324725B2 (ja) マルチチップ半導体用の接続構造及びその形成方法
US6121065A (en) Wafer scale burn-in testing
US5897193A (en) Semiconductor wafer
US6946747B1 (en) Semiconductor device and its manufacturing method
JPH0773106B2 (ja) 半導体装置の製造方法
US6426176B1 (en) Method of forming a protective conductive structure on an integrated circuit package interconnection
JP3324770B2 (ja) 半導体デバイスのバーンイン及びテスト用半導体ウェーハ
US7344899B2 (en) Die assembly and method for forming a die on a wafer
US6911357B2 (en) Method for wafer level testing of semiconductor using sacrificial on die power and ground metalization
JPH07211756A (ja) 半導体チップにバーン・イン操作を実施するための方法
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
CA1303752C (en) Burn-in pads for tab interconnect structures

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8