JP3309099B2 - 回路基板と表面実装型ｌｓｉとの接続方法 - Google Patents
回路基板と表面実装型ｌｓｉとの接続方法Info
- Publication number
- JP3309099B2 JP3309099B2 JP10395094A JP10395094A JP3309099B2 JP 3309099 B2 JP3309099 B2 JP 3309099B2 JP 10395094 A JP10395094 A JP 10395094A JP 10395094 A JP10395094 A JP 10395094A JP 3309099 B2 JP3309099 B2 JP 3309099B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- surface mount
- terminal
- lsi
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型ＬＳＩ、特
にそのリード端子がＢＧＡ（ ball grid array ）（以
下、バンプ状という）端子、ＬＧＡ（ land grid array
）（以下、平電極状という）端子、ＰＬＣＣ（ plasti
c leaded chip carrier ）（以下、Ｊ形状という）端子
を成す表面実装型ＬＳＩ、と回路基板との接続方法に関
する。
にそのリード端子がＢＧＡ（ ball grid array ）（以
下、バンプ状という）端子、ＬＧＡ（ land grid array
）（以下、平電極状という）端子、ＰＬＣＣ（ plasti
c leaded chip carrier ）（以下、Ｊ形状という）端子
を成す表面実装型ＬＳＩ、と回路基板との接続方法に関
する。
【０００２】
【従来の技術】表面実装型ＬＳＩは種々あるが、ＱＦＰ
（ quad flat package ）、ＢＱＦＰ（ quad flat pack
age with bumper ）あるいはＳＯＰ（ small outline p
ackage ）などでは、従来例を示す図６で説明すると、
ＬＳＩパッケージよりリード端子１６が多数出ており、
これら表面実装型ＬＳＩ６のリード端子１６は、回路基
板７の回路パターン１８に直接半田１７付けするか、Ｉ
Ｃソケットを用いて接続していた。近年これら表面実装
型ＬＳＩのリード端子１６のピッチが微細化し、リード
端子数も多くなり（多ピン化）、半田付けに高度な技術
が必要となってきた。ＩＣソケット（図示せず）も多ピ
ン化・微細化が困難な状態であり、また、ＬＳＩのリー
ド端子１６も微細化のため曲がったり、隣のリード端子
と接触するなどして、取扱いが困難であった。
（ quad flat package ）、ＢＱＦＰ（ quad flat pack
age with bumper ）あるいはＳＯＰ（ small outline p
ackage ）などでは、従来例を示す図６で説明すると、
ＬＳＩパッケージよりリード端子１６が多数出ており、
これら表面実装型ＬＳＩ６のリード端子１６は、回路基
板７の回路パターン１８に直接半田１７付けするか、Ｉ
Ｃソケットを用いて接続していた。近年これら表面実装
型ＬＳＩのリード端子１６のピッチが微細化し、リード
端子数も多くなり（多ピン化）、半田付けに高度な技術
が必要となってきた。ＩＣソケット（図示せず）も多ピ
ン化・微細化が困難な状態であり、また、ＬＳＩのリー
ド端子１６も微細化のため曲がったり、隣のリード端子
と接触するなどして、取扱いが困難であった。
【０００３】さらに、これら表面実装型ＬＳＩ６を一度
回路基板７に半田１７付けすると、回路不良、ＬＳＩの
不良・内部破壊等で交換する場合などでは、交換作業が
困難で、微細な回路パターン１８を破壊してしまうこと
も多いという問題があった。このように従来、回路基板
７の回路パターン１８に表面実装型ＬＳＩ６のリード端
子１６を直接半田付けしており、半田１７による端子間
のブリッジ、半田不良、リード端子の曲がり、回路設計
変更に対応し難い等の不都合が多く、作業も補修も困難
であり、しかも、補修による二次的不良（ＬＳＩの破壊
・回路パターンの剥離）を引き起こしていた。
回路基板７に半田１７付けすると、回路不良、ＬＳＩの
不良・内部破壊等で交換する場合などでは、交換作業が
困難で、微細な回路パターン１８を破壊してしまうこと
も多いという問題があった。このように従来、回路基板
７の回路パターン１８に表面実装型ＬＳＩ６のリード端
子１６を直接半田付けしており、半田１７による端子間
のブリッジ、半田不良、リード端子の曲がり、回路設計
変更に対応し難い等の不都合が多く、作業も補修も困難
であり、しかも、補修による二次的不良（ＬＳＩの破壊
・回路パターンの剥離）を引き起こしていた。
【０００４】
【発明が解決しようとする課題】本発明は、これら従来
の問題を解決する表面実装型ＬＳＩと回路基板との接続
方法に関するものである。表面実装型ＬＳＩのリード端
子については、前述のとおり、ＢＧＡのようにパッケー
ジの底面に球形の半田をアレイ状に並べたり、ＬＧＡの
ようにパッケージの底面に平電極パットをアレイ状に並
べたり、ＰＬＣＣのようにパッケージの四つの側面のす
べてにおいてリード端子の端子ピンがＪの形で並んでい
る形式が用いられている。しかし、これらの表面実装型
ＬＳＩと回路基板とは、いずれも従来の方法、すなわち
半田による接続方法で接続されており、前述のとおりの
問題を抱えていた。発明者等は、表面実装型ＬＳＩと回
路基板との接続に前記のような種々の不都合を与える半
田による接続方法に代る接続方法を鋭意検討した結果、
表面実装型ＬＳＩと回路基板との接続、取り外しが簡単
にでき、しかも、ＢＧＡ，ＬＧＡ，ＰＬＣＣのいずれの
形式のリード端子との接続も容易にできる接続方法を見
出し本発明を完成した。
の問題を解決する表面実装型ＬＳＩと回路基板との接続
方法に関するものである。表面実装型ＬＳＩのリード端
子については、前述のとおり、ＢＧＡのようにパッケー
ジの底面に球形の半田をアレイ状に並べたり、ＬＧＡの
ようにパッケージの底面に平電極パットをアレイ状に並
べたり、ＰＬＣＣのようにパッケージの四つの側面のす
べてにおいてリード端子の端子ピンがＪの形で並んでい
る形式が用いられている。しかし、これらの表面実装型
ＬＳＩと回路基板とは、いずれも従来の方法、すなわち
半田による接続方法で接続されており、前述のとおりの
問題を抱えていた。発明者等は、表面実装型ＬＳＩと回
路基板との接続に前記のような種々の不都合を与える半
田による接続方法に代る接続方法を鋭意検討した結果、
表面実装型ＬＳＩと回路基板との接続、取り外しが簡単
にでき、しかも、ＢＧＡ，ＬＧＡ，ＰＬＣＣのいずれの
形式のリード端子との接続も容易にできる接続方法を見
出し本発明を完成した。
【０００５】
【課題を解決するための手段】本発明の回路基板と表面
実装型ＬＳＩとの接続方法は、回路基板と表面実装型Ｌ
ＳＩとを接続体を介して接続する方法であって、接続体
には端子用ソケットが表面実装型ＬＳＩのリード端子配
列と同じピッチ配列で設けられ、端子用ソケットの半球
形状部は半田接点となっており、表面実装型ＬＳＩのリ
ード端子と接続体に設けられた端子用ソケットの半球形
状部の半田接点とを半田の溶着により接着し、回路基板
に設けられた端子ピンを端子用ソケットの内径部に挿入
して接続する。また、前記の接続方法の内の半田溶着に
換えて、表面実装型ＬＳＩのリード端子と接続体に設け
られた端子用ソケットの半球形状部との間に異方導電体
を挟んで接続する。
実装型ＬＳＩとの接続方法は、回路基板と表面実装型Ｌ
ＳＩとを接続体を介して接続する方法であって、接続体
には端子用ソケットが表面実装型ＬＳＩのリード端子配
列と同じピッチ配列で設けられ、端子用ソケットの半球
形状部は半田接点となっており、表面実装型ＬＳＩのリ
ード端子と接続体に設けられた端子用ソケットの半球形
状部の半田接点とを半田の溶着により接着し、回路基板
に設けられた端子ピンを端子用ソケットの内径部に挿入
して接続する。また、前記の接続方法の内の半田溶着に
換えて、表面実装型ＬＳＩのリード端子と接続体に設け
られた端子用ソケットの半球形状部との間に異方導電体
を挟んで接続する。
【０００６】
【発明の実施の形態】以下、図面を参照して、本発明を
詳細に説明する。図１は、本発明に使用される接続体の
縦断面説明図である。図２は、本発明の接続方法の一形
態を示す説明図であって、（ａ）は、接続図、（ｂ）
は、分解図である。図３は、本発明の接続方法の他の形
態を示す説明図であって、（ａ）は、接続図、（ｂ）
は、分解図である。図４は、本発明の図２に示す接続方
法の変形形態を示す説明図であって、（ａ）は、リード
端子が平電極状の場合の接続図、（ｂ）は、リード端子
がＪ形状の場合の接続図である。図５は、本発明に用い
る異方導電体を説明する図であって、（ａ）は、極細ピ
ッチマトリックス状の異方導電体の斜視説明図、（ｂ）
は、表面実装型ＬＳＩと同ピッチ位置の各々に複数の導
電体が集合的に配置される異方導電体の斜視説明図、
（ｃ）は、（ｂ）の複数導電体を集合させた異方導電体
の斜視説明図、（ｄ）は、（ｃ）に示す異方導電体の縦
断面説明図である。
詳細に説明する。図１は、本発明に使用される接続体の
縦断面説明図である。図２は、本発明の接続方法の一形
態を示す説明図であって、（ａ）は、接続図、（ｂ）
は、分解図である。図３は、本発明の接続方法の他の形
態を示す説明図であって、（ａ）は、接続図、（ｂ）
は、分解図である。図４は、本発明の図２に示す接続方
法の変形形態を示す説明図であって、（ａ）は、リード
端子が平電極状の場合の接続図、（ｂ）は、リード端子
がＪ形状の場合の接続図である。図５は、本発明に用い
る異方導電体を説明する図であって、（ａ）は、極細ピ
ッチマトリックス状の異方導電体の斜視説明図、（ｂ）
は、表面実装型ＬＳＩと同ピッチ位置の各々に複数の導
電体が集合的に配置される異方導電体の斜視説明図、
（ｃ）は、（ｂ）の複数導電体を集合させた異方導電体
の斜視説明図、（ｄ）は、（ｃ）に示す異方導電体の縦
断面説明図である。
【０００７】図１において、本発明の接続方法に使用さ
れる接続体１は、接続体基体２に、端子用ソケット３を
設けたものである。端子用ソケット３の半球形状部に
は、半田接点４が形成されている。接続体基体２は、例
えば一般的に回路基板に使用されるプリント基板を用い
ることができる。図２（ａ）において、接続体１に設け
られた端子用ソケット３の半球形状部に形成される半田
接点４と表面実装型ＬＳＩ６のリード端子であるバンプ
状端子５とは半田溶着され、接続体１に設けられた半田
接点３の凹部には、回路基板７に設けられた端子ピン８
が挿入されて、図２（ａ）に示すように、本発明の接続
方法に基づく接続態様が構成される。なお、１７は回路
基板７に形成された回路パターン１８と端子ピン８を接
続させるための半田である。表面実装型ＬＳＩ６のリー
ド端子は、図２（ｂ）に示すバンプ状端子５に限られ
ず、平電極状端子１０（図４（ａ））、Ｊ形状端子１０
（図４（ｂ））も用いられ得る。
れる接続体１は、接続体基体２に、端子用ソケット３を
設けたものである。端子用ソケット３の半球形状部に
は、半田接点４が形成されている。接続体基体２は、例
えば一般的に回路基板に使用されるプリント基板を用い
ることができる。図２（ａ）において、接続体１に設け
られた端子用ソケット３の半球形状部に形成される半田
接点４と表面実装型ＬＳＩ６のリード端子であるバンプ
状端子５とは半田溶着され、接続体１に設けられた半田
接点３の凹部には、回路基板７に設けられた端子ピン８
が挿入されて、図２（ａ）に示すように、本発明の接続
方法に基づく接続態様が構成される。なお、１７は回路
基板７に形成された回路パターン１８と端子ピン８を接
続させるための半田である。表面実装型ＬＳＩ６のリー
ド端子は、図２（ｂ）に示すバンプ状端子５に限られ
ず、平電極状端子１０（図４（ａ））、Ｊ形状端子１０
（図４（ｂ））も用いられ得る。
【０００８】端子用ソケットのピッチは、表面実装型Ｌ
ＳＩ６のリード端子のピッチと同ピッチとする。端子用
ソケットは、例えば、内径０．２〜０．５ｍｍ、長さ
１．２〜２．２ｍｍとし、端子用ソケットの先端部およ
び外周に半田を設ける。その際端子用ソケットの先端部
は、リード端子との半田接続を容易に確実に行うため
に、半球形状にして接続体基体表面より出しておく必要
があり、その結果として、表面実装型ＬＳＩのリード端
子との接続時に必要な部分のみ半田が溶着し、しかもバ
ンプ状、平電極状、Ｊ形状のいずれの形状のリード端子
であっても、その高さ、形状、精度が一般的半導体リー
ド精度の６０〜２００μｍ程度であれば、何等問題なく
半田付けされ、半田によるリーク不良がないばかりか、
格別高度な半田付けの技術も必要としない。
ＳＩ６のリード端子のピッチと同ピッチとする。端子用
ソケットは、例えば、内径０．２〜０．５ｍｍ、長さ
１．２〜２．２ｍｍとし、端子用ソケットの先端部およ
び外周に半田を設ける。その際端子用ソケットの先端部
は、リード端子との半田接続を容易に確実に行うため
に、半球形状にして接続体基体表面より出しておく必要
があり、その結果として、表面実装型ＬＳＩのリード端
子との接続時に必要な部分のみ半田が溶着し、しかもバ
ンプ状、平電極状、Ｊ形状のいずれの形状のリード端子
であっても、その高さ、形状、精度が一般的半導体リー
ド精度の６０〜２００μｍ程度であれば、何等問題なく
半田付けされ、半田によるリーク不良がないばかりか、
格別高度な半田付けの技術も必要としない。
【０００９】接続体１の端子用ソケット３のピッチは、
０．５、１．２７、１．５、２．５４ｍｍが標準的であ
る。これは表面実装型ＬＳＩ６のバンプ状、平電極状、
Ｊ形状のリード端子の標準ピッチに基づいている。ま
た、この端子用ソケット数は、表面実装型ＬＳＩの端子
数に応じて設ければ良く、マトリックス状または千鳥状
に設けられ、ＢＧＡでは２０〜３６０個が、ＬＧＡでは
２２７、４４７、５５７個が、また、ＰＬＣＣでは１８
〜８４個が一般的である。回路基板７に設ける端子ピン
８（ピン径０．２〜０．５ｍｍ、全長１．１〜２．１ｍ
ｍ）は、接続体と回路基板とを接続し、又切り離す際、
接続体の端子用ソケットの他方の端部に形成された凹部
の開口部に回路基板の端子ピンを挿入、取りはずしを行
うことから、回路基板のパターン保護及び強度を考慮す
ると、この端子ピンは回路基板に貫通させておくとよ
い。更に電気的接続も必要であるので、回路基板の回路
パターン１８と半田１７で溶着し、回路基板面より０．
５ｍｍ程度出ている。この端子ピン８の出っ張りは、接
続体の端子用ソケット３の凹部の開口部により確実にグ
リップされていれば０．５ｍｍに限定する必要はない
が、回路基板への組み込み時の厚さをできるだけ薄くし
たいことから、０．５〜１．０ｍｍ程度がよい。
０．５、１．２７、１．５、２．５４ｍｍが標準的であ
る。これは表面実装型ＬＳＩ６のバンプ状、平電極状、
Ｊ形状のリード端子の標準ピッチに基づいている。ま
た、この端子用ソケット数は、表面実装型ＬＳＩの端子
数に応じて設ければ良く、マトリックス状または千鳥状
に設けられ、ＢＧＡでは２０〜３６０個が、ＬＧＡでは
２２７、４４７、５５７個が、また、ＰＬＣＣでは１８
〜８４個が一般的である。回路基板７に設ける端子ピン
８（ピン径０．２〜０．５ｍｍ、全長１．１〜２．１ｍ
ｍ）は、接続体と回路基板とを接続し、又切り離す際、
接続体の端子用ソケットの他方の端部に形成された凹部
の開口部に回路基板の端子ピンを挿入、取りはずしを行
うことから、回路基板のパターン保護及び強度を考慮す
ると、この端子ピンは回路基板に貫通させておくとよ
い。更に電気的接続も必要であるので、回路基板の回路
パターン１８と半田１７で溶着し、回路基板面より０．
５ｍｍ程度出ている。この端子ピン８の出っ張りは、接
続体の端子用ソケット３の凹部の開口部により確実にグ
リップされていれば０．５ｍｍに限定する必要はない
が、回路基板への組み込み時の厚さをできるだけ薄くし
たいことから、０．５〜１．０ｍｍ程度がよい。
【００１０】このように、本発明の接続体１の端子用ソ
ケット３の半田接点４と表面実装型ＬＳＩ６のリード端
子とを半田で接続し、接続体１の端子用ソケット３の凹
部の開口部に回路基板７の端子ピン８を挿入することに
より、表面実装型ＬＳＩ６と回路基板７とが本発明の接
続体１を介して接続される。また、回路基板７に不都合
が生じたり、回路を変更する時には、接続体１を回路基
板７の端子ピン８より抜いて回路変更を行い、表面実装
型ＬＳＩには何等不都合を生じさせずに、回路変更を終
了して、表面実装型ＬＳＩは接続体を介して再び回路基
板と接続することができる。
ケット３の半田接点４と表面実装型ＬＳＩ６のリード端
子とを半田で接続し、接続体１の端子用ソケット３の凹
部の開口部に回路基板７の端子ピン８を挿入することに
より、表面実装型ＬＳＩ６と回路基板７とが本発明の接
続体１を介して接続される。また、回路基板７に不都合
が生じたり、回路を変更する時には、接続体１を回路基
板７の端子ピン８より抜いて回路変更を行い、表面実装
型ＬＳＩには何等不都合を生じさせずに、回路変更を終
了して、表面実装型ＬＳＩは接続体を介して再び回路基
板と接続することができる。
【００１１】また、本発明で使用する接続体を、図２な
いし図４に示すように表面実装型ＬＳＩのリード端子と
半田で直接接続せず、図３に示すように、低インピーダ
ンスの異方導電体１１を介して、固定金具１５などを用
いて接続し、固定アッセンブリとし、次いで接続体１の
端子用ソケット３の凹部の開口部に回路基板７の端子ピ
ン８を挿入することにより、表面実装型ＬＳＩ６と回路
基板７とを接続してもよい。この接続完了図を図３
（ａ）に示す。
いし図４に示すように表面実装型ＬＳＩのリード端子と
半田で直接接続せず、図３に示すように、低インピーダ
ンスの異方導電体１１を介して、固定金具１５などを用
いて接続し、固定アッセンブリとし、次いで接続体１の
端子用ソケット３の凹部の開口部に回路基板７の端子ピ
ン８を挿入することにより、表面実装型ＬＳＩ６と回路
基板７とを接続してもよい。この接続完了図を図３
（ａ）に示す。
【００１２】図５により異方導電体１１について説明す
る。この異方導電体１１は、低インピーダンスとする必
要から、金属細線を導電体１２とし、この導電体を絶縁
体１３、例えばシリコーンゴムで固定する。これによれ
ば、低インピーダンスの極く薄い異方導電体１１（例え
ば厚さ０．２〜０．５ｍｍ程度）にすることができ、接
続時のアッセンブリを薄くすることができる。また、こ
の異方導電体１１は、導電体１２を極細ピッチでマトリ
ックス状（例えば、０．０５ｍｍ、０．１ｍｍピッチの
マトリックス）とするか（図５（ａ））、または表面実
装型ＬＳＩのリード端子と同ピッチ配列位置に複数の導
電体１２（３〜５本）を設けるか（図５（ｂ））、ある
いは前記複数の導電体１２の少なくとも片面を半田、あ
るいはメッキで導電体１２同士を繋ぎバンプ状あるいは
ラウンド状の導電集合部１４（図５（ｃ））としてもよ
い。
る。この異方導電体１１は、低インピーダンスとする必
要から、金属細線を導電体１２とし、この導電体を絶縁
体１３、例えばシリコーンゴムで固定する。これによれ
ば、低インピーダンスの極く薄い異方導電体１１（例え
ば厚さ０．２〜０．５ｍｍ程度）にすることができ、接
続時のアッセンブリを薄くすることができる。また、こ
の異方導電体１１は、導電体１２を極細ピッチでマトリ
ックス状（例えば、０．０５ｍｍ、０．１ｍｍピッチの
マトリックス）とするか（図５（ａ））、または表面実
装型ＬＳＩのリード端子と同ピッチ配列位置に複数の導
電体１２（３〜５本）を設けるか（図５（ｂ））、ある
いは前記複数の導電体１２の少なくとも片面を半田、あ
るいはメッキで導電体１２同士を繋ぎバンプ状あるいは
ラウンド状の導電集合部１４（図５（ｃ））としてもよ
い。
【００１３】このようにすることで、導電体１２単体に
よる点接触ではなく面接触となり、よりいっそう安定し
た接続が可能となる。この異方導電体１１による接続方
法は、表面実装型ＬＳＩ６と接続体１とを異方導電体１
１を間に挟んで、ある程度の圧縮加重で固定する必要が
あるが、表面実装型ＬＳＩの内部破壊を防ぐにはなるべ
く加重を掛けないようにする必要があり、そのために
は、この異方導電体１１をなるべく柔らかくしておくと
よい。異方導電体１１を柔らかくするには、絶縁体１３
のゴム硬度を２０〜５０°Ｈ、好ましくは２０〜３０°
Ｈとし、また導電体１２を斜めに傾斜させることにより
低加重による接続が可能となる。
よる点接触ではなく面接触となり、よりいっそう安定し
た接続が可能となる。この異方導電体１１による接続方
法は、表面実装型ＬＳＩ６と接続体１とを異方導電体１
１を間に挟んで、ある程度の圧縮加重で固定する必要が
あるが、表面実装型ＬＳＩの内部破壊を防ぐにはなるべ
く加重を掛けないようにする必要があり、そのために
は、この異方導電体１１をなるべく柔らかくしておくと
よい。異方導電体１１を柔らかくするには、絶縁体１３
のゴム硬度を２０〜５０°Ｈ、好ましくは２０〜３０°
Ｈとし、また導電体１２を斜めに傾斜させることにより
低加重による接続が可能となる。
【００１４】このように異方導電体１１を介在させた接
続方法でも、前述同様、表面実装型ＬＳＩ６と回路基板
７とが容易に接続され、また回路基板７に不都合が生じ
たり、回路を変更する時には端子ピン８付きの回路基板
７を接続体１より抜くことにより、表面実装型ＬＳＩ６
には何等不都合を生じさせずに回路変更を行い、その終
了後には、表面実装型ＬＳＩ６を接続体１を介して問題
なく回路基板７と再接続させることができる。
続方法でも、前述同様、表面実装型ＬＳＩ６と回路基板
７とが容易に接続され、また回路基板７に不都合が生じ
たり、回路を変更する時には端子ピン８付きの回路基板
７を接続体１より抜くことにより、表面実装型ＬＳＩ６
には何等不都合を生じさせずに回路変更を行い、その終
了後には、表面実装型ＬＳＩ６を接続体１を介して問題
なく回路基板７と再接続させることができる。
【００１５】
【実施例】［実施例１］ 図１及び図２に基づいて実施例１を説明する。本実施例
１に使用する接続体１は、接続体基体２にマトリックス
状に端子用ソケット３を設けてなるものである。まず厚
さ１．０ｍｍの接続体基体２（ガラス布基体エポキシ樹
脂製）にピッチ１．５ｍｍで８４個のφ１．１ｍｍのス
ルーホールをあけ、銅メッキを施した。この銅メッキの
スルーホールに黄銅製の端子用ソケット３（長さ１．０
ｍｍ、内径０．５ｍｍ）を設置し、半田でスルーホール
と半田接合した。その際、端子用ソケット３の外面に半
田層を形成してあるので、接続体基体の面上に半田付き
の半球形状部分が突出した接続体１を得た。この接続体
１の端子用ソケット３の半球形状の半田接点４と表面実
装型ＬＳＩ６（ＢＧＡ）の８４個のバンプ状端子５とを
溶着し、接続体と表面実装型ＬＳＩ（ＢＧＡ）とを一体
化させた。また、厚さ１．０ｍｍの回路基板７（ガラス
布基体エポキシ樹脂製）には接続体１と同様に、ピッチ
１．５ｍｍで８４個のφ０．５ｍｍのスルーホールを回
路基板のパターン部にあけ、銅メッキをした。このスル
ーホールに黄銅製の端子ピン８（長さ１．５ｍｍ）を設
置し、半田１７で回路基板７の回路パターン１８と半田
接着した。この回路基板７の端子ピン８を表面実装型Ｌ
ＳＩ６と一体化した接続体の端子用ソケット３の開口部
に挿入し、接続を完了した。得られた接続構造体の誤接
続はなかった。
１に使用する接続体１は、接続体基体２にマトリックス
状に端子用ソケット３を設けてなるものである。まず厚
さ１．０ｍｍの接続体基体２（ガラス布基体エポキシ樹
脂製）にピッチ１．５ｍｍで８４個のφ１．１ｍｍのス
ルーホールをあけ、銅メッキを施した。この銅メッキの
スルーホールに黄銅製の端子用ソケット３（長さ１．０
ｍｍ、内径０．５ｍｍ）を設置し、半田でスルーホール
と半田接合した。その際、端子用ソケット３の外面に半
田層を形成してあるので、接続体基体の面上に半田付き
の半球形状部分が突出した接続体１を得た。この接続体
１の端子用ソケット３の半球形状の半田接点４と表面実
装型ＬＳＩ６（ＢＧＡ）の８４個のバンプ状端子５とを
溶着し、接続体と表面実装型ＬＳＩ（ＢＧＡ）とを一体
化させた。また、厚さ１．０ｍｍの回路基板７（ガラス
布基体エポキシ樹脂製）には接続体１と同様に、ピッチ
１．５ｍｍで８４個のφ０．５ｍｍのスルーホールを回
路基板のパターン部にあけ、銅メッキをした。このスル
ーホールに黄銅製の端子ピン８（長さ１．５ｍｍ）を設
置し、半田１７で回路基板７の回路パターン１８と半田
接着した。この回路基板７の端子ピン８を表面実装型Ｌ
ＳＩ６と一体化した接続体の端子用ソケット３の開口部
に挿入し、接続を完了した。得られた接続構造体の誤接
続はなかった。
【００１６】［実施例２］ 図１及び図３に基づいて実施例２を説明する。本発明の
接続体（実施例１と同形）と表面実装型ＬＳＩ（ＢＧ
Ａ、実施例１と同じもの）の間に、異方導電体１１（図
３ａ）を挟み、固定金具１５により固定アッセンブリと
した。この異方導電体１１は、金メッキの金属細線（φ
０．０５ｍｍ）を導電体１２（図５ａ）とし、厚さ０．
３ｍｍのシート（絶縁体）の厚さ方向に、ピッチ０．１
ｍｍでマトリックス状に配列したもので、絶縁体１３
（図５ａ）には透明絶縁性のシリコーンゴム・ＫＥ−１
５３ Ｕ［信越化学工業（株）製商品名］を用いた。図
３ｂに示すようにこの異方導電体１１を接続体１の端子
用ソケット３の半球形状突側に載せ、さらに表面実装型
ＬＳＩ６のバンプ形状端子５が異方導電体１１を介して
接続体の端子用ソケット３と接続するように挟んで固定
金具１５により固定アッセンブリとした。次いで回路基
板の端子ピン８を接続体の端子用ソケット３に挿入する
ことにより、この固定アッセンブリを回路基板に接続し
た。得られた接続構造体の誤接続はなかった。
接続体（実施例１と同形）と表面実装型ＬＳＩ（ＢＧ
Ａ、実施例１と同じもの）の間に、異方導電体１１（図
３ａ）を挟み、固定金具１５により固定アッセンブリと
した。この異方導電体１１は、金メッキの金属細線（φ
０．０５ｍｍ）を導電体１２（図５ａ）とし、厚さ０．
３ｍｍのシート（絶縁体）の厚さ方向に、ピッチ０．１
ｍｍでマトリックス状に配列したもので、絶縁体１３
（図５ａ）には透明絶縁性のシリコーンゴム・ＫＥ−１
５３ Ｕ［信越化学工業（株）製商品名］を用いた。図
３ｂに示すようにこの異方導電体１１を接続体１の端子
用ソケット３の半球形状突側に載せ、さらに表面実装型
ＬＳＩ６のバンプ形状端子５が異方導電体１１を介して
接続体の端子用ソケット３と接続するように挟んで固定
金具１５により固定アッセンブリとした。次いで回路基
板の端子ピン８を接続体の端子用ソケット３に挿入する
ことにより、この固定アッセンブリを回路基板に接続し
た。得られた接続構造体の誤接続はなかった。
【００１７】
【発明の効果】本発明の接続方法は、接続体を表面実装
型ＬＳＩ、特にＢＧＡ，ＬＧＡ，ＰＬＣＣの端子と半田
接点の半田により溶着し接続するため、表面実装型ＬＳ
Ｉに余分な荷重をかけることなく、また高度な半田付け
技術を必要とせずに作業ができ、しかも特殊な設備も必
要とせず、接続コストも低くすることができ、また半田
付けや、補修による不良の発生なしに表面実装型ＬＳＩ
と接続体のセットを回路基板に接続したり、取り外しを
容易に行うことができ電子部品の組み込み作業コストの
低減、および歩留まりが良くなり、品質も向上する。
型ＬＳＩ、特にＢＧＡ，ＬＧＡ，ＰＬＣＣの端子と半田
接点の半田により溶着し接続するため、表面実装型ＬＳ
Ｉに余分な荷重をかけることなく、また高度な半田付け
技術を必要とせずに作業ができ、しかも特殊な設備も必
要とせず、接続コストも低くすることができ、また半田
付けや、補修による不良の発生なしに表面実装型ＬＳＩ
と接続体のセットを回路基板に接続したり、取り外しを
容易に行うことができ電子部品の組み込み作業コストの
低減、および歩留まりが良くなり、品質も向上する。
【図１】 本発明に使用される接続体の縦断面説明図で
ある。
ある。
【図２】 本発明の接続方法の一形態を示す説明図であ
って、（ａ）は、接続図、（ｂ）は、分解図である。
って、（ａ）は、接続図、（ｂ）は、分解図である。
【図３】 本発明の接続方法の他の形態を示す説明図で
あって、（ａ）は、接続図、（ｂ）は、分解図である。
あって、（ａ）は、接続図、（ｂ）は、分解図である。
【図４】 本発明の図２に示す接続方法の変形形態を示
す説明図であって、（ａ）は、リード端子が平電極状の
場合の接続図、（ｂ）は、リード端子がＪ形状の場合の
接続図である。
す説明図であって、（ａ）は、リード端子が平電極状の
場合の接続図、（ｂ）は、リード端子がＪ形状の場合の
接続図である。
【図５】 本発明に用いる異方導電体を説明する図であ
って、（ａ）は、極細ピッチマトリックス状の異方導電
体の斜視説明図、（ｂ）は、表面実装型ＬＳＩと同ピッ
チ位置の各々に複数の導電体が集合的に配置される異方
導電体の斜視説明図、（ｃ）は、（ｂ）の複数導電体を
集合させた異方導電体の斜視説明図、（ｄ）は、（ｃ）
に示す異方導電体の縦断面説明図である。
って、（ａ）は、極細ピッチマトリックス状の異方導電
体の斜視説明図、（ｂ）は、表面実装型ＬＳＩと同ピッ
チ位置の各々に複数の導電体が集合的に配置される異方
導電体の斜視説明図、（ｃ）は、（ｂ）の複数導電体を
集合させた異方導電体の斜視説明図、（ｄ）は、（ｃ）
に示す異方導電体の縦断面説明図である。
【図６】 従来の接続方法を説明する縦断面説明図であ
る。
る。
１・・接続体 ２・・接続体基体 ３・・端子用ソケット ４・・半田接点 ５・・バンプ状端子 ６・・表面実装型ＬＳＩ ７・・回路基板 ８・・端子ピン ９・・平電極パット状端子 １０・・Ｊ形状端子 １１・・異方導電体 １２・・導電体 １３・・絶縁体 １４・・導電集合部 １５・・固定金具 １６・・リード端子 １７・・半田 １８・・回路パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−252370（ＪＰ，Ａ) 特開 昭57−113568（ＪＰ，Ａ) 実開 平２−98482（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01R 33/76 H01R 12/32 H01R 12/04 H01R 12/16
Claims (2)
- 【請求項１】 回路基板と表面実装型ＬＳＩとを接続体
を介して接続する方法であって、接続体には端子用ソケ
ットが表面実装型ＬＳＩのリード端子配列と同じピッチ
配列で設けられ、端子用ソケットの半球形状部は半田接
点となっており、表面実装型ＬＳＩのリード端子と接続
体に設けられた端子用ソケットの半球形状部の半田接点
とを半田の溶着により接着し、回路基板に設けられた端
子ピンを端子用ソケットの内径部に挿入して接続するこ
とを特徴とする回路基板と表面実装型ＬＳＩとの接続方
法。 - 【請求項２】 回路基板と表面実装型ＬＳＩとを接続体
を介して接続する方法であって、接続体には端子用ソケ
ットが表面実装型ＬＳＩのリード端子配列と同じピッチ
配列で設けられ、表面実装型ＬＳＩのリード端子と接続
体に設けられた端子用ソケットの半球形状部との間に異
方導電体を挟んで接続し、回路基板に設けられた端子ピ
ンを端子用ソケットの内径部に挿入して接続することを
特徴とする回路基板と表面実装型ＬＳＩとの接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10395094A JP3309099B2 (ja) | 1994-05-18 | 1994-05-18 | 回路基板と表面実装型ｌｓｉとの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10395094A JP3309099B2 (ja) | 1994-05-18 | 1994-05-18 | 回路基板と表面実装型ｌｓｉとの接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312242A JPH07312242A (ja) | 1995-11-28 |
| JP3309099B2 true JP3309099B2 (ja) | 2002-07-29 |
Family
ID=14367705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10395094A Expired - Fee Related JP3309099B2 (ja) | 1994-05-18 | 1994-05-18 | 回路基板と表面実装型ｌｓｉとの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309099B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3293348B2 (ja) * | 1994-08-22 | 2002-06-17 | 株式会社デンソー | コネクタピン接続装置及びその組立方法 |
| US6024584A (en) * | 1996-10-10 | 2000-02-15 | Berg Technology, Inc. | High density connector |
| TW406454B (en) | 1996-10-10 | 2000-09-21 | Berg Tech Inc | High density connector and method of manufacture |
| KR100675703B1 (ko) * | 1999-03-25 | 2007-02-01 | 커넥터 시스템즈 테크놀로지 엔.브이. | 커넥터 세트 |
| KR20010055681A (ko) * | 1999-12-11 | 2001-07-04 | 이형도 | 인쇄회로기판의 비 지 에이기판 결합장치 |
| US6866521B1 (en) * | 2000-09-14 | 2005-03-15 | Fci Americas Technology, Inc. | High density connector |
| JP2002100886A (ja) | 2000-09-25 | 2002-04-05 | Fujitsu Ltd | プリント板ユニット |
| WO2007061233A1 (en) * | 2005-11-24 | 2007-05-31 | Yoon-Sik Choi | Connector |
-
1994
- 1994-05-18 JP JP10395094A patent/JP3309099B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07312242A (ja) | 1995-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8232632B2 (en) | Composite contact for fine pitch electrical interconnect assembly | |
| US7121839B2 (en) | Compliant interconnect assembly | |
| JP4402954B2 (ja) | マルチダイ相互接続システムおよびマルチダイ相互接続方法 | |
| US6358064B2 (en) | Z-axis electrical interconnect | |
| JP2908747B2 (ja) | Ｉｃソケット | |
| JP2006004932A5 (ja) | ||
| WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| JP4988132B2 (ja) | 低コストかつ高信頼性適用のための高信頼性インタポーザ | |
| JP3309099B2 (ja) | 回路基板と表面実装型ｌｓｉとの接続方法 | |
| JP4210049B2 (ja) | スパイラル状接触子 | |
| US6270356B1 (en) | IC socket | |
| US6638082B2 (en) | Pin-grid-array electrical connector | |
| JP2005535079A (ja) | Ｂｇａ接続を有する印刷回路基板組立 | |
| JP3379920B2 (ja) | Ｉｃ用ソケット | |
| US6328577B1 (en) | High density electric connector set | |
| JP3252255B2 (ja) | Ｉｃソケット | |
| JP3084434B2 (ja) | Ｂｇａソケット | |
| US20070238324A1 (en) | Electrical connector | |
| JP2796394B2 (ja) | 入出力用ピンの補修接続法 | |
| JPH02250388A (ja) | 混成集積回路 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH08304503A (ja) | Ｉｃソケットテスタ | |
| KR100675703B1 (ko) | 커넥터 세트 | |
| JP2000323214A (ja) | 電気コネクタ | |
| JP2000150096A (ja) | コネクタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |