JP3214551B2 - 競合検出故障診断方式、競合検出故障診断方法、バスコンバータ、および記録媒体 - Google Patents
競合検出故障診断方式、競合検出故障診断方法、バスコンバータ、および記録媒体Info
- Publication number
- JP3214551B2 JP3214551B2 JP34016497A JP34016497A JP3214551B2 JP 3214551 B2 JP3214551 B2 JP 3214551B2 JP 34016497 A JP34016497 A JP 34016497A JP 34016497 A JP34016497 A JP 34016497A JP 3214551 B2 JP3214551 B2 JP 3214551B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- central processing
- instruction
- issued
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、上位のＣＰＵ（ce
ntral processing unit：中央処理装置）のキャッシュ
の状態を記憶する機構を持つバスコンバータがＣＰＵと
共有バスを接続してるマルチプロセサシステムにおけ
る、バスコンバータ内部の競合検出の故障を診断する方
式および方法に関する。
ntral processing unit：中央処理装置）のキャッシュ
の状態を記憶する機構を持つバスコンバータがＣＰＵと
共有バスを接続してるマルチプロセサシステムにおけ
る、バスコンバータ内部の競合検出の故障を診断する方
式および方法に関する。
【０００２】
【従来の技術】図３に、共有バスとＣＰＵとをバスコン
バータで接続するマルチプロセサシステムの一例を示
す。
バータで接続するマルチプロセサシステムの一例を示
す。
【０００３】図３において、ＣＰＵ２０１，２０５はそ
れぞれキャッシュ２０２，２０６を持っている。これら
ＣＰＵ２０１，２０５は、ローカルなバス２１０，２１
１によってそれぞれバスコンバータ２０３，２０７に接
続されていて、これらのバスコンバータを介して共有バ
ス２１２に接続されている。共有バス２１２には主記憶
装置であるメモリ２０９が接続されており、各ＣＰＵ２
０１，２０５は共有バス２１２を介してメモリ２０９に
アクセスできるようになっている。
れぞれキャッシュ２０２，２０６を持っている。これら
ＣＰＵ２０１，２０５は、ローカルなバス２１０，２１
１によってそれぞれバスコンバータ２０３，２０７に接
続されていて、これらのバスコンバータを介して共有バ
ス２１２に接続されている。共有バス２１２には主記憶
装置であるメモリ２０９が接続されており、各ＣＰＵ２
０１，２０５は共有バス２１２を介してメモリ２０９に
アクセスできるようになっている。
【０００４】バスコンバータ２０３，２０７はそれぞれ
タグメモリ２０４，２０８を持っている。これらのタグ
メモリ２０４，２０８には、それぞれ上位のＣＰＵ２０
１，２０５のキャッシュ２０２，２０６の状態が記録さ
れる。これらバスコンバータ２０３，２０７は、上位の
ＣＰＵがローカルバスに発行した「メモリＲＥＡＤ命
令」を共有バスに発行するタイミングで、該当するメモ
リアドレスをタグメモリに登録しており、上位のＣＰＵ
のキャッシュ内に存在するデータのメモリアドレスを判
別することができる。
タグメモリ２０４，２０８を持っている。これらのタグ
メモリ２０４，２０８には、それぞれ上位のＣＰＵ２０
１，２０５のキャッシュ２０２，２０６の状態が記録さ
れる。これらバスコンバータ２０３，２０７は、上位の
ＣＰＵがローカルバスに発行した「メモリＲＥＡＤ命
令」を共有バスに発行するタイミングで、該当するメモ
リアドレスをタグメモリに登録しており、上位のＣＰＵ
のキャッシュ内に存在するデータのメモリアドレスを判
別することができる。
【０００５】次に、このマルチプロセサシステムの動作
について説明する。ここでは、ＣＰＵ２０１が、メモリ
ＲＥＡＤ命令を発行してメモリ２０９からデータを取得
し、その取得したデータの内容を自キャッシュ２０２内
部で加工する場合について説明する。
について説明する。ここでは、ＣＰＵ２０１が、メモリ
ＲＥＡＤ命令を発行してメモリ２０９からデータを取得
し、その取得したデータの内容を自キャッシュ２０２内
部で加工する場合について説明する。
【０００６】ＣＰＵ２０１が取得したデータの内容を自
キャッシュ２０２内部で加工した場合、メモリ２０９に
保持されているデータ（上記加工データに対応するデー
タ）の内容は古いものとなり、他のＣＰＵ２０５がその
データに対応するアドレスに対して「メモリＲＥＡＤ命
令」を発行した場合には、ＣＰＵ２０１は、自身のキャ
ッシュ２０２内部に存在するデータ（加工データ）をメ
モリ２０９に返さなければならない。そのため、共有バ
ス２１２上のバスコンバータ２０３は、他のＣＰＵ２０
５から共有バス２１２上に発行された「メモリＲＥＡＤ
命令」で自タグメモリ２０４内を索引し、自タグメモリ
２０４内に登録されたメモリアドレスと共有バス２１２
上に発行された「メモリＲＥＡＤ命令」のアドレスとが
一致した場合には、上位のＣＰＵ２０１のキャッシュ２
０２内部に該当するメモリアドレスのデータが存在する
と判断して、このメモリＲＥＡＤ命令を自ローカルバス
２１０上に発行する。また、このとき、バスコンバータ
２０３は自身のタグメモリ２０４上から該当するメモリ
アドレスの登録を削除する。
キャッシュ２０２内部で加工した場合、メモリ２０９に
保持されているデータ（上記加工データに対応するデー
タ）の内容は古いものとなり、他のＣＰＵ２０５がその
データに対応するアドレスに対して「メモリＲＥＡＤ命
令」を発行した場合には、ＣＰＵ２０１は、自身のキャ
ッシュ２０２内部に存在するデータ（加工データ）をメ
モリ２０９に返さなければならない。そのため、共有バ
ス２１２上のバスコンバータ２０３は、他のＣＰＵ２０
５から共有バス２１２上に発行された「メモリＲＥＡＤ
命令」で自タグメモリ２０４内を索引し、自タグメモリ
２０４内に登録されたメモリアドレスと共有バス２１２
上に発行された「メモリＲＥＡＤ命令」のアドレスとが
一致した場合には、上位のＣＰＵ２０１のキャッシュ２
０２内部に該当するメモリアドレスのデータが存在する
と判断して、このメモリＲＥＡＤ命令を自ローカルバス
２１０上に発行する。また、このとき、バスコンバータ
２０３は自身のタグメモリ２０４上から該当するメモリ
アドレスの登録を削除する。
【０００７】バスコンバータ２０３がローカルバス２０
３上に発行したメモリＲＥＡＤ命令を受け取ったＣＰＵ
２０１は、自キャッシュ２０２内部に該当するデータが
存在するかどうかをチェックする。
３上に発行したメモリＲＥＡＤ命令を受け取ったＣＰＵ
２０１は、自キャッシュ２０２内部に該当するデータが
存在するかどうかをチェックする。
【０００８】該当するデータが存在しない場合や、該当
するデータが存在しても、そのデータが非加工データで
あった場合は、該当するデータをキャッシュ２０２から
削除して、自キャッシュ２０２内部に該当するデータが
存在しないことをバスコンバータ２０３に通知する。上
位のＣＰＵ２０１からキャッシュ２０２内部に該当する
データが存在しない旨の通知を受けたバスコンバータ２
０３は、そのことをＲＥＡＤリクエスト元のバスコンバ
ータ２０７に通知する。ＲＥＡＤリクエスト元のバスコ
ンバータ２０７は、この通知を受け取った後に、ＣＰＵ
２０５が発行したメモリＲＥＡＤ命令でメモリ２０９か
ら読み込んだデータをＣＰＵ２０５に返す。
するデータが存在しても、そのデータが非加工データで
あった場合は、該当するデータをキャッシュ２０２から
削除して、自キャッシュ２０２内部に該当するデータが
存在しないことをバスコンバータ２０３に通知する。上
位のＣＰＵ２０１からキャッシュ２０２内部に該当する
データが存在しない旨の通知を受けたバスコンバータ２
０３は、そのことをＲＥＡＤリクエスト元のバスコンバ
ータ２０７に通知する。ＲＥＡＤリクエスト元のバスコ
ンバータ２０７は、この通知を受け取った後に、ＣＰＵ
２０５が発行したメモリＲＥＡＤ命令でメモリ２０９か
ら読み込んだデータをＣＰＵ２０５に返す。
【０００９】一方、自キャッシュ２０２内部に、該当す
るメモリアドレスの加工したデータを持っている場合
は、ＣＰＵ２０１はローカルバス２１０上に「キャッシ
ュｔｏキャッシュＷＲＩＴＥ命令」を発行する。ローカ
ルバス２１０上の「キャッシュｔｏキャッシュＷＲＩＴ
Ｅ命令」を受け取ったバスコンバータ２０３は、そのま
ま共有バス２１２上に「キャッシュｔｏキャッシュＷＲ
ＩＴＥ命令」を発行する。共有バス２１２上に「キャッ
シュｔｏキャッシュＷＲＩＴＥ命令」が発行されると、
その命令によってメモリ２０９の内容が更新されると同
時に、その命令がリクエスト元のバスコンバータ２０７
により認識され、バスコンバータ２０７によって上位Ｃ
ＰＵ２０５にその更新したデータが返される。
るメモリアドレスの加工したデータを持っている場合
は、ＣＰＵ２０１はローカルバス２１０上に「キャッシ
ュｔｏキャッシュＷＲＩＴＥ命令」を発行する。ローカ
ルバス２１０上の「キャッシュｔｏキャッシュＷＲＩＴ
Ｅ命令」を受け取ったバスコンバータ２０３は、そのま
ま共有バス２１２上に「キャッシュｔｏキャッシュＷＲ
ＩＴＥ命令」を発行する。共有バス２１２上に「キャッ
シュｔｏキャッシュＷＲＩＴＥ命令」が発行されると、
その命令によってメモリ２０９の内容が更新されると同
時に、その命令がリクエスト元のバスコンバータ２０７
により認識され、バスコンバータ２０７によって上位Ｃ
ＰＵ２０５にその更新したデータが返される。
【００１０】以上のような動作により、メモリ２０９に
は常に最新の情報が記憶されることになり、各ＣＰＵは
最新の情報を取得することが可能になる。
は常に最新の情報が記憶されることになり、各ＣＰＵは
最新の情報を取得することが可能になる。
【００１１】なお、このマルチプロセサシステムの場
合、例えば、ＣＰＵ２０１が自キャッシュ２０２内部の
加工したデータを「メモリＷＲＩＴＥ命令」によって単
独でメモリ２０９に書き戻す場合がある（この場合、
「キャッシュｔｏキャッシュＷＲＩＴＥ命令」の場合の
ように、他のＣＰＵへの更新データの転送は行われな
い。）。この場合、ＣＰＵ２０１が「ＷＲＩＴＥ命令」
を発行してからバスコンバータ２０３がこの「メモリＷ
ＲＩＴＥ命令」を共有バス２１２上に発行する間に、他
のＣＰＵ２０５から共有バス２１２上に同一メモリアド
レスの「メモリＲＥＡＤ命令」が発行された場合には、
「メモリＷＲＩＴＥ命令」と「メモリＲＥＡＤ命令」と
の競合が生じ、バスコンバータ２０３内部で「メモリＷ
ＲＩＴＥ命令」を上述したような「キャッシュｔｏキャ
ッシュＷＲＩＴＥ命令」に変更する必要がある。
合、例えば、ＣＰＵ２０１が自キャッシュ２０２内部の
加工したデータを「メモリＷＲＩＴＥ命令」によって単
独でメモリ２０９に書き戻す場合がある（この場合、
「キャッシュｔｏキャッシュＷＲＩＴＥ命令」の場合の
ように、他のＣＰＵへの更新データの転送は行われな
い。）。この場合、ＣＰＵ２０１が「ＷＲＩＴＥ命令」
を発行してからバスコンバータ２０３がこの「メモリＷ
ＲＩＴＥ命令」を共有バス２１２上に発行する間に、他
のＣＰＵ２０５から共有バス２１２上に同一メモリアド
レスの「メモリＲＥＡＤ命令」が発行された場合には、
「メモリＷＲＩＴＥ命令」と「メモリＲＥＡＤ命令」と
の競合が生じ、バスコンバータ２０３内部で「メモリＷ
ＲＩＴＥ命令」を上述したような「キャッシュｔｏキャ
ッシュＷＲＩＴＥ命令」に変更する必要がある。
【００１２】上記のような競合チェックは、バスコンバ
ータ内部に存在する競合検出回路によって「メモリＷＲ
ＩＴＥ命令」と「メモリＲＥＡＤ命令」のアドレスを比
較することによって行われる。この競合検出回路が故障
した場合には、メモリＲＥＡＤ命令の発行元に対して正
常なデータが返らずにデータ化けが生じ、なおかつ故障
を認識することができないという問題があるので、従来
は競合検出回路を二重化して、それらの比較結果が一致
しない場合には故障と判断する方式を用いていた。図４
にその具体的な構成を示す。
ータ内部に存在する競合検出回路によって「メモリＷＲ
ＩＴＥ命令」と「メモリＲＥＡＤ命令」のアドレスを比
較することによって行われる。この競合検出回路が故障
した場合には、メモリＲＥＡＤ命令の発行元に対して正
常なデータが返らずにデータ化けが生じ、なおかつ故障
を認識することができないという問題があるので、従来
は競合検出回路を二重化して、それらの比較結果が一致
しない場合には故障と判断する方式を用いていた。図４
にその具体的な構成を示す。
【００１３】図４において、ＣＰＵ３０１と共有バス３
１１を接続するバスコンバータ３０３は、上位のＣＰＵ
３０１のキャッシュ３０２の状態を記録したタグメモリ
３１０を持っている。このバスコンバータ３０３は、内
部に、上位のＣＰＵ３０１から発行された「メモリＷＲ
ＩＴＥ命令」と他のＣＰＵから発行された「メモリＲＥ
ＡＤ命令」とのアドレスを比較する二重化された競合検
出回路３０５，３０７と、これら検出回路におけるアド
レス比較結果をそれぞれ入力とし、それぞれの比較結果
が一致しない場合を故障として判断する故障検出回路３
０６と、ＣＰＵ３０１から受け取った命令を格納するバ
ッファ３０４と、共有バス３１１上に他のＣＰＵから発
行された命令を格納するバッファ３０８と、タグメモリ
３１０へのアドレスの登録/削除を制御するタグメモリ
制御回路３０９とを備える。
１１を接続するバスコンバータ３０３は、上位のＣＰＵ
３０１のキャッシュ３０２の状態を記録したタグメモリ
３１０を持っている。このバスコンバータ３０３は、内
部に、上位のＣＰＵ３０１から発行された「メモリＷＲ
ＩＴＥ命令」と他のＣＰＵから発行された「メモリＲＥ
ＡＤ命令」とのアドレスを比較する二重化された競合検
出回路３０５，３０７と、これら検出回路におけるアド
レス比較結果をそれぞれ入力とし、それぞれの比較結果
が一致しない場合を故障として判断する故障検出回路３
０６と、ＣＰＵ３０１から受け取った命令を格納するバ
ッファ３０４と、共有バス３１１上に他のＣＰＵから発
行された命令を格納するバッファ３０８と、タグメモリ
３１０へのアドレスの登録/削除を制御するタグメモリ
制御回路３０９とを備える。
【００１４】このバスコンバータ３０３では、ＣＰＵ３
０１から受け取った命令は、共有バス３１１に発行する
までの間、バッファ３０４に格納される。バッファ３０
４から共有バス３１１に「メモリＲＥＡＤ命令」を発行
した場合には、タグメモリ制御回路３０９によって、該
当するメモリアドレスをタグメモリ３１０に登録するこ
とによって上位ＣＰＵのキャッシュ中に該当するメモリ
アドレスのデータが存在することを記録する。
０１から受け取った命令は、共有バス３１１に発行する
までの間、バッファ３０４に格納される。バッファ３０
４から共有バス３１１に「メモリＲＥＡＤ命令」を発行
した場合には、タグメモリ制御回路３０９によって、該
当するメモリアドレスをタグメモリ３１０に登録するこ
とによって上位ＣＰＵのキャッシュ中に該当するメモリ
アドレスのデータが存在することを記録する。
【００１５】共有バス３１１上に他のＣＰＵから「メモ
リＲＥＡＤ命令」が発行された場合は、タグメモリ制御
回路３０９によってタグメモリ３１０を索引して、その
「メモリＲＥＡＤ命令」のアドレスが登録されているか
どうかをチェックする。「メモリＲＥＡＤ命令」のアド
レスがタグメモリ３１０に登録されている場合は、その
「メモリＲＥＡＤ命令」をバッファ３０８に格納する。
この際、タグメモリ制御回路３０９は該当するメモリア
ドレスの登録情報をタグメモリ３１０から削除する。
リＲＥＡＤ命令」が発行された場合は、タグメモリ制御
回路３０９によってタグメモリ３１０を索引して、その
「メモリＲＥＡＤ命令」のアドレスが登録されているか
どうかをチェックする。「メモリＲＥＡＤ命令」のアド
レスがタグメモリ３１０に登録されている場合は、その
「メモリＲＥＡＤ命令」をバッファ３０８に格納する。
この際、タグメモリ制御回路３０９は該当するメモリア
ドレスの登録情報をタグメモリ３１０から削除する。
【００１６】バッファ３０８に格納された「メモリＲＥ
ＡＤ命令」をローカルバス３１２上に発行すると、これ
を受け取ったＣＰＵ３０１が、「キャッシュｔｏキャッ
シュＷＲＩＴＥ命令」を発行してキャッシュ３０２から
該当するデータ（加工データ）の転送を行う。
ＡＤ命令」をローカルバス３１２上に発行すると、これ
を受け取ったＣＰＵ３０１が、「キャッシュｔｏキャッ
シュＷＲＩＴＥ命令」を発行してキャッシュ３０２から
該当するデータ（加工データ）の転送を行う。
【００１７】ここで、バッファ３０８に格納した「メモ
リＲＥＡＤ命令」をローカルバス３１２上に発行する前
に、ＣＰＵ３０１が、そのメモリアドレスに該当するア
ドレスの「メモリＷＲＩＴＥ命令」を発行した場合は、
次のような競合チェックが行われる。まず、ＣＰＵ３０
１が発行した「メモリＷＲＩＴＥ命令」がバッファ３０
４に格納される。そして、競合検出回路３０５によっ
て、バッファ３０４に格納された「メモリＷＲＩＴＥ命
令」とバッファ３０８に格納された「メモリＲＥＡＤ命
令」とのアドレスが比較され、アドレスが一致した場合
にのみ、「メモリＷＲＩＴＥ命令」が「キャッシュｔｏ
キャッシュＷＲＩＴＥ命令」に変換される。
リＲＥＡＤ命令」をローカルバス３１２上に発行する前
に、ＣＰＵ３０１が、そのメモリアドレスに該当するア
ドレスの「メモリＷＲＩＴＥ命令」を発行した場合は、
次のような競合チェックが行われる。まず、ＣＰＵ３０
１が発行した「メモリＷＲＩＴＥ命令」がバッファ３０
４に格納される。そして、競合検出回路３０５によっ
て、バッファ３０４に格納された「メモリＷＲＩＴＥ命
令」とバッファ３０８に格納された「メモリＲＥＡＤ命
令」とのアドレスが比較され、アドレスが一致した場合
にのみ、「メモリＷＲＩＴＥ命令」が「キャッシュｔｏ
キャッシュＷＲＩＴＥ命令」に変換される。
【００１８】上記のバスコンバータ３０３では、競合検
出回路Ｂ３０７によって競合検出回路３０５と同様のア
ドレス比較が行われ、両者の比較結果が故障検出回路３
０６によってチェックされる。故障検出回路３０６は、
両者の比較結果が一致しなかった場合には、競合検出回
路が故障したと判断する。
出回路Ｂ３０７によって競合検出回路３０５と同様のア
ドレス比較が行われ、両者の比較結果が故障検出回路３
０６によってチェックされる。故障検出回路３０６は、
両者の比較結果が一致しなかった場合には、競合検出回
路が故障したと判断する。
【００１９】
【発明が解決しようとする課題】しかしながら、前述し
た従来技術では、バスコンバータ内部の競合検出回路を
二重化することによって回路の故障を検出するようにな
っているため、バスコンバータ内部の回路規模が大きく
なってしまうという問題点があった。
た従来技術では、バスコンバータ内部の競合検出回路を
二重化することによって回路の故障を検出するようにな
っているため、バスコンバータ内部の回路規模が大きく
なってしまうという問題点があった。
【００２０】本発明の目的は、バスコンバータ内部の競
合検出回路の故障を容易に診断することができ、バスコ
ンバータの回路規模を削減することができる故障診断方
式および故障診断方法ならびにバスコンバータを提供す
ることにある。さらには、そのような故障診断処理を実
行させる記録媒体を提供することにある。
合検出回路の故障を容易に診断することができ、バスコ
ンバータの回路規模を削減することができる故障診断方
式および故障診断方法ならびにバスコンバータを提供す
ることにある。さらには、そのような故障診断処理を実
行させる記録媒体を提供することにある。
【００２１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の競合検出故障診断方式は、複数の中央処理
装置が共有バスを介して主記憶装置と接続され、前記複
数の中央処理装置と共有バスとの間に、上位の中央処理
装置のキャッシュの状態を記憶するためのタグメモリを
持つバスコンバータがそれぞれ設けられたマルチプロセ
ッサシステムにおける競合検出故障を診断する方式であ
って、前記バスコンバータのそれぞれは、上位の中央処
理装置から発行された前記主記憶装置のデータの更新を
行う旨のライト命令と他の中央処理装置から発行された
前記主記憶装置からのデータの読み出しを行う旨のリー
ド命令との競合を検出すると前記ライト命令に代えて所
定の命令を前記共有バス上に発行する競合検出手段と、
上位の中央処理装置から前記主記憶装置からのデータの
読み出しを行う旨のリード命令を受けると、そのリード
命令によって読み出されるデータのメモリアドレスを自
タグメモリに登録し、他の中央処理装置から前記共有バ
ス上に前記主記憶装置からのデータの読み出しを行う旨
のリード命令が発行されると、そのリード命令によって
読み出されるデータのメモリアドレスが自タグメモリに
登録されているかどうかのチェックを行い、登録されて
いる場合には、上位の中央処理装置に対してそのリード
命令を通知して該当するデータの前記主記憶装置への転
送を行わせるとともに自タグメモリからそのデータのメ
モリアドレスを削除するタグメモリ制御手段と、を備
え、前記タグメモリ制御手段が、他の中央処理装置から
前記共有バス上に、前記主記憶装置に格納されているデ
ータの更新を行う旨のライト命令が発行されると、その
ライト命令によって更新されるデータのメモリアドレス
と同じメモリアドレスが自タグメモリに登録されている
かのチェックを行い、登録されている場合には、該ライ
ト命令発行元のバスコンバータの競合検出機能が故障し
ていると診断することを特徴とする。
め、本発明の競合検出故障診断方式は、複数の中央処理
装置が共有バスを介して主記憶装置と接続され、前記複
数の中央処理装置と共有バスとの間に、上位の中央処理
装置のキャッシュの状態を記憶するためのタグメモリを
持つバスコンバータがそれぞれ設けられたマルチプロセ
ッサシステムにおける競合検出故障を診断する方式であ
って、前記バスコンバータのそれぞれは、上位の中央処
理装置から発行された前記主記憶装置のデータの更新を
行う旨のライト命令と他の中央処理装置から発行された
前記主記憶装置からのデータの読み出しを行う旨のリー
ド命令との競合を検出すると前記ライト命令に代えて所
定の命令を前記共有バス上に発行する競合検出手段と、
上位の中央処理装置から前記主記憶装置からのデータの
読み出しを行う旨のリード命令を受けると、そのリード
命令によって読み出されるデータのメモリアドレスを自
タグメモリに登録し、他の中央処理装置から前記共有バ
ス上に前記主記憶装置からのデータの読み出しを行う旨
のリード命令が発行されると、そのリード命令によって
読み出されるデータのメモリアドレスが自タグメモリに
登録されているかどうかのチェックを行い、登録されて
いる場合には、上位の中央処理装置に対してそのリード
命令を通知して該当するデータの前記主記憶装置への転
送を行わせるとともに自タグメモリからそのデータのメ
モリアドレスを削除するタグメモリ制御手段と、を備
え、前記タグメモリ制御手段が、他の中央処理装置から
前記共有バス上に、前記主記憶装置に格納されているデ
ータの更新を行う旨のライト命令が発行されると、その
ライト命令によって更新されるデータのメモリアドレス
と同じメモリアドレスが自タグメモリに登録されている
かのチェックを行い、登録されている場合には、該ライ
ト命令発行元のバスコンバータの競合検出機能が故障し
ていると診断することを特徴とする。
【００２２】本発明の競合検出故障診断方法は、複数の
中央処理装置が共有バスを介して主記憶装置と接続さ
れ、前記複数の中央処理装置と共有バスとの間が、上位
の中央処理装置のキャッシュの状態を記憶するためのタ
グメモリを持つバスコンバータによってそれぞれ接続さ
れ、前記バスコンバータのそれぞれが、上位の中央処理
装置から発行された前記主記憶装置のデータの更新を行
う旨のライト命令と他の中央処理装置から発行された前
記主記憶装置からのデータの読み出しを行う旨のリード
命令との競合を検出すると、前記ライト命令に代えて所
定の命令を前記共有バス上に発行する機能を備えたマル
チプロセッサシステムにおいて行われる競合検出故障を
診断する方法であって、前記バスコンバータのそれぞれ
が、上位の中央処理装置から前記主記憶装置からのデー
タの読み出しを行う旨のリード命令を受けると、そのリ
ード命令によって読み出されるデータのメモリアドレス
を自タグメモリに登録し、他の中央処理装置から前記共
有バス上に前記主記憶装置からのデータの読み出しを行
う旨のリード命令が発行されると、そのリード命令によ
って読み出されるデータのメモリアドレスが自タグメモ
リに登録されているかどうかのチェックを行い、登録さ
れている場合には、上位の中央処理装置に対してそのリ
ード命令を通知して該当するデータの前記主記憶装置へ
の転送を行わせるとともに、自タグメモリからそのデー
タのメモリアドレスを削除するようにし、前記共有バス
上に発行されたライト命令のメモリアドレスが、該ライ
ト命令の発行元以外のバスコンバータのいずれかのタグ
メモリに登録されている場合は、該ライト命令発行元の
バスコンバータの競合検出機能が故障していると診断す
ることを特徴とする。
中央処理装置が共有バスを介して主記憶装置と接続さ
れ、前記複数の中央処理装置と共有バスとの間が、上位
の中央処理装置のキャッシュの状態を記憶するためのタ
グメモリを持つバスコンバータによってそれぞれ接続さ
れ、前記バスコンバータのそれぞれが、上位の中央処理
装置から発行された前記主記憶装置のデータの更新を行
う旨のライト命令と他の中央処理装置から発行された前
記主記憶装置からのデータの読み出しを行う旨のリード
命令との競合を検出すると、前記ライト命令に代えて所
定の命令を前記共有バス上に発行する機能を備えたマル
チプロセッサシステムにおいて行われる競合検出故障を
診断する方法であって、前記バスコンバータのそれぞれ
が、上位の中央処理装置から前記主記憶装置からのデー
タの読み出しを行う旨のリード命令を受けると、そのリ
ード命令によって読み出されるデータのメモリアドレス
を自タグメモリに登録し、他の中央処理装置から前記共
有バス上に前記主記憶装置からのデータの読み出しを行
う旨のリード命令が発行されると、そのリード命令によ
って読み出されるデータのメモリアドレスが自タグメモ
リに登録されているかどうかのチェックを行い、登録さ
れている場合には、上位の中央処理装置に対してそのリ
ード命令を通知して該当するデータの前記主記憶装置へ
の転送を行わせるとともに、自タグメモリからそのデー
タのメモリアドレスを削除するようにし、前記共有バス
上に発行されたライト命令のメモリアドレスが、該ライ
ト命令の発行元以外のバスコンバータのいずれかのタグ
メモリに登録されている場合は、該ライト命令発行元の
バスコンバータの競合検出機能が故障していると診断す
ることを特徴とする。
【００２３】本発明のバスコンバータは、複数の中央処
理装置が共有バスを介して主記憶装置と接続されたマル
チプロセッサシステムの中央処理装置と共有バスとの間
に設けられる、上位の中央処理装置のキャッシュの状態
を記憶するためのタグメモリを持つバスコンバータであ
って、上位の中央処理装置から発行された前記主記憶装
置のデータの更新を行う旨のライト命令と他の中央処理
装置から発行された前記主記憶装置からのデータの読み
出しを行う旨のリード命令との競合を検出すると、前記
ライト命令に代えて所定の命令を前記共有バス上に発行
する競合検出手段と、上位の中央処理装置から前記主記
憶装置からのデータの読み出しを行う旨のリード命令を
受けると、そのリード命令によって読み出されるデータ
のメモリアドレスを自タグメモリに登録し、他の中央処
理装置から前記共有バス上に前記主記憶装置からのデー
タの読み出しを行う旨のリード命令が発行されると、そ
のリード命令によって読み出されるデータのメモリアド
レスが自タグメモリに登録されているかどうかのチェッ
クを行い、登録されている場合には、上位の中央処理装
置に対してそのリード命令を通知して該当するデータの
前記主記憶装置への転送を行わせるとともに自タグメモ
リからそのデータのメモリアドレスを削除するタグメモ
リ制御手段と、を備え、前記タグメモリ制御手段が、他
の中央処理装置から前記共有バス上に、前記主記憶装置
に格納されているデータの更新を行う旨のライト命令が
発行されると、そのライト命令によって更新されるデー
タのメモリアドレスと同じメモリアドレスが自タグメモ
リに登録されているかのチェックを行い、登録されてい
る場合には、該ライト命令発行元のバスコンバータの競
合検出機能が故障していると診断することを特徴とす
る。
理装置が共有バスを介して主記憶装置と接続されたマル
チプロセッサシステムの中央処理装置と共有バスとの間
に設けられる、上位の中央処理装置のキャッシュの状態
を記憶するためのタグメモリを持つバスコンバータであ
って、上位の中央処理装置から発行された前記主記憶装
置のデータの更新を行う旨のライト命令と他の中央処理
装置から発行された前記主記憶装置からのデータの読み
出しを行う旨のリード命令との競合を検出すると、前記
ライト命令に代えて所定の命令を前記共有バス上に発行
する競合検出手段と、上位の中央処理装置から前記主記
憶装置からのデータの読み出しを行う旨のリード命令を
受けると、そのリード命令によって読み出されるデータ
のメモリアドレスを自タグメモリに登録し、他の中央処
理装置から前記共有バス上に前記主記憶装置からのデー
タの読み出しを行う旨のリード命令が発行されると、そ
のリード命令によって読み出されるデータのメモリアド
レスが自タグメモリに登録されているかどうかのチェッ
クを行い、登録されている場合には、上位の中央処理装
置に対してそのリード命令を通知して該当するデータの
前記主記憶装置への転送を行わせるとともに自タグメモ
リからそのデータのメモリアドレスを削除するタグメモ
リ制御手段と、を備え、前記タグメモリ制御手段が、他
の中央処理装置から前記共有バス上に、前記主記憶装置
に格納されているデータの更新を行う旨のライト命令が
発行されると、そのライト命令によって更新されるデー
タのメモリアドレスと同じメモリアドレスが自タグメモ
リに登録されているかのチェックを行い、登録されてい
る場合には、該ライト命令発行元のバスコンバータの競
合検出機能が故障していると診断することを特徴とす
る。
【００２４】本発明の記録媒体は、複数の中央処理装置
が共有バスを介して主記憶装置と接続され、前記複数の
中央処理装置と共有バスとの間に、上位の中央処理装置
のキャッシュの状態を記憶するためのタグメモリを持つ
バスコンバータがそれぞれ設けられたマルチプロセッサ
システムにおいて用いられる記録媒体であって、上位の
中央処理装置から前記主記憶装置からのデータの読み出
しを行う旨のリード命令を受けると、そのリード命令に
よって読み出されるデータのメモリアドレスを自タグメ
モリに登録する第１の処理と、他の中央処理装置から前
記共有バス上に前記主記憶装置からのデータの読み出し
を行う旨のリード命令が発行されると、そのリード命令
によって読み出されるデータのメモリアドレスが自タグ
メモリに登録されているかどうかのチェックを行い、登
録されている場合には、上位の中央処理装置に対してそ
のリード命令を通知して該当するデータの前記主記憶装
置への転送を行わせるとともに、自タグメモリからその
データのメモリアドレスを削除する第２の処理と、上位
の中央処理装置から発行された前記主記憶装置のデータ
の更新を行う旨のライト命令と他の中央処理装置から発
行された前記主記憶装置からのデータの読み出しを行う
旨のリード命令との競合を検出すると、前記ライト命令
に代えて前記主記憶装置のデータを更新するとともに該
更新データをリード命令発行元である中央処理装置へ返
す所定の命令を前記共有バスに発行する第３の処理と、
他の中央処理装置から前記共有バス上に、前記主記憶装
置に格納されているデータの更新を行う旨のライト命令
が発行されると、そのライト命令によって更新されるデ
ータのメモリアドレスと同じメモリアドレスが自タグメ
モリに登録されているかのチェックを行い、登録されて
いる場合には、該ライト命令発行元のバスコンバータの
競合検出機能が故障していると診断する第４の処理と、
を前記バスコンバータのそれぞれに対して実行させるプ
ログラムを記録したことを特徴とする。
が共有バスを介して主記憶装置と接続され、前記複数の
中央処理装置と共有バスとの間に、上位の中央処理装置
のキャッシュの状態を記憶するためのタグメモリを持つ
バスコンバータがそれぞれ設けられたマルチプロセッサ
システムにおいて用いられる記録媒体であって、上位の
中央処理装置から前記主記憶装置からのデータの読み出
しを行う旨のリード命令を受けると、そのリード命令に
よって読み出されるデータのメモリアドレスを自タグメ
モリに登録する第１の処理と、他の中央処理装置から前
記共有バス上に前記主記憶装置からのデータの読み出し
を行う旨のリード命令が発行されると、そのリード命令
によって読み出されるデータのメモリアドレスが自タグ
メモリに登録されているかどうかのチェックを行い、登
録されている場合には、上位の中央処理装置に対してそ
のリード命令を通知して該当するデータの前記主記憶装
置への転送を行わせるとともに、自タグメモリからその
データのメモリアドレスを削除する第２の処理と、上位
の中央処理装置から発行された前記主記憶装置のデータ
の更新を行う旨のライト命令と他の中央処理装置から発
行された前記主記憶装置からのデータの読み出しを行う
旨のリード命令との競合を検出すると、前記ライト命令
に代えて前記主記憶装置のデータを更新するとともに該
更新データをリード命令発行元である中央処理装置へ返
す所定の命令を前記共有バスに発行する第３の処理と、
他の中央処理装置から前記共有バス上に、前記主記憶装
置に格納されているデータの更新を行う旨のライト命令
が発行されると、そのライト命令によって更新されるデ
ータのメモリアドレスと同じメモリアドレスが自タグメ
モリに登録されているかのチェックを行い、登録されて
いる場合には、該ライト命令発行元のバスコンバータの
競合検出機能が故障していると診断する第４の処理と、
を前記バスコンバータのそれぞれに対して実行させるプ
ログラムを記録したことを特徴とする。
【００２５】（作用）上記のとおりの本発明において
は、各バスコンバータは、上位の中央処理装置からリー
ド命令が発行されると、そのメモリアドレスを自タグメ
モリに登録し、他の中央処理装置からリード命令が発行
されると、そのメモリアドレスが自タグメモリに登録さ
れているかどうかのチェックを行い、登録されている場
合には、上位の中央処理装置に対してそのリード命令を
通知して該当するデータの前記主記憶装置への転送を行
わせるとともに自タグメモリからそのデータのメモリア
ドレスを削除するようになっている。これにより、各バ
スコンバータのタグメモリには、上位の中央処理装置の
キャッシュの最新の状態が常に記憶される。この構成で
は、上位の中央処理装置からのライト命令と他の中央処
理装置からのリード命令とが競合した際に、競合検出手
段が故障していた場合は、ライト命令がそのまま共有バ
ス上に発行されることになるが、この場合にはリード命
令発行元のバスコンバータのタグメモリ上に、その誤っ
て発行されたライト命令のメモリアドレスと同じメモリ
アドレスが必ず登録されていることになる。したがっ
て、共有バス上に発行されたライト命令のメモリアドレ
スが、発行元以外のバスコンバータのタグメモリに登録
されていないかチェックすることにより、ライト命令発
行元のバスコンバータの競合検出機能の故障を診断する
ことができる。
は、各バスコンバータは、上位の中央処理装置からリー
ド命令が発行されると、そのメモリアドレスを自タグメ
モリに登録し、他の中央処理装置からリード命令が発行
されると、そのメモリアドレスが自タグメモリに登録さ
れているかどうかのチェックを行い、登録されている場
合には、上位の中央処理装置に対してそのリード命令を
通知して該当するデータの前記主記憶装置への転送を行
わせるとともに自タグメモリからそのデータのメモリア
ドレスを削除するようになっている。これにより、各バ
スコンバータのタグメモリには、上位の中央処理装置の
キャッシュの最新の状態が常に記憶される。この構成で
は、上位の中央処理装置からのライト命令と他の中央処
理装置からのリード命令とが競合した際に、競合検出手
段が故障していた場合は、ライト命令がそのまま共有バ
ス上に発行されることになるが、この場合にはリード命
令発行元のバスコンバータのタグメモリ上に、その誤っ
て発行されたライト命令のメモリアドレスと同じメモリ
アドレスが必ず登録されていることになる。したがっ
て、共有バス上に発行されたライト命令のメモリアドレ
スが、発行元以外のバスコンバータのタグメモリに登録
されていないかチェックすることにより、ライト命令発
行元のバスコンバータの競合検出機能の故障を診断する
ことができる。
【００２６】また、本発明では、競合検出回路は１つで
よく、従来のように競合検出回路を二重化する必要はな
いので、回路規模が大きくなることもない。
よく、従来のように競合検出回路を二重化する必要はな
いので、回路規模が大きくなることもない。
【００２７】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００２８】本発明の競合検出故障診断方式が適用され
たマルチプロセッサシステムの一実施形態を図１に示
す。図１において、ＣＰＵ１０１と共有バス１０９を接
続するバスコンバータ１０３は、上位のＣＰＵ１０１の
キャッシュ１０２の状態を記録したタグメモリ１０８を
持っている。
たマルチプロセッサシステムの一実施形態を図１に示
す。図１において、ＣＰＵ１０１と共有バス１０９を接
続するバスコンバータ１０３は、上位のＣＰＵ１０１の
キャッシュ１０２の状態を記録したタグメモリ１０８を
持っている。
【００２９】バスコンバータ１０３は、内部に、上位の
ＣＰＵ１０１から発行された「メモリＷＲＩＴＥ命令」
と他のＣＰＵから共有バス１０９上に発行された「メモ
リＲＥＡＤ命令」とのアドレスを比較する競合検出回路
１０５と、ＣＰＵ１０１から受け取った命令を格納する
バッファ１０４と、他のＣＰＵから共有バス１０９上に
発行された命令を格納するバッファ１０６と、タグメモ
リ１０８へのアドレスの登録/削除を制御するタグメモ
リ制御回路１０７とを備える。
ＣＰＵ１０１から発行された「メモリＷＲＩＴＥ命令」
と他のＣＰＵから共有バス１０９上に発行された「メモ
リＲＥＡＤ命令」とのアドレスを比較する競合検出回路
１０５と、ＣＰＵ１０１から受け取った命令を格納する
バッファ１０４と、他のＣＰＵから共有バス１０９上に
発行された命令を格納するバッファ１０６と、タグメモ
リ１０８へのアドレスの登録/削除を制御するタグメモ
リ制御回路１０７とを備える。
【００３０】競合検出回路１０５は、上位のＣＰＵ１０
１から発行された「メモリＷＲＩＴＥ命令」と他のＣＰ
Ｕから発行された「メモリＲＥＡＤ命令」との競合を検
出すると、その「メモリＷＲＩＴＥ命令」に代えて「キ
ャッシュｔｏキャッシュＷＲＩＴＥ命令」を共有バス１
０９上に発行するようになっている。
１から発行された「メモリＷＲＩＴＥ命令」と他のＣＰ
Ｕから発行された「メモリＲＥＡＤ命令」との競合を検
出すると、その「メモリＷＲＩＴＥ命令」に代えて「キ
ャッシュｔｏキャッシュＷＲＩＴＥ命令」を共有バス１
０９上に発行するようになっている。
【００３１】タグメモリ制御回路１０７は、上位のＣＰ
Ｕ１０１から発行された「メモリＷＲＩＴＥ命令」のメ
モリアドレスをタグメモリ１０８に登録したり、他のＣ
ＰＵから共有バス１０９上に「メモリＲＥＡＤ命令」が
発行されると、その命令によって読み出されるデータの
メモリアドレスが自タグメモリに登録されているかどう
かのチェックを行い、登録されている場合には、上位の
ＣＰＵに対してそのリード命令を通知して該当するデー
タの転送を行わせるとともに自タグメモリ１０８からそ
のデータのメモリアドレスを削除する。この他、タグメ
モリ制御回路１０７は、他のＣＰＵから共有バス１０９
上に発行された「メモリＷＲＩＴＥ命令」について、そ
の該当するメモリアドレスがタグメモリ１０８に登録さ
れているかどうかのチェックを行い、登録されている場
合には、そのライト命令発行元のバスコンバータの競合
検出機能が故障していると診断する。
Ｕ１０１から発行された「メモリＷＲＩＴＥ命令」のメ
モリアドレスをタグメモリ１０８に登録したり、他のＣ
ＰＵから共有バス１０９上に「メモリＲＥＡＤ命令」が
発行されると、その命令によって読み出されるデータの
メモリアドレスが自タグメモリに登録されているかどう
かのチェックを行い、登録されている場合には、上位の
ＣＰＵに対してそのリード命令を通知して該当するデー
タの転送を行わせるとともに自タグメモリ１０８からそ
のデータのメモリアドレスを削除する。この他、タグメ
モリ制御回路１０７は、他のＣＰＵから共有バス１０９
上に発行された「メモリＷＲＩＴＥ命令」について、そ
の該当するメモリアドレスがタグメモリ１０８に登録さ
れているかどうかのチェックを行い、登録されている場
合には、そのライト命令発行元のバスコンバータの競合
検出機能が故障していると診断する。
【００３２】上述したバスコンバータ１０３では、ＣＰ
Ｕ１０１から受け取った命令は、共有バス１０９に発行
するまでバッファ１０４に格納される。そして、バッフ
ァ１０４から共有バス１０９に「メモリＲＥＡＤ命令」
を発行した場合には、タグメモリ制御回路１０７によっ
て該当するメモリアドレスをタグメモリ１０８に登録す
ることによって、上位ＣＰＵのキャッシュ中に該当する
メモリアドレスのデータが存在することを記録する。
Ｕ１０１から受け取った命令は、共有バス１０９に発行
するまでバッファ１０４に格納される。そして、バッフ
ァ１０４から共有バス１０９に「メモリＲＥＡＤ命令」
を発行した場合には、タグメモリ制御回路１０７によっ
て該当するメモリアドレスをタグメモリ１０８に登録す
ることによって、上位ＣＰＵのキャッシュ中に該当する
メモリアドレスのデータが存在することを記録する。
【００３３】他のＣＰＵから共有バス１０９上に「メモ
リＲＥＡＤ命令」が発行された場合は、タグメモリ制御
回路１０７によってタグメモリ１０８を索引して、発行
された「メモリＲＥＡＤ命令」のアドレスがタグメモリ
１０８に登録されているかどうかをチェックする。発行
された「メモリＲＥＡＤ命令」のアドレスが登録されて
いる場合は、「メモリＲＥＡＤ命令」をバッファ１０６
に格納し、該当するメモリアドレスの登録情報をタグメ
モリ１０８から削除する。バッファ１０６に格納した
「メモリＲＥＡＤ命令」はローカルバス１１０に発行し
て、これを受け取ったＣＰＵ１０１が「キャッシュｔｏ
キャッシュＷＲＩＴＥ命令」によって、キャッシュ１０
２から該当するデータの転送を行う。
リＲＥＡＤ命令」が発行された場合は、タグメモリ制御
回路１０７によってタグメモリ１０８を索引して、発行
された「メモリＲＥＡＤ命令」のアドレスがタグメモリ
１０８に登録されているかどうかをチェックする。発行
された「メモリＲＥＡＤ命令」のアドレスが登録されて
いる場合は、「メモリＲＥＡＤ命令」をバッファ１０６
に格納し、該当するメモリアドレスの登録情報をタグメ
モリ１０８から削除する。バッファ１０６に格納した
「メモリＲＥＡＤ命令」はローカルバス１１０に発行し
て、これを受け取ったＣＰＵ１０１が「キャッシュｔｏ
キャッシュＷＲＩＴＥ命令」によって、キャッシュ１０
２から該当するデータの転送を行う。
【００３４】また、バッファ１０６に格納した「メモリ
ＲＥＡＤ命令」をローカルバス１１０に発行する前に、
ＣＰＵ１０１が該当するアドレスのデータを「メモリＷ
ＲＩＴＥ命令」で発行した場合は、その発行された「メ
モリＷＲＩＴＥ命令」がバッファ１０４に格納され、競
合検出回路１０５によってそのバッファ１０４に格納さ
れた「メモリＷＲＩＴＥ命令」とバッファ１０６に格納
されている「メモリＲＥＡＤ命令」とのアドレスの比較
が行れる。そして、この競合検出回路１０５におけるア
ドレスの比較結果が一致した場合にのみ、「メモリＷＲ
ＩＴＥ命令」が「キャッシュｔｏキャッシュＷＲＩＴＥ
命令」に変換され、該「キャッシュｔｏキャッシュＷＲ
ＩＴＥ命令」によるデータの転送が行われる。
ＲＥＡＤ命令」をローカルバス１１０に発行する前に、
ＣＰＵ１０１が該当するアドレスのデータを「メモリＷ
ＲＩＴＥ命令」で発行した場合は、その発行された「メ
モリＷＲＩＴＥ命令」がバッファ１０４に格納され、競
合検出回路１０５によってそのバッファ１０４に格納さ
れた「メモリＷＲＩＴＥ命令」とバッファ１０６に格納
されている「メモリＲＥＡＤ命令」とのアドレスの比較
が行れる。そして、この競合検出回路１０５におけるア
ドレスの比較結果が一致した場合にのみ、「メモリＷＲ
ＩＴＥ命令」が「キャッシュｔｏキャッシュＷＲＩＴＥ
命令」に変換され、該「キャッシュｔｏキャッシュＷＲ
ＩＴＥ命令」によるデータの転送が行われる。
【００３５】競合検出回路１０５が故障した場合は、
「キャッシュｔｏキャッシュＷＲＩＴＥ命令」に変換さ
れるはずの「メモリＷＲＩＴＥ命令」がそのまま共有バ
ス１０９上に発行されることになる。しかし、この場合
には「メモリＲＥＡＤ命令」の発行元のＣＰＵのタグメ
モリ上に該当するアドレスが必ず登録されているので、
発行元のＣＰＵ側のバスコンバータが、共有バス１０９
上に発行された「メモリＷＲＩＴＥ命令」で自タグメモ
リを索引し、該当するアドレスが登録されているかをチ
ェックすることにより、競合検出回路１０５の故障を検
出することができる。このように、本競合検出故障診断
方式では、各ＣＰＵに接続されているバスコンバータ
が、共有バス１０９上に発行された「メモリＷＲＩＴＥ
命令」で自タグメモリを索引し、その「メモリＷＲＩＴ
Ｅ命令」に該当するアドレスが登録されているかをチェ
ックすることにより、競合検出回路の故障を診断できる
ようになっている。（他の実施形態）上述の図１に示し
たようなマルチプロセッサシステムの場合、図２に示す
ように、半導体メモリやＣＤ−ＲＯＭなどの記録媒体１
２０が共有バス１０９に接続され、各ＣＰＵのバスコン
バータがその記録媒体１２０に記録されているプログラ
ムに従ってデータ処理を行うような構成とすることも可
能である。この場合、記録媒体１２０には、上位のＣＰ
Ｕから「メモリＲＥＡＤ命令」を受けると、その命令に
よって読み出されるデータのメモリアドレスを自タグメ
モリに登録する第１の処理と、他のＣＰＵから共有バス
１０９上に「メモリＲＥＡＤ命令」が発行されると、そ
の命令によって読み出されるデータのメモリアドレスが
自タグメモリに登録されているかどうかのチェックを行
い、登録されている場合には、上位のＣＰＵに対してそ
の「メモリＲＥＡＤ命令」を通知して該当するデータの
転送を行わせるとともに、自タグメモリからそのデータ
のメモリアドレスを削除する第２の処理と、上位のＣＰ
Ｕから発行された「メモリＷＲＩＴＥ命令」と他のＣＰ
Ｕから発行された「メモリＲＥＡＤ命令」との競合を検
出すると、メモリ（主記憶装置）のデータを更新すると
ともに該更新データをリード命令発行元であるＣＰＵへ
返す第３の処理と、他のＣＰＵから共有バス１０９上に
「メモリＷＲＩＴＥ命令」が発行されると、その命令に
よって更新されるデータのメモリアドレスと同じメモリ
アドレスが自タグメモリに登録されているかのチェック
を行い、登録されている場合には、その「メモリＷＲＩ
ＴＥ命令」発行元のバスコンバータの競合検出機能が故
障していると診断する第４の処理と、をバスコンバータ
のそれぞれに対して実行させるためのプログラムが記録
される。
「キャッシュｔｏキャッシュＷＲＩＴＥ命令」に変換さ
れるはずの「メモリＷＲＩＴＥ命令」がそのまま共有バ
ス１０９上に発行されることになる。しかし、この場合
には「メモリＲＥＡＤ命令」の発行元のＣＰＵのタグメ
モリ上に該当するアドレスが必ず登録されているので、
発行元のＣＰＵ側のバスコンバータが、共有バス１０９
上に発行された「メモリＷＲＩＴＥ命令」で自タグメモ
リを索引し、該当するアドレスが登録されているかをチ
ェックすることにより、競合検出回路１０５の故障を検
出することができる。このように、本競合検出故障診断
方式では、各ＣＰＵに接続されているバスコンバータ
が、共有バス１０９上に発行された「メモリＷＲＩＴＥ
命令」で自タグメモリを索引し、その「メモリＷＲＩＴ
Ｅ命令」に該当するアドレスが登録されているかをチェ
ックすることにより、競合検出回路の故障を診断できる
ようになっている。（他の実施形態）上述の図１に示し
たようなマルチプロセッサシステムの場合、図２に示す
ように、半導体メモリやＣＤ−ＲＯＭなどの記録媒体１
２０が共有バス１０９に接続され、各ＣＰＵのバスコン
バータがその記録媒体１２０に記録されているプログラ
ムに従ってデータ処理を行うような構成とすることも可
能である。この場合、記録媒体１２０には、上位のＣＰ
Ｕから「メモリＲＥＡＤ命令」を受けると、その命令に
よって読み出されるデータのメモリアドレスを自タグメ
モリに登録する第１の処理と、他のＣＰＵから共有バス
１０９上に「メモリＲＥＡＤ命令」が発行されると、そ
の命令によって読み出されるデータのメモリアドレスが
自タグメモリに登録されているかどうかのチェックを行
い、登録されている場合には、上位のＣＰＵに対してそ
の「メモリＲＥＡＤ命令」を通知して該当するデータの
転送を行わせるとともに、自タグメモリからそのデータ
のメモリアドレスを削除する第２の処理と、上位のＣＰ
Ｕから発行された「メモリＷＲＩＴＥ命令」と他のＣＰ
Ｕから発行された「メモリＲＥＡＤ命令」との競合を検
出すると、メモリ（主記憶装置）のデータを更新すると
ともに該更新データをリード命令発行元であるＣＰＵへ
返す第３の処理と、他のＣＰＵから共有バス１０９上に
「メモリＷＲＩＴＥ命令」が発行されると、その命令に
よって更新されるデータのメモリアドレスと同じメモリ
アドレスが自タグメモリに登録されているかのチェック
を行い、登録されている場合には、その「メモリＷＲＩ
ＴＥ命令」発行元のバスコンバータの競合検出機能が故
障していると診断する第４の処理と、をバスコンバータ
のそれぞれに対して実行させるためのプログラムが記録
される。
【００３６】
【発明の効果】以上説明したように構成される本発明に
よれば、共有バス上に発行された「メモリＷＲＩＴＥ命
令」のメモリアドレスが、その「メモリＷＲＩＴＥ命
令」の発行元以外のバスコンバータのいずれかのタグメ
モリに登録されているかをチェックするといった簡単な
処理で、そのライト命令発行元のバスコンバータの競合
検出機能が故障しているかどうか診断することができ
る。
よれば、共有バス上に発行された「メモリＷＲＩＴＥ命
令」のメモリアドレスが、その「メモリＷＲＩＴＥ命
令」の発行元以外のバスコンバータのいずれかのタグメ
モリに登録されているかをチェックするといった簡単な
処理で、そのライト命令発行元のバスコンバータの競合
検出機能が故障しているかどうか診断することができ
る。
【００３７】加えて、本発明によれば、バスコンバータ
内部に設けられる競合検出回路は１つで済むので、バス
コンバータの回路規模を削減することができる。
内部に設けられる競合検出回路は１つで済むので、バス
コンバータの回路規模を削減することができる。
【図面の簡単な説明】
【図１】本発明の競合検出故障診断方式が適用されたマ
ルチプロセッサシステムの一実施形態を示すブロック図
である。
ルチプロセッサシステムの一実施形態を示すブロック図
である。
【図２】記録媒体を備えた実施形態を示すブロック図で
ある。
ある。
【図３】共有バスとＣＰＵとをバスコンバータで接続す
るマルチプロセサシステムの一例を示すブロック図であ
る。
るマルチプロセサシステムの一例を示すブロック図であ
る。
【図４】従来の、二重化された競合検出回路を有する競
合検出故障判断方式が適用されたマルチプロセッサシス
テムを示すブロック図である。
合検出故障判断方式が適用されたマルチプロセッサシス
テムを示すブロック図である。
１０１ ＣＰＵ １０２ キャッシュ １０３ バスコンバータ １０４，１０６ バッファ １０５ 競合検出回路 １０７ タグメモリ制御回路 １０８ タグメモリ １０９ 共有バス １１０ ローカルバス １２０ 記録媒体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０６Ｆ 12/08 ５４１ Ｇ０６Ｆ 12/08 ５４１Ｚ 15/177 ６７８ 15/177 ６７８Ａ
Claims (8)
- 【請求項１】 複数の中央処理装置が共有バスを介して
主記憶装置と接続され、前記複数の中央処理装置と共有
バスとの間に、上位の中央処理装置のキャッシュの状態
を記憶するためのタグメモリを持つバスコンバータがそ
れぞれ設けられたマルチプロセッサシステムにおける競
合検出故障を診断する方式であって、 前記バスコンバータのそれぞれは、 上位の中央処理装置から発行された前記主記憶装置のデ
ータの更新を行う旨のライト命令と他の中央処理装置か
ら発行された前記主記憶装置からのデータの読み出しを
行う旨のリード命令との競合を検出すると前記ライト命
令に代えて所定の命令を前記共有バス上に発行する競合
検出手段と、 上位の中央処理装置から前記主記憶装置からのデータの
読み出しを行う旨のリード命令を受けると、そのリード
命令によって読み出されるデータのメモリアドレスを自
タグメモリに登録し、他の中央処理装置から前記共有バ
ス上に前記主記憶装置からのデータの読み出しを行う旨
のリード命令が発行されると、そのリード命令によって
読み出されるデータのメモリアドレスが自タグメモリに
登録されているかどうかのチェックを行い、登録されて
いる場合には、上位の中央処理装置に対してそのリード
命令を通知して該当するデータの前記主記憶装置への転
送を行わせるとともに自タグメモリからそのデータのメ
モリアドレスを削除するタグメモリ制御手段と、を備
え、 前記タグメモリ制御手段が、他の中央処理装置から前記
共有バス上に、前記主記憶装置に格納されているデータ
の更新を行う旨のライト命令が発行されると、そのライ
ト命令によって更新されるデータのメモリアドレスと同
じメモリアドレスが自タグメモリに登録されているかの
チェックを行い、登録されている場合には、該ライト命
令発行元のバスコンバータの競合検出機能が故障してい
ると診断することを特徴とする競合検出故障診断方式。 - 【請求項２】 請求項１に記載の競合検出故障診断方式
において、 前記各バスコンバータに備えられた競合検出手段は、上
位の中央処理装置から発行された前記主記憶装置のデー
タの更新を行う旨のライト命令と他の中央処理装置から
発行された前記主記憶装置からのデータの読み出しを行
う旨のリード命令とのアドレスを比較する１つの競合検
出回路より構成されること特徴とする競合検出故障診断
方式。 - 【請求項３】 請求項２に記載の競合検出故障診断方式
において、 前記バスコンバータのそれぞれは、 上位の中央処理装置から発行された前記主記憶装置のデ
ータの更新を行う旨のライト命令を格納する第１のバッ
ファ手段と、 他の中央処理装置から発行された前記主記憶装置からの
データの読み出しを行う旨のリード命令を格納するため
の第２のバッファ手段と、をさらに有し、 前記タグメモリ制御手段が、前記共有バス上に発行され
た他の中央処理装置からのリード命令のメモリアドレス
が自タグメモリに登録されているかどうかのチェックを
行い、登録されている場合にのみ、そのリード命令のメ
モリアドレスを前記第２のバッファ手段に格納し、 前記競合検出回路が、前記第１および第２のバッファ手
段に格納されたメモリアドレスを比較することで競合を
検出すること特徴とする競合検出故障診断方式。 - 【請求項４】 複数の中央処理装置が共有バスを介して
主記憶装置と接続され、前記複数の中央処理装置と共有
バスとの間が、上位の中央処理装置のキャッシュの状態
を記憶するためのタグメモリを持つバスコンバータによ
ってそれぞれ接続され、前記バスコンバータのそれぞれ
が、上位の中央処理装置から発行された前記主記憶装置
のデータの更新を行う旨のライト命令と他の中央処理装
置から発行された前記主記憶装置からのデータの読み出
しを行う旨のリード命令との競合を検出すると、前記ラ
イト命令に代えて所定の命令を前記共有バス上に発行す
る機能を備えたマルチプロセッサシステムにおいて行わ
れる競合検出故障を診断する方法であって、 前記バスコンバータのそれぞれが、上位の中央処理装置
から前記主記憶装置からのデータの読み出しを行う旨の
リード命令を受けると、そのリード命令によって読み出
されるデータのメモリアドレスを自タグメモリに登録
し、他の中央処理装置から前記共有バス上に前記主記憶
装置からのデータの読み出しを行う旨のリード命令が発
行されると、そのリード命令によって読み出されるデー
タのメモリアドレスが自タグメモリに登録されているか
どうかのチェックを行い、登録されている場合には、上
位の中央処理装置に対してそのリード命令を通知して該
当するデータの前記主記憶装置への転送を行わせるとと
もに、自タグメモリからそのデータのメモリアドレスを
削除するようにし、 前記共有バス上に発行されたライト命令のメモリアドレ
スが、該ライト命令の発行元以外のバスコンバータのい
ずれかのタグメモリに登録されている場合は、該ライト
命令発行元のバスコンバータの競合検出機能が故障して
いると診断することを特徴とする競合検出故障診断方
法。 - 【請求項５】 複数の中央処理装置が共有バスを介して
主記憶装置と接続されたマルチプロセッサシステムの中
央処理装置と共有バスとの間に設けられる、上位の中央
処理装置のキャッシュの状態を記憶するためのタグメモ
リを持つバスコンバータであって、 上位の中央処理装置から発行された前記主記憶装置のデ
ータの更新を行う旨のライト命令と他の中央処理装置か
ら発行された前記主記憶装置からのデータの読み出しを
行う旨のリード命令との競合を検出すると、前記ライト
命令に代えて所定の命令を前記共有バス上に発行する競
合検出手段と、 上位の中央処理装置から前記主記憶装置からのデータの
読み出しを行う旨のリード命令を受けると、そのリード
命令によって読み出されるデータのメモリアドレスを自
タグメモリに登録し、他の中央処理装置から前記共有バ
ス上に前記主記憶装置からのデータの読み出しを行う旨
のリード命令が発行されると、そのリード命令によって
読み出されるデータのメモリアドレスが自タグメモリに
登録されているかどうかのチェックを行い、登録されて
いる場合には、上位の中央処理装置に対してそのリード
命令を通知して該当するデータの前記主記憶装置への転
送を行わせるとともに自タグメモリからそのデータのメ
モリアドレスを削除するタグメモリ制御手段と、を備
え、 前記タグメモリ制御手段が、他の中央処理装置から前記
共有バス上に、前記主記憶装置に格納されているデータ
の更新を行う旨のライト命令が発行されると、そのライ
ト命令によって更新されるデータのメモリアドレスと同
じメモリアドレスが自タグメモリに登録されているかの
チェックを行い、登録されている場合には、該ライト命
令発行元のバスコンバータの競合検出機能が故障してい
ると診断することを特徴とするバスコンバータ。 - 【請求項６】 請求項５に記載のバスコンバータにおい
て、 前記競合検出手段は、上位の中央処理装置から発行され
た前記主記憶装置のデータの更新を行う旨のライト命令
と他の中央処理装置から発行された前記主記憶装置から
のデータの読み出しを行う旨のリード命令とのアドレス
を比較する１つの競合検出回路より構成されること特徴
とするバスコンバータ。 - 【請求項７】 請求項６に記載のバスコンバータにおい
て、 上位の中央処理装置から発行された前記主記憶装置のデ
ータの更新を行う旨のライト命令を格納する第１のバッ
ファ手段と、 他の中央処理装置から発行された前記主記憶装置からの
データの読み出しを行う旨のリード命令を格納するため
の第２のバッファ手段と、をさらに有し、 前記タグメモリ制御手段が、前記共有バス上に発行され
た他の中央処理装置からのリード命令のメモリアドレス
が自タグメモリに登録されているかどうかのチェックを
行い、登録されている場合にのみ、そのリード命令のメ
モリアドレスを前記第２のバッファ手段に格納し、 前記競合検出回路が、前記第１および第２のバッファ手
段に格納されたメモリアドレスを比較することで競合を
検出すること特徴とするバスコンバータ。 - 【請求項８】 複数の中央処理装置が共有バスを介して
主記憶装置と接続され、前記複数の中央処理装置と共有
バスとの間に、上位の中央処理装置のキャッシュの状態
を記憶するためのタグメモリを持つバスコンバータがそ
れぞれ設けられたマルチプロセッサシステムにおいて用
いられる記録媒体であって、 上位の中央処理装置から前記主記憶装置からのデータの
読み出しを行う旨のリード命令を受けると、そのリード
命令によって読み出されるデータのメモリアドレスを自
タグメモリに登録する第１の処理と、 他の中央処理装置から前記共有バス上に前記主記憶装置
からのデータの読み出しを行う旨のリード命令が発行さ
れると、そのリード命令によって読み出されるデータの
メモリアドレスが自タグメモリに登録されているかどう
かのチェックを行い、登録されている場合には、上位の
中央処理装置に対してそのリード命令を通知して該当す
るデータの前記主記憶装置への転送を行わせるととも
に、自タグメモリからそのデータのメモリアドレスを削
除する第２の処理と、 上位の中央処理装置から発行された前記主記憶装置のデ
ータの更新を行う旨のライト命令と他の中央処理装置か
ら発行された前記主記憶装置からのデータの読み出しを
行う旨のリード命令との競合を検出すると、前記ライト
命令に代えて前記主記憶装置のデータを更新するととも
に該更新データをリード命令発行元である中央処理装置
へ返す所定の命令を前記共有バスに発行する第３の処理
と、 他の中央処理装置から前記共有バス上に、前記主記憶装
置に格納されているデータの更新を行う旨のライト命令
が発行されると、そのライト命令によって更新されるデ
ータのメモリアドレスと同じメモリアドレスが自タグメ
モリに登録されているかのチェックを行い、登録されて
いる場合には、該ライト命令発行元のバスコンバータの
競合検出機能が故障していると診断する第４の処理と、
を前記バスコンバータのそれぞれに対して実行させるプ
ログラムを記録したことを特徴とする記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34016497A JP3214551B2 (ja) | 1997-12-10 | 1997-12-10 | 競合検出故障診断方式、競合検出故障診断方法、バスコンバータ、および記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34016497A JP3214551B2 (ja) | 1997-12-10 | 1997-12-10 | 競合検出故障診断方式、競合検出故障診断方法、バスコンバータ、および記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11175482A JPH11175482A (ja) | 1999-07-02 |
| JP3214551B2 true JP3214551B2 (ja) | 2001-10-02 |
Family
ID=18334351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34016497A Expired - Fee Related JP3214551B2 (ja) | 1997-12-10 | 1997-12-10 | 競合検出故障診断方式、競合検出故障診断方法、バスコンバータ、および記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214551B2 (ja) |
-
1997
- 1997-12-10 JP JP34016497A patent/JP3214551B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11175482A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7080215B2 (en) | Multiprocessor system with local memory which mirrors a shaped memory | |
| EP0833248B1 (en) | Computer system with memory update history storage | |
| JPH07281955A (ja) | マルチプロセッサーシステムのスヌープ回路 | |
| JP4490745B2 (ja) | ホットスタンバイシステム | |
| JP3192664B2 (ja) | キャッシュメモリシステムおよびキャッシュメモリコントローラ | |
| JP3214551B2 (ja) | 競合検出故障診断方式、競合検出故障診断方法、バスコンバータ、および記録媒体 | |
| JP3129224B2 (ja) | キャッシュメモリ装置 | |
| JP3239935B2 (ja) | 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体 | |
| JP2000293391A (ja) | 大規模メモリシステム管理方法および装置 | |
| JP3348420B2 (ja) | メモリーコピー機能を備えた情報処理装置 | |
| JPH07295883A (ja) | 情報処理装置 | |
| JP2862424B2 (ja) | 情報処理装置 | |
| JPH03230238A (ja) | キャッシュメモリ制御方式 | |
| JP3080030B2 (ja) | 階層型キャッシュ装置 | |
| JP3555847B2 (ja) | キャッシュメモリの障害処理装置、キャッシュメモリの障害処理方法、マルチプロセッサシステム | |
| JPH0217550A (ja) | マルチプロセッサシステムの障害処理方式 | |
| JPH08179994A (ja) | コンピュータシステム | |
| JP3036449B2 (ja) | メモリ診断装置 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JPH04305746A (ja) | キャッシュメモリ制御装置 | |
| JPS6130296B2 (ja) | ||
| JPH04302044A (ja) | マルチプロセッサシステム | |
| JP2825589B2 (ja) | バス制御方式 | |
| JPH113288A (ja) | キャッシュメモリ装置およびキャッシュメモリの障害制御方法 | |
| JPH06259269A (ja) | マルチプロセッサの診断回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |