JP3036449B2 - メモリ診断装置 - Google Patents
メモリ診断装置Info
- Publication number
- JP3036449B2 JP3036449B2 JP8337388A JP33738896A JP3036449B2 JP 3036449 B2 JP3036449 B2 JP 3036449B2 JP 8337388 A JP8337388 A JP 8337388A JP 33738896 A JP33738896 A JP 33738896A JP 3036449 B2 JP3036449 B2 JP 3036449B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- bank
- access
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はメモリ診断装置に関
し、特に複数のバンクに分割されたメモリの診断装置に
関するものである。
し、特に複数のバンクに分割されたメモリの診断装置に
関するものである。
【０００２】
【従来の技術】メモリの診断を行う技術として、種々の
ものが提案されているが、特開昭６１−２１７８４８号
公報及び特開平２−１３３８４４号公報に開示の技術に
ついて説明する。
ものが提案されているが、特開昭６１−２１７８４８号
公報及び特開平２−１３３８４４号公報に開示の技術に
ついて説明する。
【０００３】前者の公報においては、メモリに書込まれ
たデータが誤りなく書込まれたかどうかを高速で比較照
合するために、メモリベリファイ回路において２系統の
バス制御回路、比較照合回路及び読出し／書込み切替回
路を具備した構成となっている。ベリファイ時には、先
ずこの読出し／書込み切替回路のモードを読出し状態に
設定し、データバスの方向を反転させた後、メモリのデ
ータを読出して比較照合回路内のデータと対比してい
る。また、上記回路構成によってメモリをクリアする場
合には、ＤＭＡ（ダイレクトメモリアクセス）によって
連続的に所定アドレスにデータ“０”または“１”を順
次書込んだ後、前述の処理を行っている。
たデータが誤りなく書込まれたかどうかを高速で比較照
合するために、メモリベリファイ回路において２系統の
バス制御回路、比較照合回路及び読出し／書込み切替回
路を具備した構成となっている。ベリファイ時には、先
ずこの読出し／書込み切替回路のモードを読出し状態に
設定し、データバスの方向を反転させた後、メモリのデ
ータを読出して比較照合回路内のデータと対比してい
る。また、上記回路構成によってメモリをクリアする場
合には、ＤＭＡ（ダイレクトメモリアクセス）によって
連続的に所定アドレスにデータ“０”または“１”を順
次書込んだ後、前述の処理を行っている。
【０００４】後者の特開平２−１３３８４４号公報にお
いては、メモリへのデータを書込む際にデータバス上に
転送される書込みデータを保持するライトデータラッチ
回路と、メモリからのデータを読込む際にデータバス上
を転送される読出しデータを保持するリードデータラッ
チ回路と、ライトデータラッチ回路の出力とリードラッ
チ回路の出力とを比較するコンペア回路とを備え、メモ
リに書込まれたデータが誤りなく書込まれたか否かを、
データバス上のライトデータ回路とリードデータラッチ
回路で、ＤＭＡ転送によるライトサイクル及びリードサ
イクルで夫々データをラッチし、ラッチしたデータをコ
ンペア回路で比較を行いメモリの診断を行っている。
いては、メモリへのデータを書込む際にデータバス上に
転送される書込みデータを保持するライトデータラッチ
回路と、メモリからのデータを読込む際にデータバス上
を転送される読出しデータを保持するリードデータラッ
チ回路と、ライトデータラッチ回路の出力とリードラッ
チ回路の出力とを比較するコンペア回路とを備え、メモ
リに書込まれたデータが誤りなく書込まれたか否かを、
データバス上のライトデータ回路とリードデータラッチ
回路で、ＤＭＡ転送によるライトサイクル及びリードサ
イクルで夫々データをラッチし、ラッチしたデータをコ
ンペア回路で比較を行いメモリの診断を行っている。
【０００５】
【発明が解決しようとする課題】この様な従来のメモリ
書込みデータ診断方式では、メモリへの書込みデータの
診断を実施する場合、他のデバイスからのメモリアクセ
スの要求を待たせ転送性能を落としてしまうという問題
がある。
書込みデータ診断方式では、メモリへの書込みデータの
診断を実施する場合、他のデバイスからのメモリアクセ
スの要求を待たせ転送性能を落としてしまうという問題
がある。
【０００６】その理由は、メモリへの書込みデータ診断
を行う場合、診断を行う読出しサイクルと他のデバイス
からメモリに対するアクセスがＤＭＡコントローラ部で
調停されているので、メモリへの書込みデータを診断す
るための読出し要求が許可されている場合、他のデバイ
スからのメモリアクセス要求が待たされ、転送性能を落
としてしまう。
を行う場合、診断を行う読出しサイクルと他のデバイス
からメモリに対するアクセスがＤＭＡコントローラ部で
調停されているので、メモリへの書込みデータを診断す
るための読出し要求が許可されている場合、他のデバイ
スからのメモリアクセス要求が待たされ、転送性能を落
としてしまう。
【０００７】また、書込みデータの診断を診断サイクル
ではなく通常の同じアドレスへの読出しサイクルにて行
う場合、診断に使用しているデータバスと書込み及び読
出しに使用しているデータバスを同じデータバスを使用
しているために、書込みデータの診断が読出しサイクル
の実行後になってしまう。この読出しデータにエラーが
発生した場合、エラーの原因が書込みデータの不一致に
よるエラーであることは判明するが、システムの暴走を
事前に防ぐことができないという欠点がある。
ではなく通常の同じアドレスへの読出しサイクルにて行
う場合、診断に使用しているデータバスと書込み及び読
出しに使用しているデータバスを同じデータバスを使用
しているために、書込みデータの診断が読出しサイクル
の実行後になってしまう。この読出しデータにエラーが
発生した場合、エラーの原因が書込みデータの不一致に
よるエラーであることは判明するが、システムの暴走を
事前に防ぐことができないという欠点がある。
【０００８】本発明の目的は、メモリの書込みデータ診
断を実施する場合でも、他のデバイスからのメモリへの
転送性能を落とすことなく、かつメモリへの書込みデー
タエラーによるシステムの暴走を事前に防ぐことが可能
なメモリ診断装置を提供することである。
断を実施する場合でも、他のデバイスからのメモリへの
転送性能を落とすことなく、かつメモリへの書込みデー
タエラーによるシステムの暴走を事前に防ぐことが可能
なメモリ診断装置を提供することである。
【０００９】
【課題を解決するための手段】本発明によれば、複数の
バンクに分割されたメモリの診断装置であって、前記メ
モリへの書込みアクセスがあった場合にそのアクセス情
報である書込みデータ及びアクセスアドレスを格納する
格納手段と、前記メモリへの書込みアクセスに応答して
このアクセス対象のバンク以外のバンクのアクセス情報
を前記格納手段から読出してそのバンクへの診断のため
の読出しを実行してその読出しデータと前記アクセス情
報のうちの書込みデータとを比較する診断手段とを含
み、この比較結果に従って当該バンクの診断をなすよう
にしたことを特徴とするメモリ診断装置が得られる。
バンクに分割されたメモリの診断装置であって、前記メ
モリへの書込みアクセスがあった場合にそのアクセス情
報である書込みデータ及びアクセスアドレスを格納する
格納手段と、前記メモリへの書込みアクセスに応答して
このアクセス対象のバンク以外のバンクのアクセス情報
を前記格納手段から読出してそのバンクへの診断のため
の読出しを実行してその読出しデータと前記アクセス情
報のうちの書込みデータとを比較する診断手段とを含
み、この比較結果に従って当該バンクの診断をなすよう
にしたことを特徴とするメモリ診断装置が得られる。
【００１０】そして、前記診断手段は、前記メモリへの
書込みアクセスに応答して前記格納手段にこのアクセス
対象のバンク以外のアクセス情報が格納されているか否
かを判定する手段と、この判定結果が肯定を示すときそ
のバンクに関するアクセス情報のアクセスアドレスに従
って前記バンクの読出しを実行する手段と、この読出し
による読出しデータと前記アクセス情報の書込みデータ
とを比較する比較手段とを有することを特徴としてお
り、また、前記比較手段が不一致を示すときにエラー信
号を生成するようにしたことを特徴としている。
書込みアクセスに応答して前記格納手段にこのアクセス
対象のバンク以外のアクセス情報が格納されているか否
かを判定する手段と、この判定結果が肯定を示すときそ
のバンクに関するアクセス情報のアクセスアドレスに従
って前記バンクの読出しを実行する手段と、この読出し
による読出しデータと前記アクセス情報の書込みデータ
とを比較する比較手段とを有することを特徴としてお
り、また、前記比較手段が不一致を示すときにエラー信
号を生成するようにしたことを特徴としている。
【００１１】本発明の作用について述べる。本発明にお
いては、メモリへの書込みアクセスがあった場合に、そ
のアクセス情報をバッファへ一時格納しておき、あるバ
ンクへのアクセス中に、当該バンク以外のバンクのアク
セス情報がバッファに格納されている時に限り、そのア
クセス情報に従ってアクセス中以外のバンクへの読出し
を実行してそのバンクのメモリ診断を行う様にしてい
る。
いては、メモリへの書込みアクセスがあった場合に、そ
のアクセス情報をバッファへ一時格納しておき、あるバ
ンクへのアクセス中に、当該バンク以外のバンクのアク
セス情報がバッファに格納されている時に限り、そのア
クセス情報に従ってアクセス中以外のバンクへの読出し
を実行してそのバンクのメモリ診断を行う様にしてい
る。
【００１２】更に具体的に述べると、ＤＭＡコントロー
ラ部がメモリアクセスを認識すると、診断制御部にアク
セス情報を通知する。診断制御部はアクセス情報を入力
するとバス切替え部へ制御信号を出力しバス接続を切替
える。メモリへのアクセスが書込みサイクル時は常時書
込みデータを書込みデータ用バッファに保持する。ま
た、保持されているバンク以外へのアクセスが実行され
た場合、データを保持しているバンクのバス切替え部を
制御し、データの読出しサイクルを実行しデータ比較制
御部へ入力する。この読出したデータと書込みデータ用
バッファに保持しているデータとを比較し、メモリ書込
みデータ診断を実施する。診断結果がエラーの場合、レ
ジスタにエラー情報を保持する。
ラ部がメモリアクセスを認識すると、診断制御部にアク
セス情報を通知する。診断制御部はアクセス情報を入力
するとバス切替え部へ制御信号を出力しバス接続を切替
える。メモリへのアクセスが書込みサイクル時は常時書
込みデータを書込みデータ用バッファに保持する。ま
た、保持されているバンク以外へのアクセスが実行され
た場合、データを保持しているバンクのバス切替え部を
制御し、データの読出しサイクルを実行しデータ比較制
御部へ入力する。この読出したデータと書込みデータ用
バッファに保持しているデータとを比較し、メモリ書込
みデータ診断を実施する。診断結果がエラーの場合、レ
ジスタにエラー情報を保持する。
【００１３】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１４】図１は本発明の実施例のブロック図であ
る。図１において、ＤＭＡコントローラ部２は、図示せ
ぬ各デバイスからのＤＭＡ要求信号１０が入力される
と、ＤＡＭ要求の調停を行い、またアドレスバス１１か
らのアドレスによって各メモリ４ａ〜４ｃのどのバンク
に対するＤＭＡ要求であるかを認識してアクセス情報通
知信号１２を出力する。
る。図１において、ＤＭＡコントローラ部２は、図示せ
ぬ各デバイスからのＤＭＡ要求信号１０が入力される
と、ＤＡＭ要求の調停を行い、またアドレスバス１１か
らのアドレスによって各メモリ４ａ〜４ｃのどのバンク
に対するＤＭＡ要求であるかを認識してアクセス情報通
知信号１２を出力する。
【００１５】バス切替え部５ａ，５ｂ，５ｃは各メモリ
４ａ，４ｂ，４ｃに夫々対応して設けられており、ＤＭ
Ａコントーラ部２に対するメモリバス１４ａと各メモリ
４ａ〜４ｃに対するメモリバス１４ｂ〜１４ｄとの切替
え接続をなすと共に、各メモリバス１４ｂ〜１４ｄとメ
モリ診断用バス１５との切替え接続をもなすものであ
る。
４ａ，４ｂ，４ｃに夫々対応して設けられており、ＤＭ
Ａコントーラ部２に対するメモリバス１４ａと各メモリ
４ａ〜４ｃに対するメモリバス１４ｂ〜１４ｄとの切替
え接続をなすと共に、各メモリバス１４ｂ〜１４ｄとメ
モリ診断用バス１５との切替え接続をもなすものであ
る。
【００１６】データ診断部１は各メモリ４ａ〜４ｃの診
断を行うものであり、診断制御部３と、データ比較制御
部７と、エラーレジスタ８とを有している。
断を行うものであり、診断制御部３と、データ比較制御
部７と、エラーレジスタ８とを有している。
【００１７】診断制御部３はＤＭＡコントローラ部２か
らのアクセス情報通知信号１２を受けると、メモリバス
１４ａ上のアクセス情報である書込みデータとアクセス
アドレスとを書込みデータ用バッファ６へ一時格納す
る。同時に、このバッファ６に現在アクセス中以外のバ
ンクのアクセス情報が格納されていないかどうかを検索
し、格納されていれば、そのバンクのアクセス情報を読
出してそのアクセスアドレスに従ってメモリ切替え信号
１３を生成して、バス切替え部５ａ〜５ｃのうち対応す
るものに対して、メモリバス（１４ｂ〜１４ｄ）の１つ
とメモリ診断用バス１５とを接続する様指示する。
らのアクセス情報通知信号１２を受けると、メモリバス
１４ａ上のアクセス情報である書込みデータとアクセス
アドレスとを書込みデータ用バッファ６へ一時格納す
る。同時に、このバッファ６に現在アクセス中以外のバ
ンクのアクセス情報が格納されていないかどうかを検索
し、格納されていれば、そのバンクのアクセス情報を読
出してそのアクセスアドレスに従ってメモリ切替え信号
１３を生成して、バス切替え部５ａ〜５ｃのうち対応す
るものに対して、メモリバス（１４ｂ〜１４ｄ）の１つ
とメモリ診断用バス１５とを接続する様指示する。
【００１８】この状態で、診断制御部３は、メモリ診断
のために、バッファ６に格納されているアクセスアドレ
スに従って読出しを実行し（診断制御信号１８によ
る）、その読出しデータ（メモリ診断用バス１５）とバ
ッファ６に格納されている書込みデータ（診断バス１
６）とを、データ比較制御部７にて比較する。
のために、バッファ６に格納されているアクセスアドレ
スに従って読出しを実行し（診断制御信号１８によ
る）、その読出しデータ（メモリ診断用バス１５）とバ
ッファ６に格納されている書込みデータ（診断バス１
６）とを、データ比較制御部７にて比較する。
【００１９】この比較結果が不一致を示すときに、デー
タ比較制御部７はエラー信号１７を生成して、エラーレ
ジスタ８へこれを格納する。
タ比較制御部７はエラー信号１７を生成して、エラーレ
ジスタ８へこれを格納する。
【００２０】図２は図１のブロックのデータ診断部１の
動作を示すフローチャートである。図２を参照すると、
ＤＭＡコントローラ部２からアクセス情報通知信号１２
が供給されると（ステップＳ１）、メモリバス１４ａ上
のアクセス情報のうちアクセスアドレスに従ってバス切
替え部５ａ〜５ｃを制御し、メモリバス１４ａとメモリ
バス１４ｂ〜１４ｄの１つとを接続制御する（ステップ
Ｓ２）。これにより、メモリアクセスが実行される。
動作を示すフローチャートである。図２を参照すると、
ＤＭＡコントローラ部２からアクセス情報通知信号１２
が供給されると（ステップＳ１）、メモリバス１４ａ上
のアクセス情報のうちアクセスアドレスに従ってバス切
替え部５ａ〜５ｃを制御し、メモリバス１４ａとメモリ
バス１４ｂ〜１４ｄの１つとを接続制御する（ステップ
Ｓ２）。これにより、メモリアクセスが実行される。
【００２１】同時に、バッファ６へアクセス情報である
書込みデータとアクセスアドレスとが格納される（ステ
ップＳ３）。そして、このアクセス中のバンク以外への
書込みデータがバッファ６に既に格納されているかどう
かが判定される（ステップＳ４）。格納されていなけれ
ば、最初のステップＳ１へ戻る。
書込みデータとアクセスアドレスとが格納される（ステ
ップＳ３）。そして、このアクセス中のバンク以外への
書込みデータがバッファ６に既に格納されているかどう
かが判定される（ステップＳ４）。格納されていなけれ
ば、最初のステップＳ１へ戻る。
【００２２】格納されていれば、その書込みデータに対
応するバンクのメモリバス（１４ｂ〜１４ｄの１つ）を
メモリ診断用バス１５と接続する様、バス切替え部（５
ａ〜５ｃの１つ）を制御する（ステップＳ５）。
応するバンクのメモリバス（１４ｂ〜１４ｄの１つ）を
メモリ診断用バス１５と接続する様、バス切替え部（５
ａ〜５ｃの１つ）を制御する（ステップＳ５）。
【００２３】しかる後に、その書込みデータに対応する
アクセスアドレスによりメモリアクセスを、診断制御信
号１８により実行してデータ読出しを行う（ステップＳ
６）。この読出しデータとバッファ６中の書込みデータ
とをデータ比較制御部７にて比較する（ステップＳ
７）。
アクセスアドレスによりメモリアクセスを、診断制御信
号１８により実行してデータ読出しを行う（ステップＳ
６）。この読出しデータとバッファ６中の書込みデータ
とをデータ比較制御部７にて比較する（ステップＳ
７）。
【００２４】この比較結果が一致であれば、その書込み
データとアクセスアドレスをバッファ６から消去して、
ステップＳ１へ戻る（ステップＳ９）。不一致であれ
ば、エラーであると見なしてエラー信号１７を出力して
エラーレジスタ８へ格納する（ステップＳ１０）。
データとアクセスアドレスをバッファ６から消去して、
ステップＳ１へ戻る（ステップＳ９）。不一致であれ
ば、エラーであると見なしてエラー信号１７を出力して
エラーレジスタ８へ格納する（ステップＳ１０）。
【００２５】以下に、具体例を用いて動作を説明する。
例えば、メモリ４ａに対する書込みデータの診断を、メ
モリ４ｂのアクセス中に実施する場合について説明する
ことにする。
例えば、メモリ４ａに対する書込みデータの診断を、メ
モリ４ｂのアクセス中に実施する場合について説明する
ことにする。
【００２６】ＤＭＡコントローラ部２にＤＭＡ要求１０
及びアドレスバス１１を介してメモリアクセス要求とア
ドレスとが夫々入力されると、ＤＭＡコントローラ部２
はアクセス要求がどのバンクに対するアクセス要求かを
認識する。
及びアドレスバス１１を介してメモリアクセス要求とア
ドレスとが夫々入力されると、ＤＭＡコントローラ部２
はアクセス要求がどのバンクに対するアクセス要求かを
認識する。
【００２７】ＤＭＡコントローラ部２はメモリ４ａに対
する書込みサイクルを実行すると共に、アクセス情報通
知信号１２を出力して診断制御部３に対してアクセス情
報を通知する。診断制御部３はこのアクセス情報通知信
号１２に応答して、メモリ切替信号１３を出力してバス
切替え部５ａを制御し、メモリバス４ａと１４ｂとを接
続すると共に、書込みデータバッファ６にメモリバス４
ａを介して書込みデータとアクセスアドレスとを格納す
る。
する書込みサイクルを実行すると共に、アクセス情報通
知信号１２を出力して診断制御部３に対してアクセス情
報を通知する。診断制御部３はこのアクセス情報通知信
号１２に応答して、メモリ切替信号１３を出力してバス
切替え部５ａを制御し、メモリバス４ａと１４ｂとを接
続すると共に、書込みデータバッファ６にメモリバス４
ａを介して書込みデータとアクセスアドレスとを格納す
る。
【００２８】メモリ４ａの書込みサイクル終了後に、メ
モリ４ｂに対する読出しサイクルが実施されるとする。
ＤＭＡコントローラ部２はアクセス情報通知信号１２を
診断制御部３へ出力する。診断制御部３はメモリ４ｂへ
のアクセスを認識してメモリ切替え信号１３を出力し、
メモリバス１４ａと１４ｃとの接続制御を行う。
モリ４ｂに対する読出しサイクルが実施されるとする。
ＤＭＡコントローラ部２はアクセス情報通知信号１２を
診断制御部３へ出力する。診断制御部３はメモリ４ｂへ
のアクセスを認識してメモリ切替え信号１３を出力し、
メモリバス１４ａと１４ｃとの接続制御を行う。
【００２９】同時に、バッファ６を検索して、このバッ
ファ６にメモリ４ａに対する書込みデータが保存されて
いることを検出し、メモリ４ｂへのアクセスをトリガと
してメモリ４ａを診断するために、切替え信号１３を出
力してバス切替え部５ａを制御し、メモリバス４ｂとメ
モリ診断用バス１５とを接続する。
ファ６にメモリ４ａに対する書込みデータが保存されて
いることを検出し、メモリ４ｂへのアクセスをトリガと
してメモリ４ａを診断するために、切替え信号１３を出
力してバス切替え部５ａを制御し、メモリバス４ｂとメ
モリ診断用バス１５とを接続する。
【００３０】また、診断制御信号１８をも出力してバッ
ファ６に保持されている書込みアドレスに対応するメモ
リ４ａの読出しアクセスを行い、メモリ４ａのデータ読
出しを実行する。そして、バッファ６に保存されている
書込みデータと、この読出しデータとを比較制御部７に
て比較し、診断が行われることになる。
ファ６に保持されている書込みアドレスに対応するメモ
リ４ａの読出しアクセスを行い、メモリ４ａのデータ読
出しを実行する。そして、バッファ６に保存されている
書込みデータと、この読出しデータとを比較制御部７に
て比較し、診断が行われることになる。
【００３１】
【発明の効果】以上説明した様に、本発明によれば、メ
モリを複数バンクに分けてメモリアクセスをバンク単位
に制御することにより、メモリアクセス中に他のバンク
のデータの読出しが可能となり、よって他のデバイスか
らのメモリ転送性能を落とすことなく、メモリの書込み
データの診断が実行でき、かつデータの書込みエラーに
よるシステムの暴走を事前に防止するという効果があ
る。
モリを複数バンクに分けてメモリアクセスをバンク単位
に制御することにより、メモリアクセス中に他のバンク
のデータの読出しが可能となり、よって他のデバイスか
らのメモリ転送性能を落とすことなく、メモリの書込み
データの診断が実行でき、かつデータの書込みエラーに
よるシステムの暴走を事前に防止するという効果があ
る。
【図面の簡単な説明】
【図１】本発明の実施例のブロック図である。
【図２】図１のデータ診断部の動作を示すフローチャー
トである。
トである。
１ データ診断部 ２ ＤＭＡコントローラ部 ３ 診断制御部 ４ａ〜４ｃ メモリ ５ａ〜５ｃ バス切替え部 ６ 書込みデータ用バッファ ７ データ比較制御部 ８ エラーレジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/16 330
Claims (3)
- 【請求項１】 複数のバンクに分割されたメモリの診断
装置であって、前記メモリへの書込みアクセスがあった
場合にそのアクセス情報である書込みデータ及びアクセ
スアドレスを格納する格納手段と、前記メモリへの書込
みアクセスに応答してこのアクセス対象のバンク以外の
バンクのアクセス情報を前記格納手段から読出してその
バンクへの診断のための読出しを実行してその読出しデ
ータと前記アクセス情報のうちの書込みデータとを比較
する診断手段とを含み、この比較結果に従って当該バン
クの診断をなすようにしたことを特徴とするメモリ診断
装置。 - 【請求項２】 前記診断手段は、前記メモリへの書込み
アクセスに応答して前記格納手段にこのアクセス対象の
バンク以外のアクセス情報が格納されているか否かを判
定する手段と、この判定結果が肯定を示すときそのバン
クに関するアクセス情報のアクセスアドレスに従って前
記バンクの読出しを実行する手段と、この読出しによる
読出しデータと前記アクセス情報の書込みデータとを比
較する比較手段とを有することを特徴とする請求項１記
載のメモリ診断装置。 - 【請求項３】 前記比較手段が不一致を示すときにエラ
ー信号を生成するようにしたことを特徴とする請求項２
記載のメモリ診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337388A JP3036449B2 (ja) | 1996-12-18 | 1996-12-18 | メモリ診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337388A JP3036449B2 (ja) | 1996-12-18 | 1996-12-18 | メモリ診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10177526A JPH10177526A (ja) | 1998-06-30 |
| JP3036449B2 true JP3036449B2 (ja) | 2000-04-24 |
Family
ID=18308169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8337388A Expired - Fee Related JP3036449B2 (ja) | 1996-12-18 | 1996-12-18 | メモリ診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036449B2 (ja) |
-
1996
- 1996-12-18 JP JP8337388A patent/JP3036449B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10177526A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010000449A1 (en) | Method for diagnosing memory, memory diagnostic circuit and semiconductor memory device | |
| JPH1011348A (ja) | Ｄｒａｍの制御装置およびそのｄｒａｍ | |
| JP3036449B2 (ja) | メモリ診断装置 | |
| JPS58182775A (ja) | 磁気デイスク装置の自己診断方式 | |
| JP3419392B2 (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
| JP2917368B2 (ja) | コンピュータシステムの開発支援装置 | |
| JP3203884B2 (ja) | 車両用診断システム | |
| JPH11184761A (ja) | リードモディファイライト制御システム | |
| JP3161532B2 (ja) | Ｄｍａ診断装置 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JP2890426B2 (ja) | 情報処理装置 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2825589B2 (ja) | バス制御方式 | |
| JP3293144B2 (ja) | 周辺制御装置 | |
| JP2876606B2 (ja) | 情報処理装置 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH05216718A (ja) | デバッグ方法 | |
| JPS6029131B2 (ja) | 診断方式 | |
| JP2000222239A (ja) | ２次キャッシュメモリ，２次キャッシュメモリの診断方法および情報処理装置 | |
| JPH06282499A (ja) | メモリ診断処理装置 | |
| JPS58186853A (ja) | 初期診断方式 | |
| JPH04156636A (ja) | データ処理装置 | |
| JPH086864A (ja) | メモリ制御用アドレスバス診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |