JP3152005B2 - 半導体式加速度センサの製造方法 - Google Patents
半導体式加速度センサの製造方法Info
- Publication number
- JP3152005B2 JP3152005B2 JP08408293A JP8408293A JP3152005B2 JP 3152005 B2 JP3152005 B2 JP 3152005B2 JP 08408293 A JP08408293 A JP 08408293A JP 8408293 A JP8408293 A JP 8408293A JP 3152005 B2 JP3152005 B2 JP 3152005B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- mass
- substrate
- acceleration sensor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 230000001133 acceleration Effects 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 111
- 238000005304 joining Methods 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 18
- 239000004020 conductor Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000006023 eutectic alloy Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Pressure Sensors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、静電容量の変化を利用
する半導体式加速度センサの製造方法に関するものであ
る。
する半導体式加速度センサの製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体式加速度センサの一般的な構造が
図４に示されている。同図において、可動電極として機
能する四角体の質量部１は、その一辺１ａ側の中央部よ
り梁２に連結されており、この梁２は梁支持部５により
支持されている。質量部１の相対向する二辺１ｂ，１ｃ
側には間隙４を介して固定部３ａ，３ｂが配設されてい
る。これら質量部１と、梁２と、梁支持部５と、固定部
３ａ，３ｂとはＳｉ半導体基板を用いて形成されて、ベ
ース基板９としてのガラス基板上に配置され、梁支持部
５と固定部３ａ，３ｂの各底面はガラス基板に固定され
ている。また、このガラス基板上には固定部３ａ，３ｂ
に接続して導体パターン６ａ，６ｂが、また、梁支持部
５に接続して導体パターン６ｃが形成されており、この
導体パターン６ａ，６ｂ，６ｃの端末部分７ａ，７ｂ，
７ｃを利用してリード線（図示せず）が接続され、加速
度又は振動の検出信号が取り出されるよう構成されてい
る。
図４に示されている。同図において、可動電極として機
能する四角体の質量部１は、その一辺１ａ側の中央部よ
り梁２に連結されており、この梁２は梁支持部５により
支持されている。質量部１の相対向する二辺１ｂ，１ｃ
側には間隙４を介して固定部３ａ，３ｂが配設されてい
る。これら質量部１と、梁２と、梁支持部５と、固定部
３ａ，３ｂとはＳｉ半導体基板を用いて形成されて、ベ
ース基板９としてのガラス基板上に配置され、梁支持部
５と固定部３ａ，３ｂの各底面はガラス基板に固定され
ている。また、このガラス基板上には固定部３ａ，３ｂ
に接続して導体パターン６ａ，６ｂが、また、梁支持部
５に接続して導体パターン６ｃが形成されており、この
導体パターン６ａ，６ｂ，６ｃの端末部分７ａ，７ｂ，
７ｃを利用してリード線（図示せず）が接続され、加速
度又は振動の検出信号が取り出されるよう構成されてい
る。
【０００３】この導体パターン６ａ，６ｂ，６ｃは、下
層がクロム層で上層が金層の二層構造となっており、こ
の導体パターン６ａ，６ｂ，６ｃとガラス基板との間に
は酸化シリコン等の絶縁層８が形成されて、質量部１と
梁２がガラス基板と接触せず、十分浮遊状態となるよう
構成されている。
層がクロム層で上層が金層の二層構造となっており、こ
の導体パターン６ａ，６ｂ，６ｃとガラス基板との間に
は酸化シリコン等の絶縁層８が形成されて、質量部１と
梁２がガラス基板と接触せず、十分浮遊状態となるよう
構成されている。
【０００４】以上のように構成されている半導体式加速
度センサでは、加速度を受けると質量部１が変位し、こ
の変位による質量部１と固定部３ａ，３ｂとの間の静電
容量の変化が加速度又は振動検出信号として出力され
る。
度センサでは、加速度を受けると質量部１が変位し、こ
の変位による質量部１と固定部３ａ，３ｂとの間の静電
容量の変化が加速度又は振動検出信号として出力され
る。
【０００５】このような構成をした半導体式加速度セン
サの従来の製造方法が図３に示されている。この図３の
左側列は図４のＡ−Ａ′断面を表し、右側列は図４のＢ
−Ｂ′断面を表している。まず、同図の（ａ）に示すよ
うに、ベース基板９としてのガラス基板上の導体パター
ン６ａ，６ｂ，６ｃ形成部分に酸化シリコン等の絶縁層
８をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）製法等により形成し、さらに、この絶縁
層８の上部にクロムを蒸着させてクロム層（図示せず）
を形成し、さらに、このクロム層の上部に金層又は金の
合金層（図示せず）を形成して、これらクロム層と金層
との２層からなる導体パターン６ａ，６ｂ，６ｃを形成
する。
サの従来の製造方法が図３に示されている。この図３の
左側列は図４のＡ−Ａ′断面を表し、右側列は図４のＢ
−Ｂ′断面を表している。まず、同図の（ａ）に示すよ
うに、ベース基板９としてのガラス基板上の導体パター
ン６ａ，６ｂ，６ｃ形成部分に酸化シリコン等の絶縁層
８をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）製法等により形成し、さらに、この絶縁
層８の上部にクロムを蒸着させてクロム層（図示せず）
を形成し、さらに、このクロム層の上部に金層又は金の
合金層（図示せず）を形成して、これらクロム層と金層
との２層からなる導体パターン６ａ，６ｂ，６ｃを形成
する。
【０００６】次に、このように導体パターン６ａ，６
ｂ，６ｃを形成したガラス基板の上部に同図の（ｂ）に
示す如く低抵抗のＳｉ半導体基板10を配置し、この状態
で約400 ℃の高温炉で加熱すると、Ｓｉ半導体基板10の
裏面と導体パターン６ａ，６ｂ，６ｃの金属部分が共晶
合金化し、Ｓｉ半導体基板10とガラス基板とが共晶接合
する。
ｂ，６ｃを形成したガラス基板の上部に同図の（ｂ）に
示す如く低抵抗のＳｉ半導体基板10を配置し、この状態
で約400 ℃の高温炉で加熱すると、Ｓｉ半導体基板10の
裏面と導体パターン６ａ，６ｂ，６ｃの金属部分が共晶
合金化し、Ｓｉ半導体基板10とガラス基板とが共晶接合
する。
【０００７】次に、同図の（ｃ）に示すようにＳｉ半導
体基板10を固定部３ａ，３ｂ等の所望の厚さとなるまで
研磨又はエッチングにて薄肉化加工する。この薄肉化し
たＳｉ半導体基板10の上部表面にマスク（図示せず）と
してのフォトレジスト層や酸化膜層を形成し、エッチン
グ加工等のフォトリソグラフィ加工により、同図の
（ｄ）に示すように溝11を形成することによって質量部
１、固定部３ａ，３ｂ、梁２、梁支持部５を形造る。こ
の質量部１と固定部３ａ，３ｂとは低抵抗のＳｉ半導体
基板10で形成されているので、質量部１は可動電極とし
て、固定部３ａ，３ｂは固定電極として機能し、半導体
式加速度センサが作製される。
体基板10を固定部３ａ，３ｂ等の所望の厚さとなるまで
研磨又はエッチングにて薄肉化加工する。この薄肉化し
たＳｉ半導体基板10の上部表面にマスク（図示せず）と
してのフォトレジスト層や酸化膜層を形成し、エッチン
グ加工等のフォトリソグラフィ加工により、同図の
（ｄ）に示すように溝11を形成することによって質量部
１、固定部３ａ，３ｂ、梁２、梁支持部５を形造る。こ
の質量部１と固定部３ａ，３ｂとは低抵抗のＳｉ半導体
基板10で形成されているので、質量部１は可動電極とし
て、固定部３ａ，３ｂは固定電極として機能し、半導体
式加速度センサが作製される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体式加速度センサの製造方法においては、Ｓｉ
半導体基板10を薄肉加工した状態で、すなわち、Ｓｉ半
導体基板10の機械的強度が小さい状態でエッチング等の
フォトリソグラフィ加工等の処理を行うのでＳｉ半導体
基板10の取り扱いに細心の注意を要するため、作業性の
大変悪いものであった。また、機械的強度の小さい状態
でＳｉ半導体基板10をハンドリングするため、薄肉化さ
れたＳｉ半導体基板10がこのような処理過程で破損する
という問題が多く発生し、歩留まりが悪くなり、製作コ
ストも高いものであった。
来の半導体式加速度センサの製造方法においては、Ｓｉ
半導体基板10を薄肉加工した状態で、すなわち、Ｓｉ半
導体基板10の機械的強度が小さい状態でエッチング等の
フォトリソグラフィ加工等の処理を行うのでＳｉ半導体
基板10の取り扱いに細心の注意を要するため、作業性の
大変悪いものであった。また、機械的強度の小さい状態
でＳｉ半導体基板10をハンドリングするため、薄肉化さ
れたＳｉ半導体基板10がこのような処理過程で破損する
という問題が多く発生し、歩留まりが悪くなり、製作コ
ストも高いものであった。
【０００９】また、高抵抗のＳｉ半導体基板10を用いる
場合には、図３の（ｄ）の状態で質量部１と固定部３
ａ，３ｂの対向面に拡散処理又は金属蒸着処理を行うの
で、ベース基板９に耐熱性の低いガラス基板を用いた場
合には、これらの処理に伴う高温加熱処理によりガラス
基板が溶融してしまうため、ベース基板９としてガラス
基板を使用することができないという問題があった。
場合には、図３の（ｄ）の状態で質量部１と固定部３
ａ，３ｂの対向面に拡散処理又は金属蒸着処理を行うの
で、ベース基板９に耐熱性の低いガラス基板を用いた場
合には、これらの処理に伴う高温加熱処理によりガラス
基板が溶融してしまうため、ベース基板９としてガラス
基板を使用することができないという問題があった。
【００１０】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、高抵抗のＳｉ半導体
基板を用いた場合にもベース基板として支障なくガラス
を使用でき、また、取り扱いが容易で作業性の良い、か
つ、歩留まりが良く低コストの半導体式加速度センサの
製造方法を提供することにある。
なされたものであり、その目的は、高抵抗のＳｉ半導体
基板を用いた場合にもベース基板として支障なくガラス
を使用でき、また、取り扱いが容易で作業性の良い、か
つ、歩留まりが良く低コストの半導体式加速度センサの
製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために次のように構成されている。すなわち、本発
明は、Ｓｉ半導体基板を用いて、質量部と、この質量部
の隣の固定部と、質量部に対して間隔を介して配置され
る梁支持部と、質量部を梁支持部に連結する梁とが形成
され、基板に平行な方向の加速度による質量部の変位を
質量部側と固定部側との容量変化によって検出する半導
体式加速度センサの製造方法において、Ｓｉ半導体基板
面に後で質量部と固定部と梁支持部と梁になる部位の周
りに沿って凹部を形成しておき、このＳｉ半導体基板を
前記凹部形成面側の固定部と梁支持部になる面を接合面
としてベース基板の面に接合一体化し、然る後に、Ｓｉ
半導体基板を表面側から凹部の底部に達するまで薄肉化
加工して固定部と質量部を分離し、ベース基板を固定台
としてその上面に質量部と固定部と梁支持部と梁とを形
成することを特徴として構成されている。
するために次のように構成されている。すなわち、本発
明は、Ｓｉ半導体基板を用いて、質量部と、この質量部
の隣の固定部と、質量部に対して間隔を介して配置され
る梁支持部と、質量部を梁支持部に連結する梁とが形成
され、基板に平行な方向の加速度による質量部の変位を
質量部側と固定部側との容量変化によって検出する半導
体式加速度センサの製造方法において、Ｓｉ半導体基板
面に後で質量部と固定部と梁支持部と梁になる部位の周
りに沿って凹部を形成しておき、このＳｉ半導体基板を
前記凹部形成面側の固定部と梁支持部になる面を接合面
としてベース基板の面に接合一体化し、然る後に、Ｓｉ
半導体基板を表面側から凹部の底部に達するまで薄肉化
加工して固定部と質量部を分離し、ベース基板を固定台
としてその上面に質量部と固定部と梁支持部と梁とを形
成することを特徴として構成されている。
【００１２】
【作用】Ｓｉ半導体基板面上に、後で質量部と固定部と
梁支持部と梁になる部分を形造るように凹部を形成し、
この状態で凹部形成面とベース基板を重ね合わせて、凹
部形成面側の固定部と梁支持部になる部分を接合面と
し、Ｓｉ半導体基板とベース基板とを接合一体化する。
その後、Ｓｉ半導体基板の表面側から、凹部の底部に達
するまで薄肉化加工を行い、固定部と質量部とを分離
し、梁と梁支持部を形造り、半導体式加速度センサが作
製される。ここに凹部は、加速度センサ内部の各構成部
分である質量部と固定部と梁支持部と梁を区画し、その
輪郭を形成するものであり、後工程に進む前にこれら各
構成部分の適否を確認することができ、また、Ｓｉ半導
体基板の薄肉化加工後には、質量部が変位する空間とな
り、固定部と質量部の間に静電容量を形成する空間とな
る。
梁支持部と梁になる部分を形造るように凹部を形成し、
この状態で凹部形成面とベース基板を重ね合わせて、凹
部形成面側の固定部と梁支持部になる部分を接合面と
し、Ｓｉ半導体基板とベース基板とを接合一体化する。
その後、Ｓｉ半導体基板の表面側から、凹部の底部に達
するまで薄肉化加工を行い、固定部と質量部とを分離
し、梁と梁支持部を形造り、半導体式加速度センサが作
製される。ここに凹部は、加速度センサ内部の各構成部
分である質量部と固定部と梁支持部と梁を区画し、その
輪郭を形成するものであり、後工程に進む前にこれら各
構成部分の適否を確認することができ、また、Ｓｉ半導
体基板の薄肉化加工後には、質量部が変位する空間とな
り、固定部と質量部の間に静電容量を形成する空間とな
る。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には、本発明に係る半導体式加速度センサの
製造方法の第１の実施例が示されている。本実施例で作
製する半導体式加速度センサは図４に示すものと同じ構
成のものである。図１において、左側列には図４のＡ−
Ａ′断面部分が表されており、右側列には図４のＢ−
Ｂ′断面部分が表されている。同図において、Ｓｉ半導
体基板10は低抵抗のものを用いている。Ｓｉ半導体基板
10の裏面には、後工程で質量部１と固定部３ａ，３ｂと
梁２と梁支持部５が形成される部位の周囲に沿って、エ
ッチング等により凹部12を同図の（ａ）のように形成す
る。一方、ベース基板９としてのガラス基板上の導体パ
ターン６ａ，６ｂ，６ｃ形成部分に、まず、ＰＥＣＶＤ
製法等により酸化シリコン等の絶縁層８を形成する。こ
の絶縁層８はＳｉ半導体基板10とガラス基板との間隔を
十分にもたせて質量部１と梁２とを移動し易くするため
のものである。この絶縁層８の上面に、まず、クロム層
（図示せず）を、次に金層（図示せず）を蒸着等により
形成することにより、これらクロム層と金層の２層から
なる導体パターン６ａ，６ｂ，６ｃが形成される。
する。図１には、本発明に係る半導体式加速度センサの
製造方法の第１の実施例が示されている。本実施例で作
製する半導体式加速度センサは図４に示すものと同じ構
成のものである。図１において、左側列には図４のＡ−
Ａ′断面部分が表されており、右側列には図４のＢ−
Ｂ′断面部分が表されている。同図において、Ｓｉ半導
体基板10は低抵抗のものを用いている。Ｓｉ半導体基板
10の裏面には、後工程で質量部１と固定部３ａ，３ｂと
梁２と梁支持部５が形成される部位の周囲に沿って、エ
ッチング等により凹部12を同図の（ａ）のように形成す
る。一方、ベース基板９としてのガラス基板上の導体パ
ターン６ａ，６ｂ，６ｃ形成部分に、まず、ＰＥＣＶＤ
製法等により酸化シリコン等の絶縁層８を形成する。こ
の絶縁層８はＳｉ半導体基板10とガラス基板との間隔を
十分にもたせて質量部１と梁２とを移動し易くするため
のものである。この絶縁層８の上面に、まず、クロム層
（図示せず）を、次に金層（図示せず）を蒸着等により
形成することにより、これらクロム層と金層の２層から
なる導体パターン６ａ，６ｂ，６ｃが形成される。
【００１４】次に、同図の（ｂ）に示すようにＳｉ半導
体基板10の凹部12形成面とガラス基板の導体パターン６
ａ，６ｂ，６ｃ形成面とを重ね合わせ、基板10側の固定
部３ａ，３ｂと梁支持部５になる面を接合面として、こ
の接合面をガラス基板の導体パターン６ａ，６ｂ，６ｃ
面の所定位置に配置して、この状態で約400 ℃の高温炉
に入れて加熱処理を行い、ＳｉとＡｕ（金）を共晶合金
化し、Ｓｉ半導体基板10とガラス基板とを共晶接合によ
り一体化する。
体基板10の凹部12形成面とガラス基板の導体パターン６
ａ，６ｂ，６ｃ形成面とを重ね合わせ、基板10側の固定
部３ａ，３ｂと梁支持部５になる面を接合面として、こ
の接合面をガラス基板の導体パターン６ａ，６ｂ，６ｃ
面の所定位置に配置して、この状態で約400 ℃の高温炉
に入れて加熱処理を行い、ＳｉとＡｕ（金）を共晶合金
化し、Ｓｉ半導体基板10とガラス基板とを共晶接合によ
り一体化する。
【００１５】次に、Ｓｉ半導体基板１０の表面側から凹
部１２の底部１３に達するまでエッチング等の薄肉化加
工処理を行い、同図の（ｃ）のように質量部１と固定部
３ａ，３ｂとを分離し、梁２と梁支持部５とを形造る。
質量部１と固定部３ａ，３ｂとは、低抵抗のＳｉ半導体
基板１０で形成されているので質量部１は可動電極とし
て、固定部３ａ，３ｂは固定電極としての機能をもち、
導体パターン６ａ，６ｂ，６ｃの端末部分７ａ，７ｂ，
７ｃ部分にリード線（図示せず）が接続されて加速度セ
ンサが作製される。
部１２の底部１３に達するまでエッチング等の薄肉化加
工処理を行い、同図の（ｃ）のように質量部１と固定部
３ａ，３ｂとを分離し、梁２と梁支持部５とを形造る。
質量部１と固定部３ａ，３ｂとは、低抵抗のＳｉ半導体
基板１０で形成されているので質量部１は可動電極とし
て、固定部３ａ，３ｂは固定電極としての機能をもち、
導体パターン６ａ，６ｂ，６ｃの端末部分７ａ，７ｂ，
７ｃ部分にリード線（図示せず）が接続されて加速度セ
ンサが作製される。
【００１６】この実施例によれば、Ｓｉ半導体基板１０
の薄肉加工処理を図１の（ｃ）に示すように最後の工程
で行うので、同図の（ａ）のようにエッチング処理等で
後の質量部１、固定部３ａ，３ｂ、梁２、梁支持部５と
なる部の周囲に沿って凹部１２を形成し、同図の（ｂ）
のようにガラス基板とＳｉ半導体基板１０とを共晶接合
により一体化する処理工程では、Ｓｉ半導体基板１０は
肉厚で機械的強度の大きい状態で取り扱われるため、非
常に取り扱い易くなり、作業性が向上し、従来のような
Ｓｉ半導体基板１０の破損が防止できる。したがって、
歩留まりも良くなり、製作コストも低減する。
の薄肉加工処理を図１の（ｃ）に示すように最後の工程
で行うので、同図の（ａ）のようにエッチング処理等で
後の質量部１、固定部３ａ，３ｂ、梁２、梁支持部５と
なる部の周囲に沿って凹部１２を形成し、同図の（ｂ）
のようにガラス基板とＳｉ半導体基板１０とを共晶接合
により一体化する処理工程では、Ｓｉ半導体基板１０は
肉厚で機械的強度の大きい状態で取り扱われるため、非
常に取り扱い易くなり、作業性が向上し、従来のような
Ｓｉ半導体基板１０の破損が防止できる。したがって、
歩留まりも良くなり、製作コストも低減する。
【００１７】図２には、本発明に係る半導体式加速度セ
ンサの第２の実施例が示されている。この実施例では、
Ｓｉ半導体基板10として高抵抗のものを使用している。
まず、Ｓｉ半導体基板10の裏面に凹部12を、ベース基板
９としてのガラス基板に絶縁層８と導体パターン６ａ，
６ｂ，６ｃを前記第１の実施例で示した図１の（ａ）と
同様に形成する。次に、質量部１と固定部３ａ，３ｂを
電極として機能させるために、図２の（ｂ）のように、
Ｓｉ半導体基板10の凹部12の形成面全面にＰ（リン）や
Ｂ（ホウ素）を拡散して低抵抗層14を形成するか、若し
くは凹部12の形成面全面に銅や金等の金属を蒸着させて
金属層15を形成し、この低抵抗層14又は金属層15を電極
層とする。その後、これら低抵抗層14又は金属層15形成
面側の固定部３ａ，３ｂと梁支持部５となる部分を接合
面とし、同図の（ｃ）のようにＳｉ半導体基板10とガラ
ス基板とを重ね合わせて接合一体化しており、それ以外
の構成は前記実施例同様である。
ンサの第２の実施例が示されている。この実施例では、
Ｓｉ半導体基板10として高抵抗のものを使用している。
まず、Ｓｉ半導体基板10の裏面に凹部12を、ベース基板
９としてのガラス基板に絶縁層８と導体パターン６ａ，
６ｂ，６ｃを前記第１の実施例で示した図１の（ａ）と
同様に形成する。次に、質量部１と固定部３ａ，３ｂを
電極として機能させるために、図２の（ｂ）のように、
Ｓｉ半導体基板10の凹部12の形成面全面にＰ（リン）や
Ｂ（ホウ素）を拡散して低抵抗層14を形成するか、若し
くは凹部12の形成面全面に銅や金等の金属を蒸着させて
金属層15を形成し、この低抵抗層14又は金属層15を電極
層とする。その後、これら低抵抗層14又は金属層15形成
面側の固定部３ａ，３ｂと梁支持部５となる部分を接合
面とし、同図の（ｃ）のようにＳｉ半導体基板10とガラ
ス基板とを重ね合わせて接合一体化しており、それ以外
の構成は前記実施例同様である。
【００１８】この実施例によれば、半導体式加速度セン
サが高抵抗のＳｉ半導体基板10を利用して作製できるた
め、この高抵抗のＳｉ半導体基板10上に、低抵抗のＳｉ
半導体基板10上では形成不可能であった信号処理回路等
を形成できることとなる。また、質量部１と固定部３
ａ，３ｂを電極として機能させるための拡散処理や金属
蒸着処理が、Ｓｉ半導体基板10とガラス基板とを接合一
体化する前に行われるので、Ｓｉ半導体基板10だけが拡
散処理や金属蒸着処理による高温加熱を受けることとな
る。したがって、ベース基板９は高温加熱処理を受けな
いので、従来のように、ベース基板９として通常のガラ
ス基板を支障なく使用できる。さらに、エッチング加工
や接合加工がＳｉ半導体基板10が肉厚で機械的強度の大
きい状態で行われるので、これらの加工処理においてＳ
ｉ半導体基板10が取り扱い易くなり、作業性が向上する
等、前記第１の実施例同様の効果を奏する。
サが高抵抗のＳｉ半導体基板10を利用して作製できるた
め、この高抵抗のＳｉ半導体基板10上に、低抵抗のＳｉ
半導体基板10上では形成不可能であった信号処理回路等
を形成できることとなる。また、質量部１と固定部３
ａ，３ｂを電極として機能させるための拡散処理や金属
蒸着処理が、Ｓｉ半導体基板10とガラス基板とを接合一
体化する前に行われるので、Ｓｉ半導体基板10だけが拡
散処理や金属蒸着処理による高温加熱を受けることとな
る。したがって、ベース基板９は高温加熱処理を受けな
いので、従来のように、ベース基板９として通常のガラ
ス基板を支障なく使用できる。さらに、エッチング加工
や接合加工がＳｉ半導体基板10が肉厚で機械的強度の大
きい状態で行われるので、これらの加工処理においてＳ
ｉ半導体基板10が取り扱い易くなり、作業性が向上する
等、前記第１の実施例同様の効果を奏する。
【００１９】なお、本発明は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では、ガラス基板とＳｉ半導体基板10との接合を
共晶接合にて行ったが、陽極接合等他の接合方法にて行
ってもよい。
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例では、ガラス基板とＳｉ半導体基板10との接合を
共晶接合にて行ったが、陽極接合等他の接合方法にて行
ってもよい。
【００２０】また、上記第２の実施例では、低抵抗層14
又は金属層15をＳｉ半導体基板10の片面全部に形成した
が、質量部１と固定部３ａ，３ｂの各対向面だけに形成
するようにしてもよい。
又は金属層15をＳｉ半導体基板10の片面全部に形成した
が、質量部１と固定部３ａ，３ｂの各対向面だけに形成
するようにしてもよい。
【００２１】
【発明の効果】本発明は、Ｓｉ半導体基板の薄肉化加工
を行う前に、Ｓｉ半導体基板面のエッチング等による凹
部形成や、Ｓｉ半導体基板とベース基板との接合を行う
ので、Ｓｉ半導体基板が肉厚で機械的強度の大きい状態
で、これら凹部形成処理や接合処理が施される。したが
って、これら処理において、Ｓｉ半導体基板が取り扱い
易くなり、作業性が向上する。また、Ｓｉ半導体基板の
破損を防止できるため、歩留まりも良くなり、作製コス
トも低減する。また、Ｓｉ半導体基板とベース基板との
接合前に、Ｓｉ半導体基板に加速度センサ内部の各構成
部分である質量部と固定部と梁支持部と梁を区画する凹
部を形成するので、加速度センサ内部の各構成部分の輪
郭が明確になり、後工程に進む前にこれら各構成部分の
適否を確認することができ、加速度センサ製造の歩留ま
りを向上させることができる。
を行う前に、Ｓｉ半導体基板面のエッチング等による凹
部形成や、Ｓｉ半導体基板とベース基板との接合を行う
ので、Ｓｉ半導体基板が肉厚で機械的強度の大きい状態
で、これら凹部形成処理や接合処理が施される。したが
って、これら処理において、Ｓｉ半導体基板が取り扱い
易くなり、作業性が向上する。また、Ｓｉ半導体基板の
破損を防止できるため、歩留まりも良くなり、作製コス
トも低減する。また、Ｓｉ半導体基板とベース基板との
接合前に、Ｓｉ半導体基板に加速度センサ内部の各構成
部分である質量部と固定部と梁支持部と梁を区画する凹
部を形成するので、加速度センサ内部の各構成部分の輪
郭が明確になり、後工程に進む前にこれら各構成部分の
適否を確認することができ、加速度センサ製造の歩留ま
りを向上させることができる。
【００２２】さらに、Ｓｉ半導体基板とベース基板との
接合前にＳｉ半導体基板面に各種の高温処理が可能であ
るので、Ｓｉ半導体基板に高抵抗のものを用いて、この
質量部と固定部となる部分を電極として機能させるため
の拡散処理や蒸着処理等の高温加熱処理を行うことがで
きる。このように、高抵抗のＳｉ半導体基板を用いた場
合には、低抵抗のＳｉ半導体基板面には形成不可能であ
った信号処理回路等を高抵抗のＳｉ半導体基板面に形成
できることとなる。さらに、これらの拡散処理や蒸着処
理での高温加熱処理をベース基板が受けることがない。
したがって、ベース基板に通常のガラス基板を支障なく
使用することができる。また、このように、高抵抗のＳ
ｉ半導体基板を用いる場合も、低抵抗のＳｉ半導体基板
を用いたときと同様に、Ｓｉ半導体基板が肉厚の状態で
凹部形成や接合処理が施されるので、Ｓｉ半導体基板が
取り扱い易くなり、作業性が良く、歩留まりの良いもの
となる。
接合前にＳｉ半導体基板面に各種の高温処理が可能であ
るので、Ｓｉ半導体基板に高抵抗のものを用いて、この
質量部と固定部となる部分を電極として機能させるため
の拡散処理や蒸着処理等の高温加熱処理を行うことがで
きる。このように、高抵抗のＳｉ半導体基板を用いた場
合には、低抵抗のＳｉ半導体基板面には形成不可能であ
った信号処理回路等を高抵抗のＳｉ半導体基板面に形成
できることとなる。さらに、これらの拡散処理や蒸着処
理での高温加熱処理をベース基板が受けることがない。
したがって、ベース基板に通常のガラス基板を支障なく
使用することができる。また、このように、高抵抗のＳ
ｉ半導体基板を用いる場合も、低抵抗のＳｉ半導体基板
を用いたときと同様に、Ｓｉ半導体基板が肉厚の状態で
凹部形成や接合処理が施されるので、Ｓｉ半導体基板が
取り扱い易くなり、作業性が良く、歩留まりの良いもの
となる。
【図１】本発明に係る半導体式加速度センサの製造方法
の第１の実施例を示す製造工程図である。
の第１の実施例を示す製造工程図である。
【図２】本発明に係る半導体式加速度センサの製造方法
の第２の実施例を示す製造工程図である。
の第２の実施例を示す製造工程図である。
【図３】半導体式加速度センサの従来の製造方法を示す
説明図である。
説明図である。
【図４】半導体式加速度センサの構成図である。
１ 質量部 ２ 梁 ３ａ，３ｂ 固定部 ５ 梁支持部 ９ ベース基板 10 Ｓｉ半導体基板 12 凹部 13 凹部の底部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01P 15/125 H01L 29/84
Claims (1)
- 【請求項１】 Ｓｉ半導体基板を用いて、質量部と、こ
の質量部の隣の固定部と、質量部に対して間隔を介して
配置される梁支持部と、質量部を梁支持部に連結する梁
とが形成され、基板に平行な方向の加速度による質量部
の変位を質量部側と固定部側との容量変化によって検出
する半導体式加速度センサの製造方法において、Ｓｉ半
導体基板面に後で質量部と固定部と梁支持部と梁になる
部位の周りに沿って凹部を形成しておき、このＳｉ半導
体基板を前記凹部形成面側の固定部と梁支持部になる面
を接合面としてベース基板の面に接合一体化し、然る後
に、Ｓｉ半導体基板を表面側から凹部の底部に達するま
で薄肉化加工して固定部と質量部を分離し、ベース基板
を固定台としてその上面に質量部と固定部と梁支持部と
梁とを形成する半導体式加速度センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08408293A JP3152005B2 (ja) | 1993-03-17 | 1993-03-17 | 半導体式加速度センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08408293A JP3152005B2 (ja) | 1993-03-17 | 1993-03-17 | 半導体式加速度センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06273441A JPH06273441A (ja) | 1994-09-30 |
| JP3152005B2 true JP3152005B2 (ja) | 2001-04-03 |
Family
ID=13820574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08408293A Expired - Fee Related JP3152005B2 (ja) | 1993-03-17 | 1993-03-17 | 半導体式加速度センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152005B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563184B1 (en) * | 2000-08-01 | 2003-05-13 | Hrl Laboratories, Llc | Single crystal tunneling sensor or switch with silicon beam structure and a method of making same |
| US6630367B1 (en) * | 2000-08-01 | 2003-10-07 | Hrl Laboratories, Llc | Single crystal dual wafer, tunneling sensor and a method of making same |
| US6674141B1 (en) * | 2000-08-01 | 2004-01-06 | Hrl Laboratories, Llc | Single crystal, tunneling and capacitive, three-axes sensor using eutectic bonding and a method of making same |
| US6555404B1 (en) * | 2000-08-01 | 2003-04-29 | Hrl Laboratories, Llc | Method of manufacturing a dual wafer tunneling gyroscope |
| US6580138B1 (en) * | 2000-08-01 | 2003-06-17 | Hrl Laboratories, Llc | Single crystal, dual wafer, tunneling sensor or switch with silicon on insulator substrate and a method of making same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4951510A (en) | 1988-07-14 | 1990-08-28 | University Of Hawaii | Multidimensional force sensor |
-
1993
- 1993-03-17 JP JP08408293A patent/JP3152005B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4951510A (en) | 1988-07-14 | 1990-08-28 | University Of Hawaii | Multidimensional force sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06273441A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06267382A (ja) | 圧力スイッチ及びその製造方法 | |
| JP4204206B2 (ja) | 半導体装置 | |
| JP3152005B2 (ja) | 半導体式加速度センサの製造方法 | |
| JP3936736B2 (ja) | 固定電極及び可動電極を有するマイクロ部品が形成されている半導体装置 | |
| GB2304903A (en) | An electromechanical sensor device and a method of manufacturing it | |
| CN114877917A (zh) | 基于晶圆级封装的薄膜型传感器及其制造方法 | |
| JP2001201418A (ja) | 静電容量型半導体圧力センサ及びその製造方法 | |
| JP3405102B2 (ja) | 半田バンプ接続素子の製造方法 | |
| JP3938205B1 (ja) | センサエレメント | |
| JP2519393B2 (ja) | 半導体力学量センサの製造方法 | |
| JP2000180282A (ja) | 半導体圧力センサ | |
| JPH06289049A (ja) | 加速度センサ | |
| JP3991419B2 (ja) | 微小装置の製造方法 | |
| JP4019578B2 (ja) | 静電容量式圧力センサの製造方法 | |
| JPH0735768A (ja) | 静電容量型センサ及びその製造方法 | |
| JP3246023B2 (ja) | 加速度センサの製造方法 | |
| JP3938203B1 (ja) | センサエレメントおよびウェハレベルパッケージ構造体 | |
| JPH1168120A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH11132706A (ja) | 歪み検出素子及びその製造方法 | |
| JPH0456239A (ja) | 半導体装置 | |
| JPS639662B2 (ja) | ||
| JPH08285884A (ja) | 半導体容量式加速度センサ | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JPH01286333A (ja) | 半導体装置 | |
| JPH0476960A (ja) | 圧力検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |