JP2814079B2 - 半導体集積回路とその製造方法 - Google Patents
半導体集積回路とその製造方法Info
- Publication number
- JP2814079B2 JP2814079B2 JP62073939A JP7393987A JP2814079B2 JP 2814079 B2 JP2814079 B2 JP 2814079B2 JP 62073939 A JP62073939 A JP 62073939A JP 7393987 A JP7393987 A JP 7393987A JP 2814079 B2 JP2814079 B2 JP 2814079B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- boundary
- impurity concentration
- conductivity type
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0135—Manufacturing their gate conductors
- H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0163—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including enhancement-mode IGFETs and depletion-mode IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
-
- H10P76/40—
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
発明の背景
この発明はCMOS素子および高電圧電子素子を含む半導
体集積回路を製造するための方法に関するものである。 １つのシリコンチップ上に効率的にかつ信頼性をもっ
て動作する信号処理論理および高電圧構成要素を集積さ
せる必要性が今日増大の傾向にある。特に、このような
構造において、電界の最も強い接合部が印加される電圧
に耐えることが要求され、これによってこれらの接合部
のアバランシェ降伏を防止することが可能となる。 絶縁駆動トランジスタと垂直パワートランジスタを有
する型のバイポーラ集積回路の場合、耐電圧能力の問題
は、保護すべき接合部を越えて厚い酸化物上に適切な領
域の金属被覆を延長することによって得られるプレーナ
フィールドプレートを用いることによって解決が図られ
てきた。この解決方法の一例が第４図に示され、ここで
は、絶縁NPN駆動トランジタ１および垂直NPNパワートラ
ンジスタ２を収容するシルコンウエハの断面図が示され
ている。より詳しく言うと、図から明らかなように、こ
の構造は、パワートランジスタ２のコレクタとして接続
されたN+型のサブストレート５と、N-型のエピタキシャ
ル層６と、トランジスタ２のベースを構成し層６ととも
に接合部21を形成するP+型の領域７と、領域７内に設け
られたN+型のエミッタ領域８とを備える。層６におい
て、Ｐ型の埋設層９がさらに形成され、この層はP+型の
絶縁部10によって回路の上部表面まで延びトランジスタ
１を他の領域から分離している。特に、絶縁部９および
10の内部において、N-型のコレクタ領域11が形成され、
その領域内にＰ型ベース領域12およびN+型のコレクタお
よびエミッタ領域13および14が形成される。この構造
は、素子の上部主要表面上に選択的に延びる酸化層15
と、駆動トランジスタ１のコレクタ16、エミッタ17およ
びベース18の金属層と、パワートランジスタ２のエミッ
タ19およびベース20の金属層とを形成することによって
製造が完了する。この構造では、ブレークダウンの危険
に最もさらされやすくそれゆえ保護すべきである接合部
はパワー素子２の層６および７の間のベース／コレクタ
接合部21と、絶縁領域用の領域10および６の間の絶縁／
コレクタ接合部22とによって構成される。したがって、
素子の表面には、接合部22および21に対してフィールド
プレート23および20がそれぞれ設けられ、一方、絶縁部
10およびベース７の間の短絡金属被覆または金属層24が
フィールドプレートを構成する。 この種の解決方法は同一のフィールドプレートの終端
近くのシリコンの表面に誘導される高い電界のために限
られた効果しか得られないことが知られている（たとえ
ば、エフ・コンティ（F.Conti）およびエム・コンティ
（M.Conti）の「フィールドプレートを備えたシリコン
プレーナダイオードにおける表面のブレークダウン（Su
rface breakdown in silicon planar diodes equipped
with field plate）」、ソリッド・ステート・エレクト
ロニクス、1972、第５巻、ページ93−105）。 フィールドプレートを用いた解決方法はMOS技術で製
造された集積回路の場合においても用いられている。パ
ワーDMOSトランジスタ41を有するCMOS駆動素子40を集積
する周知の解決方法が第２図に例示されている。この図
では、DMOS41のドレインＤとして接続されたN+型の層30
とN-型エピタキシャル層31が示されている。層31の内部
には、Ｐ型の埋設層32が設けられ、この層はP+型絶縁領
域32′に接続され、領域32′はN-型エピタキシャルポケ
ット33を囲んでCMOS40のＰチャネルMOSトランジスタの
本体を構成する。ポケット33の内部には、CMOSのＰチャ
ネルトランジスタのドレイン領域34およびソース領域35
が設けられ、本体とソースの間の短絡としでN+型領域36
が設けられ、P-型Ｐウェル領域37が設けられてCMOS40の
Ｎチャネルトランジスタの本体が構成される。領域37の
内部にはしたがって、N+型のドレイン38とソース39の領
域が形成される。次に、パワーDMOS41はＰ型本体領域55
を備え、この領域55にはN+型ソース領域56が設けられ
る。素子の外部表面では、絶縁酸化層の部分46が示さ
れ、さらに、左側の絶縁領域32′に接続されポリシリコ
ンバイプレーナ電極45上に設けられてトリプレーナフィ
ールドプレートを構成する金属被覆49が示され、また、
CMOSのＰチャネルトランジスタのドレイン50とソース51
の金属被覆およびCMOSのＮチャネルトランジスタのドレ
イン52とソース53の金属被覆が設けられる。第２図はさ
らに、CMOSのＰおよびＮチャネルトランジスタのゲート
電極47および48を示し、またパワートランジスタ41に関
し、絶縁領域32′の方向に延びプレーナフィールドプレ
ートを構成するソース金属被覆58、バイプレーナポリシ
リコン電極45′上に設けられてトリプレーナフィールド
プレートを構成するソース金属被覆59、およびゲート電
極57が示されている。この場合、保護すべき接合部はパ
ワー素子の層55および31の間の本体／ドレイン接合部60
と領域32′および31の間の絶縁／ドレイン接合部61とで
示されている。この場合、フィールドプレートはポリシ
リコンの２つのレベルおよび金属被覆の１つのレベルが
存在するためトリプレーナである。 この周知の方法は先行の方法に対してより大きな効果
を与えるが、フィールドプレートの異なったレベル間の
移行部においてなお表面電界を大きく増加させ、回路の
特性を劣化させる危険性を有している。 表面電界を減少させより均一にするため、境界構造の
解決方法が提案されている（ビクター・エイ・ケイ・テ
ンプル（Viktor A.K.Temple）の「接合部終端延長法（J
TE）、PN接合においてアバランシェ降伏電圧を増加させ
表面電界を制御する新しい技術（Junction Termination
Extension（JTE）,a new technique for increasing a
valanche breakdown voltate and controlling surface
electric fields in p−n junctions）」、インターナ
ショナル・エレクトロン・ディバイシーズ・ミーティン
グ、1977、ニューヨーク、ページ423−426;ビー・ジェ
イ・バリガー（B.J.Baliga）の「高電圧素子終端技術、
比較考察（High−voltage device termination techniq
ue.A comparative review）」、IEE Proc.Vol.129、Pt
l.No.5、10/1982;シカユキ・オチ他の「プレーナパワー
MOSFETにおけるブレークダウンメカニズムのコンピュー
タ分析（Computer Analysis of Breakdown Mechaism in
planar power MOSFET）」、IEEE Trans.エレクトロン
ディバイシーズ、ED−27巻、No.2、2/1980を参照）。こ
れらの提案の１つが第３図に示されている。ここでは、
この方法を用いて垂直ＮチャネルDMOSトランジスタを集
積するシリコンウエハの断面図が示されている。図から
明らかなように、N+型サブストレート65と本体領域67を
有するN-型エピタキシャル層66とを備えた構造におい
て、Ｐ型導電性を有する参照番号68で示す構造が設けら
れる。この構造68は、本体67を形成する第１の部分68′
と、同様にＰ型導電性を有するがドーピング不純物の表
面濃度がより低い２つの領域68″および68とを備え
る。実際には、領域68′、68″および68はDMOS素子の
内部方向に向かって厚みを減少させて延びている。この
解決方法は特に効果的であり、効率的で信頼性の高い高
電圧素子を可能とする。この技術に従ってCMOSとDMOS素
子を同一のチップに得るための工程が第6a−6d図に示さ
れる。第6a図に示すこの先行技術の方法に従った最初の
構造は図示していないN+サブストレート上に成長しＰ型
埋設層71を収容するN-導電型のダブルエピタキシャル層
70を備える。特に、この先行技術によると、最初のステ
ップではＰウェルを設けるためにのみボロン注入を行な
う。この目的で、Ｐウェルが形成される予定の素子の表
面上に１個の開口部または窓部を有するフォトレジスト
層110が設けられる。次いで、この方法によると（第6b
図に示すように）、ボロン原子が注入されCMOSの絶縁部
を形成する。その過程で後初めて、第6c図に示すよう
に、ボロン原子が所望の境界構造の第１の領域を形成す
るために注入される（矢印112によって図示的に示
す）。この目的で、素子の主要表面上には、薄い層113
および114に蓄積されるボロン原子の通過のための適切
な窓部を有する酸化層111が設けられる。 この先行技術によると、最後に、最も外部のリングま
たは境界領域115および116を設けるためボロンが注入さ
れる（矢印117）。このように、この先行技術による
と、DMOSおよびCMOS素子の境界延長構造の種々の部分が
種々の連続したステップで成長するので、多数の印刷食
刻ステップを行なう必要があり製造コストが高くなる。 発明の概要 それゆえ、この発明の目的は、パワー素子の耐電圧能
力と駆動素子の絶縁に関して効果的でかつ先行技術で必
要とされた写真食刻のステップの数を減らすことのでき
る、信号処理構成要素と高電圧構成要素を１つのシリコ
ンウエハ上に集積するための方法を提供することであ
る。 この発明の他の目的は、既に利用可能な機械を用いて
それ自体が既知で既に電子産業界において用いられてい
る個々のステップからなる集積方法を提供することであ
る。 この発明の少なくとも目的とすることは周知の素子よ
りも製造コストが低い方法を提供することである。 上記のおよび他の目的は特許請求の範囲に記載したCM
OS素子と高電圧電子素子を備えた半導体集積回路を製造
する方法によって達成される。 この発明の特徴および利点は図面を参照して行なう以
下の説明において非制限的な例としてのみ示されたこの
発明の方法の特定の実施例の説明より明らかとなるであ
ろう。 好ましい実施例の説明 この発明に従った方法の説明はこの方法の３つの連続
した段階を示す第１図を参照して行なう。特に、第1a図
は第6a図と同様の最初の構造を示し、したがってこの構
造には同じ参照番号がつけられている。図示のように、
最初の構造はN-導電型のダブルエピタキシャル層70を備
え、この層は図示されていないN+サブストレート上に成
長しＰ型埋設層71を収容する。エピタキシャル層70の上
には、酸化層72が設けられ、この層72の上には、CMOS素
子のＰウェルとCMOSおよびDMOS素子の境界延長領域とが
形成される予定の適切な遮断部を有するマスク用フォト
レジスト層73が設けられる。第１のステップでは、半導
体ウエハが矢印74で図面に図式的に示されるボロン注入
を受ける。この段階でのボロン注入によって、素子の表
面の被覆されていない領域上にボロン原子が蓄積され、
この結果、CMOSの絶縁部の境界または端縁構造の一部を
形成する予定の薄い層75、そのＰウェル領域を形成する
予定の薄い層76およびDMOSの境界領域の一部を形成する
予定の薄い層77が形成される。次に、マスク73が除去さ
れ、さらに写真食刻ステップを行なうことによって、絶
縁用ボロンを注入するための適切な窓部を有する酸化層
78が析出される。このボロン注入は第1b図において矢印
79によって図式的に示されている。この時点で、薄い層
75、76および77に注入された原子は既に拡散しており、
CMOS絶縁境界部領域75′、CMOSPウェル領域76′およびD
MOS境界部領域77′を形成する。この第２のボロン注入
の結果、酸化物78の窓部に形成され相互に接続されて上
から見るとリング状を形成する薄い層80および81がCMOS
素子を収容するエピタキシャルポケットを囲む絶縁領域
を構成する。次いで、さらにボロン注入が行なわれ、外
部の境界延長領域が形成される。このステップの間、シ
リコンウエハの上部表面は矢印82で示すボロン注入を受
入れるための適切な窓部を有する酸化層78′によって覆
われている。このステップによって、境界領域の外部の
部分を形成することになる薄い層83および84が形成さ
れ、一方、薄い層80および81に含まれた原子は既に拡散
しており、埋設層71に達し、より濃くドープされたP+型
領域80′および81を形成する。 図面から明らかなように、フォトレジスト層によって
マスクされ製造方法の最初の段階で先行技術に従って行
なわれるCMOSのＮチャネルトランジスタのＰウェルを形
成するためのこの発明によるボロン注入はまた、CMOS絶
縁領域の終端境界部の一部および高電圧DMOSの一部を形
成するためにも用いられる。 次に、CMOS素子およびDMOSの完成のための付加的な周
知の製造ステップが行なわれる。この結果、第５図に示
すような最終の構造が得られる。この最終構造において
第１図と同じ部分には同じ参照番号がつけられている。 特に、このようにして完成素子はN+型サブストレート
85と、N-型エピタキシャル層70と、P+型絶縁領域80′お
よび81′およびP-型領域75′および83′に接続されたＰ
型埋設層71とを備える。 領域75′および83′はP- 2およびP- 1導電型を有するも
のとして示されているが、これはこれらの領域が通常は
異なったドーピングレベルを有し、より詳しく言うと一
般的に外部の領域のドーピングの度合が少ないという事
実を指摘するためである。CMOSのＰチャネルトランジス
タの本体を構成するN-型エピタキシャル領域70′内にお
いて、それぞれＰチャネルトランジスタのドレインとソ
ースとなる領域85および86と、ソースと本体の間の短絡
として作用するN+型領域87と、Ｐウェル領域76′とが設
けられる。Ｎチャネルトランジスタのそれぞれドレイン
とソースとなるN+型領域88および89がこのようにして領
域76′に設けられる。 DMOS素子が図の右側に示され、この素子はＰ型本体領
域90と、N+型ソース領域92と、領域90と同様な特徴を有
し領域77′および84′によって形成される境界構造に接
続されたＰ型領域91とを含んでいる。さらに、外部の領
域84′は一般に領域77′よりも薄くドープされる。さら
にN+ソース領域92が領域91に収容される。素子の製造
は、表面酸化部93と、絶縁領域80′および81′に接続さ
れた金属被覆94と、ドレイン金属被覆95と、Ｐチャネル
トランジスタのソース金属被覆97と、CMOS素子のＮチャ
ネルトランジスタのドレイン金属被覆98とソース金属被
覆100とを形成することによって終了する。参照番号96
および99はＰチャネル素子およびＮチャネル素子のそれ
ぞれのゲート電極を示す。金属被覆101は絶縁領域81′
をDMOSのソースに接続し、一方、ゲート電極は102で示
される。 この発明に従った方法によって、このように垂直パワ
ー構成要素とともにCMOS素子を集積する構造が設けら
れ、これによって、降伏電圧に関して高い効率を達成す
ることを可能とするとともにその構造の製造に必要な写
真食刻ステップの数を少なくすることを可能とする方法
が与えられる。確かにこの発明に従った方法によって、
第１図と第６図との比較検討から明らかに導かれるよう
に、従来の方法に比較してより少ない数のステップを用
いることが可能となる。 本発明の発明者が行なった研究によると、この発明に
基づく境界構造の成長は素子の電気的特徴を劣化させ
ず、反対に高い効率と信頼性のある構造を提供すること
を可能とする。 事実、CMOS論理が挿入された回路の要件は、CMOSのＮ
チャネルトランジスタに対する正確なしきい値を得るた
めに、Ｐウェル領域の特徴を決定し、特に不純物の表面
濃度を決定する。特に、0.8から1.2の範囲にあるCMOSの
Ｎチャネルトランジスタのしきい値電圧を得ることを可
能とするような表面濃度を有するＰウェル不純物に関し
て、DMOS電力段が最大500Vの電圧に耐え得ることが明ら
かとなっている。 この事実は第７図に図示される。第７図は22.5オーム
/cmの抵抗率と50ミクロンの厚さを有してN-型のエピタ
キシャルシリコン層に形成された第５図DMOSの境界領域
の断面を示し、ここでは、内部の境界延長領域（領域9
1）が上記のようなドーピングレベルを有している。こ
の図は、DMOSが500Vの逆電圧で分極された場合におい
て、実線で電位パターンを示し破線で電界を示してい
る。この図において、Ａは最大の電界がある内部境界領
域のカーブ部分を示す。最大電界の値はP-ウェルの種々
のドーピングレベルによって計算される。特に、１×10
14cm-2の注入量では（これは850Åのゲート酸化物を有
するＮチャネルトランジスタの0.8Vのしきい値電圧と１
×1016cm-3の表面濃度に相当する）、2.2×105V/cmの電
界があり、1.4×1014cm-2の注入量では（これは1.4×10
16cm-3の表面濃度と1Vのしきい値電圧に相当する）、2.
3×105V/cmの電界があり、1.7×1014cm-2の注入量では
（これは1.8×116cm-3の表面濃度と1.2Vのしきい値電圧
とに相当する）、2.3×105V/cmの最大電界がある。図面
から明らかなように、表面電界は実際に一定したままで
あり、素子の種々の領域の最大電界は接合部のアバラン
シェ降伏が起こる臨界的電界値（2.4×105V/cm）よりも
常に低いままである。このように、CMOSのＮチャネルト
ランジスタのしきい値電圧に変動がある場合であっても
500Vの最大電圧を保証することが可能である。 本発明の発明者が行なった研究の結果、CMOSのＮチャ
ネルトランジスタのしきい値電圧が0.8Vよりも低い場
合、Ｐウェルボロン注入と同時に注入された１個のリン
グを有する簡略化された方法を利用することによって、
すなわち最も外側の領域84′を除去し他の写真食刻ステ
ップを省略することによって500Vの最大電圧を保証する
ことが可能となることが明らかにされている。 第８図と第９図はさらにそのような簡略化されたDMOS
の境界の断面を示し、これらの図では、Ｐウェルが６×
1013cm-2と８×1013cm-2の注入量によって注入されて形
成される場合の500Vで分極された境界構造と電位の分布
（実線で示す）および電界の分布（破線で示す）が示さ
れている。これらの注入量は６×1015cm-3と８×1015cm
-3の表面濃度および850Åのゲート酸化物を有するＮチ
ャネルMOSトランジスタに対する0.5Vおよび0.6Vのしき
い値電圧に対応する。 電界の最大値はこの場合においてもなお臨界電界値よ
りも低いことがわかる。 前記の説明より明らかなように、この発明は目的を十
分に達成している。実際に、Ｐウェル領域を形成するの
に必要なボロン注入が境界延長構造の領域を得るために
も用いられるという事実のために製造ステップの数が少
なくて済み高い効率を有するCMOS駆動素子とパワー素子
の集積を可能とする方法が実現されている。これをさら
に改良したものが前記のように第８図および第９図に示
す方法によって達成されている。 さらに、この発明による装置は同じドーピングレベル
でＰウェル領域と境界延長構造の一領域を有するので製
造ステップが少なくて済むため同じ型の従来の素子より
も製造費用が安いが、前述のように、同じ種類の周知の
素子に対する電気的作用は劣化しない。 このように構成された発明はこの発明の概念の範囲内
においてあらゆる修正および変形が可能である。特に、
前記の工程はパワー素子のためのDMOSの製造に関するも
のであったが、この方法はまたNPN垂直パワートランジ
スタの製造やＰサブストレート（CMD）を有するDMOSト
ランジスタにも適用することができる。 特に、この発明の概念の範囲内において、左側の絶縁
領域80′上の領域83′および75′によって形成される延
長構造は、図面の主面の上下に延びしたがって図示され
ていない横方向の絶縁領域に関して、および右側の絶縁
領域81′に関しても形成可能である。さらに、DMSO（本
体90）の左側のセルにもドレイン延長部を設けることが
でき、これによってり領域77′および84′と同様なしか
し対称的に配置された延長領域を得ることができる。こ
の場合、本体90によって形成されたものと同様な第３の
従来のセルがその間に配置され十分な電流を供給するこ
とが可能である。 最後に、CMOS素子の絶縁／ドレイン接合部の保護を必
要としない場合、領域75′および83′によって形成され
る境界延長領域をこの発明の概念の範囲内で省略でき
る。 さらに、すべての内容が技術的に均等な要素と置換可
能である。
体集積回路を製造するための方法に関するものである。 １つのシリコンチップ上に効率的にかつ信頼性をもっ
て動作する信号処理論理および高電圧構成要素を集積さ
せる必要性が今日増大の傾向にある。特に、このような
構造において、電界の最も強い接合部が印加される電圧
に耐えることが要求され、これによってこれらの接合部
のアバランシェ降伏を防止することが可能となる。 絶縁駆動トランジスタと垂直パワートランジスタを有
する型のバイポーラ集積回路の場合、耐電圧能力の問題
は、保護すべき接合部を越えて厚い酸化物上に適切な領
域の金属被覆を延長することによって得られるプレーナ
フィールドプレートを用いることによって解決が図られ
てきた。この解決方法の一例が第４図に示され、ここで
は、絶縁NPN駆動トランジタ１および垂直NPNパワートラ
ンジスタ２を収容するシルコンウエハの断面図が示され
ている。より詳しく言うと、図から明らかなように、こ
の構造は、パワートランジスタ２のコレクタとして接続
されたN+型のサブストレート５と、N-型のエピタキシャ
ル層６と、トランジスタ２のベースを構成し層６ととも
に接合部21を形成するP+型の領域７と、領域７内に設け
られたN+型のエミッタ領域８とを備える。層６におい
て、Ｐ型の埋設層９がさらに形成され、この層はP+型の
絶縁部10によって回路の上部表面まで延びトランジスタ
１を他の領域から分離している。特に、絶縁部９および
10の内部において、N-型のコレクタ領域11が形成され、
その領域内にＰ型ベース領域12およびN+型のコレクタお
よびエミッタ領域13および14が形成される。この構造
は、素子の上部主要表面上に選択的に延びる酸化層15
と、駆動トランジスタ１のコレクタ16、エミッタ17およ
びベース18の金属層と、パワートランジスタ２のエミッ
タ19およびベース20の金属層とを形成することによって
製造が完了する。この構造では、ブレークダウンの危険
に最もさらされやすくそれゆえ保護すべきである接合部
はパワー素子２の層６および７の間のベース／コレクタ
接合部21と、絶縁領域用の領域10および６の間の絶縁／
コレクタ接合部22とによって構成される。したがって、
素子の表面には、接合部22および21に対してフィールド
プレート23および20がそれぞれ設けられ、一方、絶縁部
10およびベース７の間の短絡金属被覆または金属層24が
フィールドプレートを構成する。 この種の解決方法は同一のフィールドプレートの終端
近くのシリコンの表面に誘導される高い電界のために限
られた効果しか得られないことが知られている（たとえ
ば、エフ・コンティ（F.Conti）およびエム・コンティ
（M.Conti）の「フィールドプレートを備えたシリコン
プレーナダイオードにおける表面のブレークダウン（Su
rface breakdown in silicon planar diodes equipped
with field plate）」、ソリッド・ステート・エレクト
ロニクス、1972、第５巻、ページ93−105）。 フィールドプレートを用いた解決方法はMOS技術で製
造された集積回路の場合においても用いられている。パ
ワーDMOSトランジスタ41を有するCMOS駆動素子40を集積
する周知の解決方法が第２図に例示されている。この図
では、DMOS41のドレインＤとして接続されたN+型の層30
とN-型エピタキシャル層31が示されている。層31の内部
には、Ｐ型の埋設層32が設けられ、この層はP+型絶縁領
域32′に接続され、領域32′はN-型エピタキシャルポケ
ット33を囲んでCMOS40のＰチャネルMOSトランジスタの
本体を構成する。ポケット33の内部には、CMOSのＰチャ
ネルトランジスタのドレイン領域34およびソース領域35
が設けられ、本体とソースの間の短絡としでN+型領域36
が設けられ、P-型Ｐウェル領域37が設けられてCMOS40の
Ｎチャネルトランジスタの本体が構成される。領域37の
内部にはしたがって、N+型のドレイン38とソース39の領
域が形成される。次に、パワーDMOS41はＰ型本体領域55
を備え、この領域55にはN+型ソース領域56が設けられ
る。素子の外部表面では、絶縁酸化層の部分46が示さ
れ、さらに、左側の絶縁領域32′に接続されポリシリコ
ンバイプレーナ電極45上に設けられてトリプレーナフィ
ールドプレートを構成する金属被覆49が示され、また、
CMOSのＰチャネルトランジスタのドレイン50とソース51
の金属被覆およびCMOSのＮチャネルトランジスタのドレ
イン52とソース53の金属被覆が設けられる。第２図はさ
らに、CMOSのＰおよびＮチャネルトランジスタのゲート
電極47および48を示し、またパワートランジスタ41に関
し、絶縁領域32′の方向に延びプレーナフィールドプレ
ートを構成するソース金属被覆58、バイプレーナポリシ
リコン電極45′上に設けられてトリプレーナフィールド
プレートを構成するソース金属被覆59、およびゲート電
極57が示されている。この場合、保護すべき接合部はパ
ワー素子の層55および31の間の本体／ドレイン接合部60
と領域32′および31の間の絶縁／ドレイン接合部61とで
示されている。この場合、フィールドプレートはポリシ
リコンの２つのレベルおよび金属被覆の１つのレベルが
存在するためトリプレーナである。 この周知の方法は先行の方法に対してより大きな効果
を与えるが、フィールドプレートの異なったレベル間の
移行部においてなお表面電界を大きく増加させ、回路の
特性を劣化させる危険性を有している。 表面電界を減少させより均一にするため、境界構造の
解決方法が提案されている（ビクター・エイ・ケイ・テ
ンプル（Viktor A.K.Temple）の「接合部終端延長法（J
TE）、PN接合においてアバランシェ降伏電圧を増加させ
表面電界を制御する新しい技術（Junction Termination
Extension（JTE）,a new technique for increasing a
valanche breakdown voltate and controlling surface
electric fields in p−n junctions）」、インターナ
ショナル・エレクトロン・ディバイシーズ・ミーティン
グ、1977、ニューヨーク、ページ423−426;ビー・ジェ
イ・バリガー（B.J.Baliga）の「高電圧素子終端技術、
比較考察（High−voltage device termination techniq
ue.A comparative review）」、IEE Proc.Vol.129、Pt
l.No.5、10/1982;シカユキ・オチ他の「プレーナパワー
MOSFETにおけるブレークダウンメカニズムのコンピュー
タ分析（Computer Analysis of Breakdown Mechaism in
planar power MOSFET）」、IEEE Trans.エレクトロン
ディバイシーズ、ED−27巻、No.2、2/1980を参照）。こ
れらの提案の１つが第３図に示されている。ここでは、
この方法を用いて垂直ＮチャネルDMOSトランジスタを集
積するシリコンウエハの断面図が示されている。図から
明らかなように、N+型サブストレート65と本体領域67を
有するN-型エピタキシャル層66とを備えた構造におい
て、Ｐ型導電性を有する参照番号68で示す構造が設けら
れる。この構造68は、本体67を形成する第１の部分68′
と、同様にＰ型導電性を有するがドーピング不純物の表
面濃度がより低い２つの領域68″および68とを備え
る。実際には、領域68′、68″および68はDMOS素子の
内部方向に向かって厚みを減少させて延びている。この
解決方法は特に効果的であり、効率的で信頼性の高い高
電圧素子を可能とする。この技術に従ってCMOSとDMOS素
子を同一のチップに得るための工程が第6a−6d図に示さ
れる。第6a図に示すこの先行技術の方法に従った最初の
構造は図示していないN+サブストレート上に成長しＰ型
埋設層71を収容するN-導電型のダブルエピタキシャル層
70を備える。特に、この先行技術によると、最初のステ
ップではＰウェルを設けるためにのみボロン注入を行な
う。この目的で、Ｐウェルが形成される予定の素子の表
面上に１個の開口部または窓部を有するフォトレジスト
層110が設けられる。次いで、この方法によると（第6b
図に示すように）、ボロン原子が注入されCMOSの絶縁部
を形成する。その過程で後初めて、第6c図に示すよう
に、ボロン原子が所望の境界構造の第１の領域を形成す
るために注入される（矢印112によって図示的に示
す）。この目的で、素子の主要表面上には、薄い層113
および114に蓄積されるボロン原子の通過のための適切
な窓部を有する酸化層111が設けられる。 この先行技術によると、最後に、最も外部のリングま
たは境界領域115および116を設けるためボロンが注入さ
れる（矢印117）。このように、この先行技術による
と、DMOSおよびCMOS素子の境界延長構造の種々の部分が
種々の連続したステップで成長するので、多数の印刷食
刻ステップを行なう必要があり製造コストが高くなる。 発明の概要 それゆえ、この発明の目的は、パワー素子の耐電圧能
力と駆動素子の絶縁に関して効果的でかつ先行技術で必
要とされた写真食刻のステップの数を減らすことのでき
る、信号処理構成要素と高電圧構成要素を１つのシリコ
ンウエハ上に集積するための方法を提供することであ
る。 この発明の他の目的は、既に利用可能な機械を用いて
それ自体が既知で既に電子産業界において用いられてい
る個々のステップからなる集積方法を提供することであ
る。 この発明の少なくとも目的とすることは周知の素子よ
りも製造コストが低い方法を提供することである。 上記のおよび他の目的は特許請求の範囲に記載したCM
OS素子と高電圧電子素子を備えた半導体集積回路を製造
する方法によって達成される。 この発明の特徴および利点は図面を参照して行なう以
下の説明において非制限的な例としてのみ示されたこの
発明の方法の特定の実施例の説明より明らかとなるであ
ろう。 好ましい実施例の説明 この発明に従った方法の説明はこの方法の３つの連続
した段階を示す第１図を参照して行なう。特に、第1a図
は第6a図と同様の最初の構造を示し、したがってこの構
造には同じ参照番号がつけられている。図示のように、
最初の構造はN-導電型のダブルエピタキシャル層70を備
え、この層は図示されていないN+サブストレート上に成
長しＰ型埋設層71を収容する。エピタキシャル層70の上
には、酸化層72が設けられ、この層72の上には、CMOS素
子のＰウェルとCMOSおよびDMOS素子の境界延長領域とが
形成される予定の適切な遮断部を有するマスク用フォト
レジスト層73が設けられる。第１のステップでは、半導
体ウエハが矢印74で図面に図式的に示されるボロン注入
を受ける。この段階でのボロン注入によって、素子の表
面の被覆されていない領域上にボロン原子が蓄積され、
この結果、CMOSの絶縁部の境界または端縁構造の一部を
形成する予定の薄い層75、そのＰウェル領域を形成する
予定の薄い層76およびDMOSの境界領域の一部を形成する
予定の薄い層77が形成される。次に、マスク73が除去さ
れ、さらに写真食刻ステップを行なうことによって、絶
縁用ボロンを注入するための適切な窓部を有する酸化層
78が析出される。このボロン注入は第1b図において矢印
79によって図式的に示されている。この時点で、薄い層
75、76および77に注入された原子は既に拡散しており、
CMOS絶縁境界部領域75′、CMOSPウェル領域76′およびD
MOS境界部領域77′を形成する。この第２のボロン注入
の結果、酸化物78の窓部に形成され相互に接続されて上
から見るとリング状を形成する薄い層80および81がCMOS
素子を収容するエピタキシャルポケットを囲む絶縁領域
を構成する。次いで、さらにボロン注入が行なわれ、外
部の境界延長領域が形成される。このステップの間、シ
リコンウエハの上部表面は矢印82で示すボロン注入を受
入れるための適切な窓部を有する酸化層78′によって覆
われている。このステップによって、境界領域の外部の
部分を形成することになる薄い層83および84が形成さ
れ、一方、薄い層80および81に含まれた原子は既に拡散
しており、埋設層71に達し、より濃くドープされたP+型
領域80′および81を形成する。 図面から明らかなように、フォトレジスト層によって
マスクされ製造方法の最初の段階で先行技術に従って行
なわれるCMOSのＮチャネルトランジスタのＰウェルを形
成するためのこの発明によるボロン注入はまた、CMOS絶
縁領域の終端境界部の一部および高電圧DMOSの一部を形
成するためにも用いられる。 次に、CMOS素子およびDMOSの完成のための付加的な周
知の製造ステップが行なわれる。この結果、第５図に示
すような最終の構造が得られる。この最終構造において
第１図と同じ部分には同じ参照番号がつけられている。 特に、このようにして完成素子はN+型サブストレート
85と、N-型エピタキシャル層70と、P+型絶縁領域80′お
よび81′およびP-型領域75′および83′に接続されたＰ
型埋設層71とを備える。 領域75′および83′はP- 2およびP- 1導電型を有するも
のとして示されているが、これはこれらの領域が通常は
異なったドーピングレベルを有し、より詳しく言うと一
般的に外部の領域のドーピングの度合が少ないという事
実を指摘するためである。CMOSのＰチャネルトランジス
タの本体を構成するN-型エピタキシャル領域70′内にお
いて、それぞれＰチャネルトランジスタのドレインとソ
ースとなる領域85および86と、ソースと本体の間の短絡
として作用するN+型領域87と、Ｐウェル領域76′とが設
けられる。Ｎチャネルトランジスタのそれぞれドレイン
とソースとなるN+型領域88および89がこのようにして領
域76′に設けられる。 DMOS素子が図の右側に示され、この素子はＰ型本体領
域90と、N+型ソース領域92と、領域90と同様な特徴を有
し領域77′および84′によって形成される境界構造に接
続されたＰ型領域91とを含んでいる。さらに、外部の領
域84′は一般に領域77′よりも薄くドープされる。さら
にN+ソース領域92が領域91に収容される。素子の製造
は、表面酸化部93と、絶縁領域80′および81′に接続さ
れた金属被覆94と、ドレイン金属被覆95と、Ｐチャネル
トランジスタのソース金属被覆97と、CMOS素子のＮチャ
ネルトランジスタのドレイン金属被覆98とソース金属被
覆100とを形成することによって終了する。参照番号96
および99はＰチャネル素子およびＮチャネル素子のそれ
ぞれのゲート電極を示す。金属被覆101は絶縁領域81′
をDMOSのソースに接続し、一方、ゲート電極は102で示
される。 この発明に従った方法によって、このように垂直パワ
ー構成要素とともにCMOS素子を集積する構造が設けら
れ、これによって、降伏電圧に関して高い効率を達成す
ることを可能とするとともにその構造の製造に必要な写
真食刻ステップの数を少なくすることを可能とする方法
が与えられる。確かにこの発明に従った方法によって、
第１図と第６図との比較検討から明らかに導かれるよう
に、従来の方法に比較してより少ない数のステップを用
いることが可能となる。 本発明の発明者が行なった研究によると、この発明に
基づく境界構造の成長は素子の電気的特徴を劣化させ
ず、反対に高い効率と信頼性のある構造を提供すること
を可能とする。 事実、CMOS論理が挿入された回路の要件は、CMOSのＮ
チャネルトランジスタに対する正確なしきい値を得るた
めに、Ｐウェル領域の特徴を決定し、特に不純物の表面
濃度を決定する。特に、0.8から1.2の範囲にあるCMOSの
Ｎチャネルトランジスタのしきい値電圧を得ることを可
能とするような表面濃度を有するＰウェル不純物に関し
て、DMOS電力段が最大500Vの電圧に耐え得ることが明ら
かとなっている。 この事実は第７図に図示される。第７図は22.5オーム
/cmの抵抗率と50ミクロンの厚さを有してN-型のエピタ
キシャルシリコン層に形成された第５図DMOSの境界領域
の断面を示し、ここでは、内部の境界延長領域（領域9
1）が上記のようなドーピングレベルを有している。こ
の図は、DMOSが500Vの逆電圧で分極された場合におい
て、実線で電位パターンを示し破線で電界を示してい
る。この図において、Ａは最大の電界がある内部境界領
域のカーブ部分を示す。最大電界の値はP-ウェルの種々
のドーピングレベルによって計算される。特に、１×10
14cm-2の注入量では（これは850Åのゲート酸化物を有
するＮチャネルトランジスタの0.8Vのしきい値電圧と１
×1016cm-3の表面濃度に相当する）、2.2×105V/cmの電
界があり、1.4×1014cm-2の注入量では（これは1.4×10
16cm-3の表面濃度と1Vのしきい値電圧に相当する）、2.
3×105V/cmの電界があり、1.7×1014cm-2の注入量では
（これは1.8×116cm-3の表面濃度と1.2Vのしきい値電圧
とに相当する）、2.3×105V/cmの最大電界がある。図面
から明らかなように、表面電界は実際に一定したままで
あり、素子の種々の領域の最大電界は接合部のアバラン
シェ降伏が起こる臨界的電界値（2.4×105V/cm）よりも
常に低いままである。このように、CMOSのＮチャネルト
ランジスタのしきい値電圧に変動がある場合であっても
500Vの最大電圧を保証することが可能である。 本発明の発明者が行なった研究の結果、CMOSのＮチャ
ネルトランジスタのしきい値電圧が0.8Vよりも低い場
合、Ｐウェルボロン注入と同時に注入された１個のリン
グを有する簡略化された方法を利用することによって、
すなわち最も外側の領域84′を除去し他の写真食刻ステ
ップを省略することによって500Vの最大電圧を保証する
ことが可能となることが明らかにされている。 第８図と第９図はさらにそのような簡略化されたDMOS
の境界の断面を示し、これらの図では、Ｐウェルが６×
1013cm-2と８×1013cm-2の注入量によって注入されて形
成される場合の500Vで分極された境界構造と電位の分布
（実線で示す）および電界の分布（破線で示す）が示さ
れている。これらの注入量は６×1015cm-3と８×1015cm
-3の表面濃度および850Åのゲート酸化物を有するＮチ
ャネルMOSトランジスタに対する0.5Vおよび0.6Vのしき
い値電圧に対応する。 電界の最大値はこの場合においてもなお臨界電界値よ
りも低いことがわかる。 前記の説明より明らかなように、この発明は目的を十
分に達成している。実際に、Ｐウェル領域を形成するの
に必要なボロン注入が境界延長構造の領域を得るために
も用いられるという事実のために製造ステップの数が少
なくて済み高い効率を有するCMOS駆動素子とパワー素子
の集積を可能とする方法が実現されている。これをさら
に改良したものが前記のように第８図および第９図に示
す方法によって達成されている。 さらに、この発明による装置は同じドーピングレベル
でＰウェル領域と境界延長構造の一領域を有するので製
造ステップが少なくて済むため同じ型の従来の素子より
も製造費用が安いが、前述のように、同じ種類の周知の
素子に対する電気的作用は劣化しない。 このように構成された発明はこの発明の概念の範囲内
においてあらゆる修正および変形が可能である。特に、
前記の工程はパワー素子のためのDMOSの製造に関するも
のであったが、この方法はまたNPN垂直パワートランジ
スタの製造やＰサブストレート（CMD）を有するDMOSト
ランジスタにも適用することができる。 特に、この発明の概念の範囲内において、左側の絶縁
領域80′上の領域83′および75′によって形成される延
長構造は、図面の主面の上下に延びしたがって図示され
ていない横方向の絶縁領域に関して、および右側の絶縁
領域81′に関しても形成可能である。さらに、DMSO（本
体90）の左側のセルにもドレイン延長部を設けることが
でき、これによってり領域77′および84′と同様なしか
し対称的に配置された延長領域を得ることができる。こ
の場合、本体90によって形成されたものと同様な第３の
従来のセルがその間に配置され十分な電流を供給するこ
とが可能である。 最後に、CMOS素子の絶縁／ドレイン接合部の保護を必
要としない場合、領域75′および83′によって形成され
る境界延長領域をこの発明の概念の範囲内で省略でき
る。 さらに、すべての内容が技術的に均等な要素と置換可
能である。
【図面の簡単な説明】
第１図はこの発明に従った方法の３つの連続的なステッ
プの図である。 第２図ないし第４図は周知の素子の断面図である。 第５図はこの発明に従った方法を用いて集積回路が形成
されたシリコンウエハの断面図である。 第６図は第５図の集積回路を製造するための周知の方法
の４つのステップを示す図である。 第７図ないし第９図は第５図のDMOSトランジスタの境界
の断面図であり、最大分極電圧が印加され境界領域が異
なったドーピングレベルを有する高電圧電子素子におけ
る電界を示している。 図において、40はCMOS素子、41は高電圧電子素子、76′
はＰウェル領域、80′、81′は絶縁領域、および77′は
境界延長領域を示す。
プの図である。 第２図ないし第４図は周知の素子の断面図である。 第５図はこの発明に従った方法を用いて集積回路が形成
されたシリコンウエハの断面図である。 第６図は第５図の集積回路を製造するための周知の方法
の４つのステップを示す図である。 第７図ないし第９図は第５図のDMOSトランジスタの境界
の断面図であり、最大分極電圧が印加され境界領域が異
なったドーピングレベルを有する高電圧電子素子におけ
る電界を示している。 図において、40はCMOS素子、41は高電圧電子素子、76′
はＰウェル領域、80′、81′は絶縁領域、および77′は
境界延長領域を示す。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 アントニーオ・アンドレイニ
イタリア共和国、ミラノ ヴィア・カペ
チェラトロ、38
(56)参考文献 特開 昭60−74665（ＪＰ，Ａ)
特開 昭60−123039（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H01L 29/78
H01L 21/336
H01L 27/088
H01L 21/8234
Claims (1)
- (57)【特許請求の範囲】 １．CMOS素子（40）および高電圧電子素子（41）を備え
る半導体集積回路であって、 前記CMOS素子は一導電型で、第１の不純物濃度のウェル
領域（76′）を有する逆導電型チャネルトランジスタを
含み、かつ前記一導電型で、前記第１の不純物濃度より
高い第２の不純物濃度を有する絶縁領域（80′,81′）
によって囲まれ、 前記高電圧電子素子は、前記ウェル領域（76′）よりも
高い濃度を有しかつ高電圧電子素子の境界を形成する境
界領域（91）と、CMOS素子と高電圧素子間の境界を規定
しかつ前記一導電型で、第３の不純物濃度を有する、前
記境界領域に隣接の第１の境界延長領域（77′）とを含
み、前記第一の境界延長領域の前記第３の不純物濃度が
前記ウェル領域の前記第１の不純物濃度と等しいことを
特徴とする、半導体集積回路。 ２．前記絶縁領域は絶縁領域（80′）に接しかつ前記一
導電型で、第４の不純物濃度を有する第２の境界延長領
域（75′）を有し、前記第４の不純物濃度が前記第１お
よび第３の不純物濃度と等しいことを特徴とする、特許
請求の範囲第１項に記載の半導体集積回路。 ３．前記第一の境界延長領域（77′）は前記第１の境界
延長領域（77′）の不純物濃度よりも低い不純物濃度を
有する外側領域（84′）によって外部から囲まれかつ外
側領域と接触する、特許請求の範囲第１項に記載の半導
体集積回路。 ４．CMOS素子および高電圧電子素子を備える半導体集積
回路を製造するための方法であって、一導電型を有する
不純物を拡散することによってCMOS素子の逆導電型チャ
ネルトランジスタの一導電型ウェル領域を形成するとと
もに、同じ一導電型の不純物を拡散することによって、
前記高電圧電子素子の境界領域に隣接する、第一の境界
延長領域を形成するステップを備え、一導電型ウェル領
域と前記第１の境界延長領域を形成する前記ステップが
同一の保護マスクによって同時に行なわれることを特徴
とする、方法。 ５．前記一導電型で、第１の不純物濃度を有する不純物
を拡散することによって前記CMOS素子を囲む少なくとも
１つの絶縁領域を形成するとともに、前記一導電型で、
前記第１の不純物濃度よりも低い第２の不純物濃度を有
する不純物を拡散することによって前記絶縁領域の第２
の境界延長領域を形成するステップを備え、前記第２の
境界延長領域を形成するステップが前記保護マスクを用
いて一導電型ウェル領域および前記第１の境界延長領域
を形成する前記ステップと同時に行なわれることを特徴
とする、特許請求の範囲第４項に記載の方法。 ６．前記不純物がボロン原子であることを特徴とする、
特許請求の範囲第４項または第５項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT19906A/86 | 1986-03-27 | ||
| IT19906/86A IT1188465B (it) | 1986-03-27 | 1986-03-27 | Rpocedimento per la fabbricazione di circuiti integrati a semiconduttore includenti dispositiv cmos e dispositivi elettronici ad alta tensione |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62237757A JPS62237757A (ja) | 1987-10-17 |
| JP2814079B2 true JP2814079B2 (ja) | 1998-10-22 |
Family
ID=11162231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62073939A Expired - Fee Related JP2814079B2 (ja) | 1986-03-27 | 1987-03-26 | 半導体集積回路とその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4892836A (ja) |
| EP (1) | EP0239060B1 (ja) |
| JP (1) | JP2814079B2 (ja) |
| DE (1) | DE3751313T2 (ja) |
| IT (1) | IT1188465B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE35642E (en) * | 1987-12-22 | 1997-10-28 | Sgs-Thomson Microelectronics, S.R.L. | Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process |
| IT1217323B (it) * | 1987-12-22 | 1990-03-22 | Sgs Microelettronica Spa | Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione |
| US5011784A (en) * | 1988-01-21 | 1991-04-30 | Exar Corporation | Method of making a complementary BiCMOS process with isolated vertical PNP transistors |
| US5116777A (en) * | 1990-04-30 | 1992-05-26 | Sgs-Thomson Microelectronics, Inc. | Method for fabricating semiconductor devices by use of an N+ buried layer for complete isolation |
| US5446300A (en) * | 1992-11-04 | 1995-08-29 | North American Philips Corporation | Semiconductor device configuration with multiple HV-LDMOS transistors and a floating well circuit |
| EP0683521B1 (en) * | 1994-05-19 | 2002-08-14 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Power integrated circuit ("PIC") structure, and manufacturing process thereof |
| EP0751573A1 (en) * | 1995-06-30 | 1997-01-02 | STMicroelectronics S.r.l. | Integrated power circuit and corresponding manufacturing process |
| US5602046A (en) * | 1996-04-12 | 1997-02-11 | National Semiconductor Corporation | Integrated zener diode protection structures and fabrication methods for DMOS power devices |
| US5770880A (en) * | 1996-09-03 | 1998-06-23 | Harris Corporation | P-collector H.V. PMOS switch VT adjusted source/drain |
| JP5096708B2 (ja) * | 2006-07-28 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US30282A (en) * | 1860-10-09 | Quartz crusher and amalgamator | ||
| US4054899A (en) * | 1970-09-03 | 1977-10-18 | Texas Instruments Incorporated | Process for fabricating monolithic circuits having matched complementary transistors and product |
| US4021270A (en) * | 1976-06-28 | 1977-05-03 | Motorola, Inc. | Double master mask process for integrated circuit manufacture |
| USRE30282E (en) | 1976-06-28 | 1980-05-27 | Motorola, Inc. | Double master mask process for integrated circuit manufacture |
| US4403395A (en) * | 1979-02-15 | 1983-09-13 | Texas Instruments Incorporated | Monolithic integration of logic, control and high voltage interface circuitry |
| US4325180A (en) * | 1979-02-15 | 1982-04-20 | Texas Instruments Incorporated | Process for monolithic integration of logic, control, and high voltage interface circuitry |
| US4346512A (en) * | 1980-05-05 | 1982-08-31 | Raytheon Company | Integrated circuit manufacturing method |
| US4637125A (en) * | 1983-09-22 | 1987-01-20 | Kabushiki Kaisha Toshiba | Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor |
| JPH061816B2 (ja) * | 1983-09-30 | 1994-01-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4609413A (en) * | 1983-11-18 | 1986-09-02 | Motorola, Inc. | Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique |
| IT1214806B (it) * | 1984-09-21 | 1990-01-18 | Ates Componenti Elettron | Dispositivo integrato monolitico di potenza e semiconduttore |
| FR2571178B1 (fr) * | 1984-09-28 | 1986-11-21 | Thomson Csf | Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication |
-
1986
- 1986-03-27 IT IT19906/86A patent/IT1188465B/it active
-
1987
- 1987-03-23 US US07/028,842 patent/US4892836A/en not_active Expired - Lifetime
- 1987-03-24 EP EP87104271A patent/EP0239060B1/en not_active Expired - Lifetime
- 1987-03-24 DE DE3751313T patent/DE3751313T2/de not_active Expired - Fee Related
- 1987-03-26 JP JP62073939A patent/JP2814079B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3751313D1 (de) | 1995-06-29 |
| EP0239060B1 (en) | 1995-05-24 |
| EP0239060A3 (en) | 1989-11-15 |
| IT8619906A0 (it) | 1986-03-27 |
| JPS62237757A (ja) | 1987-10-17 |
| EP0239060A2 (en) | 1987-09-30 |
| IT1188465B (it) | 1988-01-14 |
| US4892836A (en) | 1990-01-09 |
| DE3751313T2 (de) | 1996-02-01 |
| IT8619906A1 (it) | 1987-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11107912B2 (en) | Trench gate semiconductor device with dummy gate electrode and manufacturing method of the same | |
| US5321287A (en) | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip | |
| KR100712461B1 (ko) | 반도체장치및그제조방법 | |
| US6445044B2 (en) | Apparatus improving latchup immunity in a dual-polysilicon gate | |
| US4890142A (en) | Power MOS transistor structure | |
| US4697199A (en) | Semiconductor protection device having a bipolar transistor and an auxiliary field effect transistor | |
| US6833586B2 (en) | LDMOS transistor with high voltage source and drain terminals | |
| US6570229B1 (en) | Semiconductor device | |
| US4974051A (en) | MOS transistor with improved radiation hardness | |
| JPS6237545B2 (ja) | ||
| US5124764A (en) | Symmetric vertical MOS transistor with improved high voltage operation | |
| JPH0715006A (ja) | 集積化構体保護装置 | |
| JP2814079B2 (ja) | 半導体集積回路とその製造方法 | |
| US5691555A (en) | Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices | |
| US4760035A (en) | Integrated circuit in complementary circuit technology | |
| US5221635A (en) | Method of making a field-effect transistor | |
| JP2919494B2 (ja) | 縦型ｍｏｓｆｅｔ | |
| US5962898A (en) | Field-effect transistor | |
| JPS62136867A (ja) | 半導体装置 | |
| JPH05136405A (ja) | 半導体装置 | |
| EP0281032B1 (en) | Semiconductor device comprising a field effect transistor | |
| JP2003174164A (ja) | 縦型ｍｏｓ半導体装置及びその製造方法 | |
| JPH07335871A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
| JP3191285B2 (ja) | 半導体装置及びその製造方法 | |
| JP2973583B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |