JP2808771B2 - アナログ／ディジタル変換器 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高速アナログ／ディジタル変換器におい
て、電源電圧変動を検出しディジタルデータを補正する
ことにより、電源電圧変動によるアナログ／ディジタル
変換誤差を軽減することを特徴としたアナログ／ディジ
タル変換器に関するものである。

従来の技術 従来より、映像信号等のように高い周波数信号をアナ
ログ／ディジタル変換するために、二つの変換方式が使
用されてきた。一方が完全並列比較型アナログ／ディジ
タル変換器であり、もう一方が直並列比較型アナログ／
ディジタル変換器である。

以下、図面を参照しながら、前記完全並列比較型アナ
ログ／ディジタル変換器及び直並列比較型アナログ／デ
ィジタル変換器の動作について説明を行う。

第３図に従来の完全並列比較型アナログ／ディジタル
変換器を示す。ここでは4bit分解能のものを例として説
明する。第３図において、301は基準電圧分割抵抗群で
あり、302は電圧比較器群であり、303は電圧比較結果か
ら入力電圧位置信号に変換する位置検出論理回路であ
り、304は入力電圧位置信号を4bitディジタルデータに
変換するエンコーダである。

完全並列比較型アナログ／ディジタル変換器とは、分
解能に応じた数の電圧比較器を並列に用いるものであ
り、一般にＮビットの分解能を得るのに（2^N−１）個の
電圧比較器が必要である。

電圧比較器群302の電圧比較器の基準電圧端子（図中
にrefと示す。以下の説明で（ref）は図中に示された電
圧比較器の基準電圧端子を指すものとする。）には、基
準電圧Vrefを基準電圧分割抵抗群301により抵抗分割し
た（2^N−１）種の電圧が入力される。また、全ての電圧
比較器の入力電圧端子（図中にinと示す。以下の説明で
（in）は電圧比較器の入力電圧端子を指すものとす
る。）は共通に接続されアナログ信号Vinが入力され
る。これらの電圧比較器の比較結果は位置検出論理回路
303,エンコーダ304によってディジタルデータに変換さ
れる。

次に、直並列比較型アナログ／ディジタル変換器の基
本例の概要を説明する。

第４図は直並列比較型アナログ／ディジタル変換器を
示すものである。ここでは4bit分解能のものを例として
説明する。第４図において401は基準電圧分割抵抗群で
あり、402は上位電圧比較器群であり、403は下位電圧比
較器群であり、404は上位電圧比較結果を上位位置信号
に変換する上位位置検出論理回路であり、405は下位電
圧比較結果を下位位置信号に変換する下位位置検出論理
回路であり、406は上位位置信号を上位ディジタルデー
タに変換する上位エンコーダであり、407は下位位置信
号を下位ディジタルデータに変換する下位エンコーダで
あり、408は下位電圧選択スイッチ群である。完全並列
比較型アナログ／ディジタル変換器は１ステップでアナ
ログ／ディジタル変換するのであるが、直並列比較型ア
ナログ／ディジタル変換器は複数ステップでアナログ／
ディジタル変換を行う。上位電圧比較器群402の電圧比
較器の基準電圧端子（ref）には、基準電圧Vrefを基準
電圧分割抵抗群で抵抗分割した電圧のうち、上位基準電
圧に相当する電圧が入力される。上位電圧比較器群402
の電圧比較器の入力電圧端子（in）は共通に接続されア
ナログ信号Vinが入力される。上位電圧比較器群402の出
力は上位位置検出論理回路404に、入力される。上位位
置検出論理回路404の出力は上位エンコーダ406と下位電
圧選択スイッチ群408に入力される。上位エンコーダ406
からは上位ディジタルデータが出力され、下位選択スイ
ッチ群408では上位位置検出論理回路404のデータに基づ
いて下位基準電圧が選択される。下位電圧比較器群403
の基準電圧入力端子（ref）には上位比較の結果に基づ
いた電圧が入力される。また、下位電圧比較器群403の
入力電圧端子（in）にもアナログ入力信号Vinが入力さ
れる。

下位電圧比較器群403の出力は下位位置検出論理回路4
05に入力される。下位位置検出論理回路405の出力は下
位エンコーダ407に入力される。下位エンコーダ407から
は下位ディジタルデータが出力される。

直並列比較型アナログ／ディジタル変換器は上述した
基本例の他に、現在様々なシステム構成が発表されてい
る。

これらの完全並列比較型アナログ／ディジタル変換
器，直並列比較型アナログ／ディジタル変換器に使用さ
れる電圧比較器の形式として、差動型、インバータ
チョッパー型、差動チョッパー型がある。

上記３種類の電圧比較器のなかで電源電圧変動の影響
を最も受けるのはインバータチョッパー型電圧比較器で
ある。しかしながら、インバータチョッパー型電圧比較
器は、小さな回路面積で実現出来、しかも、オフセット
が小さく、高速で比較が出来ることから、アナログ／デ
ィジタル変換器などの大規模集積回路に使用されてき
た。また、通常、直並列比較型アナログ／ディジタル変
換器はサンプルホールド回路を必要とするが、インバー
タチョッパー型電圧比較器を使った場合、電圧比較器自
体がサンプルホールド機能を持たすことができるので、
特にサンプルホールド回路を付加する必要が無いといっ
た利点もある。

インバータチョッパー型電圧比較器の概要を説明す
る。

第５図はインバータチョッパー型電圧比較器の基本例
を示すものである。

第１の端子にアナログ信号Vinが接続されるスイッチ
１と、第１の端子に基準電圧Vrefが接続されるスイッチ
２と、第１の端子にスイッチ１及びスイッチ２の第２端
子が接続されるコンデンサ１と、入力端子にコンデンサ
１の第２端子及びスイッチ３の第１の端子が接続される
インバータ１と、第１の端子にインバータ１の出力端子
及びスイッチ３の第２の端子が接続されるコンデンサ２
と、入力端子にコンデンサ２の第２端子及びスイッチ４
の第１の端子が接続されるインバータ２と、入力端子に
スイッチ４の第２の端子及びインバータ２の出力端子が
接続され、出力端子が出力電圧Voutとなるインバータ３
から成る。

以上のように構成されたインバータチョッパー型電圧
比較器について、以下その動作について説明する。

インバータチョッパー型電圧比較器はサンプルモード
と比較モードを有する。

サンプルモード時、スイッチ1,スイッチ3,スイッチ４
がONしコンデンサ１にVin−VBが充電される（ここでVB
はインバータのスレッショルド電圧である。）。

比較モード時、スイッチ1,スイッチ3,スイッチ４がOF
Fしスイッチ２がONする。この時、インバータ１の入力
電圧（Va）がVa＝Vref−Vin＋VBとなる。この電圧はイ
ンバータ１のスレッショルド電圧VBと比較され、その比
較値はインバータ1,インバータ2,インバータ３によって
ロジックレベルまで増幅される。インバータ３の出力Vo
はVout＝Ａ（Vref−Vin）＋VBとなる（Ａはインバータ
1,インバータ2,インバータ３の増幅率とする。ここでＡ
＜Ｏである。）。例えばVin＞Vrefならば、Va＜VBとな
り、インバータ３の出力はHighレベルとなり、比較出力
を行う。Vin＜Vrefならば、比較出力はLowレベルとな
る。このようにして、２つの入力電圧の比較が行われ
る。

発明が解決しようとする課題 しかしながら、前記３種の電圧比較器には電源電圧の
変動によって比較結果に誤差を発生するという問題点が
ある。従って、このような電圧比較器を使用したアナロ
グ／ディジタル変換器に於ても、電源電圧変動による変
換誤差発生という問題点が存在した。特に、インバータ
チョッパー型電圧比較器は電源電圧変動に非常に弱い。
そのため、インバータチョッパー型電圧比較器を使用し
たアナログ／ディジタル変換器は電源電圧変動に非常に
弱いという、重大な欠点が存在した。

ここでは、特に問題となるインバータチョッパー型電
圧比較器を例にとって、電源電圧変動による比較誤差発
生メカニズムを説明する。

電源電圧変動、つまり、Vccが変動した場合、インバ
ータのスレショルド電圧VBも変化する。サンプルモード
時と比較モード時で電源電圧が変化した場合、各モード
でのインバータスレッショルド電圧も異なる。ここで、
サンプルモード時のスレショルド電圧をVB1、比較モー
ド時のスレッショルド電圧をVB2とすると比較エラーは
次のように説明される。サンプルモードではコンデンサ
１にVin−VB1が充電される。比較モードではVa＝Vref−
Vin＋VB1とVB2との比較が行われる。Vo＝Ａ（Vref−Vin
＋VB1−VB2）＋VB2となり、VB2≠VB1であったならばΔV
B＝VB1−VB2の比較エラーが生じる。これがインバータ
チョッパー型電圧比較器のエラー発生原理である。ここ
で比較エラーΔVBは電源電圧変動ΔVccの約半分程度で
あり、エラー量は非常に大きい。

次に、インバータチョッパー型電圧比較器を完全並列
比較型あるいは直並列比較型のアナログ／ディジタル変
換器に使用した場合のアナログ／ディジタル変換誤差発
生メカニズムを説明する。

完全並列比較型あるいは直並列比較型のアナログ／デ
ィジタル変換器の電源電圧が変動し、インバータチョッ
パー型電圧比較器のサンプルモードと比較モードで異な
った値を持った場合、アナログ／ディジタル変換器内部
の全てのインバータチョッパー型電圧比較器に比較エラ
ーΔVBが生じる。また、ディジタルデータはインバータ
チョッパー型電圧比較器の比較結果に基づいて出力され
るので、ディジタルデータもまたΔVBの変換エラーを出
力してしまう。

ここではインバータチョッパー型電圧比較器を例にと
って説明したが、差動型，差動チョッパー型等、電源電
圧変動によって比較誤差が発生する電圧比較器を使用し
たアナログ／ディジタル変換器には変換誤差が存在する
のは明らかである。

本発明は上記のような従来例の問題を除去し、解決す
ることを目的とするものである。

課題を解決するための手段 上記問題を解決するために、本発明は従来の完全並列
比較型あるいは直並列比較型アナログ／ディジタル変換
器に加えて、電源電圧変動を検出する電圧比較器群を備
えると共に、アナログ／ディジタル変換器によって得ら
れた電源電圧変動誤差を含むディジタルデータを、電源
電圧変動による電圧比較器のオフセット電圧の変動を検
出して得られた補正ディジタルデータを用いて補正する
為の電源電圧補正演算器を備えることを特徴としたアナ
ログ／ディジタル変換器。

作用 上記構成によれば電源電圧変動による比較誤差を有す
る電圧比較器を使用したアナログ／ディジタル変換器に
於いても、電源電圧変動による電圧比較器のオフセット
電圧を検出して補正量を示すディジタル量を作成して加
減算演算器にて補正処理を行い、変換誤差を除去するこ
とが出来る。

実施例 以下、本発明の一実施例を説明する。

本発明は完全並列比較型アナログ／ディジタル変換
器，直並列比較型アナログ／ディジタル変換器共に適用
できる。

ここでは、まず、完全並列比較型アナログ／ディジタ
ル変換器に適用した場合を例にとって説明する。

第１図に本発明による一実施例を示す。

第１図は本発明の電源電圧変動補正機能を有する完全
並列比較型アナログ／ディジタル変換器である。ここで
は4bit分解能のものを例にとって説明する。第１図にお
いて、101は基準電圧分割抵抗群であり、102は電圧比較
器群であり、103は位置検出論理回路であり、104はエン
コーダであり、105は電源電圧変動電圧比較器群であ
り、106は電源電圧変動位置検出論理回路であり、107は
電源電圧変動エンコーダであり、108は電源電圧補正演
算器である。

第１図において、102〜104は第３図で説明した完全並
列比較型アナログ／ディジタル変換器の構成と同じであ
る。

以上のように構成された完全並列比較型アナログ／デ
ィジタル変換器について、以下その動作について説明す
る。102〜104の動作は第３図で説明した従来の完全並列
比較型アナログ／ディジタル変換器と同じである。

電源電圧変動電圧比較器群105の基準電圧端子（ref）
には基準電圧分割抵抗群101によって分割された中央部
付近の分割電圧値、Vref（６）からVref（11）までが入
力される。また電源電圧変動電圧比較器群105の入力電
圧端子（in）には、基準電圧分割抵抗群101の中央部の1
/2Rによって分割されたVref（８）とVref（９）の中間
電圧が入力される。電源電圧変動電圧比較器群105は電
圧比較器群102で使用されているものと同じ形状の電圧
比較器が使用している。従って、システム電源電圧変動
が発生した場合、全ての電圧比較器の電源電圧が変動
し、全ての電圧比較器に同じ比較誤差が発生する。

電源電圧変動電圧比較器群105では電源電圧変動量が
検出され、この比較結果が電源電圧変動位置検出論理回
路106に入力される。電源電圧変動位置検出論理回路106
の出力は電源電圧変動エンコーダ107に入力され電源電
圧変動補正量に変換される。

上記第１表は前記電源電圧変動量に対応して前記電源
電圧変動エンコーダ107から出力される前記電源電圧変
動補正量を示すものである。その電源電圧変動補正量は
前記電源電圧変動量をこの補数であらわしたものであ
る。電源電圧変動補正量は、従来の完全並列比較型アナ
ログ／ディジタル変換器によって変換された電源電圧変
動誤差を含むディジタルデータと電源電圧補正演算器10
8で補正処理を行うことによって、電源電圧変動誤差を
含まないディジタルデータが得られる。

次に、直並列比較型アナログ／ディジタル変換器に適
用した例を説明する。

第２図は、本発明の電源電圧変動補正機能を有する直
並列アナログ／ディジタル変換器を示すものである。こ
こでは4bit分解能のものを例にとって説明する。

第２図において、201は基準電圧分割抵抗群であり、2
02は上位電圧比較器群であり、203は下位電圧比較器群
であり、204は上位位置検出論理回路であり、205は下位
位置検出論理回路であり、206は上位エンコーダであ
り、207は下位エンコーダであり、208は下位電圧選択ス
イッチ群であり、209は電源電圧変動電圧比較器群であ
り、210は電源電圧変動位置検出論理回路であり、211は
電源電圧変動エンコーダであり、212は電源電圧補正演
算器である。

第２図において、202〜208は第４図で説明した従来の
直並列比較型アナログ／ディジタル変換器の構成と同じ
である。

以上のように構成された直並列比較型アナログ／ディ
ジタル変換器について、以下その動作について説明す
る。202〜208の動作は第４図で説明した従来の直並列比
較型アナログ／ディジタル変換器と同じである。

電源電圧変動電圧比較器群209の基準電圧端子（ref）
には基準電圧分割抵抗群201によって分割された、上位
付近の分割電圧値、Vref（12）からVref（15）までが入
力される。また電源電圧変動電圧比較器群209の入力電
圧端子（in）には、基準電圧分割抵抗群201の上部付近
でR/2によって分割されたVref（13）とVref（14）の中
間電圧が入力される。電源電圧変動電圧比較器群209は
電圧比較器群202で使用されているものと同じ形状の電
圧比較器が使用している。従って、システム電源電圧変
動が発生した場合、全ての電圧比較器の電源電圧が変動
する。

電源電圧変動電圧比較器群209では電源電圧変動量が
検出され、この比較結果が電源電圧変動位置検出論理回
路210に入力される。電源電圧変動位置検出論理回路210
の出力は電源電圧変動エンコーダ211に入力され電源電
圧変動補正量に変換される。電源電圧変動補正量は、従
来の直並列比較型アナログ／ディジタル変換器によって
変換された電源電圧変動誤差を含むディジタルデータと
電源電圧補正演算器212で補正処理を行うことによっ
て、電源電圧変動誤差を含まないディジタルデータが得
られる。

なお、本実施例では基本的な完全並列比較型アナログ
／ディジタル変換器及び基本的な直並列比較型アナログ
／ディジタル変換器を代表例として説明したが、本発明
は電源電圧変動による比較誤差を有する電圧比較器を使
用した様々な形態の完全並列比較型アナログ／ディジタ
ル変換器あるいは様々な形態の直並列比較型アナログ／
ディジタル変換器に適用できる。

また、本実施例では4bitアナログ／ディジタル変換器
を例にとって説明したが、これはNbitのアナログ／ディ
ジタル変換器に適用できることは言うまでもない。

発明の効果 以上説明したように本発明によれば、電源電圧変動に
よる比較誤差を有する電圧比較器を使用した完全並列ア
ナログ／ディジタル変換器あるいは直並列比較型アナロ
グ／ディジタル変換器において、電源電圧が変動した場
合でも電源電圧変動誤差の無いアナログ／ディジタル変
換器を実現でき、その実用効果は大なるものがある。

【図面の簡単な説明】 第１図は本発明の一実施例の電源電圧変動補正機能を有
する4bit完全並列比較型アナログ／ディジタル変換器の
ブロック図、第２図は本発明の一実施例の電源電圧変動
補正機能を有する4bit直並列比較型アナログ／ディジタ
ル変換器のブロック図、第３図は従来の4bit完全並列比
較型アナログ／ディジタル変換器のブロック図、第４図
は従来の4bit直並列比較型アナログ／ディジタル変換器
のブロック図、第５図は従来のチョッパー型電圧比較器
の構成図である。 101……基準電圧分割抵抗群、102……電圧比較器群、10
3……位置検出論理回路、104……エンコーダ、105……
電源電圧変動電圧比較器群、106……電源電圧変動位置
検出論理回路、107……電源電圧変動エンコーダ、108…
…電源電圧補正演算器、201……基準電圧分割抵抗群、2
02……上位電圧比較器群、203……下位電圧比較器群、2
04……上位位置検出論理回路、205……下位位置検出論
理回路、206……上位エンコーダ、207……下位エンコー
ダ、208……下位電圧選択スイッチ群、209……電源電圧
変動電圧比較器群、210……電源電圧変動位置検出論理
回路、211……電源電圧変動エンコーダ、212……電源電
圧補正演算器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】電源電圧を直列抵抗群により抵抗分割して
   複数の値の異なる基準電圧を作成し、その複数の各基準
   電圧とディジタル変換すべきアナログ信号とを複数の同
   種の電圧比較器よりなる第１の電圧比較器群により比較
   し、その各電圧比較器からの複数の比較出力に基づいて
   前記アナログ信号に応じたディジタルデータを作成する
   アナログ／ディジタル変換器において、 前記複数の基準電圧を作成する分割抵抗群の１つの抵抗
   の中点の電圧と他の複数の基準電圧とをそれぞれ前記第
   １の電圧比較器群と同種の電圧比較器よりなる第２の電
   圧比較器群により比較し、その各電圧比較器からの複数
   の比較出力より前記電源電圧の変動量を示す信号を作成
   し、その変動量を示す信号に応じて作成された補正量を
   示すディジタル信号を作成し、そのディジタル信号によ
   り前記ディジタルデータを補正することを特徴とするア
   ナログ／ディジタル変換器。