JP2808771B2 - Analog / digital converter - Google Patents
Analog / digital converterInfo
- Publication number
- JP2808771B2 JP2808771B2 JP1342672A JP34267289A JP2808771B2 JP 2808771 B2 JP2808771 B2 JP 2808771B2 JP 1342672 A JP1342672 A JP 1342672A JP 34267289 A JP34267289 A JP 34267289A JP 2808771 B2 JP2808771 B2 JP 2808771B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- analog
- supply voltage
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、高速アナログ／ディジタル変換器におい
て、電源電圧変動を検出しディジタルデータを補正する
ことにより、電源電圧変動によるアナログ／ディジタル
変換誤差を軽減することを特徴としたアナログ／ディジ
タル変換器に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-speed analog / digital converter, which detects power supply voltage fluctuations and corrects digital data to reduce analog / digital conversion errors due to power supply voltage fluctuations. The present invention relates to an analog / digital converter characterized by the above.
従来の技術 従来より、映像信号等のように高い周波数信号をアナ
ログ／ディジタル変換するために、二つの変換方式が使
用されてきた。一方が完全並列比較型アナログ／ディジ
タル変換器であり、もう一方が直並列比較型アナログ／
ディジタル変換器である。2. Description of the Related Art Conventionally, two conversion methods have been used to perform analog / digital conversion of a high frequency signal such as a video signal. One is a fully parallel comparison type analog / digital converter, and the other is a serial / parallel comparison type analog / digital converter.
It is a digital converter.
以下、図面を参照しながら、前記完全並列比較型アナ
ログ／ディジタル変換器及び直並列比較型アナログ／デ
ィジタル変換器の動作について説明を行う。The operation of the complete parallel comparison type analog / digital converter and the serial / parallel comparison type analog / digital converter will be described below with reference to the drawings.
第３図に従来の完全並列比較型アナログ／ディジタル
変換器を示す。ここでは4bit分解能のものを例として説
明する。第３図において、301は基準電圧分割抵抗群で
あり、302は電圧比較器群であり、303は電圧比較結果か
ら入力電圧位置信号に変換する位置検出論理回路であ
り、304は入力電圧位置信号を4bitディジタルデータに
変換するエンコーダである。FIG. 3 shows a conventional complete parallel comparison type analog / digital converter. Here, a 4-bit resolution will be described as an example. In FIG. 3, reference numeral 301 denotes a reference voltage dividing resistor group, 302 denotes a voltage comparator group, 303 denotes a position detection logic circuit that converts a voltage comparison result into an input voltage position signal, and 304 denotes an input voltage position signal. Is an encoder that converts the data into 4-bit digital data.
完全並列比較型アナログ／ディジタル変換器とは、分
解能に応じた数の電圧比較器を並列に用いるものであ
り、一般にＮビットの分解能を得るのに（2N−１）個の
電圧比較器が必要である。The fully parallel comparison type analog / digital converter uses a number of voltage comparators in parallel according to the resolution. In general, (2 N -1) voltage comparators are required to obtain an N-bit resolution. is necessary.
電圧比較器群302の電圧比較器の基準電圧端子（図中
にrefと示す。以下の説明で（ref）は図中に示された電
圧比較器の基準電圧端子を指すものとする。）には、基
準電圧Vrefを基準電圧分割抵抗群301により抵抗分割し
た（2N−１）種の電圧が入力される。また、全ての電圧
比較器の入力電圧端子（図中にinと示す。以下の説明で
（in）は電圧比較器の入力電圧端子を指すものとす
る。）は共通に接続されアナログ信号Vinが入力され
る。これらの電圧比較器の比較結果は位置検出論理回路
303,エンコーダ304によってディジタルデータに変換さ
れる。A reference voltage terminal of a voltage comparator of the voltage comparator group 302 (referred to as ref in the figure. In the following description, (ref) indicates a reference voltage terminal of the voltage comparator illustrated in the figure). The (2 N -1) voltages obtained by dividing the reference voltage Vref by the reference voltage dividing resistor group 301 are input. Further, the input voltage terminals of all the voltage comparators (indicated as in in the figure. In the following description, (in) indicates the input voltage terminal of the voltage comparator) is commonly connected and the analog signal Vin is Is entered. The comparison result of these voltage comparators is
The data is converted into digital data by an encoder 304 and 303.
次に、直並列比較型アナログ／ディジタル変換器の基
本例の概要を説明する。Next, an outline of a basic example of a serial-parallel comparison type analog / digital converter will be described.
第４図は直並列比較型アナログ／ディジタル変換器を
示すものである。ここでは4bit分解能のものを例として
説明する。第４図において401は基準電圧分割抵抗群で
あり、402は上位電圧比較器群であり、403は下位電圧比
較器群であり、404は上位電圧比較結果を上位位置信号
に変換する上位位置検出論理回路であり、405は下位電
圧比較結果を下位位置信号に変換する下位位置検出論理
回路であり、406は上位位置信号を上位ディジタルデー
タに変換する上位エンコーダであり、407は下位位置信
号を下位ディジタルデータに変換する下位エンコーダで
あり、408は下位電圧選択スイッチ群である。完全並列
比較型アナログ／ディジタル変換器は１ステップでアナ
ログ／ディジタル変換するのであるが、直並列比較型ア
ナログ／ディジタル変換器は複数ステップでアナログ／
ディジタル変換を行う。上位電圧比較器群402の電圧比
較器の基準電圧端子（ref）には、基準電圧Vrefを基準
電圧分割抵抗群で抵抗分割した電圧のうち、上位基準電
圧に相当する電圧が入力される。上位電圧比較器群402
の電圧比較器の入力電圧端子（in）は共通に接続されア
ナログ信号Vinが入力される。上位電圧比較器群402の出
力は上位位置検出論理回路404に、入力される。上位位
置検出論理回路404の出力は上位エンコーダ406と下位電
圧選択スイッチ群408に入力される。上位エンコーダ406
からは上位ディジタルデータが出力され、下位選択スイ
ッチ群408では上位位置検出論理回路404のデータに基づ
いて下位基準電圧が選択される。下位電圧比較器群403
の基準電圧入力端子（ref）には上位比較の結果に基づ
いた電圧が入力される。また、下位電圧比較器群403の
入力電圧端子（in）にもアナログ入力信号Vinが入力さ
れる。FIG. 4 shows a serial / parallel comparison type analog / digital converter. Here, a 4-bit resolution will be described as an example. In FIG. 4, reference numeral 401 denotes a reference voltage dividing resistor group, 402 denotes an upper voltage comparator group, 403 denotes a lower voltage comparator group, and 404 denotes an upper position detection for converting an upper voltage comparison result into an upper position signal. 405 is a lower position detection logic circuit that converts a lower voltage comparison result into a lower position signal, 406 is an upper encoder that converts the upper position signal into upper digital data, and 407 is a lower position signal that converts the lower position signal into lower digital signals. A lower-order encoder that converts the data into digital data is provided. Reference numeral 408 denotes a lower-order voltage selection switch group. The complete parallel comparison type analog / digital converter performs analog / digital conversion in one step, while the serial / parallel comparison type analog / digital converter performs analog / digital conversion in multiple steps.
Performs digital conversion. To the reference voltage terminal (ref) of the voltage comparator of the upper voltage comparator group 402, a voltage corresponding to the upper reference voltage among the voltages obtained by dividing the reference voltage Vref by the reference voltage dividing resistor group is input. Upper voltage comparator group 402
The input voltage terminals (in) of the voltage comparators are commonly connected to receive an analog signal Vin. The output of the upper voltage comparator group 402 is input to the upper position detection logic circuit 404. The output of the upper position detection logic circuit 404 is input to the upper encoder 406 and the lower voltage selection switch group 408. Upper encoder 406
, High-order digital data is output, and the low-order selection switch group 408 selects the low-order reference voltage based on the data of the high-order position detection logic circuit 404. Lower voltage comparator group 403
The reference voltage input terminal (ref) receives a voltage based on the result of the upper comparison. The analog input signal Vin is also input to the input voltage terminal (in) of the lower voltage comparator group 403.
下位電圧比較器群403の出力は下位位置検出論理回路4
05に入力される。下位位置検出論理回路405の出力は下
位エンコーダ407に入力される。下位エンコーダ407から
は下位ディジタルデータが出力される。The output of the lower voltage comparator group 403 is the lower position detection logic circuit 4.
Entered in 05. The output of the lower position detection logic circuit 405 is input to the lower encoder 407. Lower digital data is output from the lower encoder 407.
直並列比較型アナログ／ディジタル変換器は上述した
基本例の他に、現在様々なシステム構成が発表されてい
る。As for the serial / parallel comparison type analog / digital converter, various system configurations have been announced in addition to the basic example described above.
これらの完全並列比較型アナログ／ディジタル変換
器，直並列比較型アナログ／ディジタル変換器に使用さ
れる電圧比較器の形式として、差動型、インバータ
チョッパー型、差動チョッパー型がある。There are a differential type, an inverter chopper type, and a differential chopper type as a type of a voltage comparator used in these complete parallel comparison type analog / digital converters and serial / parallel comparison type analog / digital converters.
上記３種類の電圧比較器のなかで電源電圧変動の影響
を最も受けるのはインバータチョッパー型電圧比較器で
ある。しかしながら、インバータチョッパー型電圧比較
器は、小さな回路面積で実現出来、しかも、オフセット
が小さく、高速で比較が出来ることから、アナログ／デ
ィジタル変換器などの大規模集積回路に使用されてき
た。また、通常、直並列比較型アナログ／ディジタル変
換器はサンプルホールド回路を必要とするが、インバー
タチョッパー型電圧比較器を使った場合、電圧比較器自
体がサンプルホールド機能を持たすことができるので、
特にサンプルホールド回路を付加する必要が無いといっ
た利点もある。Among the three types of voltage comparators, the one most affected by the power supply voltage fluctuation is the inverter chopper type voltage comparator. However, the inverter chopper type voltage comparator has been used for a large-scale integrated circuit such as an analog / digital converter because it can be realized with a small circuit area, has a small offset, and can perform high-speed comparison. Normally, a serial-parallel comparison type analog / digital converter requires a sample and hold circuit. However, when an inverter chopper type voltage comparator is used, the voltage comparator itself can have a sample and hold function.
In particular, there is an advantage that it is not necessary to add a sample and hold circuit.
インバータチョッパー型電圧比較器の概要を説明す
る。An outline of the inverter chopper type voltage comparator will be described.
第５図はインバータチョッパー型電圧比較器の基本例
を示すものである。FIG. 5 shows a basic example of an inverter chopper type voltage comparator.
第１の端子にアナログ信号Vinが接続されるスイッチ
１と、第１の端子に基準電圧Vrefが接続されるスイッチ
２と、第１の端子にスイッチ１及びスイッチ２の第２端
子が接続されるコンデンサ１と、入力端子にコンデンサ
１の第２端子及びスイッチ３の第１の端子が接続される
インバータ１と、第１の端子にインバータ１の出力端子
及びスイッチ３の第２の端子が接続されるコンデンサ２
と、入力端子にコンデンサ２の第２端子及びスイッチ４
の第１の端子が接続されるインバータ２と、入力端子に
スイッチ４の第２の端子及びインバータ２の出力端子が
接続され、出力端子が出力電圧Voutとなるインバータ３
から成る。A switch 1 whose first terminal is connected to the analog signal Vin, a switch 2 whose first terminal is connected to the reference voltage Vref, and a second terminal of the switches 1 and 2 are connected to the first terminal. A capacitor 1, an inverter 1 whose input terminal is connected to a second terminal of the capacitor 1 and a first terminal of the switch 3, and a first terminal is connected to an output terminal of the inverter 1 and a second terminal of the switch 3. Capacitor 2
And the second terminal of the capacitor 2 and the switch 4
And a second terminal of the switch 4 and an output terminal of the inverter 2 are connected to the input terminal, and the output terminal of the inverter 3 is an output voltage Vout.
Consists of
以上のように構成されたインバータチョッパー型電圧
比較器について、以下その動作について説明する。The operation of the thus configured inverter chopper type voltage comparator will be described below.
インバータチョッパー型電圧比較器はサンプルモード
と比較モードを有する。The inverter chopper type voltage comparator has a sample mode and a comparison mode.
サンプルモード時、スイッチ1,スイッチ3,スイッチ４
がONしコンデンサ１にVin−VBが充電される（ここでVB
はインバータのスレッショルド電圧である。）。In sample mode, switch 1, switch 3, switch 4
Turns ON and Vin-VB is charged to the capacitor 1 (here, VB
Is the threshold voltage of the inverter. ).
比較モード時、スイッチ1,スイッチ3,スイッチ４がOF
Fしスイッチ２がONする。この時、インバータ１の入力
電圧（Va）がVa＝Vref−Vin＋VBとなる。この電圧はイ
ンバータ１のスレッショルド電圧VBと比較され、その比
較値はインバータ1,インバータ2,インバータ３によって
ロジックレベルまで増幅される。インバータ３の出力Vo
はVout＝Ａ（Vref−Vin）＋VBとなる（Ａはインバータ
1,インバータ2,インバータ３の増幅率とする。ここでＡ
＜Ｏである。）。例えばVin＞Vrefならば、Va＜VBとな
り、インバータ３の出力はHighレベルとなり、比較出力
を行う。Vin＜Vrefならば、比較出力はLowレベルとな
る。このようにして、２つの入力電圧の比較が行われ
る。In comparison mode, switch 1, switch 3 and switch 4 are set to OF
F switch 2 turns ON. At this time, the input voltage (Va) of the inverter 1 becomes Va = Vref−Vin + VB. This voltage is compared with the threshold voltage VB of the inverter 1, and the comparison value is amplified to the logic level by the inverter 1, the inverter 2, and the inverter 3. Output Vo of inverter 3
Is Vout = A (Vref−Vin) + VB (A is an inverter
1, the amplification factors of the inverter 2 and the inverter 3 are set. Where A
<O. ). For example, if Vin> Vref, Va <VB, and the output of the inverter 3 goes to the high level to perform comparison output. If Vin <Vref, the comparison output is at the low level. Thus, the comparison of the two input voltages is performed.
発明が解決しようとする課題 しかしながら、前記３種の電圧比較器には電源電圧の
変動によって比較結果に誤差を発生するという問題点が
ある。従って、このような電圧比較器を使用したアナロ
グ／ディジタル変換器に於ても、電源電圧変動による変
換誤差発生という問題点が存在した。特に、インバータ
チョッパー型電圧比較器は電源電圧変動に非常に弱い。
そのため、インバータチョッパー型電圧比較器を使用し
たアナログ／ディジタル変換器は電源電圧変動に非常に
弱いという、重大な欠点が存在した。Problems to be Solved by the Invention However, the three types of voltage comparators have a problem that an error occurs in the comparison result due to a change in the power supply voltage. Therefore, even in the analog / digital converter using such a voltage comparator, there is a problem that a conversion error occurs due to a power supply voltage fluctuation. In particular, the inverter chopper type voltage comparator is very vulnerable to power supply voltage fluctuation.
Therefore, there is a serious disadvantage that the analog / digital converter using the inverter chopper type voltage comparator is very vulnerable to power supply voltage fluctuation.
ここでは、特に問題となるインバータチョッパー型電
圧比較器を例にとって、電源電圧変動による比較誤差発
生メカニズムを説明する。Here, a mechanism of generating a comparison error due to a power supply voltage fluctuation will be described by taking an inverter chopper type voltage comparator which is particularly problematic as an example.
電源電圧変動、つまり、Vccが変動した場合、インバ
ータのスレショルド電圧VBも変化する。サンプルモード
時と比較モード時で電源電圧が変化した場合、各モード
でのインバータスレッショルド電圧も異なる。ここで、
サンプルモード時のスレショルド電圧をVB1、比較モー
ド時のスレッショルド電圧をVB2とすると比較エラーは
次のように説明される。サンプルモードではコンデンサ
１にVin−VB1が充電される。比較モードではVa＝Vref−
Vin＋VB1とVB2との比較が行われる。Vo＝Ａ（Vref−Vin
＋VB1−VB2）＋VB2となり、VB2≠VB1であったならばΔV
B＝VB1−VB2の比較エラーが生じる。これがインバータ
チョッパー型電圧比較器のエラー発生原理である。ここ
で比較エラーΔVBは電源電圧変動ΔVccの約半分程度で
あり、エラー量は非常に大きい。When the power supply voltage fluctuates, that is, when Vcc fluctuates, the threshold voltage VB of the inverter also changes. When the power supply voltage changes between the sample mode and the comparison mode, the inverter threshold voltage in each mode also differs. here,
Assuming that the threshold voltage in the sample mode is VB1 and the threshold voltage in the comparison mode is VB2, the comparison error is described as follows. In the sample mode, the capacitor 1 is charged with Vin-VB1. In the comparison mode, Va = Vref−
Vin + VB1 and VB2 are compared. Vo = A (Vref-Vin
+ VB1-VB2) + VB2, and if VB2 ≠ VB1, ΔV
A comparison error of B = VB1−VB2 occurs. This is the principle of error generation in the inverter chopper type voltage comparator. Here, the comparison error ΔVB is about half of the power supply voltage fluctuation ΔVcc, and the error amount is very large.
次に、インバータチョッパー型電圧比較器を完全並列
比較型あるいは直並列比較型のアナログ／ディジタル変
換器に使用した場合のアナログ／ディジタル変換誤差発
生メカニズムを説明する。Next, an analog / digital conversion error generation mechanism when the inverter chopper type voltage comparator is used for a completely parallel comparison type or serial / parallel comparison type analog / digital converter will be described.
完全並列比較型あるいは直並列比較型のアナログ／デ
ィジタル変換器の電源電圧が変動し、インバータチョッ
パー型電圧比較器のサンプルモードと比較モードで異な
った値を持った場合、アナログ／ディジタル変換器内部
の全てのインバータチョッパー型電圧比較器に比較エラ
ーΔVBが生じる。また、ディジタルデータはインバータ
チョッパー型電圧比較器の比較結果に基づいて出力され
るので、ディジタルデータもまたΔVBの変換エラーを出
力してしまう。If the power supply voltage of the fully parallel comparison type or serial / parallel comparison type analog / digital converter fluctuates and has different values in the sample mode and the comparison mode of the inverter chopper type voltage comparator, the analog / digital converter internal A comparison error ΔVB occurs in all inverter chopper type voltage comparators. Further, since the digital data is output based on the comparison result of the inverter chopper type voltage comparator, the digital data also outputs a conversion error of ΔVB.
ここではインバータチョッパー型電圧比較器を例にと
って説明したが、差動型，差動チョッパー型等、電源電
圧変動によって比較誤差が発生する電圧比較器を使用し
たアナログ／ディジタル変換器には変換誤差が存在する
のは明らかである。Here, an inverter chopper type voltage comparator has been described as an example. However, a conversion error occurs in an analog / digital converter using a voltage comparator such as a differential type or a differential chopper type in which a comparison error occurs due to power supply voltage fluctuation. Obviously it exists.
本発明は上記のような従来例の問題を除去し、解決す
ることを目的とするものである。An object of the present invention is to eliminate and solve the above-described problems of the conventional example.
課題を解決するための手段 上記問題を解決するために、本発明は従来の完全並列
比較型あるいは直並列比較型アナログ／ディジタル変換
器に加えて、電源電圧変動を検出する電圧比較器群を備
えると共に、アナログ／ディジタル変換器によって得ら
れた電源電圧変動誤差を含むディジタルデータを、電源
電圧変動による電圧比較器のオフセット電圧の変動を検
出して得られた補正ディジタルデータを用いて補正する
為の電源電圧補正演算器を備えることを特徴としたアナ
ログ／ディジタル変換器。Means for Solving the Problems In order to solve the above problems, the present invention includes a voltage comparator group for detecting a power supply voltage fluctuation, in addition to a conventional complete parallel comparison type or serial / parallel comparison type analog / digital converter. In addition, the digital data including the power supply voltage fluctuation error obtained by the analog / digital converter is corrected using the corrected digital data obtained by detecting the fluctuation of the offset voltage of the voltage comparator due to the power supply voltage fluctuation. An analog / digital converter comprising a power supply voltage correction arithmetic unit.
作用 上記構成によれば電源電圧変動による比較誤差を有す
る電圧比較器を使用したアナログ／ディジタル変換器に
於いても、電源電圧変動による電圧比較器のオフセット
電圧を検出して補正量を示すディジタル量を作成して加
減算演算器にて補正処理を行い、変換誤差を除去するこ
とが出来る。According to the above configuration, even in an analog / digital converter using a voltage comparator having a comparison error due to a power supply voltage fluctuation, a digital value indicating a correction amount by detecting an offset voltage of the voltage comparator due to the power supply voltage fluctuation. , And a correction process is performed by an addition / subtraction arithmetic unit to remove a conversion error.
実施例 以下、本発明の一実施例を説明する。Example Hereinafter, an example of the present invention will be described.
本発明は完全並列比較型アナログ／ディジタル変換
器，直並列比較型アナログ／ディジタル変換器共に適用
できる。The present invention can be applied to both a completely parallel comparison type analog / digital converter and a serial / parallel comparison type analog / digital converter.
ここでは、まず、完全並列比較型アナログ／ディジタ
ル変換器に適用した場合を例にとって説明する。Here, first, a case where the present invention is applied to a complete parallel comparison type analog / digital converter will be described as an example.
第１図に本発明による一実施例を示す。 FIG. 1 shows an embodiment according to the present invention.
第１図は本発明の電源電圧変動補正機能を有する完全
並列比較型アナログ／ディジタル変換器である。ここで
は4bit分解能のものを例にとって説明する。第１図にお
いて、101は基準電圧分割抵抗群であり、102は電圧比較
器群であり、103は位置検出論理回路であり、104はエン
コーダであり、105は電源電圧変動電圧比較器群であ
り、106は電源電圧変動位置検出論理回路であり、107は
電源電圧変動エンコーダであり、108は電源電圧補正演
算器である。FIG. 1 shows a completely parallel comparison type analog / digital converter having a power supply voltage fluctuation correction function of the present invention. Here, a 4-bit resolution will be described as an example. In FIG. 1, reference numeral 101 denotes a reference voltage dividing resistor group, 102 denotes a voltage comparator group, 103 denotes a position detection logic circuit, 104 denotes an encoder, and 105 denotes a power supply voltage fluctuation voltage comparator group. , 106 are power supply voltage fluctuation position detection logic circuits, 107 is a power supply voltage fluctuation encoder, and 108 is a power supply voltage correction calculator.
第１図において、102〜104は第３図で説明した完全並
列比較型アナログ／ディジタル変換器の構成と同じであ
る。In FIG. 1, reference numerals 102 to 104 are the same as those of the complete parallel comparison type analog / digital converter described in FIG.
以上のように構成された完全並列比較型アナログ／デ
ィジタル変換器について、以下その動作について説明す
る。102〜104の動作は第３図で説明した従来の完全並列
比較型アナログ／ディジタル変換器と同じである。The operation of the complete parallel comparison type analog / digital converter configured as described above will be described below. The operations of 102 to 104 are the same as those of the conventional complete parallel comparison type analog / digital converter described with reference to FIG.
電源電圧変動電圧比較器群105の基準電圧端子（ref）
には基準電圧分割抵抗群101によって分割された中央部
付近の分割電圧値、Vref（６）からVref（11）までが入
力される。また電源電圧変動電圧比較器群105の入力電
圧端子（in）には、基準電圧分割抵抗群101の中央部の1
/2Rによって分割されたVref（８）とVref（９）の中間
電圧が入力される。電源電圧変動電圧比較器群105は電
圧比較器群102で使用されているものと同じ形状の電圧
比較器が使用している。従って、システム電源電圧変動
が発生した場合、全ての電圧比較器の電源電圧が変動
し、全ての電圧比較器に同じ比較誤差が発生する。Reference voltage terminal (ref) of power supply voltage fluctuation voltage comparator group 105
, A divided voltage value in the vicinity of the center divided by the reference voltage dividing resistor group 101, from Vref (6) to Vref (11) is input. Also, the input voltage terminal (in) of the power supply voltage fluctuation voltage comparator group 105
An intermediate voltage between Vref (8) and Vref (9) divided by / 2R is input. As the power supply voltage fluctuation voltage comparator group 105, a voltage comparator having the same shape as that used in the voltage comparator group 102 is used. Therefore, when the system power supply voltage fluctuates, the power supply voltages of all the voltage comparators fluctuate, and the same comparison error occurs in all the voltage comparators.
電源電圧変動電圧比較器群105では電源電圧変動量が
検出され、この比較結果が電源電圧変動位置検出論理回
路106に入力される。電源電圧変動位置検出論理回路106
の出力は電源電圧変動エンコーダ107に入力され電源電
圧変動補正量に変換される。The power supply voltage fluctuation voltage comparator group 105 detects the power supply voltage fluctuation amount, and the comparison result is input to the power supply voltage fluctuation position detection logic circuit 106. Power supply voltage fluctuation position detection logic circuit 106
Is input to the power supply voltage fluctuation encoder 107 and converted into a power supply voltage fluctuation correction amount.
上記第１表は前記電源電圧変動量に対応して前記電源
電圧変動エンコーダ107から出力される前記電源電圧変
動補正量を示すものである。その電源電圧変動補正量は
前記電源電圧変動量をこの補数であらわしたものであ
る。電源電圧変動補正量は、従来の完全並列比較型アナ
ログ／ディジタル変換器によって変換された電源電圧変
動誤差を含むディジタルデータと電源電圧補正演算器10
8で補正処理を行うことによって、電源電圧変動誤差を
含まないディジタルデータが得られる。 The above Table 1 shows the power supply voltage fluctuation correction amount output from the power supply voltage fluctuation encoder 107 corresponding to the power supply voltage fluctuation amount. The power supply voltage fluctuation correction amount is obtained by expressing the power supply voltage fluctuation amount by its complement. The power supply voltage fluctuation correction amount is calculated based on the digital data including the power supply voltage fluctuation error converted by the conventional complete parallel comparison type analog / digital converter and the power supply voltage correction calculator 10.
By performing the correction processing in 8, digital data that does not include the power supply voltage fluctuation error can be obtained.
次に、直並列比較型アナログ／ディジタル変換器に適
用した例を説明する。Next, an example in which the invention is applied to a serial-parallel comparison type analog / digital converter will be described.
第２図は、本発明の電源電圧変動補正機能を有する直
並列アナログ／ディジタル変換器を示すものである。こ
こでは4bit分解能のものを例にとって説明する。FIG. 2 shows a serial / parallel analog / digital converter having a power supply voltage fluctuation correction function of the present invention. Here, a 4-bit resolution will be described as an example.
第２図において、201は基準電圧分割抵抗群であり、2
02は上位電圧比較器群であり、203は下位電圧比較器群
であり、204は上位位置検出論理回路であり、205は下位
位置検出論理回路であり、206は上位エンコーダであ
り、207は下位エンコーダであり、208は下位電圧選択ス
イッチ群であり、209は電源電圧変動電圧比較器群であ
り、210は電源電圧変動位置検出論理回路であり、211は
電源電圧変動エンコーダであり、212は電源電圧補正演
算器である。In FIG. 2, reference numeral 201 denotes a reference voltage dividing resistor group;
02 is an upper voltage comparator group, 203 is a lower voltage comparator group, 204 is an upper position detection logic circuit, 205 is a lower position detection logic circuit, 206 is an upper encoder, and 207 is a lower encoder. 208, a lower voltage selection switch group; 209, a power supply voltage fluctuation voltage comparator group; 210, a power supply voltage fluctuation position detection logic circuit; 211, a power supply voltage fluctuation encoder; 212, a power supply voltage fluctuation encoder; It is a voltage correction calculator.
第２図において、202〜208は第４図で説明した従来の
直並列比較型アナログ／ディジタル変換器の構成と同じ
である。In FIG. 2, reference numerals 202 to 208 are the same as those of the conventional serial / parallel comparison type analog / digital converter described with reference to FIG.
以上のように構成された直並列比較型アナログ／ディ
ジタル変換器について、以下その動作について説明す
る。202〜208の動作は第４図で説明した従来の直並列比
較型アナログ／ディジタル変換器と同じである。The operation of the serial / parallel comparison type analog / digital converter configured as described above will be described below. The operations 202 to 208 are the same as those of the conventional serial / parallel comparison type analog / digital converter described with reference to FIG.
電源電圧変動電圧比較器群209の基準電圧端子（ref）
には基準電圧分割抵抗群201によって分割された、上位
付近の分割電圧値、Vref（12）からVref（15）までが入
力される。また電源電圧変動電圧比較器群209の入力電
圧端子（in）には、基準電圧分割抵抗群201の上部付近
でR/2によって分割されたVref（13）とVref（14）の中
間電圧が入力される。電源電圧変動電圧比較器群209は
電圧比較器群202で使用されているものと同じ形状の電
圧比較器が使用している。従って、システム電源電圧変
動が発生した場合、全ての電圧比較器の電源電圧が変動
する。Reference voltage terminal (ref) of power supply voltage fluctuation voltage comparator group 209
, A divided voltage value in the vicinity of the upper part, which is divided by the reference voltage dividing resistor group 201, from Vref (12) to Vref (15) is input. The intermediate voltage between Vref (13) and Vref (14) divided by R / 2 near the upper part of the reference voltage dividing resistor group 201 is input to the input voltage terminal (in) of the power supply voltage fluctuation voltage comparator group 209. Is done. As the power supply voltage fluctuation voltage comparator group 209, a voltage comparator having the same shape as that used in the voltage comparator group 202 is used. Therefore, when a system power supply voltage fluctuation occurs, the power supply voltages of all the voltage comparators fluctuate.
電源電圧変動電圧比較器群209では電源電圧変動量が
検出され、この比較結果が電源電圧変動位置検出論理回
路210に入力される。電源電圧変動位置検出論理回路210
の出力は電源電圧変動エンコーダ211に入力され電源電
圧変動補正量に変換される。電源電圧変動補正量は、従
来の直並列比較型アナログ／ディジタル変換器によって
変換された電源電圧変動誤差を含むディジタルデータと
電源電圧補正演算器212で補正処理を行うことによっ
て、電源電圧変動誤差を含まないディジタルデータが得
られる。The power supply voltage fluctuation voltage comparator group 209 detects the power supply voltage fluctuation amount, and the comparison result is input to the power supply voltage fluctuation position detection logic circuit 210. Power supply voltage fluctuation position detection logic circuit 210
Is input to the power supply voltage fluctuation encoder 211 and is converted into a power supply voltage fluctuation correction amount. The power supply voltage fluctuation correction amount is obtained by correcting the power supply voltage fluctuation error by performing digital data including the power supply voltage fluctuation error converted by the conventional serial / parallel comparison type analog / digital converter and the power supply voltage correction calculator 212 to perform correction processing. Digital data which does not include is obtained.
なお、本実施例では基本的な完全並列比較型アナログ
／ディジタル変換器及び基本的な直並列比較型アナログ
／ディジタル変換器を代表例として説明したが、本発明
は電源電圧変動による比較誤差を有する電圧比較器を使
用した様々な形態の完全並列比較型アナログ／ディジタ
ル変換器あるいは様々な形態の直並列比較型アナログ／
ディジタル変換器に適用できる。In the present embodiment, the basic complete parallel comparison type analog / digital converter and the basic series / parallel comparison type analog / digital converter have been described as representative examples. However, the present invention has a comparison error due to power supply voltage fluctuation. Various forms of fully parallel comparison type analog / digital converters using voltage comparators or various forms of series / parallel comparison type analog / digital converters
Applicable to digital converter.
また、本実施例では4bitアナログ／ディジタル変換器
を例にとって説明したが、これはNbitのアナログ／ディ
ジタル変換器に適用できることは言うまでもない。In this embodiment, a 4-bit analog / digital converter has been described as an example. However, it goes without saying that the present invention can be applied to an N-bit analog / digital converter.
発明の効果 以上説明したように本発明によれば、電源電圧変動に
よる比較誤差を有する電圧比較器を使用した完全並列ア
ナログ／ディジタル変換器あるいは直並列比較型アナロ
グ／ディジタル変換器において、電源電圧が変動した場
合でも電源電圧変動誤差の無いアナログ／ディジタル変
換器を実現でき、その実用効果は大なるものがある。Effects of the Invention As described above, according to the present invention, in a fully parallel analog / digital converter or a serial / parallel comparison type analog / digital converter using a voltage comparator having a comparison error due to power supply voltage fluctuation, An analog / digital converter having no power supply voltage fluctuation error can be realized even if it fluctuates, and its practical effect is large.
【図面の簡単な説明】 第１図は本発明の一実施例の電源電圧変動補正機能を有
する4bit完全並列比較型アナログ／ディジタル変換器の
ブロック図、第２図は本発明の一実施例の電源電圧変動
補正機能を有する4bit直並列比較型アナログ／ディジタ
ル変換器のブロック図、第３図は従来の4bit完全並列比
較型アナログ／ディジタル変換器のブロック図、第４図
は従来の4bit直並列比較型アナログ／ディジタル変換器
のブロック図、第５図は従来のチョッパー型電圧比較器
の構成図である。 101……基準電圧分割抵抗群、102……電圧比較器群、10
3……位置検出論理回路、104……エンコーダ、105……
電源電圧変動電圧比較器群、106……電源電圧変動位置
検出論理回路、107……電源電圧変動エンコーダ、108…
…電源電圧補正演算器、201……基準電圧分割抵抗群、2
02……上位電圧比較器群、203……下位電圧比較器群、2
04……上位位置検出論理回路、205……下位位置検出論
理回路、206……上位エンコーダ、207……下位エンコー
ダ、208……下位電圧選択スイッチ群、209……電源電圧
変動電圧比較器群、210……電源電圧変動位置検出論理
回路、211……電源電圧変動エンコーダ、212……電源電
圧補正演算器。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a 4-bit perfect parallel comparison type analog / digital converter having a power supply voltage fluctuation correction function according to an embodiment of the present invention, and FIG. 2 is an embodiment of the present invention. FIG. 3 is a block diagram of a 4-bit serial-parallel comparison type analog / digital converter having a power supply voltage fluctuation correction function, FIG. 3 is a block diagram of a conventional 4-bit perfect parallel comparison type analog / digital converter, and FIG. FIG. 5 is a block diagram of a comparison type analog / digital converter, and FIG. 5 is a configuration diagram of a conventional chopper type voltage comparator. 101: Reference voltage dividing resistor group, 102: Voltage comparator group, 10
3 ... Position detection logic circuit, 104 ... Encoder, 105 ...
Power supply voltage fluctuation voltage comparator group, 106 Power supply voltage fluctuation position detection logic circuit, 107 Power supply voltage fluctuation encoder, 108
… Power supply voltage correction calculator, 201 …… Reference voltage division resistor group, 2
02: Upper voltage comparator group, 203: Lower voltage comparator group, 2
04: Upper position detection logic circuit, 205: Lower position detection logic circuit, 206: Upper encoder, 207: Lower encoder, 208: Lower voltage selection switch group, 209: Power supply voltage fluctuation voltage comparator group, 210: power supply voltage fluctuation position detection logic circuit, 211: power supply voltage fluctuation encoder, 212: power supply voltage correction calculator.
Claims (1)
複数の値の異なる基準電圧を作成し、その複数の各基準
電圧とディジタル変換すべきアナログ信号とを複数の同
種の電圧比較器よりなる第１の電圧比較器群により比較
し、その各電圧比較器からの複数の比較出力に基づいて
前記アナログ信号に応じたディジタルデータを作成する
アナログ／ディジタル変換器において、 前記複数の基準電圧を作成する分割抵抗群の１つの抵抗
の中点の電圧と他の複数の基準電圧とをそれぞれ前記第
１の電圧比較器群と同種の電圧比較器よりなる第２の電
圧比較器群により比較し、その各電圧比較器からの複数
の比較出力より前記電源電圧の変動量を示す信号を作成
し、その変動量を示す信号に応じて作成された補正量を
示すディジタル信号を作成し、そのディジタル信号によ
り前記ディジタルデータを補正することを特徴とするア
ナログ／ディジタル変換器。A power supply voltage is divided by a series resistor group to generate a plurality of reference voltages having different values, and each of the plurality of reference voltages and an analog signal to be converted into a digital signal are converted by a plurality of voltage comparators of the same type. An analog-to-digital converter for comparing digital signals according to the analog signals based on a plurality of comparison outputs from the respective voltage comparators, wherein the plurality of reference voltages are compared with each other. The voltage at the midpoint of one resistor of the divided resistor group to be created is compared with a plurality of other reference voltages by a second voltage comparator group composed of the same voltage comparator as the first voltage comparator group. A signal indicating the amount of fluctuation of the power supply voltage is created from the plurality of comparison outputs from each of the voltage comparators, and a digital signal indicating the amount of correction created according to the signal indicating the amount of fluctuation is created. An analog / digital converter, wherein the digital data is corrected by the digital signal of (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342672A JP2808771B2 (en) | 1989-12-28 | 1989-12-28 | Analog / digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342672A JP2808771B2 (en) | 1989-12-28 | 1989-12-28 | Analog / digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03201826A JPH03201826A (en) | 1991-09-03 |
| JP2808771B2 true JP2808771B2 (en) | 1998-10-08 |
Family
ID=18355599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342672A Expired - Lifetime JP2808771B2 (en) | 1989-12-28 | 1989-12-28 | Analog / digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808771B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101655687B (en) | 2008-08-20 | 2011-11-09 | 鸿富锦精密工业（深圳）有限公司 | Calibration system of voltage error |
| CN119010904B (en) * | 2024-07-29 | 2025-10-31 | 比邻智联(重庆)科技有限公司 | Voltage calibration method, device, apparatus, storage medium, and program product |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735419A (en) * | 1980-08-12 | 1982-02-26 | Honda Motor Co Ltd | Analog-to-digital converter for car |
| JPS63301625A (en) * | 1987-06-01 | 1988-12-08 | Nippon Denso Co Ltd | A/d converting device |
| JPH01106526A (en) * | 1987-10-19 | 1989-04-24 | Mitsubishi Electric Corp | AD converter |
-
1989
- 1989-12-28 JP JP1342672A patent/JP2808771B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03201826A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333006B1 (en) | Sub-ranging Analog-to-Digital Converters | |
| US4533903A (en) | Analog-to-digital converter | |
| US5184130A (en) | Multi-stage A/D converter | |
| US5210537A (en) | Multi-stage A/D converter | |
| JPS5871726A (en) | Analog-digital converter | |
| JP2008104142A (en) | Analog-to-digital converter | |
| JPH03157020A (en) | Series-parallel A/D converter | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| JP2995599B2 (en) | Analog-to-digital conversion method | |
| JP2808771B2 (en) | Analog / digital converter | |
| JP2001024509A (en) | Self-correction charge redistribution successive approximation AD converter | |
| US6504500B1 (en) | A/D converter and A/D converting method | |
| US5734342A (en) | Analog-to-digital converter for generating a digital N-bit Gray code | |
| JP3782911B2 (en) | AD converter circuit | |
| JPH05167449A (en) | Successive approximation type analog-digital converter | |
| SU1480128A1 (en) | Deserializer-serializer | |
| JP3086638B2 (en) | Digital-analog conversion circuit and analog-digital conversion circuit | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| US20230412182A1 (en) | Ad converter | |
| CN119232151B (en) | Analog-to-digital conversion system, automatic gain selection method, and gain deviation calibration method | |
| JPS60146528A (en) | Analog-digital converting circuit | |
| EP0604168A1 (en) | Cascadable flash analog-digital converters | |
| JP2792891B2 (en) | A / D converter | |
| US5568148A (en) | Analog/digital conversion circuit | |
| JP5927939B2 (en) | AD converter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |