JP2614681B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2614681B2 JP2614681B2 JP3321978A JP32197891A JP2614681B2 JP 2614681 B2 JP2614681 B2 JP 2614681B2 JP 3321978 A JP3321978 A JP 3321978A JP 32197891 A JP32197891 A JP 32197891A JP 2614681 B2 JP2614681 B2 JP 2614681B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- semiconductor chip
- gnd
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10W72/5449—
-
- H10W72/5522—
-
- H10W90/756—
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【0001】
【技術分野】本発明は、半導体装置、特に大電流を流す
必要のあるパワーIC、各種の駆動回路を構成した半導
体集積回路が搭載される半導体チップのパッドとリード
とをワイヤーで電気的に接続し、これらをパッケージで
封止する半導体装置に適用して有効な技術に関する。
【0002】
【背景技術】半導体集積回路に用いられるリードフレー
ムには各種の形状のものがあるが、その一例が特開昭5
5−107250公報に示されている。
【0003】ところで、通常はICチップに設けられた
パッドと各インナーリードとは個別にワイヤーボンディ
ングされるのであるが、例えばシリアル−パラレル変換
ドライバー回路、或いはパワー回路等を内蔵した半導体
集積回路では電源用、GND用に複数の外部接続端子を
使用しているものがある。これは、電源回路、ひいては
アースラインに大電流が流れるためであり、抵抗を低減
させるために上記方法が採用されている。
【0004】たとえば本発明者らは、32ビットの感熱
ヘッドドライバーを開発しているが、その半導体チップ
のボンディングパッド構成は、出力パッドに1個の割合
でGNDパッドが設けられている。すなわち、56ピン
のパッケージにおいてGNDピンは大多数をしめてしま
う。このことは、ビット容量が大きくなればそれだけG
NDピンも多数になり、パッケージ本体も大きくなるこ
とを意味している。
【0005】しかし、パッケージの技術的動向として
は、小型化が実装密度を向上させるうえで有利である。
さらに、小型のパッケージで大容量の半導体装置を実現
するのが、コストの低減につながる。
【0006】また、一方では、大容量にした場合、半導
体集積回路の回路動作に基づく発熱量が増大する。発熱
量が増大した場合には、半導体集積回路の回路動作不良
や物理的な損傷が発生する。
【0007】本発明は上記にかんがみてなされたもので
ある。
【0008】
【発明の目的】本発明の目的は、同一の用途に用いられ
る外部接続端子の数を削減することによって、信号の入
出力ピンが多ピンにできる半導体装置を提供することに
ある。
【0009】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【0010】
【発明の概要】本願において開示される発明の概要を簡
単に述ベれば、下記の通りである。
【0011】すなわち、主面に複数個のパッドを有する
半導体チップと、夫々の一端がその半導体チップのパッ
ドに近接して配設された複数のリードとを有し、前記パ
ッドと前記複数リードの一端とがワイヤで電気的接続さ
れてなり、前記半導体チップ及びワイヤ及び前記複数リ
ードの一端が樹脂で封止された半導体装置において、電
源、アース等の共通の目的に使用されるリードが、前記
半導体チップと複数リードの一端との間に半導体チップ
に沿って配置され、かつ前記目的に使用されるリードと
は別の所望複数リードのインナーリードを囲むように延
在し、その複数の自由端を樹脂封止体外に露出させる。
【0012】
【0013】
【実施例】以下、本発明を適用したリードフレームの一
実施例を第1図を参照して説明する。
【0014】本実施例の特徴は、半導体集積回路におけ
るGND用の外部接続端子を削減し信号入出力ピンを増
やしたことにある。また、本実施例の特徴は、半導体集
積回路の動作で発生する熱の放熱効率を高めたことにあ
る。
【0015】第1図に示すように、リードフレーム10
0は44ピンの場合について示してある。同フレーム1
00においてGND用のインナーリード23,29,3
9は、斜線で示すように一体に結合されている。そし
て、ICチップ51のGND用パッドから9本もの接続
がなされているにも関わらず、パッケージ(図示せず)
外に設けられる端子(アウターリード)は僅か3個でよ
いことになる。
【0016】すなわち、本来、GND用のインナーリー
ドとして使用される、インナーリード25,27,3
1,33,35,37が全て不要になり、その分インナ
ーリード間が空くことになる。したがって、実際には、
上記インナーリード25〜37を他の目的たとえば、信
号の入出力ピンに使用できる。これによりICチップの
集積度が上がり1個のICチップに32ビット以上の容
量が可能となっても、このリードフレーム100を使用
することが可能になる。
【0017】また、インナーリード23から39までの
間隔を均等にし、特にGND用のインナーリード23、
29及び39の斜線部分のリード幅寸法を他のインナー
リード30等のリード幅寸法に比べて拡げて、電気抵抗
を小さくし、更に大電流を流し得るようにしてもよい。
【0018】また、前記ICチップ51と入出力信号用
のインナーリード24〜28及び30〜38のワイヤー
が接続される一端との間には共通の目的で使用されるイ
ンナーリードが配置される。この共通の目的で使用され
るインナーリードは前述のGND用のインナーリード2
3、29、39の夫々に一体に成型され、共通の目的で
使用されるインナーリードの表面は他のインナーリード
例えば入出力信号用のインナーリード24等の表面とほ
ぼ同一平面内において形成される。つまり、前記共通の
目的で使用されるインナーリードは、半導体チップ5
1、パッケージの一部、入出力信号用のインナーリード
24等の夫々を含む放熱経路内に配置される導体層とし
て使用され、パッケージは通常は樹脂パッケージが使用
され、この樹脂パッケージに比べて熱伝導率が小さいの
で、放熱経路の熱抵抗を小さくできる。
【0019】さらに、GND用のインナーリード23、
29、39の夫々がタブ52の回りにあることにより、
ICチップ51のGND用パッドからGND用インナー
リードまでの距離が近くでき、金ワイヤーの使用量も低
減できる。また、最短距離でボンディングもでき、コス
トの低減も可能となる。
【0020】なお、タブ52、タブ吊りリード53a、
53b、ダム54の夫々については当業者間において知
られたものである。
【0021】第2図は、第1図のリードフレーム100
を用いたICパッケージの形態を示す。同図に示される
如く、GNDピンは23,29,39の3本しかないた
め、他のピンは電源用,信号入力,信号出力に有効に使
用できる。
【0022】図示はしないが、電源用ピンが多数有る場
合にも本発明は有効である。
【0023】
【効果】(1)パッケージ内の半導体チップとリードと
の間の放熱経路の熱抵抗を導体層で小さくできるので、
半導体チップに搭載される回路の動作で発生する熱を導
体層、リードの夫々を通してパッケージの外部に効率良
く放出できる半導体装置を提供できる。
【0024】(2)また、前記導体層は共通の目的で使
用されるリードを使用するので、入出力ピンを増加でき
る半導体装置を提供できる。
【0025】以上に本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。
【0026】例えば、上記実施例では、GNDピンにつ
いて本発明が適用されているが、電源回路に適用しても
よい。また、上記実施例ではGNDピンを3本とした
が、ワイヤーボンディングが良好に行なえるようにイン
ナーリード34,44をも同一のGND用インナーリー
ドとして形成してもよい。
【0027】
【利用分野】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるリー
ドフレームに適用した場合について説明したが、それに
限定されるものではなく、モータ駆動回路,電力増幅回
路等を内蔵するアナログ用ICにも利用することができ
る。そして、本発明によれば、このような大電流を流す
必要のある樹脂封止型の半導体装置であっても、信号入
出力ピンを多ピンとし、かつ熱的な問題を軽減すること
が可能となり、製品適用の拡大が図れるという効果をも
たらすことができる。 Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, in particular, a power IC which requires a large current to flow, and a pad of a semiconductor chip on which a semiconductor integrated circuit constituting various drive circuits is mounted. The present invention relates to a technique which is effective when applied to a semiconductor device in which a lead is electrically connected to a lead and the package is sealed with a package. 2. Description of the Related Art There are various types of lead frames used for semiconductor integrated circuits.
No. 5,107,250. In general, a pad provided on an IC chip and each inner lead are individually wire-bonded. And a plurality of external connection terminals for GND. This is because a large current flows through the power supply circuit, and eventually through the ground line, and the above method is employed to reduce the resistance. For example, the present inventors have developed a 32-bit thermal head driver. The bonding pad configuration of the semiconductor chip is such that one output pad is provided with a GND pad. That is, in the 56-pin package, the majority of the GND pins are closed. This means that the larger the bit capacity, the more G
The number of ND pins increases, which means that the package body also becomes larger. However, as a technical trend of the package, miniaturization is advantageous in improving the mounting density.
Furthermore, realizing a large-capacity semiconductor device with a small package leads to cost reduction. On the other hand, when the capacity is increased, the amount of heat generated based on the circuit operation of the semiconductor integrated circuit increases. When the amount of generated heat increases, circuit operation failure or physical damage of the semiconductor integrated circuit occurs. [0007] The present invention has been made in view of the above. OBJECTS OF THE INVENTION It is an object of the invention to use the same
Signal input by reducing the number of external connection terminals
An object of the present invention is to provide a semiconductor device in which the number of output pins can be increased. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings. SUMMARY OF THE INVENTION The summary of the invention disclosed in the present application is briefly described as follows. That is, a semiconductor chip having a plurality of pads on a main surface thereof, and a plurality of leads each having one end disposed close to the pad of the semiconductor chip, wherein the pads and the plurality of leads are provided. is one end becomes are electrically connected by wires, in a semiconductor device to which one end of the semiconductor chip and the wires and the plurality leads are sealed with resin, electric
The leads used for common purposes, such as
Semiconductor chip between the semiconductor chip and one end of multiple leads
Along with the lead used for said purpose
Extends around the inner lead of another desired multiple lead.
The plurality of free ends are exposed outside the resin sealing body. An embodiment of a lead frame to which the present invention is applied will be described below with reference to FIG. This embodiment is characterized in that the number of external connection terminals for GND in the semiconductor integrated circuit is reduced and the number of signal input / output pins is increased. The feature of the present embodiment is that the efficiency of radiating heat generated by the operation of the semiconductor integrated circuit is improved. [0015] As shown in FIG.
0 indicates the case of 44 pins. Same frame 1
At 00, the inner leads 23, 29, 3 for GND
9 are integrally connected as shown by oblique lines. Then, despite the connection of as many as nine wires from the GND pad of the IC chip 51, a package (not shown)
Only three external terminals (outer leads) are required. That is, the inner leads 25, 27, 3 originally used as the inner leads for GND.
1, 33, 35, and 37 are all unnecessary, and the space between the inner leads is accordingly increased. So, in practice,
The inner leads 25 to 37 can be used for other purposes such as signal input / output pins. Thus, even if the integration degree of the IC chip is increased and a capacity of 32 bits or more can be realized in one IC chip, the lead frame 100 can be used. Further, the intervals between the inner leads 23 to 39 are made uniform, and in particular, the inner leads 23 for GND,
The lead widths of the hatched portions 29 and 39 may be expanded as compared with the lead widths of the other inner leads 30 and the like, so that the electric resistance is reduced and a larger current can flow. Further, an inner lead used for a common purpose is arranged between the IC chip 51 and one end of the inner leads 24 to 28 and 30 to 38 for input / output signals to which wires are connected. The inner lead used for this common purpose is the above-described inner lead 2 for GND.
The surfaces of the inner leads used for a common purpose are integrally formed with each of 3, 29, and 39, and are formed in substantially the same plane as the surfaces of other inner leads, for example, the inner leads 24 for input / output signals. . That is, the inner lead used for the common purpose is the semiconductor chip 5
1. Used as a conductor layer arranged in a heat radiation path including a part of the package, inner leads 24 for input / output signals, etc. Usually, a resin package is used for the package, Since the conductivity is small, the thermal resistance of the heat radiation path can be reduced. Further, the inner lead 23 for GND,
Since each of 29 and 39 is around the tab 52,
The distance from the GND pad of the IC chip 51 to the GND inner lead can be reduced, and the amount of gold wire used can be reduced. In addition, bonding can be performed at the shortest distance, and cost can be reduced. The tab 52, the tab suspension lead 53a,
Each of the 53b and the dam 54 is known to those skilled in the art. FIG. 2 shows the lead frame 100 of FIG.
1 shows a form of an IC package using the same. As shown in the figure, since there are only three GND pins 23, 29, and 39, the other pins can be effectively used for power supply, signal input, and signal output. Although not shown, the present invention is also effective when there are many power supply pins. (1) Since the heat resistance of the heat radiation path between the semiconductor chip and the lead in the package can be reduced by the conductor layer,
It is possible to provide a semiconductor device capable of efficiently releasing heat generated by the operation of a circuit mounted on a semiconductor chip to the outside of a package through each of a conductor layer and a lead. (2) Since the conductor layers use leads used for a common purpose, a semiconductor device capable of increasing the number of input / output pins can be provided. Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say. For example, in the above embodiment, the present invention is applied to the GND pin, but may be applied to a power supply circuit. In the above embodiment, three GND pins are used. However, the inner leads 34 and 44 may be formed as the same GND inner lead so that wire bonding can be performed satisfactorily. In the above description, a case has been described in which the invention made by the present inventor is mainly applied to a lead frame which is a field of application as the background, but the invention is not limited to this. The present invention can also be used for an analog IC incorporating a drive circuit, a power amplifier circuit, and the like. Then, according to the present invention, such a large current flows.
Even a resin-encapsulated semiconductor device that requires
Use multiple output pins and reduce thermal problems
Is possible, and the effect of expanding the application of products
You can drop it.
【図面の簡単な説明】
【図1】 第1図は本発明を適用したリードフレームの
一実施例を示す平面図である。
【図2】 第2図は本発明のリードフレームを使用した
ICパッケージの斜視図である。
【符号の説明】
1〜44…インナーリード、51…ICチップ、52…
タブ、53a、53b…タブ吊りリード、54…ダム、
100…リードフレーム。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view showing one embodiment of a lead frame to which the present invention is applied. FIG. 2 is a perspective view of an IC package using the lead frame of the present invention. [Description of Signs] 1 to 44: inner lead, 51: IC chip, 52:
Tab, 53a, 53b: Tab suspension lead, 54: Dam,
100 ... lead frame.
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 H01L 23/50 X Continued on the front page (51) Int.Cl. 6 Identification number Reference number in the agency FI Technical display location H01L 23/50 H01L 23/50 X
Claims (1)
々の一端がその半導体チップのパッドに近接して配設さ
れた複数のリードとを有し、前記パッドと前記複数リー
ドの一端とがワイヤで電気的接続されてなり、前記半導
体チップ及びワイヤ及び前記複数リードの一端が樹脂で
封止された半導体装置において、電源、アース等の共通の目的に使用されるリードが、前
記半導体チップと複数リードの一端との間に半導体チッ
プに沿って配置され、かつ前記目的に使用されるリード
とは別の所望複数リードのインナーリードを囲むように
延在し、その複数の自由端を樹脂封止体外に露出させて
なる ことを特徴とする半導体装置。(57) [Claims] A semiconductor chip having a plurality of pads on a main surface, and a plurality of leads each having one end disposed close to a pad of the semiconductor chip, wherein the pad and one end of the plurality of leads are connected by wires. In a semiconductor device which is electrically connected and one end of the semiconductor chip and the wire and the plurality of leads are sealed with a resin, a lead used for a common purpose such as a power supply and an earth is
The semiconductor chip is placed between the semiconductor chip and one end of the leads.
Lead placed along the loop and used for said purpose
To surround the inner lead of another desired multiple lead
Extending and exposing the plurality of free ends outside the resin sealing body.
Wherein a composed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321978A JP2614681B2 (en) | 1991-12-05 | 1991-12-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321978A JP2614681B2 (en) | 1991-12-05 | 1991-12-05 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270818A Division JPH061801B2 (en) | 1984-12-24 | 1984-12-24 | Lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521692A JPH0521692A (en) | 1993-01-29 |
| JP2614681B2 true JP2614681B2 (en) | 1997-05-28 |
Family
ID=18138555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321978A Expired - Lifetime JP2614681B2 (en) | 1991-12-05 | 1991-12-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2614681B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011462B2 (en) * | 1977-01-31 | 1985-03-26 | 日本電気株式会社 | semiconductor equipment |
-
1991
- 1991-12-05 JP JP3321978A patent/JP2614681B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521692A (en) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426484B1 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
| JP2992814B2 (en) | Semiconductor package | |
| US6339210B1 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
| US6831353B2 (en) | Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die | |
| JP2560974B2 (en) | Semiconductor device | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| JPH0992772A (en) | Lead-on-chip semiconductor package and manufacturing method thereof | |
| JPH061801B2 (en) | Lead frame | |
| JP2614681B2 (en) | Semiconductor device | |
| JP2888183B2 (en) | Resin-sealed semiconductor device | |
| JP2501382B2 (en) | Method for assembling semiconductor device | |
| JPH07312404A (en) | Resin-sealed semiconductor device | |
| JP3454192B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JP2880878B2 (en) | Vertical surface-mount resin-encapsulated semiconductor device | |
| JP2896223B2 (en) | Resin-sealed semiconductor device | |
| JPH10321670A (en) | Semiconductor device | |
| JP2756436B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0521691A (en) | Semiconductor device and assembling method thereof | |
| JPH06326236A (en) | Resin sealed semiconductor device | |
| JP2663860B2 (en) | Resin-sealed semiconductor device | |
| JPH1174302A (en) | Resin-sealed semiconductor device | |
| JP2971594B2 (en) | Semiconductor integrated circuit device | |
| JP2801319B2 (en) | Semiconductor device | |
| JP3003653B2 (en) | Ball grid array type semiconductor device | |
| JP2646988B2 (en) | Resin-sealed semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |