[go: up one dir, main page]

JP2655481B2 - 出力バッファ型ａｔｍスイッチにおける優先制御方法 - Google Patents

出力バッファ型ａｔｍスイッチにおける優先制御方法

Info

Publication number
JP2655481B2
JP2655481B2 JP11181994A JP11181994A JP2655481B2 JP 2655481 B2 JP2655481 B2 JP 2655481B2 JP 11181994 A JP11181994 A JP 11181994A JP 11181994 A JP11181994 A JP 11181994A JP 2655481 B2 JP2655481 B2 JP 2655481B2
Authority
JP
Japan
Prior art keywords
cell
input
logical queue
quality class
output buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11181994A
Other languages
English (en)
Other versions
JPH07297840A (ja
Inventor
康仁 入江
健治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP11181994A priority Critical patent/JP2655481B2/ja
Priority to AU17655/95A priority patent/AU685238B2/en
Priority to EP19950302873 priority patent/EP0681385B1/en
Priority to CA 2148065 priority patent/CA2148065C/en
Priority to DE69528924T priority patent/DE69528924T2/de
Priority to US08/430,385 priority patent/US5550823A/en
Priority to KR1019950010373A priority patent/KR0146847B1/ko
Publication of JPH07297840A publication Critical patent/JPH07297840A/ja
Application granted granted Critical
Publication of JP2655481B2 publication Critical patent/JP2655481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＡＴＭ交換機のＡＴＭ
スイッチにおける優先制御方法に関し、特に各ＡＴＭセ
ルに付加された遅延品質クラスを遷移させることにより
ＡＴＭセルを制御する出力バッファ型ＡＴＭスイッチに
おける優先制御方法に関するものである。
【０００２】
【従来の技術】従来、ＡＴＭ交換機では、複数の入出力
回線を交換接続するＡＴＭスイッチの交換能力を超えて
ＡＴＭセルが入力された場合のセル廃棄順序、あるいは
一時的にＡＴＭスイッチに蓄積されたセルの読み出し順
序などを、予め廃棄特性あるいは遅延特性として設定し
ておき、これら特性に基づきセルの優先制御を行うもの
となっていた（例えば、特開平４−２０７５４３号公
報）。図７は、従来の優先制御方法を示す説明図であ
り、同図において、７１は入力セルのうちのいずれかを
廃棄する廃棄部、７２は各廃棄品質クラス別に１つのメ
モリ内に論理的に設けられたバッファメモリ、７３は各
バッファメモリ７２で使用されているバッファ量を測定
するバッファ量測定部、７４は所定のバッファメモリ７
２からセルを選択出力するセレクタ部、７５は所定の廃
棄特性に基づいてセルの廃棄指示を各廃棄部７１に出力
する廃棄制御部、７６は所定の遅延特性に基づいてセル
の読み出し指示をセレクタ部７４に出力する遅延制御部
である。
【０００３】次に、従来の優先制御方法による動作につ
いて説明する。まず、各セルに廃棄特性および遅延特性
に応じた優先クラスＣＬ（ｍ，ｎ）を付加しておく。こ
の場合、ｍは廃棄品質クラス、ｎは遅延品質クラスを示
しており、廃棄品質クラスが高いほど廃棄される確率が
低く、遅延品質クラスが小さいほど遅延される確率が低
くなっている。入力セルは、廃棄品質クラスに応じてそ
れぞれ廃棄品質クラスごとに設けられた廃棄部７１に分
配される。
【０００４】ここで、廃棄制御部７５は、各バッファ量
測定部７３からの出力に基づき全バッファ使用量を検査
し、そのバッファ使用量に基づいて廃棄特性を参照する
ことにより、入力セルの廃棄品質クラスが廃棄すべきク
ラスか否かを判断し、その判断結果を廃棄部７１に指示
する。廃棄部７１は、廃棄制御部７５からの出力が廃棄
を示す場合には入力セルを廃棄し、格納を示す場合には
入力セルの廃棄品質クラスに対応するバッファメモリ７
２であって、さらに遅延品質クラスごとに分割されたバ
ッファメモリ７２のうち入力セルの遅延品質クラス、す
なわち優先クラスＣＬ（ｍ，ｎ）に対応するバッファメ
モリ７２に格納する。
【０００５】また、格納すべきであると判断されたにも
かかわらず、バッファメモリ７２に空き領域がない場
合、廃棄制御部７５は、入力セルの廃棄品質クラスより
低いクラスのセルのうちの最低クラスのセルをバッファ
メモリ７２から廃棄するよう廃棄部７１に指示する。こ
れにより、バッファメモリ７２内のセルが廃棄され、こ
の廃棄により生成された空き領域に、入力セルが格納さ
れる。なお、入力セルより低い廃棄品質クラスのセルが
存在しない場合には、入力セルが廃棄される。
【０００６】また、遅延制御部７６は、所定の読み出し
タイミングに応じて、各バッファ量測定部から各バッフ
ァメモリ７２のバッファ使用量を確認し、バッファメモ
リ７２内にセルが格納されているバッファメモリ７２の
うち、遅延品質クラスの小さいものを指定したセル読み
出しをセレクタ部７４に指示し、セレクタ部７４は指定
されたバッファメモリ７２からセルを読み出し、出力セ
ルとして後段に出力する。
【０００７】
【発明が解決しようとする課題】従って、このような従
来のＡＴＭスイッチにおける優先制御方法では、入力セ
ルに対して固定的に廃棄品質クラスおよび遅延品質クラ
スからなる品質クラスを付加して優先順位を決定すると
ともに、常に優先順位の高いクラスのセルから読み出し
が行われるため、ある遅延品質クラスの各バッファメモ
リに瞬時的（バースト的）に過大なトラフィックが入力
されて輻輳が発生し、当初の遅延品質を満足できそうに
ない場合でも、必ず上位の遅延品質クラスのセルから読
み出され、輻輳をうまく回避することが困難となり、こ
のような瞬時的な過大トラフィックに対する耐力は依然
として低いものとなっていた。本発明はこのような課題
を解決するためのものであり、設定された廃棄品質およ
び遅延品質を満足させることができるとともに、特に瞬
時的な過大トラフィックに対して高い耐力を有する出力
バッファ型ＡＴＭスイッチの優先制御方法を提供するこ
とを目的としている。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、本発明による出力バッファ型ＡＴＭスイッチ
における優先制御方法は、入力セルに付加されている廃
棄品質クラス、遅延品質クラスおよびルーティング情報
に基づき入力セルの書き込み制御を行う書き込み制御部
と、遅延品質クラスおよびルーティング情報に対応して
バッファメモリ内に仮想的に設けられ入力セルを一時的
に格納する複数の論理キューと、遅延品質クラスに基づ
き所定の論理キューからセルを読み出し所定の入力ポー
トに出力する読み出し制御部とを有する入力バッファ部
をスイッチ部の各入力ポートに対応して設けて、書き込
み制御部は、入力セルに付加されている遅延品質クラス
およびルーティング情報に対応する論理キューに入力セ
ルを書き込み、読み出し制御部は、すべての論理キュー
について、論理キュー内のセル蓄積量の増減に応じてそ
の論理キューの遅延品質クラスを上位または下位クラス
に遷移させた後、個々の論理キューの新たな遅延品質ク
ラスに基づいて各論理キューからセルを読み出すように
したものである。また、読み出し制御部は、すべての論
理キューについて、論理キュー内の現在のセル蓄積量
が、論理キューの初期遅延品質クラスに対応するセル蓄
積しきい値より大きくなった場合に、論理キューの遅延
品質クラスを上位に遷移させ、セル蓄積量がセル蓄積し
きい値以下となった場合に、論理キューの遅延品質クラ
スを初期遅延品質クラスに遷移させるようにしたもので
ある。また、出力バッファ部内のセル蓄積量が所定のし
きい値より大きくなった場合に、出力バッファしきい値
超過信号を出力するセル蓄積しきい値検出部をＡＴＭス
ィッチの各出力バッファ部に対応して設けて、読み出し
制御部は、セル蓄積しきい値検出部から出力バッファし
きい値超過信号が出力されている間は、出力バッファし
きい値超過信号の示す出力ポートに対応する各論理キュ
ーの遅延品質クラスを所定の読み出し禁止クラスに遷移
させ、セルの読み出しを禁止するようにしたものであ
る。また、書き込み制御手段は、入力セルに応じて選択
された論理キュー内のセル蓄積量が、入力セルに付加さ
れている廃棄品質クラスに対応する廃棄しきい値より大
きくなった場合に入力セルを破棄し、セル蓄積量が廃棄
セルしきい値以下である場合に入力セルを論理キューに
書き込むようにしたものである。
【０００９】
【作用】従って、入力セルは、入力セルに付加されてい
る遅延品質クラスおよびルーティング情報に対応する論
理キューに書き込まれ、すべての論理キューについて、
論理キュー内のセル蓄積量の増減に応じてその論理キュ
ーの遅延品質クラスが上位または下位クラスに遷移され
た後、個々の論理キューの新たな遅延品質クラスに基づ
いて各論理キューからセルが読み出される。また、論理
キューの遅延品質クラスは、論理キュー内のセル蓄積量
が論理キューの初期遅延品質クラスに対応するセル蓄積
しきい値より大きくなった場合に上位に遷移し、セル蓄
積量がセル蓄積しきい値以下となった場合に初期遅延品
質クラスに遷移する。また、セル蓄積しきい値検出部か
らの出力バッファしきい値超過信号が出力されている
間、出力バッファしきい値超過信号の示す出力ポートに
対応する各論理キューの遅延品質クラスが所定の読み出
し禁止クラスに遷移し、セルの読み出しが禁止される。
また、入力セルは、入力セルに応じて選択された論理キ
ュー内のセル蓄積量が、入力セルに付加されている廃棄
品質クラスに対応する廃棄しきい値より大きくなった場
合に破棄され、セル蓄積量が廃棄セルしきい値以下であ
る場合に論理キューに書き込まれる。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例である優先制御方法による
出力バッファ型ＡＴＭスイッチを示す構成図である。同
図において、１は入力されたセルに格納されたルーティ
ング情報（出力ポート番号など）に基づき交換接続する
とともに、出力側の伝送容量などに合わせてセルを出力
する出力バッファ型のＡＴＭスイッチ、２はそれぞれの
回線とＡＴＭスイッチ１との間に各回線ごとに設けら
れ、入力セルに付加された廃棄品質クラスおよび遅延品
質クラスに基づき優先制御を行う入力バッファ部であ
る。
【００１１】ＡＴＭスイッチ１において、１１は各入力
ポート１４から入力されたセルを、そのセルに付加され
ているルーティング情報に基づき所定の出力ポート１５
に交換接続（セルフ・スイッチング）するスイッチ部、
１２はスイッチ部１１の各出力ポート１５ごとに設け
ら、内部に遅延品質クラスに基づく優先順位別、および
同報出力別に複数のバッファメモリを有する出力バッフ
ァ部、１３は各出力バッファ部１２ごとに設けられ、各
出力バッファ部１２内のバッファメモリに蓄積されてい
るセルの蓄積量が所定のしきい値を越えた場合に出力バ
ッファしきい値超過信号を出力するセル蓄積しきい値検
出部である。
【００１２】入力バッファ部２において、２２はバッフ
ァメモリ内に遅延品質クラスおよびスイッチ部１１の出
力ポート番号ごとに仮想的に設けられ、入力セルを一時
的に格納する論理キュー、２１は各論理キュー２２内の
セル蓄積量に基づき、入力セルを入力セルに付加されて
いる遅延品質クラスおよび出力ポート番号に対応する論
理キュー２２に書き込む書き込み制御部、２３は各論理
キュー２２内のセル蓄積量およびセル蓄積しきい値検出
部１３からの出力バッファしきい値超過信号に基づき、
所定の論理キュー２２からセルを読み出しスイッチ部１
１に出力する読み出し制御部である。
【００１３】図２は、遅延品質クラスに基づく読み出し
優先順位を示す説明図である。入力セルに付加された廃
棄品質クラスおよび遅延品質クラスは、優先クラスＣＬ
（ｍ，ｎ）の行列によって表される。この場合、入力セ
ルに付加されている廃棄品質クラスｍが小さいほど廃棄
されやすくなり廃棄率が大きくなり、また廃棄品質クラ
スｍが大きいほど廃棄されにくくなり廃棄率が小さくな
ることを示している。また遅延品質クラスｎが小さいほ
ど読み出されにくくなって遅延時間が大きくなり、また
遅延品質クラスｎが大きいほど読み出されやすくなって
遅延時間が小さくなることを示しており、読み出し時の
優先順位は遅延品質クラスｎが小さいほど優先順位が低
く、また遅延品質クラスが大きいほど優先順位が高くな
っている。
【００１４】図３は、図１の入力バッファ部を示す構成
図であり、同図において、２４，２５は論理キュー２２
のうちそれぞれ同じ遅延品質クラスに割り当てられた複
数の論理キュー２２からなる論理キュー群であり、スイ
ッチ部１１の各出力ポート番号および同報出力に対応す
る論理キュー２２を有している。例えば、論理キュー群
２４は初期遅延品質クラスｎとしてｎ＝２の論理キュー
２２から構成されており、また論理キュー群２５は初期
遅延品質クラスｎ＝３の論理キュー２２から構成されて
いる。Ｖは各論理キュー２２内の現在のセル蓄積量、Ｖ
m ，Ｖn はセルの廃棄を判断するためのセル廃棄しきい
値、および遅延品質クラスの遷移を判断するためのセル
蓄積しきい値である。
【００１５】次に、図４を参照して、本発明の動作とし
て書き込み制御部２１における書き込み処理について説
明する。図４は、書き込み制御部２１における書き込み
処理を示すフローチャートである。まず、書き込み制御
部２１は、入力セルの受信に応じて、入力セルに付加さ
れている廃棄品質クラスｍおよび遅延品質クラスｎから
なる優先クラスＣＬ（ｍ，ｎ）および出力ポート番号な
どのルーティング情報を読み込み（ステップ４０）、読
み込まれた遅延品質クラスｎに対応する論理キュー群２
４，２５内の論理キュー２２であって、かつ読み込まれ
た出力ポート番号に対応する論理キュー２２を選択する
（ステップ４１）。
【００１６】次に、各論理キュー２２が設けられている
バッファメモリ内に空き領域があるか否か判断し（ステ
ップ４２）、入力セルを格納するための空き領域がある
場合には（ステップ４２：ＹＥＳ）、入力セルから読み
込まれた廃棄品質クラスｍに対応する廃棄しきい値Ｖm
を参照し（ステップ４３）、選択された論理キュー２２
内の現在のセル蓄積量Ｖと廃棄しきい値Ｖm とを比較し
（ステップ４４）、セル蓄積量Ｖが廃棄しきい値Ｖm よ
り小さい場合には（ステップ４４：ＹＥＳ）、選択され
た論理キュー２２に入力セルを書き込むための空き容量
が十分にあると判断し、選択された論理キュー２２に入
力セルを書き込む（ステップ４５）。
【００１７】また、選択された論理キュー２２のすべて
の領域にセルが蓄積されており空き領域がない場合（ス
テップ４２：ＮＯ）、あるいは現在のセル蓄積量Ｖが廃
棄しきい値Ｖm 以上であった場合には（ステップ４４：
ＮＯ）、入力セルを廃棄する（ステップ４６）。従っ
て、入力セルの優先クラスおよびルーティング情報に基
づき選択された論理キュー２２の現在のセル蓄積量Ｖ
が、入力セルの廃棄品質クラスｍに対応する廃棄しきい
値Ｖm より大きくなった場合にはその入力セルを廃棄
し、セル蓄積量Ｖが廃棄しきい値Ｖm 以下である場合に
は入力セルを書き込むようにしたので、個々の論理キュ
ー２２について正確な廃棄制御が可能となり、一旦書き
込んだセルを廃棄するための複雑な構成を必要とせず、
１つの論理キュー２２によるバッファメモリの多量消費
による廃棄特性の悪化など他の論理キューへの悪影響を
回避できる。
【００１８】次に、図５を参照して、本発明の動作とし
て読み出し制御部２３における読み出し処理について説
明する。図５は、読み出し制御部２３における読み出し
処理を示すフローチャートである。読み出し制御部２３
は、所定のセル読み出しタイミングに応じて、すべての
論理キュー２２に対する遅延品質クラスｎの遷移処理を
行う。まず、いずれか任意の論理キュー２２を選択し
（ステップ５０）、その論理キュー２２に対してＡＴＭ
スイッチ１内のセル蓄積しきい値検出部１３から出力バ
ッファしきい値超過信号が出力されているかどうか確認
し（ステップ５１）、出力バッファしきい値超過信号が
出力されている場合には（ステップ５１：ＹＥＳ）、そ
の論理キュー２２の遅延品質クラスを読み出し禁止を示
す最下位の遅延品質クラス（ｎ＝１）に遷移させる（ス
テップ５２）。
【００１９】これにより、選択された論理キュー２２に
対応する出力バッファ１２が、他の回線から入力された
トラフィックなどが原因で空き領域が残り少なくなって
いることが認識され、その後に出力バッファ１２のセル
蓄積量が低下し、出力バッファしきい値超過信号が停止
されるまで、この論理キュー２２からのセルの読み出し
が禁止される。また、選択された論理キュー２２に対し
て出力バッファしきい値超過信号が出力されていない場
合には（ステップ５１：ＮＯ）、その論理キュー２２に
予め設定されている初期遅延品質クラスに基づくセル蓄
積しきい値Ｖn を参照し（ステップ５３）、選択された
論理キュー２２の現在のセル蓄積量Ｖとセル蓄積しきい
値Ｖn とを比較する（ステップ５４）。
【００２０】ここで、現在のセル蓄積量Ｖがセル蓄積し
きい値Ｖn より大きい場合には（ステップ５４：ＹＥ
Ｓ）、選択された論理キュー２２に通常のセル蓄積量よ
り多数のセルが蓄積されており、優先的に読み出しが必
要であると判断し、選択された論理キュー２２の遅延品
質クラスｎを１つ上位の遅延品質クラスｎ＋１に遷移さ
せ（ステップ５５）、一方、現在のセル蓄積量Ｖがセル
蓄積しきい値Ｖn 以下である場合には（ステップ５４：
ＮＯ）、選択された論理キュー２２に通常のセル蓄積量
以下のセルしか蓄積されておらず、特に優先的に読み出
しを行う必要がないと判断し、遅延品質クラスｎを初期
クラスに遷移させる（ステップ５６）。以上のように出
力バッファ部１２のセル蓄積量および入力バッファ（論
理キュー）のセル蓄積量に基づく論理キュー２２の遅延
品質クラスに関する遷移処理を終了し、すべての論理キ
ュー２２について遷移処理を実施する（ステップ５
７）。
【００２１】図６は、各論理キュー２２の優先クラスに
関する遷移を示す説明図であり、６１〜６４はそれぞれ
論理キューを示しており、また◎は各論理キュー６１〜
６４の初期遅延品質クラス、○は遷移しうる遅延品質ク
ラスをそれぞれ示している。図６において、例えば論理
キュー６２は、初期の遅延品質クラスｎは「３」となっ
ており、この論理キュー６２に出力バッファしきい値超
過信号が出力されている場合には、遅延品質クラスｎが
最下位の「１」に遷移し、この論理キュー６２からのセ
ルの読み出しが禁止され、出力バッファしきい値超過信
号の停止に応じて、もとの遅延品質クラスｎ（３または
４）に戻る。
【００２２】また、論理キュー６２の現在のセル蓄積量
Ｖが、初期遅延品質クラス「３」に対応するセル蓄積し
きい値Ｖm 以下のときは初期遅延品質クラスに遷移し、
セル蓄積量Ｖがセル蓄積しきい値Ｖm より大きくなった
場合には、遅延品質クラスｎが１つ上位の「４」に遷移
し、読み出しの優先順位が高く設定される。この場合、
遅延品質クラスｎを１つ上位に遷移させるようにした
が、この遷移先は、その優先クラスを選択契約している
利用者（端末）から瞬時的に入力されうる最大のトラフ
ィックに十分対応可能であること、あるいはサービスと
して提供する所定の対応限界に基づいて決定されるもの
であり、遅延品質クラス間の間隔の大小に応じて遷移量
が設定されるものとなる。なお、廃棄品質クラスについ
ては、これら遅延品質クラスが遷移した場合でも遷移し
ない。
【００２３】図５において、すべての論理キュー２２に
ついて遷移処理が終了した場合には（ステップ５７：Ｙ
ＥＳ）、すべての論理キュー２２のうち最上位の遅延品
質クラスを有する論理キュー２２が選択され（ステップ
５８）、最上位の遅延品質クラスを有する論理キュー２
２が１つであれば（ステップ５８：ＹＥＳ）、その論理
キュー２２からセルが読み出されてＡＴＭスイッチ１へ
出力され（ステップ６０）、複数の論理キュー２２が選
択された場合には（ステップ５８：ＮＯ）、例えば等し
い間隔で順に選択される回転優先などの選択方法などに
より複数の論理キュー２２のうちから１つの論理キュー
２２が選択され（ステップ５９）、その論理キュー２２
からセルが読み出されてＡＴＭスイッチ１へ出力される
（ステップ６０）。
【００２４】従って、入力バッファ部２に遅延品質クラ
スおよび出力ポート番号に対応して複数の論理キュー２
２を設けて、入力セルの優先クラスおよびルーティング
情報に応じて入力セルを各論理キュー２２に書き込み、
すべての論理キューについてセル蓄積量Ｖの増減に応じ
て遅延品質クラスを上位または下位クラスに遷移させ、
その最上位クラスの論理キュー２２からセルを読み出す
ようにしたので、１つの優先クラスに対して瞬時的に過
大なトラフィックが入力された場合でも、上位の遅延品
質クラスへの遷移により優先的にセルが読み出されるも
のとなり、トラフィックの変動に柔軟に対応することが
可能となる。
【００２５】また、入力セルの優先クラスに対応する論
理キュー２２の現在のセル蓄積量Ｖが、その論理キュー
２２の初期の遅延品質クラスに対応するセル蓄積しきい
値Ｖn より大きくなった場合に、その論理キュー２２の
遅延品質クラスｎを上位に遷移させ、セル蓄積量Ｖがセ
ル蓄積しきい値Ｖn 以下となった場合に、初期遅延品質
クラスに遷移させるようにしたので、個々の論理キュー
２２についてより正確な遷移制御が可能となり、また下
位の遅延品質クラスの論理キュー２２が上位クラスに遷
移した場合、元々上位クラスにあった論理キュー２２の
遅延時間が増加するものとなるが、この上位クラスの論
理キュー２２もセル蓄積量の増加に応じてさらに上位ク
ラスに遷移するものとなり、下位クラスの遷移に影響さ
れずに当初の遅延特性を得ることが可能となる。
【００２６】さらに、出力バッファ部１２内のバッファ
メモリに蓄積されているセルの蓄積量が所定のしきい値
を越えた場合に、その出力ポート１５に対応する論理キ
ュー２２に対して出力バッファしきい値超過信号を出力
するセル蓄積しきい値検出部１３を設けて、この出力バ
ッファしきい値超過信号が出力されている論理キュー２
２については、その遅延品質クラスを最下位の読み出し
禁止クラスに遷移させるようにしたので、他の回線で瞬
時的に過大なトラフィックが入力され、対応する出力バ
ッファ部１２内のバッファメモリの空き領域が少なくな
った場合、入力バッファ部２からのセル読み出しが一時
的に停止することにより、出力バッファ部１２における
セル蓄積量の増加に対して各入力バッファ部２の論理キ
ュー２２で柔軟に対応することが可能となるとともに、
遅延品質クラスを読み出し禁止クラスに遷移させること
により、複雑な構成を必要とせずに各入力バッファ部２
からのセル読み出し停止を制御することが可能となる。
【００２７】
【発明の効果】以上説明したように、本発明は、一時的
に入力セルを格納する複数の論理キューを遅延品質クラ
スおよびルーティング情報に対応してバッファメモリ内
の仮想的に設けて、書き込み制御部により、入力セルに
付加されている遅延品質クラスおよびルーティング情報
に対応する論理キューに入力セルを書き込み、読み出し
制御部により、すべての論理キューについて、論理キュ
ー内のセル蓄積量の増減に応じてその論理キューの遅延
品質クラスを上位または下位クラスに遷移させた後、遅
延品質クラスが最上位となった論理キューからセルを読
み出すようにしたので、１つの優先クラスに対して瞬時
的に過大なトラフィックが入力された場合でも、上位の
遅延品質クラスへの遷移によりその論理キューから優先
的にセルが読み出されるものとなり、トラフィックの変
動に柔軟に対応することが可能となる。
【００２８】また、読み出し制御部により、論理キュー
内の現在のセル蓄積量が、論理キューの初期遅延品質ク
ラスに対応するセル蓄積しきい値より大きくなった場合
に、論理キューの遅延品質クラスを上位に遷移させ、セ
ル蓄積しきい値以下となった場合に、初期遅延品質クラ
スに遷移させるようにしたので、個々の論理キューにつ
いてより正確な遷移制御が可能となり、また下位の遅延
品質クラスの論理キューが上位クラスに遷移した場合、
元々上位クラスにあった論理キューの遅延時間が増加す
るものとなるが、この上位クラスの論理キューもセル蓄
積量の増加に応じてさらに上位クラスに遷移するものと
なり、下位クラスの遷移に影響されずに当初の遅延特性
を得ることが可能となる。
【００２９】また、出力バッファ部内のセル蓄積量が所
定のしきい値より大きくなった場合に、出力バッファし
きい値超過信号を出力するセル蓄積しきい値検出部をＡ
ＴＭスイッチの各出力バッファ部に対応して設けて、読
み出し制御部により、出力バッファしきい値超過信号が
出力されている間は、対応する各論理キューの遅延品質
クラスを所定の読み出し禁止クラスに遷移させてセルの
読み出しを禁止するようにしたので、他の回線で瞬時的
に過大なトラフィックが入力され、対応する出力バッフ
ァ部内のバッファメモリの空き領域が少なくなった場
合、セル読み出しを一時的に停止することにより、出力
バッファ部におけるセル蓄積量の増加に対して各論理キ
ューで柔軟に対応することが可能となるとともに、遅延
品質クラスを読み出し禁止クラスに遷移させるという単
純な構成によりセル読み出し停止を制御することが可能
となる。
【００３０】また、書き込み制御手段により、入力セル
に応じて選択された論理キュー内のセル蓄積量が、入力
セルに付加されている廃棄品質クラスに対応する廃棄し
きい値より大きくなった場合に入力セルを破棄し、廃棄
セルしきい値以下である場合に論理キューに書き込むよ
うにしたので、個々の論理キューについて正確な廃棄制
御が可能となり、従来のように一旦書き込んだセルを廃
棄するための複雑な構成を必要とせず、さらに１つの論
理キューによるバッファメモリの多量消費による廃棄特
性の悪化など他の論理キューへの悪影響を回避すること
ができる。
【図面の簡単な説明】
【図１】 本発明の一実施例である優先制御方法による
出力バッファ型ＡＴＭスイッチを示す構成図である。
【図２】 遅延品質クラスに基づく読み出し優先順位を
示す説明図である。
【図３】 入力バッファ部を示す構成図である。
【図４】 本発明の一実施例である書き込み処理を示す
フローチャートである。
【図５】 本発明の一実施例である読み出し処理を示す
フローチャートである。
【図６】 優先クラスの遷移を示す説明図である。
【図７】 従来の優先制御方法によるＡＴＭスイッチを
示す構成図である。
【符号の説明】
１…出力バッファ型ＡＴＭスイッチ、１１…スイッチ
部、１２…出力バッファ部、１３…セル蓄積しきい値検
出部、１４…入力ポート、１５…出力ポート、２…入力
バッファ部、２１…書き込み制御部、２２…論理キュ
ー、２３…読み出し制御部、２４，２５…論理キュー
群。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 各入力ポートから入力されたセルをその
    セルのルーティング情報に応じて所定の出力ポートに交
    換出力するスイッチ部と、各出力ポートに対応して設け
    られセルの出力制御を行う出力バッファ部とを有する出
    力バッファ型ＡＴＭスイッチにおいて、 入力セルに付加されている廃棄品質クラス、遅延品質ク
    ラスおよびルーティング情報に基づき入力セルの書き込
    み制御を行う書き込み制御部と、前記遅延品質クラスお
    よび前記ルーティング情報に対応してバッファメモリ内
    に仮想的に設けられ入力セルを一時的に格納する複数の
    論理キューと、前記遅延品質クラスに基づき所定の前記
    論理キューからセルを読み出し所定の前記入力ポートに
    出力する読み出し制御部とを有する入力バッファ部を前
    記スイッチ部の各入力ポートに対応して設けて、 前記書き込み制御部は、入力セルに付加されている前記
    遅延品質クラスおよび前記ルーティング情報に対応する
    前記論理キューに入力セルを書き込み、 前記読み出し制御部は、すべての論理キューについて、
    論理キュー内のセル蓄積量の増減に応じてその論理キュ
    ーの遅延品質クラスを上位または下位クラスに遷移させ
    た後、個々の論理キューの新たな遅延品質クラスに基づ
    いて各論理キューからセルを読み出すようにしたことを
    特徴とする出力バッファ型ＡＴＭスイッチにおける優先
    制御方法。
  2. 【請求項２】 請求項１記載の出力バッファ型ＡＴＭス
    イッチにおける優先制御方法において、 前記読み出し制御部は、すべての論理キューについて、
    論理キュー内の現在のセル蓄積量が、前記論理キューの
    初期遅延品質クラスに対応するセル蓄積しきい値より大
    きくなった場合に、前記論理キューの遅延品質クラスを
    上位に遷移させ、前記セル蓄積量が前記セル蓄積しきい
    値以下となった場合に、前記論理キューの遅延品質クラ
    スを初期遅延品質クラスに遷移させるようにしたことを
    特徴とする出力バッファ型ＡＴＭスイッチにおける優先
    制御方法。
  3. 【請求項３】 請求項１記載の出力バッファ型ＡＴＭス
    イッチにおける優先制御方法において、 前記出力バッファ部内のセル蓄積量が所定のしきい値よ
    り大きくなった場合に、出力バッファしきい値超過信号
    を出力するセル蓄積しきい値検出部を前記ＡＴＭスイッ
    チの各出力バッファ部に対応して設けて、 前記読み出し制御部は、前記セル蓄積しきい値検出部か
    ら前記出力バッファしきい値超過信号が出力されている
    間は、前記出力バッファしきい値超過信号の示す前記出
    力ポートに対応する前記各論理キューの遅延品質クラス
    を所定の読み出し禁止クラスに遷移させ、セルの読み出
    しを禁止するようにしたことを特徴とする出力バッファ
    型ＡＴＭスイッチにおける優先制御方法。
  4. 【請求項４】 請求項１記載の出力バッファ型ＡＴＭス
    イッチにおける優先制御方法において、 前記書き込み制御手段は、入力セルに応じて選択された
    論理キュー内のセル蓄積量が、前記入力セルに付加され
    ている廃棄品質クラスに対応する廃棄しきい値より大き
    くなった場合に前記入力セルを破棄し、前記セル蓄積量
    が前記廃棄セルしきい値以下である場合に前記入力セル
    を前記論理キューに書き込むようにしたことを特徴とす
    る出力バッファ型ＡＴＭスイッチにおける優先制御方
    法。
JP11181994A 1994-04-28 1994-04-28 出力バッファ型ａｔｍスイッチにおける優先制御方法 Expired - Fee Related JP2655481B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP11181994A JP2655481B2 (ja) 1994-04-28 1994-04-28 出力バッファ型ａｔｍスイッチにおける優先制御方法
AU17655/95A AU685238B2 (en) 1994-04-28 1995-04-26 Method and apparatus for performing priority control for cells in output buffer type ATM switch
CA 2148065 CA2148065C (en) 1994-04-28 1995-04-27 Method and apparatus for performing priority control for cells in output buffer type atm switch
DE69528924T DE69528924T2 (de) 1994-04-28 1995-04-27 Methode und Apparat für Prioritätskontrolle für ATM Zellen in einem ATM-Vormittler mit Ausgangspuffern
EP19950302873 EP0681385B1 (en) 1994-04-28 1995-04-27 Method and apparatus for priority control for cells in an output buffer type ATM switch
US08/430,385 US5550823A (en) 1994-04-28 1995-04-28 Method and apparatus for performing priority control for cells in output buffer type ATM switch
KR1019950010373A KR0146847B1 (ko) 1994-04-28 1995-04-28 출력 버퍼형 atm 스위치의 셀 우선제어 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11181994A JP2655481B2 (ja) 1994-04-28 1994-04-28 出力バッファ型ａｔｍスイッチにおける優先制御方法

Publications (2)

Publication Number Publication Date
JPH07297840A JPH07297840A (ja) 1995-11-10
JP2655481B2 true JP2655481B2 (ja) 1997-09-17

Family

ID=14570961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11181994A Expired - Fee Related JP2655481B2 (ja) 1994-04-28 1994-04-28 出力バッファ型ａｔｍスイッチにおける優先制御方法

Country Status (7)

Country Link
US (1) US5550823A (ja)
EP (1) EP0681385B1 (ja)
JP (1) JP2655481B2 (ja)
KR (1) KR0146847B1 (ja)
AU (1) AU685238B2 (ja)
CA (1) CA2148065C (ja)
DE (1) DE69528924T2 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441726B2 (ja) * 1990-11-30 2003-09-02 株式会社日立製作所 通信装置及び通信方法
FI98774C (fi) * 1994-05-24 1997-08-11 Nokia Telecommunications Oy Menetelmä ja laitteisto liikenteen priorisoimiseksi ATM-verkossa
DE69420408T2 (de) * 1994-09-28 2000-01-05 Siemens Ag ATM-Übermittlungssystem zur statistischen Multiplexbildung von Zellen
EP0706297A1 (en) * 1994-10-07 1996-04-10 International Business Machines Corporation Method for operating traffic congestion control in a data communication network and system for implementing said method
JP2570641B2 (ja) * 1994-12-20 1997-01-08 日本電気株式会社 Ａｔｍスイッチにおける自己ルーチングスイッチ方法とその回路
JP2856104B2 (ja) * 1995-04-18 1999-02-10 日本電気株式会社 Ａｔｍスイッチ
US6122253A (en) * 1995-06-05 2000-09-19 General Data Comm Inc. ATM network switch with congestion control
US5850395A (en) 1995-07-19 1998-12-15 Fujitsu Network Communications, Inc. Asynchronous transfer mode based service consolidation switch
US5724352A (en) * 1995-08-31 1998-03-03 Lucent Technologies Inc. Terabit per second packet switch having assignable multiple packet loss probabilities
DE69635880T2 (de) * 1995-09-18 2006-10-05 Kabushiki Kaisha Toshiba, Kawasaki Anlage und Methode zur Übertragung von Paketen, geeignet für eine grosse Anzahl von Eingangstoren
JPH09102800A (ja) * 1995-10-06 1997-04-15 Chokosoku Network Computer Gijutsu Kenkyusho:Kk データ交換スイッチ
US5881065A (en) * 1995-10-04 1999-03-09 Ultra-High Speed Network And Computer Technology Laboratories Data transfer switch for transferring data of an arbitrary length on the basis of transfer destination
US5940377A (en) * 1995-12-21 1999-08-17 Kabushiki Kaisha Toshiba Asynchronous transfer mode switch including cell counter verification circuitry
DE19548985A1 (de) 1995-12-28 1997-07-03 Siemens Ag Verfahren zur Priorisierung von Zellenströmen in Systemen, die Informationen nach einem asynchronen Transfermodus (ATM) übertragen
GB2308959A (en) 1995-12-29 1997-07-09 Ericsson Telefon Ab L M Data switching apparatus with fair queuing
US5721833A (en) * 1995-12-29 1998-02-24 Gte Laboratories Incorporated Push-out of low priority signals from switch buffers
JP3156752B2 (ja) * 1996-02-09 2001-04-16 日本電気株式会社 Ａｔｍスイッチ装置及びその制御方法
IL125636A (en) * 1996-03-08 2002-04-21 Siemens Ag Method for transmitting data packets
DK174882B1 (da) * 1996-04-12 2004-01-19 Tellabs Denmark As Fremgangsmåde og netværkselement til overførsel af datapakker i et teletransmissionsnetværk
US6034945A (en) 1996-05-15 2000-03-07 Cisco Technology, Inc. Method and apparatus for per traffic flow buffer management
DE69739531D1 (de) * 1996-05-29 2009-09-24 Nippon Telegraph & Telephone Einrichtung zur Übertragung von ATM-Zellen
JP3409966B2 (ja) * 1996-06-21 2003-05-26 株式会社日立製作所 パケット交換機およびパケット転送制御方法
US6442172B1 (en) 1996-07-11 2002-08-27 Alcatel Internetworking, Inc. Input buffering and queue status-based output control for a digital traffic switch
US5768257A (en) 1996-07-11 1998-06-16 Xylan Corporation Input buffering/output control for a digital traffic switch
JPH1032585A (ja) * 1996-07-18 1998-02-03 Nec Corp Ａｔｍスイッチ制御方式
GB9618129D0 (en) * 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch
GB9618158D0 (en) 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch
GB9618128D0 (en) * 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch
GB9618137D0 (en) * 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch
FI103455B (fi) * 1996-10-08 1999-06-30 Nokia Telecommunications Oy Pakettiverkon reititin
US6229812B1 (en) * 1996-10-28 2001-05-08 Paxonet Communications, Inc. Scheduling techniques for data cells in a data switch
US6052376A (en) * 1996-12-30 2000-04-18 Hyundai Electronics America Distributed buffering system for ATM switches
JP2865139B2 (ja) 1997-04-18 1999-03-08 日本電気株式会社 Ａｔｍセルバッファ回路及びａｔｍ交換機における優先順位任意割付方法
US5907691A (en) * 1997-05-01 1999-05-25 Hewlett-Packard Co. Dual pipelined interconnect
US5909562A (en) * 1997-05-01 1999-06-01 Hewlett-Packard Co. Backup FIFO in-line storage
US5911056A (en) * 1997-05-01 1999-06-08 Hewlett-Packard Co. High speed interconnect bus
KR100212064B1 (ko) 1997-05-21 1999-08-02 윤종용 2n X n 다중화 스위치 구조
JP3434671B2 (ja) * 1997-05-21 2003-08-11 沖電気工業株式会社 Ａｔｍセル交換装置
KR100216368B1 (ko) * 1997-06-11 1999-08-16 윤종용 Atm 스위치에서 셀 손실율 개선을 위한 역방향압력 신호를 이용한 입력 버퍼 제어기 장치 및 논리버퍼 크기 결정알고리즘
US6430191B1 (en) * 1997-06-30 2002-08-06 Cisco Technology, Inc. Multi-stage queuing discipline
US6094435A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. System and method for a quality of service in a multi-layer network element
US6201813B1 (en) 1997-06-30 2001-03-13 Cisco Technology, Inc. Method and apparatus for using ATM queues for segmentation and reassembly of data frames
US6487202B1 (en) 1997-06-30 2002-11-26 Cisco Technology, Inc. Method and apparatus for maximizing memory throughput
JP2978844B2 (ja) 1997-07-01 1999-11-15 日本電気株式会社 バックプレッシャ型ａｔｍスイッチ
US5963553A (en) * 1997-07-11 1999-10-05 Telefonaktiebolaget Lm Ericsson Handling ATM multicast cells
IL121519A (en) * 1997-08-11 2000-09-28 Madge Networks Israel Ltd ATM switches
US6295299B1 (en) * 1997-08-29 2001-09-25 Extreme Networks, Inc. Data path architecture for a LAN switch
JP2910746B2 (ja) 1997-10-02 1999-06-23 日本電気株式会社 トラフィックシェーピング方法および装置
US6526060B1 (en) 1997-12-05 2003-02-25 Cisco Technology, Inc. Dynamic rate-based, weighted fair scheduler with explicit rate feedback option
US6233245B1 (en) * 1997-12-24 2001-05-15 Nortel Networks Limited Method and apparatus for management of bandwidth in a data communication network
US6563837B2 (en) * 1998-02-10 2003-05-13 Enterasys Networks, Inc. Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size
US6865154B1 (en) 1998-01-12 2005-03-08 Enterasys Networks, Inc. Method and apparatus for providing bandwidth and delay guarantees in combined input-output buffered crossbar switches that implement work-conserving arbitration algorithms
US6633569B2 (en) * 1998-04-16 2003-10-14 Samsung Electronics Co., Ltd. System and method for routing data cells through an ATM architecture using quality of service data in a service control point
JP3111988B2 (ja) * 1998-06-26 2000-11-27 日本電気株式会社 Ａｔｍ交換機のスイッチ制御システム
US6430153B1 (en) * 1998-09-04 2002-08-06 Cisco Technology, Inc. Trunk delay simulator
JP3866425B2 (ja) * 1998-11-12 2007-01-10 株式会社日立コミュニケーションテクノロジー パケットスイッチ
US20040042400A1 (en) * 1998-12-18 2004-03-04 Telefonaktiebolaget Lm Ericsson Connection admission control based on bandwidth and buffer usage
CN1153427C (zh) * 1999-01-26 2004-06-09 松下电器产业株式会社 数据中继处理方法和装置
JP3339463B2 (ja) 1999-05-13 2002-10-28 日本電気株式会社 スイッチ及びその入力ポート
US6993018B1 (en) 1999-08-03 2006-01-31 Telefonaktiebolaget Lm Ericsson (Publ) Priority signaling for cell switching
US6775292B1 (en) 2000-01-24 2004-08-10 Cisco Technology, Inc. Method for servicing of multiple queues carrying voice over virtual circuits based on history
US7142558B1 (en) 2000-04-17 2006-11-28 Cisco Technology, Inc. Dynamic queuing control for variable throughput communication channels
US6775271B1 (en) 2000-05-17 2004-08-10 Intel Corporation Switching system and method for communicating information at a customer premises
US7266123B1 (en) * 2000-05-17 2007-09-04 Intel Corporation System and method for prioritizing and communicating subscriber voice and data information
KR20020054207A (ko) * 2000-12-27 2002-07-06 오길록 분배결합 패킷 스위칭 장치
US6987775B1 (en) * 2001-08-15 2006-01-17 Internet Machines Corp. Variable size First In First Out (FIFO) memory with head and tail caching
US8213322B2 (en) * 2001-09-24 2012-07-03 Topside Research, Llc Dynamically distributed weighted fair queuing
US7362751B2 (en) * 2001-10-03 2008-04-22 Topside Research, Llc Variable length switch fabric
US7046660B2 (en) * 2001-10-03 2006-05-16 Internet Machines Corp. Switching apparatus for high speed channels using multiple parallel lower speed channels while maintaining data rate
KR100419609B1 (ko) * 2001-10-29 2004-02-25 주식회사 케이티 스위칭시스템의 셀/패킷 스케쥴링 장치
US7203203B2 (en) * 2001-12-05 2007-04-10 Internet Machines Corp. Message ring in a switching network
US6967951B2 (en) * 2002-01-11 2005-11-22 Internet Machines Corp. System for reordering sequenced based packets in a switching network
US20030214949A1 (en) * 2002-05-16 2003-11-20 Nadim Shaikli System for reordering sequenced based packets in a switching network
US7292580B2 (en) * 2002-06-10 2007-11-06 Lsi Corporation Method and system for guaranteeing quality of service in a multi-plane cell switch
US20040098509A1 (en) * 2002-11-14 2004-05-20 Vic Alfano System for reordering sequenced based packet segments in a switching network
KR100547891B1 (ko) * 2003-02-08 2006-01-31 삼성전자주식회사 비동기 전송 모드 교환시스템에서 우선순위에 따른 데이터입출력 장치 및 방법
KR100523359B1 (ko) * 2003-09-01 2005-10-24 한국전자통신연구원 비대칭 트래픽 스위칭 시스템
US7454552B2 (en) * 2003-11-18 2008-11-18 Topside Research, Llc Switch with transparent and non-transparent ports
US7421532B2 (en) * 2003-11-18 2008-09-02 Topside Research, Llc Switching with transparent and non-transparent ports
US7426602B2 (en) * 2004-01-08 2008-09-16 Topside Research, Llc Switch for bus optimization
US8144719B2 (en) * 2005-10-25 2012-03-27 Broadbus Technologies, Inc. Methods and system to manage data traffic

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563819B2 (ja) * 1988-03-04 1996-12-18 日本電信電話株式会社 優先制御方法
JPH02206257A (ja) * 1989-02-03 1990-08-16 Fujitsu Ltd Ａｔｍ交換通話路におけるバッファメモリ読出し制御方式
DE8902362U1 (de) * 1989-02-28 1989-04-27 W. Willpütz Kunststoffverarbeitungs GmbH, 5000 Köln Wäschebügel aus Kunststoff
JP2860661B2 (ja) * 1989-03-14 1999-02-24 国際電信電話 株式会社 Ａｔｍ交換機
CA1320257C (en) * 1989-04-20 1993-07-13 Ernst August Munter Method and apparatus for input-buffered asynchronous transfer mode switching
JP2895508B2 (ja) * 1989-05-18 1999-05-24 株式会社東芝 セルスイッチ
JP2886976B2 (ja) * 1990-11-30 1999-04-26 富士通株式会社 Ａｔｍ交換機の通話路における品質クラス制御方式
US5278826A (en) * 1991-04-11 1994-01-11 Usa Digital Radio Method and apparatus for digital audio broadcasting and reception
JP2924264B2 (ja) * 1991-04-16 1999-07-26 株式会社日立製作所 Ａｔｍスイッチ
SE515178C2 (sv) * 1992-03-20 2001-06-25 Ericsson Telefon Ab L M Förfaranden och anordningar för prioritering vid bufferthantering i paketnät
US5278828A (en) * 1992-06-04 1994-01-11 Bell Communications Research, Inc. Method and system for managing queued cells
US5274642A (en) * 1992-06-05 1993-12-28 Indra Widjaja Output buffered packet switch with a flexible buffer management scheme
JP2546490B2 (ja) * 1992-08-19 1996-10-23 日本電気株式会社 スイッチング・システム

Also Published As

Publication number Publication date
KR950030545A (ko) 1995-11-24
DE69528924T2 (de) 2003-10-09
EP0681385A3 (en) 1996-08-28
AU685238B2 (en) 1998-01-15
CA2148065A1 (en) 1995-10-29
CA2148065C (en) 2001-01-02
JPH07297840A (ja) 1995-11-10
KR0146847B1 (ko) 1998-09-15
EP0681385B1 (en) 2002-11-27
DE69528924D1 (de) 2003-01-09
US5550823A (en) 1996-08-27
EP0681385A2 (en) 1995-11-08
AU1765595A (en) 1995-11-09

Similar Documents

Publication Publication Date Title
JP2655481B2 (ja) 出力バッファ型ａｔｍスイッチにおける優先制御方法
US6301253B1 (en) ATM cell buffer circuit and priority order allocating method at ATM switching system
JP2002512459A (ja) デジタルデータネットワークにおいてメッセージ伝送をスケジューリングし、処理を行うシステムおよび方法
US20120051367A1 (en) Atm cell conversion circuit and atm cell conversion method
JP2967767B2 (ja) Ａｔｍスイッチにおけるスケジューリング方式
US6977940B1 (en) Method and arrangement for managing packet queues in switches
AU2001248993A1 (en) A method and an arrangement for managing packet queues in switches
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
JP3226096B2 (ja) Ａｔｍセルバッファシステム及びその輻輳制御方法
JP2886976B2 (ja) Ａｔｍ交換機の通話路における品質クラス制御方式
JP3000990B2 (ja) 廃棄優先制御方法及び方式
JP3123537B2 (ja) Ａｔｍバッファ制御方法ならびに装置及び同方法がプログラムされ記録された記録媒体
JPH1141241A (ja) Ａｔｍスイッチ及びそのセル出力優先制御方法
JP3371278B2 (ja) 共有バッファ型スイッチ部
JP2882382B2 (ja) バッファメモリの制御方法
JP2957466B2 (ja) 廃棄優先制御機能付きセル交換装置
JPH05153150A (ja) Ａｔｍ交換方式
JP3211777B2 (ja) Ｆｉｆｏ型バッファ
KR100317986B1 (ko) 공유 메모리 방식 서비스질 버퍼링 전송 및 교환 시스템에서 서비스질 제어장치 및 그 방법
JPH0417431A (ja) パケット一時蓄積装置
JP2871646B2 (ja) Ａｔｍトラヒックシェーパ回路
JPH07210446A (ja) 優先順位判別装置
JPH0355654A (ja) データ転送制御装置
JPH0969840A (ja) 非優先セル廃棄装置
JPH05336153A (ja) セル転送キュー構成方式およびセル転送キュー回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees