JP2511542B2 - Information processing system - Google Patents
Information processing systemInfo
- Publication number
- JP2511542B2 JP2511542B2 JP1309272A JP30927289A JP2511542B2 JP 2511542 B2 JP2511542 B2 JP 2511542B2 JP 1309272 A JP1309272 A JP 1309272A JP 30927289 A JP30927289 A JP 30927289A JP 2511542 B2 JP2511542 B2 JP 2511542B2
- Authority
- JP
- Japan
- Prior art keywords
- control data
- control
- information processing
- information
- connection bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は情報処理システムに関し，特に２つの情報処
理装置で構成される耐故障システムを備える情報処理シ
ステムに関する。TECHNICAL FIELD The present invention relates to an information processing system, and more particularly to an information processing system including a fault-tolerant system including two information processing devices.
［従来の技術］ 近年，情報処理装置の役割はますます重要性を増して
おり，情報処理システムに対する信頼性，耐故障性への
要求は更に強くなりつつある。[Prior Art] In recent years, the role of information processing devices has become more and more important, and demands for reliability and fault tolerance of information processing systems are becoming stronger.
情報処理システムの信頼性を向上させる一つの方法と
して，複数の情報処理装置を用いてシステムを構築し,1
つの情報処理装置が故障した場合においても，他の情報
処理装置で処理を代替することにより，システムとして
の稼動を継続する方法が用いられている。One way to improve the reliability of information processing systems is to build a system using multiple information processing devices.
Even when one information processing device fails, another information processing device substitutes the processing to continue the operation as a system.
従来のこの種の情報システムは以下の様な方式がとら
れていた。The conventional information system of this type has the following method.
第２図は従来のシステムの一例のブロック構成図を示
し,2つの情報処理装置２及び３が通信伝送路200により
結合されている。各々の情報処理装置2,3は制御処理機
構20,21,記憶機構30,31,バス管理機構40,41,通信処理機
構50,51及びこれらの機構を接続するバス100,101で構成
されている。FIG. 2 shows a block diagram of an example of a conventional system, in which two information processing devices 2 and 3 are connected by a communication transmission line 200. Each of the information processing devices 2 and 3 is composed of control processing mechanisms 20 and 21, storage mechanisms 30 and 31, bus management mechanisms 40 and 41, communication processing mechanisms 50 and 51, and buses 100 and 101 connecting these mechanisms.
このシステムにおいて，制御処理機構20は記憶機構30
より制御プログラム及び制御データをバス100を経由し
て読出し，制御プログラムで規定された各種の処理を行
い，処理結果に従って記憶機構30の更新を実施してい
る。バス管理機構40はバス100の使用管理を行ってい
る。In this system, the control processing mechanism 20 is a storage mechanism 30.
Further, the control program and control data are read out via the bus 100, various processings specified by the control program are performed, and the storage mechanism 30 is updated according to the processing result. The bus management mechanism 40 manages the use of the bus 100.
このシステムでは，情報処理装置2,3の各々の通信処
理機構50,51が付加されており，各々の通信処理機構50,
51の間は通信伝送路200で接続が行われている。In this system, the communication processing mechanisms 50 and 51 of the information processing devices 2 and 3 are added, respectively.
A communication transmission path 200 connects between 51.
この情報処理システムでは，情報処理装置２と情報処
理装置３とが通常から一体となって動作を行っており，
一方の情報処理装置２にて障害発生の場合，他方の情報
処理装置３は処理継続が可能となっている。この処理に
ついて詳細を説明する。In this information processing system, the information processing device 2 and the information processing device 3 are normally operated as one unit,
When a failure occurs in one of the information processing devices 2, the other information processing device 3 can continue processing. This processing will be described in detail.
情報処理装置２では上述した様に制御処理機構20が記
憶機構30の参照あるいは更新を行って処理を実行してい
る。制御処理機構20は，制御プログラム及び制御データ
の一連の処理項目に基づいて，自己の記憶機構30の更新
を完了すると，記憶機構30内に通信メッセージ及び更新
データ情報を生成する。次に，制御処理機構20は通信処
理機構50に対し転送指示を行う。通信処理機構50は記憶
機構30に登録された通信メッセージ及び更新データを読
出し，通信伝送路200を経由して情報処理装置３の通信
処理機構51に転送する。In the information processing device 2, the control processing mechanism 20 refers to or updates the storage mechanism 30 to execute the processing as described above. When the control processing mechanism 20 completes the update of its own storage mechanism 30 based on a series of processing items of the control program and control data, it generates a communication message and update data information in the storage mechanism 30. Next, the control processing mechanism 20 gives a transfer instruction to the communication processing mechanism 50. The communication processing mechanism 50 reads the communication message and the update data registered in the storage mechanism 30, and transfers them to the communication processing mechanism 51 of the information processing device 3 via the communication transmission path 200.
通信処理機構51は通信伝送路200からの信号を受信す
ると，記憶機構31へ書込み後，制御処理機構21へ通信が
行なわれたことを報告する。制御処理機構21は，記憶機
構31の通信メッセージ及び更新データ情報を用いて，記
憶機構31内の制御データの更新を行ない，記憶機構30内
の制御データと記憶機構31内の制御データの一致を図っ
ている。制御処理機構21は記憶機構31内に応答メッセー
ジを生成し，通信処理機構51に対して応答メッセージの
転送を指示する。通信処理機構51は，通信伝送路200を
経由して，通信処理機構50へ応答メッセージを転送す
る。通信処理機構50は受信したメッセージを記憶機構30
に格納し，制御処理機構20へメッセージ受信を通知す
る。制御処理機構20は制御処理機構21からの応答メッセ
ージを待って次の一連の処理を開始する。When the communication processing mechanism 51 receives the signal from the communication transmission path 200, it writes to the storage mechanism 31 and then reports to the control processing mechanism 21 that communication has been performed. The control processing mechanism 21 updates the control data in the storage mechanism 31 by using the communication message and the update data information of the storage mechanism 31, and matches the control data in the storage mechanism 30 with the control data in the storage mechanism 31. I am trying. The control processing mechanism 21 generates a response message in the storage mechanism 31, and instructs the communication processing mechanism 51 to transfer the response message. The communication processing mechanism 51 transfers the response message to the communication processing mechanism 50 via the communication transmission path 200. The communication processing mechanism 50 stores the received message in the storage mechanism 30.
Then, the control processing unit 20 is notified of the message reception. The control processing mechanism 20 waits for a response message from the control processing mechanism 21 and starts the next series of processing.
この情報処理システムでは,2つの情報処理装置が制御
データを相互に保持しているため，一方の情報処理装置
２が障害の場合にも情報処理装置３で処理継続が可能と
なっている。In this information processing system, since the two information processing devices hold control data mutually, the information processing device 3 can continue processing even when one of the information processing devices 2 has a failure.
第３図は従来のシステムの他の例を示すブロック構成
図である。FIG. 3 is a block diagram showing another example of the conventional system.
第３図のシステムでは,2つの情報処理装置４及び５が
共有メモリ装置８により結合されている。色々の情報処
理装置4,5は制御処理機構20,21,記憶機構30,31,バス管
理機構40,41,共有メモリ制御機構60,61及びこれらの機
構を接続するバス100,101で構成されている。In the system of FIG. 3, two information processing devices 4 and 5 are connected by a shared memory device 8. The various information processing devices 4 and 5 are composed of control processing units 20 and 21, storage units 30 and 31, bus management units 40 and 41, shared memory control units 60 and 61, and buses 100 and 101 connecting these units. .
このシステムでは，情報処理装置4,5の各々に共有メ
モリ制御機構60,61が付加されており，各々の共有メモ
リ制御機構60,61はメモリ伝送路210,211を経由して共有
メモリ装置８に接続される。In this system, shared memory control mechanisms 60 and 61 are added to each of the information processing devices 4 and 5, and the shared memory control mechanisms 60 and 61 are connected to the shared memory device 8 via the memory transmission paths 210 and 211, respectively. To be done.
この情報処理システムでは，情報処理装置４と情報処
理装置５が通常は独立に動作を行っているが，一方の情
報処理装置４にて障害発生の場合，他方の情報処理装置
５は共有メモリ装置８の制御データを参照することによ
り処理継続が可能となっている。In this information processing system, the information processing device 4 and the information processing device 5 normally operate independently, but when a failure occurs in one of the information processing devices 4, the other information processing device 5 operates in the shared memory device. The process can be continued by referring to the control data of No. 8.
これは，情報処理装置4,5で制御処理機構20,21が記憶
機構30,31の更新を行った場合，制御処理機構20,21は一
連の処理項目に関して共有メモリ制御機構60,61に指示
を行い，記憶機構30,31の制御データの情報を共有メモ
リ装置８にも常に格納して制御データの保持を図ってい
るため，各々の情報処理装置4,5の障害時に共有メモリ
装置８より制御データを復元することが可能となること
により実現されている。This is because when the control processing units 20 and 21 update the storage units 30 and 31 in the information processing devices 4 and 5, the control processing units 20 and 21 instruct the shared memory control units 60 and 61 regarding a series of processing items. In order to hold the control data by always storing the information of the control data of the storage mechanisms 30 and 31 in the shared memory device 8 as well, the shared memory device 8 outputs the information when the information processing devices 4 and 5 fail. It is realized by being able to restore the control data.
［発明が解決しようとする課題］ 上述した従来の情報処理システムは，システムの耐故
障性を向上させる目的は達成しているが，制御処理機構
間で通信処理を行ったり，共有メモリへの２重書きを行
う様に構成されているため，制御処理機構におけるオー
バヘッドが大きくなり，処理性能が低下する欠点があっ
た。[Problems to be Solved by the Invention] Although the above-described conventional information processing system achieves the object of improving the fault tolerance of the system, it performs communication processing between control processing mechanisms and duplicates shared memory. Since it is configured to write, there is a drawback that the overhead in the control processing mechanism increases and the processing performance decreases.
本発明の課題は，上記欠点を除去し，一方の情報処理
装置の障害発生時においても，システム動作を停止する
ことなく，高性能で高信頼度を持つ情報処理システムを
提供することにある。An object of the present invention is to eliminate the above-mentioned drawbacks and to provide an information processing system having high performance and high reliability without stopping the system operation even when a failure occurs in one of the information processing devices.
［課題を解決するための手段］ 本発明によれば，第１及び第２の情報処理装置（６及
び７）を含む情報処理システムにおいて、前記第１及び
前記第２の情報処理装置の各々は、制御プログラム及び
制御データを格納する記憶機構と、接続バスと、前記記
憶機構から前記接続バスを介して制御プログラム及び制
御データを読出し制御データに対して制御プログラムに
基づいて規定された動作を実行し、その結果を制御デー
タとして前記記憶機構に書込む制御処理機構と、前記接
続バスに接続された情報転送機構とを備え、前記第１の
情報処理装置の情報転送機構と前記第２の情報処理装置
の情報転送機構とは第１及び第２の制御データ用伝送路
（130及び160）と第１及び第２の制御信号用伝送路（14
0及び150）とを介して接続されており、前記第１の情報
処理装置においては、前記情報転送機構は、前記接続バ
ス上の制御データを監視し必要な制御データを抽出する
制御データ抽出部と、この制御データ抽出部により抽出
された制御データを一時的に格納し、前記第１の制御デ
ータ用伝送路に出力する出力バッファ部と、前記第２の
制御データ用伝送路を経由して転送された制御データを
受信する入力バッファ部と、前記制御処理機構から前記
接続バスに送出される書込み指令を受信し、これを制御
信号として前記第１の制御信号用伝送路に送信する出力
転送制御部と、前記第２の制御信号用伝送路からの制御
信号を受信すると、前記第２の制御データ用伝送路を経
由して前記入力バッファ部に転送された制御データを前
記接続バスを介して前記記憶機構に記憶させる入力転送
制御部とを含み、前記第２の情報処理装置においては、
前記情報転送機構は、前記接続バス上の制御データを監
視し必要な制御データを抽出する制御データ抽出部と、
この制御データ抽出部により抽出された制御データを一
時的に格納し、前記第２の制御データ用伝送路に出力す
る出力バッファ部と、前記第１の制御データ用伝送路を
経由して転送された制御データを受信する入力バッファ
部と、前記制御処理機構から前記接続バスに送出される
書込み指令を受信し、これを制御信号として前記第２の
制御信号用伝送路に送信する出力転送制御部と、前記第
１の制御信号用伝送路からの制御信号を受信すると、前
記第１の制御データ用伝送路を経由して前記入力バッフ
ァ部に転送された制御データを前記接続バスを介して前
記記憶機構に記憶させる入力転送制御部とを含み、前記
第１及び前記第２の情報処理装置が互に制御データを共
通に保持するようにしたことを特徴とする情報処理シス
テムが得られる。[Means for Solving the Problems] According to the present invention, in the information processing system including the first and second information processing devices (6 and 7), each of the first and second information processing devices is A storage mechanism for storing the control program and the control data, a connection bus, and the control program and the control data are read from the storage mechanism via the connection bus, and an operation defined based on the control program is executed for the control data. And a control processing mechanism for writing the result as control data to the storage mechanism, and an information transfer mechanism connected to the connection bus, and the information transfer mechanism of the first information processing device and the second information. The information transfer mechanism of the processing device is the first and second control data transmission lines (130 and 160) and the first and second control signal transmission lines (14
0 and 150), and in the first information processing device, the information transfer mechanism monitors the control data on the connection bus and extracts necessary control data. And an output buffer unit for temporarily storing the control data extracted by the control data extraction unit and outputting the control data to the first control data transmission line, and the second control data transmission line. An input buffer unit for receiving the transferred control data, and an output transfer for receiving a write command sent from the control processing mechanism to the connection bus and transmitting the received write command as a control signal to the first control signal transmission path. When the control signal is received from the control unit and the second control signal transmission line, the control data transferred to the input buffer unit via the second control data transmission line is transmitted via the connection bus. hand In the second information processing device, including the input transfer control unit for storing in the storage mechanism,
The information transfer mechanism, a control data extraction unit that monitors the control data on the connection bus and extracts necessary control data;
The control data extracted by the control data extraction unit is temporarily stored and transferred via the output buffer unit for outputting to the second control data transmission line and the first control data transmission line. An input buffer unit for receiving the control data, and an output transfer control unit for receiving a write command sent from the control processing mechanism to the connection bus and transmitting the write command as a control signal to the second control signal transmission path. And receiving a control signal from the first control signal transmission path, the control data transferred to the input buffer unit via the first control data transmission path is transferred via the connection bus to the control data. An information processing system including an input transfer control unit for storing in a storage mechanism, wherein the first and second information processing devices hold control data in common with each other.
［実施例］ 次に，本発明について図面を参照して説明する。EXAMPLES Next, the present invention will be described with reference to the drawings.
第１図（ａ），（ｂ）は本発明の情報処理システムの
一実施例のブロック構成図およびその情報転送機構の一
実施例を示すブロック構成図である。1 (a) and 1 (b) are a block diagram showing an embodiment of an information processing system of the present invention and a block diagram showing an embodiment of an information transfer mechanism thereof.
第１図（ｂ）において情報転送機構１は情報処理装置
のバス100に接続されている。バス制御部12はバス100と
の接続制御を行っている。情報転送機構１に関する各種
動作は処理制御部13が行っている。処理制御部13はバス
制御部12の信号を監視し転送制御部14に指示を行い，出
力転送制御部16又は入力転送制御部17の制御を行ってい
る。出力転送制御部16はバス100上の制御データを監視
し，必要な制御データを抽出する制御データ抽出部11に
て抽出された制御データを出力バッファ部15に格納し，
出力バッファ部15から伝送路130への転送制御を行う。
また伝送路160により他の情報転送機構から送信された
制御データを受信し，格納する入力バッファ部18の制御
は入力転送制御部17からの転送制御により実行される。In FIG. 1B, the information transfer mechanism 1 is connected to the bus 100 of the information processing device. The bus control unit 12 controls connection with the bus 100. The processing control unit 13 performs various operations related to the information transfer mechanism 1. The processing control unit 13 monitors the signal of the bus control unit 12, gives an instruction to the transfer control unit 14, and controls the output transfer control unit 16 or the input transfer control unit 17. The output transfer control unit 16 monitors the control data on the bus 100, stores the control data extracted by the control data extraction unit 11 that extracts necessary control data in the output buffer unit 15,
Transfer control from the output buffer unit 15 to the transmission path 130 is performed.
The control of the input buffer unit 18 that receives and stores the control data transmitted from another information transfer mechanism via the transmission path 160 is executed by the transfer control from the input transfer control unit 17.
この情報転送機構を用いて２つの情報処理装置の結合
を実施している。This information transfer mechanism is used to combine two information processing devices.
第１図（ａ）において２つの情報処理装置６及び７は
情報転送装置１間の伝送路を用いて接続されている。各
々の情報処理装置6,7は制御処理機構20,21,記憶機構30,
31,バス管理機構40,41,情報転送機構１及びこれらの機
構を接続するバス100,101で構成されている。In FIG. 1 (a), the two information processing devices 6 and 7 are connected using a transmission line between the information transfer devices 1. Each of the information processing devices 6, 7 has a control processing mechanism 20, 21, a storage mechanism 30,
31, bus management mechanisms 40 and 41, information transfer mechanism 1, and buses 100 and 101 connecting these mechanisms.
この情報処理システムでは情報処理装置６と情報処理
装置７は通常，独立に動作を行っているが，情報転送機
構１の作用で，相互の記憶機構30,31への書込みが実施
されている。このため一方の情報処理装置６にて障害発
生の場合，他方の情報処理装置７は記憶機構31を読出
し，記憶機構31の制御データを再編成を行うことによ
り，処理継続が可能となっている。この処理を第４図を
参照して説明する。In this information processing system, the information processing device 6 and the information processing device 7 normally operate independently, but by the action of the information transfer mechanism 1, writing to the mutual storage mechanisms 30 and 31 is performed. Therefore, when a failure occurs in one of the information processing devices 6, the other information processing device 7 reads the storage mechanism 31 and reorganizes the control data of the storage mechanism 31 to allow the processing to continue. . This process will be described with reference to FIG.
第４図は記憶機構30及び31の一例の一構成図を示して
いる。FIG. 4 is a block diagram showing an example of the storage mechanisms 30 and 31.
制御処理機構20は通常，自己の記憶機構30の制御デー
タ301を参照あるいは更新している。同様に制御処理機
構21は通常，自己の記憶機構31の制御データ312を参照
あるいは更新している。本発明の情報処理システムにお
いては，制御処理機構20が制御データ301の更新を完了
した場合，制御処理機構20は制御データ301を制御デー
タ321に複写する処理を常に実施する。情報転送機構１
の処理制御部13は制御データ抽出部11に指示して，バス
100を監視し，制御データ301が制御データ321に複写さ
れる情報を抽出して一時的に出力バッファ部15を経由し
て伝送路130に送り出す。伝送路130は情報処理装置７の
情報転送機構１の伝送路160に接続されており，入力バ
ッファ部18に受信データが自動的に格納されている。制
御処理機構20は制御データ301を制御データ321に複写が
正常に完了すると，情報転送機構１に対して書込み指令
を発行する。この指令は情報処理装置６の処理制御部13
にて受信され，転送制御部14及び出力転送制御部16に対
して制御信号が出され，更に伝送路140を介して情報処
理装置７の情報転送機構１に送信される。情報処理装置
７の情報転送機構１は伝送路150にて制御信号を受信す
ると，処理制御部13の作用により転送制御部14,入力転
送制御部17が駆動され入力バッファ部18に格納されてい
る制御データをバス制御部12を介してバス101に送出し
記憶機構31の制御データ331として書込みが行われる。The control processing mechanism 20 normally refers to or updates the control data 301 of its own storage mechanism 30. Similarly, the control processing mechanism 21 normally refers to or updates the control data 312 of its own storage mechanism 31. In the information processing system of the present invention, when the control processing mechanism 20 completes the update of the control data 301, the control processing mechanism 20 always carries out the processing of copying the control data 301 to the control data 321. Information transfer mechanism 1
Processing control unit 13 instructs the control data extraction unit 11 to
100 is monitored, and the information in which the control data 301 is copied to the control data 321 is extracted and temporarily sent to the transmission path 130 via the output buffer unit 15. The transmission line 130 is connected to the transmission line 160 of the information transfer mechanism 1 of the information processing device 7, and the received data is automatically stored in the input buffer unit 18. When the copying of the control data 301 to the control data 321 is completed normally, the control processing mechanism 20 issues a write command to the information transfer mechanism 1. This command is issued by the processing control unit 13 of the information processing device 6.
The control signal is output to the transfer control unit 14 and the output transfer control unit 16, and further transmitted to the information transfer mechanism 1 of the information processing device 7 via the transmission path 140. When the information transfer mechanism 1 of the information processing device 7 receives the control signal through the transmission path 150, the transfer control unit 14 and the input transfer control unit 17 are driven by the processing control unit 13 and stored in the input buffer unit 18. The control data is sent to the bus 101 via the bus control unit 12 and written as the control data 331 of the storage mechanism 31.
同様に記憶機構30の制御データ312は制御データ322に
複写され，その制御データは記憶機構30の制御データ32
2として格納されており記憶機構30の制御データ301と記
憶機構31の制御データ312はそれぞれ制御データ331,制
御データ332として２つの情報処理装置で保持されてい
る。このため例えば情報処理装置６で障害が発生し，記
憶機構30の制御データ301が使用出来なくなった場合で
も情報処理装置７は記憶機構31の制御データ331を制御
データ301と同一として使用することが出来るため，自
己の記憶機構31の制御データ311に制御データ331を複写
して使用することにより情報処理装置７は情報処理装置
６の処理を代替することが可能となる。Similarly, the control data 312 of the storage mechanism 30 is copied to the control data 322, and the control data is stored in the control data 32 of the storage mechanism 30.
The control data 301 stored in the storage mechanism 30 and the control data 312 stored in the storage mechanism 31 are stored in the two information processing devices as control data 331 and control data 332, respectively. Therefore, for example, even if the information processing device 6 fails and the control data 301 of the storage mechanism 30 becomes unusable, the information processing device 7 can use the control data 331 of the storage device 31 as the same as the control data 301. Therefore, the information processing apparatus 7 can substitute the processing of the information processing apparatus 6 by copying the control data 331 to the control data 311 of its own storage mechanism 31 and using it.
［発明の効果］ 以上説明したように本発明は，情報処理装置に情報転
送機構を付加し２つの情報処理装置を情報転送機構を用
いて結合し，情報処理装置相互での制御データの保持を
行うことにより，一方の情報処理装置の障害発生時にお
いても，システム動作を停止することなく処理継続する
ことが可能であり信頼性と性能を改善した情報処理シス
テムを提供できる効果がある。[Effects of the Invention] As described above, according to the present invention, an information transfer mechanism is added to an information processing apparatus, two information processing apparatuses are connected using the information transfer mechanism, and control data is held between the information processing apparatuses. By doing so, even when a failure occurs in one of the information processing devices, it is possible to continue the processing without stopping the system operation, and it is possible to provide an information processing system with improved reliability and performance.
第１図（ａ）は本発明の情報処理システムの一実施例の
ブロック図，第１図（ｂ）は第１図（ａ）の情報転送機
構の一例のブロック図，第２図は通信伝送路にて結合さ
れた従来の情報処理システムのブロック図，第３図は共
有メモリ装置にて結合された従来の情報処理システムの
ブロック図，第４図は第１図の実施例において各情報処
理装置の記憶機構の利用状況を示す概念図である。 １…情報転送機構,2,3,4,5,6,7…情報処理装置,8…共有
メモリ装置,11…制御データ抽出部,12…バス制御部,13
…処理制御部,14…転送制御部,15…出力バッファ部,16
…出力転送制御部,17…入力転送制御部,18…入力バッフ
ァ部,20,21…制御処理機構,30,31…記憶機構,40,41…バ
ス管理機構,50・51…通信処理機構,60,61…共有メモリ
制御機構,100,101…バス,110,120,130,140,150,160…伝
送路,200…通信伝送路,210,211…共有メモリ伝送路,30
1,302,311,312,321,322,331,332…制御データ。1 (a) is a block diagram of an embodiment of the information processing system of the present invention, FIG. 1 (b) is a block diagram of an example of the information transfer mechanism of FIG. 1 (a), and FIG. 2 is communication transmission. FIG. 3 is a block diagram of a conventional information processing system coupled by a road, FIG. 3 is a block diagram of a conventional information processing system coupled by a shared memory device, and FIG. 4 is each information processing in the embodiment of FIG. It is a conceptual diagram which shows the utilization condition of the storage mechanism of an apparatus. 1 ... Information transfer mechanism, 2, 3, 4, 5, 6, 7 ... Information processing device, 8 ... Shared memory device, 11 ... Control data extraction unit, 12 ... Bus control unit, 13
... Processing control unit, 14 ... Transfer control unit, 15 ... Output buffer unit, 16
... Output transfer control unit, 17 ... Input transfer control unit, 18 ... Input buffer unit, 20, 21 ... Control processing mechanism, 30, 31 ... Storage mechanism, 40, 41 ... Bus management mechanism, 50/51 ... Communication processing mechanism, 60, 61 ... Shared memory control mechanism, 100, 101 ... Bus, 110, 120, 130, 140, 150, 160 ... Transmission line, 200 ... Communication transmission line, 210, 211 ... Shared memory transmission line, 30
1,302,311,312,321,322,331,332 ... Control data.
フロントページの続き (56)参考文献 特開 昭61−206047（ＪＰ，Ａ) 特開 昭61−170895（ＪＰ，Ａ) 特開 昭63−213053（ＪＰ，Ａ)Continuation of front page (56) Reference JP 61-206047 (JP, A) JP 61-170895 (JP, A) JP 63-213053 (JP, A)
Claims (1)
を含む情報処理システムにおいて、 前記第１及び前記第２の情報処理装置の各々は、制御プ
ログラム及び制御データを格納する記憶機構と、接続バ
スと、前記記憶機構から前記接続バスを介して制御プロ
グラム及び制御データを読出し制御データに対して制御
プログラムに基づいて規定された動作を実行し、その結
果を制御データとして前記記憶機構に書込む制御処理機
構と、前記接続バスに接続された情報転送機構とを備
え、 前記第１の情報処理装置の情報転送機構と前記第２の情
報処理装置の情報転送機構とは第１及び第２の制御デー
タ用伝送路（130及び160）と第１及び第２の制御信号用
伝送路（140及び150）とを介して接続されており、 前記第１の情報処理装置においては、前記情報転送機構
は、前記接続バス上の制御データを監視し必要な制御デ
ータを抽出する制御データ抽出部と、この制御データ抽
出部により抽出された制御データを一時的に格納し、前
記第１の制御データ用伝送路に出力する出力バッファ部
と、前記第２の制御データ用伝送路を経由して転送され
た制御データを受信する入力バッファ部と、前記制御処
理機構から前記接続バスに送出される書込み指令を受信
し、これを制御信号として前記第１の制御信号用伝送路
に送信する出力転送制御部と、前記第２の制御信号用伝
送路からの制御信号を受信すると、前記第２の制御デー
タ用伝送路を経由して前記入力バッファ部に転送された
制御データを前記接続バスを介して前記記憶機構に記憶
させる入力転送制御部とを含み、 前記第２の情報処理装置においては、前記情報転送機構
は、前記接続バス上の制御データを監視し必要な制御デ
ータを抽出する制御データ抽出部と、この制御データ抽
出部により抽出された制御データを一時的に格納し、前
記第２の制御データ用伝送路に出力する出力バッファ部
と、前記第１の制御データ用伝送路を経由して転送され
た制御データを受信する入力バッファ部と、前記制御処
理機構から前記接続バスに送出される書込み指令を受信
し、これを制御信号として前記第２の制御信号用伝送路
に送信する出力転送制御部と、前記第１の制御信号用伝
送路からの制御信号を受信すると、前記第１の制御デー
タ用伝送路を経由して前記入力バッファ部に転送された
制御データを前記接続バスを介して前記記憶機構に記憶
させる入力転送制御部とを含み、 前記第１及び前記第２の情報処理装置が互に制御データ
を共通に保持するようにしたことを特徴とする情報処理
システム。1. First and second information processing devices (6 and 7)
In the information processing system including, each of the first and second information processing devices includes a storage mechanism for storing a control program and control data, a connection bus, and a control program from the storage mechanism via the connection bus. And a control processing mechanism for reading control data, executing a prescribed operation on the control data based on a control program, and writing the result as control data in the storage mechanism, and an information transfer mechanism connected to the connection bus. And an information transfer mechanism of the first information processing device and an information transfer mechanism of the second information processing device, the first and second control data transmission paths (130 and 160) and the first and second information processing devices. 2 via the control signal transmission paths (140 and 150), and in the first information processing device, the information transfer mechanism monitors the control data on the connection bus. A control data extracting section for extracting necessary control data; an output buffer section for temporarily storing the control data extracted by the control data extracting section and outputting the control data to the first control data transmission path; An input buffer unit for receiving control data transferred via the control data transmission line 2 and a write command sent from the control processing mechanism to the connection bus, and the first command as a control signal. When an output transfer control unit for transmitting to the control signal transmission line and a control signal from the second control signal transmission line are received, the input buffer unit is transmitted to the input buffer unit via the second control data transmission line. And an input transfer control unit that stores the transferred control data in the storage mechanism via the connection bus. In the second information processing apparatus, the information transfer mechanism controls the connection bus. Control data extracting section for monitoring the data and extracting necessary control data, and an output buffer for temporarily storing the control data extracted by the control data extracting section and outputting the control data to the second control data transmission path. Section, an input buffer section for receiving control data transferred via the first control data transmission path, and a write command sent from the control processing mechanism to the connection bus and controlling the write command. When receiving an output transfer control unit that transmits as a signal to the second control signal transmission path and a control signal from the first control signal transmission path, the signal is sent via the first control data transmission path. And an input transfer control unit for storing the control data transferred to the input buffer unit in the storage mechanism via the connection bus, wherein the first and second information processing devices share the control data with each other. Protection The information processing system being characterized in that so as to.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309272A JP2511542B2 (en) | 1989-11-30 | 1989-11-30 | Information processing system |
| FR9008331A FR2649224B1 (en) | 1989-06-30 | 1990-07-02 | INFORMATION PROCESSING SYSTEM CAPABLE OF EASILY SUPPORTING PROCESSING OF A FAULTY PROCESSOR |
| US07/547,005 US5202980A (en) | 1989-06-30 | 1990-07-02 | Information processing system capable of readily taking over processing of a faulty processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309272A JP2511542B2 (en) | 1989-11-30 | 1989-11-30 | Information processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03206528A JPH03206528A (en) | 1991-09-09 |
| JP2511542B2 true JP2511542B2 (en) | 1996-06-26 |
Family
ID=17990997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1309272A Expired - Lifetime JP2511542B2 (en) | 1989-06-30 | 1989-11-30 | Information processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511542B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110113426A1 (en) * | 2009-11-09 | 2011-05-12 | Hsiang-Tsung Kung | Apparatuses for switching the running of a virtual machine between multiple computer devices belonging to the same computer platform and the associated switching methods |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189047A (en) * | 1984-03-07 | 1985-09-26 | Hitachi Ltd | data processing equipment |
| JPS61170895A (en) * | 1985-01-25 | 1986-08-01 | 松下電工株式会社 | Analog type fire discriminator circuit |
| JPS61206047A (en) * | 1985-03-08 | 1986-09-12 | Mitsubishi Electric Corp | Back-up system for computer |
| JPS6273362A (en) * | 1985-09-26 | 1987-04-04 | Fujitsu Ltd | Demand transfer circuit |
| JPS62158566U (en) * | 1986-03-31 | 1987-10-08 | ||
| JPS63213053A (en) * | 1987-03-02 | 1988-09-05 | Fujitsu Ltd | Data transfer method |
| JPH01180516A (en) * | 1988-01-13 | 1989-07-18 | Nec Corp | Optical modulator |
-
1989
- 1989-11-30 JP JP1309272A patent/JP2511542B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03206528A (en) | 1991-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
| JP2000305856A (en) | Disk subsystems and their integrated systems | |
| JPH0452743A (en) | Control system for duplex external storage | |
| JP2511542B2 (en) | Information processing system | |
| JPH08278909A (en) | High reliability system and method | |
| JPS6357823B2 (en) | ||
| JP3149047B2 (en) | Redundant data processor | |
| JP3144113B2 (en) | Switching method of redundant control system | |
| JP3393737B2 (en) | Command transmission / reception method for information processing system | |
| JPH0474739B2 (en) | ||
| JPH08202570A (en) | Duplex process controller | |
| JPH06259274A (en) | Dual system | |
| JPH0324634A (en) | Double system device | |
| JP3127939B2 (en) | Event information transmission device | |
| JPH03171233A (en) | Duplex information processor | |
| JP3112280B2 (en) | Computer system | |
| JPS638500B2 (en) | ||
| JP2737480B2 (en) | Method and apparatus for switching redundant communication control device | |
| JPH02162430A (en) | Data synchronization method for redundant system | |
| JP3033586B2 (en) | Information processing system | |
| JP2943173B2 (en) | Duplex file storage | |
| JPH10105526A (en) | Computer system | |
| JPH03259347A (en) | Information processing system | |
| JPS60237545A (en) | Computer duplication method |