JP2598120Y2 - 信号レベル自動制御回路 - Google Patents
信号レベル自動制御回路Info
- Publication number
- JP2598120Y2 JP2598120Y2 JP1991054879U JP5487991U JP2598120Y2 JP 2598120 Y2 JP2598120 Y2 JP 2598120Y2 JP 1991054879 U JP1991054879 U JP 1991054879U JP 5487991 U JP5487991 U JP 5487991U JP 2598120 Y2 JP2598120 Y2 JP 2598120Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp
- signal
- level
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 229940028444 muse Drugs 0.000 description 2
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical group CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、アナログ信号をデジタ
ル信号に変換する回路において、信号レベルを所定値に
保つ信号レベル自動制御回路に関する。
ル信号に変換する回路において、信号レベルを所定値に
保つ信号レベル自動制御回路に関する。
【０００２】
【従来の技術】従来、複数の入力信号をＡ／Ｄ変換する
場合には、各入力信号の振幅差を調整する回路としてオ
ートレベルコントロール（ＡＬＣ）回路が用いられて
る。ＡＬＣ回路は、Ａ／Ｄ変換器でＡ／Ｄ変換されたデ
ジタル信号を入力とし、デジタル信号中で基準値が既知
である信号を取込んで平均化を行い、この平均値と基準
値との差を検出してＡ／Ｄ変換器の基準電圧（リファレ
ンスレベル）を制御し、アナログ入力信号の振幅のばら
つきを吸収して安定したＡ／Ｄ変換を行えるようにして
いる。
場合には、各入力信号の振幅差を調整する回路としてオ
ートレベルコントロール（ＡＬＣ）回路が用いられて
る。ＡＬＣ回路は、Ａ／Ｄ変換器でＡ／Ｄ変換されたデ
ジタル信号を入力とし、デジタル信号中で基準値が既知
である信号を取込んで平均化を行い、この平均値と基準
値との差を検出してＡ／Ｄ変換器の基準電圧（リファレ
ンスレベル）を制御し、アナログ入力信号の振幅のばら
つきを吸収して安定したＡ／Ｄ変換を行えるようにして
いる。
【０００３】また、特開昭６２−１７２８２０号公報に
記載されているように、アナログ信号をデジタル信号に
変換して出力するとき、所定の時間軸領域に含まれるテ
スト信号のレベルを検出し、このレベルの平均化を行っ
てその平均レベルを入力側Ａ／Ｄ変換器の基準レベル信
号として帰還させるようにしたものが知られている。
記載されているように、アナログ信号をデジタル信号に
変換して出力するとき、所定の時間軸領域に含まれるテ
スト信号のレベルを検出し、このレベルの平均化を行っ
てその平均レベルを入力側Ａ／Ｄ変換器の基準レベル信
号として帰還させるようにしたものが知られている。
【０００４】
【考案が解決しようとする課題】従来の技術で述べたも
ののうち前者においては、ＡＬＣレベルとクランプレベ
ルを別々に行っているために、Ａ／Ｄ変換器の基準電圧
入力端子の上端または下端のいずれか一方のレベルを固
定し、他方でＡＬＣ動作を行わせると、入力信号の振幅
のみが変化したときに上端または下端のいずれか一方の
基準電圧入力端子の信号レベルのみが変化するため、入
力信号レベルの中心点が変化するにも拘らず、クランプ
回路では元の信号の中心点を基準にしてレベル合わせを
行うため信号の劣化（色ずれ等）が発生するという問題
点を有していた。
ののうち前者においては、ＡＬＣレベルとクランプレベ
ルを別々に行っているために、Ａ／Ｄ変換器の基準電圧
入力端子の上端または下端のいずれか一方のレベルを固
定し、他方でＡＬＣ動作を行わせると、入力信号の振幅
のみが変化したときに上端または下端のいずれか一方の
基準電圧入力端子の信号レベルのみが変化するため、入
力信号レベルの中心点が変化するにも拘らず、クランプ
回路では元の信号の中心点を基準にしてレベル合わせを
行うため信号の劣化（色ずれ等）が発生するという問題
点を有していた。
【０００５】また、後者においては基準電圧入力端子の
上端及び下端のレベルとも帰還信号で制御することによ
りクランプレベルの干渉を除去する方法であるが、その
調整は比較的困難であるという問題点を有していた。
上端及び下端のレベルとも帰還信号で制御することによ
りクランプレベルの干渉を除去する方法であるが、その
調整は比較的困難であるという問題点を有していた。
【０００６】
【課題を解決するための手段】上記課題を解決すべく本
考案は、入力されたアナログ信号をクランプするクラン
プ回路と、２つの基準電圧が入力され、前記クランプ回
路によりクランプされたアナログ信号をデジタル信号に
変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号
に応じて、前記Ａ／Ｄ変換器に入力する一方の基準電圧
を制御するオートレベルコントロール回路と、前記Ａ／
Ｄ変換器の出力信号に応じて、前記クランプ回路のクラ
ンプ電圧を制御するクランプ電圧発生回路とを備えた信
号レベル自動制御回路において、基準電圧と前記オート
レベルコントロール回路の出力信 号との中心電圧を出力
する中心レベル出力回路と、前記クランプ電圧発生回路
の出力信号と前記中心レベル出力回路の出力信号とを加
算する加算器とを設け、前記加算器の加算結果を前記ク
ランプ回路のクランプレベルとする構成とした。
考案は、入力されたアナログ信号をクランプするクラン
プ回路と、２つの基準電圧が入力され、前記クランプ回
路によりクランプされたアナログ信号をデジタル信号に
変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号
に応じて、前記Ａ／Ｄ変換器に入力する一方の基準電圧
を制御するオートレベルコントロール回路と、前記Ａ／
Ｄ変換器の出力信号に応じて、前記クランプ回路のクラ
ンプ電圧を制御するクランプ電圧発生回路とを備えた信
号レベル自動制御回路において、基準電圧と前記オート
レベルコントロール回路の出力信 号との中心電圧を出力
する中心レベル出力回路と、前記クランプ電圧発生回路
の出力信号と前記中心レベル出力回路の出力信号とを加
算する加算器とを設け、前記加算器の加算結果を前記ク
ランプ回路のクランプレベルとする構成とした。
【０００７】
【作用】クランプ電圧発生回路の出力信号と中心レベル
出力回路の出力信号との加算結果がクランプ回路のクラ
ンプレベルとなり、クランプ回路に入力されるアナログ
信号の中心がずれない。
出力回路の出力信号との加算結果がクランプ回路のクラ
ンプレベルとなり、クランプ回路に入力されるアナログ
信号の中心がずれない。
【０００８】
【実施例】以下に本考案の実施例を添付図面に基づいて
説明する。図１は本考案に係る信号レベル自動制御回路
のブロック構成図である。
説明する。図１は本考案に係る信号レベル自動制御回路
のブロック構成図である。
【０００９】アナログ信号１ａが入力される入力端子１
はクランプ回路２に接続され、クランプ回路２はＡ／Ｄ
（アナログ／デジタル）変換器３に接続されている。そ
して、Ａ／Ｄ変換器３は出力端子４に接続されると共に
ＡＬＣ回路５及びクランプ電圧発生回路６に接続されて
いる。また、ＡＬＣ回路５はＡ／Ｄ変換器３の一方の基
準電圧入力端子に接続されると共に中心レベル出力回路
８に接続されている。基準電圧発生器７はＡ／Ｄ変換器
３の他方の基準電圧入力端子に接続されると共に中心レ
ベル出力回路８に接続されている。さらに、クランプ電
圧発生回路６及び中心レベル出力回路８は加算器９に接
続され、加算器９はクランプ回路２のクランプレベル入
力端子に接続されている。
はクランプ回路２に接続され、クランプ回路２はＡ／Ｄ
（アナログ／デジタル）変換器３に接続されている。そ
して、Ａ／Ｄ変換器３は出力端子４に接続されると共に
ＡＬＣ回路５及びクランプ電圧発生回路６に接続されて
いる。また、ＡＬＣ回路５はＡ／Ｄ変換器３の一方の基
準電圧入力端子に接続されると共に中心レベル出力回路
８に接続されている。基準電圧発生器７はＡ／Ｄ変換器
３の他方の基準電圧入力端子に接続されると共に中心レ
ベル出力回路８に接続されている。さらに、クランプ電
圧発生回路６及び中心レベル出力回路８は加算器９に接
続され、加算器９はクランプ回路２のクランプレベル入
力端子に接続されている。
【００１０】以上のような構成において、入力端子１に
入力されたアナログ信号１ａはクランプ回路２に入力さ
れ、加算器９の出力信号９ａのクランプレベルによりク
ランプされた信号がクランプ回路２より出力される。ク
ランプ回路２の出力信号２ａはＡ／Ｄ変換器３に入力さ
れてデジタル信号に変換され、その出力信号３ａは出力
端子４と共にＡＬＣ回路５及びクランプ電圧発生回路６
に入力される。ＡＬＣ回路５ではＡ／Ｄ変換器３の出力
信号３ａの所定期間（第１の所定期間）の出力レベルの
平均化を行い、その結果を出力信号５ａとしてＡ／Ｄ変
換器３の一方の基準電圧入力端子に入力し、Ａ／Ｄ変換
器３の一方の基準電圧調整に使用される。
入力されたアナログ信号１ａはクランプ回路２に入力さ
れ、加算器９の出力信号９ａのクランプレベルによりク
ランプされた信号がクランプ回路２より出力される。ク
ランプ回路２の出力信号２ａはＡ／Ｄ変換器３に入力さ
れてデジタル信号に変換され、その出力信号３ａは出力
端子４と共にＡＬＣ回路５及びクランプ電圧発生回路６
に入力される。ＡＬＣ回路５ではＡ／Ｄ変換器３の出力
信号３ａの所定期間（第１の所定期間）の出力レベルの
平均化を行い、その結果を出力信号５ａとしてＡ／Ｄ変
換器３の一方の基準電圧入力端子に入力し、Ａ／Ｄ変換
器３の一方の基準電圧調整に使用される。
【００１１】さらに、ＡＬＣ回路５の出力信号５ａは中
心レベル出力回路８にも入力される。中心レベル出力回
路８では信号５ａと基準電圧発生器７より入力された信
号７ａの電圧差を検出すると共にその中心レベルを出力
する。一方、クランプ電圧発生回路６では入力されたデ
ジタル信号３ａよりクランプすべきレベルを平均化して
出力する。クランプ電圧発生回路６及び中心レベル出力
回路８の出力信号６ａ，８ａは、それぞれ加算器９に入
力され、その加算結果９ａをクランプ回路２に入力す
る。これによりクランプ回路２ではＡ／Ｄ変換器３に対
しアナログ入力信号１ａが変換レベルの中心に位置する
ように制御される。
心レベル出力回路８にも入力される。中心レベル出力回
路８では信号５ａと基準電圧発生器７より入力された信
号７ａの電圧差を検出すると共にその中心レベルを出力
する。一方、クランプ電圧発生回路６では入力されたデ
ジタル信号３ａよりクランプすべきレベルを平均化して
出力する。クランプ電圧発生回路６及び中心レベル出力
回路８の出力信号６ａ，８ａは、それぞれ加算器９に入
力され、その加算結果９ａをクランプ回路２に入力す
る。これによりクランプ回路２ではＡ／Ｄ変換器３に対
しアナログ入力信号１ａが変換レベルの中心に位置する
ように制御される。
【００１２】図１に示すブロック構成で入力されたアナ
ログ信号１ａがＭＵＳＥ信号の場合について説明する。
ＭＵＳＥ信号には第１及び第２ラインにフレームパルス
が多重化されており、その前方に平坦な部分（第１の所
定期間）が存在する。この平坦な部分をＡ／Ｄ変換器３
の出力信号３ａよりＡＬＣ回路５に取込み、この部分の
平均化した値と予め定められた規定値（１６または２３
９）との差を検出する。この結果をＤ／Ａ変換し、ＡＬ
Ｃ回路５の出力信号５ａとしてＡ／Ｄ変換器３の一方の
基準電圧入力端子へフィードバックすることにより、Ａ
ＬＣを構成している。
ログ信号１ａがＭＵＳＥ信号の場合について説明する。
ＭＵＳＥ信号には第１及び第２ラインにフレームパルス
が多重化されており、その前方に平坦な部分（第１の所
定期間）が存在する。この平坦な部分をＡ／Ｄ変換器３
の出力信号３ａよりＡＬＣ回路５に取込み、この部分の
平均化した値と予め定められた規定値（１６または２３
９）との差を検出する。この結果をＤ／Ａ変換し、ＡＬ
Ｃ回路５の出力信号５ａとしてＡ／Ｄ変換器３の一方の
基準電圧入力端子へフィードバックすることにより、Ａ
ＬＣを構成している。
【００１３】一方、クランプ電圧発生回路６ではＭＵＳ
Ｅ信号の第５６３及び１１２５ライン（第２の所定期
間）に多重されているクランプレベル信号を平均化し、
この値と規定値（１２８）との差分を求めＤ／Ａ変換し
て出力信号６ａとしている。中心レベル出力回路８はＡ
／Ｄ変換器３の上端の基準電圧７ａと下端の基準電圧５
ａを入力して、その中心レベル値を出力信号８ａとして
いる。この出力信号８ａをクランプ電圧発生回路６の出
力信号６ａに加算器９で加算し、その出力信号９ａをク
ランプ回路２のクランプレベルとすることにより、ＡＬ
Ｃとクランプレベルが連動し、常に適正レベルでのＡ／
Ｄ変換を行うことができる。
Ｅ信号の第５６３及び１１２５ライン（第２の所定期
間）に多重されているクランプレベル信号を平均化し、
この値と規定値（１２８）との差分を求めＤ／Ａ変換し
て出力信号６ａとしている。中心レベル出力回路８はＡ
／Ｄ変換器３の上端の基準電圧７ａと下端の基準電圧５
ａを入力して、その中心レベル値を出力信号８ａとして
いる。この出力信号８ａをクランプ電圧発生回路６の出
力信号６ａに加算器９で加算し、その出力信号９ａをク
ランプ回路２のクランプレベルとすることにより、ＡＬ
Ｃとクランプレベルが連動し、常に適正レベルでのＡ／
Ｄ変換を行うことができる。
【００１４】
【考案の効果】以上説明したように本考案によれば、入
力信号の中心レベルのずれが生じないため信号の歪が少
なくなり、安定したＡ／Ｄ変換を実現できる。
力信号の中心レベルのずれが生じないため信号の歪が少
なくなり、安定したＡ／Ｄ変換を実現できる。
【図１】本考案に係る信号レベル自動制御回路のブロッ
ク構成図である。
ク構成図である。
【符号の説明】２ クランプ回路 ３ Ａ／Ｄ変換器 ５ オートレベルコントロール（ＡＬＣ）回路 ６ クランプ電圧発生回路 ７ 基準電圧発生器 ８ 中心レベル出力回路 ９ 加算器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−39625（ＪＰ，Ａ) 特開 平３−80621（ＪＰ，Ａ) 特開 昭63−212219（ＪＰ，Ａ) 実開 昭63−138734（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】入力されたアナログ信号をクランプするク
ランプ回路と、 ２つの基準電圧が入力され、前記クランプ回路によりク
ランプされたアナログ信号をデジタル信号に変換するＡ
／Ｄ変換器と、 前記Ａ／Ｄ変換器の出力信号に応じて、前記Ａ／Ｄ変換
器に入力する一方の基準電圧を制御するオートレベルコ
ントロール回路と、 前記Ａ／Ｄ変換器の出力信号に応じて、前記クランプ回
路のクランプ電圧を制御するクランプ電圧発生回路とを
備えた 信号レベル自動制御回路において、基準電圧と前記オートレベルコントロール回路の出力信
号との中心電圧を出力する中心レベル出力回路と、 前記クランプ電圧発生回路の出力信号と前記中心レベル
出力回路の出力信号とを加算する加算器とを設け、前記 加算器の加算結果を前記クランプ回路のクランプレ
ベルとする構成としたことを特徴とする信号レベル自動
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991054879U JP2598120Y2 (ja) | 1991-06-19 | 1991-06-19 | 信号レベル自動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991054879U JP2598120Y2 (ja) | 1991-06-19 | 1991-06-19 | 信号レベル自動制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137618U JPH04137618U (ja) | 1992-12-22 |
| JP2598120Y2 true JP2598120Y2 (ja) | 1999-08-03 |
Family
ID=31929697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991054879U Expired - Fee Related JP2598120Y2 (ja) | 1991-06-19 | 1991-06-19 | 信号レベル自動制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2598120Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139625A (ja) * | 1984-07-28 | 1986-02-25 | Victor Co Of Japan Ltd | アナログ／デイジタル変換装置 |
| JPH0619221Y2 (ja) * | 1987-02-28 | 1994-05-18 | ソニー株式会社 | アナログデイジタル変換回路 |
-
1991
- 1991-06-19 JP JP1991054879U patent/JP2598120Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04137618U (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379075A (en) | Video signal AGC circuit for adjusting the sync level of a video signal | |
| US4994915A (en) | Aperture correction circuit | |
| EP0391690B1 (en) | Image pickup device capable of picking up images while electronically enlarging the same | |
| JP3311345B2 (ja) | ビデオ信号受信装置 | |
| US4731652A (en) | Shading correction signal generating device for a television camera apparatus | |
| JP2598120Y2 (ja) | 信号レベル自動制御回路 | |
| GB2060310A (en) | Method for the horizonal and vertical contour correction of a digitalised video signal | |
| JPH01226284A (ja) | 自動利得制御装置 | |
| CA2047371C (en) | Black level compensation circuit | |
| US5889558A (en) | Variable black level bias image display | |
| US4658295A (en) | Vertical contour correction device | |
| US5483295A (en) | Adaptive clamping circuit for video signal receiving device | |
| JP2973451B2 (ja) | 利得制御回路 | |
| KR950010890B1 (ko) | 영상신호 자동이득제어장치 | |
| JPH05284387A (ja) | 振幅制限回路 | |
| JPH05219406A (ja) | ビデオ信号のレベル調整回路 | |
| JPH0813135B2 (ja) | 信号レベル自動制御方法 | |
| JPH07231453A (ja) | 彩度／位相自動調整回路 | |
| JPS60145729A (ja) | 信号クランプ方法 | |
| JPH06140872A (ja) | フィルタの自動調整回路 | |
| JP3388077B2 (ja) | 映像信号処理装置 | |
| JP3091607B2 (ja) | セカム信号のクランプ回路 | |
| JP3629835B2 (ja) | 投写型テレビジョン受像機 | |
| JPH07170427A (ja) | 映像クランプレベル調整回路 | |
| JPH033518A (ja) | 画像信号ａ／ｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |