[go: up one dir, main page]

JP2025038181A - セラミックス銅回路基板、半導体装置、セラミックス銅回路基板の製造方法、及び半導体装置の製造方法 - Google Patents

セラミックス銅回路基板、半導体装置、セラミックス銅回路基板の製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2025038181A
JP2025038181A JP2024224299A JP2024224299A JP2025038181A JP 2025038181 A JP2025038181 A JP 2025038181A JP 2024224299 A JP2024224299 A JP 2024224299A JP 2024224299 A JP2024224299 A JP 2024224299A JP 2025038181 A JP2025038181 A JP 2025038181A
Authority
JP
Japan
Prior art keywords
copper circuit
copper
ceramic
circuit board
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024224299A
Other languages
English (en)
Inventor
隆之 那波
Takayuki Naba
寛正 加藤
Hiromasa Kato
圭一 矢野
Keiichi Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Niterra Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of JP2025038181A publication Critical patent/JP2025038181A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W40/255
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C5/00Alloys based on noble metals
    • C22C5/06Alloys based on silver
    • C22C5/08Alloys based on silver with copper as the next major constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H10W70/05
    • H10W70/424
    • H10W70/461
    • H10W70/479
    • H10W70/65
    • H10W70/685
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • B23K35/025Pastes, creams, slurries
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/30Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006Ag as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/30Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/302Cu as the principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • H10W72/884
    • H10W90/734
    • H10W90/754

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Products (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Figure 2025038181000001
【課題】回路をより微細にし、且つ、セラミックス回路基板の信頼性を向上可能な、セラミックス銅回路基板、その製造方法、半導体装置及びその製造方法を提供する。
【解決手段】セラミックス銅回路基板は、セラミックス基板と、その上に設けられた銅回路部と、セラミックス基板と銅回路部の間に設けられ、活性金属ろう材成分を含む第1接合層と、を含む。セラミックス基板から銅回路部に向かう第1方向に平行な銅回路部の断面において、第1方向D1に沿って引いた任意の線7が、複数の銅結晶粒10と交差する。第1方向に垂直な第2方向D2においてそれぞれの銅結晶粒の線から最も離れた端との間の第2方向における複数の距離12の平均値は、50μm以上300μm以下である。複数の銅結晶粒のそれぞれの外縁は線と交差する第1端10a及び第2端10bを含み、第1端と第2端との間の第1方向における長さ13の最大値は、301μm以上である。
【選択図】図3

Description

実施形態は、おおむね、セラミックス銅回路基板、半導体装置、セラミックス銅回路基板の製造方法、及び半導体装置の製造方法に関する。
セラミックス銅回路基板は、パワー素子などの半導体素子を搭載した半導体装置に用いられている。セラミックス基板と銅回路部は、接合層を介して互いに接合されている。接合層には、チタン(Ti)などの活性金属を含有する銀(Ag)ろう材が用いられる。これにより、接合強度及びヒートサイクル特性を向上させている。信頼性の向上に伴い、セラミックス銅回路基板は、自動車(電気自動車含む)や、電鉄車両、太陽光発電設備、産業機械のインバータ等に使用されている。
パワーモジュールなどの半導体装置では、銅回路部に半導体素子が実装されている。また、半導体素子の導通のために、ワイヤボンディングや金属端子が接合されることもある。半導体装置の製造において、半導体素子、ワイヤボンディング、金属端子などが銅回路部に接合される。
パワーモジュールの小型化、軽量化、及び高密度実装化が進むにつれ、低熱抵抗化及び低インダクタンス化のために、銅回路部が厚くなってきている。銅回路部の厚いセラミックス銅回路基板は、国際公開WO2018-180965号公報(特許文献1)に記載されている。特許文献1は、銅回路板の表面の粒界の数を最適化することにより、セラミックス銅回路基板の組立性を向上させている。特許文献1のセラミックス銅回路基板によれば、半導体素子の接合性及び位置合わせ精度が向上する。
国際公開第2018-180965号公報
その一方で、上記の接合性又は位置合わせ精度以外に、銅回路部が厚くなることによって発生する課題が明らかになってきた。たとえば、製品の信頼性を向上させるためには、銅回路部分のファインパターン化、回路基板全体としての応力緩和などの実現が望ましい。特許文献1では、銅回路部の表面における粒径を制御することに主眼がおかれているが、銅回路が厚くなることにより、表面と内部の粒径には差が生じることがわかった。すなわち銅回路の表面を制御すれば、銅板表面の接合性や位置合わせ精度を向上させることは可能であるが、ファインパターン化など他の特性を向上するには銅回路内部の制御が必要であることが判明した。
近年、パワー半導体モジュールは、小型化・軽量化・高密度実装化が進展している。これに伴い、金属回路部の熱抵抗の低減、金属回路部のインダクタンスの低減のために、金属回路部を厚くすることが求められている。また、実装の密度を高めるために、金属回路部のファインパターン化が求められている。
また、パワー半導体チップのジャンクション温度(Tj)上昇に伴い、セラミックス回路基板の信頼性向上も求められている。
実施形態は、このような問題を解決するためのものであり、回路をより微細にし、且つセラミックス回路基板の信頼性を向上できるセラミックス銅回路基板に関する。
実施形態にかかるセラミックス銅回路基板は、セラミックス基板と、前記セラミックス基板の上に設けられた銅回路部と、前記セラミックス基板と前記銅回路部の間に設けられ、活性金属ろう材成分を含む第1接合層と、を含む。前記セラミックス基板から前記銅回路部に向かう第1方向に平行な前記銅回路部の断面において、前記第1方向に沿って引いた任意の線が、複数の銅結晶粒と交差する。前記線と、前記第1方向に垂直な第2方向においてそれぞれの前記銅結晶粒の前記線から最も離れた端と、の間の前記第2方向における複数の距離の平均値は、50μm以上300μm以下である。前記複数の銅結晶粒のそれぞれの外縁は、前記線と交差する第1端及び第2端を含む。前記複数の銅結晶粒のそれぞれの前記第1端と前記第2端との間の前記第1方向における長さの最大値は、301μm以上である。
実施形態にかかるセラミックス銅回路基板の一例を示す図 銅回路部の断面の一例を示す図 銅回路部の断面の一例を示す図 銅回路のパターン寸法およびパターン間寸法の一例を示す図 実施形態にかかる半導体装置の一例を示す図
実施形態にかかるセラミックス銅回路基板は、セラミックス基板と、前記セラミックス基板の上に設けられた銅回路部と、前記セラミックス基板と前記銅回路部の間に設けられ、活性金属ろう材成分を含む第1接合層と、を含む。前記セラミックス基板から前記銅回路部に向かう第1方向に平行な前記銅回路部の断面において、前記第1方向に沿って引いた任意の線が、複数の銅結晶粒と交差する。前記線と、前記第1方向に垂直な第2方向においてそれぞれの前記銅結晶粒の前記線から最も離れた端と、の間の前記第2方向における複数の距離の平均値は、50μm以上300μm以下である。前記複数の銅結晶粒のそれぞれの外縁は、前記線と交差する第1端及び第2端を含む。前記複数の銅結晶粒のそれぞれの前記第1端と前記第2端との間の前記第1方向における長さの最大値は、301μm以上である。
図1は、セラミックス銅回路基板の一例を示す。図1において、1は、セラミックス銅回路基板である。2は、セラミックス基板である。3は、銅回路部である。4は、ろう材を含む接合層である。5は、裏銅板である。セラミックス基板2は、表面2a(第1面)及び裏面2bを有する。銅回路部3は、接合層4(第1接合層の一例)を介して、セラミックス基板2の表面2aに接合されている。図1の例では、複数の銅回路部3が、複数の接合層4を介して表面2aにそれぞれ接合されている。実施形態は、図示した形に限定されない。1つの銅回路部3又は3つ以上の銅回路部3が、表面2aに接合されても良い。また、図1の例では、裏銅板5が、裏面2bに接合されている。裏銅板5は、回路ではなく放熱板として機能する。裏銅板5は、必要に応じて適宜設けられる。裏銅板5に代えて、パターン化された銅回路部が裏面2bに設けられても良い。
セラミックス基板2は、酸化アルミニウム基板、窒化アルミニウム基板、及び窒化珪素基板のいずれか1種であることが好ましい。これ以外には、アルジル基板も挙げられる。アルジルは、酸化アルミニウム20~80%に対して残部が酸化ジルコニウムである焼結体である。
窒化アルミニウム基板又は酸化アルミニウム基板の三点曲げ強度は、300~450MPa程度である。アルジル基板の強度も、550MPa前後である。
窒化珪素基板の三点曲げ強度は、600MPa以上、さらには700MPa以上に高めることができる。また、窒化珪素基板の熱伝導率は、50W/(m・K)以上、さらには80W/(m・K)以上に高めることができる。特に、近年は、高強度と高熱伝導の両方を併せ持つ窒化珪素基板もある。窒化珪素基板の厚さは、0.635mm以下が好ましく、0.3mm以下がより好ましい。窒化珪素基板は、高強度であるため薄くすることができ、より放熱性を高めることが可能である。厚さの下限値は特に設定するものではないが、0.1mm以上であることが好ましい。これは、窒化珪素基板の電気絶縁性を確保するためである。ここでは、厚さは、セラミックス基板2と銅回路部3とを結ぶ方向における寸法を指す。
実施形態にかかるセラミックス銅回路基板は、1つのセラミックス基板を備えても良いし、2つ以上のセラミックス基板を備えても良い。例えば、複数のセラミックス基板と複数の銅回路部が、第1方向において交互に積層されても良い。
図2は、銅回路部の断面の一例を示す図である。図2は、図1のA部分の拡大断面図である。図2において、7は、仮想上の任意の線を示す。この線は、セラミックス基板2から銅回路部3に向かう第1方向に平行である。図2において、D1は、第1方向を示す。また、当該線は、表面2a及び裏面2bに対して垂直である。8は、サイドエッチング量を示す。サイドエッチング量は、銅回路部の表面3aの外周と、銅回路部の裏面3bの外周と、の間の、第1方向に垂直な一方向における距離である。
銅回路部は、銅の多結晶体からなる。線7を引く方法は、以下の通りである。まず、セラミックス銅回路基板を、第1方向D1に平行に切断する。断面の拡大写真を撮影する。このとき、拡大写真は、セラミックス基板が写り、かつ粒界が確認できる程度に拡大して撮影する。次に、拡大写真において、表面2aに垂直な任意の直線を引くことで、線7が得られる。また、セラミックス基板面の表面2aの状態が曖昧であり、かつ銅回路部3の裏面3bが表面2aと平行な面とみなせる場合には、裏面3bに垂直な任意の直線を線7として扱っても良い。
図3は、銅回路部内部の断面図の一例を示す。図3は、図2のB部分の断面を拡大している。10は銅結晶粒、11は銅結晶粒の粒界である。銅回路部の断面において、セラミックス基板面に対して垂直方向(基板の厚さ方向)に任意の線7を引く。図3において、12は、線7が交差した銅結晶粒10のうち、任意の線7から最も離れた銅結晶粒10の外縁(粒界11)までの第2方向D2における距離LHを示す。13は、線7と銅結晶粒10の外縁との交点である第1端10a及び第2端10bの間の長さLVを示す。第2方向は、第1方向に垂直であり、断面に平行である。
実施形態にかかるセラミックス銅回路基板において、距離LHの平均は、300μm以下である。長さLVの平均は、300μm以下が好ましい。
セラミックス基板と、セラミックス基板に銅回路部が接合されたセラミックス銅回路基板においては、セラミックス基板の全面または一部に銅板を接合した後に、銅板部分をエッチングすることにより回路を形成することが多い。エッチングによる銅板の溶解では、銅板の結晶粒界に沿って溶解が進む。このため、銅結晶粒の形状が、エッチングに大きく影響する。すなわち、結晶粒径が大きい場合には、エッチング液が掘り進んでいく厚さ方向のみならず、面方向にも溶解が進みやすくなる。面方向は、第1方向に垂直な方向である。第2方向は、面方向に平行な一方向である。
第1方向に平行な線と交差する複数の銅結晶粒について、それらの距離LHの平均が300μm以下であるということは、第2方向における寸法が比較的小さい銅結晶粒が、厚さ方向に並んでいることを示す。これにより、面方向へのエッチングの進行を抑制でき、エッチングによるサイドエッチング量を小さくできる。この結果、ファインパターン回路の形成が容易となる。
ここでいうファインパターン回路とは、パターン間寸法が通常の回路より60~80%程度の回路基板を指す。また、回路の少なくとも一部がこの範囲のパターン間寸法を満足するものが、ファインパターン回路である。図4にセラミックス銅回路基板1のパターン寸法14とパターン間寸法15を示す。パターン寸法14は、接合層4を含めた電気導通部分の幅を示す。パターン間寸法15は、セラミックス表面に形成された接合層4の間の寸法距離を示す。図4の例では、セラミックス基板2の表面2aに、複数の銅板3が接合されている。複数の銅板3は、第2方向D2において互いに並び、複数の接合層4を介してセラミックス基板2にそれぞれ接合されている。第2方向D2において隣り合う接合層4同士の間の第2方向D2における距離が、パターン間寸法15に対応する。
パターンの幅(パターン寸法)は、電気の導通、半導体素子や金属端子の接合、ワイヤボンディングなどのために、所定の値以上であることが求められる。例えば、銅板厚さが0.1mm以上0.5mm未満の場合のパターン寸法は、0.5mm以上であることが好ましい。銅板厚さが0.5mm以上0.7mm未満の場合のパターン寸法は、0.7mm以上であることが好ましい。銅板厚さが0.7mm以上0.8mm未満の場合のパターン寸法は、1.0mm以上であることが好ましい。
ここで、銅板厚さが0.1mm以上0.5mm未満の場合、通常の銅回路基板では、パターン間寸法0.6mm以上である。これに対して、ファインパターン回路では、パターン間寸法が0.4mm以上である。同様に、銅板厚さが0.5mm以上0.7mm未満の場合、通常の銅回路基板では、パターン間寸法は1.0mm以上である。これに対して、ファインパターン回路では、パターン間寸法は0.6mm以上である。銅板厚さが0.7mm以上0.8mm未満の場合、通常の銅回路基板では、パターン間寸法は1.8mm以上である。これに対して、ファインパターン回路では、パターン間寸法は1.1mm以上である。
また、銅回路部における長さLVの平均を300μm以下としたことにより、銅板は塑性変形しやすくなる。これにより、接合体であるセラミックス銅回路基板に生じる応力が緩和され、接合強度、基板曲げ強度、及び耐熱サイクル性が向上し、信頼性の高いセラミックス回路基板を得ることができる。
また、セラミックス銅回路基板では、接合時の熱処理により銅板の粒径が大きくなる。粒子の粗大化を制御するような銅への添加物や加工、及び接合条件を調整することによる粒径の粗大化の制御も可能であるが、制御により製造コストが高くなる可能性がある。例えば、距離LHおよび長さLVを50μm以上にすることにより、コストパフォーマンスの良いセラミックス銅回路基板を得ることができる。ただし、これ以下の距離LH及び長さLVでも製造することは可能であり、下限値は規定されない。
銅回路部3は、半導体素子などが接合される。熱抵抗の低減とインダクタンスの低減のために、銅回路部の厚さは、0.5mm以上が好ましく、より好ましくは0.8mm以上である。このとき、銅回路部内部の距離LHの平均が小さいと、サイドエッチング量が抑制される。これにより、ファインパターンの形成が可能となる。また、接合体の応力が緩和することにより、接合強度、基板曲げ強度、及び耐熱サイクル性が向上する。
銅回路部内部における距離LHの平均が300μmより大きいと、銅回路部内部の銅結晶粒が横方向に大きくなり、サイドエッチング量が多くなる。このため、回路パターンの寸法精度が低下する。
銅回路部内部における長さLVの平均が300μmより大きいと、銅回路部の塑性変形が小さくなる。この結果、接合体の応力が大きくなり、接合強度などの特性が低下しやすくなる。
また、それぞれの距離LHおよびそれぞれの長さLVが50μmより小さくなるように調整すると、工程制御による負荷のために製造コストがかかる。
また、距離LHの平均が300μm以下のときでも、距離LHが400μmより大きい銅結晶粒が多く存在すると、サイドエッチング量にばらつきが生じる。距離LHは、400μm以下であることが好ましい。同様に、長さLVの平均が300μm以下のときでも、長さLVが400μmより大きい銅結晶粒が多く存在すると、接合強度にばらつきが生じる。長さLVは、400μm以下であることが好ましい。
以上の通り、銅回路内部の銅結晶粒の距離LHの平均および長さLVの平均の少なくとも一方が300μm以下であることが好ましい。より好ましくは、距離LHの平均及び長さLVの平均の両方が300μm以下であることが好ましい。さらには、それぞれの距離LHおよびそれぞれの長さLVが400μm以下であることが好ましい。このとき、それぞれの距離LHは、50μm以上であることが好ましい。それぞれの長さLVは、50μm以上であることが好ましい。より好ましくは、それぞれの距離LHが50μm以上であり、且つそれぞれの長さLVが50μm以上である。
また、それぞれの距離LHは、300μm以下であることが好ましい。それぞれの長さLVは、300μm以下であることが好ましい。より好ましくは、それぞれの距離LHが300μm以下であり、且つそれぞれの長さLVが300μm以下である。このとき、それぞれの距離LHは、70μm以上であることが好ましい。それぞれの長さLVは、70μm以上であることが好ましい。より好ましくは、それぞれの距離LHは70μm以上であり、それぞれの長さLVは70μm以上である。
実施形態にかかるセラミックス銅回路基板では、銅回路部3の断面に第1方向に沿う任意の直線を引いたときに、その直線と交差する複数の銅結晶粒について、距離LH及び長さLVが上述した範囲内にある。すなわち、銅回路部3の断面において、どの部分に直線を引いたとしても、距離LH及び長さLVが上述した範囲内にある。この銅回路部3によってセラミックス基板上に回路を形成することで、優れた信頼性を得ることができる。
銅回路部が、銅板の加工によって形成される場合、銅板の厚さを調整する圧延工程において、結晶サイズを調整して距離LHおよび長さLVを調整しても良い。また、銅板内に微量の元素を添加することにより結晶サイズを調整することも可能である。このとき、予め銅板内に錫(Sn)又はジルコニウム(Zr)などの粒成長を制御する元素を微量添加しておくことも可能である。セラミックス銅回路基板を製造する際の接合などの工程において、銅板内の粒成長を抑制する元素を銅板内に拡散することも可能である。さらに、セラミックス銅回路基板の製造工程中の熱処理工程を利用しても良い。銅の再結晶温度は、約220℃である。後述するように、銅板は、セラミックス基板に活性金属接合される。活性金属接合法では、セラミックス基板及び銅板が700~900℃で加熱される。この工程において、銅板が再結晶される。再結晶されると、銅結晶粒が成長する。この現象を制御することにより、銅結晶粒の大きさを調整することもできる。
また、銅回路部の第1方向における厚さは、0.5mm以上が好ましく、より好ましくは0.8mm以上である。銅回路部の厚さを前述の値にすることにより、エッチング時のファインパターン化の効果をより大きく得ることができる。すなわち、銅回路部の厚さが前述の値より薄い場合にも本発明の効果が得られる。しかし、従来の製法により製造されていた製品との差が大きくないため、本発明による効果が得られにくい。
セラミックス基板の厚さは、特に限定されない。セラミックス回路基板を薄くすることおよび銅回路部を厚くすることで、放熱性が向上する。銅回路部の厚さの上限は、特に限定されないが、5mm以下が好ましい。銅回路部の厚さが5mmを超えると、活性金属接合法で接合したときに反りが大きくなる。これにより、セラミックス基板を薄くすることが難しくなる可能性がある。
また、セラミックス基板2と銅回路部3は、接合層4を介して接合されていることが好ましい。また、裏銅板5が設けられる場合、裏銅板5は、接合層を介してセラミックス基板2に接合されていることが好ましい。また、セラミックス基板と銅回路部の間に、Ag(銀)およびTi(チタン)を含む接合層を設けることが好ましい。AgおよびTiを含む接合層は、活性金属ろう材を用いて形成される。Tiは、活性金属である。活性金属として、Ti以外にも、Zr(ジルコニウム)が挙げられる。活性金属ろう材としては、Ti、Ag、およびCu(銅)の混合物が挙げられる。例えば、Tiの含有量は0.1~10wt%であり、Cuの含有量は10~60wt%であり、残部はAgである。また、接合時のろう材の拡散により銅回路部中の粒径を制御する場合には、必要に応じ、In(インジウム)、Sn(錫)、Al(アルミニウム)、Si(珪素)、C(炭素)、及びMg(マグネシウム)からなる群より選択される1種以上を1~15wt%添加してもよい。活性金属ろう材を用いた活性金属接合法は、セラミックス基板表面に活性金属ろう材ペーストを塗布し、その上に銅板を配置する。これを700~900℃で加熱して接合する。活性金属接合法によれば、セラミックス基板と銅回路部の接合強度を16kN/m以上にできる。
また、銅回路表面に、Ni(ニッケル)、Ag(銀)、及びAu(金)からなる群より選択される1種を主成分とする金属薄膜が設けられても良い。これら金属薄膜としては、めっき膜、スパッタ膜などが挙げられる。金属薄膜を設けることにより、耐食性、ハンダ濡れ性などを向上させることができる。
このようなセラミックス銅回路基板は、銅回路部に接合層を介して半導体素子が実装される半導体装置に好適である。
図5は、半導体装置の一例を示す。図5において、1は、セラミックス銅回路基板である。16は、半導体装置である。17は、半導体素子である。18は、接合層(第2接合層の一例)である。19は、ワイヤボンディングである。20は、金属端子である。図5では、セラミックス銅回路基板1の銅回路部上に、接合層18を介して半導体素子17が接合されている。同様に、接合層18を介して金属端子20が接合されている。隣り合う銅回路部の半導体素子と銅回路部がワイヤボンディング19で導通されている。実施形態にかかる半導体装置は、このような構造に限定されるものではない。例えば、ワイヤボンディング19と金属端子20のどちらか一方が設けられても良い。また、半導体素子17、ワイヤボンディング19および金属端子20は、銅回路部3にそれぞれ複数個設けられても良い。また、裏銅板5には、半導体素子、ワイヤボンディング、又は金属端子20が、必要に応じ接合されても良い。また、金属端子20には、リードフレーム形状、凸型形状など様々な形状が適用できる。
また、半導体素子17や金属端子20を接合する接合層18には、ハンダ、ろう材などが用いられる。ハンダは、鉛フリーハンダが好ましい。また、ハンダは、融点が450℃以下のものを指す。ろう材は、融点が450℃を越えたものを指す。また、融点が500℃以上のものを高温ろう材を呼ぶ。高温ろう材は、Agを主成分とするものが挙げられる。
実施形態にかかるセラミックス銅回路基板は、距離LHの平均を300μm以下としているので、回路形成時のエッチング特性に優れている。特に、銅回路基板の厚さが0.8mm以上となり銅板が厚くなるほど、サイドエッチング特性が抑えられることによるファインパターン形成の効果を得ることが可能である。銅板が厚くなりファインパターン形成が困難である場合には、エッチング残りによるパターン不良が発生する場合がある。また、サイドエッチング防止のためにエッチング速度を遅くすることなどの対応をする必要がある。この点から、本実施形態によれば、セラミックス銅回路基板の信頼性を高め、コストパフォーマンスを向上させることができる。
実施形態にかかるセラミックス銅回路基板は、長さLVの平均を300μm以下としているので、応力を緩和できる。セラミックス銅回路基板には、銅板とセラミックスとの接合の残留応力が発生する。さらに、通常、銅回路上に半導体素子が搭載されることで、半導体素子からの発熱によりセラミックス基板と銅回路の熱膨張差により応力が発生する。銅回路部における粒径がセラミックス基板との接合面に対して垂直方向に小さくなるにつれて、銅回路部に発生する応力が小さくなる。応力が小さくなると、銅回路部の厚さが0.5mm以上に厚い場合でも、セラミックス基板と銅回路部との応力差によるクラック等の発生を抑制することが可能である。
この点から、本実施形態によれば、セラミックス銅回路基板の信頼性を高めることができる。
また、半導体素子の小型化が進む一方で、チップからの発熱量は増加している。そのため、半導体素子を搭載するセラミックス銅回路基板においては、放熱性の向上が重要になっている。また、半導体装置(半導体モジュール)の高性能化のために、セラミックス銅回路基板上に、複数の半導体素子が実装されうる。半導体素子の一つだけでも素子の真性温度を超えてしまうと、抵抗が負のマイナス側の温度係数に変化してしまう。これに伴い、電力が集中的に流れる熱暴走を起こし、瞬時に半導体装置が破壊される現象がおきる。よって、半導体素子と銅回路部の接合の信頼性を向上させることは非常に有効である。また、実施形態にかかる半導体装置は、自動車(電気自動車含む)、電鉄車両、産業機械およびエアコン等のインバータに用いられるPCU、IGBT、IPMモジュールに用いることができる。自動車については、電気自動車の普及が進んでいる。半導体装置の信頼性が向上するほど、自動車の安全性を高めることができる。電鉄車両、産業機器などについても同様である。
次に、実施形態にかかるセラミックス銅回路基板の製造方法について説明する。セラミックス銅回路基板は、前述の構成を有していれば、その製造方法は特に限定されない。ここでは、歩留まり良くセラミックス銅回路基板を得るための方法の一例を挙げる。
まず、セラミックス基板と銅板を用意する。銅板の厚さは、0.5mm以上である。
また、セラミックス基板は、酸化アルミニウム基板、窒化アルミニウム基板、及び窒化珪素基板から選ばれる1種が好ましい。特に、回路基板全体の放熱性を考慮すると、セラミックス基板は、熱伝導率50W/(m・K)以上かつ三点曲げ強度600MPa以上の窒化珪素基板であることが好ましい。
また、セラミックス基板の表面に設けられた銅回路部と、裏面に設けられた裏銅板と、を貫通孔により導通させるときは、貫通孔を有するセラミックス基板を用意する。セラミックス基板に貫通孔を設ける場合は、予め成形体の段階で貫通孔を設けても良い。また、セラミックス基板(セラミックス焼結体)に貫通孔を設けても良い。貫通孔は、レーザ加工、切削加工などにより設けられる。切削加工としては、ドリルなどによる穴あけ加工が挙げられる。
銅板は、セラミックスへの接合条件で加熱したときに、内部の銅結晶粒の距離LHの平均が300μm以下のものを用意することが好ましい。さらには、それぞれの距離LHが400μm以下の銅板を用意することが好ましい。それぞれの距離LHは、50μm以上が好ましく、より好ましくは70μm以上である。
また、銅板は、セラミックスへの接合条件で加熱したときに、内部の銅結晶粒の長さLVの平均が300μm以下のものを用意することが好ましい。さらには、それぞれの長さLVが400μm以下の銅板を用意することが好ましい。それぞれの長さLVは、50μm以上が好ましく、より好ましくは70μm以上である。
セラミックス基板と銅板を活性金属接合法で接合する場合、接合温度が700~900℃程度になる。銅板がこの温度にさらされると、銅が再結晶するため、結晶粒子が大きくなる。銅結晶粒の距離LH及び長さLVが上述した範囲内となるように、上述した範囲に比べて、より短い距離LH及びより短い長さLVの銅結晶粒を含む銅板を使うことが好ましい。
また、セラミックス基板と銅板は、活性金属接合法で接合されることが好ましい。活性金属接合法では、Tiなどの活性金属とAgを混合した活性金属ろう材を用いる。活性金属ろう材としては、Ti、Ag、及びCuの混合物が挙げられる。活性金属ろう材において、Tiの含有量は0.1~10wt%、Cuの含有量は10~60wt%、残部はAgである。また、必要に応じ、In、Sn、Al、Si、C、及びMgからなる群より選択される1種以上が、1~15wt%の範囲内で添加されてもよい。
活性金属ろう材をペースト化する。ペーストは、ろう材成分と有機物が混合されている。ペーストにおいて、ろう材成分は、均一に成分が混合されることが好ましい。これは、ろう材成分が不均一に分布すると、ろう付けが安定せず接合不良の原因となるためである。
ろう材を均一に分散するには各種の方法がある。乾式及び湿式によるミルや、攪拌機による混合や、予め合金を形成しておき粉砕するなど、一般的に粉体を混合する方法を使用することができる。
ろう付け時に、ろう材が銅板内部に拡散することにより、銅結晶粒は大きくなる。このため、ろう材製造時に、銅板内部に拡散しないようにろう材を調整することが好ましい。前述のろう材成分のうち、Agと、In及びSnからなる群より選択される少なくとも1つと、の組み合わせが拡散を抑制する成分である。このため、当該組み合わせに含まれる元素がペースト中で均一になるように混合する。ろう材成分が均一になるように十分な時間をかけて混合してもよいし、予め上記組み合わせを混合しておくための工程を追加してもよい。
このようにして製造した活性金属ろう材ペーストを、セラミックス基板に塗布する。ペーストの上に、銅板を配置する。次に、銅板が配置されたセラミックス基板を、700~900℃で加熱して接合する。加熱工程は、必要に応じ、真空中又は非酸化性雰囲気で行われる。また、真空中で行う場合は、1×10-2Pa以下であることが好ましい。非酸化性雰囲気としては、窒素雰囲気、アルゴン雰囲気などが挙げられる。
真空中または非酸化性雰囲気とすることにより、接合層が酸化されることを抑制できる。これにより、接合強度の向上が図られる。また、接合温度や時間を調整して、銅板内へのろう材の拡散を調整できる。
ろう材成分の銅板内への拡散状態を制御するためには、加熱接合工程中に、活性金属ろう材ペーストの脱脂工程を行うことが好ましい。加熱接合工程では、接合温度が、700~900℃の範囲内に保持される。温度がこの範囲に達する前に、ペースト中の有機物を脱脂しておくことにより、ろう材の成分の銅板内への拡散量を制御できる。接合前にろう材ペースト中の有機物を脱脂しておくと、銅板に接するろう材を均質化できるためである。
ろう材ペーストの脱脂工程では、温度は、例えば250~500℃の範囲内に保持される。保持時間は、5~60分の範囲内である。また、別の方法として、接合温度に向けた昇温速度を、10℃/分以下にすることも有効である。
また、接合する銅板は、予めパターン形状に加工されても良いし、ベタ板でも良い。ベタ板を用いた場合は、接合後にエッチング加工を施して、パターン形状に加工する。
この工程により、セラミックス銅回路基板が製造できる。次に、半導体素子などをセラミックス銅回路基板に接合する工程を行う。半導体素子を接合する箇所に、接合層を設ける。接合層は、ハンダまたはろう材を含むことが好ましい。接合層を設けて、その上に半導体素子を設ける。また、必要に応じ、接合層を介して金属端子を接合する。また、必要に応じ、ワイヤボンディングが設けられる。また、半導体素子、金属端子、ワイヤボンディングは、必要な数が設けられる。
(実施例)
(実施例1~22、比較例1~9)
セラミックス基板として、窒化珪素基板、窒化アルミニウム基板、及び酸化アルミニウム(アルミナ)基板を用意した。窒化珪素基板の熱伝導率は、90W/(m・K)であり、三点曲げ強度は、650MPaである。窒化アルミニウム基板の熱伝導率は、170W/(m・K)であり、三点曲げ強度は、300MPaである。酸化アルミニウム基板の熱伝導率は、20W/(m・K)であり、三点曲げ強度は、350MPaである。セラミックス基板のサイズは、縦50mm×横40mmである。窒化珪素基板の厚さは、0.32mmである。窒化アルミニウム基板の厚さ、及びアルミナ基板の厚さは、0.635mmである。
次に、表1に示す銅板を用意した。母材より銅板を縦40mmx横30mmに切り出し、加熱後の粒界水平距離および粒界垂直距離を測定するための測定用試験銅板とした。測定用試験板を窒素雰囲気中600℃で1時間の間加熱した後に、横30mmの長さとなるように横方向に切断した。切断した試験板の中央部近傍(端部から約15mmの位置)を、走査型電子顕微鏡(SEM:Scanning Electron Microscope)にて倍率20倍で観察し、写真を撮影した。厚さ方向の測定位置について、厚さ0.5mmの銅板1~9は、裏面から表面までの全体を測定した。厚さ0.8mmの銅板10~18は、厚さ方向の端部近傍(上下表面から約150μmの箇所まで)を測定した。
銅板における銅結晶粒の距離LH及び長さLVは、以下の手順により計算した。まず、観察した領域に、第1方向に平行な任意の直線を引く。次に、その直線と交差する5個の銅結晶粒を抽出する。5個の銅結晶粒は、無作為に抽出した。ただし、観察領域の端で見切れている結晶粒は、除外した。5個の銅結晶粒のそれぞれについて、任意の直線と銅結晶粒の外縁との間の第2方向における距離LHを測定し、その平均値を距離LHとして表1に示した。また、5個の銅結晶粒のそれぞれについて、任意の直線と銅結晶粒の外縁との間の交点同士の第1方向における長さLVを測定し、その平均値を長さLVとして表1に示した。
Figure 2025038181000002
次に、セラミックス基板と銅板を活性金属接合法により接合した。使用した銅板は、母材から縦40mmx横30mmに切り出した測定用試験銅板と同じサイズのものを使用した。活性金属接合法に用いた活性金属ろう材について、Tiの含有量は2wt%、Snの含有量は10wt%、Cuの含有量は30wt%、残部はAgである。
活性金属ペーストは、使用する材料を同時に混合(通常混合)したろう材と、予めSnとAgを混合したのちに他の活性金属ろう材成分を混合(予備混合)したろう材と、を準備し、それぞれに有機成分を混合することによりペースト化した。
セラミックス基板の両面に活性金属ペーストを塗布し、それぞれに銅板を配置して加熱接合工程を行った。また、接合温度は790~850℃、接合時間は5~20分に設定し、真空中(1×10-2Pa以下)で接合した。接合温度および接合時間を変えることにより、銅板内部の銅結晶粒の粒成長を制御した。
また、表面の銅板(表銅板)をエッチング加工して回路形状にした。表銅板は2~4つのいずれかの回路形状に加工し、裏面の銅板(裏銅板)も回路形状にエッチング加工した。表銅板のファインパターン形成では、パターン寸法を0.5mmとした。厚さが0.5mmの表銅板については、サイドエッチング量及びろう材のはみだし量がゼロとした場合のパターン間寸法を0.8mmに設定してエッチングを行った。厚さが0.8mmの表銅板については、サイドエッチング量及びろう材のはみだし量がゼロとした場合のパターン間寸法を1.1mmに設定してエッチングを行った。厚さが0.5mmの表銅板と厚さが0.8mmの表銅板は、同じ条件でエッチングした。
これらの製造条件では、予備混合をしたペーストは、通常混合したペーストよりも分散が均一になることにより、銅結晶粒の成長を抑えることが可能である。しかし、予備混合は、通常混合に工程が追加される。このため、予備混合を用いた場合、通常混合に比べて、コストパフォーマンスが劣る。
また、790~850℃の接合温度については、低い接合温度の方が銅結晶粒の成長を抑えることが可能ではある。しかし、接合可能温度の下限に近付くことにより、剥がれが生じ易くなる、又は接合強度が低下する可能性がある。
また、5~20分の接合時間については、短い接合時間の方が銅の粒成長を抑えるとこが可能ではある。しかし、接合時間が短くなるほど、ろう材が十分に反応できていない可能性が高くなり、接合強度が低下する可能性がある。
このため、実施例1~22では、表1で測定した距離LHおよび長さLVを基にして、距離LH、長さLVが小さなものには通常の製造条件(通常混合ペースト、接合温度830℃、接合時間10分)を用いた。距離LH、長さLVが大きいものには、銅結晶粒の粒成長を抑える製造条件(予備混合ペースト、接合温度790℃、接合時間5分)を用いた。
これに対して、比較例は1~3には、表1で測定した距離LHおよび長さLVが大きいものに対して通常の製造条件(通常混合ペースト、接合温度830℃、接合時間10分)を用いた。比較例4~5には、表1で測定した距離LHおよび長さLVがさらに大きいものに対して銅結晶粒の粒成長を抑える製造条件(予備混合ペースト、接合温度790℃、接合時間5分)を用いた。比較例6~9には、銅結晶の粒成長をさらに促進する製造条件(接合温度850℃、接合時間20分)を用いた。
得られたセラミックス銅回路基板を表2に示した。
Figure 2025038181000003
次に、得られたサンプルに対して断面組織をSEMで観察し、距離LHおよび長さLVを測定した。測定した距離LH及び長さLVに基づいて、距離LH1~LH4及び長さLV1~LV4を求めた。距離LH1は、複数の距離LHの最大値である。距離LH2は、複数の距離LHの平均値である。距離LH3は、複数の距離LHの最小値である。距離LH4は、最大値(LH1)と最小値(LH3)との差である。長さLV1は、複数の長さLVの最大値である。長さLV2は、複数の長さLVの平均値である。長さLV3は、複数の長さLVの最小値である。長さLV4は、最大値(LV1)と最小値(LV3)との差である。
その結果を表3に示す。
Figure 2025038181000004
表から分かる通り、実施例にかかるセラミックス銅回路基板の距離LH1および長さLV1は、好ましい実施形態の範囲内であった。一方、比較例については、距離LH1および長さLV1が、実施例に比べて大きい。
次に、実施例および比較例にかかるセラミックス銅回路基板に関して、サイドエッチングの量を調べた。光学顕微鏡により銅回路部の表面と裏面の水平距離を測定し、最も離れている距離をサイドエッチング量とした。
また、パターン間寸法を、プロジェクターにて測定した。パターン間寸法として、接合層において前述のサイドエッチング量を測定した箇所と、その箇所に隣り合う別の接合層と、の間の距離を測定した。
また、銅回路部とセラミックス基板の間の接合強度として、ピール強度を測定した。ピール強度は、予め3mm幅に形成した銅回路部を、第1方向に沿って50mm/分で引きはがすことにより測定した。また、セラミックス回路基板の接合強度は、三点曲げ治具により、セラミックス回路基板を上下方向から押して測定した。
次に、実施例および比較例にかかるセラミックス銅回路基板に対し、信頼性を評価した。信頼性として、半導体素子の接合性を評価した。
なお、本評価では、銅結晶粒径測定のために切断した後の試料、接合強度や三点曲げ強度を測定した後の試料ではなく、信頼性の評価用として、それぞれ実施例および比較例と同条件で作製した試料を用いた。
半導体素子の接合性は、鉛フリーハンダを使って半導体素子および金属端子を接合した。さらにワイヤボンディングを設け、半導体素子と金属端子を導通させた。これにより、半導体装置を作製した。次に半導体装置に対し、温度サイクル試験(TCT)を行い導通不良の発生率を調べた。TCTでは、-40℃×30分→室温×10分→150℃×30分→室温×10分を1サイクルとして、300サイクル後のクラックによる剥がれ面積を超音波探傷法(SAT:Scanning Acoustic Tomograph)により算出した。そして、未剥がれ面積率ηを評価した。未剥がれ面積率ηは、TCTによりクラックの発生が全くない場合をη=100%、TCTによりセラミックス銅回路基板の接合部全面にクラックが発生した場合をη=0%とした。
それぞれの測定結果を表4に示す。
Figure 2025038181000005
実施例にかかるセラミックス銅回路基板のうち、距離LH2および長さLV2の両方とも300μm以下を満たすものについて、銅板厚さが0.5mmの場合では、サイドエッチング量が0.10mm未満であった。銅板厚さが0.8mmの場合では、0.20mm未満であった。サイドエッチング量の低下に伴い、パターン間寸法がおおきくなった。すなわち、実施例にかかるセラミックス銅回路基板について、比較例と同じエッチング条件でも、パターン間寸法を小さくすることができ、ファインパターンを形成可能である。また、銅回路部の応力緩和の効果により、接合強度は、24kN/m以上であった。窒化珪素基板については、三点曲げ強度が600MPaであった。窒化アルミニウム基板については、三点曲げ強度が250MPaであった。アルミナ基板については、三点曲げ強度が300MPa以上であった。このように、実施例によれば、信頼性の高いセラミックス銅回路基板が得られた。
また、実施例にかかるセラミックス銅回路基板のうち、距離LH2または長さLV2のどちらか片方のみが300μm以下のものは、それぞれサイドエッチング量について良好なセラミックス銅回路基板か、応力緩和により接合強度や三点曲げ強度が良好なセラミックス銅回路基板が得られた。
距離LH1および長さLV1については、それぞれ300μm以下を満たすものが良好な結果が得られた。
距離LH3および長さLV3については、それぞれ200μm以下を満たすものが良好な結果が得られた。
距離LH4および長さLV4については、それぞれ220μm以下を満たすものが良好な結果が得られた。
これに対し、比較例はサイドエッチング量が大きく、パターン間が形成されない状態(ショート)が発生し、且つ接合強度や三点曲げ強度は低かった。この結果から、距離LHおよび長さLVが、サイドエッチング量、接合強度、三点曲げ強度に影響を与えていることが分かる。
また、実施例と比較例では、未剥がれ面積率ηに差が生じた。これは、実施例では銅回路内部の距離LH1および長さLV1を制御することにより、サイドエッチング量、接合強度および三点曲げ強度が向上したためである。
これに対し、比較例では未剥がれ面積率ηが悪化したケースが存在した。これは、銅回路部において、銅結晶粒の距離LH2および長さLV2が大きく、サイドエッチング量が大きくなったためである。また、接合強度および三点曲げ強度が低下し、セラミックス銅回路基板内部の熱応力が大きくなることで、接合部分にかかる負荷が大きくなったためである。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1…セラミックス銅回路基板
2…セラミックス基板
3…銅回路部(表銅板)
4…接合層(ろう材)
5…銅回路部(裏銅板)
6…銅回路断面図(A部拡大図)
7…基板の厚さ方向に垂直で任意に引いた線
8…サイドエッチング量
9…銅板内部断面図(B部拡大)
10…銅結晶粒
11…銅結晶粒の粒界
12…距離(LH)
13…長さ(LV)
14…パターン寸法
15…パターン間寸法
16…半導体装置
17…半導体素子
18…接合層
19…ワイヤボンディング
20…金属端子

Claims (16)

  1. セラミックス基板と、
    前記セラミックス基板の上に設けられた銅回路部と、
    前記セラミックス基板と前記銅回路部の間に設けられ、活性金属ろう材成分を含む第1接合層と、
    を備え、
    前記セラミックス基板から前記銅回路部に向かう第1方向に平行な前記銅回路部の断面において、前記第1方向に沿って引いた任意の線が、複数の銅結晶粒と交差し、
    前記線と、前記第1方向に垂直な第2方向においてそれぞれの前記銅結晶粒の前記線から最も離れた端と、の間の前記第2方向における複数の距離の平均値は、50μm以上300μm以下であり、
    前記複数の銅結晶粒のそれぞれの外縁は、前記線と交差する第1端及び第2端を含み、
    前記複数の銅結晶粒のそれぞれの前記第1端と前記第2端との間の前記第1方向における長さの最大値は、301μm以上であることを特徴とする、セラミックス銅回路基板。
  2. 前記複数の距離の最大値は、400μm以下であることを特徴とする請求項1に記載のセラミックス銅回路基板。
  3. 前記複数の距離の最小値は、200μm以下であることを特徴とする請求項1ないし請求項2のいずれか1項に記載のセラミックス銅回路基板。
  4. 前記複数の距離の最大値と、前記複数の距離の最小値と、の差は、220μm以下であることを特徴とする請求項1ないし請求項3のいずれか1項に記載のセラミックス銅回路基板。
  5. 前記複数の銅結晶粒のそれぞれの前記第1端と前記第2端との間の前記第1方向における長さの平均は、300μm以下であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のセラミックス銅回路基板。
  6. 複数の前記長さの最大値は、512μm以下であることを特徴とする請求項5に記載のセラミックス銅回路基板。
  7. 複数の前記長さの最小値は、200μm以下であることを特徴とする請求項5ないし請求項6のいずれか1項に記載のセラミックス銅回路基板。
  8. 複数の前記長さの最大値と、前記複数の長さの最小値と、の差は、220μm以下であることを特徴とする請求項5ないし請求項7のいずれか1項に記載のセラミックス銅回路基板。
  9. 前記セラミックス基板は、酸化アルミニウム基板、窒化アルミニウム基板、及び窒化珪素基板のいずれか1種であることを特徴とする請求項1ないし請求項8のいずれか1項に記載のセラミックス銅回路基板。
  10. 前記セラミックス基板の前記第1方向における厚さは、0.7mm以下であることを特徴とする請求項1ないし請求項9のいずれか1項に記載のセラミックス銅回路基板。
  11. 前記第1接合層は、Ti又はZrの少なくともいずれかと、Ag、Cu、Sn、In、Al、Si、C、及びMgからなる群より選択された少なくとも1つと、を含むことを特徴とする請求項1ないし請求項10のいずれか1項に記載のセラミックス銅回路基板。
  12. 複数の前記銅回路部と、
    前記セラミックス基板と前記複数の銅回路部の間にそれぞれ設けられた複数の第1接合層と、
    を備え、
    隣り合う前記第1接合層同士の間の最小距離は、1.0mm未満であることを特徴とする請求項1ないし請求項11のいずれか1項に記載のセラミックス銅回路基板。
  13. 前記銅回路部の前記第1方向における厚さは、0.5mm以上であることを特徴とする請求項1ないし請求項12のいずれか1項に記載のセラミックス銅回路基板。
  14. 請求項1ないし請求項13のいずれか1項に記載のセラミックス銅回路基板と、
    前記銅回路部の上に第2接合層を介して実装された半導体素子と、
    を備えたことを特徴とする半導体装置。
  15. セラミックス基板の上に活性金属ろう材ペーストを塗布し、
    前記活性金属ろう材ペーストの上に銅板を配置し、
    5~60分の範囲内で、700~900℃の範囲内の接合温度に保持して前記セラミックス基板と前記銅板とを接合し、
    前記銅板にエッチング加工を施すことで銅回路部を形成する、セラミックス銅回路基板の製造方法であって、
    製造されたセラミックス銅回路基板において、前記セラミックス基板から前記銅回路部に向かう第1方向に平行な前記銅回路部の断面では、前記第1方向に沿って引いた任意の線が、複数の銅結晶粒と交差し、
    前記線と、前記第1方向に垂直な第2方向においてそれぞれの前記銅結晶粒の前記線から最も離れた端と、の間の前記第2方向における複数の距離の平均は、50μm以上300μm以下であることを特徴とした、セラミックス銅回路基板の製造方法。
  16. 請求項15に記載のセラミックス銅回路基板の製造方法を実行し、
    前記銅回路部の上に第2接合層を介して半導体素子を実装することを特徴とする半導体装置の製造方法。

JP2024224299A 2019-04-11 2024-12-19 セラミックス銅回路基板、半導体装置、セラミックス銅回路基板の製造方法、及び半導体装置の製造方法 Pending JP2025038181A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019075789 2019-04-11
JP2019075789 2019-04-11
JP2021513604A JP7790968B2 (ja) 2019-04-11 2020-04-02 セラミックス銅回路基板およびそれを用いた半導体装置
PCT/JP2020/015211 WO2020209175A1 (ja) 2019-04-11 2020-04-02 セラミックス銅回路基板およびそれを用いた半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021513604A Division JP7790968B2 (ja) 2019-04-11 2020-04-02 セラミックス銅回路基板およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2025038181A true JP2025038181A (ja) 2025-03-18

Family

ID=72750653

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021513604A Active JP7790968B2 (ja) 2019-04-11 2020-04-02 セラミックス銅回路基板およびそれを用いた半導体装置
JP2024224299A Pending JP2025038181A (ja) 2019-04-11 2024-12-19 セラミックス銅回路基板、半導体装置、セラミックス銅回路基板の製造方法、及び半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021513604A Active JP7790968B2 (ja) 2019-04-11 2020-04-02 セラミックス銅回路基板およびそれを用いた半導体装置

Country Status (5)

Country Link
US (1) US20220037225A1 (ja)
EP (1) EP3954795A4 (ja)
JP (2) JP7790968B2 (ja)
CN (2) CN119852279A (ja)
WO (1) WO2020209175A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021220357A1 (ja) * 2020-04-27 2021-11-04 三菱電機株式会社 半導体装置
EP4266835A4 (en) 2020-12-16 2024-12-04 Kabushiki Kaisha Toshiba CERAMIC CUTTING SUBSTRATE, CERAMIC SUBSTRATE, METHOD FOR MANUFACTURING CERAMIC CUTTING SUBSTRATE, METHOD FOR MANUFACTURING CERAMIC SUBSTRATE, METHOD FOR MANUFACTURING CERAMIC PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
WO2022176777A1 (ja) * 2021-02-17 2022-08-25 株式会社 東芝 セラミックス回路基板およびそれを用いた半導体装置
CN115458484A (zh) * 2022-09-27 2022-12-09 华为数字能源技术有限公司 一种系统级封装器件和电子设备
TWI882537B (zh) * 2023-11-21 2025-05-01 同欣電子工業股份有限公司 活性金屬硬焊基板及其製造方法
TWI869059B (zh) * 2023-11-22 2025-01-01 同欣電子工業股份有限公司 具有雙重硬焊層的金屬陶瓷基板及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268821A (ja) * 2005-05-24 2005-09-29 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2006128286A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2007177274A (ja) * 2005-12-27 2007-07-12 Kobe Steel Ltd 高強度および優れた曲げ加工性を備えた銅合金およびその製造方法
JP2011124585A (ja) * 2011-01-07 2011-06-23 Hitachi Metals Ltd セラミックス配線基板、その製造方法及び半導体モジュール
WO2017056360A1 (ja) * 2015-09-28 2017-04-06 株式会社 東芝 回路基板および半導体装置
JP2018204108A (ja) * 2017-06-07 2018-12-27 株式会社Shカッパープロダクツ 無酸素銅板およびセラミックス配線基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211856B2 (ja) * 1994-11-02 2001-09-25 電気化学工業株式会社 回路基板
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
JP5474188B2 (ja) * 2010-05-27 2014-04-16 京セラ株式会社 回路基板およびこれを用いた電子装置
CN104011852B (zh) * 2011-12-20 2016-12-21 株式会社东芝 陶瓷铜电路基板和使用了陶瓷铜电路基板的半导体装置
US10014237B2 (en) * 2014-12-16 2018-07-03 Kyocera Corporation Circuit board having a heat dissipating sheet with varying metal grain size
DE102016203058B3 (de) * 2016-02-26 2017-05-18 Heraeus Deutschland GmbH & Co. KG Kupfer-Keramik-Verbund und Modul
DE102016203112B4 (de) * 2016-02-26 2019-08-29 Heraeus Deutschland GmbH & Co. KG Kupfer-Keramik-Verbund
CN115295523B (zh) 2017-03-30 2025-02-14 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128286A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2005268821A (ja) * 2005-05-24 2005-09-29 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2007177274A (ja) * 2005-12-27 2007-07-12 Kobe Steel Ltd 高強度および優れた曲げ加工性を備えた銅合金およびその製造方法
JP2011124585A (ja) * 2011-01-07 2011-06-23 Hitachi Metals Ltd セラミックス配線基板、その製造方法及び半導体モジュール
WO2017056360A1 (ja) * 2015-09-28 2017-04-06 株式会社 東芝 回路基板および半導体装置
JP2018204108A (ja) * 2017-06-07 2018-12-27 株式会社Shカッパープロダクツ 無酸素銅板およびセラミックス配線基板

Also Published As

Publication number Publication date
JP7790968B2 (ja) 2025-12-23
US20220037225A1 (en) 2022-02-03
CN119852279A (zh) 2025-04-18
EP3954795A4 (en) 2023-05-10
CN113597674B (zh) 2025-01-17
CN113597674A (zh) 2021-11-02
JPWO2020209175A1 (ja) 2020-10-15
EP3954795A1 (en) 2022-02-16
WO2020209175A1 (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
JP2025038181A (ja) セラミックス銅回路基板、半導体装置、セラミックス銅回路基板の製造方法、及び半導体装置の製造方法
JP6970738B2 (ja) セラミックス銅回路基板およびそれを用いた半導体装置
JP6642865B2 (ja) はんだ接合部
JP5718536B2 (ja) 接続構造体、及び半導体装置
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
CN101861647B (zh) 电源模块用基板的制造方法、电源模块用基板、和电源模块
EP3922391B1 (en) Production method for copper/ceramic joined body, production method for insulated circuit board, copper/ceramic joined body, and insulated circuit board
JP2021142568A (ja) 半導体装置用はんだ材
JP7212700B2 (ja) セラミックス-銅複合体、セラミックス回路基板、パワーモジュール及びセラミックス-銅複合体の製造方法
JP2011124585A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
US9872380B2 (en) Ceramic circuit board and method for producing same
WO2016111206A1 (ja) 放熱基板
JP2025027018A (ja) セラミックススクライブ基板、セラミックス基板、セラミックススクライブ基板の製造方法、セラミックス基板の製造方法、セラミックス回路基板の製造方法、及び、半導体素子の製造方法
US20240304516A1 (en) Ceramic circuit substrate, semiconductor device, method for manufacturing ceramic circuit substrate, and method for manufacturing semiconductor device
WO2016111207A1 (ja) 放熱基板
EP4456676A1 (en) Ceramic scribe circuit substrate, ceramic circuit substrate, method for manufacturing ceramic scribe circuit substrate, method for manufacturing ceramic circuit substrate, and method for manufacturing semiconductor device
WO2025013789A1 (ja) セラミックス回路基板およびその製造方法
WO2024053738A1 (ja) 銅/セラミックス接合体、および、絶縁回路基板
JPH11330325A (ja) ヒートスプレッダおよびこれを用いた半導体装置ならびにヒートスプレッダの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20250815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260119