JP2024111761A - Semiconductor manufacturing apparatus and method for manufacturing semiconductor device - Google Patents
Semiconductor manufacturing apparatus and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2024111761A JP2024111761A JP2023016459A JP2023016459A JP2024111761A JP 2024111761 A JP2024111761 A JP 2024111761A JP 2023016459 A JP2023016459 A JP 2023016459A JP 2023016459 A JP2023016459 A JP 2023016459A JP 2024111761 A JP2024111761 A JP 2024111761A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- die
- substrate
- manufacturing apparatus
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/0113—
-
- H10P72/0436—
-
- H10W72/073—
-
- H10W72/07131—
-
- H10W72/07141—
Landscapes
- Die Bonding (AREA)
Abstract
Description
本開示は半導体製造装置に関し、例えば、樹脂ペーストを接合材料とするダイボンダに適用可能である。 This disclosure relates to semiconductor manufacturing equipment and can be applied, for example, to die bonders that use resin paste as a bonding material.
半導体装置の製造工程の一工程として、ウエハから分割されたダイがピックアップされ、ペーストが塗布された部材にピックアップされたダイがボンドされることがある。ここで、ペーストは液体状の接着剤であり、例えば、樹脂ペーストである。 As part of the manufacturing process for semiconductor devices, a die separated from a wafer is picked up and bonded to a member coated with paste. Here, the paste is a liquid adhesive, such as a resin paste.
塗布されたペーストの形状が変化することがある。 The shape of the applied paste may change.
本開示の課題は、塗布されたペーストの形状変化を低減させることが可能な技術を提供することにある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The objective of the present disclosure is to provide a technology that can reduce changes in the shape of the applied paste. Other objectives and novel features will become apparent from the description of this specification and the accompanying drawings.
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、半導体製造装置は、UV硬化型のペーストが格納されるシリンジと前記シリンジの先端に設けられるノズルとを有するプリフォームヘッドと、第一のUV照射ユニットと、前記ノズルから前記ペーストを半導体装置の部材の上に塗布した後、前記部材の上にダイをボンドする前に、前記塗布されたペーストに前記第一のUV照射ユニットによってUV照射するよう構成される制御部と、を備える。 A brief outline of a representative aspect of the present disclosure is as follows. That is, the semiconductor manufacturing apparatus includes a preform head having a syringe that stores a UV-curable paste and a nozzle provided at the tip of the syringe, a first UV irradiation unit, and a control unit configured to apply the paste from the nozzle onto a component of a semiconductor device and then irradiate the applied paste with UV light using the first UV irradiation unit before bonding a die onto the component.
本開示によれば、塗布されたペーストの形状変化を低減させることが可能になる。 This disclosure makes it possible to reduce changes in the shape of the applied paste.
以下、実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。また、複数の図面の相互間においても、各要素の寸法の関係、各要素の比率等は必ずしも一致していない。 The following describes the embodiments with reference to the drawings. However, in the following description, the same components are given the same reference numerals and repeated description may be omitted. Note that in the drawings, the width, thickness, shape, etc. of each part may be shown diagrammatically compared to the actual embodiment in order to make the description clearer. Furthermore, the dimensional relationships between elements, the ratios of elements, etc. do not necessarily match between multiple drawings.
半導体製造装置の一実施形態であるダイボンダの構成について図1から図4を用いて説明する。図1は実施形態におけるダイボンダの概略を示す上面図である。図2は図1に示すダイ供給部の概略を示す断面図である。図3は図1に示すプリフォーム部の概略を示す側面図である。図4は図1に示すダイ供給部およびボンディング部の概略を示す側面図である。 The configuration of a die bonder, which is one embodiment of a semiconductor manufacturing device, will be described with reference to Figures 1 to 4. Figure 1 is a top view showing an outline of the die bonder in the embodiment. Figure 2 is a cross-sectional view showing an outline of the die supply section shown in Figure 1. Figure 3 is a side view showing an outline of the preform section shown in Figure 1. Figure 4 is a side view showing an outline of the die supply section and bonding section shown in Figure 1.
図1に示すように、ダイボンダ1は、大別して、ダイ供給部10と、プリフォーム部90と、ボンディング部40と、搬送部50と、基板供給部60と、基板搬出部70と、制御部(制御装置)80と、を有する。Y2-Y1方向がダイボンダ1の前後方向であり、X2-X1方向が左右方向であり、Z1-Z2方向が上下方向である。ダイ供給部10がダイボンダ1の前側に配置され、ボンディング部40が後側に配置される。
As shown in FIG. 1, the die
図2に示すように、ダイ供給部10は、ウエハWを保持するウエハ保持台12と、ウエハWからダイDを突き上げる突上げユニット13と、ウエハ認識カメラ24と、を有する。ウエハWはダイシングテープDT上に接着(貼付)されており、ウエハWは複数のダイDに分割されている。ダイシングテープDTはウエハリングWRに保持されている。ウエハWは、例えば、ガラスウエハや半導体ウエハであり、ダイDはガラスチップや半導体チップである。半導体チップは、例えば、ロジックチップやメモリチップ、イメージセンサチップ等である。
As shown in FIG. 2, the
ウエハ保持台12は、ウエハリングWRを保持するエキスパンドリング15と、ウエハリングWRに保持され複数のダイDが接着されたダイシングテープDTを水平に位置決めする支持リング17と、を有する。突上げユニット13は支持リング17の内側に配置される。制御部80は、ウエハ保持台12を図示しないウエハテーブルによってX1-X2方向およびY1-Y2方向に移動し、ダイDを突上げユニット13の位置(ピックアップ位置)に動かす。
The
ウエハ保持台12は、ダイDの突き上げ時に、ウエハリングWRを保持しているエキスパンドリング15を下降させる。その結果、ウエハリングWRに保持されているダイシングテープDTが引き伸ばされダイDの間隔が広がり、突上げユニット13によりダイDの下方よりダイDを突き上げ、ダイDのピックアップ性を向上させている。
When the die D is pushed up, the
図3に示すように、プリフォーム部90は、シリンジ91と、シリンジ91をX1-X2方向、Y1-Y2方向およびZ1-Z2方向に動かす駆動部(不図示)と、シリンジ91の塗布位置等を認識するプリフォームカメラ94と、を有する。プリフォーム部90は搬送部50によって搬送されてくる基板Sまたはその基板Sに実装された半導体チップHTにシリンジ91でペーストを塗布する。シリンジ91は内部にペーストが封入されており、空気圧によりペーストがノズル92の先端から基板Sまたは基板Sに実装された半導体チップHTに押し出されて塗布されるように構成されている。ここで、基板Sおよび基板Sに実装された半導体チップHTを半導体装置の部材ともいう。半導体チップHTは、例えば、ロジックチップやメモリチップ、イメージセンサチップ等である。基板Sは、配線基板やリードフレーム等である。
3, the
図4に示すように、ボンディング部40は、ボンドヘッド41と、Y駆動部(不図示)と、基板認識カメラ44と、を有する。ボンドヘッド41はダイDを先端に吸着保持するコレット42を備える。Y駆動部はボンドヘッド41をY1-Y2方向に移動させる。基板認識カメラ44は基板Sの位置認識マーク(不図示)を撮像し、ボンド位置を認識する。ボンディング部40は、ダイ供給部10からダイDをピックアップし、搬送されてくる基板Sまたはその基板Sに実装された半導体チップHTの上にボンドする。この際、ボンドヘッド41は、ウエハ認識カメラ24の撮像データに基づいてピックアップ位置・姿勢を補正し、ウエハWからダイDをピックアップする。そして、ボンドヘッド41は、基板認識カメラ44の撮像データに基づいて基板Sまたは基板Sに実装された半導体チップHTの上にダイDをボンディングする。
As shown in FIG. 4, the
図1に示すように、搬送部50は、基板Sが移動する搬送路としての搬送レーン52を有する。このような構成によって、基板Sは、基板供給部60から搬送レーン52に沿って、塗布位置まで移動し、塗布後、ボンド位置まで移動し、ボンド後、基板搬出部70まで移動して、基板搬出部70に基板Sを渡す。
As shown in FIG. 1, the
制御部80は、ダイボンダ1の上述した各部の動作を監視し制御するプログラム(ソフトウェア)を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置(CPU)と、を備える。
The
次に、実施形態におけるダイボンダを用いた半導体装置の製造方法について図5を用いて説明する。図5は図1に示すダイボンダを用いた半導体装置の製造方法を示すフローチャートである。ここでは、半導体チップHTが実装された基板Sにガラスチップで構成されるダイDをボンドする例について説明する。以下の説明において、ダイボンダ1を構成する各部の動作は制御部80により制御される。
Next, a method for manufacturing a semiconductor device using a die bonder in an embodiment will be described with reference to FIG. 5. FIG. 5 is a flowchart showing a method for manufacturing a semiconductor device using the die bonder shown in FIG. 1. Here, an example will be described in which a die D consisting of a glass chip is bonded to a substrate S on which a semiconductor chip HT is mounted. In the following description, the operation of each part constituting the
(ウエハ搬入工程:工程S1)
ウエハリングWRがダイボンダ1に供給される。供給されたウエハリングWRがダイ供給部10に搬入される。ここで、ウエハリングWRにはウエハWから分割されたダイDが貼付されたダイシングテープDTが保持されている。
(Wafer loading process: process S1)
A wafer ring WR is supplied to the die
(基板搬入工程:工程S2)
半導体チップHTが実装された基板Sがダイボンダ1の基板供給部60に搬入される。搬入後、搬送部50により基板Sがプリフォームステージ96に搬送される。
(Substrate loading process: process S2)
The substrate S on which the semiconductor chip HT is mounted is carried into the
(プリフォーム工程:工程S3)
プリフォームカメラ94により塗布前の基板Sに実装された半導体チップHTの表面の画像を取得してペーストPAを塗布すべき面を確認する。塗布すべき面に問題なければ、プリフォームステージ96により支持された基板Sのペーストが塗布される位置が確認されて位置決めされる。位置決めはボンディング部40と同様にパターンマッチングなどで行われる。
(Preforming process: process S3)
The
基板Sに実装された半導体チップHTにシリンジ91の先端のノズル92からペーストPAが枠状(環状)に塗布される。ペーストPAは、例えば、紫外線(UV)硬化型接着剤である。塗布後、プリフォームカメラ94により塗布されたペーストPAが撮影される。撮影によって取得された画像に基づいてペーストPAが正確に塗布されているかどうかが確認されて、塗布されたペーストPAの検査(外観検査)が行われる。塗布に問題なければ、搬送部50により基板Sがボンドステージ46に搬送される。
Paste PA is applied in a frame shape (ring shape) from a
(ボンド工程:工程S4)
(ダイの位置決め)
工程S1後、所望するダイDをウエハWからピックアップできるようにウエハ保持台12が動かされるウエハテーブルピッチ動作が行われる。ウエハ認識カメラ24によりダイDが撮影され、撮影により取得され画像データに基づいてダイDの位置決めおよび表面検査が行われる。画像データが画像処理されることによって、ダイボンダ1のダイ位置基準点からのウエハ保持台12上のダイDのずれ量(X、Y、θ方向)が算出されて位置決めが行われる。なお、ダイ位置基準点は、予め、ウエハ保持台12の所定の位置を装置の初期設定として保持している。画像データが画像処理されることによって、ダイDの表面検査が行われる。
(Bonding process: process S4)
(Die positioning)
After step S1, a wafer table pitch operation is performed in which the
(基板の位置決め)
工程S3後、ボンドステージ46上に載置された基板Sが基板認識カメラ44により撮影され、画像データが取得される。画像データが画像処理されることによって、ダイボンダ1の基板位置基準点からの基板Sのずれ量(X、Y、θ方向)が算出される。なお、基板位置基準点は、予め、ボンディング部40の所定の位置を装置の初期設定として保持している。
(Substrate positioning)
After step S3, the substrate S placed on the
(ピックアップ&ボンド)
ボンドヘッド41をピックアップ対象のダイDの直上まで平行移動および下降し、算出されたダイDのずれ量からボンドヘッド41の吸着位置が補正されてダイDがコレット42により真空吸着される。ウエハWからダイDを吸着したボンドヘッド41によりボンドステージ46上の基板Sに実装された半導体チップHTの所定箇所にダイDがボンドされる。基板認識カメラ44により半導体チップHTにボンドされたダイDが撮影され、撮影により取得された画像データに基づいてダイDが所望の位置にボンドされたかどうか等の検査を行う。
(Pickup & Bond)
The
(基板搬出工程:工程S5)
ダイDがボンドされた基板Sが基板搬出部70に搬送される。基板搬出部70でダイDがボンドされた基板Sを取り出す。ダイボンダ1から基板Sを搬出する。
(Substrate unloading process: process S5)
The substrate S with the die D bonded thereto is transported to the
ペーストの塗布およびダイのボンドについて図6を用いて説明する。図6は実施形態における基板の構成例を示す上面図である。 The application of paste and die bonding will be explained using Figure 6. Figure 6 is a top view showing an example of the substrate configuration in an embodiment.
図6に示すように、基板Sには、最終的に一つのパッケージとなる、複数の製品エリア(以下、アタッチメント領域Pという。)が格子状に形成されている。また、各アタッチメント領域Pには半導体チップHTが実装されている。なお、以下では、アタッチメント領域Pは一列に四個、八列に配置される例について説明する。 As shown in FIG. 6, a plurality of product areas (hereinafter referred to as attachment areas P) that will ultimately become one package are formed in a grid pattern on the substrate S. A semiconductor chip HT is mounted on each attachment area P. In the following, an example in which the attachment areas P are arranged in eight rows, four in each row, will be described.
プリフォームステージ96において、基板SのX1側およびY1側の一列目一行目(CN=1、RN=1)のアタッチメント領域PからY2方向に順次ペーストがシリンジ91により半導体チップHTに塗布される。そして、X1側およびY2側の一列目四行目(CN=1、RN=4)のアタッチメント領域Pの半導体チップHTへのペーストの塗布後、基板Sを動かしX1側から二列目に表面検査および位置決めを行う。その後、X1側から二列目の最上の位置(一行目)(CN=2、RN=1)からY2方向に順次ペーストが塗布される。その後、同様に、三列目、四列目、・・・、八列目と塗布される。
On the
その後、ボンドステージ46において、基板SのX1側およびY1側の一列目一行目(CN=1、RN=1)のアタッチメント領域PからY2方向に順次ダイDがボンドヘッド41により半導体チップHTにボンドされる。そして、X1側およびY2側の一列目四行目(CN=1、RN=4)のアタッチメント領域Pの半導体チップHTへのダイDのボンド後、基板Sを動かしX1側から二列目の位置決めを行う。その後、X1側から二列目の最上の位置(一行目)(CN=2、RN=1)からY2方向に順次ダイDがボンドされる。その後、同様に、三列目、四列目、・・・、八列目とダイDがボンドされる。
After that, in the
UV硬化型のペーストを塗布する場合、ダイDのボンド後にUV照射器を用いてペーストにUV照射してペーストを硬化させる必要がある。例えば、プリフォームステージ96において基板Sの全てのアタッチメント領域P(半導体チップHT)にペーストが塗布された後、基板Sはボンドステージ46に搬送されて、全てのアタッチメント領域P(半導体チップHT)にダイDがボンドされる。その後、ダイボンダ1から搬出されてUV照射が行われる。
When applying a UV-curable paste, it is necessary to use a UV irradiator to irradiate the paste with UV light after bonding the die D to harden the paste. For example, after paste is applied to all attachment areas P (semiconductor chips HT) of the substrate S on the
基板Sの最初列(CN=1)と最終列(CN=8)でボンド後UV照射までの時間が大きく異なり、ダイDの自重によりペーストの形状が変化することによる製品の品質悪化が懸念される。 The time from bonding to UV irradiation differs significantly between the first row (CN=1) and the last row (CN=8) of substrate S, and there is concern that the weight of die D will cause the paste shape to change, resulting in a deterioration in product quality.
また、ダイDのボンド後、UV照射がされる前に基板搬出部70に基板Sの搬送が行われるため、搬送時の衝撃によって、ペーストPAとボンドされたダイDがズレを起こす可能性がある。この搬送時の衝撃は搬送速度を遅くすることで回避することは可能であるが、生産性が低下する。
In addition, after the die D is bonded, the substrate S is transported to the
そこで、本実施形態では、塗布後搬送前(ボンド前)およびボンド後搬送前の少なくとも一方においてUV照射を行う。これについて図7から図9を用いて説明する。図7はプリフォーム部の構成を示す側面図である。図8はペーストが半導体チップの上に塗布された状態を示す上面図である。図9はボンディング部の光学系を示す正面図である。 Therefore, in this embodiment, UV irradiation is performed at least either after application and before transport (before bonding) or after bonding and before transport. This will be explained using Figures 7 to 9. Figure 7 is a side view showing the configuration of the preform section. Figure 8 is a top view showing the state in which paste has been applied onto the semiconductor chip. Figure 9 is a front view showing the optical system of the bonding section.
図7に示すように、プリフォーム部90は、シリンジ91、ノズル92、ノズルホルダ93、プリフォームステージ96およびUV照射ユニット(第一のUV照射ユニット)97を備える。シリンジ91にはペーストが収容される。シリンジ91の下部にノズル92が設けられている。ノズル92およびUV照射ユニット97はノズルホルダ93に保持される。UV照射ユニット97はノズル92に対してY1側に配置される。ノズルホルダ93は駆動部によってX1-X2方向、Y1-Y2方向およびZ1-Z2方向に動かされる。シリンジ91、ノズル92およびノズルホルダ93によってプリフォームヘッドが構成される。UV照射ユニット97がプリフォームヘッドに含まれてもよい。このような構成により、プリフォームステージ96上においてペーストにUV照射が可能である。これにより、ボンド前にペーストにUV照射が可能になる。
As shown in FIG. 7, the
UV照射ユニット97はUVスポット照明またはUVファイバーレーザを備える。図8に示すように、UV照射ユニット97は平面視において環状のペーストPAの四隅をピンポイントでUV照射する。UV照射ユニット97は基板の1列または1タブ(一つのアタッチメント領域P)分にペーストが塗布された時点(タイミング)でUV照射する。これにより、ペーストPAが仮硬化されて半導体チップHTに仮止めされ、ペースト垂れが防止される。
The
図9に示すように、ボンディング部40の光学系は、基板認識カメラ44と、同軸照明装置45および斜光照明装置48の少なくとも一方と、を備える。同軸照明装置45はダイDおよびその周辺(ペーストPA)に照明光を照射することが可能である。斜光照明装置48は、二方向のバー斜光照明装置であり、ダイDの二辺周辺のペーストPAに照明光を照射することが可能である。同軸照明装置45および斜光照明装置48の照明光は、可視光線および紫外線を含む。すなわち、同軸照明装置45および斜光照明装置48はUV照射ユニット(第二のUV照射ユニット)でもある。このような構成により、ボンドステージ46上においてペーストにUV照射が可能である。これにより、ボンド後搬送前にペーストにUV照射が可能になる。同軸照明装置45および斜光照明装置48は照明のシャッタースピード等によって照射時間が変更可能である。これにより、ペーストの硬化タイミングが異なる製品においても対応が可能となる。
As shown in FIG. 9, the optical system of the
ボンド工程において、ダイDが半導体チップHTに塗布されたペーストPAの上に載置される。ダイDが正しい位置にボンドされたかどうかを確認する外観検査において、基板認識カメラ44がダイDを撮影する際、同軸照明装置45および斜光照明装置48がダイDを照明する。この照明において、UVが照射され、ペーストPAが仮硬化されてダイDが仮止めされる。これにより、ボンド後の搬送によるダDのずれが防止されるので、搬送速度を早くすることが可能となる。
In the bonding process, the die D is placed on the paste PA applied to the semiconductor chip HT. In a visual inspection to check whether the die D has been bonded in the correct position, the
なお、外観検査は基板の1列または1タブ(1パッケージエリア)分にダイDがボンドされた時点(タイミング)で行われる。すなわち、同軸照明装置45および斜光照明装置48は基板の1列または1タブ(1パッケージエリア)分にダイDがボンドされた時点(タイミング)でUV照射する。
The visual inspection is performed at the time when the die D is bonded to one row or one tab (one package area) of the substrate. That is, the
本実施形態によれば、下記の一つまたは複数の効果を奏する。 This embodiment provides one or more of the following advantages:
(a)ペースト塗布直後にUV照射を実施し仮止めするので、経時変化(例えば、ペースト垂れ)が低減可能である。これにより、塗布精度の向上が可能になる。 (a) UV irradiation is performed immediately after applying the paste to temporarily fix it, so changes over time (e.g., paste dripping) can be reduced. This makes it possible to improve application accuracy.
(b)ダイをボンドした後にUV照射を実施し仮硬化するので、搬送した際にダイずれを起こりにくくすることが可能である。これにより、ボンド精度の向上が可能になる。 (b) After the die is bonded, UV irradiation is performed to temporarily harden it, which makes it possible to prevent the die from shifting during transportation. This makes it possible to improve the bonding accuracy.
(c)UV照射によってペーストの表面が硬化されることにより、ペーストを空気に晒す時間が短縮され、ペーストの変性が生じ難く接着力を保持出来る。 (c) The surface of the paste is hardened by UV irradiation, which shortens the time the paste is exposed to air, making it less likely to denature and allowing the paste to maintain its adhesive strength.
(d)基板1枚分の中で製品品質を向上(安定)させることが可能である。 (d) It is possible to improve (stabilize) product quality within the space of a single substrate.
(e)基板を搬送する速度の向上が可能である。 (e) The speed at which substrates are transported can be improved.
(f)基板の搬送速度の向上が可能であるため製品の生産性を向上させることが可能になる。 (f) The substrate transport speed can be increased, which makes it possible to improve product productivity.
<変形例>
以下、実施形態の代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。また、上述の実施例の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
<Modification>
Below, some representative modified examples of the embodiment are exemplified. In the following description of the modified examples, the same reference numerals as those in the above-mentioned embodiment may be used for parts having the same configuration and function as those described in the above-mentioned embodiment. The description of such parts may be appropriately cited within the scope of technical inconsistency. Furthermore, a part of the above-mentioned example and all or a part of the multiple modified examples may be appropriately applied in a composite manner within the scope of technical inconsistency.
(第一変形例)
実施形態では、UV照射ユニットを塗布装置に搭載する例を説明したが、UVの入った可視光を照射する照明装置を使用してもよい。図10は第一変形例におけるUV照射ユニットを示す正面図である。
(First Modification)
In the embodiment, an example in which the UV irradiation unit is mounted on the coating device has been described, but an illumination device that irradiates visible light containing UV may also be used. Fig. 10 is a front view showing the UV irradiation unit in the first modified example.
プリフォーム部90は、斜光照明装置98を備える。斜光照明装置98は、二方向のバー斜光照明装置であり、ペーストPAの二辺周辺にUV光を照射する。すなわち、斜光照明装置98はUV照射ユニット(第一のUV照射ユニット)である。斜光照明装置98は照明のシャッタースピード等によって照射時間が変更可能である。これにより、ペーストの硬化タイミングが異なる製品においても対応が可能となる。
The
(第二変形例)
実施形態では、ボンディング部40の光学系が有する照明装置を用いてUV照射する例を説明したが、プリフォーム部90の光学系が有する照明装置を用いてUV照射するしてもよい。図11は第二変形例におけるプリフォーム部の光学系を示す正面図である。
(Second Modification)
In the embodiment, an example of UV irradiation using an illumination device included in the optical system of the
プリフォーム部90の光学系は、プリフォームカメラ94と、同軸照明装置95および斜光照明装置98の少なくとも一方と、を備える。同軸照明装置95はペーストPAに照明光を照射することが可能である。斜光照明装置98は、二方向のバー斜光照明装置であり、ペーストPAの二辺周辺に照明光を照射することが可能である。同軸照明装置95および斜光照明装置98はUVの入った可視光を照射する。すなわち、同軸照明装置95および斜光照明装置98はUV照射ユニット(第一のUV照射ユニット)でもある。同軸照明装置95および斜光照明装置98は照明のシャッタースピード等によって照射時間が変更可能である。これにより、ペーストの硬化タイミングが異なる製品においても対応が可能となる。
The optical system of the
プリフォーム工程において、半導体チップHTにペーストPAが塗布される。ペーストPAが正しい位置に正しい形状で塗布されたかどうかを確認する外観検査において、プリフォームカメラ94がペーストPAを撮影する際、同軸照明装置95および斜光照明装置98がペーストPAを照明する。この照明において、UVが照射され、ペーストPAが仮止めされる。これにより、経時変化(例えば、ペースト垂れ)が低減可能であるので、塗布精度の向上が可能になる。
In the preform process, paste PA is applied to the semiconductor chip HT. In a visual inspection to check whether the paste PA has been applied in the correct position and shape, a
なお、外観検査は基板の1列または1タブ(1パッケージエリア)分にダイDがボンドされた時点(タイミング)で行われる。すなわち、同軸照明装置95および斜光照明装置98は基板の1列または1タブ(1パッケージエリア)分にダイDがボンドされた時点(タイミング)でUV照射する。
The appearance inspection is performed at the time when the die D is bonded to one row or one tab (one package area) of the substrate. That is, the
以上、本開示者らによってなされた開示を実施形態に基づき具体的に説明したが、本開示は、上記実施形態に限定されるものではなく、種々変更可能であることはいうまでもない。 The disclosure made by the present inventors has been specifically described above based on the embodiments, but it goes without saying that the present disclosure is not limited to the above embodiments and can be modified in various ways.
例えば、実施形態では、半導体チップHTの上にペーストPAを環状に塗布する例を説明したが、半導体チップHTの上にペーストPAを環状以外(例えば、X字状やZ字状)に塗布してもよい。 For example, in the embodiment, an example has been described in which the paste PA is applied in a ring shape onto the semiconductor chip HT, but the paste PA may also be applied in a shape other than a ring shape onto the semiconductor chip HT (e.g., an X-shape or a Z-shape).
また、実施形態では、半導体チップHTの上にペーストPAを塗布する例を説明したが、半導体チップHTの上に半導体ウエハから分割された半導体チップ(ダイ)を積層するようにしてもよい。 In the embodiment, an example has been described in which the paste PA is applied onto the semiconductor chip HT, but a semiconductor chip (die) separated from a semiconductor wafer may be stacked on top of the semiconductor chip HT.
また、実施形態では、半導体チップHTの上にペーストPAを塗布する例を説明したが、基板Sの上にペーストPAを塗布してもよい。この場合、基板Sの上に半導体チップがボンドされる。 In the embodiment, an example in which the paste PA is applied onto the semiconductor chip HT has been described, but the paste PA may be applied onto the substrate S. In this case, the semiconductor chip is bonded onto the substrate S.
また、実施形態では、ボンドヘッド41でダイ供給部10からピックアップしたダイDを基板Sに実装された半導体チップHTにボンドする例を説明した。ダイ供給部10とボンディング部40との間に中間ステージ部を設け、ピックアップヘッドでダイ供給部10からピックアップしたダイDを中間ステージに載置し、ボンドヘッド41で中間ステージから再度ダイDをピックアップし、基板Sに実装された半導体チップHTにボンドするようにしてもよい。
In the embodiment, an example has been described in which the die D picked up by the
1・・・ダイボンダ(半導体製造装置)
80・・・制御部
91・・・シリンジ
92・・・ノズル
97・・・UV照射ユニット(第一のUV照射ユニット)
1...Die bonder (semiconductor manufacturing equipment)
80: Control unit 91: Syringe 92: Nozzle 97: UV irradiation unit (first UV irradiation unit)
Claims (11)
第一のUV照射ユニットと、
前記ノズルから前記ペーストを半導体装置の部材の上に塗布した後、前記部材の上にダイをボンドする前に、前記塗布されたペーストに前記第一のUV照射ユニットによってUV照射するよう構成される制御部と、
を備える半導体製造装置。 A preform head having a syringe in which a UV-curable paste is stored and a nozzle provided at the tip of the syringe;
A first UV irradiation unit;
a control unit configured to apply UV light to the applied paste by the first UV irradiation unit after the paste is applied from the nozzle onto a component of a semiconductor device and before a die is bonded onto the component;
A semiconductor manufacturing apparatus comprising:
前記部材は基板に格子状に配置されて実装されている複数の半導体チップであり、
前記制御部は、前記複数の半導体チップのうちの一つの半導体チップにペーストを塗布した後、前記一つの半導体チップの次の半導体チップにペーストを塗布する前に、前記第一のUV照射ユニットによって前記一つの半導体チップに塗布された前記ペーストにUV照射するよう構成される半導体製造装置。 2. The semiconductor manufacturing apparatus according to claim 1,
the member is a plurality of semiconductor chips mounted on a substrate in a lattice pattern,
The control unit of the semiconductor manufacturing apparatus is configured to apply paste to one of the multiple semiconductor chips, and then irradiate the paste applied to the one semiconductor chip with UV light by the first UV irradiation unit before applying paste to a semiconductor chip next to the one semiconductor chip.
前記部材は基板に格子状に配置されて実装されている複数の半導体チップであり、
前記制御部は、前記基板の一列に実装されている前記複数の半導体チップにペーストを塗布した後、前記第一のUV照射ユニットによって前記基板の一列に実装されている前記複数の半導体チップに塗布された前記ペーストにUV照射するよう構成される半導体製造装置。 2. The semiconductor manufacturing apparatus according to claim 1,
the member is a plurality of semiconductor chips mounted on a substrate in a lattice pattern,
The control unit of the semiconductor manufacturing apparatus is configured to apply paste to the multiple semiconductor chips mounted in a row on the substrate, and then irradiate the paste applied to the multiple semiconductor chips mounted in a row on the substrate with UV light by the first UV irradiation unit.
前記第一のUV照射ユニットは、前記プリフォームヘッドに設けられる半導体製造装置。 2. The semiconductor manufacturing apparatus according to claim 1,
The first UV irradiation unit is provided on the preform head of the semiconductor manufacturing apparatus.
前記第一のUV照射ユニットは、UV光を照射する照明装置である半導体製造装置。 2. The semiconductor manufacturing apparatus according to claim 1,
The first UV irradiation unit of the semiconductor manufacturing equipment is an illumination device that irradiates UV light.
前記第一のUV照射ユニットは、UVの入った可視光を照射する照明装置である半導体製造装置。 2. The semiconductor manufacturing apparatus according to claim 1,
The first UV irradiation unit is a lighting device for irradiating visible light containing UV light.
さらに、カメラを備え、
前記制御部は、前記照明装置から前記UVの入った可視光を前記ペーストに照射すると共に前記カメラによって前記ペーストを撮影する半導体製造装置。 7. The semiconductor manufacturing apparatus according to claim 6,
In addition, it is equipped with a camera,
The control unit of the semiconductor manufacturing apparatus irradiates the paste with visible light containing UV light from the lighting device and captures an image of the paste with the camera.
ボンドヘッドと、
第二のUV照射ユニットと、
を備え、
前記制御部は、前記ボンドヘッドによって前記部材にダイをボンドした後、前記ダイがボンドされた部材を搬出部に搬出する前に、前記第二のUV照射ユニットによって前記部材に塗布された前記ペーストにUV照射するよう構成される半導体製造装置。 2. The semiconductor manufacturing apparatus of claim 1, further comprising:
Bond head and
a second UV irradiation unit;
Equipped with
The control unit of the semiconductor manufacturing apparatus is configured to irradiate UV light onto the paste applied to the component by the second UV irradiation unit after the die is bonded to the component by the bond head and before the component to which the die is bonded is transported to an unloading section.
前記第二のUV照射ユニットは、UVの入った可視光を照射する照明装置である半導体製造装置。 9. The semiconductor manufacturing apparatus according to claim 8,
The second UV irradiation unit is a lighting device for irradiating visible light containing UV light.
さらに、カメラを備え、
前記制御部は、前記照明装置から前記UVの入った可視光を前記ペーストおよび前記ダイに照射すると共に前記カメラによって前記ダイを撮影する半導体製造装置。 10. The semiconductor manufacturing apparatus according to claim 9,
In addition, it is equipped with a camera,
The control unit is a semiconductor manufacturing apparatus that irradiates the paste and the die with visible light containing UV light from the lighting device and takes an image of the die with the camera.
前記ノズルから前記ペーストを前記基板または前記基板に実装された半導体チップの上に塗布した後、前記基板または前記半導体チップの上にダイをボンドする前に、前記塗布されたペーストに前記第一のUV照射ユニットによってUV照射する工程と、
を有する半導体装置の製造方法。 A step of carrying a substrate into a semiconductor manufacturing apparatus including a preform head having a syringe containing a UV-curable paste and a nozzle provided at the tip of the syringe, and a first UV irradiation unit;
applying the paste from the nozzle onto the substrate or the semiconductor chip mounted on the substrate, and then irradiating the applied paste with UV light by the first UV irradiation unit before bonding a die onto the substrate or the semiconductor chip;
A method for manufacturing a semiconductor device having the above structure.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023016459A JP2024111761A (en) | 2023-02-06 | 2023-02-06 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
| TW112150815A TWI889099B (en) | 2023-02-06 | 2023-12-26 | Semiconductor manufacturing device and semiconductor device manufacturing method |
| CN202410144580.5A CN118448286A (en) | 2023-02-06 | 2024-02-01 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023016459A JP2024111761A (en) | 2023-02-06 | 2023-02-06 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024111761A true JP2024111761A (en) | 2024-08-19 |
Family
ID=92328839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023016459A Pending JP2024111761A (en) | 2023-02-06 | 2023-02-06 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2024111761A (en) |
| CN (1) | CN118448286A (en) |
| TW (1) | TWI889099B (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5847411B2 (en) * | 2011-03-22 | 2016-01-20 | ファスフォードテクノロジ株式会社 | Die bonder and semiconductor manufacturing method |
| JP2018098441A (en) * | 2016-12-16 | 2018-06-21 | 株式会社ディスコ | Die bonder |
| TWI722801B (en) * | 2020-02-21 | 2021-03-21 | 均華精密工業股份有限公司 | Die bonder |
-
2023
- 2023-02-06 JP JP2023016459A patent/JP2024111761A/en active Pending
- 2023-12-26 TW TW112150815A patent/TWI889099B/en active
-
2024
- 2024-02-01 CN CN202410144580.5A patent/CN118448286A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN118448286A (en) | 2024-08-06 |
| TWI889099B (en) | 2025-07-01 |
| TW202450083A (en) | 2024-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI798619B (en) | Die bonding device and method for manufacturing semiconductor device | |
| JP6849468B2 (en) | Semiconductor manufacturing equipment and manufacturing method of semiconductor equipment | |
| KR20180088261A (en) | Semiconductor manufacturing device and manufacturing method of semiconductor device | |
| KR102186384B1 (en) | Die bonding apparatus and manufacturing method of semiconductor device | |
| JP6276552B2 (en) | Die bonder and adhesive coating method | |
| JP2024111761A (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
| JP7285162B2 (en) | Die bonding apparatus and semiconductor device manufacturing method | |
| JP2013021226A (en) | Die bonder | |
| JP5847410B2 (en) | Die bonder and semiconductor manufacturing method | |
| TWI786739B (en) | Die bonding device and method for manufacturing semiconductor device | |
| TWI818620B (en) | Die bonding device and method for manufacturing semiconductor device | |
| JP2025030983A (en) | Semiconductor manufacturing apparatus, wafer supply apparatus, and semiconductor device manufacturing method | |
| US20230290666A1 (en) | Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device | |
| JP2021048375A (en) | Die bonding device and manufacturing method of semiconductor device | |
| JP2024106269A (en) | Semiconductor manufacturing apparatus, peeling unit, and method for manufacturing semiconductor device | |
| JP2018166137A (en) | DIE BONDING APPARATUS AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD | |
| JP2023134301A (en) | Semiconductor manufacturing equipment, coating equipment, and semiconductor device manufacturing method | |
| KR20240041236A (en) | Semiconductor manufacturing apparatus, peeling unit and method of manufacturing semiconductor device | |
| KR20240118016A (en) | Semiconductor manufacturing apparatus, coating apparatus, and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20251120 |